JP3266932B2 - 再生装置及び方法 - Google Patents
再生装置及び方法Info
- Publication number
- JP3266932B2 JP3266932B2 JP12503592A JP12503592A JP3266932B2 JP 3266932 B2 JP3266932 B2 JP 3266932B2 JP 12503592 A JP12503592 A JP 12503592A JP 12503592 A JP12503592 A JP 12503592A JP 3266932 B2 JP3266932 B2 JP 3266932B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- data
- memory
- error correction
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/783—Adaptations for reproducing at a rate different from the recording rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
Description
【０００１】
【産業上の利用分野】本発明は、誤り訂正符号化された
映像情報を再生する再生装置及び方法に関し、より具体
的には、映像情報を所定単位数毎にブロック化し、各ブ
ロックにアドレス情報と誤り訂正符号を付加して記録媒
体に記録するシステムにおける再生装置及び方法に関す
る。
映像情報を再生する再生装置及び方法に関し、より具体
的には、映像情報を所定単位数毎にブロック化し、各ブ
ロックにアドレス情報と誤り訂正符号を付加して記録媒
体に記録するシステムにおける再生装置及び方法に関す
る。
【０００２】
【従来の技術】このような記録システムの一例として、
所謂ディジタルＶＴＲがある。ディジタルＶＴＲでは、
記録しようとする所定単位数量の映像データに、同期コ
ードＳＹＮＣ、アドレス信号ＩＤ、及び誤り訂正符号
（特に、内符号）のパリティを付加して、図６に示すよ
うな同期ブロックを形成する。所定数（例えば、ｎ個）
の上述の構造の同期ブロックを１つのトラックに記録す
る。なお、誤り訂正符号は一般に多重積符号化されるこ
とが多く、１フィールドの映像データを２重積符号化し
た場合、ｎ個の同期ブロックの一部は、映像データの代
わりに外符号パリティを有する同期ブロックになる。１
つのトラックに記録する情報の構造を図７に示す。誤り
訂正処理は、内符号パリティ及び外符号パリティの付加
されたデータ・マトリクス・ブロックを単位に実行され
る。
所謂ディジタルＶＴＲがある。ディジタルＶＴＲでは、
記録しようとする所定単位数量の映像データに、同期コ
ードＳＹＮＣ、アドレス信号ＩＤ、及び誤り訂正符号
（特に、内符号）のパリティを付加して、図６に示すよ
うな同期ブロックを形成する。所定数（例えば、ｎ個）
の上述の構造の同期ブロックを１つのトラックに記録す
る。なお、誤り訂正符号は一般に多重積符号化されるこ
とが多く、１フィールドの映像データを２重積符号化し
た場合、ｎ個の同期ブロックの一部は、映像データの代
わりに外符号パリティを有する同期ブロックになる。１
つのトラックに記録する情報の構造を図７に示す。誤り
訂正処理は、内符号パリティ及び外符号パリティの付加
されたデータ・マトリクス・ブロックを単位に実行され
る。
【０００３】電磁変換手段としては、例えば、図８に示
すような、アジマスの異なる２つのヘッド１０Ａ，１０
Ｂを具備する回転ドラム１２を使用し、図７に示す情報
を磁気テープの１トラックに斜め記録する。テープ上の
記録フォーマットの一例を図９に示す。図９では１フィ
ールドを１本のトラックで記録できると仮定しており、
Ａ１，Ａ２，・・・，Ａｎは図７に図示したデータ構造
であり、Ｂ１，Ｂ２，・・・，Ｂｎも同様である。ｎ個
の同期ブロックＡ１，Ａ２，・・・，Ａｎ；Ｂ１，Ｂ
２，・・・，Ｂｎで１つのトラックを形成している。同
期ブロックＡ１，Ａ２，・・・，Ａｎのトラックは磁気
ヘッド１０Ａにより記録され、同期ブロックＢ１，Ｂ
２，・・・，Ｂｎのトラックは磁気ヘッド１０Ｂにより
記録される。即ち、各トラックは、交互に異なるアジマ
スで記録される。
すような、アジマスの異なる２つのヘッド１０Ａ，１０
Ｂを具備する回転ドラム１２を使用し、図７に示す情報
を磁気テープの１トラックに斜め記録する。テープ上の
記録フォーマットの一例を図９に示す。図９では１フィ
ールドを１本のトラックで記録できると仮定しており、
Ａ１，Ａ２，・・・，Ａｎは図７に図示したデータ構造
であり、Ｂ１，Ｂ２，・・・，Ｂｎも同様である。ｎ個
の同期ブロックＡ１，Ａ２，・・・，Ａｎ；Ｂ１，Ｂ
２，・・・，Ｂｎで１つのトラックを形成している。同
期ブロックＡ１，Ａ２，・・・，Ａｎのトラックは磁気
ヘッド１０Ａにより記録され、同期ブロックＢ１，Ｂ
２，・・・，Ｂｎのトラックは磁気ヘッド１０Ｂにより
記録される。即ち、各トラックは、交互に異なるアジマ
スで記録される。
【０００４】図６に示すように記録された映像情報を１
／４倍速再生したときの磁気ヘッドの軌跡を図１０に示
す。但し、対応するアジマスのヘッドによりトラックの
５０％以上をトレースしている領域を、再生可能領域と
する。図１０では、斜線を施した領域が再生可能領域に
なる。
／４倍速再生したときの磁気ヘッドの軌跡を図１０に示
す。但し、対応するアジマスのヘッドによりトラックの
５０％以上をトレースしている領域を、再生可能領域と
する。図１０では、斜線を施した領域が再生可能領域に
なる。
【０００５】図１２は、従来の再生装置の構成ブロック
図を示す。入力端子２０にはヘッド１０Ａ，１０Ｂの出
力が入力し、スイッチ２２及びデータ・ブロック制御回
路２４により、映像情報データとアドレス信号ＩＤに分
離される。ＩＤ復号回路２６は、分離されたアドレス信
号ＩＤを復号して、メモリ２８の書き込みアドレスを発
生する。分離された映像情報データは、ＩＤ復号回路２
６からの書き込みアドレスに従ってメモリ２８に格納さ
れる。
図を示す。入力端子２０にはヘッド１０Ａ，１０Ｂの出
力が入力し、スイッチ２２及びデータ・ブロック制御回
路２４により、映像情報データとアドレス信号ＩＤに分
離される。ＩＤ復号回路２６は、分離されたアドレス信
号ＩＤを復号して、メモリ２８の書き込みアドレスを発
生する。分離された映像情報データは、ＩＤ復号回路２
６からの書き込みアドレスに従ってメモリ２８に格納さ
れる。
【０００６】１／４倍速再生時には、図１０に図示した
ように同じトラックを複数回トレースするので、メモリ
２２には重複した書き込みが行なわれる。図１１は、１
／４倍速再生時のメモリ２８への書き込みのアドレッシ
ングを示す。実線１４が書き込みアドレスを示す。
ように同じトラックを複数回トレースするので、メモリ
２２には重複した書き込みが行なわれる。図１１は、１
／４倍速再生時のメモリ２８への書き込みのアドレッシ
ングを示す。実線１４が書き込みアドレスを示す。
【０００７】また、入力端子３０には、倍速情報、即ち
再生速度倍率の情報が入力しており、ＥＣＣ制御回路３
２はこれに応じて、誤り訂正回路３４を起動する。ここ
では、誤り訂正符号はフィールド単位で付加されている
ので、誤り訂正回路３４による誤り訂正時には、図１１
に斜線領域１６で示すように、フィールド単位で処理が
行なわれ、そのためアドレッシングもフィールド単位と
なる。メモリ制御回路３６は入力端子３０からの倍速情
報に従い、メモリ２８の読み出しを制御する。具体的に
は、図１１の破線１８に示すタイミングで読み出しアド
レスを発生する。メモリ２８から読み出されたデータは
出力端子３８から、外部回路に供給される。
再生速度倍率の情報が入力しており、ＥＣＣ制御回路３
２はこれに応じて、誤り訂正回路３４を起動する。ここ
では、誤り訂正符号はフィールド単位で付加されている
ので、誤り訂正回路３４による誤り訂正時には、図１１
に斜線領域１６で示すように、フィールド単位で処理が
行なわれ、そのためアドレッシングもフィールド単位と
なる。メモリ制御回路３６は入力端子３０からの倍速情
報に従い、メモリ２８の読み出しを制御する。具体的に
は、図１１の破線１８に示すタイミングで読み出しアド
レスを発生する。メモリ２８から読み出されたデータは
出力端子３８から、外部回路に供給される。
【０００８】
【発明が解決しようとする課題】上記従来例では、図１
０に示すように、再生ヘッドが記録トラックに対して斜
めにトレースして記録データを再生するので、通常再生
と比べて再生データ・レートが少し変化すると共に、再
生データを重複してメモリに書き込む方式では最後に再
生されたデータが当該メモリ上に残ることになり、トレ
ース・パターンによっては、エラー・レートが通常再生
に比べ悪化する傾向にある。
０に示すように、再生ヘッドが記録トラックに対して斜
めにトレースして記録データを再生するので、通常再生
と比べて再生データ・レートが少し変化すると共に、再
生データを重複してメモリに書き込む方式では最後に再
生されたデータが当該メモリ上に残ることになり、トレ
ース・パターンによっては、エラー・レートが通常再生
に比べ悪化する傾向にある。
【０００９】更に、上記従来例では１フレーム単位に再
生画像を更新するので、スロー再生の場合に画像更新周
期が長くなり、残留エラーに対して修正処理を施すとし
ても、通常再生に比べ画像の劣化が目立つ。
生画像を更新するので、スロー再生の場合に画像更新周
期が長くなり、残留エラーに対して修正処理を施すとし
ても、通常再生に比べ画像の劣化が目立つ。
【００１０】誤り訂正符号の構成を変えずにこれらの問
題点を改善するには、スロー倍率に応じて再生等化回路
等の特性を適応的に切り換える方法、再生データのエラ
ー・レートを検出し選択的にメモリに書き込む方法など
が考えられるが、通常再生のみの場合に比べ、回路規模
が非常に大きくなる。
題点を改善するには、スロー倍率に応じて再生等化回路
等の特性を適応的に切り換える方法、再生データのエラ
ー・レートを検出し選択的にメモリに書き込む方法など
が考えられるが、通常再生のみの場合に比べ、回路規模
が非常に大きくなる。
【００１１】本発明は、これらの問題点を解決する再生
装置及び方法を提示することを目的とする。
装置及び方法を提示することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係る再生装置
は、記録媒体から映像情報を含む誤り訂正符号を再生す
る再生手段と、通常の再生速度の場合、当該誤り訂正符
号に生じた誤りを第１の訂正アルゴリズムを用いて訂正
し、通常の再生速度よりも遅い再生速度の場合、当該誤
り訂正符号に生じた誤りを当該第１の訂正アルゴリズム
よりも訂正能力の高い第２の訂正アルゴリズムを用いて
訂正する誤り訂正手段とを備えることを特徴とする。
は、記録媒体から映像情報を含む誤り訂正符号を再生す
る再生手段と、通常の再生速度の場合、当該誤り訂正符
号に生じた誤りを第１の訂正アルゴリズムを用いて訂正
し、通常の再生速度よりも遅い再生速度の場合、当該誤
り訂正符号に生じた誤りを当該第１の訂正アルゴリズム
よりも訂正能力の高い第２の訂正アルゴリズムを用いて
訂正する誤り訂正手段とを備えることを特徴とする。
【００１３】本発明に係る再生方法は、記録媒体から映
像情報を含む誤り訂正符号を再生する再生工程と、通常
の再生速度の場合、当該誤り訂正符号に生じた誤りを第
１の訂正アルゴリズムを用いて訂正し、通常の再生速度
よりも遅い再生速度の場合、当該誤り訂正符号に生じた
誤りを当該第１の訂正アルゴリズムよりも訂正能力の高
い第２の訂正アルゴリズムを用いて訂正する誤り訂正工
程とを有することを特徴とする。
像情報を含む誤り訂正符号を再生する再生工程と、通常
の再生速度の場合、当該誤り訂正符号に生じた誤りを第
１の訂正アルゴリズムを用いて訂正し、通常の再生速度
よりも遅い再生速度の場合、当該誤り訂正符号に生じた
誤りを当該第１の訂正アルゴリズムよりも訂正能力の高
い第２の訂正アルゴリズムを用いて訂正する誤り訂正工
程とを有することを特徴とする。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１５】図１は本発明の一実施例の構成ブロック図
を示す。図１において、入力端子５０にはヘッド１０
Ａ，１０Ｂの出力が入力し、スイッチ５２及びデータ・
ブロック制御回路５４により、映像情報データとアドレ
ス信号ＩＤに分離される。ＩＤ復号回路５６は、分離さ
れたアドレス信号ＩＤを復号して、メモリ５８の書き込
みアドレスを発生する。分離された映像情報データは、
ＩＤ復号回路５６からの書き込みアドレスに従ってメモ
リ５８に格納される。
を示す。図１において、入力端子５０にはヘッド１０
Ａ，１０Ｂの出力が入力し、スイッチ５２及びデータ・
ブロック制御回路５４により、映像情報データとアドレ
ス信号ＩＤに分離される。ＩＤ復号回路５６は、分離さ
れたアドレス信号ＩＤを復号して、メモリ５８の書き込
みアドレスを発生する。分離された映像情報データは、
ＩＤ復号回路５６からの書き込みアドレスに従ってメモ
リ５８に格納される。
【００１６】ＩＤ復号回路５６はまた、入力したアドレ
ス信号ＩＤと、入力端子６８に入力する倍速情報とに応
じて、誤り訂正の起動タイミング信号及び読み出しアド
レッシングの起動タイミング信号を発生し、それぞれＥ
ＣＣ制御回路６０及びメモリ制御回路６４に供給する。
ス信号ＩＤと、入力端子６８に入力する倍速情報とに応
じて、誤り訂正の起動タイミング信号及び読み出しアド
レッシングの起動タイミング信号を発生し、それぞれＥ
ＣＣ制御回路６０及びメモリ制御回路６４に供給する。
【００１７】ＥＣＣ制御回路６０は誤り訂正の起動タイ
ミング信号に応じて誤り訂正回路６２を起動し、これに
より、誤り訂正処理が行なわれる。また、メモリ制御回
路６４は、データ読み出しの起動タイミング信号に応じ
て、メモリ５８の記憶データの読み出しを開始する。メ
モリ５８から読み出されたデータは出力端子６６から外
部回路に送られる。
ミング信号に応じて誤り訂正回路６２を起動し、これに
より、誤り訂正処理が行なわれる。また、メモリ制御回
路６４は、データ読み出しの起動タイミング信号に応じ
て、メモリ５８の記憶データの読み出しを開始する。メ
モリ５８から読み出されたデータは出力端子６６から外
部回路に送られる。
【００１８】図２は、誤り訂正回路６２の具体例の回路
図を示す。入力端子７０には、入力端子６８からの倍速
情報が入力し、入力端子７２には、ＥＣＣ制御回路６０
からシンドローム計算起動タイミング信号及び誤り訂正
起動タイミング信号が入力する。入力端子７４には、メ
モリ５８から情報データ及びパリティが入力する。
図を示す。入力端子７０には、入力端子６８からの倍速
情報が入力し、入力端子７２には、ＥＣＣ制御回路６０
からシンドローム計算起動タイミング信号及び誤り訂正
起動タイミング信号が入力する。入力端子７４には、メ
モリ５８から情報データ及びパリティが入力する。
【００１９】シンドローム計算回路７６は入力端子７２
のシンドローム計算起動タイミング信号により起動さ
れ、入力端子７４からのデータからシンドロームを計算
し、シンドローム・メモリ７８に書き込む。誤り計算回
路８０は、入力端子７０の倍速情報及び入力端子７２の
誤り訂正起動タイミング信号に従い、シンドローム・メ
モリ７８を参照して誤りの位置及び大きさを知り、接続
端子８２を介してメモリ５８にアクセスして誤りデータ
の書き換え及び訂正不能の場合のフラグ書き込みを行な
う。
のシンドローム計算起動タイミング信号により起動さ
れ、入力端子７４からのデータからシンドロームを計算
し、シンドローム・メモリ７８に書き込む。誤り計算回
路８０は、入力端子７０の倍速情報及び入力端子７２の
誤り訂正起動タイミング信号に従い、シンドローム・メ
モリ７８を参照して誤りの位置及び大きさを知り、接続
端子８２を介してメモリ５８にアクセスして誤りデータ
の書き換え及び訂正不能の場合のフラグ書き込みを行な
う。
【００２０】なお、誤り計算回路８０は、通常、プログ
ラム制御のディジタル演算回路からなり、訂正アルゴリ
ズムの選択条件の変更や追加に容易に対応できる。
ラム制御のディジタル演算回路からなり、訂正アルゴリ
ズムの選択条件の変更や追加に容易に対応できる。
【００２１】通常再生時のメモリ・アドレッシングを図
１３に示す。実線１００は再生データのメモリへの書き
込みであり、通常再生時には、メモリへの書き込みと同
時にシンドロームの計算が行なわれる。再生データの書
き込みは回転ドラム及びテープ走行系のジッタを含むの
で、これを吸収するために１フィールドの時間をあけ
て、斜線領域１０２に示すアドレスのデータを斜線領域
１０２の時間内に誤り訂正処理する必要がある。最悪の
エラー・パターンが発生した際にも、この時間内に誤り
訂正処理が終了する訂正アルゴリズムを選択しなければ
ならない。誤り訂正処理の後、破線１０４に示すタイミ
ングで訂正されたデータをメモリから読み出し、モニタ
に表示する。
１３に示す。実線１００は再生データのメモリへの書き
込みであり、通常再生時には、メモリへの書き込みと同
時にシンドロームの計算が行なわれる。再生データの書
き込みは回転ドラム及びテープ走行系のジッタを含むの
で、これを吸収するために１フィールドの時間をあけ
て、斜線領域１０２に示すアドレスのデータを斜線領域
１０２の時間内に誤り訂正処理する必要がある。最悪の
エラー・パターンが発生した際にも、この時間内に誤り
訂正処理が終了する訂正アルゴリズムを選択しなければ
ならない。誤り訂正処理の後、破線１０４に示すタイミ
ングで訂正されたデータをメモリから読み出し、モニタ
に表示する。
【００２２】図３に誤り訂正処理のフローチャートを示
す。また、図４は１／４倍速再生の場合のメモリ・アド
レッシング、図５は１／８倍速再生の場合のメモリ・ア
ドレッシングを示す。
す。また、図４は１／４倍速再生の場合のメモリ・アド
レッシング、図５は１／８倍速再生の場合のメモリ・ア
ドレッシングを示す。
【００２３】通常再生の場合、図７に示すデータ・マト
リクス・ブロック単位（１フィールドのデータ）で内符
号の復号と２訂正処理を行なってメモリのデータを訂正
し、訂正されたデータに係る内符号及び外符号のシンド
ロームの書き換えをシンドローム・メモリに対して行な
う。データ・マトリクス・ブロックの内符号の処理の終
了後、外符号を復号して同様に２訂正まで行ない、メモ
リの誤りデータを訂正し、内符号及び外符号のシンドロ
ームを書き換える。
リクス・ブロック単位（１フィールドのデータ）で内符
号の復号と２訂正処理を行なってメモリのデータを訂正
し、訂正されたデータに係る内符号及び外符号のシンド
ロームの書き換えをシンドローム・メモリに対して行な
う。データ・マトリクス・ブロックの内符号の処理の終
了後、外符号を復号して同様に２訂正まで行ない、メモ
リの誤りデータを訂正し、内符号及び外符号のシンドロ
ームを書き換える。
【００２４】その後、倍率情報をチェックし、ワースト
・エラー・パターンの際に訂正処理時間が足らなくなる
ことのないように訂正処理を中止し、内符号及び外符号
の訂正不能フラグをメモリのフラグ・エリアに書き込
む。１データ・マトリクス・ブロックの訂正処理終了
後、次の訂正起動タイミング信号が入力するまで、訂正
処理を行なわない。
・エラー・パターンの際に訂正処理時間が足らなくなる
ことのないように訂正処理を中止し、内符号及び外符号
の訂正不能フラグをメモリのフラグ・エリアに書き込
む。１データ・マトリクス・ブロックの訂正処理終了
後、次の訂正起動タイミング信号が入力するまで、訂正
処理を行なわない。
【００２５】１／４倍速再生の場合、データの書き込み
アドレスが、図４に実線１１０で示すように部分的に重
複するので、１フレームのデータがメモリに蓄積される
のに通常再生の４倍の時間がかかる。その間に誤り訂正
処理とデータの読み出しを行なえばよい。但し、スロー
再生の場合、再生データが重複して再生されるので、破
線１１２に示すように、再生データをメモリから読み出
してシンドロームを計算する必要がある。その後、斜線
１１４に示すタイミングで誤り訂正処理を行ない、破線
１１６に示すタイミングでメモリからデータを読み出
す。
アドレスが、図４に実線１１０で示すように部分的に重
複するので、１フレームのデータがメモリに蓄積される
のに通常再生の４倍の時間がかかる。その間に誤り訂正
処理とデータの読み出しを行なえばよい。但し、スロー
再生の場合、再生データが重複して再生されるので、破
線１１２に示すように、再生データをメモリから読み出
してシンドロームを計算する必要がある。その後、斜線
１１４に示すタイミングで誤り訂正処理を行ない、破線
１１６に示すタイミングでメモリからデータを読み出
す。
【００２６】１／４倍速の場合、図４の斜線領域１１４
で示すように、誤り訂正処理に許される処理時間が通常
再生の約２倍になるので、図３に示すフローチャート
で、通常再生と同様の内符号２訂正及び外符号２訂正の
後に更に、内符号２訂正及び外符号２訂正を行ない、内
符号・外符号フラグ書き込み処理で、訂正不能フラグを
メモリのフラグ・エリアに書き込む。次のデータ・マト
リクス・ブロックに同様の処理を行なった後、待機状態
になる。
で示すように、誤り訂正処理に許される処理時間が通常
再生の約２倍になるので、図３に示すフローチャート
で、通常再生と同様の内符号２訂正及び外符号２訂正の
後に更に、内符号２訂正及び外符号２訂正を行ない、内
符号・外符号フラグ書き込み処理で、訂正不能フラグを
メモリのフラグ・エリアに書き込む。次のデータ・マト
リクス・ブロックに同様の処理を行なった後、待機状態
になる。
【００２７】１／８倍速の場合、図５の斜線領域１２４
で示すように、誤り訂正処理に許される処理時間が通常
再生の約６倍になるので、図３に示すフローチャート
で、訂正処理のアルゴリズムを更に高度化できる。即
ち、内符号と外符号の２訂正を繰り返した後、この結果
を元に訂正符号データを検出し、内符号と外符号に対し
て消失３訂正の処理を行ない、最終的な訂正不能フラグ
をメモリのフラグ・エリアに書き込む。
で示すように、誤り訂正処理に許される処理時間が通常
再生の約６倍になるので、図３に示すフローチャート
で、訂正処理のアルゴリズムを更に高度化できる。即
ち、内符号と外符号の２訂正を繰り返した後、この結果
を元に訂正符号データを検出し、内符号と外符号に対し
て消失３訂正の処理を行ない、最終的な訂正不能フラグ
をメモリのフラグ・エリアに書き込む。
【００２８】本実施例では、１／４倍速再生及び１／８
倍速再生を基準に訂正アルゴリズムを切り換えたが、本
発明がこれらの限定に制限されないことはいうまでもな
い。
倍速再生を基準に訂正アルゴリズムを切り換えたが、本
発明がこれらの限定に制限されないことはいうまでもな
い。
【００２９】
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、回路規模を大きくすることなし
に、スロー再生時の訂正能力を高めることができ、高品
質の再生画像を提供できる。
に、本発明によれば、回路規模を大きくすることなし
に、スロー再生時の訂正能力を高めることができ、高品
質の再生画像を提供できる。
【００３０】
【図１】 本発明の一実施例の構成ブロック図である。
【図２】 図１の誤り訂正回路６２の回路例である。
【図３】 図１の訂正処理の動作フロチャートである。
【図４】 本実施例の１／４倍速再生時のメモリ・アド
レッシング図である。
レッシング図である。
【図５】 本実施例の１／８倍速再生時のメモリ・アド
レッシング図である。
レッシング図である。
【図６】 同期ブロックのフォーマットである。
【図７】 データ・マトリクスの構造図である。
【図８】 回転ドラムの平面図である。
【図９】 磁気テープの記録フォーマットである。
【図１０】 １／４倍速再生時のヘッド・トレースの変
化図である。
化図である。
【図１１】 従来例での１／４倍速再生時のメモリ・ア
ドレッシング図である。
ドレッシング図である。
【図１２】 従来例の構成ブロック図である。
【図１３】 本実施例の通常再生でのメモリ・アドレッ
シング図である。
シング図である。
ヘッド１０Ａ，１０Ｂ：ヘッド １２：回転ドラム １
４：書き込みアドレス １８：読み出しドレス ２０：入力端子 ２２：スイッ
チ ２４：データ・ブロック制御回路 ２６：ＩＤ復号
回路 ２８：メモリ ３０：入力端子 ３２：ＥＣＣ制
御回路 ３４：誤り訂正回路 ３６：メモリ制御回路
５０：入力端子 ５４：データ・ブロック制御回路 ５６：ＩＤ復号回路
５８：メモリ ６０：ECC制御回路 ６２：誤り訂正
回路 ６４：メモリ制御回路 ６６：出力端子 ６８：倍速情報入力端子
４：書き込みアドレス １８：読み出しドレス ２０：入力端子 ２２：スイッ
チ ２４：データ・ブロック制御回路 ２６：ＩＤ復号
回路 ２８：メモリ ３０：入力端子 ３２：ＥＣＣ制
御回路 ３４：誤り訂正回路 ３６：メモリ制御回路
５０：入力端子 ５４：データ・ブロック制御回路 ５６：ＩＤ復号回路
５８：メモリ ６０：ECC制御回路 ６２：誤り訂正
回路 ６４：メモリ制御回路 ６６：出力端子 ６８：倍速情報入力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/91 - 5/956 G11B 20/18
Claims (2)
- 【請求項１】 記録媒体から映像情報を含む誤り訂正符
号を再生する再生手段と、 通常の再生速度の場合、当該誤り訂正符号に生じた誤り
を第１の訂正アルゴリズムを用いて訂正し、通常の再生
速度よりも遅い再生速度の場合、当該誤り訂正符号に生
じた誤りを当該第１の訂正アルゴリズムよりも訂正能力
の高い第２の訂正アルゴリズムを用いて訂正する誤り訂
正手段とを備える ことを特徴とする再生装置。 - 【請求項２】 記録媒体から映像情報を含む誤り訂正符
号を再生する再生工程と、 通常の再生速度の場合、当該誤り訂正符号に生じた誤り
を第１の訂正アルゴリズムを用いて訂正し、通常の再生
速度よりも遅い再生速度の場合、当該誤り訂正符号に生
じた誤りを当該第１の訂正アルゴリズムよりも訂正能力
の高い第２の訂正アルゴリズムを用いて訂正する誤り訂
正工程とを有する ことを特徴とする再生方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12503592A JP3266932B2 (ja) | 1992-05-18 | 1992-05-18 | 再生装置及び方法 |
| US08/061,316 US5805618A (en) | 1992-05-18 | 1993-05-14 | Reproducing apparatus for reproducing video information recorded together with error correction codes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12503592A JP3266932B2 (ja) | 1992-05-18 | 1992-05-18 | 再生装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05328291A JPH05328291A (ja) | 1993-12-10 |
| JP3266932B2 true JP3266932B2 (ja) | 2002-03-18 |
Family
ID=14900238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12503592A Expired - Fee Related JP3266932B2 (ja) | 1992-05-18 | 1992-05-18 | 再生装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5805618A (ja) |
| JP (1) | JP3266932B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034968A (en) * | 1997-09-22 | 2000-03-07 | Samsung Electronics Co., Ltd. | Adaptive multiplexing/demultiplexing method and multiplexer/demultiplexer therefor |
| JP4454837B2 (ja) * | 2000-12-08 | 2010-04-21 | キヤノン株式会社 | 画像処理装置 |
| JP2004022130A (ja) * | 2002-06-19 | 2004-01-22 | Sanyo Electric Co Ltd | 符号誤り訂正装置 |
| JP5123747B2 (ja) * | 2008-06-18 | 2013-01-23 | キヤノン株式会社 | 画像表示装置およびその制御方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3496549A (en) * | 1966-04-20 | 1970-02-17 | Bell Telephone Labor Inc | Channel monitor for error control |
| GB2126760B (en) * | 1982-08-20 | 1985-08-29 | Sony Corp | Error correction of digital television signals |
| JPH0681058B2 (ja) * | 1983-09-26 | 1994-10-12 | パイオニア株式会社 | デ−タ送受信方式 |
| CA1235189A (en) * | 1985-01-14 | 1988-04-12 | Haruhiko Akiyama | Error correction encoding system |
| CA1258134A (en) * | 1985-04-13 | 1989-08-01 | Yoichiro Sako | Error correction method |
| EP0203773B1 (en) * | 1985-05-21 | 1992-07-15 | Sony Corporation | Apparatus for decoding error correcting code |
| JP2881773B2 (ja) * | 1988-07-30 | 1999-04-12 | ソニー株式会社 | 誤り訂正装置 |
| US5051999A (en) * | 1989-03-13 | 1991-09-24 | Motorola, Inc. | Programmable error correcting apparatus within a paging receiver |
| US5068858A (en) * | 1989-12-21 | 1991-11-26 | International Business Machines Corporation | Error correction capability varied with track location on a magnetic or optical disk |
| US5151904A (en) * | 1990-09-27 | 1992-09-29 | The Titan Corporation | Reconfigurable, multi-user viterbi decoder |
-
1992
- 1992-05-18 JP JP12503592A patent/JP3266932B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-14 US US08/061,316 patent/US5805618A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5805618A (en) | 1998-09-08 |
| JPH05328291A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04320114A (ja) | 符号化／復号化回路 | |
| JPH03132183A (ja) | ディジタル画像再生方式 | |
| JPH0520105A (ja) | デジタルデータのエラー訂正装置 | |
| JP3266932B2 (ja) | 再生装置及び方法 | |
| US5483389A (en) | Reproducing apparatus for temporarily writing reproducing data into memory | |
| JPH0721079A (ja) | ビデオメモリ装置、デジタルビデオ再生装置及びビデオデータ読出し方法 | |
| JPH1186465A (ja) | 信号処理装置 | |
| JP3082458B2 (ja) | 画像修整装置 | |
| JP3120533B2 (ja) | 画像認識度改善回路 | |
| JP2993306B2 (ja) | ディジタル記録再生装置 | |
| JP2703936B2 (ja) | ビデオデータ記録装置 | |
| JP3740256B2 (ja) | 誤り訂正符号復号化装置及び誤り訂正符号復号化方法 | |
| JP3156555B2 (ja) | 画像修整装置 | |
| JP2703934B2 (ja) | ビデオデータ記録再生装置 | |
| JPH06225262A (ja) | 映像再生装置 | |
| JPH04168683A (ja) | 磁気記憶装置 | |
| JP3687428B2 (ja) | ディジタル信号の再生装置 | |
| JPH038176A (ja) | デジタルデータ記録用ベリファイ方法および装置 | |
| JP2872342B2 (ja) | 誤り訂正装置 | |
| JP3104066B2 (ja) | 誤り訂正装置及び誤り訂正方法 | |
| JP2703935B2 (ja) | ビデオデータ再生装置 | |
| JPH0518298B2 (ja) | ||
| JPH07123349A (ja) | 静止画像再生装置 | |
| JPH06268962A (ja) | 画像記録再生装置 | |
| JP2000163708A (ja) | データ記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |