DE3838234A1 - Verfahren und schaltungsanordnung zur detektion und korrektur von fehlern in datenworten - Google Patents

Description

Die Erfindung geht aus von einem Verfahren zur Detektion und Korrektur von Fehlern in Datenworten bei der Decodierung von Datensignalen nach dem Oberbegriff des Patenanspruchs 1.

In dem EBU (European Broadcast Union) - Dokument Tech. 3252-E ist der Standard zur Aufzeichnung digitaler Videosignale auf Magnetband in Kassetten festgelegt. Der Standard bestimmt, daß von Videodatenworten eines Videosektors nach einem RS (Reed- Solomon) - Blockcode Prüfworte zu bilden sind. Dabei werden zunächst zwei Prüfworte 30 Bytes eines Spaltenblockes zugesetzt. Der so erzeugte 32 Byte große Block wird als "Outer Code"-Block bezeichnet. 600 dieser Outer-Code-Blöcke werden nachfolgend in 32 mal 100 Blöcke à 60 Byte unterteilt, denen in Zeilenrichtung jeweils 4 Prüfworte zugesetzt werden. Die derart abgeleiteten 64 Byte großen Blöcke werden als "Inner Code"-Blöcke bezeichnet. Nach Durchführung eines im Standard festgelegten Verwürfelungsverfahrens werden die mit Prüfworten ergänzten Videodaten in serieller Form auf Magnetband aufgezeichnet.

Bei einer Wiedergabe der aufgezeichneten Videodaten werden die seriellen Videodaten in 8 Bit breite Worte zurückgewandelt und sodann einem "Inner"-Decoder und einer ersten Entwürfelungseinrichtung zugeführt.

Das Blockschaltbild der Fig. 1 zeigt in großer Form den Wiedergabeteil in einem Aufzeichnungs- und Wiedergabegerät nach dem EBU-Standard Tech. 3552-E. In diesem Wiedergabeteil wird mit Wiedergabe-Magnetköpfen H 1 bis H 4 von einem Magnetband 1 das aufgezeichnete Datensignal abgenommen und zugeordneten Wiedergabeprozessoren 2 und 3 zugeführt. Zur besseren Übersichtlichkeit sind in dem vorliegenden Blockschaltbild nur zwei der vier Eingangssignalkanäle dargestellt. In den Wiedergabeprozessoren 2 und 3 werden die zugeführten Datensignale vorverstärkt, entzerrt und und in eine bitparallele Form umgewandelt. Weiterhin enthalten diese Wiedergabeprozessoren Taktregeneratoren. Die dermaßen aufbereiteten Datensignale durchlaufen Inner-Decoder 4 und 5. Jeder Inner-Decoder kann ein fehlerhaftes Datenwort pro Inner-Codeblock korrigieren. Außerdem gibt jeder Inner-Decoder 4, 5 ein Fehlermerker-Signal EF ab, wenn erkannte Datenfehler nicht korrigierbar sind.

Die von den Inner-Decodern 4 und 5 abgegebenen Daten werden in einer ersten Datenaufbereitungsstufe 6 entwürfelt und auf zwei Kanäle zusammengeführt. Das dermaßen decodierte und entwürfelte Datensignal wird zusammen mit dem Fehlermerker-Signal EF zu zwei Outer-Decodern 7 und 8 weitergeleitet. Jeder Outer-Decoder 7, 8 kann fehlerhafte Datenworte pro Outer-Codeblock korrigieren. Ferner erzeugt jeder Outer-Decoder 7, 8 ebenfalls ein Fehlermerker-Signal EF. Auch dieses Fehlermerker-Signal EF kennzeichnet den Fehlerort erkannter aber nicht korrigierbarer Datenfehler.

In einer zweiten Datenaufbereitungsstufe 9 werden die von den Outer-Decodern 7 und 8 zu einem einzigen Datenstrom zusammengefaßt und nach einer weiteren Entwürfelung, einer Kanaldecodierung und Fehlerverdeckung als CCIR-601-Videodatensignal für Übertragungszwecke zur Verfügung gestellt.

Aus dem Buch "Practical Error Correction Design for Engineers", 1982, Data Systems Technology Corporation, ist ein Verfahren zur Erkennung und Korrektur von Fehlern in Reed-Solomon-codierten Datensignalen bekannt. Aus zu Blöcken zusammengefaßten Daten- und Prüfworten werden Fehlersyndrome gebildet. Dabei ist zur Fehlerkorrektor mit bekanntem Ort in einem Galois-Feld ein lineares Gleichungssystem zu lösen, das aus so viel Gleichungen (Polynomen) besteht, wie Fehler zu korrigieren sind. Zur Lösung des Gleichungssystems können bekannte Methoden der Algebra, z. B. der Gauss-Algorithmus oder die Cramersche Regel, angewendet werden. Da jedoch bei dem eingangs erwähnten EBU-Standard zur Aufzeichnung digitaler Videosignale die Datenrate des von Outer-Decodern zu verarbeiteten Datensignals 13,5 MByte/s beträgt, können diese Lösungsalgorithmen mit herkömmlichen logischen Bauelementen oder einem Mikrocomputer nicht in Echtzeit abgearbeitet werden. Außerdem treten in einem realen Aufzeichnungs- und Wiedergabegerät auch Fehler auf, die nicht von einem Fehlermerker markiert sind.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, bei einem Verfahren der eingangs genannten Art eine echtzeitfähige Implementierung für Datensignale mit Datenraten von 10 MByte/s anzugeben, bei welchem neben der Lösung der ein Galois-Feld repräsentierenden Polynome zur Berechnung fehlerhafter Bits auch eine Überprüfung der Prüfworte im Datensignal auf Plausibilität in Echtzeit durchgeführt wird.

Die Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Patentanspruchs 1 hat den Vorteil, daß Fehler in Datenworten nicht nur in Echtzeit erkannt und korrigiert werden können, sondern daß auch bisher "fehlerfrei" erkannte Datenblöcke auf eventuell bisher unerkannte Fehler hin untersucht werden können. Dies wird dadurch erreicht, daß bisher eingesetzte Rechenschaltungen durch in einem Festwertspeicher abgelegte Tabellen der Lösungen der im Galois-Feld repräsentierenden Polynome ersetzt werden.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Patentanspruch 1 angegebenen Verfahrens möglich. Besonders vorteilhaft ist, daß von zeitunkritisch zu berechnenden Ausdrücken des linearen Gleichungssystems zunächst Teillösungen ermittelt werden, um eine Anpassung an handelsübliche IC-Größen der Festwertspeicher zu erzielen. Auf spezielle Schaltungselemente kann somit verzichtet werden.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Fig. 1 das Blockschaltbild eines Wiedergabeteils in einem Aufzeichnungs- und Wiedergabegerät nach dem EBU-Standard Tech. 3552-E,

Fig. 2 das grobe Blockschaltbild eines Outer-Decoders nach dem erfindungsgemäßen Verfahren und

Fig. 3 ein ausführliches Blockschaltbild des in der Fig. 2 gezeigten Outer-Decoders.

Die Anordnung nach Fig. 2 zeigt das Blockschaltbild eines in Verbindung mit der Fig. 1 bereits erwähnten Outer-Decoders 7 bzw. 8. Am Beispiel eines Outer-Decoders soll nachfolgend das erfindungsgemäße Verfahren näher erläutert werden. In diesem Zusammenhang wird davon ausgegangen, daß bei 10 ein acht Bit breites Datensignal (Daten) mit einer Datenrate von 13,5 MByte/S anliegt und bei 11 ein Fehlermerker-Signal (EF). Beide Signale werden in an sich bekannter Weise von dem eingangs erwähnten Inner-Decoder generiert. Das Fehlermerker-Signal (EF) kennzeichnet vom Inner-Decoder erkannte, aber nicht korrigierte Fehler. Das in 8 Bit breiten Datenworten anliegende Datensignal (Daten) wird einer Verzögerungseinrichtung 12 und einem Sydrombildner 13 zugeführt. Sydrombildner generieren datenabhängige Informationen über aufgetretene Fehler in Datensignalen. In der älteren Patentanmeldung P 37 19 404 sind derartige Sydrombildner beschrieben. Im vorliegenden Fall werden zur Fehlerkorrektur zunächst Syndrome eines fehlergeschützten Datenblocks gebildet, die in einem Register 14 zwischengespeichert werden. Zur Korrektur der Fehler sind außer den Syndromen auch Positionskennzahlen der zwei korrigierbaren Fehler zu ermitteln. Dafür ist ein Zähler 15 vorgesehen, welcher Fehlermerker des bei 11 anliegenden Fehlermerker-Signals zählt und damit die Position in jedem Block bestimmt. Beim Auftreten eines Fehlers wird der Zähler 15 gestoppt und der am Ausgang des Zählers 15 vorliegende Zählwert von einem Register 16 zwischengespeichert. Sowohl die Syndrome als auch die Zählerwerte werden für die Dauer einer Outer-Code-Blocklänge von 32 Byte zwischengespeichert. Die Steuerung und die Taktung der einzelnen Blöcke des vorliegenden Outer-Decoders wird von einer Steuerung 17 vorgenommen, die ebenfalls von dem bei 11 anliegenden Fehlermerker-Signal (EF) angesteuert wird. Die Ausgänge der Register 14 und 16 sind mit Adreßeingängen eines Festwertspeichers 18 verbunden. In diesem Festwertspeicher 18 ist in Form einer Tabelle unter jeder Adresse das Ergebnis der in einem Galois-Feld repräsentierenden Polynome abgelegt. Beim Anlegen eines bestimmten Adreßwertes durch die Register 14 und 16 wird das vorberechnete Korrekturergebnis unmittelbar aus dem Festwertspeicher 18 gelesen und über eine Torschaltung 19 zu einer Korrekturschaltung 20 weitergeleitet, die eingangsseitig mit einem Ausgang der Verzögerungseinrichtung 12 verbunden ist. Die am Eingang der Torschaltung 19 anliegenden Korrekturergebnisse werden durch ein von der Steuerung 17 abgegebenes Torimpulssignal freigegeben. Die Korrekturschaltung 20 besteht im wesentlichen aus einer Exklusiv-ODER-Verknüpfung, die bei 21 entsprechend korrigierte Daten abgibt.

Wie eingangs erwähnt, kann der vorliegende Outer-Decoder mit einer nach dem EBU-Standard vorgenommenen Reed-Solomon-Codierung nur eine bestimmte Anzahl von Fehlern pro Codeblock korrigieren. Darüber hinausgehende Fehler, d. h. nichtkorrigierte Fehler, werden von der Steuerung 17 bei 22 durch ein neues Fehlermerker-Signal EF gekennzeichnet, um eventuell nachgeschaltete Fehlerverdeckungseinrichtungen zu steuern.

Weitere Einzelheiten zu dem äußeren Decoder werden nachfolgend in dem ausführlicheren Blockschaltbild der Fig. 3 angegeben. Dabei sind Blöcke gleicher Funktion mit gleichen Bezugszeichen versehen. Außerdem sind in dem Blockschaltbild nur die zum Verständnis der vorliegenden Erfindung notwendigen Elemente aufgenommen. Im Gegensatz zu dem Blockschaltbild der Fig. 2, bei welchem ein Festwertspeicher mit einer Kapazität von über 4000 kByte eingesetzt werden muß, kommt die in der Fig. 3 gezeigte Ausführungsform mit Festwertspeichern wesentlich geringerer Speicherkapazität aus. Dies wird dadurch ermöglicht, daß zeitunkritische Rechenoperationen - wie Exklusiv-ODER-Verknüpfungen - als vorberechnete Teilergebnisse zwei getrennten Festwertspeichern zugeführt werden.

Das Bildungsgesetz des vorliegenden Reed-Solomon-Codes ist aus der obengenannten EBU-Druckschrift Tech. 3252-E, S. 50 bis 51, bekannt. Eine Decodierung der verwendeten Reed-Solomon-Codes in einem Outer-Decoder erfordert die Lösung zweier Gleichungen der Form

x = (a _* b + c)/(d + e)

in einem endlichen Feld. Hierbei wird der Koeffizient a von einem Syndrombildner 23 generiert und in einem Register 24 zwischengespeichert. Mit einem weiteren Sydrombildner 25 wird der Koeffizient c generiert, welcher am Ausgang eines Registers 26 abnehmbar ist. Zur Ableitung der Positionskennzahlen für zwei korrigierbare Fehler sind zwei Zähler 27 und 28 vorgesehen. Beim Auftreten eines ersten Fehlers wird der Zähler 27 gestoppt, während der Zähler 28 beim Auftreten eines zweiten Fehlers oder dem letzten Wort eines Datenblockes die vorliegende Positionskennzahl speichert.

Die Werte d und e der Positionskennzahlen werden in Registern 29 und 30 zwischengespeichert; außerdem werden die Werte d und e der Positionskennzahlen in einer Stufe 31 zu dem Ausdruck d+e exklusiv-ODER-verknüpft. Dieser Ausdruck wird in einem Register 32 ebenfalls zwischengespeichert und als Divisor Adreßeingängen eines Festwertspeichers 33 zugeführt. Andere Adreßeingänge des Festwertspeichers 33 sind mit dem Ausgang einer Stufe 34 zur Exklusiv-ODER-Verknüpfung der Koeffizienten c und a _* b verbunden. Das Produkt a _* b wird aus einem Lesespeicher 35 entnommen, in welchem 64 kByte Tabellen der im voraus berechneten Produkte der Faktoren a und b abgelegt sind. Der Faktor b wird von einem gesteuerten Umschalter 35 zur Verfügung gestellt, der mit den Registern 29 und 30 verbunden ist. Je nach Stellung des Umschaltkontaktes des gesteuerten Umschalters 36 wird einmal die Gleichung

x = (a _* d + c)/(d + e)

oder ein anderes Mal die Gleichung

x = (a _* e + c)/(d + e)

gelöst. In ähnlicher Weise wie bei dem Festwertspeicher 35 sind in dem Festwertspeicher 33 im voraus berechnete Quotienten in 64 kByte Tabellen abgelegt. Am Ausgang des Festwertspeichers 33 sind somit Korrekturergebnisse der Form

x = (a _* b + c)/(d + e)

abnehmbar, welche in einem Mehrfachspeicher 37 zwischengespeichert werden, um die eine Blockperiode umfassende Rechenzeit zu überbrücken. Das Mehrfachregister 37 enthält zwei Register, die stets in Schreibbereitschaft stehen, um Rechenergebnisse zweier Fehlerwerte aufzunehmen. Zwei weitere Register des Mehrfachregisters 37 werden währenddessen auf Lesen geschaltet. Die gelesenen Korrekturergebnisse werden nach einer Freigabe durch die Schaltung 19 mit den Daten am Ausgang der Verzögerungseinrichtung 12 in der Korrekturschaltung 20 exklusiv-ODER-verknüpft. Nach jedem Block werden die Schreib- und Leseseiten des Mehrfachregisters 37 vertauscht.

Um die Zeit von einer Blocklänge bis zum Ende der Fehlerberechnung abzuwarten, wird jeder Datenblock in der Verzögerungseinrichtung 12 um eine Blocklänge verzögert. Die Steuerung der Fehlerkorrekturoperation und des ausgangsseitigen Fehlermerker-Signals übernimmt die Steuerung 17, welche die eingangsseitigen Fehlermerker zählt und Ergebnisse der Syndrombildner 23 und 25 auswertet. Darüber hinaus werden in der Steuerung 17 Ergebnisse über Korrigierbarkeit und Detektion fehlerhafter Daten abgeleitet. Insbesondere kann über die Steuerung 17 eine Auswahl der zu korrigierenden Fehleranzahl erfolgen.

Claims (6)

1. Verfahren zur Detektion und Korrektur von Fehlern in Datenworten bei der Dekodierung von Datensignalen, welche Prüfworte enthalten
die durch Anwendung eine Reed-Solomon-Codierung von einem äußere und innere Code-Blöcke aufweisenden Produktcode abgeleitet werden,
bei welchem die mit Prüfworten versehenen Datensignale von einem Übertragungssystem,
insbesondere einem Aufzeichnungs- und Wiedergabesystem übertragen werden,
bei welchem auf der Empfängerseite des Übertragungssystems zunächst Fehler innerer Codeblöcke und dann Fehler äußerer Codeblöcke detektiert und korrigiert werden,
wobei Syndrome der Codeblöcke und Fehlerpositionen korrigierbarer Datenworte ermittelt werden und
wobei anhand der Syndrome und der Fehlerpositionen korrigierbare Datenworte im Datensignal korrigiert werden,
dadurch gekennzeichnet,
daß die ermittelten Werte der Syndrome und Fehlerpositionen Adressen für einen Festwertspeicher bilden,
daß unter jeder Adresse ein dem Element eines Galois-Feldes repräsentierendes Polynom entsprechendes Korrekturergebnis in dem Festwertspeicher gespeichert wird und
daß beim Vorliegen eines bestimmten Wertes der Syndrome und Fehlerpositionen das zugehörige Korrekturergebnis aus dem Festwertspeicher gelesen wird und eine Korrektur des fehlerhaft erkannten Datenwortes durchgeführt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß von den ermittelten Werten der Syndrome und Fehlerpositionen zuvor Teilergebnisse von den im Galois-Feld repräsentierten Polynome berechnet wird und daß die erhaltenen Werte der Teilergebnisse Adressen für den Festwertspeicher darstellen.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch
eine Verzögerungseinrichtung (12) und einen Syndrombildner (13), welchen das Datensignal zugeführt ist,
ein erstes Register (14) zur Speicherung der von dem Syndrombildner (15) erzeugten Werte der Syndrome,
einen Zähler (15) zum Zählen von Fehlermerkern,
ein zweites Register (16) zur Speicherung der vom Zähler (15) abgegebenen Werte,
einen Festwertspeicher (18), dessen Adreßeingänge mit Ausgängen des ersten und zweiten Registers (14, 16) verbunden sind, und
eine mit der Verzögerungseinrichtung (12) verbundenen Korrekturschaltung (20), welche durch ein vom Ausgang des Festwertspeichers (18) abnehmbares Signal steuerbar ist.

4. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet,
daß zu einer äußeren Dekodierung von Datensignalen, welche nach dem EBU-Standard, Tech. 3252-E kodiert, aufgezeichnet und wiedergegeben sowie mit einem inneren Dekoder (4, 5) dekodiert werden, ein äußerer Dekoder (7, 8) vorgesehen ist, mit
einer Verzögerungseinrichtung (12) und einem ersten und zweiten Syndrombildner (23, 25), welchen ein vom inneren Dekoder (4, 5) abgegebenes Datensignal zugeführt ist,
einem ersten und dritten Register (24, 26) zur Speicherung der von dem ersten und zweiten Syndrombildner (23, 26) erzeugten Werte der Syndrome,
einem ersten und zweiten Zähler (27, 28) zum Zählen von Fehlermerkern, die von dem inneren Dekoder (4, 5) erzeugt werden,
einer Anordnung (31) zur EXOR-Verknüpfung der vom ersten und zweiten Zähler (27, 28) abgegebenen Werte,
einem zweiten Register (29) zur Speicherung der vom ersten Zähler (27) abgegebenen Werte,
einem vierten Register (30) zur Speicherung der vom zweiten Zähler (28) abgegebenen Werte,
einem fünften Register (32) zur Speicherung der von der Anordnung zur EXOR-Verknüpfung (31) erhaltenen Werte,
einem Festwertspeicher (18), dessen Adreßeingänge mit Ausgängen der ersten bis fünften Register verbunden sind, und
einer mit der Verzögerungseinrichtung (12) verbundenen Korrekturstufe (20), welche durch vom Ausgang des Festwertspeichers (18) abnehmbares Signal steuerbar ist.

5. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 4, gekennzeichnet durch
einen ersten Festwertspeicher (35) zur Ausgabe von Produktwerten von einem Galois-Feld repräsentierenden Polynomen, bei welchem Adreßeingänge mit dem ersten Register (24) verbunden sind,
einem gesteuerten Umschalter (36) zur alternierenden Zuführung der am zweiten und vierten Register (29, 30) abnehmbaren Werte an weitere Adreßeingänge des ersten Festwertspeichers (35),
einer weiteren Anordnung zur EXOR-Verknüpfung (34) der vom zweiten Register (29) abnehmbaren Werte mit den Produktwerten des ersten Festwertspeichers (35),
einen zweiten Festwertspeicher (33) zur Ausgabe von Quotientwerten von einem Galois-Feld repräsentierten Polynomen, wobei ein Teil der Adreßeingänge des zweiten Festwertspeichers (33) mit Ausgängen der weiteren Anordnung zur EXOR-Verknüpfung (34) verbunden sind und ein anderer Teil mit Ausgängen des fünften Registers (32), und
Mehrfachregister (37) zur Speicherung der vom zweiten Festwertspeicher (33) erzeugten Quotientwerte, die als Korrekturwerte für die Korrekturschaltung (20) vorgesehen sind.

6. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 5, dadurch gekennzeichnet, daß zwischen Ausgängen der Mehrfachregister (37) und Korrekturschaltung (20) eine Torschaltung (19) geschaltet ist, welche durch eine Steuereinrichtung (17) steuerbar ist.