DE3106855C2

DE3106855C2 - "Rekursives Verfahren zum Fehlercodieren sowie Vorrichtung hierfür"

Info

Publication number: DE3106855C2
Application number: DE3106855A
Authority: DE
Inventors: Toshitada Doi; Kentarou Odaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-02-25
Filing date: 1981-02-24
Publication date: 2002-05-23
Anticipated expiration: 2001-02-25
Also published as: NL191135B; FR2476943A1; US4398292A; AU6760281A; IT1135627B; AT390858B; SE451927B; NL8100924A; CH657950A5; GB2071371B; JPH0324105B2; ATA86581A; SE8101213L; AU542789B2; IT8119989A0; BR8101145A; FR2476943B1; GB2071371A; DE3106855A1; CA1167183A

Description

Die Erfindung betrifft ein rekursives Verfahren zum Fehlercodieren blockorientierter, digitaler Informationssymbole, insbesondere eines Audio-PCM-Signals, in einem Verfahren zum Übertragen digitaler Datensignale sowie eine Vorrichtung zur Durchführung eines solchen rekursiven Verfahrens.

Verschiedene Fehler(korrektur)codierungsarten wurden zur Verwendung beim Übertragen bzw. Senden und/oder Aufzeichnen von digitalen Daten angegeben. Beispielsweise können digitale Daten in Form von Informationssymbolen oder -worten, wie pulscodemodulierte (PCM-)Signale, bei der Übertragung oder Aufzeichnung Fehlern unterliegen, die als Zufallsfehler oder Burstfehler bekannt sind. Ein Zufallsfehler stört oder verzerrt isolierte Bit des PCM-Signals. Ein Burstfehler verzerrt oder stört mindestens ein Informationssymbol, das in dem PCM-Signal enthalten ist. Obwohl relativ einfache Fehlerkorrekturvorgehensweisen, wie die Verwendung von Paritätssymbolen als Begleitung der PCM-Signale als zur Korrektur von Zufallsfehlern nützlich erkannt worden sind, sind wesentlich spitzfindigere und kompliziertere Fehler(korrektur)codierungsarten erforderlich, um Burstfehler zu korrigieren.

Bei einer herkömmlichen Vorgehensweise werden Informationssymbole wie PCM-Symbole in einem sogenannten zeitverschachtelten Format codiert. Das heißt, aufeinanderfolgende PCM-Symbole X₀, X₁, X₂, . . . X_k-1 werden auf jeweilige von k Kanälen verteilt. Diese PCM-Symbole X₀, . . . X_k-1 erscheinen daher als parallele Symbole. Jedes Symbol oder jeder Kanal wird einer Zeitverzögerung um einen jeweils unterschiedlichen Betrag unterworfen. Beispielsweise werden das PCM-Symbol X₀ um eine Verzögerungszeit D₀ verzögert, das PCM-Symbol X₁ um eine Verzögerungszeit D₁ verzögert usw., wobei das PCM-Symbol X_k-1 um die Verzögerungszeit D_k-1 verzögert wird. Diese Zeitverzögerungen haben eine Zeitverschachtelungswirkung zur Folge, wobei das verzögerte PCM-Symbol X₀ als Symbol Y₀, das verzögerte PCM-Symbol X₁ als Symbol Y₁, usw. auftritt, wobei das verzögerte Symbol X_k-1 durch das Symbol Y_k-1 wiedergegeben ist. Das heißt, verzögerte PCM-Symbole Y₀ . . . . Y_k-1 treten in zeitverschachtelter Beziehung auf. Ein Paritätssymbol P_x wird abhängig von den ursprünglichen unverzögerten PCM-Symbolen X₀, . . . X_k-1 erzeugt. Als ein Beispiel davon wird das Paritätssymbol P_x durch bitweises Zuführen aller PCM-Symbole X₀ . . . X_k-1 zu einem Modulo-2-Addierer erzeugt. Das Ausgangssignal dieses Addierers ist das Paritätssymbol P_x, das die gleiche Anzahl an Bit besitzt wie die Bit, die jedes PCM-Symbol bilden. Ein weiteres Paritätssymbol R_y wird abhängig von den zeitverschachtelten PCM-Symbolen Y₀, . . . Y_k-1 erzeugt, das heißt, diese zeitverschachtelten PCM-Symbole werden einem weiteren Modulo-2-Addierer zugeführt, dessen Ausgangssignal das Paritätssymbol R_y ist. Das erstere Paritätssymbol P_x wird um eine geeignete Zeitverzögerung D_k verzögert, wodurch sich ein verzögertes Paritätssymbol P_y ergibt. Nun werden die zeitverschachtelten PCM-Symbole Y₀, . . . Y_k-1 zusammen mit dem verzögerten Paritätssymbol P_y und dem letzteren Paritätssymbol R_y als Übertragungsblock übertragen bzw. gesendet. Dieser Übertragungsblock kann symbolparallel oder vorzugsweise seriell übertragen werden. Ein Synchronsignal SYNC wird in diesen Übertragungsblock als erstes Symbol davon eingefügt, wobei dann dieser Übertragungsblock übertragen werden kann oder auf ein geeignetes Aufzeichnungsmedium aufgezeichnet werden kann.

Wenn die zeitverschachtelte codierte Information der vorstehenden Art wiedergegeben wird, wird der Übertragungsblock, der aus PCM-Symbolen Y₀, . . . Y_k-1 und den Paritätssymbolen P_y und R_y gebildet ist, wiedergewönnen und getrennten Kanälen zugeführt, wie mittels einer geeigneten Verteilungseinrichtung, wie einem Demultiplexer. Wenn ein Fehler in irgendeinem der wiedergewonnenen PCM-Symbole Y₀ . . . . Y_k-1 vorhanden ist, kann dieser Fehler in Übereinstimmung mit dem Paritätssymbol R_y korrigiert werden, wie das jedem Fachmann bekannt ist. Das heißt, eine herkömmliche Paritäts-Fehlerkorrektur kann zum Korrigieren eines Fehlers verwendet werden, der in einem dieser PCM-Symbole vorhanden sein kann. Dann werden, wenn das fehlerhafte PCM-Symbol korrigiert worden ist, die PCM-Symbole Y₀, . . . Y_k-1 zeitentschachtelt. Das Paritätssymbol P_y wird um einen Betrag verzögert, der ausreicht, um die ursprüngliche Zeitverzögerung auszulöschen, die während des Codierens ausgeübt worden ist, wodurch das Paritätssymbol P_x wiedergewonnen wird. Das Zeitentschachteln wird durch Verzögern jedes der wiedergewonnenen PCM-Symbole Y₀, . . . Y_k-1 um einen Betrag erreicht, der ausreichend ist, um die ursprünglichen Verzögerungen D₀, D₁, . . . D_k-1 auszulöschen, die bei dem Zeitverschachtelungs-Codierverfahren verwendet worden sind. Daher werden die ursprünglichen PCM-Symbole X₀, . . . X_k-1 mit der ursprünglichen Zeitbeziehung erhalten. Irgendein Fehler, der in einem dieser PCM-Symbole vorhanden sein kann, wird in Übereinstimmung mit üblicher Paritäts-Fehlerkorrektur unter Verwendung des wiedergewonnenen Paritätssymboles P_x korrigiert.

Wenn auch die vorstehend erläuterte Zeitverschachtelungs-Codierung allgemein in zufriedenstellender Weise arbeitet, das heißt in der Lage ist, Burstfehler zu korrigieren, die in den wiedergegebenen zeitverschachtelten PCM-Symbolen Y₀, . . . Y_k-1 enthalten sind, aufgrund der inhärenten Streuung dieser Fehler in verschiedenen zeitentschachtelten Blöcken, wird eine Fehlerkorrektur verhindert, wenn das Paritätssymbol R_y oder das Paritätssymbol P_y fehlerhaft ist. Diese Schwierigkeit wird beispielsweise durch eine Vorgehensweise überwunden, wie sie in DE 29 16 102-A1 erläutert ist. Wie dort erläutert, wird das verzögerte Paritätssymbol P_y, das von den ursprünglichen PCM-Symbolen X₀, . . . X_k-1 abgeleitet ist, dem Modulo-2-Addierer als die zeitverschachtelten PCM-Symbole Y₀, . . . Y_k-1 zugeführt. Daher wird das letztere Paritätssymbol R_y als Funktion der zeitverschachtelten PCM-Symbole und auch des verzögerten Paritätssymbols P_y abgeleitet. Folglich kann, wenn während der Wiedergabe das wiedergegebene Paritätssymbol P_y fehlerhaft ist, dieser Fehler durch Verwenden des Paritätssymbols R_y in Übereinstimmung mit üblicher Paritäts-Fehlerkorrektur korrigiert werden. Das heißt, daß, wenn einmal das Paritätssymbol P_y korrigiert ist, die zeitentschachtelten PCM-Symbole X₀, . . . X_k-1, die von den wiedergegebenen zeitverschachtelten PCM-Symbolen wiedergewonnen sind, fehlerkorrigiert werden können. Wenn jedoch bei dieser Zeitverschachtelungs- Fehler(korrektur)codierung sowohl das Paritätssymbol P_y als auch ein PCM-Symbol in einem wiedergewonnenen zeitverschachtelten Block fehlerhaft sind, kann das Paritätssymbol P_y nicht korrigiert werden. Weiter können, wenn zwei Symbole in zwei aufeinanderfolgend wiedergewonnenen zeitverschachtelten Blöcken fehlerhaft sind, die wiedergewonnenen zeitverschachtelten Symbole nicht korrigiert werden. Die Möglichkeit des Auftretens derartiger Fehler, die eine Fehlerkorrektur verhindern, wird gemäß DE 30 06 958-A1 korrigiert. Bei dieser Vorgehensweise wird das Paritätssymbol R_y verzögert und zum ersteren Modulo-2-Addierer zurückgeführt, derart, daß das Paritätssymbol P_x von den PCM-Symbolen X₀, . . . X_k-1 zusammen mit dem verzögerten Paritätssymbol R_y abgeleitet wird. Als Ergebnis dieser Anordnung können nun viele Fehler, die in dem wiedergegebenen Paritätssymbol R_y auftreten können, durch Verwendung von Paritätssymbolen P_x und herkömmlicher Paritäts-Fehlerkorrektur korrigiert werden. Folglich ist die Fehlerkorrekturfähigkeit dieser Codiereranordnung deutlich verbessert.

Jedoch ist ein Nachteil allen vorerwähnten Zeitverschachtelungs- Fehlerkorrekturvorgehensweisen gemeinsam, nämlich die Fähigkeit, lediglich ein einziges fehlerhaftes Symbol zu korrigieren, das in irgendeinem gegebenen Block enthalten ist, sei es ein PCM-Symbol oder ein Paritätssymbol. Das heißt, lediglich ein fehlerhaftes Symbol in dem wiedergewonnenen zeitverschachtelten Block kann korrigiert werden, und in ähnlicher Weise kann lediglich ein fehlerhaftes System in dem zeitentschachtelten Block korrigiert werden. Ein Burstfehler mit wesentlicher Dauer derart, daß er dessen inhärente Streuung aufgrund der Zeitverschachtelungsanordnung überschreitet, verzerrt oder verfälscht daher mindestens zwei Symbole, die in dem gleichen zeitentschachtelten Block enthalten sind. Zum Verbessern der Streuwirkung derartiger längerer Burstfehler wurde es als vorteilhaft festgestellt, zusätzliche Verzögerungen den PCM-Symbolen Y₀, . . . Y_k-1 sowie auch den Paritätssymbolen P_y und R_y hinzuzufügen. Dies hat einen weiteren Verschachtelungseffekt zur Folge. Weiter wird auch ein Fehlererfassungscode, wie ein zyklischer Blockprüfungscode (CRC-Code) von den weiter verschachtelten Symbolen abgeleitet, wobei dieser CRC-Code den verschachtelten Symbolen hinzugefügt wird, wobei die Gesamtheit als Übertragungsblock übertragen wird (vergleiche z. B. DE 30 38 066-A1). Jedoch werden durch Verwendung eines CRC-Codes die verfügbaren "Datenschlitze" für Nutzinformation, das heißt für die PCM-Symbole, verringert. Das heißt, zum Erreichen einer verbesserten Fehlerkorrektur ist es notwendig, relativ redundante Informationen zu übertragen, das heißt es ist notwendig, Fehlerkorrektur-Paritätssymbole und einen Fehlererfassungs-CRC-Code zu übertragen, von denen keiner Nutzinformation wiedergibt.

Es wurden Vorgehensweisen angegeben, durch die der CRC-Code nicht übertragen werden muß. Diese Vorgehensweisen verwenden den sogenannten b-Abstands-Code, den BCH-Code (Bose-Chaudhury-Hocqueghem-Code) und dergleichen als Paritätssymbol (vergleiche US-PS 3,629,824 oder US-PS 3,697,948). In Übereinstimmung mit diesen Vorgehensweisen kann irgendein Symbol in einem Block ohne zunächst Identifizieren des bestimmten Symboles, das fehlerhaft ist, korrigiert werden. Jedoch ist diese Vorgehensweise allgemein auf Fehler beschränkt, die lediglich in einem einzigen Block auftreten. Weiter zeigt der Paritätscode allgemein eine wesentliche Redundanz in jedem Block, wodurch weiter die Datenschlitze begrenzt werden, die für Nutzinformationen verfügbar sind.

In diesem Zusammenhang sei verwiesen auf Brayer, "The Improvement of Digital HF Communication Through Coding: II-Tandem Interleaved Cyclic Coding, IEEE Transactions on Communication Technology, Vol. COM-16, No. 6, Dez. 1968.

Ein Verfahren mit mehrstufiger Zeitverschachtelung, bei der in jeder Stufe ein Paritätssymbol erzeugt wird und in der nächsten Stufe dieses Paritätssymbol zur Erzeugung eines weiteren Paritätswortes herangezogen wird, ist aus der US 4,044,328 bekannt.

Ein Verfahren, bei dem aus zugeführten Informationssymbolen Fehlerkorrektursymbole einer ersten Art durch Modulo-2-Addition, also Paritätssymbolbildung, und Fehlerkorrektursymbole einer zweiten Art durch Multiplikation der Informationssymbole mit einer Erzeugungsmatrix Tⁱ und anschließender Modulo-2-Addition, also Paritätsmatrixbildung, erzeugt werden und dann diese beiden Fehlerkorrektursymbole den Informationssymbolen hinzugefügt werden, ist aus US 3,745,528 bekannt (vergleiche auch die nicht vorveröffentlichte entsprechende Literaturstelle: Patel, "Error Recovery Scheme for the IBM 3850 Mass Storage System", IBM Z. Res. Develop., Vol 24, No. 1, January 1980).

Daher besteht ein Bedarf an einer Fehler(korrektur)codier-Vorgehensweise, bei der Fehlerkorrektursymbole wie Paritätssymbole nicht stark redundant sind und darüber hinaus die codierte Information nicht von einem Fehlererfassungscode, wie einem CRC-Code begleitet sein muß. Weiter besteht auch Bedarf nach einer Fehler(korrektur)codierung, die relativ einfach durchzuführen ist.

Es ist Aufgabe der Erfindung, ein Verfahren und eine Vorrichtung zum Codieren digitaler Informationssymbole in ein Fehlerkorrektur-Format anzugeben, wobei die codierten Daten mit verbesserter Fehlerkorrekturfähigkeit übertragen oder aufgezeichnet werden können.

Die Aufgabe wird durch die in den Ansprüchen gekennzeichneten Merkmalen gelöst.

Die Erfindung gibt also eine verbesserte Fehler(korrektur)codierung an zur Verwendung bei beispielsweise einem PCM-Signal, wobei verschiedene PCM-Signale einen Block bilden, und wobei ein oder zwei Symbole in dem Block vollständig korrigiert werden können lediglich durch Verwendung von Paritätssymbolen und ohne Notwendigkeit von CRC-Codesymbolen und ohne daß hochredundante Fehlerkorrekturcodes notwendig wären.

Schließlich gibt die Erfindung auch eine verbesserte Vorrichtung zur Durchführung der Codierung an, die ziemlich einfach und kostengünstig ist.

Gemäß der Erfindung wird eine verbesserte Fehler(korrektur)codierung zur Verwendung bei digitalen Informationssymbolen angegeben. Aufeinanderfolgende Informationssymbole werden auf mehrere entsprechende Kanäle verteilt und definieren so aufeinanderfolgende Datenblöcke, wobei jeder Datenblock aus den Informationssymbolen in den mehreren Kanälen besteht. Erste Fehlerkorrektursymbole werden als Funktion der Informationssymbole, die in dem Datenblock enthalten sind, erzeugt, wobei die ersten Fehlerkorrektursymbole zur Verwendung zum Korrigieren mindestens eines Symbols ausgebildet sind, das in dem Datenblock fehlerhaft sein kann, wenn zum Beispiel der Datenblock empfangen wird oder von einem Aufzeichnungsmedium wiedergegeben wird. Die Informationssymbole, die in diesem Datenblock enthalten sind, werden selektiv verzögert mittels entsprechender Zeitverzögerung zur Bildung eines zeitverschachtelten Datenblocks, der aus zeitverschachtelten Informationssymbolen besteht. Zweite Fehlerkorrektursymbole werden als Funktion der Informationssymbole erzeugt, die in dem zeitverschachtelten Datenblock enthalten sind, wobei diese zweiten Fehlerkorrektursymbole zur Verwendung zum Korrigieren mindestens eines Symbols ausgebildet sind, das in dem zeitverschachtelten Datenblock fehlerhaft sein kann, wenn zum Beispiel der zeitverschachtelte Datenblock empfangen oder wiedergegeben wird. Erste und zweite Fehlerkorrektursymbole, sowie der zeitverschachtelte Datenblock werden zu einem Übertragungsblock kombiniert, der dann übertragen oder aufgezeichnet werden kann.

Erste und zweite Fehlerkorrektursymbole umfassen jeweils solche einer ersten und einer zweiten Art, vorzugsweise Paritätssymbole bzw. Paritätsmatrixsymbole. Die zweiten Fehlerkorrektursymbole werden rückgeführt und bei der Erzeugung der ersten Fehlerkorrektursymbole mit herangezogen.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels einer herkömmlichen Fehlercodierung,

Fig. 2 die Darstellung eines gemäß Fig. 1 erzeugten Übertragungsblocks,

Fig. 3 ein Blockschaltbild eines weiteren Ausführungsbeispiels einer herkömmlichen Fehlercodierung,

Fig. 4 ein Blockschaltbild eines ersten Ausführungsbeispiels der Fehlercodierung gemäß der Erfindung,

Fig. 5 ein Blockschaltbild eines zweiten Ausführungsbeispiels der Fehlercodierung gemäß der Erfindung.

In den Zeichnungen sind für gleiche Bauelemente stets gleiche Bezugszeichen verwendet.

Fig. 1 zeigt ein Blockschaltbild eines ersten Ausführungsbeispiels einer Vorrichtung zur Durchführung einer herkömmlichen Fehlercodierung. Die Erläuterung erleichtert das Verständnis der vorliegenden Erfindung. Wie das erläutert werden wird, ist dieses Ausführungsbeispiel insbesondere zum Codieren digitalisierter Stereofonie-Tonsignale ausgebildet und ist insbesondere vorteilhaft zur Verwendung bei einem Aufzeichnungsgerät, wie einem Drehkopf-Aufzeichnungsgerät (zum Beispiel einem Videobandgerät), mit dem derartige digitalisierte Ton- oder Audiosignale auf einem geeigneten Aufzeichnungsmedium aufgezeichnet werden können. Wenn auch nicht dargestellt, wird angenommen, daß die digitalisierten Stereofonie-Tonsignale, die der Vorrichtung gemäß Fig. 1 zugeführt werden, mittels einer geeigneten Digital/Analog-Umsetzerschaltung erzeugt werden, die eine Abtastung des analogen Tonsignals und eine Digitalisierung jeder Abtastung in beispielsweise ein Pulscodemodulations-Format (PCM-Format) bewirkt. Daher wird die Vorrichtung gemäß Fig. 1 mit aufeinanderfolgenden digitalen Informationssymbolen, wie PCM-Symbolen, versorgt, wobei jedes Symbol eine digitalisierte Version des abgetasteten Tonsignale ist. Zur Vereinfachung zeigt das Ausführungsbeispiel gemäß Fig. 1 ein Paar von Eingangsanschlüssen 10 und 20 zum Empfang von linkskanaligen bzw. rechtskanaligen Informationssymbolen. Bei einer anderen Ausführungsform wird die Codiervorrichtung mit einem einzigen Kanal aus linken (L) und rechten (R) Informationssymbolen versorgt, wobei die linken und rechten Informationssymbole zur Trennung von linkem und rechtem Kanal verteilt werden.

Das dargestellte Ausführungsbeispiel besteht aus einer Verteilerschaltung 30, wie einem Demultiplexer, einer ersten Codierstufe 40, mehreren Zeitverzögerungsschaltungen 50, 51, . . . 62, 63, einer zweiten Codierstufe 70 und mehreren zusätzlichen Zeitverzögerungsschaltungen 80, 81, . . . 86, 87. Die dargestellte Vorrichtung ist auch mit einem Multiplexer 90 versehen, der, wie das erläutert werden wird, zum Kombinieren mehrerer Kanäle von Digitalsymbolen in einen einzigen gemultiplexten Kanal serieller digitaler Symbole dient. Die Verteilerschaltung 30 oder der Demultiplexer besitzt ein Paar von Eingängen, die mit den Eingangsanschlüssen 10 und 20 gekoppelt sind für den Empfang der linkskanaligen und rechtskanaligen Informations- oder PCM-Symbole, die aufeinanderfolgende Abtastungen des linkskanaligen bzw. rechtskanaligen Tonsignals wiedergeben. Die Verteilerschaltung 30 dient zum Verteilen der aufeinanderfolgenden Informationssymbole, die ihr über den Eingangsanschluß 10 zugeführt worden sind, auf mehrere entsprechende (Verarbeitungs-)Kanäle, die beispielsweise als Kanäle X₀, X₂, X₄, X₆, X₈ und X₁₀ dargestellt sind. Lediglich linkskanalige PCM-Symbole werden diesen mehreren Kanälen zugeführt. In ähnlicher Weise ist die Verteilerschaltung 30 auch so ausgebildet, daß aufeinanderfolgende rechtskanalige PCM-Symbole auf mehrere entsprechende Kanäle verteilt werden, die als Kanäle X₁, X₃, X₅, X₇, X₉ und X₁₁ bezeichnet sind. Es zeigt sich, daß lediglich rechtskanalige PCM-Symbole den letzteren Kanälen zugeführt sind.

Es zeigt sich weiter, daß aufeinanderfolgende linkskanalige und rechtskanalige PCM-Symbole der Verteilerschaltung 30 in aufeinanderfolgenden Zeitperioden zugeführt werden. Es sei angenommen, daß die von einem PCM-Symbol, das der Verteilerschaltung 30 zugeführt wird, eingenommene Zeitperiode die Zeitperiode D ist. Die Verteilerschaltung 30 enthält vorzugsweise geeignete Speicher- und Verknüpfungsschaltungen, derart, daß nachdem beispielsweise sechs linkskanalige PCM-Symbole und sechs rechtskanalige PCM-Symbole empfangen worden sind, eine Gesamtzahl von 12 PCM-Symbolen (sechs für jeden Kanal) den Kanälen X₀, . . . X₁₁ zugeführt sind. Diese 12 PCM-Symbole treten während einer Informationssymbols-Zeitperiode D auf, wobei die Kombination derartiger PCM-Symbole in diesen Kanälen während einer derartigen Informationssymbols-Periode als Datenblock bezeichnet wird. Daher kann ein Datenblock aus den linkskanaligen und rechtskanaligen PCM-Symbolen [L₀, R₀, L₁, R₁, L₂, R₂, L₃, R₃, L₄, R₄, L₅, R₅] bestehen, kann der nächstfolgende Datenblock aus linkskanaligen und rechtskanaligen PCM-Symbolen [L₆, R₆, L₇, R₇, L₈, R₈, L₉, R₉, L₁₀, R₁₀, L₁₁, R₁₁] bestehen, usw. Daher ergibt sich, daß der Kanal X₀ mit aufeinanderfolgenden linkskanaligen PCM-Symbolen L₀, L₆, L₁₂ . . ., der Kanal X₁ mit aufeinanderfolgenden rechtskanaligen PCM-Symbolen R₀, R₆, R₁₂, . . ., der Kanal X₂ mit aufeinanderfolgenden linkskanaligen PCM-Symbolen L₁, L₇, L₁₃, . . . usw. versorgt sind. Das heißt, jeder Kanal X₀, . . . X₁₁ wird mit einer entsprechenden linkskanaligen oder rechtskanaligen PCM-Symbolfolge versorgt, wobei jedes PCM-Symbol, das in dieser Serie enthalten ist, die digitalisierte Form einer entsprechenden Abtastung des linkskanaligen bzw. des rechtskanaligen analogen Tonsignals ist.

Bei dem Ausführungsbeispiel gemäß Fig. 1 werden die linkskanaligen und rechtskanaligen PCM-Symbolfolgen an dem Ausgang der Verteilerschaltung 30 sympolparallel abgegeben. Jedes Symbol kann bitseriell auftreten oder es kann gegebenenfalls jeder Kanal am Ausgang der Verteilerschaltung aus parallelen Leitern bestehen, derart, daß jede PCM-Symbolfolge X₀, . . . X₁₁ bitparallel vorgesehen wird. Bei jeder Anordnung kann, ob nun jede PCM-Symbolfolge bitseriell oder bitparallel auftritt, jedes PCM-Symbol aus beispielsweise 16 Bit bestehen.

Die Kanäle oder PCM-Symbolfolgen X₀, . . . X₁₁ an den Ausgängen der Verteilerschaltung 30 sind mit der ersten Codierstufe 40 gekoppelt. Es zeigt sich, daß jeder Datenblock symbolparallel dieser ersten Codierstufe 40 zugeführt wird. Bei dem dargestellten Ausführungsbeispiel ist die erste Codierstufe 40 so ausgebildet, daß sie zwei Fehlerkorrektursymbole P_x und Q_x erzeugt. Das Fehlerkorrektursymbol P_x wird mittels eines Paritätssymbolgenerators 41 erzeugt, und das Fehlerkorrektursymbol Q_x wird mittels eines Paritätsmatrixsymbolgenerators 42 erzeugt. Es zeigt sich, daß gegebenenfalls andere Fehlerkorrektursymbolgeneratoren zum Erzeugen geeigneter Fehlerkorrektursymbole P_x und Q_x verwendet werden können.

Es sei angenommen, daß Kanäle Y₀, Y₁, . . . Y₁₁ in jedem aufeinanderfolgenden Datenblock mit PCM-Symbolen W₀, W₁, . . . W₁₁ versorgt werden. Es ist festzustellen, daß in einem Datenblock die Symbole W₀, W₁, . . . W₁₁ aus linkskanaligen und rechtskanaligen PCM-Symbolen [L₀, R₀, . . . R₅] gebildet sind, daß in dem nächstfolgenden Datenblock diese Symbole aus linkskanaligen und rechtskanaligen PCM-Symbolen [L₆R₆ . . . R₁₁] gebildet sind, usw. Die Symbole W₀, W₁, . . . W₁₁ in einem gegebenen Datenblock werden parallel dem Paritätssymbolgenerator 41 zugeführt. Dieser Paritätssymbolgenerator 41 enthält vorzugsweise einen Modulo-2-Addierer zum Summieren der Informationssymbole, die hinzugeführt worden sind, in Modulo-2-Form. Als Ergebnis ist das Fehlerkorrektursymbol P_x ein Paritätssymbol, das heißt, eine Funktion der Informationssymbole, die dem Paritätssymbolgenerator zugeführt sind, und kann ausgedrückt werden gemäß:

P_x = W₀ ⊕ W₁ ⊕ W₂ ⊕ . . . ⊕ W₁₁ (1).

Der Paritätsmatrixsymbolgenerator 42 ist in gleicher Weise mit Informationssymbolen W₀, W₁, . . . W₁₁ symbolparallel versorgt und ist so ausgebildet, daß das Paritätsmatrixsymbol Q_x abhängig davon erzeugt wird. Als ein Beispiel davon kann der Paritätsmatrixsymbolgenerator 42 ein b-Abstands-Codierer sein, der zum Multiplizieren der jeweiligen Informationssymbole Q₀, . . . W₁₁, die zugeführt sind, mit einer vorgegebenen Erzeugungsmatrix [T] dient, wobei die Matrix durch T, T², . . . T¹¹ ausgedrückt werden kann, das heißt, diese Erzeugungsmatrix besteht aus bestimmten Nichtnull-Elementen des Galois-Feldes (2 ^b). Zusätzlich dient der Paritätsmatrixsymbolgenerator 42 zum Summieren der multiplizierten Dateninformationssymbole mittels Modulo-2-Addition. Daher kann das Paritätsmatrixsymbol Q_x, das durch den Fehlerkorrektursymbolgenerator 42 erzeugt worden ist, ausgedrückt werden durch:

Q_x = W₀ ⊕ TW₁ ⊕ T²W₂ ⊕ . . . ⊕ T¹¹W₁₁ (2).

Das Paritätssymbol P_x und das Paritätsmatrixsymbol Q_x, die beide durch die erste Codierstufe 40 erzeugt worden sind, sowie die jeweiligen Symbole, die in einem gemeinsamen Datenblock in Kanälen X₀, . . . X₁₁ enthalten sind, werden alle um entsprechende Beträge mittels einer Zeitverzögerungsschaltung zeitverzögert. Diese Zeitverzögerungsschaltung besteht aus einzelnen Verzögerungsschaltungen 50, 51, 52, . . . 62, 63. Jede dieser einzelnen Zeitverzögerungsschaltungen erreicht eine Zeitverzögerung für das zugeführte Wort, wobei die Zeitverzögerung einem Mehrfachen von D gleich ist, wobei D wie erwähnt die Zeitperiode ist, die von einem entsprechenden Informations- oder PCM-Symbol eingenommen ist. Bei dem dargestellten Ausführungsbeispiel verzögert die Zeitverzögerungsschaltung 50 das Paritätssymbol P_x um den Betrag D, wodurch sich ein verzögertes Paritätssymbol P_y ergibt. Die Zeitverzögerungsschaltung 51 verzögert das Paritätsmatrixsymbol Q_x um den Betrag 2D zum Erzeugen des verzögerten Paritätsmatrixsymbols Q_y. Die Zeitverzögerungsschaltung 52 verzögert die PCM-Symbole in dem Kanal X₀ um den Betrag 3D zum Erzeugen eines verzögerten Kanals Y₀ aus PCM-Symbolen. Die Zeitverzögerungsschaltung 53 verzögert die PCM-Symbole im Kanal X₁ um den Betrag 4D zum Erzeugen des verzögerten Kanals Y₁ aus PCM-Symbolen. In gleicher Weise verzögern die Verzögerungsschaltungen 54, 55, . . . 63 die PCM-Symbole in den Kanälen X₂, X₃, . . . bzw. X₁₁ um Beträge 5D, 6D, . . . 14D zum Erzeugen der verzögerten Kanäle Y₂, Y₃, . . . Y₁₁.

Obwohl bei diesem Ausführungsbeispiel die Fehlerkorrektursymbole P_x und Q_x um geringere Zeitverzögerungen verzögert werden, bezüglich der Verzögerungen, die auf die PCM-Symbole ausgeübt werden, ergibt sich, daß gegebenenfalls die Fehlerkorrektursymbole um Zeitverzögerungen verzögert werden können, die größer sind, als die Verzögerungen, die auf diese PCM-Symbole ausgeübt werden. Auch können Verzögerungen unterschiedlicher Beträge als die dargestellten Vielfachen einer Informationssymbol-Periode verwendet werden. Es ist festzustellen, daß als Ergebnis der dargestellten Verzögerungen die PCM-Symbole in den Kanälen Y₀, . . . Y₁₁ eine zeitverschachtelte Beziehung zueinander besitzen, wie das weiter unten näher erläutert werden wird.

Als ein Beispiel werden, wenn angenommen ist, daß jedes PCM-Symbol, das in einem Datenblock enthalten ist, ein 16-Bit-Symbol ist, das Paritätssymbol P_x und das Paritätsmatrixsymbol Q_x, die abhängig von diesen 16-Bit-Symbolen erzeugt worden sind, jeweils ebenfalls zu 16 Bit gebildet. Andererseits kann jedes Paritäts- und Paritätsmatrixsymbol P_x, Q_x aus 8 Bit gebildet sein. Dies wird durch Teilen jedes 16-Bit-Symbols W in zwei 8-Bit-Symbole W_a und W_b erreicht. Dann werden, statt 12 16-Bit-Symbole dem Paritätssymbolgenerator 41 und dem Paritätsmatrixgenerator 42 zuzuführen, 24 8-Bit-Symbole zugeführt. Bei diesem Ausführungsbeispiel ergibt sich anstelle der Gleichungen (1) und (2):

P_x = W_0a ⊕ W_0b ⊕ W_1a ⊕ W_1b ⊕ W_2a ⊕ W_2b ⊕ . . . ⊕ W_11a ⊕ W_11b (3),

Q_x = W_0a ⊕ TW_0b ⊕ T²W_1a ⊕ T³W_1b ⊕ T⁴W_2a ⊕ T⁵W_2b ⊕ . . . ⊕ T²¹W_11a ⊕ T²²W_11b (4).

Aus den Gleichungen (3) und (4) ergibt sich, daß das Paritätssymbol P_x und das Paritätsmatrixsymbol Q_x jeweils aus 8 Bit gebildet sind. Daher kann, statt daß zwei getrennte 16-Bit-Fehlerkorrektursymbole verwendet werden, ein einziges 16-Bit-Fehlerkorrektursymbol gebildet werden, wobei die ersten 8 Bit, dieses 16-Bit-Fehlerkorrektursymbol das 8-Bit-Paritätssymbol P_x und die nächsten 8 Bit das 8-Bit-Paritätsmatrixsymbol Q_x bilden.

Bei einer anderen Ausführungsform kann jeder Kanal X₀, . . . X₁₁ mit einem 8-Bit-Symbol statt mit dem erwähnten 16-Bit Symbol versorgt sein. Dennoch kann, wenn jedes PCM-Symbol, das eine Abtastung des linkskanaligen oder rechtskanaligen analogen Tonsignals aus 16 Bit besteht, dieses 16-Bit-Symbol in zwei 8-Bit-Symbole aufgeteilt werden, wobei eines dieser 8-Bit-Symbole beispielsweise dem Kanal X₀ und das andere 8-Bit-Symbol dem Kanal X₁ zugeführt sind. Allgemein werden, wenn aufeinanderfolgende PCM-Symbole mit W₀, W₁, . . . W₅ wiedergegeben sind, mit (W₀ = L₀), (W₁ = R₀), (W₂ = L₁), (W₃ = R₁), (W₄ = L₂) und (W₅ = R₂), der Kanal X₀ mit dem 8-Bit-Symbol W_0a, der Kanal X₁ mit dem 8-Bit-Symbol W_0b, der Kanal X₂ mit dem 8-Bit-Symbol W_1a, . . . und der Kanal X₁₁ mit dem 8-Bit-Symbol W_5b versorgt. Die 8-Bit-Symbole W_0a, W_0b, . . . W_5b bilden einen Datenblock. Der nächstfolgende Datenblock ist durch die 8-Bit-Symbole W_6a, W_6b, W_7a, W_7b, . . . W_11a, W_11b gebildet, wobei diese 8-Bit-Symbole den Kanälen X₀, X₁, X₂, X₃, . . . X₁₀ bzw. X₁₁ zugeführt sind. Bei dieser Anordnung, das heißt dann, wenn jeder Kanal mit einem 8-Bit-Symbol versorgt wird, können das Paritätssymbol P_x und das Paritätsmatrixsymbol Q_x ebenfalls 8-Bit-Symbole sein und sich ergeben gemäß:

P_x = W_0a ⊕ W_0b ⊕ W_1a ⊕ W_1b ⊕ . . . ⊕ W_5a ⊕ W_5b (5),

Q_x = W_0a ⊕ TW_0b ⊕ T²W_1a ⊕ T³W_1b ⊕ . . . ⊕ T¹⁰W_5a ⊕ T¹¹W_5b (6).

Unabhängig von der jeweils tatsächlich verwendeten Ausführungsform, das heißt, ob die Ausführungsform gemäß den Gleichungen (1), (2) oder gemäß den Gleichungen (3), (4) oder gemäß den Gleichungen (5), (6) verwendet wird, ergibt sich, daß die Zeitverzögerungsschaltungen 50, 51, . . . 63 geeignete Verzögerungen für das Paritäts- und das Paritätsmatrixsymbol auch für die PCM-Symbole erreichen, wodurch sich verzögerte Fehlerkorrektursymbole P_y und Q_y und verzögerte Kanäle Y₀, . . . Y₁₁ ergeben, wodurch die verzögerten Fehlerkorrektur- und PCM-Symbole eine zeitverschachtelte Beziehung zueinander zeigen. Die zeitverschachtelten PCM-Symbole in den Kanälen Y₀, . . . Y₁₁ bilden einen zeitverschachtelten Datenblock. Diese zeitverschachtelten PCM-Symbole in den Kanälen Y₀, . . . Y₁₁ werden symbolparallel der zweiten Codierstufe 70 zugeführt.

Bei dem dargestellten Ausführungsbeispiel ist die zweite Codierstufe 70 ähnlich der vorerwähnten ersten Codierstufe 40 und kann daher einen relativ einfachen Paritätssymbolgenerator 71 und einen Paritätsmatrixsymbolgenerator 72 enthalten. Der Paritätssymbolgenerator 71 bewirkt eine Summierung der PCM-Symbole, die in dem zeitverschachtelten Datenblock in den Kanälen Y₀, . . . Y₁₁ enthalten sind, mittels Modulo-2-Addition zum Erzeugen eines zweiten Paritätssymbols R_y. Der Paritätsmatrixsymbolgenerator 72 dient zum Multiplizieren der jeweiligen PCM-Symbole, die in diesem zeitverschachtelten Datenblock enthalten sind, mit einer vorgegebenen Erzeugungsmatrix und zum dann Summieren der Produkte dieser Multiplikation mittels Modulo-2-Addition zum Erzeugen eines zweiten Paritätsmatrixsymbols S_y. Daher ergibt sich, daß die Fehlerkorrektursymbole P_x und Q_x den ursprünglichen Datenblöcken zugeordnet sind, die am Ausgang der Verteilerschaltung 30 gebildet werden, und die Fehlerkorrektursymbole R_y und S_y den zeitverschachtelten Datenblöcken zugeordnet sind.

Gegebenenfalls kann die zweite Codierstufe 70 eine sich unterscheidende Codierschaltung enthalten zum Erzeugen von Fehlerkorrektursymbolen R_y und S_y unterschiedlichen Typs oder unterschiedlichen Formats gegenüber den Fehlerkorrektursymbolen P_x und Q_x, die durch die erste Codierstufe 40 erzeugt werden. Dennoch kann die zweite Codierstufe 70 herkömmlichen Aufbau besitzen.

Bei dem Ausführungsbeispiel gemäß Fig. 1 sind zusätzliche Zeitverzögerungsschaltungen 80, 81, . . . 87 vorgesehen, um zusätzliche Zeitverzögerungen auf ausgewählte der Fehlerkorrektursymbole P_y, Q_y, R_y und S_y und auch auf ausgewählte der zeitverschachtelten PCM-Symbole auszuüben, die in den Kanälen Y₀, . . . Y₁₁ vorgesehen sind. Diese zusätzlichen Zeitverzögerungsschaltungen üben alle eine gleiche Zeitverzögerung d aus, wobei d ein Bruchteil der Informationssymbolperiode D ist. Beispielsweise kann sein d = D/8. Es zeigt sich, daß dann, wenn jedes PCM-Symbol aus 16 Bit gebildet ist, die zusätzliche Zeitverzögerung d einer Periode gleich ist, die von zwei Bit eingenommen wird. Bei dem dargestellten Ausführungsbeispiel zeigt sich, daß die Fehlerkorrektur- und die PCM-Symbole alle miteinander zeitverschachtelt sind, wobei die zusätzliche Zeitverzögerung d auf abwechselnde dieser zeitverschachtelten Worte bzw. auf jedes zweite dieser zeitverschachtelten Worte ausgeübt wird. Insbesondere sind die Paritätssymbole P_y und R_y einer zusätzlichen Zeitverzögerung von d mittels der Zeitverzögerungsschaltungen 80 bzw. 81 ausgesetzt und sind die zeitverschachtelten PCM-Symbole in den Kanälen Y₀, Y₂, Y₄, Y₆, Y₈ und Y₁₀ einer zusätzlichen Zeitverzögerung d mittels der Zeitverzögerungsschaltungen 82, 83, 84, 85, 86 bzw. 87 unterworfen.

Als Ergebnis dieser selektiven zusätzlichen Verzögerungen ergibt sich die Folge von Fehlerkorrektursymbolen P_z, Q_z, R_z bzw. S_z. In ähnlicher Weise ergeben sich die zeitverschachtelten PCM-Symbole nunmehr als PCM-Symbolfolge Z₀, Z₁, . . . bzw. Z₁₁. Dennoch besitzen diese Fehlerkorrektur- und PCM-Symbole alle eine zeitverschachtelte Beziehung zueinander und bilden in Kombination einen Übertragungsblock. Dieser Übertragungsblock wird symbolparallel dem Multiplexer 90 zugeführt.

Der Multiplexer 90 bewirkt eine Reihenumsetzung der zeitverschachtelten Symbole, die in jedem zugeführten Übertragungsblock enthalten sind. Das heißt, der Multiplexer 90 wirkt als Parallel/Reihen-Umsetzer, wodurch der Übertragungsblock reihenumgesetzt wird. Ein Beispiel einer reihenumgesetzten oder seriellen Übertragung ist in Fig. 2 dargestellt. Wie dargestellt, ist ein Synchronsignal SYNC vor dem seriellen Übertragungsblock eingefügt, wobei sich an dieses Synchronsignal SYNC die vier Fehlerkorrektursymbole R_z, S_z, P_z und Q_z anschließen, wobei sich an diese Fehlerkorrektursymbole die 12 zeitverschachtelten PCM-Symbole anschließen, die durch Z₀, Z₁, . . . Z₁₁ wiedergegeben sind. Daher enthält jeder Übertragungsblock 16 Symbole, wobei dann, wenn jedes Symbol aus 16 Bit besteht, der serielle Übertragungsblock 256 Bit zuzüglich zum SYNC-Symbol enthält.

Wenn bei dem Ausführungsbeispiel gemäß Fig. 1 angenommen ist, daß der ursprüngliche Datenblock, der an dem Ausgang der Verteilerschaltung 30 auftritt, durch linkskanalige und rechtskanalige PCM-Symbole [L₀, R₀, L₁, R₁, L₂, R₂, L₃, R₃, L₄, R₄, L₅, R₅] in jeweiligen Kanälen X₀, . . . X₁₁ gebildet ist, ergeben sich zu dem Zeitpunkt, zu dem dieser Datenblock auftritt, die entsprechenden linkskanaligen und rechtskanaligen PCM-Symbole, die in dem Übertragungsblock in den Kanälen Z₀, . . . Z₁₁ enthalten sind, der dem Multiplexer 90 zugeführt wird, zu [L_0-6(3D+d), R_0-24D, L_1-6(5D+d), R_1-36D, L_2-6(7D+d), R_2-48D, L_3-6(9D+d), R_3-60D, L_4-6(11D+d), R_4-72D, L_5-6(13D+d), R_5-84D]. Dies gibt die Zeit- bzw. Zeitsteuerbeziehung zwischen dem Übertragungsblock an, der dem Multiplexer 90 zugeführt wird, und dem Datenblock, der am Ausgang der Verteilerschaltung 30 erzeugt wird.

In ähnlicher Weise ergeben sich, wenn angenommen ist, daß der Übertragungsblock [L₀, R₀, . . . L₅, R₅] am Ausgang der Verteilerschaltung 30 erzeugt wird, und wenn das Paritätssymbol P_x = P₀ und das Paritätsmatrixsymbol Q_x = Q₀, das Paritätssymbol R_y = R₀ und das Paritätsmatrixsymbol S_y = S₀ sind, dann zu diesem Zeitpunkt die Fehlerkorrektursymbole P_z, Q_z, R_z und S_z, die in dem dem Multiplexer 90 zugeführten Übertragungsblock enthalten sind, zu P_0-6(D+d), Q_0-12D, R_0-6D bzw. S₀. Dies gibt die zeitverzögerte Beziehung oder Zeitverschachtelung der Fehlerkorrektursymbole wieder, die in einem gegebenen Übertragungsblock enthalten sind.

Wie erwähnt ist es vorzuziehen, den Multiplexer 90 so zu verwenden, daß jeder Übertragungsblock in das in Fig. 2 dargestellte Format reihenumgesetzt wird. Jedoch kann gegebenenfalls jedes Fehlerkorrektur- und PCM-Symbol, das in dem Übertragungsblock enthalten ist, direkt mittels eines geeigneten PCM-Aufzeichnungsgerätes mit zum Beispiel einem mehrfachen festen Kopf direkt aufgezeichnet werden. Das heißt, der Übertragungsblock kann in parallelen Spuren auf einem Aufzeichnungsmedium mittels eines Mehrfachkopfes oder eines Mehrspalt-Kopfes an sich üblichen Aufbaus aufgezeichnet werden. Jedoch kann mittels des Multiplexers 90 der Übertragungsblock in einem einzigen Kanal auf beispielsweise einem Magnetband, einer Aufzeichnungsscheibe oder einem anderen Aufzeichnungsmedium aufgezeichnet werden, das in üblicher Weise bei PCM-Aufzeichnungssystemen verwendet wird.

Es zeigt sich, daß durch selektives Verzögern abwechselnder Symbole, das heißt jedes zweiten Fehlerkorrektur- und PCM-Symbols um die Verzögerungszeit d, mit d = D/8, ein 16-Bit-Symbol, das in dem Übertragungsblock enthalten ist, wie das 16-Bit-Symbol im Kanal Z₀, nicht bitweise einer Abtastung des Tonsignals entspricht. Dennoch wird dieses 16-Bit-Symbol hier als ein PCM-Symbol bezeichnet.

Wenn auch nicht dargestellt, zeigt sich doch, daß, wenn der Übertragungsblock, der auf dem Aufzeichnungsmedium aufgezeichnet ist, anschließend wiedergegeben wird, die selektiven Verzögerungen d beispielsweise dadurch ausgelöscht werden, daß diejenigen Symbole verzögert werden, die nicht um den Betrag d zusätzlich verzögert worden sind. Andererseits können diejenigen Symbole, die durch den zusätzlichen Betrag d verzögert worden sind, während des Wiedergabeverfahrens um den Betrag (D - d) verzögert werden und können die verbleibenden Symbole um den Betrag D verzögert werden. Auf jeden Fall werden die zeitverschachtelten Datenblöcke Y₀, . . . Y₁₁ zusammen mit den Fehlerkorrektursymbolen R_y und S_Y in richtiger zeitlicher Beziehung (Zeitsteuerbeziehung) wiedergewonnen. Dann können, wenn irgendwelche der zeitverschachtelten PCM-Symbole fehlerhaft oder fehlerhaltig sind, diese Fehler in Übereinstimmung mit herkömmlicher Fehlerkorrekturvorgehensweise unter Verwendung der Fehlerkorrektursymbole R_y und S_y korrigiert werden. Danach werden die zeitverschachtelten PCM-Symbole in den Kanälen Y₀, . . . Y₁₁ zeitentschachtelt durch beispielsweise Verzögern dieser PCM-Symbole um einen Betrag, der in umgekehrter Beziehung zu den Verzögerungen steht, die durch die Verzögerungsschaltungen 50, . . . 63 erreicht worden sind. In gleicher Weise werden die Fehlerkorrektursymbole P_y und Q_y in geeigneter Weise verzögert, derart, daß die Fehlerkorrektursymbole P_x und Q_x mit der gleichen Zeitsteuerbeziehung wiedergewonnen werden, wie sie zwischen diesen Fehlerkorrektursymbolen und dem ursprünglichen Datenblock vorgelegen hat. Danach können irgendwelche Fehler in den zeitentschachtelten PCM-Symbolen korrigiert werden unter Verwendung der zeitentschachtelten Fehlerkorrektursymbole P_x und Q_x in Übereinstimmung mit üblicher Fehlerkorrekturvorgehensweise.

Ein wesentliches Merkmal der Anordnung gemäß Fig. 1 liegt darin, daß die Verwendung eines Fehlererfassungscode, der bisher bei der Fehlerkorrekturcodierung erforderlich war, vermieden ist. Das heißt, daß der Zeitschlitz, der bisher durch beispielsweise ein CRC-Codesymbol eingenommen worden ist, nunmehr von einem PCM-Symbol eingenommen werden kann. Es zeigt sich, daß durch Beseitigen der Notwendigkeit eines Fehlererfassungscodes die Redundanz des Fehler(korrektur)codierten Signals verringert ist. Anders ausgedrückt ist die Packungs- oder Aufzeichnungsdichte für die Nutzinformation erhöht.

Ein weiteres herkömmliches Ausführungsbeispiel, das eine verbesserte Weiterbildung des Ausführungsbeispiels gemäß Fig. 1 darstellt, ist in Fig. 3 wiedergegeben. Das Ausführungsbeispiel gemäß Fig. 3 unterscheidet sich von dem bisher Erläuterten dadurch, daß sowohl das verzögerte Paritätssymbol P_y als auch das verzögerte Paritätsmatrixsymbol Q_y der (zweiten) Codierstufe 70' zugeführt werden. Insbesondere wird das Paritätssymbol P_y dem Paritätssymbolgenerator 71' zugeführt und wird das Paritätsmatrixsymbol Q_y dem Paritätsmatrixsymbolgenerator 72' zugeführt. Folglich wird das Paritätssymbol R_y durch die Modulo-2-Addition der zeitverschachtelten PCM-Symbole in den Kanälen Y₀, . . . Y₁₁ mit dem Paritätssymbol P_y erhalten. Auch wird das Paritätsmatrixsymbol S_y als Funktion der Multiplikation des Paritätsmatrixsymbols Q_y mit der erwähnten Erzeugungsmatrix und der Modulo-2-Addition dieses Produkts mit dem Produkt der Multiplikation der zeitverschachtelten PCM-Symbole mit der Erzeugungsmatrix abgeleitet. Daher ist bei dem Ausführungsbeispiel gemäß Fig. 3 das Paritätssymbol R_y eine Funktion des Paritätssymbols P_y sowie eine Funktion der zeitverschachtelten PCM-Symbole und ist das Paritätsmatrixsymbol S_y eine Funktion des Paritätsmatrixsymbols Q_y sowie der zeitverschachtelten PCM-Symbole.

Durch Verwendung des Ausführungsbeispiels gemäß Fig. 3 ist, wenn während der Wiedergabe oder des Empfangs des Übertragungsblocks das Paritätssymbol P_y oder das Paritätsmatrixsymbol Q_y fehlerhaft ist, dieser Fehler korrigierbar durch Verwenden des Paritätssymbols R_y bzw. des Paritätsmatrixsymbols S_y in Übereinstimmung mit herkömmlicher Fehlerkorrekturvorgehensweise. Es zeigt sich, daß, wenn einmal die Fehlerkorrektursymbole P_y und Q_y korrigiert sind, irgendein Fehler, der in dem wiedergewonnenen ursprünglichen Datenblock enthalten sein kann, daher korrigiert werden kann. Wenn jedoch die Fehlerkorrektursymbole P_y und Q_y nicht korrigiert werden können, wie bei dem Ausführungsbeispiel gemäß Fig. 1, kann ein Fehler in dem wiedergewonnenen ursprünglichen Datenblock nicht korrigiert werden. Daher besitzt das Ausführungsbeispiel gemäß Fig. 3 eine höhere Fehlerkorrekturfähigkeit als das Ausführungsbeispiel gemäß Fig. 1.

Eine weitere Verbesserung gegenüber dem herkömmlichen Ausführungsbeispiel gemäß Fig. 3 wird durch Verwenden eines Ausführungsbeispiels der Erfindung gemäß Fig. 4 erreicht. Bei dem Ausführungsbeispiel gemäß Fig. 4 wird das Paritätssymbol R_y, das durch den Paritätssymbolgenerator 71" in der zweiten Codierstufe 70" erzeugt worden ist, nach zusätzlicher Verzögerung um die Zeitverzögerung d rückgeführt und als Paritätssymbol R_x dem Paritätssymbolgenerator 41' zugeführt, der in der ersten Codierstufe 40' enthalten ist. Insbesondere wird das rückgeführte verzögerte Paritätssymbol R_z über eine weitere Zeitverzögerungsschaltung 88 mit Verzögerung (D + d) geführt. In ähnlicher Weise wird das Paritätsmatrixsymbol S_y, das durch den Paritätsmatrixgenerator 72" der zweiten Codierstufe 70" erzeugt ist, rückgeführt und dem Paritätsmatrixsymbolgenerator 42" der ersten Codierstufe 40' zugeführt. Das heißt, das Paritätssymbol P_x wird als Funktion der PCM-Symbole, die in dem zugeführten Datenblock enthalten sind, sowie dem rückgeführten Paritätssymbol R_x erzeugt. In gleicher Weise wird das Paritätsmatrixsymbol Q_x als Funktion der PCM-Symbole, die in dem zugeführten Datenblock enthalten sind, sowie dem rückgeführten Paritätsmatrixsymbol S_y erzeugt. Als Ergebnis dieser Quer- oder Kreuzkopplung von Fehlerkorrektursymbolen zwischen den jeweiligen Codierstufen 40' und 70" werden Fehler, die in den wiedergegebenen oder empfangenen Fehlerkorrektursymbolen R_y und S_y vorhanden sein können, durch Verwenden der Fehlerkorrektursymbole P_x bzw. Q_x korrigiert. In ähnlicher Weise werden Fehler, die in den wiedergegebenen oder empfangenen Fehlerkorrektursymbolen P_y und Q_y enthalten sein können, durch Verwendung der Fehlerkorrektursymbole R_y und S_y korrigiert. Folglich können, da fehlerhafte oder fehlerhaltige Fehlerkorrektursymbole korrigiert werden können, fehlerhafte bzw. fehlerhaltige PCM-Symbole, die ansonsten unkorrigierbar sein können, in ähnlicher Weise korrigiert werden. Daher ist die Fehlerkorrekturfähigkeit des Ausführungsbeispiels der Erfindung gemäß Fig. 4 gegenüber der des Ausführungsbeispiels gemäß Fig. 3 verbessert.

Fig. 5 zeigt ein weiteres Ausführungsbeispiel der Erfindung. In Fig. 5 sind diejenigen Bauelemente, die den erwähnten Bauelementen gleich bzw. ähnlich sind, mit den gleichen Bezugszeichen mit dem Vorsatz 1 versehen. Wie dargestellt, wird die zweite Codierstufe 170 mit Fehlerkorrektursymbolen P_y und Q_y versorgt, die von der ersten Codierstufe 140 abgeleitet sind, und wird die erste Codierstufe 140 mit Fehlerkorrektursymbolen R_x und S_x versorgt, die beide von der zweiten Codierstufe 170 abgeleitet sind. Diese Kreuzkopplung der Fehlerkorrektursymbole ist daher ähnlich der mit Bezug auf das Ausführungsbeispiel der Erfindung gemäß Fig. 4 vorstehend erläuterten Kreuzkopplung.

Bei dem Ausführungsbeispiel gemäß Fig. 5 wird die Verteilungsschaltung 130 mit aufeinanderfolgenden linkskanaligen PCM-Symbolen über den Eingangsanschluß 110 und aufeinanderfolgenden rechtskanaligen PCM-Symbolen über den Eingangsanschluß 120 versorgt. Kanäle X₀, . . . X₁₁ sind mit Verzögerungsschaltungen 150, 151, . . . 160 gekoppelt, und wie vorher sind diese Kanäle mit dem Paritätssymbolgenerator 141 und dem Paritätsmatrixsymbolgenerator 142 gekoppelt, die beide in der ersten Codierstufe 140 enthalten sind. Die Verzögerungsschaltungen 105, . . . 160 unterscheiden sind von den vorstehend erläuterten Verzögerungsschaltungen 52, . . . 63 um den Betrag der durch sie erreichten Zeitverzögerung. Weiter wird, wie dargestellt, bei dem Ausführungsbeispiel gemäß Fig. 5 keine Verzögerung für die PCM-Symbole im Kanal X₀ erreicht.

Der Kanal X₁ ist mit der Verzögerungsschaltung 150 verbunden, wodurch sich eine Verzögerung von (D - d) für die PCM-Symbole L₁, L₇, L₁₃, . . . ergibt. In ähnlicher Weise werden die PCM-Symbole in den Kanälen X₃, . . . X₁₁ Zeitverzögerungen mittels der Verzögerungsschaltungen 152, . . . 160 unterworfen, wobei jede dieser Zeitverzögerungen einem entsprechenden Vielfachen von (D - d) gleich ist, wobei D einer Informationssymbol-Zeitperiode gleich ist, und wobei d ein vorgegebener Bruchteil von D, zum Beispiel D/8, ist. Es zeigt sich, daß die Verzögerungsschaltungen 150-160 zum Zeitverschachteln der PCM-Symbole dienen, wodurch sich ein zeitverschachtelter Datenblock ergibt, der aus den PCM-Symbolen gebildet ist, die in den Kanälen Y₀, . . . Y₁₁ enthalten sind. Wie erwähnt, werden die PCM-Symbole im Kanal X₀ keiner Verzögerung unterworfen.

Bei dem Ausführungsbeispiel gemäß Fig. 5 wird die Folge der Paritätssymbole P_x mittels der Verzögerungsschaltung 161 zum Erzeugen verzögerter Paritätssymbole P_y verzögert. Diese Verzögerung entspricht 12 (D - d). Die Folge der Paritätsmatrixsymbole Q_x wird durch die Verzögerungsschaltung 162 zum Erzeugen der verzögerten Paritätsmatrixsymbole Q_y verzögert. Die Verzögerungsschaltung 162 erreicht eine Verzögerung von 13 (D - d). Es ergibt sich daher, daß die Verzögerungsschaltungen 105, . . . 162 selektive Verzögerungen erreichen, die jeweils ein Mehrfaches von (D - d) sind, wodurch die PCM- und die Fehlerkorrektursymbole zeitverschachtelt werden, derart, daß daraus ein zeitverschachtelter Datenblock gebildet wird.

Die zeitverschachtelten PCM-Symbole in den Kanälen Y₀, . . . Y₁₁ werden sowohl dem Paritätssymbolgenerator 171 als auch dem Paritätsmatrixsymbolgenerator 172 zugeführt, wobei diese jeweiligen Generatoren ebenfalls mit dem verzögerten Paritätssymbol P_y bzw. dem verzögerten Paritätsmatrixsymbol Q_y versorgt sind. Daher erzeugt der Paritätssymbolgenerator 171 die Reihe der Paritätssymbole R_y und erzeugt der Paritätsmatrixsymbolgenerator 172 die Reihe der Paritätsmatrixsymbole S_y. Die Paritätssymbole R_y werden zum Paritätssymbolgenerator 141 in der ersten Codierstufe 140 über die Verzögerungsschaltung 195 zurückgeführt. Diese Verzögerungsschaltung 195 erreicht eine Verzögerung von 14 (D - d), wodurch sich das rückgeführte und verzögerte Paritätssymbol R_x ergibt. In ähnlicher Weise werden die Paritätsmatrixsymbole S_y zum Paritätsmatrixsymbolgenerator 142 über die Verzögerungsschaltung 196 rückgeführt. Diese Verzögerungsschaltung 196 erreicht eine Verzögerung von 15 (D - d), derart, daß ein verzögertes rückgeführtes Paritätsmatrixsymbol S_x erzeugt wird.

Zusätzlich zur Zufuhr zu der zweiten Codierstufe 170 werden die zeitverschachtelten PCM-Symbole in den Kanälen Y₀, . . . Y₁₁ ausgewählten zusätzlichen Zeitverzögerungen mittels der Zeitverzögerungsschaltungen 180, . . . 190 unterworfen. Insbesondere werden die PCM-Symbole im Kanal Y₀ keinerlei Verzögerung unterworfen. Die PCM-Symbole im Kanal Y₁ werden in der Zeitverzögerungsschaltung 180 um den Betrag d verzögert, werden die PCM-Symbole im Kanal Y₂ in der Verzögerungsschaltung 181 um den Betrag 2d verzögert, usw., wobei die PCM-Symbole im Kanal Y₁₁ in der Zeitverzögerungsschaltung 190 um den Betrag 11d verzögert werden. Es ergibt sich, daß die Zeitverzögerungsschaltungen 180-190 einen Teil der Verzögerungen auslöschen, die durch die Verzögerungsschaltungen 150, . . . 160 jeweils erreicht worden sind, wodurch sich zeitverschachtelte PCM-Symbole in Kanälen Z₀, . . . Z₁₁ ergeben, deren jedes eine entsprechende Zeitverzögerung zeigt, die einem ganzzahligen Mehrfachen (0, 1, 2, . . . 11) der Informationssymbol-Periode D gleich sind.

In ähnlicher Weise werden die verzögerten Paritätssymbole P_y in der Zeitverzögerungsschaltung 191 um den Betrag 12d verzögert, werden die verzögerten Paritätsmatrixsymbole Q_y in der Zeitverzögerungsschaltung 192 um den Betrag 13d verzögert, werden die Paritätssymbole R_y in der Zeitverzögerungsschaltung 193 um den Betrag 14d verzögert und werden die Paritätsmatrixsymbole S_y in der Zeitverzögerungsschaltung 194 um den Betrag 15d verzögert. Die Zeitverzögerungsschaltung 191 erreicht eine Auslöschung eines Teils der Verzögerung, die durch die Verzögerungsschaltung 161 erreicht ist, wodurch sich Paritätssymbole P_z ergeben, die um 12D verzögert sind. Die Zeitverzögerungsschaltung 192 erreicht eine Auslöschung eines Teils der Verzögerung, die durch die Verzögerungsschaltung 162 erreicht ist, wodurch sich Paritätsmatrixsymbole Q_z ergeben, die um 13D verzögert sind. In ähnlicher Weise ergibt sich, daß die Zeitverzögerungsschaltungen 193 und 194 einen Teil der Verzögerung auslöschen, die durch die Verzögerungsschaltungen 195 und 196 erreicht sind.

Daher wird der Multiplexer 200, der ähnlich dem erläuterten Multiplexer 90 sein kann, mit einem Übertragungsblock versorgt, der aus zeitverschachtelten Symbolen gebildet ist. Insbesondere ist dieser Übertragungsblock aus zeitverschachtelten PCM-Symbolen in Kanälen Z₀, . . . Z₁₁ zusammen mit zeitverschachtelten Fehlerkorrektursymbolen P_z, Q_z, R_z und S_z gebildet. Der Multiplexer 200 dient zum Reihenumsetzen des symbolparallel zugeführten Übertragungsblockes, wodurch sich der in Fig. 2 dargestellte Übertragungsblock ergibt.

Aus der vorstehenden ausführlichen Erläuterung ergibt sich, daß verschiedene Ausführungsformen der vorliegenden Erfindung in erwünschter Weise die Notwendigkeit für einen Fehlererfassungscode, wie einen CRC-Code, vermeiden. Wenn es jedoch vorzuziehen ist, diesen CRC-Code zu verwenden zum Identifizieren bestimmter Worte, die während der Wiedergabe oder des Empfangs des Übertragungsblocks fehlerhaft sein können, kann der CRC-Code oder ein anderer Fehlererfassungscode in den Übertragungsblock gemäß Fig. 2 eingefügt werden. Beispielsweise kann der CRC-Code vor den Fehlerkorrektursymbolen eingefügt werden.

Aufgrund der durch die Erfindung erreichten Vorteile ist die Fehlerrate, die kleiner als Eins ist, nach der Fehlerkorrektur deutlich verbessert. Das heißt, die Anzahl der Fehler, die gemäß der Erfindung korrigiert werden können, ist größer als die Anzahl der Fehler, die bisher korrigiert werden konnten. Als Ergebnis ist die Anzahl der Fehler, die nach der Fehlerkorrektur verbleiben, weit geringer als die, die bei der herkömmlichen Fehlerkorrektur verbleiben.

Wenn beispielsweise die Symbolfehlerrate nach Korrektur mit P_W wiedergegeben ist, wobei diese Symbolfehlerrate kleiner als Eins ist, ergibt sich, daß bei der Erfindung die Symbolfehlerrate in der Größenordnung von etwa P_W ⁸-P_W ¹² liegt. Dies steht in Vergleich zu herkömmlichen Vorgehensweisen, bei denen unter Verwendung eines Fehlererfassungscodes, wie des CRC-Codes, Fehlerraten in der Größenordnung von etwa P_W ³ auftreten. Daher ergibt sich, daß die Fehlerkorrekturfähigkeit bei der erfindungsgemäßen Fehlerkorrekturcodierung deutlich erhöht ist.

Claims

1. Rekursives Verfahren zum Fehlercodieren blockorientierter, digitaler Informationssymbole (X_i, i = 0 . . . n), insbesondere eines Audio-PCM-Signals, in einem Verfahren zum Übertragen digitaler Datensignale, mit

- zumindest einer ersten Codierstufe (40'; 140) zum Erzeugen eines ersten Fehlerkorrektursymbols erster Art (P_x) und eines ersten Fehlerkorrektursymbols zweiter Art (Q_x) mit folgenden Schritten:
- Verteilen (30; 130) der Eingangs-Informationssymbole (X_i, i = 0 . . . n) auf mehrere (n) Verarbeitungskanäle,
- Erzeugen (41'; 141) des ersten Fehlerkorrektursymbols erster Art (P_x) in der ersten Codierstufe (40'; 140) aus den Eingangs-Informationssymbolen (X_i, i = 0 . . . n) eines jeden Verarbeitungskanals und einem von einer zweiten Codierstufe (70"; 170) rückgeführten zweiten Fehlerkorrektursymbol erster Art (R_y),
- Erzeugen (42'; 142) des ersten Fehlerkorrektursymbols zweiter Art (Q_x) in der ersten Codierstufe (40'; 140) aus den Eingangs-Informationssymbolen (X_i, i = 0 . . . n) eines jeden Verarbeitungskanals und dem von der zweiten Codierstufe (70", 170) rückgeführten zweiten Fehlerkorrektursymbol zweiter Art (S_y),
- Verzögern (52-63; 150-160) der Eingangs-Informationssymbole (X_i, i = 0 . . . n) mit für jeden Verarbeitungskanal unterschiedlichen Verzögerungszeiten, so daß verzögerte Informationssymbole (Y_i, i = 0 . . . n) entstehen,
- Erzeugen (71"; 171) des zweiten Fehlerkorrektursymbols (R_y) erster Art in der zweiten Codierstufe (70"; 170) aus den verzögerten Informationssymbolen (Y_i, i = 0 . . . n) eines jeden Verarbeitungskanals,
- Erzeugen (72"; 172) des zweiten Fehlerkorrektursymbols zweiter Art (S_y) in der zweiten Codierstufe (70"; 170) aus den verzögerten Informationssymbolen (Y_i, i = 0 . . . n) eines jeden Verarbeitungskanals,
- Rückführen der in der zweiten Codierstufe (70"; 170) erzeugten zweiten Fehlerkorrektursymbole erster und zweiter Art (R_y, S_y) an die erste Codierstufe (40'; 140),
- Zusammenfassen (90; 200) der verzögerten Informationssymbole und der ersten und zweiten Fehlerkorrektursymbole erster und zweiter Art (P_x, Q_x, R_y, S_y) zu einem codierten Informationssignal.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auch die zweiten Fehlerkorrektursymbole (R_y, S_y) unterschiedlich verzögert werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß beim Erzeugen der zweiten Fehlerkorrektursymbole (R_y, S_y) zusätzlich zu den verzögerten Informationssymbolen (Y_i, i = 0 . . . n) auch die ersten Fehlerkorrektursymbole (P_x, Q_x) verwendet werden.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auch die ersten Fehlerkorrektursymbole (P_x, Q_x) unterschiedlich verzögert werden.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Informationssymbole (X_i) und gegebenenfalls die Fehlerkorrektursymbole (P_x, Q_x) um ein mehrfaches von D verzögert werden, wobei D die Zeitperiode ist, die von jedem Informationssymbol (X_i) in einem Verarbeitungskanal eingenommen ist.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zusätzlich abwechselnde der verzögerten Informationssymbole (Y_i) und der Fehlerkorrektursymbole (P_x, Q_x, R_y, S_y), die zu einem codierten Informationssignal zusammenzufassen sind, um d verzögert werden, wobei d ein vorgegebener Teil von D ist.

7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Informationssymbole (X_i) und gegebenenfalls die Fehlerkorrektursymbole (P_x, Q_x) um ein Mehrfaches von D - d verzögert werden, wobei D die Zeitperiode ist, die von jedem Informationssymbol (X_i) in einem Verarbeitungskanal eingenommen wird, und d ein vorgegebener Teil von D ist.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zusätzlich die verzögerten Informationssymbole (Y_i) und die Fehlerkorrektursymbole (P_x, Q_x, R_y, S_y), die zu einem codierten Informationssignal zusammengefaßt sind, um entsprechende Vielfache von d verzögert werden.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Fehlerkorrektursymbole erster Art (P_x, R_y) Paritätssymbole auf der Grundlage der jeweils verwendeten Symbole sind und die Fehlerkorrektursymbole zweiter Art (Q_x, S_y) Paritätsmatrixsymbole auf der Grundlage der Multiplikation einer vorgegebenen Erzeugungsmatrix (Tⁱ) und den jeweils verwendeten Symbolen sind.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die vorgegebene Erzeugungsmatrix (Tⁱ) durch die Nichtnull-Elemente eines Galois-Feldes gebildet ist.

11. Vorrichtung zur Durchführung eines rekursiven Verfahrens zum Fehlercodieren blockorientierter, digitaler Informationssymbole (X_i, i = 0 . . . n), insbesondere eines Audio-PCM-Signale in einer Anordnung zur Übertragung digitaler Datensignale, mit
einer Verteilereinrichtung (30; 130) zum Verteilen der Eingangs-Informationssymbole (X_i, i = 0 . . . n) auf mehrere (n) Verarbeitungskanäle;
einer ersten Codierstufe (40'; 140), die die Eingangs-Informationssymbole (X_i, i = 0 . . . n) empfängt, und die ein erstes Fehlerkorrektursymbol erster Art (P_x) und ein erstes Fehlerkorrektursymbol zweiter Art (Q_x) erzeugt;
eine Verzögerungseinrichtung (52-63; 150-160) zum Verzögern der Eingangs-Informationssymbole (X_i) mit für jeden Verarbeitungskanal unterschiedlichen Verzögerungszeiten, so daß verzögerte Informationssymbole (Y_i, i = 0 . . . n) entstehen;
eine zweite Codierstufe (70"; 170), die die verzögerten Informationssymbole empfängt und aus diesen in einem ersten Generator (71"; 171) ein zweites Fehlerkorrektursymbol erster Art (R_y) und in einem zweiten Generator (72"; 172) ein zweites Fehlerkorrektursymbol zweiter Art (S_y) erzeugt,
eine Zusammenfassungseinrichtung (90; 200), die die verzögerten Informationssymbole (Y_i) und die ersten und zweiten Fehlerkorrektursymbole erster und zweiter Art empfängt und zu einem ausgangsseitigen codierten Informationssignal zusammenfaßt,
eine Rückführungseinrichtung, die die zweiten Fehlerkorrektursymbole (R_y, S_y) von der zweiten Codierstufe (70"; 170) zur ersten Codierstufe (40'; 140) rückführt,
wobei die erste Codierstufe (40'; 140) in einem ersten Generator (41'; 141) aus den Eingangs-Informationssymbolen (X_i) und dem rückgeführten zweiten Fehlerkorrektursymbol erster Art (R_y) das erste Fehlerkorrektursymbol erster Art (P_x) erzeugt und in einem zweiten Generator (42'; 142) aus den Eingangs-Informationssymbolen (X_i) und dem rückgeführten zweiten Fehlerkorrektursymbol zweiter Art (S_y) das erste Fehlerkorrektursymbol zweiter Art (Q_x) erzeugt.

12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (52-63, 80; 88; 150-160, 195, 196) auch die rückgeführten zweiten Fehlerkorrektursymbole unterschiedlich verzögert.

13. Vorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die zweite Codierstufe (70"; 170) zusätzlich auch die ersten Fehlerkorrektursymbole empfängt und zur Erzeugung der zweiten Fehlerkorrektursymbole heranzieht.

14. Vorrichtung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (50-63, 80, 88; 150-162, 195, 196) auch die ersten Fehlerkorrektursymbole unterschiedlich verzögert.

15. Vorrichtung nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß die Verzögerungseinrichtung Verzögerungsschaltungen (50-63, 80, 88) enthält, die die Informationssymbole (X_i) und gegebenenfalls die Fehlerkorrektursymbole um ein Mehrfaches von D verzögern, wobei D die Zeitperiode ist, die von jedem Informationssymbol (X_i) in einem Verarbeitungskanal eingenommen ist.

16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß eine zusätzliche Verzögerungseinrichtung (80-87) vorgesehen ist, die abwechselnde der verzögerten Informationssymbole (Y_i) und der Fehlerkorrektursymbole (P_x, Q_x, R_y, S_y) vor deren Zufuhr zur Zusammenfassungseinrichtung (90) um d verzögert, wobei d ein vorgegebener Teil von D ist.

17. Vorrichtung nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß die Verzögerungseinrichtung Verzögerungsschaltungen (150-162, 195, 196) aufweist, die die Informationssymbole (X_i) und gegebenenfalls die Fehlerkorrektursymbole um ein Mehrfaches von D - d verzögern, wobei D die Zeitperiode ist, die von jedem Informationssymbol (X_i) in einem Verarbeitungskanal eingenommen wird, und d ein vorgegebener Teil von D ist.

18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß eine zusätzliche Verzögerungseinrichtung (180-194) vorgesehen ist, die die verzögerten Informationssymbole (Y_i) und die Fehlerkorrektursymbole (P_x, Q_x, R_y, S_y) vor deren Zufuhr zur Zusammenfassungseinrichtung (120) um ein entsprechendes Mehrfaches von d verzögert.

19. Vorrichtung nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, daß der erste Generator (41', 71"; 141, 171) als Fehlerkorrektursymbol erster Art ein Paritätssymbol aus den zugeführten Symbolen erzeugt und der zweite Generator (42', 72"; 142, 172) die zugeführten Symbole mit einer Erzeugungsmatrix (Tⁱ) multipliziert und als Fehlerkorrektursymbol zweiter Art ein Paritätsmatrixsymbol erzeugt.

20. Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß die vorgegebene Erzeugungsmatrix (Tⁱ) durch die Nichtnull-Elemente eines Galois-Feldes gebildet ist.