JPS63200239A

JPS63200239A - 誤り訂正方式

Info

Publication number: JPS63200239A
Application number: JP62032153A
Authority: JP
Inventors: Koji Tanaka; 耕治田中; Kazunori Nishikawa; 西川　和典; Kazuya Yamada; 和也山田
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1987-02-14
Filing date: 1987-02-14
Publication date: 1988-08-18
Also published as: GB2201067B; GB8803435D0; GB2201067A; US4885750A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（ｇ梁上の利用分野）本発明は誤り＝１１方式に係り、特にｍビット（ｍは２
以上の自然数）からなるディジタル信号を１ワードとし
て、ｎワード（ｎは２以上の自然数）からなるデータワ
ードに誤り訂正符号（例えば、符号間距館をｄとするリ
ード・ソロモン符号を用いたパリティ）を付加したフレ
ーム単位のデジタル信号を記録媒体に記録し、これを再
生する時の誤り訂正方式に関する。

（従来の技術）ｍビット（ｍは２以上の自然数）からなるディジタル信
号を１ワードとして、ｎワード（ｎは２以上の自然数）
からなるデータワードに誤り訂正符号（パリティ）を付
加したフレーム皇位のデジタル信号を、一旦メモリに書
き込み、再度データをメモリから読み出し、前記のデー
タワードに付加された誤り訂正符号によるシンドローム
ｉｔ　ｌ及び誤り訂正を行なう誤り訂正方式では、従来
、入力データをある一定量メモリに書き込み、計算を開
始するという方式が一般的である。

また一方、１フレーム分の入力データ潰伝送時間と１フ
レーム分のデータのシンドローム５１９及び誤り訂正の
時間とを比較した場合、シンド０−ムπ１惇及び誤り訂
正の時間の方が遥かに短い。

（発明が解決しようとする問題点）従って、Ｋフレーム（Ｋは２以上の自然数）よりなるブ
ロックの誤り訂正を行なう場合、１つのブロックのうち
、引算に追い付けないフレームまでも入力データを書き
込んだ後に、占う箇を開始しなければならず、更に、そ
のための時間制御の回路が必要になる。

また、時間を制御して誤り訂正を開始させる場合には、
訂正に誤ったデータ（入力される前のデータ）を使用し
ないように、ある程度の時間的余裕を必要とするため、
誤り訂正を開始するタイミングが遅くなり、全体として
誤り訂正に使用する時間が少なくなるといった問題点が
ある。

更にまた、誤り訂正用の開始信号を使用するため、その
ための回路及び信号線が必要になるといった問題点があ
る。

そこで、本発明は上記した従来の技術の問題点を解決し
た誤り訂正方式を提供することを目的とする。

（問題点を解決するための手段）本発明は上記の目的を達成するために、ｍビット（ｍは
２以上の自然数）からなるディジタル信号を１ワードと
して、ｎワード（ｎは２以上の自然数）からなるデータ
ワードに誤り訂正符号を付加したフレーム単位のデジタ
ル信号の誤り訂正方式であって、まず１１４記データワ
ードをメモリに書き込み、１フレーム分のデータワード
の山き込みが終了した後、書き込み終了フラグを発生し
、この書き込み終了フラグをＴＩｌ認した後、再度デー
タを前記メモリから読み出して誤り訂正のための計算を
行なうようにしたことを特徴とする誤り訂正方式を提供
するものである。

（作　用）上記した構成の誤り訂正方式においては、１フレーム分
のデータワードの潟き込みが終了すると、書き込み終了
フラグが発生され、これが確認されて誤り訂正のための
ｈ１鋒が行なわれる。

（実　施　例）本発明になる誤り訂正方式の一実施例について、以下に
図面と共に説明する。

ｍビット（ｍは２以上の自然数）を１単位とし、この一
単位からなるディジタル信号を１ワードとして、ｎワー
ド（ｎは２以上の自然数）からなるデータワードに誤り
訂正符号を付加したものを１フレームとする。そして、
第２図に示すように、Ｋフレーム（Ｋは２以上の自然数
）よりなり、各方向にパリティＡ、Ｂがあり、パリティ
Ａをデータｎワードとし、更に、このパリティ八に対す
る誤り訂正符号としてパリティＣを付加し、積符号の型
式になったものを１ブロツクとする。

例えば、第３図に示すように、１ブロツクが、Ｃ１方向
では（６１，５６）　、　Ｃ２方向では（５９，５４）
のシステムにおいては、実際にメモリにこのブロックを
割り付けると、アドレスとしては第４図に示すようにな
り、使用されない部分がある。

なお、同図中、ＰはＣ１方向のパリティを示し、ＱはＣ
２方向のパリティを示し、ｐＯもパリティを示す。そし
て、Ｄはデータを示す。

第１図に示すブロック系統図において、１はデータ書ぎ
込み部、２はメモリ、３は誤り訂正部である。なお、Ｍ
ｃｋはマスタクロックであり、５ＤＡＴＡ、Ｓｃｋはそ
れぞれシリアルデータ、シリアルクロックであって、再
生されたＲ　Ｆ　仁’？’；をディジタル信号に変換し
、史に変換されたディジタル信号をクロックとデータと
に分２１１シた復の信号である。

データ書き込み部１は、１フレーム分のデータワードを
全てメモリ２に書き込んだ後、書き込み終了フラグを発
生し、このデータ書き込み終了フラグを第４図のアドレ
スの（Ｑ置（００３Ｅ）に書き込む。そして、順次、各
フレームのデータワードをメモリ２に占き込ｌνだ後、
；ｑき込み終了フラグを発生し、このデータ♂さ込み終
了フラグを第４図のアドレスの位ｆｉｆｆ（００３Ｅ、
０１３Ｅ、・・・。

３９３Ｅ、３Δ３Ｅ）に書き込む。

また、誤り訂正部３は、まず、初期動作状態（電源を入
力した直後の状＠）として、データ出き込み終了フラグ
が占き込まれるメモリのアドレスの位置を全てクリアし
て、フラグが１つらＪｌかれていない状態にし、データ
書き込み部１から発生される最初の１フレームの書き込
み終了フラグ（第４図中のアドレス；００３Ｅ）が入力
されるのを待つ。

そして、データワードの最初の１フレーム分のデータワ
ードの書き込みが終了した後、誤り訂正部３で占ぎ込み
終了フラグをｌ認することによって、シンドローム、Ｙ
ｌ　ｉ　、誤り検出、誤り訂正を行ない。全ての作業が
終了した後、今、誤り訂正を行なったフレームのよき込
み終了フラグをクリアし、上位６ビツト側のアドレスカ
ウンタをインクリメン１−（増分）して、次のフレーム
の占き込み終了フラグが入力されるのを持つ。

この動作を繰り返すことにより、１フレーム分のデータ
入力が終了した後、各フレーム毎に書き込み終了フラグ
をＩＫＩ　Ｃ＆することによって、シンドローム計ζン
、誤り検出、誤り訂正を行なうので、誤り訂正の開始ま
でのオーバヘッド（時間）を少なくでき、全体として誤
り訂正に使用できる時間が増加する。

なお、第５図には従来の誤り訂正方式と本発明の誤り訂
正方式との誤り訂正時間を比較したものを示す。

これによって、誤り訂正用の間始信８を必要とすること
なく、誤り訂正を実行することができる。

（発明の効果）以上の如く、本発明になる誤り訂正方式によれば、誤り
訂正に使用できる時間が増加でき、また、誤り訂正を行
なうための４免を開始づる時間を制御する回路や誤り１
正用の開始信号を使用するための回路及び信号線が必要
なくなるといった特長を有する。

【図面の簡単な説明】

第１図は本発明方式を適用する誤り口止のためのブロッ
ク系統図、第２図及び第３図は本発明方式に適用する誤
り訂正用ブロックを示す図、第４図は第３図の誤り訂正
用ブロックにアドレスを割り付けた図、第５図は従来の
誤りｈ〕正方式と本発明の誤り訂正方式との誤り訂正時
間を比較して示す図である。１・・・データ書き込み部、２・・・メモリ、３・・・
誤り訂正部。走　リ　の辛　２　図

Claims

【特許請求の範囲】ｍビット（ｍは２以上の自然数）からなるディジタル信
号を１ワードとして、ｎワード（ｎは２以上の自然数）
からなるデータワードに誤り訂正符号を付加したフレー
ム単位のデジタル信号の誤り訂正方式であつて、まず前記データワードをメモリに書き込み、１フレーム
分のデータワードの書き込みが終了した後、書き込み終
了フラグを発生し、この書き込み終了フラグを確認した
後、再度データを前記メモリから読み出して誤り訂正の
ための計算を行なうようにしたことを特徴とする誤り訂
正方式。