JPH10107649A - 符号誤り訂正／検出デコーダ - Google Patents
符号誤り訂正／検出デコーダInfo
- Publication number
- JPH10107649A JPH10107649A JP8259667A JP25966796A JPH10107649A JP H10107649 A JPH10107649 A JP H10107649A JP 8259667 A JP8259667 A JP 8259667A JP 25966796 A JP25966796 A JP 25966796A JP H10107649 A JPH10107649 A JP H10107649A
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- error correction
- code
- detection
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 62
- 238000012937 correction Methods 0.000 title claims abstract description 58
- 238000012545 processing Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 25
- 238000012546 transfer Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 239000000284 extract Substances 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1813—Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 高速動作に適応できるデコーダを提供する。
【解決手段】 ＤＳＰインタフェース部１１は、入力さ
れるＣＤ−ＲＯＭデータをバッファＲＡＭ２０へ書き込
み、ホストインタフェース部１３は、バッファＲＡＭ２
０に記憶されたＣＤ−ＲＯＭデータを読み出してホスト
コンピュータへ出力する。誤り訂正／検出部１２は、Ｅ
ＣＣデコーダ１２ａ及びＥＤＣデコーダ１２ｂを含み、
それぞれバッファＲＡＭ２０に対してＣＤ−ＲＯＭデー
タの読み出しまたは書き込みを行う。バッファＲＡＭ２
０には、少なくとも４ブロック分のＣＤ−ＲＯＭデータ
の記憶が可能な領域が確保され、互いに１ブロックずつ
ずれたＣＤ−ＲＯＭデータが記憶される。そして、各ブ
ロック毎にＤＳＰインタフェース部１１、ホストインタ
フェース部１３、ＥＣＣデコーダ１２ａ及びＥＤＣデコ
ーダ１２ｂからアクセスされる。
れるＣＤ−ＲＯＭデータをバッファＲＡＭ２０へ書き込
み、ホストインタフェース部１３は、バッファＲＡＭ２
０に記憶されたＣＤ−ＲＯＭデータを読み出してホスト
コンピュータへ出力する。誤り訂正／検出部１２は、Ｅ
ＣＣデコーダ１２ａ及びＥＤＣデコーダ１２ｂを含み、
それぞれバッファＲＡＭ２０に対してＣＤ−ＲＯＭデー
タの読み出しまたは書き込みを行う。バッファＲＡＭ２
０には、少なくとも４ブロック分のＣＤ−ＲＯＭデータ
の記憶が可能な領域が確保され、互いに１ブロックずつ
ずれたＣＤ−ＲＯＭデータが記憶される。そして、各ブ
ロック毎にＤＳＰインタフェース部１１、ホストインタ
フェース部１３、ＥＣＣデコーダ１２ａ及びＥＤＣデコ
ーダ１２ｂからアクセスされる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤ(Compact Dis
c)やＤＶＤ(Digital Video Disc)等の記録媒体から読み
出されるデジタルデータに対し、データに含まれる誤り
訂正符号及び誤り検出符号に従う処理を施す符号誤り訂
正／検出デコーダに関する。
c)やＤＶＤ(Digital Video Disc)等の記録媒体から読み
出されるデジタルデータに対し、データに含まれる誤り
訂正符号及び誤り検出符号に従う処理を施す符号誤り訂
正／検出デコーダに関する。
【０００２】
【従来の技術】デジタルオーディオに用いられるＣＤを
デジタルデータの読み出し専用メモリ（ＲＯＭ）として
活用するＣＤ−ＲＯＭシステムにおいては、ディスクか
ら読み出されるデータの信頼性を高めるため、読み出さ
れたデジタルデータに対して符号誤りの訂正処理が二重
に施される。これらの訂正処理は、オーディオシステム
と共通のデジタル信号処理部で１回目を実行し、ＣＤ−
ＲＯＭシステム専用に設けられるＣＤ−ＲＯＭデコーダ
で２回目を実行するように構成される。
デジタルデータの読み出し専用メモリ（ＲＯＭ）として
活用するＣＤ−ＲＯＭシステムにおいては、ディスクか
ら読み出されるデータの信頼性を高めるため、読み出さ
れたデジタルデータに対して符号誤りの訂正処理が二重
に施される。これらの訂正処理は、オーディオシステム
と共通のデジタル信号処理部で１回目を実行し、ＣＤ−
ＲＯＭシステム専用に設けられるＣＤ−ＲＯＭデコーダ
で２回目を実行するように構成される。
【０００３】図５は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図で、図６は、各部で取り扱われるデータの
構成図である。ピックアップ部１は、ディスク２に照射
される光の反射光を受け、その光の強弱を電圧値の変化
として取り出す。ピックアップ制御部３は、ピックアッ
プ部１がディスク２に記憶されたデータを正しい順序で
読み出すことができるように、ディスク２に対するＣＤ
ピックアップ部１の読み取り位置を制御する。ディスク
２の再生では、ピックアップ部１で読み取られるトラッ
クの線速度を一定に保つようにするため、ピックアップ
制御部３によるピックアップ部１の位置の制御に合わせ
て、ディスク２を所定の速度で回転駆動するようにサー
ボ制御が行われる。
すブロック図で、図６は、各部で取り扱われるデータの
構成図である。ピックアップ部１は、ディスク２に照射
される光の反射光を受け、その光の強弱を電圧値の変化
として取り出す。ピックアップ制御部３は、ピックアッ
プ部１がディスク２に記憶されたデータを正しい順序で
読み出すことができるように、ディスク２に対するＣＤ
ピックアップ部１の読み取り位置を制御する。ディスク
２の再生では、ピックアップ部１で読み取られるトラッ
クの線速度を一定に保つようにするため、ピックアップ
制御部３によるピックアップ部１の位置の制御に合わせ
て、ディスク２を所定の速度で回転駆動するようにサー
ボ制御が行われる。
【０００４】アナログ信号処理部４は、ピックアップ部
１から出力される電圧値の変化を読み取り、５８８ビッ
トを１フレームとするＥＦＭ(Eight to Fourteen Modul
ation)信号を生成する。このＥＦＭ信号は、図６に示す
ように、各フレームの始まりの２４ビットが同期信号に
割り当てられ、その後に３ビットの接続ビットを挟んで
１４ビットがデータビットに繰り返し割り当てられる。
デジタル信号処理部１５は、アナログ信号処理部１４か
ら入力されるＥＦＭ信号に対してＥＦＭ復調を施し、１
４ビットを８ビットに変換する。このＥＦＭ復調の際に
は、同期信号に続く最初のデータビットから８ビットの
サブコードデータが生成され、残された３２個のデータ
ビットから３２バイトのシンボルデータが生成される。
さらに、３２バイトのシンボルデータに対して、ＣＩＲ
Ｃ(Cross-Interleave Reed-Solomon Code)復号を施し、
１フレームが２４バイトからなるＣＤ−ＲＯＭデータが
生成される。このＣＩＲＣ復号によって最初の符号誤り
の訂正処理が完了する。
１から出力される電圧値の変化を読み取り、５８８ビッ
トを１フレームとするＥＦＭ(Eight to Fourteen Modul
ation)信号を生成する。このＥＦＭ信号は、図６に示す
ように、各フレームの始まりの２４ビットが同期信号に
割り当てられ、その後に３ビットの接続ビットを挟んで
１４ビットがデータビットに繰り返し割り当てられる。
デジタル信号処理部１５は、アナログ信号処理部１４か
ら入力されるＥＦＭ信号に対してＥＦＭ復調を施し、１
４ビットを８ビットに変換する。このＥＦＭ復調の際に
は、同期信号に続く最初のデータビットから８ビットの
サブコードデータが生成され、残された３２個のデータ
ビットから３２バイトのシンボルデータが生成される。
さらに、３２バイトのシンボルデータに対して、ＣＩＲ
Ｃ(Cross-Interleave Reed-Solomon Code)復号を施し、
１フレームが２４バイトからなるＣＤ−ＲＯＭデータが
生成される。このＣＩＲＣ復号によって最初の符号誤り
の訂正処理が完了する。
【０００５】このＣＤ−ＲＯＭデータは、２４バイト×
９８フレームの合計２３５２バイトが１ブロックとして
取り扱われる。この１ブロックのデータに対しては、通
常（モード１の場合）は図７に示すように、同期信号
〔１２バイト〕、ヘッダ〔４バイト〕、ユーザデータ
〔２０４８バイト〕、誤り検出符号ＥＤＣ(Error Detec
tion Code)〔４バイト〕及び誤り訂正符号ＥＣＣ(Error
Correction Code)〔２７６バイト〕がそれぞれ割り当
てられる。また、このＣＤ−ＲＯＭデータについては、
１ブロックのデータうち、同期信号１２バイトを除いた
２３４０バイトにスクランブル処理が施されており、再
生時にディスクランブル処理が施されて元の状態に戻さ
れる。
９８フレームの合計２３５２バイトが１ブロックとして
取り扱われる。この１ブロックのデータに対しては、通
常（モード１の場合）は図７に示すように、同期信号
〔１２バイト〕、ヘッダ〔４バイト〕、ユーザデータ
〔２０４８バイト〕、誤り検出符号ＥＤＣ(Error Detec
tion Code)〔４バイト〕及び誤り訂正符号ＥＣＣ(Error
Correction Code)〔２７６バイト〕がそれぞれ割り当
てられる。また、このＣＤ−ＲＯＭデータについては、
１ブロックのデータうち、同期信号１２バイトを除いた
２３４０バイトにスクランブル処理が施されており、再
生時にディスクランブル処理が施されて元の状態に戻さ
れる。
【０００６】ＣＤ−ＲＯＭデコーダ６は、デジタル信号
処理部５から入力されるＣＤ−ＲＯＭデータに対して、
誤り訂正符号ＥＣＣ及び誤り検出符号ＥＤＣに基づく符
号誤りの訂正処理及び検出処理を行い、処理が完了した
ＣＤ−ＲＯＭデータをホストコンピュータへ出力する。
このＣＤ−ＲＯＭデコーダ６における処理では、通常、
誤り訂正符号ＥＣＣによってデータの符号誤りを訂正し
た後、誤り検出符号ＥＤＣによって符号誤りが正しく訂
正されているか否かを確認するようにしている。そし
て、符号誤りの訂正残りがあったときには、再度誤り訂
正符号ＥＣＣによる符号誤りの訂正処理を施すか、ある
いは、エラーフラグを付加して符号誤りを含んだままの
ＣＤ−ＲＯＭデータをホストコンピュータへ出力するよ
うに構成される。
処理部５から入力されるＣＤ−ＲＯＭデータに対して、
誤り訂正符号ＥＣＣ及び誤り検出符号ＥＤＣに基づく符
号誤りの訂正処理及び検出処理を行い、処理が完了した
ＣＤ−ＲＯＭデータをホストコンピュータへ出力する。
このＣＤ−ＲＯＭデコーダ６における処理では、通常、
誤り訂正符号ＥＣＣによってデータの符号誤りを訂正し
た後、誤り検出符号ＥＤＣによって符号誤りが正しく訂
正されているか否かを確認するようにしている。そし
て、符号誤りの訂正残りがあったときには、再度誤り訂
正符号ＥＣＣによる符号誤りの訂正処理を施すか、ある
いは、エラーフラグを付加して符号誤りを含んだままの
ＣＤ−ＲＯＭデータをホストコンピュータへ出力するよ
うに構成される。
【０００７】バッファＲＡＭ７は、ＣＤ−ＲＯＭデコー
ダ６に接続され、デジタル信号処理部５からＣＤ−ＲＯ
Ｍデコーダ６に入力されるＣＤ−ＲＯＭデータを１ブロ
ック単位で一時的に記憶する。誤り訂正符号ＥＣＣ及び
誤り検出符号ＥＤＣは、１ブロック分のＣＤ−ＲＯＭデ
ータに対して付加されるため、ＣＤ−ＲＯＭデコーダ６
での処理には少なくとも１ブロック分のＣＤ−ＲＯＭデ
ータが必要となる。そこで、それぞれの処理で必要な１
ブロック分のＣＤ−ＲＯＭデータを記憶するようにバッ
ファＲＡＭ７が設けられる。制御マイコン８は、ＲＯＭ
及びＲＡＭを内蔵した所謂ワンチップマイコンで構成さ
れ、ＲＯＭに記憶された制御プログラムに従ってＣＤ−
ＲＯＭデコーダ６の動作を制御する。同時に、制御マイ
コン８は、ホストコンピュータから入力されるコマンド
データあるいはデジタル信号処理部５から入力されるサ
ブコードデータを一旦内蔵のＲＡＭに記憶する。これに
より制御マイコン８は、ホストコンピュータからの指示
に応答して各部の動作を制御し、ＣＤ−ＲＯＭデコーダ
６からホストコンピュータへ所望のＣＤ−ＲＯＭデータ
を出力させる。
ダ６に接続され、デジタル信号処理部５からＣＤ−ＲＯ
Ｍデコーダ６に入力されるＣＤ−ＲＯＭデータを１ブロ
ック単位で一時的に記憶する。誤り訂正符号ＥＣＣ及び
誤り検出符号ＥＤＣは、１ブロック分のＣＤ−ＲＯＭデ
ータに対して付加されるため、ＣＤ−ＲＯＭデコーダ６
での処理には少なくとも１ブロック分のＣＤ−ＲＯＭデ
ータが必要となる。そこで、それぞれの処理で必要な１
ブロック分のＣＤ−ＲＯＭデータを記憶するようにバッ
ファＲＡＭ７が設けられる。制御マイコン８は、ＲＯＭ
及びＲＡＭを内蔵した所謂ワンチップマイコンで構成さ
れ、ＲＯＭに記憶された制御プログラムに従ってＣＤ−
ＲＯＭデコーダ６の動作を制御する。同時に、制御マイ
コン８は、ホストコンピュータから入力されるコマンド
データあるいはデジタル信号処理部５から入力されるサ
ブコードデータを一旦内蔵のＲＡＭに記憶する。これに
より制御マイコン８は、ホストコンピュータからの指示
に応答して各部の動作を制御し、ＣＤ−ＲＯＭデコーダ
６からホストコンピュータへ所望のＣＤ−ＲＯＭデータ
を出力させる。
【０００８】
【発明が解決しようとする課題】ＣＤ−ＲＯＭデコーダ
６では、ＣＤ−ＲＯＭデータに対する符号誤りの訂正／
検出の処理に加えて、デジタル信号処理部５からのＣＤ
−ＲＯＭデータの入力及びホストコンピュータへのＣＤ
−ＲＯＭデータの出力が並列して行われる。そして、そ
れぞれの処理に合わせて、バッファＲＡＭ７に対するＣ
Ｄ−ＲＯＭデータの書き込み及び読み出しが繰り返され
る。通常、ＣＤ−ＲＯＭデコーダ６からバッファＲＡＭ
７へのアクセスは、それぞれの処理毎にバイト単位また
は符号単位で時分割に割り当てられる。
６では、ＣＤ−ＲＯＭデータに対する符号誤りの訂正／
検出の処理に加えて、デジタル信号処理部５からのＣＤ
−ＲＯＭデータの入力及びホストコンピュータへのＣＤ
−ＲＯＭデータの出力が並列して行われる。そして、そ
れぞれの処理に合わせて、バッファＲＡＭ７に対するＣ
Ｄ−ＲＯＭデータの書き込み及び読み出しが繰り返され
る。通常、ＣＤ−ＲＯＭデコーダ６からバッファＲＡＭ
７へのアクセスは、それぞれの処理毎にバイト単位また
は符号単位で時分割に割り当てられる。
【０００９】一般に、ＣＤ−ＲＯＭデコーダ６において
は、１つのブロックのＣＤ−ＲＯＭデータに対する符号
誤りの訂正／検出のための処理を１ブロック期間以内で
完了させるようにしている。ここで、何らかの理由によ
って１ブロック期間内で所定の処理を完了できなくなる
と、連続して入力されるＣＤ−ＲＯＭデータが次々にバ
ッファＲＡＭ７に書き込まれるため、ＣＤ−ＲＯＭデー
タが未処理のままバッファＲＡＭ７内に残される。この
ような状態が続けば、バッファＲＡＭ７がオーバーフロ
ー状態となり、ＣＤ−ＲＯＭデコーダ６へのＣＤ−ＲＯ
Ｍデータの入力を一時的に中断しなければならなくな
る。
は、１つのブロックのＣＤ−ＲＯＭデータに対する符号
誤りの訂正／検出のための処理を１ブロック期間以内で
完了させるようにしている。ここで、何らかの理由によ
って１ブロック期間内で所定の処理を完了できなくなる
と、連続して入力されるＣＤ−ＲＯＭデータが次々にバ
ッファＲＡＭ７に書き込まれるため、ＣＤ−ＲＯＭデー
タが未処理のままバッファＲＡＭ７内に残される。この
ような状態が続けば、バッファＲＡＭ７がオーバーフロ
ー状態となり、ＣＤ−ＲＯＭデコーダ６へのＣＤ−ＲＯ
Ｍデータの入力を一時的に中断しなければならなくな
る。
【００１０】ＣＤ−ＲＯＭシステムにおいて、各部の動
作の基準となるシステムクロックの周波数を変更するこ
となくディスク２の再生速度を上げる（倍速再生等の場
合）と、１ブロック期間のクロックの総数が減少する。
このため、ＣＤ−ＲＯＭデコーダ６での符号誤りの検出
／訂正のためのクロック数が不足し、所定の処理を１ブ
ロック期間内に完了できなくなる可能性が高くなる。ま
た、ＣＤ−ＲＯＭデータをホストコンピュータへ転送す
るためのバッファＲＡＭ７に対する読み出し頻度を高く
すると、ＣＤ−ＲＯＭデータの転送速度自体は高くな
る。しかしながら、符号誤りの訂正／検出のためのバッ
ファＲＡＭ７に対する読み出し及び書き込みが時間的に
制限を受けるようになるため、ＣＤ−ＲＯＭデコーダ６
での符号誤りの訂正／検出処理が遅れ、１ブロック期間
内で所定の処理を完了できなくなる可能性はさらに高く
なる。
作の基準となるシステムクロックの周波数を変更するこ
となくディスク２の再生速度を上げる（倍速再生等の場
合）と、１ブロック期間のクロックの総数が減少する。
このため、ＣＤ−ＲＯＭデコーダ６での符号誤りの検出
／訂正のためのクロック数が不足し、所定の処理を１ブ
ロック期間内に完了できなくなる可能性が高くなる。ま
た、ＣＤ−ＲＯＭデータをホストコンピュータへ転送す
るためのバッファＲＡＭ７に対する読み出し頻度を高く
すると、ＣＤ−ＲＯＭデータの転送速度自体は高くな
る。しかしながら、符号誤りの訂正／検出のためのバッ
ファＲＡＭ７に対する読み出し及び書き込みが時間的に
制限を受けるようになるため、ＣＤ−ＲＯＭデコーダ６
での符号誤りの訂正／検出処理が遅れ、１ブロック期間
内で所定の処理を完了できなくなる可能性はさらに高く
なる。
【００１１】これらの問題は、倍速再生のＣＤ−ＲＯＭ
システムに限らず、高密度記録媒体であるＤＶＤをＲＯ
Ｍとして利用するＤＶＤ−ＲＯＭシステムにおいても同
様に発生する。ＣＤの約７倍の記憶容量を有するＤＶＤ
においては、その再生速度をＣＤ以上に高速化すること
が望まれており、データの転送やデコード処理（符号誤
りの訂正／検出）の速度の向上は重要な課題の一つであ
る。
システムに限らず、高密度記録媒体であるＤＶＤをＲＯ
Ｍとして利用するＤＶＤ−ＲＯＭシステムにおいても同
様に発生する。ＣＤの約７倍の記憶容量を有するＤＶＤ
においては、その再生速度をＣＤ以上に高速化すること
が望まれており、データの転送やデコード処理（符号誤
りの訂正／検出）の速度の向上は重要な課題の一つであ
る。
【００１２】そこで本発明は、一定時間内に所定の処理
を完了させながら、データの転送速度の高速化に有利な
誤り訂正／検出デコーダを提供することを目的とする。
を完了させながら、データの転送速度の高速化に有利な
誤り訂正／検出デコーダを提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、記録媒体から
読み出される誤り訂正符号及び誤り検出符号を含むデジ
タルデータに対して、誤り訂正符号及び誤り検出符号に
基づく処理を施し、処理済みのデジタルデータをコンピ
ュータ機器側へ転送する符号誤り訂正／検出デコーダに
おいて、記録媒体から読み出されたデジタルデータを入
力し、所定の容量を有するバッファメモリに順次書き込
む入力インタフェースと、上記バッファメモリに書き込
まれた上記デジタルデータに対して、上記デジタルデー
タに含まれる誤り訂正符号に基づいた符号誤りの訂正処
理を施す誤り訂正デコーダと、上記メモリ回路に書き込
まれた上記デジタルデータに対して、上記デジタルデー
タに含まれる誤り検出符号に基づいた符号誤りの検出処
理を施す誤り検出デコーダと、コンピュータ機器側の指
示に応答して上記メモリ回路から上記デジタルデータを
読み出してコンピュータ機器へ転送する出力インタフェ
ースと、を備え、上記誤り訂正デコーダと上記誤り検出
デコーダとを並列に動作させることにある。
読み出される誤り訂正符号及び誤り検出符号を含むデジ
タルデータに対して、誤り訂正符号及び誤り検出符号に
基づく処理を施し、処理済みのデジタルデータをコンピ
ュータ機器側へ転送する符号誤り訂正／検出デコーダに
おいて、記録媒体から読み出されたデジタルデータを入
力し、所定の容量を有するバッファメモリに順次書き込
む入力インタフェースと、上記バッファメモリに書き込
まれた上記デジタルデータに対して、上記デジタルデー
タに含まれる誤り訂正符号に基づいた符号誤りの訂正処
理を施す誤り訂正デコーダと、上記メモリ回路に書き込
まれた上記デジタルデータに対して、上記デジタルデー
タに含まれる誤り検出符号に基づいた符号誤りの検出処
理を施す誤り検出デコーダと、コンピュータ機器側の指
示に応答して上記メモリ回路から上記デジタルデータを
読み出してコンピュータ機器へ転送する出力インタフェ
ースと、を備え、上記誤り訂正デコーダと上記誤り検出
デコーダとを並列に動作させることにある。
【００１４】本発明によれば、デジタルデータに対して
符号誤りの訂正処理と、その後の検出処理とが並列に行
われるようになる。このため、それぞれの処理での時間
的な制限が緩和され、１ブロック期間内で所定の処理を
完了させやすくなり、結果的に、記録媒体からの読み出
し速度を高速化してデジタルデータの転送速度を向上さ
せることができる。
符号誤りの訂正処理と、その後の検出処理とが並列に行
われるようになる。このため、それぞれの処理での時間
的な制限が緩和され、１ブロック期間内で所定の処理を
完了させやすくなり、結果的に、記録媒体からの読み出
し速度を高速化してデジタルデータの転送速度を向上さ
せることができる。
【００１５】
【発明の実施の形態】図１は、本発明の符号誤り訂正／
検出デコーダとしてのＣＤ−ＲＯＭデコーダの構成を示
すブロック図である。このＣＤ−ＲＯＭデコーダは、図
４のＣＤ−ＲＯＭシステムのＣＤ−ＲＯＭデコーダ６に
対応する。ＣＤ−ＲＯＭデコーダ１０は、ＤＳＰインタ
フェース部１１、誤り訂正／検出部１２、ホストインタ
フェース部１３及びメモリ制御部１４より構成され、バ
ッファＲＡＭ２０が接続される。
検出デコーダとしてのＣＤ−ＲＯＭデコーダの構成を示
すブロック図である。このＣＤ−ＲＯＭデコーダは、図
４のＣＤ−ＲＯＭシステムのＣＤ−ＲＯＭデコーダ６に
対応する。ＣＤ−ＲＯＭデコーダ１０は、ＤＳＰインタ
フェース部１１、誤り訂正／検出部１２、ホストインタ
フェース部１３及びメモリ制御部１４より構成され、バ
ッファＲＡＭ２０が接続される。
【００１６】ＤＳＰインタフェース部１１は、入力イン
タフェース回路１１ａ、書込制御回路１１ｂ及び同期検
出回路１１ｃを有する。入力インタフェース回路１１ａ
は、デジタル信号処理部とのインタフェースを成し、デ
ジタル信号処理された所定のフォーマットのＣＤ−ＲＯ
Ｍデータを受けて書込制御回路１１ｂへ出力する。ここ
で、ＣＤ−ＲＯＭデータは、図７に示すように、９８フ
レーム（２３５２バイト）が１ブロックとして取り扱わ
れるものであり、この内の同期信号を除いた部分に、ス
クランブル処理が施されている。入力インタフェース１
１ａは、入力される１ブロックのＣＤ−ＲＯＭデータの
内、１２バイトの同期信号を除いた２３４０バイトに対
してディスクランブル処理を施し、書込制御回路１１ｂ
へ出力する。書込制御回路１１ｂは、入力インタフェー
ス回路１１ａに取り込まれたＣＤ−ＲＯＭデータをメモ
リ制御部１４の制御に従い、バッファＲＡＭ２０の所定
のアドレスへ書き込む。同期検出回路１１ｃは、入力イ
ンタフェース回路１１ａに取り込まれるＣＤ−ＲＯＭデ
ータの同期信号を取り出し、ＣＤ−ＲＯＭデータの各ブ
ロックの先頭タイミングを示すブロック同期信号を発生
する。このブロック同期信号は、誤り訂正／検出部１２
に供給され、符号誤りの訂正及び検出の各処理のタイミ
ング制御に用いられる。
タフェース回路１１ａ、書込制御回路１１ｂ及び同期検
出回路１１ｃを有する。入力インタフェース回路１１ａ
は、デジタル信号処理部とのインタフェースを成し、デ
ジタル信号処理された所定のフォーマットのＣＤ−ＲＯ
Ｍデータを受けて書込制御回路１１ｂへ出力する。ここ
で、ＣＤ−ＲＯＭデータは、図７に示すように、９８フ
レーム（２３５２バイト）が１ブロックとして取り扱わ
れるものであり、この内の同期信号を除いた部分に、ス
クランブル処理が施されている。入力インタフェース１
１ａは、入力される１ブロックのＣＤ−ＲＯＭデータの
内、１２バイトの同期信号を除いた２３４０バイトに対
してディスクランブル処理を施し、書込制御回路１１ｂ
へ出力する。書込制御回路１１ｂは、入力インタフェー
ス回路１１ａに取り込まれたＣＤ−ＲＯＭデータをメモ
リ制御部１４の制御に従い、バッファＲＡＭ２０の所定
のアドレスへ書き込む。同期検出回路１１ｃは、入力イ
ンタフェース回路１１ａに取り込まれるＣＤ−ＲＯＭデ
ータの同期信号を取り出し、ＣＤ−ＲＯＭデータの各ブ
ロックの先頭タイミングを示すブロック同期信号を発生
する。このブロック同期信号は、誤り訂正／検出部１２
に供給され、符号誤りの訂正及び検出の各処理のタイミ
ング制御に用いられる。
【００１７】誤り訂正／検出部１２は、ＥＣＣデコーダ
１２ａ、ＥＤＣデコーダ１２ｂ、ＥＣＣ制御回路１２ｃ
及びＥＤＣ制御回路１２ｄを有する。ＥＣＣデコーダ１
２ａは、バッファＲＡＭ２０に記憶された１ブロック分
のＣＤ−ＲＯＭデータを読み出し、ＥＣＣに基づく符号
誤りの訂正処理を施す。このＥＣＣによる訂正処理は、
ＤＳＰインタフェース１１からバッファＲＡＭ２０に書
き込まれるＣＤ−ＲＯＭデータ（入力されるＣＤ−ＲＯ
Ｍデータ）よりも１ブロック周期前に書き込まれたＣＤ
−ＲＯＭデータについて施される。この符号誤りの訂正
処理は、例えば、リードソロモン符号によるインターリ
ーブ方式が用いられ、最初に、データに含まれる符号の
誤りを検出した後、検出した符号の誤りを訂正するよう
にしている。そして、訂正処理の結果、内容が変更され
たデータについてのみバッファＲＡＭ７の内容が書き換
えられる。ＥＤＣデコーダ１２ｂは、バッファＲＡＭ７
に記憶された１ブロック分のＣＤ−ＲＯＭデータを読み
出し、ＥＤＣに基づく符号誤りの検出処理を施す。この
ＥＤＣによる検出処理は、ＥＣＣデコーダ１２ａが処理
を施すＣＤ−ＲＯＭデータよりもさらに１ブロック周期
前（入力ＣＤ−ＲＯＭデータに対しては２ブロック周期
前）にバッファＲＡＭ２０に書き込まれたＣＤ−ＲＯＭ
データについて施される。この符号誤りの検出処理は、
例えば、ＥＣＣデコーダ１２ａでの訂正処理に比べて符
号誤りの検出精度が高いＣＲＣ(Cyclic Redundancy Cod
e)等の符号を用いて行われる。
１２ａ、ＥＤＣデコーダ１２ｂ、ＥＣＣ制御回路１２ｃ
及びＥＤＣ制御回路１２ｄを有する。ＥＣＣデコーダ１
２ａは、バッファＲＡＭ２０に記憶された１ブロック分
のＣＤ−ＲＯＭデータを読み出し、ＥＣＣに基づく符号
誤りの訂正処理を施す。このＥＣＣによる訂正処理は、
ＤＳＰインタフェース１１からバッファＲＡＭ２０に書
き込まれるＣＤ−ＲＯＭデータ（入力されるＣＤ−ＲＯ
Ｍデータ）よりも１ブロック周期前に書き込まれたＣＤ
−ＲＯＭデータについて施される。この符号誤りの訂正
処理は、例えば、リードソロモン符号によるインターリ
ーブ方式が用いられ、最初に、データに含まれる符号の
誤りを検出した後、検出した符号の誤りを訂正するよう
にしている。そして、訂正処理の結果、内容が変更され
たデータについてのみバッファＲＡＭ７の内容が書き換
えられる。ＥＤＣデコーダ１２ｂは、バッファＲＡＭ７
に記憶された１ブロック分のＣＤ−ＲＯＭデータを読み
出し、ＥＤＣに基づく符号誤りの検出処理を施す。この
ＥＤＣによる検出処理は、ＥＣＣデコーダ１２ａが処理
を施すＣＤ−ＲＯＭデータよりもさらに１ブロック周期
前（入力ＣＤ−ＲＯＭデータに対しては２ブロック周期
前）にバッファＲＡＭ２０に書き込まれたＣＤ−ＲＯＭ
データについて施される。この符号誤りの検出処理は、
例えば、ＥＣＣデコーダ１２ａでの訂正処理に比べて符
号誤りの検出精度が高いＣＲＣ(Cyclic Redundancy Cod
e)等の符号を用いて行われる。
【００１８】ＥＣＣ制御回路１２ｃ及びＥＤＣ制御回路
１２ｄは、同期検出回路１１ｃから供給されるブロック
同期信号に基づいて、ＥＣＣデコーダ１２ａ及びＥＤＣ
デコーダ１２ｂを起動する。即ち、連続して入力される
ＣＤ−ＲＯＭデータの次のブロックの先頭を示す同期信
号の検出は、前のブロックのＣＤ−ＲＯＭデータのバッ
ファＲＡＭ２０への書き込みの完了を示すことになる。
そこで、ブロック同期信号に応答してＥＣＣデコーダ１
２ａ及びＥＤＣデコーダ１２ｂを起動させ、バッファＲ
ＡＭ２０への書き込みが完了た１ブロック分のＣＤ−Ｒ
ＯＭデータに対する処理を開始させるようにしている。
ここで、ＥＣＣデコーダ１２ａで処理されるＣＤ−ＲＯ
ＭデータとＥＤＣデコーダ１２ｂで処理されるＣＤ−Ｒ
ＯＭデータとは、互いに１ブロック分ずれており、ＥＣ
Ｃ制御回路１２ｃ及びＥＤＣ制御回路１２ｄは、バッフ
ァＲＡＭ２０上で１ブロック分ずれたアドレスを指定す
る。これにより、ＥＣＣデコーダ１２ａ及びＥＤＣデコ
ーダ１２ｂは、所定のタイミングでそれぞれの処理を並
列に実行する。
１２ｄは、同期検出回路１１ｃから供給されるブロック
同期信号に基づいて、ＥＣＣデコーダ１２ａ及びＥＤＣ
デコーダ１２ｂを起動する。即ち、連続して入力される
ＣＤ−ＲＯＭデータの次のブロックの先頭を示す同期信
号の検出は、前のブロックのＣＤ−ＲＯＭデータのバッ
ファＲＡＭ２０への書き込みの完了を示すことになる。
そこで、ブロック同期信号に応答してＥＣＣデコーダ１
２ａ及びＥＤＣデコーダ１２ｂを起動させ、バッファＲ
ＡＭ２０への書き込みが完了た１ブロック分のＣＤ−Ｒ
ＯＭデータに対する処理を開始させるようにしている。
ここで、ＥＣＣデコーダ１２ａで処理されるＣＤ−ＲＯ
ＭデータとＥＤＣデコーダ１２ｂで処理されるＣＤ−Ｒ
ＯＭデータとは、互いに１ブロック分ずれており、ＥＣ
Ｃ制御回路１２ｃ及びＥＤＣ制御回路１２ｄは、バッフ
ァＲＡＭ２０上で１ブロック分ずれたアドレスを指定す
る。これにより、ＥＣＣデコーダ１２ａ及びＥＤＣデコ
ーダ１２ｂは、所定のタイミングでそれぞれの処理を並
列に実行する。
【００１９】ホストインタフェース部１３は、出力イン
タフェース回路１３ａ及び読出制御回路１３ｂを有す
る。出力インタフェース回路１３ａは、ＣＤ−ＲＯＭデ
ータを受けるホストコンピュータとのインタフェースを
成し、読出制御回路１３ｂから出力されるＣＤ−ＲＯＭ
データをホストコンピュータ側へ出力する。また、出力
インタフェース回路１３ａは、ホストコンピュータから
送られてくる各種の制御コマンドを受け取り、ＣＤ−Ｒ
ＯＭシステムを制御する制御マイコンに供給する。尚、
制御コマンドについては、バッファＲＡＭ２０に対する
書込回路を別途設けてバッファＲＡＭ２０に書き込むよ
うにして一時的に記憶させてもよい。読出制御回路１３
ｂは、誤り訂正／検出部１２による所定の処理が完了し
てバッファＲＡＭ２０に記憶されたＣＤ−ＲＯＭデータ
を読み出し、出力インタフェース回路１３ａに出力す
る。
タフェース回路１３ａ及び読出制御回路１３ｂを有す
る。出力インタフェース回路１３ａは、ＣＤ−ＲＯＭデ
ータを受けるホストコンピュータとのインタフェースを
成し、読出制御回路１３ｂから出力されるＣＤ−ＲＯＭ
データをホストコンピュータ側へ出力する。また、出力
インタフェース回路１３ａは、ホストコンピュータから
送られてくる各種の制御コマンドを受け取り、ＣＤ−Ｒ
ＯＭシステムを制御する制御マイコンに供給する。尚、
制御コマンドについては、バッファＲＡＭ２０に対する
書込回路を別途設けてバッファＲＡＭ２０に書き込むよ
うにして一時的に記憶させてもよい。読出制御回路１３
ｂは、誤り訂正／検出部１２による所定の処理が完了し
てバッファＲＡＭ２０に記憶されたＣＤ−ＲＯＭデータ
を読み出し、出力インタフェース回路１３ａに出力す
る。
【００２０】メモリ制御部１４は、入力インタフェース
部１１、誤り訂正／検出部１２及び出力インタフェース
１３に接続され、各部１１、１２、１３とバッファＲＡ
Ｍ２０との間でＣＤ−ＲＯＭデータの受け渡しをバイト
単位で制御する。即ち、入力インタフェース部１１、誤
り訂正／検出部１２及び出力インタフェース１３では、
それぞれ異なるブロックのＣＤ−ＲＯＭデータが取り扱
われる。そこで、これらのＣＤ−ＲＯＭデータをバッフ
ァＲＡＭ２０に対してそれぞれ独立して書き込みまたは
読み出しをできるようにするため、各部１１、１２、１
３の動作状況に合わせて、その内の１つからバッファＲ
ＡＭ２０へのアクセスを許可する。これにより、各部１
１、１２、１３からバッファＲＡＭ２０に対して、それ
ぞれ異なるブロックのＣＤ−ＲＯＭデータをブロックレ
ベルで見て同時にアクセスできるようにしている。
部１１、誤り訂正／検出部１２及び出力インタフェース
１３に接続され、各部１１、１２、１３とバッファＲＡ
Ｍ２０との間でＣＤ−ＲＯＭデータの受け渡しをバイト
単位で制御する。即ち、入力インタフェース部１１、誤
り訂正／検出部１２及び出力インタフェース１３では、
それぞれ異なるブロックのＣＤ−ＲＯＭデータが取り扱
われる。そこで、これらのＣＤ−ＲＯＭデータをバッフ
ァＲＡＭ２０に対してそれぞれ独立して書き込みまたは
読み出しをできるようにするため、各部１１、１２、１
３の動作状況に合わせて、その内の１つからバッファＲ
ＡＭ２０へのアクセスを許可する。これにより、各部１
１、１２、１３からバッファＲＡＭ２０に対して、それ
ぞれ異なるブロックのＣＤ−ＲＯＭデータをブロックレ
ベルで見て同時にアクセスできるようにしている。
【００２１】図２は、バッファＲＡＭ２０の利用状態を
表した図で、図３は、ＣＤ−ＲＯＭデコーダ１０の各部
の処理状況の一例を示すタイミング図である。バッファ
ＲＡＭ２０は、ＣＤ−ＲＯＭデータを１ブロック単位で
記憶する。そして、ＤＳＰインタフェース部１１に対し
て１ブロック、誤り訂正／検出部１２に対して２ブロッ
ク、ホストインタフェース部１３に対して１ブロックの
ＣＤ−ＲＯＭデータを記憶できるように、少なくとも４
ブロック分の容量が確保される。
表した図で、図３は、ＣＤ−ＲＯＭデコーダ１０の各部
の処理状況の一例を示すタイミング図である。バッファ
ＲＡＭ２０は、ＣＤ−ＲＯＭデータを１ブロック単位で
記憶する。そして、ＤＳＰインタフェース部１１に対し
て１ブロック、誤り訂正／検出部１２に対して２ブロッ
ク、ホストインタフェース部１３に対して１ブロックの
ＣＤ−ＲＯＭデータを記憶できるように、少なくとも４
ブロック分の容量が確保される。
【００２２】ここで、連続するＣＤ−ＲＯＭデータのｎ
番目のブロックが入力されたとすると、このＣＤ−ＲＯ
Ｍデータは、ＤＳＰインタフェース部１１からバッファ
メモリ２０の第１の領域に書き込まれる。このとき、バ
ッファメモリ２０には、連続する過去３ブロック分のＣ
Ｄ−ＲＯＭデータが第２の領域から第４の領域にそれぞ
れ記憶されている。１つ前のｎ−１番目のブロックのＣ
Ｄ−ＲＯＭデータに対しては、ｎ番目のブロックのＣＤ
−ＲＯＭデータの書き込みと並列して、ＥＣＣデコーダ
１２ａによる符号誤りの訂正処理のための読み出し及び
書き込み（書き換え）が行われる。２つ前のｎ−２番目
のブロックのＣＤ−ＲＯＭデータに対しては、ｎ−１番
目のブロックのＣＤ−ＲＯＭデータと同様に、ｎ番目の
ブロックのＣＤ−ＲＯＭデータの書き込みと並列して、
ＥＤＣデコーダ１２ｂによる符号誤りの検出処理のため
の読み出しが行われる。そして、３つ前のｎ−３番目の
ブロックのＣＤ−ＲＯＭデータに対しては、ホストコン
ピュータからの割り込み指示に応答して、ホストインタ
フェース部１３への読み出しが行われる。
番目のブロックが入力されたとすると、このＣＤ−ＲＯ
Ｍデータは、ＤＳＰインタフェース部１１からバッファ
メモリ２０の第１の領域に書き込まれる。このとき、バ
ッファメモリ２０には、連続する過去３ブロック分のＣ
Ｄ−ＲＯＭデータが第２の領域から第４の領域にそれぞ
れ記憶されている。１つ前のｎ−１番目のブロックのＣ
Ｄ−ＲＯＭデータに対しては、ｎ番目のブロックのＣＤ
−ＲＯＭデータの書き込みと並列して、ＥＣＣデコーダ
１２ａによる符号誤りの訂正処理のための読み出し及び
書き込み（書き換え）が行われる。２つ前のｎ−２番目
のブロックのＣＤ−ＲＯＭデータに対しては、ｎ−１番
目のブロックのＣＤ−ＲＯＭデータと同様に、ｎ番目の
ブロックのＣＤ−ＲＯＭデータの書き込みと並列して、
ＥＤＣデコーダ１２ｂによる符号誤りの検出処理のため
の読み出しが行われる。そして、３つ前のｎ−３番目の
ブロックのＣＤ−ＲＯＭデータに対しては、ホストコン
ピュータからの割り込み指示に応答して、ホストインタ
フェース部１３への読み出しが行われる。
【００２３】このように、バッファＲＡＭ２０に対する
ＣＤ−ＲＯＭデータの書き込み及び読み出しは、ＤＳＰ
インタフェース部１１、ＥＣＣデコーダ１２ａ、ＥＤＣ
デコーダ１２ｂ及びホストインタフェース部１３でそれ
ぞれ１ブロックずつずらして設定される。従って、ＥＣ
Ｃデコーダ１２ａ及びＥＤＣデコーダ１２ｂでの演算処
理が並列に行われるようになり、各部の動作周波数の変
更を伴うことなく、誤り訂正／検出部１２の処理速度を
向上できる。
ＣＤ−ＲＯＭデータの書き込み及び読み出しは、ＤＳＰ
インタフェース部１１、ＥＣＣデコーダ１２ａ、ＥＤＣ
デコーダ１２ｂ及びホストインタフェース部１３でそれ
ぞれ１ブロックずつずらして設定される。従って、ＥＣ
Ｃデコーダ１２ａ及びＥＤＣデコーダ１２ｂでの演算処
理が並列に行われるようになり、各部の動作周波数の変
更を伴うことなく、誤り訂正／検出部１２の処理速度を
向上できる。
【００２４】ところで、バッファＲＡＭ２０に対するア
クセスは、個々のレベルでは時分割で行われる。例え
ば、図４の（ａ）に示すように、ＤＳＰインタフェース
部１１からのデータの書き込みとホストインタフェース
部１３へのデータの読み出しとが時分割で行われる。Ｄ
ＳＰインタフェース部１１からバッファＲＡＭ２０への
アクセスは、ＣＤ−ＲＯＭデータの入力に同期してお
り、通常は、ほぼ一定の周期となる。これに対してホス
トインタフェース部１３からバッファＲＡＭ２０へのア
クセスは、ホストインタフェース部１３に接続されるホ
ストコンピュータの処理状況に合わせて行われ、不定期
となる。これらのアクセスは、メモリ制御部１４及びＣ
Ｄ−ＲＯＭデコーダ１０を制御する制御マイコンによっ
て監視される。そして、その監視状況に合わせて、アク
セスの間隙期間に、誤り訂正／検出部１２からバッファ
ＲＡＭ２０に対するアクセスの期間が割り当てられる。
クセスは、個々のレベルでは時分割で行われる。例え
ば、図４の（ａ）に示すように、ＤＳＰインタフェース
部１１からのデータの書き込みとホストインタフェース
部１３へのデータの読み出しとが時分割で行われる。Ｄ
ＳＰインタフェース部１１からバッファＲＡＭ２０への
アクセスは、ＣＤ−ＲＯＭデータの入力に同期してお
り、通常は、ほぼ一定の周期となる。これに対してホス
トインタフェース部１３からバッファＲＡＭ２０へのア
クセスは、ホストインタフェース部１３に接続されるホ
ストコンピュータの処理状況に合わせて行われ、不定期
となる。これらのアクセスは、メモリ制御部１４及びＣ
Ｄ−ＲＯＭデコーダ１０を制御する制御マイコンによっ
て監視される。そして、その監視状況に合わせて、アク
セスの間隙期間に、誤り訂正／検出部１２からバッファ
ＲＡＭ２０に対するアクセスの期間が割り当てられる。
【００２５】ＥＣＣデコード処理とＥＤＣデコード処理
とを連続に行うようにしていた図５に示す従来のＣＤ−
ＲＯＭデコーダ６では、図４の（ｂ）に示すように、バ
ッファＲＡＭ７に対するアクセスで時間的な余裕を有し
ている。即ち、ホストコンピュータからＣＤ−ＲＯＭデ
ータの転送要求がないとき、ＣＤ−ＲＯＭデータに対す
る誤り訂正の処理が行われているとしても、符号誤りの
位置や大きさを計算している間はバッファＲＡＭ７に対
してアクセスはされない。従って、ＥＣＣ／ＥＤＣデコ
ード処理の前後にバッファＲＡＭ７へのアクセスがなく
なる空き時間が生じる。これに対して、本発明では、ホ
ストコンピュータからの転送要求がなく、バッファＲＡ
Ｍ７に対して、ＣＤ−ＲＯＭデータに対する誤り訂正の
処理のためのアクセスが行われないときでも、同時に実
行されている誤り検出の処理のためのアクセスが行われ
る。従って、バッファＲＡＭ７に対するアクセスの空き
時間が少なくなり、バッファＲＡＭ７のアクセスの効率
が向上される。
とを連続に行うようにしていた図５に示す従来のＣＤ−
ＲＯＭデコーダ６では、図４の（ｂ）に示すように、バ
ッファＲＡＭ７に対するアクセスで時間的な余裕を有し
ている。即ち、ホストコンピュータからＣＤ−ＲＯＭデ
ータの転送要求がないとき、ＣＤ−ＲＯＭデータに対す
る誤り訂正の処理が行われているとしても、符号誤りの
位置や大きさを計算している間はバッファＲＡＭ７に対
してアクセスはされない。従って、ＥＣＣ／ＥＤＣデコ
ード処理の前後にバッファＲＡＭ７へのアクセスがなく
なる空き時間が生じる。これに対して、本発明では、ホ
ストコンピュータからの転送要求がなく、バッファＲＡ
Ｍ７に対して、ＣＤ−ＲＯＭデータに対する誤り訂正の
処理のためのアクセスが行われないときでも、同時に実
行されている誤り検出の処理のためのアクセスが行われ
る。従って、バッファＲＡＭ７に対するアクセスの空き
時間が少なくなり、バッファＲＡＭ７のアクセスの効率
が向上される。
【００２６】尚、従来のＣＤ−ＲＯＭデコーダ６と比較
して、バッファＲＡＭ２０に記憶させるＣＤ−ＲＯＭデ
ータが１ブロック分多くなるが、動作マージンを確保で
きるように余分なＣＤ−ＲＯＭデータの記憶を可能にし
ているバッファＲＡＭ２０では、問題はない。以上の実
施の形態においては、記録媒体としてＣＤを用いるＣＤ
−ＲＯＭシステムを例示したが、記録媒体としては、Ｄ
ＶＤ等のその他の媒体を用いるシステムにも採用するこ
とができる。
して、バッファＲＡＭ２０に記憶させるＣＤ−ＲＯＭデ
ータが１ブロック分多くなるが、動作マージンを確保で
きるように余分なＣＤ−ＲＯＭデータの記憶を可能にし
ているバッファＲＡＭ２０では、問題はない。以上の実
施の形態においては、記録媒体としてＣＤを用いるＣＤ
−ＲＯＭシステムを例示したが、記録媒体としては、Ｄ
ＶＤ等のその他の媒体を用いるシステムにも採用するこ
とができる。
【００２７】
【発明の効果】本発明によれば、誤り訂正符号に基づく
符号誤りの訂正処理と誤り検出符号に基づく符号誤りの
検出処理とを並列して行うことができる。これにより、
デコーダの動作に時間的な余裕を持たせることが可能に
なり、インタフェース部の動作速度、即ち、データの転
送速度を速くすることができる。
符号誤りの訂正処理と誤り検出符号に基づく符号誤りの
検出処理とを並列して行うことができる。これにより、
デコーダの動作に時間的な余裕を持たせることが可能に
なり、インタフェース部の動作速度、即ち、データの転
送速度を速くすることができる。
【図面の簡単な説明】
【図１】本発明の符号誤り訂正／検出装置の構成を示す
ブロック図である。
ブロック図である。
【図２】バッファＲＡＭの利用状況を示す模式図であ
る。
る。
【図３】ＣＤ−ＲＯＭデータの流れの一例を説明するタ
イミング図である。
イミング図である。
【図４】バッファＲＡＭのアクセス状態の一例を説明す
るタイミング図である。
るタイミング図である。
【図５】ＣＤ−ＲＯＭシステムの構成を示すブロック図
である。
である。
【図６】ディスクから読み出されるデータのフォーマッ
ト図である。
ト図である。
【図７】ＣＤ−ＲＯＭデータのフォーマット図である。
１ ピックアップ部 ２ ディスク ３ ピックアップ制御部 ４ アナログ信号処理部 ５ デジタル信号処理部 ６ ＣＤ−ＲＯＭデコーダ ７ バッファＲＡＭ ８ 制御マイコン １０ 符号誤り訂正／検出回路（ＣＤ−ＲＯＭデコー
ダ） １１ ＤＳＰインタフェース部 １１ａ 入力インタフェース回路 １１ｂ 書込制御回路 １１ｃ 同期検出回路 １２ 誤り訂正／検出回路 １２ａ ＥＣＣデコーダ １２ｂ ＥＤＣデコーダ １２ｃ ＥＣＣ制御回路 １２ｄ ＥＤＣ制御回路 １３ ホストインタフェース部 １３ａ 出力インタフェース回路 １３ｂ 読出制御回路 １４ メモリ制御部 ２０ バッファＲＡＭ
ダ） １１ ＤＳＰインタフェース部 １１ａ 入力インタフェース回路 １１ｂ 書込制御回路 １１ｃ 同期検出回路 １２ 誤り訂正／検出回路 １２ａ ＥＣＣデコーダ １２ｂ ＥＤＣデコーダ １２ｃ ＥＣＣ制御回路 １２ｄ ＥＤＣ制御回路 １３ ホストインタフェース部 １３ａ 出力インタフェース回路 １３ｂ 読出制御回路 １４ メモリ制御部 ２０ バッファＲＡＭ
Claims (3)
- 【請求項１】 記録媒体から読み出される誤り訂正符号
及び誤り検出符号を含むデジタルデータに対して、誤り
訂正符号及び誤り検出符号に基づく処理を施し、処理済
みのデジタルデータをコンピュータ機器側へ転送する符
号誤り訂正／検出デコーダにおいて、記録媒体から読み
出されたデジタルデータを入力し、所定の容量を有する
バッファメモリに順次書き込む入力インタフェースと、
上記バッファメモリに書き込まれた上記デジタルデータ
に対して、上記デジタルデータに含まれる誤り訂正符号
に基づいた符号誤りの訂正処理を施す誤り訂正デコーダ
と、上記メモリ回路に書き込まれた上記デジタルデータ
に対して、上記デジタルデータに含まれる誤り検出符号
に基づいた符号誤りの検出処理を施す誤り検出デコーダ
と、コンピュータ機器側の指示に応答して上記メモリ回
路から上記デジタルデータを読み出してコンピュータ機
器へ転送する出力インタフェースと、を備え、上記誤り
訂正デコーダと上記誤り検出デコーダとを並列に動作さ
せることを特徴とする符号誤り訂正／検出デコーダ。 - 【請求項２】 請求項１に記載の符号誤り訂正／検出デ
コーダにおいて、上記入力インタフェースは、記録媒体
から時系列で読み出される上記デジタルデータを所定バ
イト数からなる１ブロック単位でメモリ回路に記憶し、
上記誤り訂正デコーダ及び上記誤り検出デコーダは、互
いに１ブロックずれた上記デジタルデータに対してそれ
ぞれ並列に処理を施すことを特徴とする符号誤り訂正／
検出デコーダ。 - 【請求項３】 請求項２に記載の符号誤り訂正／検出デ
コーダにおいて、上記入力インタフェースは、上記デジ
タルデータの各ブロックの先頭位置を検出する検出回路
を含み、上記誤り検出デコーダ及び上記誤り訂正デコー
ダは、上記検出回路の検出出力に応答して処理を介しす
ることを特徴する符号誤り訂正／検出デコーダ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8259667A JPH10107649A (ja) | 1996-09-30 | 1996-09-30 | 符号誤り訂正／検出デコーダ |
| TW086109309A TW330357B (en) | 1996-09-30 | 1997-07-02 | Encoding error correction/detection decoder |
| KR1019970049536A KR19980025094A (ko) | 1996-09-30 | 1997-09-29 | 부호 오류 정정/검출 디코더 |
| US08/939,992 US6119260A (en) | 1996-09-30 | 1997-09-29 | Decoder for executing error correction and error detection in parallel |
| CN97119814A CN1103997C (zh) | 1996-09-30 | 1997-09-30 | 误码纠正/检测解码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8259667A JPH10107649A (ja) | 1996-09-30 | 1996-09-30 | 符号誤り訂正／検出デコーダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107649A true JPH10107649A (ja) | 1998-04-24 |
Family
ID=17337234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8259667A Pending JPH10107649A (ja) | 1996-09-30 | 1996-09-30 | 符号誤り訂正／検出デコーダ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6119260A (ja) |
| JP (1) | JPH10107649A (ja) |
| KR (1) | KR19980025094A (ja) |
| CN (1) | CN1103997C (ja) |
| TW (1) | TW330357B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6581178B1 (en) * | 1999-02-15 | 2003-06-17 | Nec Corporation | Error correction coding/decoding method and apparatus |
| JP3954803B2 (ja) * | 2001-03-22 | 2007-08-08 | 三洋電機株式会社 | エラー訂正装置 |
| JP4386615B2 (ja) * | 2002-02-21 | 2009-12-16 | 三洋電機株式会社 | データ処理装置 |
| US7490283B2 (en) | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
| US7849381B2 (en) | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
| US7409473B2 (en) * | 2004-12-21 | 2008-08-05 | Sandisk Corporation | Off-chip data relocation |
| US8291295B2 (en) | 2005-09-26 | 2012-10-16 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
| US7836334B2 (en) | 2007-01-08 | 2010-11-16 | Mediatek Inc. | Transfer control method |
| KR100877609B1 (ko) * | 2007-01-29 | 2009-01-09 | 삼성전자주식회사 | 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 |
| TWI391922B (zh) * | 2008-09-11 | 2013-04-01 | Sunplus Technology Co Ltd | 高密度記錄媒體的解碼裝置 |
| US20110040924A1 (en) * | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code |
| US20110041005A1 (en) * | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System |
| CN103119563B (zh) * | 2010-09-29 | 2016-03-23 | 国际商业机器公司 | 在固态存储器设备中的解码 |
| US9465621B2 (en) * | 2012-12-17 | 2016-10-11 | Itron, Inc. | Priority activation of metrology driver in boot sequence |
| US10417091B2 (en) | 2013-03-25 | 2019-09-17 | Hewlett Packard Enterprise Development Lp | Memory device having error correction logic |
| US9467171B1 (en) | 2013-04-08 | 2016-10-11 | Marvell International Ltd. | Systems and methods for on-demand exchange of extrinsic information in iterative decoders |
| CN105742674B (zh) * | 2014-12-08 | 2018-07-24 | 中国科学院大连化学物理研究所 | 一种高温燃料电池的阴极材料及其制备方法 |
| US12014068B2 (en) * | 2021-04-27 | 2024-06-18 | Microchip Technology Inc. | System and method for double data rate (DDR) chip-kill recovery |
| US11934696B2 (en) | 2021-05-18 | 2024-03-19 | Microchip Technology Inc. | Machine learning assisted quality of service (QoS) for solid state drives |
| CN115904798A (zh) * | 2023-03-09 | 2023-04-04 | 苏州萨沙迈半导体有限公司 | 存储器的纠错检错方法、系统以及控制器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3668632A (en) * | 1969-02-13 | 1972-06-06 | Ibm | Fast decode character error detection and correction system |
| JPH06334697A (ja) * | 1993-05-20 | 1994-12-02 | Matsushita Electric Ind Co Ltd | 誤り検出方法 |
| US5610929A (en) * | 1994-03-11 | 1997-03-11 | Fujitsu Limited | Multibyte error correcting system |
| US5581715A (en) * | 1994-06-22 | 1996-12-03 | Oak Technologies, Inc. | IDE/ATA CD drive controller having a digital signal processor interface, dynamic random access memory, data error detection and correction, and a host interface |
| JPH0863905A (ja) * | 1994-08-18 | 1996-03-08 | Hitachi Ltd | 記録再生装置、ディジタル信号処理装置およびエラー訂正方法 |
| US5661848A (en) * | 1994-09-08 | 1997-08-26 | Western Digital Corp | Multi-drive controller with encoder circuitry that generates ECC check bytes using the finite field for optical data for appending to data flowing to HDA |
| US5696774A (en) * | 1994-12-01 | 1997-12-09 | Mitsubishi Denki Kabushiki Kaisha | Digital signal recording device, digital signal playback device, and digital signal decoding device therefor |
| US5691994A (en) * | 1995-05-08 | 1997-11-25 | Western Digital Corporation | Disk drive with fast error correction validation |
-
1996
- 1996-09-30 JP JP8259667A patent/JPH10107649A/ja active Pending
-
1997
- 1997-07-02 TW TW086109309A patent/TW330357B/zh not_active IP Right Cessation
- 1997-09-29 KR KR1019970049536A patent/KR19980025094A/ko active Search and Examination
- 1997-09-29 US US08/939,992 patent/US6119260A/en not_active Expired - Lifetime
- 1997-09-30 CN CN97119814A patent/CN1103997C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025094A (ko) | 1998-07-06 |
| CN1103997C (zh) | 2003-03-26 |
| US6119260A (en) | 2000-09-12 |
| CN1182932A (zh) | 1998-05-27 |
| TW330357B (en) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10107649A (ja) | 符号誤り訂正／検出デコーダ | |
| US5818801A (en) | Shockproof optical reproduction device | |
| KR950006750A (ko) | 디스크 구동 장치 및 데이타 재생 장치 | |
| EP0563922B1 (en) | Data processing circuit for disc player | |
| JPS62217468A (ja) | デイジタル情報の記録／再生方法及び装置 | |
| JPH08106733A (ja) | 情報記憶媒体利用システム | |
| US6243845B1 (en) | Code error correcting and detecting apparatus | |
| JP2842262B2 (ja) | 光ディスク記録装置 | |
| JPH09153258A (ja) | デジタルビデオディスク用データデコーダおよびその制御方法 | |
| US6304993B1 (en) | Method and apparatus for performing efficient reseeks in an optical storage device | |
| JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
| JP2001291326A (ja) | 光ディスク再生装置及びそれに用いる半導体集積回路 | |
| JPH1116298A (ja) | 符号誤り訂正検出装置 | |
| JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
| JP3759992B2 (ja) | 記録情報再生装置 | |
| JP2854208B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH0917124A (ja) | ディスク再生装置 | |
| JP3302896B2 (ja) | 誤り訂正回路及びこれを用いたディスク再生装置及びｃｄ−ｒｏｍドライブ | |
| KR100398719B1 (ko) | 디스크 재생 장치 | |
| JP3670758B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPS63285778A (ja) | ディスク記録方法 | |
| JP3454669B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH11339402A (ja) | 符号誤り訂正検出装置 | |
| JP3676189B2 (ja) | ショックプルーフ制御装置 | |
| JP4504591B2 (ja) | 光ディスク記録方法及び記録再生装置 |