JPH0863905A - 記録再生装置、ディジタル信号処理装置およびエラー訂正方法 - Google Patents

記録再生装置、ディジタル信号処理装置およびエラー訂正方法

Info

Publication number
JPH0863905A
JPH0863905A JP6194302A JP19430294A JPH0863905A JP H0863905 A JPH0863905 A JP H0863905A JP 6194302 A JP6194302 A JP 6194302A JP 19430294 A JP19430294 A JP 19430294A JP H0863905 A JPH0863905 A JP H0863905A
Authority
JP
Japan
Prior art keywords
error correction
data
recording
code
correction code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6194302A
Other languages
English (en)
Inventor
Yukari Katayama
ゆかり 片山
Shoichi Miyazawa
章一 宮沢
Hitoshi Ogawa
仁 小川
Masatoshi Nishina
昌俊 仁科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6194302A priority Critical patent/JPH0863905A/ja
Priority to EP95112865A priority patent/EP0697696A3/en
Priority to US08/516,927 priority patent/US5771248A/en
Publication of JPH0863905A publication Critical patent/JPH0863905A/ja
Priority to US09/599,395 priority patent/USRE39253E1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【目的】ラン長制限符号を用いた、ディスク型記録媒体
を用いた記録再生装置において、エラー訂正符号の冗長
ビットを訂正能力に対して低減することを目的とする。 【構成】エラー訂正符号生成回路６１６およびエラー訂
正回路６１３を、ラン長制限符号の符号器６０９／復号
器６０８と、ディスク型記録媒体１０９との間に配置す
る。エラー訂正符号生成回路６１６により生成されたエ
ラー訂正符号の冗長ビットに、ラン長制限を満足するよ
うに”１”を挿入する。復号時には、挿入した”１”を
削除してから、エラー訂正符号によりエラー訂正を行な
う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、磁気ディスクなどのデ
ィスク型記録媒体を用いた記録再生装置における符号化
／復号化に関し、特に、そのエラー処理の技術に関する
ものである。
【０００２】
【従来の技術】従来の磁気ディスク装置は、特開平4-34
5967号公報に示されているような構成をしている。図２
６に、従来技術における構成を示す。また、図２８に、
従来の磁気ディスク装置の記録フォーマットを示す。図
２８において、(ａ)はディスクの１回転に１度発生する
インデックスパルスを示す。(ｂ)は各セクタ毎に発生す
るセクタパルスを示す。(ｃ)は記録フォーマットを示す
図で、(ｄ)は各セクタの記録フォーマットを拡大した図
を示す。
【０００３】図２６において、磁気ディスク装置１５０
は、パーソナルコンピュータ、ワークステーションなど
のホストコンピュータ101とインタフェースバス１０２
を介してデータの送受信を行う。磁気ディスク装置１５
０は、ディスク型記録媒体のディスク１０９と、インタ
フェースバス１０２を介してホストコンピュータ１０１
との送受信の制御を行うインターフェイスコントローラ
103、磁気ディスク装置内部の制御を行うＣＰＵ１４
０、ディスクへのアクセスを制御するＨＤＣ104、エラ
ー訂正／検出符号を付加するＥＣＣ回路105、符号形式
ＮＲＺ符号と磁気ディスクへの記録に適したラン長制限
符号との変換を相互に行うＥＮＤＥＣ106、増幅器のＲ
／Ｗ ＡＭＰ107、磁気情報を読み込みまたは磁気情報
を記録するためのヘッド108、データを記録するデータ
バッファ111、および、読みだしの制御を行うリード制
御部110を有する。
【０００４】図２６において、ディスク１０９へのデー
タ書き込み時には、まずホストコンピュータ101から入
力された書き込みデータをインターフェイスバス102、
インターフェイスコントローラ103およびＨＤＣ104を通
して、データバッファ111に格納する。つぎに、データ
バッファ111に格納されたデータに、ＨＤＣ104内のＥＣ
Ｃ回路105にてエラー訂正／検出符号を付加し、ＥＮＤ
ＥＣ106にて、ホストコンピュータ１０１から入力され
た書き込みデータの符号形式ＮＲＺ符号から、磁気ディ
スク上への記録に適した(1,7)符号、(2,7)符号などのラ
ン長制限符号に変換し、Ｒ／Ｗ ＡＭＰ107にて電圧を
増幅し、ヘッド108を通して磁気ディスク１０９に書き
込んでいる。ここで、ラン長制限符号（ＲＬＬ：Ｒｕｎ
ｌｅｎｇｔｈ ｌｉｍｉｔｅｄ）とは、デ−タ系列中
の”１”と”１”との間に現われる”０”の連続（ラン
とよぶ）に制約を加えたものである。(1,7)符号、(2,7)
符号の（ ）内の最初の数字は、ランの長さの最小値、
２つめの数字は最大値を表す。例えば、(1,7)符号デー
タは、”１”のつぎに必ず”０”が入るが、”０”が８
個以上続くことはない。このようにすることで、ディス
ク上の磁化反転の密度と比べて、記録できるビット密度
を高くしている。ラン長制限符号は、記録符号化であ
り、記録再生系の特性にあうようなデータ系列に変換し
ている。
【０００５】また、ディスクからのデータ読み込み時に
は、磁気ディスク109上に書き込まれている磁気情報を
ヘッド108にて、電気信号に変換し、Ｒ／Ｗ ＡＭＰ107
にて電圧を増幅し、リード制御部110にてアナログ信号
をデジタル信号に変換し、ＥＮＤＥＣ106にてラン長制
限符号をＮＲＺ符号データに変換する。つぎに、ＥＣＣ
回路105にてエラー検出を行ない、読みだしデータにエ
ラーが発生している場合にはエラーの訂正を行なって、
データバッファ111に格納する。データバッファ111に格
納されたデータをＨＤＣ104、インターフェイスコント
ローラ103、インターフェイスバス102を通してホストコ
ンピュータ101へ転送する。
【０００６】しかし、近年、特開昭62-190934号公報、"
Viterbi Detection of Class IV Partial Response on
a Magnetic Recording Channel",IEEE TRANSACTIONS ON
COMMUNICATIONS,VOL.COM-34,NO.5,MAY,1986,pp454-46
1、"信号処理方式ＰＲＭＬ次世代の大容量記憶装置を支
える"NIKKEI ELECTRONICS 1994.1.17(no.599),pp71-97
などに示されるように、次世代信号処理技術として、Ｐ
ＲＭＬ（Partial Respose Maximum Likelihood：部分応
答最大尤度）が用いられるようになってきている。ＰＲ
ＭＬは、データの符号間干渉を許すことにより効率的な
伝送を行なうＰＲ方式を利用し、ビタビ・アルゴリズム
と呼ばれる復号方法を用いることによって、すべての起
こりうる信号系列の中から、もっともらしいデータ系列
（最大尤度のビット列）を検出する。また、ＰＲ方式に
は、どのような符号間干渉を与えるかによって、いくつ
もの方式があり、例えば、ＰＲ（１，０，−１）（＝Ｐ
Ｒ４）は記録再生系に（１−Ｄ）（１＋Ｄ）の特性を与
える方式といえる。ＰＲＭＬを用いる場合には、特公平
３−６６９９号公報に示されるように、ラン長制限符号
として（０，４，４）ＧＣＲ、８−９変換符号を用いる
場合が多い。（０，４，４）ＧＣＲは、ランが０以上４
以下であることを示し、最後の４は、符号化後のデータ
系列を１ビットおきにみたときにもランの最大値が４で
あることを示している。また、８−９変換符号は、ブロ
ック符号とよばれるものの一つであり、８ビットのデー
タを９ビットのデータに変換するという意味である。ブ
ロック符号は、もとのデータ系列のｍビットをｎビット
のデータに変換する（ｍ≦ｎ）。ｍビットのデータの全
ての組合せをｎビットのデータのなかの記録再生特性に
適した組み合わせにマッピングする。
【０００７】また、"小型ＨＤＤで媒体欠陥を認めた設
計が始まる。ＥＣＣを使った誤り訂正の重要性が増
す。”NIKKEI ELECTRONICS 1991.8.5(no.533),pp141-14
6に示されるように、磁気ディスクを大容量化、高密度
化するに伴なってＳ／Ｎが劣化するので、このＳ／Ｎの
劣化を救うために、エラー訂正符号の冗長ビットを増や
し、強力なエラー訂正符号を付加する方法が用いられる
ようになってきている。このようなエラー訂正符号とし
ては、例えば、ＢＣＨ符号（Bose-Chaudhuri-Hocquengh
em Code)や、リードソロモン符号といわれるエラー訂正
符号が実用化されている。これらのエラー訂正符号は、
訂正しようとする誤りビット数が増えるほど冗長ビット
を増やさなければならない。
【０００８】ＰＲＭＬを利用してエラー訂正符号を付加
する場合の構成を図２７に示す。
【０００９】図２７において、前述と同様に、データバ
ッファ111に格納された書き込みデータに、ＨＤＣ104内
のＥＣＣ回路105はエラー訂正／検出符号を付加し、Ｅ
ＮＤＥＣ106は、ホストコンピュータ１０１から入力さ
れた書き込みデータの符号形式ＮＲＺ符号から、磁気デ
ィスク上への記録に適したラン長制限符号に変換する。
さらに、信号処理回路110では、ＰＲＭＬを行なうた
め、プリコードとよばれる畳み込み符号化を行ない、デ
ータに規則性を持たせる。その後、Ｒ／Ｗ ＡＭＰ107
では、プリコードされた書き込みデータの電圧を増幅
し、ヘッド108により磁気ディスク109に書き込みをおこ
なっている。ＰＲ方式では、再生波形に符号間干渉が含
まれているので、もとのデータを再生するには、符号間
干渉を取り除く必要がある。このため通常は、データを
記録する前に、記録再生系で付与するものとは逆の符号
間干渉をあらかじめ与えておくような操作をプリコード
という。例えば、ＮＲＺ（Non Return to Zero）方式の
データに対してＰＲ（１，０，−１）（＝ＰＲ４）のプ
リコードを行なう符号化をインタリーブドＮＲＺＩとい
う。
【００１０】また、図２７において、データリード時、
ヘッド108から読み込まれた電気信号は、Ｒ／ＷＡＭＰ1
07により増幅され、信号処理回路110にて、プリコード
に持たせた規則性を利用したＭＬ復号によりエラー訂正
を行ない、デジタル化されてＥＮＤＥＣ106に入力され
る。ＥＮＤＥＣ106においてラン長制限符号をＮＲＺ符
号データに変換し、つぎに、ＥＣＣ回路105にてエラー
検出を行ない、読みだしデータにエラーが発生している
場合にはエラーの訂正を行なう。
【００１１】
【発明が解決しようとする課題】例えば、ＰＲＭＬとし
てクラス４のＰＲＭＬを用い、ラン長制限符号として８
−９変換符号を用いた場合のエラー発生時の伝搬の様子
を、図２９を参照して説明する。図２９に示すように、
ディスク媒体に記録されているデータの読み出し時に１
ビットのエラーが発生した場合、信号処理回路110にて
復号されてＥＮＤＥＣ106に入力されたときには、ＰＲ
ＭＬの特性により２ビットのエラーとなる（図２９に示
す８−９変換符号上）。さらに、ＥＮＤＥＣ106におい
て８−９変換符号をＮＲＺ信号へ変換すると、ブロック
符号化されているために２バイトのエラーに拡大する
（図２９に示すＮＲＺ符号上）。データの長さが５１２
バイトの場合に、連続２バイトの訂正を行うのに、リー
ドソロモン符号の場合、最低４８ビットの冗長ビットが
必要となる。
【００１２】また、上記従来技術では、図２８(ｄ)に示
すように、エラー訂正符号（ＥＣＣ）は、書き込みデー
タに対してのみ付加されているので、同期信号のＢＹＴ
ＥＳＹＮＣ領域や各セクタの識別情報であるＩＤナンバ
ーを格納する領域等を含んでいるＩＤ部等にエラーが発
生した場合については考慮していない。ＢＹＴＥＳＹＮ
Ｃは現在１バイト程度であるが、ＰＲＭＬ、８−９変換
符号採用時に、仮に、ＮＲＺ信号で耐エラー機能を持た
せようとすると、冗長ビットの付加により５バイト以上
のＢＹＴＥＳＹＮＣ領域が必要となり、非常にフォーマ
ット効率（全ての記憶容量に対するデータ容量の割合）
が劣化してしまう。また、ＩＤ部に関しても同様に、現
在２バイトのＣＲＣ（エラーチェックコード）を付加し
ているが、エラー訂正能力を持たせようとすると、冗長
ビットの付加により４バイト以上のＥＣＣバイトを持た
せることが必要となり、非常にフォーマット効率が劣化
するという問題がある。
【００１３】一般に、エラー訂正を行なう場合、ＥＣＣ
の冗長ビットは、訂正を行なうビット数の２倍以上を必
要とするので、訂正しなければならないエラーの大きさ
が大きければ大きいほど、冗長ビットを増やす必要があ
り、フォーマット効率が劣化するという問題がある。
【００１４】このように、上記従来技術では、符号化時
には、データ系列にエラー訂正符号を施した後にラン長
制限符号に変換して書き込みを行ない、復号化時には、
これとは逆に、信号処理回路110にてＰＲＭＬによる復
号を行ない、ラン長制限符号を逆変換した後にエラー訂
正符号によるエラー訂正を行なっている。このため、エ
ラーが発生する場合には、信号処理回路110にて行なう
信号処理方式特有の規則性を持ったエラーが発生し、エ
ラーをもったビット数も多くなる。また、ＥＮＤＥＣ10
6においてＮＲＺ信号へ変換するときにエラーの大きさ
はさらに大きくなり、訂正しなければならないエラーの
大きさが大きくなると、冗長ビットを増やす必要があ
る。
【００１５】また、前述したように、従来技術において
は、ＢＹＴＥＳＹＮＣ領域、ＩＤ部等におけるエラーの
発生を考慮していないので、この領域にもエラー訂正能
力を持たせることが望まれる。
【００１６】本発明は、上記問題を解決するために、よ
り少ない冗長ビットでエラー訂正を行うことができる記
録再生装置、ディジタル信号処理装置およびエラー訂正
方法を提供することを目的とする。また、記録符号化の
規則を満たし、より少ない冗長ビットでエラー訂正が行
なえる記録再生装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明は、上記課題を解
決するために、たとえば、記録すべき記録データを所定
の記録符号に変換して記録媒体に記録する記録再生装置
において、前記記録データを、前記記録符号の符号化記
録データに変換する記録符号化手段と、前記記録符号化
手段により変換された前記符号化記録データについて、
エラーを訂正するためのエラー訂正符号を生成するエラ
ー訂正符号生成手段と、前記エラー訂正符号生成手段に
より生成されたエラー訂正符号を、前記記録符号に適合
する符号化エラー訂正符号に変換する変換手段と、前記
記録符号化手段により変換された前記符号化記録データ
と、前記変換手段により前記記録符号に適合するように
変換された前記符号化エラー訂正符号とを含む書き込み
データを前記記録媒体に書き込む書き込み手段と、前記
記録媒体に書き込まれている、前記符号化記録データと
前記符号化エラー訂正符号とを含む読み出しデータを読
み出す読みだし手段と、前記読みだし手段により読みだ
された、前記符号化エラー訂正符号を元のエラー訂正符
号に逆変換する逆変換手段と、前記読みだし手段により
読みだされた前記符号化記録データについて、当該符号
化記録データについての、前記逆変換手段により逆変換
された元のエラー訂正符号に基づいて、エラー訂正を行
なうエラー訂正手段と、前記エラー訂正手段によりエラ
ー訂正された前記符号化記録データを、元の記録データ
に復号する復号手段とを備えることを特徴とする記録再
生装置を提供する。
【００１８】
【作用】前述した本発明に係る記録再生装置によれば、
記録符号化手段は、記録すべきデータを、記録再生系の
特性にしたがった記録符号の符号化記録データに変換す
る。この記録符号としては、ラン長制限符号の（０，
４，４）ＧＣＲや、(1,7)符号、(2,7)符号等がある。
【００１９】エラー訂正符号生成手段は、前記記録符号
化手段により前記記録符号に変換された符号化記録デー
タについての、エラーを訂正するためのエラー訂正符号
を生成する。このエラー訂正符号としては、ＢＣＨ符号
（Bose-Chaudhuri-Hocquenghem Code)や、リードソロモ
ン符号などがある。
【００２０】変換手段は、前記エラー訂正符号生成手段
により生成されたエラー訂正符号を、前記記録符号に適
合するように変換し符号化エラ−訂正符号を生成するす
る。この変換は、前述した記録符号化手段により符号化
するようにしてもよいし、また、前記ラン長制限符号と
して、（０，４，４）ＧＣＲ（グループ・コーデッド・
レコーディング）を用いる場合には、４ビットおきに１
を挿入するようにしてもよい。
【００２１】書き込み手段では、前記記録符号化手段に
より変換された符号化記録データと、前記変換手段によ
り前記記録符号に適合するように変換された前記符号化
エラー訂正符号とを前記記録媒体に書き込む。
【００２２】また、読みだし手段は、前記記録媒体に書
き込まれた、符号化記録データと前記符号化エラー訂正
符号とを読み出す。
【００２３】逆変換手段は、前記読みだし手段により読
みだされた、前記符号化エラー訂正符号を、前記記録符
号から元のエラー訂正符号に逆変換する。前述したよう
に、前記ラン長制限符号として、（０，４，４）ＧＣＲ
（グループ・コーデッド・レコーディング）を用いる場
合には、挿入された１を４ビットおきに削除するように
してもよい。
【００２４】エラー訂正手段は、前記読みだし手段によ
り読みだされた符号化記録データについて、当該符号化
記録データについての、前記逆変換手段により逆変換さ
れた元のエラー訂正符号に基づいて、エラー訂正を行な
う。
【００２５】復号手段は、前記エラー訂正手段によりエ
ラー訂正された、符号化記録データを、元の記録データ
に復号する。
【００２６】この本発明に係る記録再生装置によれば、
ラン長制限符号上でエラー訂正符号を用いてエラー訂正
できる。したがって、訂正すべきビット数を小さく押さ
えることができるので、付加する冗長ビット数を小さく
することができ、フォーマット効率を改善できる。さら
に、ラン長制限符号上でエラー訂正符号を用いてエラー
訂正を行なうことにより、前段で行なわれるPartial Re
sponse 最尤復号のエラー発生特性を考慮した訂正がで
きるので、効率の良い訂正を行なうことができ、付加す
る冗長ビット数を小さくすることができ、フォーマット
効率を改善できる。
【００２７】
【実施例】以下、本発明に係る記録再生装置を磁気ディ
スク装置へ適用した場合を例にし、第１の実施例を説明
する。
【００２８】本実施例においては、磁気ディスクの特性
にあったラン長制限符号を用いる磁気ディスク装置にお
いて、エラー訂正符号の符号器／復号器を、ラン長制限
符号の符号器／復号器とディスク型記録媒体との間に配
置し、エラー訂正符号を用いたエラー訂正をラン長制限
符号上で行なうものである。このため、エラー訂正コー
ド生成回路により生成されたエラー訂正符号の冗長ビッ
トに”１”や”０”を定期的に挿入することにより、生
成したエラー訂正符号の冗長ビットがラン長制限を満足
するようにしたものである。
【００２９】図２に、本実施例における概略ブロック図
を示す。本実施例においては、図２に示すように、デー
タライト時には、書き込みデータをラン長制限符号に変
換するＥＮＣＯＤＥを行い（Ｓ２８１１）、つぎに、エ
ラー訂正符号（ＥＣＣコード）の生成を行う（Ｓ２８１
２）。つぎに、エラー訂正符号についてラン長制限を満
たすように”１”，”０”の挿入を行ってから（Ｓ２８
１３）、書き込みデータとエラー訂正符号とについてプ
リコード処理を行い（Ｓ２８１４）、ディスク媒体への
書き込みを行う（Ｓ２８１５）ようにしたものである。
また、データリード時には、まず、ディスク媒体からの
読みだしを行い（Ｓ２８２０）、復号化の信号処理を行
ってから（Ｓ２８２１）、エラー訂正符号について書き
込み時に挿入した”１”，”０”の削除を行い（Ｓ２８
２２）、エラー訂正符号を用いたエラー訂正を行ってか
ら（Ｓ２８２３）、ラン長制限符号からＮＲＺ信号への
ＤＥＣＯＤＥを行い（Ｓ２８２４）、ホストコンピュー
タへＮＲＺ信号を転送するようにしている。
【００３０】また、本実施例においては、ＩＤ部におい
てもエラー訂正能力を持たせるべく、エラー訂正符号を
付加する。
【００３１】はじめに、第１の実施例で用いる磁気ディ
スクのフォーマットについて説明する。図３は、第１の
実施例で用いる磁気ディスクのフォーマットを示してい
る。
【００３２】図３（ｃ）に示すように、各トラックは複
数のセクタに分けられる。各セクタは、ＩＤ部とデータ
部とを備える。ＩＤ部は、図３（ｄ）に示すように、Ｐ
ＲＯＳＹＮＣ、ＢＹＴＥＳＹＮＣ、Ｃ、Ｈ、Ｓ、Ｆ、Ｅ
ＣＣ、ＧＡＰの領域に分けられる。また、データ部は、
ＰＲＯＳＹＮＣ、ＢＹＴＥＳＹＮＣ、ＤＡＴＡ、ＥＣ
Ｃ、ＧＡＰの領域に分けられる。ＰＲＯＳＹＮＣは同期
用の信号を記録する領域、ＢＹＴＥＳＹＮＣはバイト同
期用の信号を記録する領域である。Ｃはシリンダナン
バ、Ｈはヘッドナンバ、Ｓはセクタナンバ、Ｆはそのセ
クタが有効かどうかを示すフラグ、ＥＣＣはエラー訂正
符号を記録する領域、ＧＡＰはＩＤ部の無効領域であ
る。
【００３３】これらのＤＡＴＡ、ＩＤなどは、８−９変
換符号と呼ばれるラン長制限符号で書かれている。８−
９変換符号は（０，４，４）ＧＣＲとも呼ばれ、図５
（ａ）に示すように、”１”と”１”の間に、必ず”
０”が０ビット以上、４ビット以下入るように構成され
た符号である。さらに、（０，４，４）ＧＣＲは、図５
（ｂ）に示すように、１ビットずつ２つのデータ（奇数
系列および偶数系列）に分けたときに、それぞれのデー
タにおいて、”１”と”１”の間に、必ず”０”が４ビ
ット以下となるように構成された符号である。このた
め、後述するように、本実施例においては、１挿入によ
り、奇数系列および偶数系列の系列を崩さないようにす
るために、１挿入後のビットの系列を入れ替えるように
している。
【００３４】つぎに、ＩＤ、ＤＡＴＡ、ＥＣＣ部分につ
いて、さらに詳細に図４に示す。図４（ａ）にＩＤ部、
図４（ｂ）および図４（ｃ）にＤＡＴＡ部を示す。ＩＤ
部、ＤＡＴＡ部は、奇数系列および偶数系列の２つのビ
ット列に分けられ、データは、奇数系列および偶数系列
の各系列ごとに異なるエラー訂正符号が計算される。図
４（ｂ）に示すように、データ部の各ビット列は、各系
列ごとに４８６ビット（５４ワード）ずつの符号語に分
けられ、各符号語に２３もしくは２２ビットずつのエラ
ー訂正符号が付加されている。図４（ｃ）に示すよう
に、各エラー訂正符号（ａＥ１〜ａＥ１８／ｂＥ１〜ｂ
Ｅ１８）は、データと同様に各系列に配置され、さらに
（０，４，４）ＧＣＲのラン長制限を満たすように、本
実施例においては、４ビットに１回の割合で”１”を挿
入する。さらに、本実施例においては、奇数系列”ａ”
と偶数系列”ｂ”のデータ系列がそれぞれ同じ、インタ
ーリーブ系列で処理されるように、”１”の挿入の前後
で、奇数系列”ａ”と偶数系列”ｂ”のデータの順序を
入替える。また、ＩＤ部のビット列は、２３ビットと２
２ビットに分けられ、データ部と同様に４５ビットのエ
ラー訂正符号を付加することにより、ＩＤ部のエラー訂
正を可能にする。
【００３５】本実施例においては、エラー訂正符号とし
て、一般によく知られているＢＣＨコードを用いる場合
を例にする。ここで用いているＢＣＨコードは、９次の
原始多項式ｘ9＋ｘ4＋１を用い、生成多項式はＧ(x)＝
(ｘ9＋ｘ4＋１)(ｘ9＋ｘ6＋ｘ4＋ｘ3＋１)＝ｘ18＋ｘ15
＋ｘ12＋ｘ10＋ｘ8＋ｘ7＋ｘ6＋ｘ3＋１を用いる。ここ
で、エラー訂正において使用される演算は２のｍｏｄ演
算であり、”＋”は排他的論理和を示す。以後、排他的
論理和を”＋”で示す。ＢＣＨコードは、ｘ9＋ｘ4＋１
＝０の根をαとおくと、α，α2，α3，α4を根として
持ち、２ビット以下のランダム誤りを訂正できる符号で
ある。データをＤ(x)とおくと、符号語Ｃ(x)は、 Ｃ(x)＝Ｄ(x)・ｘ18＋Ｄ(x)ｍｏｄＧ(x) ………（１） であり、 Ｃ(α)＝０，Ｃ(α2)＝０，Ｃ(α3)＝０，Ｃ(α4)＝０ ………（２） となるように構成される。
【００３６】つぎに、図１を参照し、第１の実施例のシ
ステム構成を説明する。
【００３７】図１において、１０１は、パーソナルコン
ピュータ、ワークステーションなどのホストコンピュー
タ、１０２は、ホストコンピュータと本実施例の磁気デ
ィスク装置を接続するインターフェィスバス、６０１
は、本実施例の磁気ディスク装置である。磁気ディスク
装置６０１は、インターフェイスバス１０２と磁気ディ
スク装置６０１を接続するためのインターフェィスコン
トローラ１０３、磁気ディスク装置６０１全体の動作を
制御するＣＰＵ６０２、磁気ディスク装置６０１のフォ
ーマット形成およびエラー訂正を行ない、ディスクへの
アクセスを制御するＨＤＣ１０４、データを記録保存す
るディスク１０９、ディスク１０９にデータを書き込む
ヘッド１０８、ヘッド１０８にてディスク１０９から読
みだされた微弱電圧を信号処理に適した電圧に変換し、
また、信号処理回路１１０から与えられた書き込み信号
をヘッド１０８での書き込みに適した電圧に変換するＡ
ＭＰ１０７、ＨＤＣ１０４から与えられた書き込み信号
にクラス４のＰＲ処理を行いＡＭＰ１０７に出力し、ま
た、ＡＭＰ１０７から与えられたアナログデータに最尤
復号処理を行ない、デジタルデータに変換する信号処理
回路１１０、および、ディスク１０９に書き込むデータ
またはホストコンピュータから読みだしたデータを一時
格納する機能を持つバッファ１１１を備える。
【００３８】信号処理回路１１０は、図５（ｂ）に示す
ように、データを偶数系列、奇数系列に分け、それぞれ
偶数系列復号器６０３、奇数系列復号器６０４にて独立
に、最尤復号を行なう。クラス４のＰＲＭＬ処理の特性
から、信号線６０５上に表れるエラーパターンには、図
６で示すような特徴がある。すなわち、奇数系列、また
は偶数系列のどちらかに、エラービットが２ビットペア
で現れる。また、ペアとなるエラーの２ビットの間の正
常ビットの数は４ビット以内である。
【００３９】図１において、ＨＤＣ１０４は、バッファ
１１１との送受信を制御するバッファインターフェイス
６０７、ホストコンピュータ１０１０との送受信を制御
するホストインターフェイス６０６、８ビットのデータ
を９ビットのデータに変換して符号化する８−９符号器
６０９、９ビットの符号を８ビットのデータに変換する
８−９復号器６０８、エラー訂正符号にしたがってエラ
ー訂正を行なうオンザフライエラー訂正回路６１３、読
みだしもしくは書き込み時に各セクタの識別情報である
ＩＤを照合するＩＤ照合器６１２、バイト同期を取るた
めのエラー許容バイト同期回路６１１、ＨＤＣ１０４の
全体制御を行なうフォーマット制御回路６１４、エラー
訂正符号を生成するＥＣＣ生成回路６１６を備える。
【００４０】図１に示すＥＣＣ生成回路６１６のブロッ
ク図を図７に示す。図７において、ＥＣＣ生成回路は、
図１における８−９符号化回路６０９から受け取った９
ビットのパラレルデータ列を１ビットのシリアルデータ
列に変換するパラレルシリアル変換回路８０１、ＢＣＨ
コードを生成するＢＣＨコード生成回路８０２、ラン長
制限符号に整合させるためのＲＬＬコード化回路８０
３、および、ＢＣＨコード生成回路８０２で生成された
エラー訂正符号を符号化されたデータに付加するため
に、ＢＣＨコード生成回路８０２で生成されたエラー訂
正符号とパラレルシリアル変換回路８０１からのシリア
ルデータとを切り替えるマルチプレクサ８０４を備え
る。また、ＲＬＬコード化回路８０３は、４ビットごと
に１を挿入する”１”挿入回路８０５と、奇数系列”
ａ”と偶数系列”ｂ”のデータの順序を入替える”ａ”
系列”ｂ”系列入れ替え回路８０６とを備える。マルチ
プレクサ８０４では、図４に示したフォーマットになる
ように、パラレルシリアル変換回路８０１からのシリア
ルデータ（８−９変換された、書き込みデータ）とエラ
ー訂正符号とを切り替え、これにより、書き込みデータ
にエラー訂正符号が付加される。
【００４１】図７に示すＢＣＨコード生成回路８０２お
よびＲＬＬコード化回路８０３の詳細ブロック図を図８
に示す。図８に示すように、ＢＣＨコード生成回路８０
２は、３６ビットのシフトレジスタと８個の排他的論理
和回路およびスイッチ９０４を備える。ＲＬＬコード化
回路８０３は、２ビットのラッチ１００１，１００２お
よびマルチプレクサ回路１００３、ラッチタイミング制
御回路１００４、１から５までクロック１を計数して巡
回するカウンタ１００５、フラグ１００６を備え、”
１”挿入回路８０５と、”ａ”系列”ｂ”系列入れ替え
回路８０６との機能を備える。ＢＣＨコード生成回路８
０２では、”ａ”系列および”ｂ”系列のそれぞれにつ
いて１８ビットのエラー訂正符号を生成する。
【００４２】ＲＬＬコード化回路８０３は、エラー訂正
符号を、ラン長制限符号に適合するように変換するもの
であればよく、８ビットのデータを９ビットのデータに
変換して符号化する８−９符号器６０９を用いてもよ
い。
【００４３】以下、ＥＣＣ生成回路６１６の動作につい
て図８および図９を参照して説明する。図９は、ＲＬＬ
コード化回路のタイミングチャートを示している。
【００４４】図８において、ＢＣＨコード生成回路８０
２は、パラシリ変換回路８０１からのシリアルデータの
１ブロックを入力データ線９０１から入力すると、スイ
ッチ９０４をａ側にする。ＢＣＨコード生成回路８０２
は、入力データを１ビットごとにａ系列、ｂ系列に分
け、それぞれを生成多項式Ｇ(x)＝ｘ18＋ｘ15＋ｘ12＋
ｘ10＋ｘ8＋ｘ7＋ｘ6＋ｘ3＋１で割り、入力データの入
力が終了したときに余りをシフトレジスタに残す回路で
あり、この余りがエラー訂正符号となる。入力データの
入力が終了したら、ＢＣＨコード生成回路８０２は、ス
イッチ９０４をｂ側にし、奇数系列のエラー訂正符号が
格納されているシフトレジスタの内容を信号線９０２に
出力し、偶数系列のエラー訂正符号が格納されているシ
フトレジスタの内容を信号線９０３に出力する。これに
より、エラー訂正符号（図４（ｃ）に示す、ａＥ１〜ａ
Ｅ１８／ｂＥ１〜ｂＥ１８）が生成され、ＢＣＨコード
を生成することができる。
【００４５】この時、ＲＬＬコード化回路８０３は、図
９に示すように動作する。
【００４６】信号線９０２および信号線９０３を介して
出力されたエラー訂正符号は、ラッチタイミング制御回
路１００４の制御信号にしたがってラッチ１００１，１
００２でラッチされ、カウンタ１００５のカウント値が
１のときに”１”が挿入される。また、奇数系列”ａ”
と偶数系列”ｂ”のデータの順序を入替えるためにフラ
グ１００６を利用し、”１”挿入後に偶数系列”ｂ”の
エラー訂正符号を奇数系列”ａ”のエラー訂正符号より
先に出力するときにはフラグ１００６をセットするよう
に、カウンタ１００５が５から１になるときにフラグを
セット／リセットする。マルチプレクサ回路１００３
は、カウンタ１００５のカウント値が１のときに”１”
を選択し、カウンタ１００５のカウント値が２〜５のと
きには、フラグ１００６がセットされていない場合に
は、ラッチ１００１にラッチされている奇数系列”ａ”
をさきに選択し、つぎに、ラッチ１００２にラッチされ
ている偶数系列”ｂ”を選択し、奇数系列と偶数系列と
を交互に出力する。フラグ１００６がセットされている
場合には、ラッチ１００２にラッチされている偶数系
列”ｂ”を選択し、つぎに、ラッチ１００１にラッチさ
れている奇数系列”ａ”を選択する。
【００４７】このようにして、ＢＣＨコード生成回路８
０２およびＲＬＬコード化回路８０３では、エラー訂正
符号を生成し、奇数系列と偶数系列とを系列を崩さない
ように交互に出力すると共にラン長制限を守れるよう
に”１”を挿入する。マルチプレクサ８０４により、書
き込みデータにエラー訂正符号が付加されて、図１に示
すＰＲＭＬ１１０に出力される。これにより、”ａ”系
列および”ｂ”系列のそれぞれについて１８ビットのエ
ラー訂正符号（ａＥ１〜ａＥ１８／ｂＥ１〜ｂＥ１８）
が生成され、また、９ビットの”１”が挿入され、合わ
せて４５ビットがＥＣＣ部に格納される。また、このエ
ラー訂正符号は、データ部とＩＤ部との両方におけるデ
ータについて生成される。ＩＤ部におけるエラー訂正符
号は、磁気ディスクのフォーマット時に生成されてＩＤ
部に付加され、プリコード処理後に磁気ディスクに記録
される。
【００４８】つぎに、復号化時にエラーを訂正するオン
ザフライエラー訂正回路６１３について、図１０、図１
１、図１２、図１３、図１４および図１５を参照して説
明する。
【００４９】図１０はオンザフライエラー訂正回路６１
３のブロック図を示している。図１０に示すように、オ
ンザフライエラー訂正回路６１３は、挿入した”１”を
削除して偶数系列と奇数系列との入替えを行なうＲＬＬ
冗長コード復元回路１１０１、ＦＩＦＯ１１０２、符号
語内に発生したエラーの状態を演算するためのシンドロ
ーム演算回路１１０３、”０”を検出するための”０”
検出回路１１０４、シンドローム演算回路１１０３で演
算された値に基づいて誤り位置を検出する誤り位置演算
回路１１０５を備える。また、ＲＬＬ冗長コード復元回
路１１０１は、挿入した”１”を削除する”１”削除回
路２３０１と、偶数系列と奇数系列との入替えを行な
う”ａ”系列、”ｂ”系列入れ替え回路２３０２とを備
える。
【００５０】図１０において、ＲＬＬ冗長コード復元回
路１１０１では、符号化時に、”１”挿入回路において
挿入された”１”を削除し、さらに偶数系列と奇数系列
との入替えを行なう。その後、シンドローム演算回路１
１０３では、後述するように、符号語内に発生したエラ
ーの状態を演算し、誤り位置演算回路１１０５では、シ
ンドローム演算回路１１０３で演算された値に基づいて
誤り位置を検出する。その後、ＦＩＦＯ１１０２に蓄積
されたデータと誤り位置演算回路１１０５で検出された
誤り位置とに基づいてエラーが訂正され、シリパラ変換
回路１１３１において、シリアルデータがパラレルデー
タに変換されて８−９復号器に出力される。
【００５１】図１１は、オンザフライエラー訂正回路６
１３を更に詳細に示した回路ブロック図である。図１２
は、オンザフライエラー訂正回路６１３内のシーケンサ
の処理を示すフローチャートである。図１３は、オンザ
フライエラー訂正回路内のシンドローム演算回路１１０
３および誤り位置演算回路１１０５および”０”検出回
路１１０４の動作シーケンスの概略を示している。図１
４は、オンザフライエラー訂正回路６１３内のシンドロ
ーム演算回路１１０３および誤り位置演算回路１１０５
および”０”検出回路１１０４の動作シーケンスを示
す。また、オンザフライエラー訂正回路６１３の動作タ
イミングチャートを図１５に示す。
【００５２】図１１において、ＲＬＬ冗長コード復元回
路１１０１は、ラッチ１１１９、１１２０、１１２１お
よび１１２２と、データ数をカウントするカウンタ１お
よび１から１０まで計数して巡回するカウンタ２と、マ
ルチプレクサ１１２３とを備えている。
【００５３】図１１において、ＲＬＬ冗長コード復元回
路１１０１は、図１５に示すように、エラー訂正符号以
外のデータ入力中は、カウンタ１によりデータ数がカウ
ントされ９６２ビットまで、入力データをそのままマル
チプレクサの出力として出力する。つぎに、エラー訂正
符号と”１”とを含むエラー訂正符号入力中は、カウン
タ２のカウント値が１と５のときに、４ビットおきに入
力されている”１”を削除するようにし、ａ系列データ
とｂ系列データとをａ系列データが必ず先になるように
マルチプレクサ１１２３の出力を切り替えることにより
並べ替える。
【００５４】これにより、挿入した”１”が削除され、
奇数系列と偶数系列とが順番に並べられる。
【００５５】つぎに、図１１において、シンドローム演
算回路１１０３は、図１３および図１４に示すように、
ＢＣＨコードにおける一般的なシンドローム演算を行な
う。符号語をＣ（ｘ）とすると、計算ユニット１１０６
〜１１１０は、それぞれＳ１＝Ｃ(α)，Ｓ２＝Ｃ
(α2)，Ｓ３＝Ｃ(α3)，Ｓ４＝Ｃ(α4)，Ｓ５＝Ｃ(α5)
を計算する。符号語Ｃ(ｘ)にエラーがない場合には、Ｓ
１＝Ｓ２＝Ｓ３＝Ｓ４＝０となる。”０”検出器１１０
４では、Ｓ１〜Ｓ４が０かどうかを調べ、Ｓ１＝Ｓ２＝
Ｓ３＝Ｓ４＝０の場合には、エラーがなかったとし、Ｆ
ＩＦＯ１１０２内に蓄えられたデータをそのまま出力線
１１５に出力する。Ｓ１、Ｓ２、Ｓ３、Ｓ４のうち、１
つでも０でない場合には、誤り位置演算回路１１０５を
動作させ、エラー訂正を行なう。
【００５６】符号語Ｃ(x)に１ビットのエラーが発生し
た場合には、Ｓ１≠０，Ｓ１・Ｓ３＋Ｓ２2＝０，Ｓ３3
＋Ｓ１・Ｓ４2＋Ｓ２2・Ｓ５＋Ｓ１・Ｓ３・Ｓ５＝０と
なる。
【００５７】符号語Ｃ(x)に２ビットのエラーが発生し
た場合には、Ｓ１・Ｓ３＋Ｓ２2≠０，Ｓ３3＋Ｓ１・Ｓ
４2＋Ｓ２2・Ｓ５＋Ｓ１・Ｓ３・Ｓ５＝０となる。
【００５８】符号語Ｃ(x)に３ビットのエラーが発生し
た場合には、Ｓ３3＋Ｓ１・Ｓ４2＋Ｓ２2・Ｓ５＋Ｓ１
・Ｓ３・Ｓ５≠０となる。
【００５９】誤り位置演算回路１１０５では、上記に示
す性質を利用して図１３および図１４に示すように、訂
正を行なう。誤り位置演算回路１１０５の動作フローを
図１２に示す。
【００６０】図１３および図１４において、シンドロー
ム演算回路１１０３にデータを読み込む（Ｓ２４１１，
Ｓ２５１１）。データ読み込み後（Ｓ２５１２）、シン
ドロームＳ１からＳ４が０であるかを判断し（Ｓ２５１
３）、エラーが発生しているかを判断する（Ｓ２４１
２）。エラーが発生している場合には、３ビット以上の
エラーが発生しているか（Ｓ２４１３，Ｓ２５１５）、
２ビットのエラーが発生しているか（Ｓ２４１４，Ｓ２
５１６）、１ビットのエラーが発生しているかをそれぞ
れ調べる（Ｓ２４１５，Ｓ２５１７）。３ビット以上の
エラーが発生している場合には、エラー不能としてエラ
ー訂正処理を終了する（Ｓ２４２１，Ｓ２５１８）。２
ビットのエラーが発生している場合には、最初の１ビッ
トを訂正後（Ｓ２４２０）、残りのビットを訂正する
（Ｓ２４１６，Ｓ２５２４〜Ｓ２５３３）。１ビットの
エラーが発生しているときには、そのビットについて訂
正を行なう（Ｓ２４１６，Ｓ２５１９〜Ｓ２５２３）。
【００６１】エラー訂正方法については、図１２に示す
ようなフローに従って行なう。図１２において、まず、
ａ系列のシンドロームを演算し（Ｆ＝０，ｍ＝ａ系
列）、つぎに、ｂ系列に関しても同様に行なう（ｍ＝ｂ
系列）（Ｓ１２０１）。まず、ダミーエラー付加回路１
１３０のスイッチを”０”側にセットして、シンドロー
ム巡回器１１１１〜１１１５の１段目にシンドローム演
算回路１１０６〜１１１０の１段目の値をロードする
（Ｓ１２０２）。”０”検出器１１１６は、Ｓ１の”
０”検出を行なう。”０”検出器１１１７は、Ｓ１・Ｓ
３＋Ｓ２2の”０”検出を行なう。”０”検出器１１１
８は、Ｓ３3＋Ｓ１・Ｓ４2＋Ｓ２2・Ｓ５＋Ｓ１・Ｓ３
・Ｓ５の”０”検出を行なう。ここで、”０”検出器１
１１６、１１１７、１１１８がともに０、または、”
０”検出器１１１８が１ならば、訂正不能エラーとする
（Ｓ１２０３、Ｓ１２０４−１）。
【００６２】ここで例として、データ系列ａに、図１６
に示すような２ビットのエラーが発生したとする。すな
わち、位置ｉ１，ｉ２の本来のデータａm，ａnにそれぞ
れ誤り値”１”がのり、ａm＋１，ａn＋１になったとす
る。この場合、シンドロームＳ１，Ｓ２，Ｓ３，Ｓ４，
Ｓ５は数１に示すように表される。
【００６３】
【数１】
【００６４】この時、S1・S3+S22≠0（”０”検出器１１
１７出力），S33+S1・S42+S22・S5+S1・S3・S5=0（”０”検
出器１１１８出力）となる。
【００６５】従って、”０”検出器１１１７≠0、か
つ、”０”検出器１１１６＝０でないので（Ｓ１２０
４）、検出器Ａ＝”０”検出器１１１７，検出器Ｂ＝”
０”検出器１１１８とし、以後チェックを行なう（Ｓ１
２０５）。
【００６６】ｂ系列に関しても同様に行なう（Ｓ１２０
８、Ｓ１２０９）。ここではｂ系列にはエラーはなかっ
たとする。
【００６７】つぎに、シフトレジスタを１５回シフトす
る（Ｓ１２１０）。ａ系列のデータを扱うのは２回に１
回なので、Ｓ１〜Ｓ５はα8、α16、α24、α32、α40
倍され、シンドローム巡回器１１１１〜１１１５の１段
目に入っているＳ’１，Ｓ’２，Ｓ’３，Ｓ’４，Ｓ’
５は、数２に示す値になる。
【００６８】
【数２】
【００６９】ここで、スイッチを”１”に倒し（Ｓ１２
１０）、Ｓ”１＝Ｓ’１＋１，Ｓ”２＝Ｓ’２＋１，
Ｓ”３＝Ｓ’３＋１，Ｓ”４＝Ｓ’４＋１，Ｓ”５＝
Ｓ’５＋１を用いて、検出器Ａの値Ｓ”２2＋Ｓ”１・
Ｓ”３と、検出器Ｂの値Ｓ”３3＋Ｓ”１・Ｓ”４2＋
Ｓ”２2・Ｓ”５＋Ｓ”１・Ｓ”３・Ｓ”５をチェック
する（Ｓ１２１２）。この時、ＦＩＦＯの出力には、ａ
系列の第１ビット目ａ１が出力されるように制御され
る。上述した例においては、検出器Ａ、すなわち”０”
検出器１１１７の値は、０でない。また、検出器Ｂ、す
なわち”０”検出器１１１８の値は０でない。
【００７０】さらに、２（５０３−ｉ２）回シフトする
と（Ｓ１２１３、Ｓ１２１４、Ｓ１２２３、Ｓ１２２
４、Ｓ１２２５）、Ｓ’１，Ｓ’２，Ｓ’３，Ｓ’４，
Ｓ’５は、数３に示す値になっている。
【００７１】
【数３】
【００７２】ここで、スイッチを”１”に倒し、Ｓ”１
＝Ｓ’１＋１，Ｓ”２＝Ｓ’２＋１，Ｓ”３＝Ｓ’３＋
１，Ｓ”４＝Ｓ’４＋１，Ｓ”５＝Ｓ’５＋１を用い
て、検出器Ａの値Ｓ”２2＋Ｓ”１・Ｓ”３と、検出器
Ｂの値Ｓ”３3＋Ｓ”１・Ｓ”４2＋Ｓ”２2・Ｓ”５＋
Ｓ”１・Ｓ”３・Ｓ”５をチェックする（Ｓ１２１
２）。
【００７３】この時、検出器Ａ、すなわち”０”検出器
１１１７の値と、検出器Ｂ、すなわち”０”検出器１１
１８の値は、０となる。よって、この時のＦＩＦＯ出力
ａm＋１をａm＋１＋１＝ａmに訂正して出力する（Ｓ１
２１６）。つぎに、マルチプレクサ１１１６〜１１２０
を制御し、シンドローム巡回器１１１１〜１１１５に
Ｓ”１，Ｓ”２，Ｓ”３，Ｓ”４，Ｓ”５を格納する
（Ｓ１２１７）。よってシンドローム巡回器１１１１〜
１１１５は数４に示すような値が格納される。
【００７４】
【数４】
【００７５】１ビットの訂正が終了したので、残ってい
るエラービットは１ビットなので、以後は、検出器Ａ
＝”０”検出器１１１６、検出器Ｂ＝”０”検出器１１
１７とし、同様にチェックする。さらに２（ｉ２−ｉ
１）回シフトすると、Ｓ’１，Ｓ’２，Ｓ’３，Ｓ’
４，Ｓ’５は、数５に示す値になる。
【００７６】
【数５】
【００７７】ここで、Ｓ”１＝Ｓ’１＋１，Ｓ”２＝
Ｓ’２＋１，Ｓ”３＝Ｓ’３＋１，Ｓ”４＝Ｓ’４＋
１，Ｓ”５＝Ｓ’５＋１を用いて、検出器Ａの値Ｓ”１
と検出器Ｂの値Ｓ”２2＋Ｓ”１・Ｓ”３とをチェック
する。この時、検出器Ａ、すなわち”０”検出器１１１
６の値は、０となる。また、検出器Ｂ、すなわち”０”
検出器１１１７の値は０となる（Ｓ１２１２）。よっ
て、この時のＦＩＦＯ出力ａn＋１をａn＋１＋１＝ａn
に訂正し出力する（Ｓ１２１６）。つぎに、マルチプレ
クサ１１１６〜１１２０を制御し、シンドローム巡回器
１１１１〜１１１５にＳ”１，Ｓ”２，Ｓ”３，Ｓ”
４，Ｓ”５を格納する（Ｓ１２１７）。よってシンドロ
ーム巡回器１１１１〜１１１５には、 Ｓ”１＝０ Ｓ”２＝０ Ｓ”３＝０ Ｓ”４＝０ Ｓ”５＝０ が格納される。これで、訂正終了となる。残りのデータ
は、引き続きＦＩＦＯを通してバッファに出力される。
このようにして、オンザフライエラー訂正回路６１３
は、１つの符号語に対して２ビットまでのエラーを訂正
できる。
【００７８】以上示したように、復号化時に、挿入し
た”１”を削除後、エラー訂正を行なうことができる。
【００７９】さらに、本実施例においては、図１に示す
ように、ＢＹＴＥＳＹＮＣ部においてエラーが発生した
ときにも同期をとることができるように、エラーをある
程度まで許容するエラー許容バイトシンク回路６１１を
オンザフライエラー訂正回路６１３の前段に設ける。
【００８０】ＢＹＴＥＳＹＮＣは、図１７に示すよう
な、あらかじめ、シミュレーションにより求められた２
ワードのパターンである。また、図１９に示すように、
ＢＹＴＥＳＹＮＣのパターンの前後に”１１１１・・
・”のパターンを持つＰＲＯＳＹＮＣとデータとをつな
げたパターンを、順次ビットシフトしてこのＢＹＴＥＳ
ＹＮＣのパターンと比較した場合に、何ビット一致する
かを図１８に示す。図１８を参照するとわかるように、
このＢＹＴＥＳＹＮＣのパターンを用いれば、シフト量
が０のとき、すなわち、まったく一致しているとき以外
は、一致量は１３ビット以下である。シフト量が０のと
きには、４ビットエラーが発生しても１４ビットは一致
し、シフト量が０以外のときには、エラーが発生してい
なければ、１３ビット以下しか一致しない。よってＢＹ
ＴＥＳＹＮＣのパターンは、１４ビット以上のビット、
例えば、１６ビット以上のビットが一致したときに、同
期検出したとみなすことによって、２ビットまでのエラ
ーを許容できることができる。
【００８１】つぎに、エラー許容バイトシンク回路６１
１について、図２０および図２１を参照して説明する。
図２０は、エラー許容バイトシンク回路６１１のブロッ
ク図を示している。エラー許容バイトシンク回路６１１
は、シフトレジスタ２１０１、ＢＹＴＥＳＹＮＣのパタ
ーンを記憶する比較パターンレジスタ２１０２、ＢＹＴ
ＥＳＹＮＣのパターンとデータとを比較する比較器２１
０３、ゲート２１０４を備える。
【００８２】図２０において、図１に示す信号処理回路
１１０から入力された入力データは、シフトレジスタ２
１０１に入力される。比較器２１０３は、シフトレジス
タ２１０１の値と、図１７に示す値を格納してある比較
パターンレジスタ２１０２の値とを比較し、１６ビット
以上一致していたら、ＢＹＴＥＳＹＮＣのパターンを検
出したとしてオンザフライエラー訂正回路へ出力する。
本パターンは、前にも述べたように、一致するビットが
１３ビット以下の場合には一致していない場合であり、
１４ビット以上、本実施例においては１６ビット以上一
致している場合には、充分一致しているとみなすことが
できる。本エラー許容バイトシンク回路を用いれば、Ｈ
ＤＣ上でこのようにして、データ部、ＩＤ部の先頭を２
ビットのエラーを許容した上で、同期信号を見つけるこ
とができる。
【００８３】本実施例によれば、８−９変換する前に、
ＢＹＴＥＳＹＮＣのパターンにより同期検出することが
でき、また、ＢＹＴＥＳＹＮＣのパターンに数ビットの
エラーが発生していても同期を取ることができる。
【００８４】つぎに、本実施例における磁気ディスクへ
のデータの書き込みと読み出しとの動作について、図
１、図３、図４、図２２および図２３を参照して説明す
る。図２２に、ＨＤＣ１０４における書き込み時の制御
フローチャートを示し、図２３に、ＨＤＣ１０４におけ
る読み出し時の制御フローチャートを示す。
【００８５】まず、図１において、ディスク１０９への
データ書き込み時には、まずホストコンピュータ101か
ら入力された書き込みデータをインターフェイスバス10
2、インターフェイスコントローラ103およびＨＤＣ104
を通して、データバッファ111に格納する。ＨＤＣ１０
４では、図２２に示すフローチャートで示すように制御
する。ＨＤＣ１０４における制御は、フォーマット制御
部６１４において行なうことができる。また、磁気ディ
スクには、フォーマット時に、図４に示すような、エラ
ー訂正符号が付加されたＩＤ部が記録されている。
【００８６】まず、信号処理回路１１０は、磁気ディス
クのＩＤ部を読み出し、ＰＲＯＳＹＮＣ領域においてデ
ータの同期がとれたら、ＢＹＴＥＳＹＮＣ領域のＢＹＴ
ＥＳＹＮＣパターンをＨＤＣ１０４に対して送る。図２
２において、ＨＤＣ１０４では、エラー許容バイト同期
回路６１１は、前述したＢＹＴＥＳＹＮＣパターンのマ
ッチングを行ない（Ｓ１５１２）、ＢＹＴＥＳＹＮＣパ
ターンが見つかったら、それに続くＣ（シリンダ）、Ｈ
（ヘッド）、Ｓ（セクタ）、Ｆ（フラグ）、ＥＣＣ（エ
ラー訂正符号）を読み込む（Ｓ１５１３）。つぎに、オ
ンザフライエラー訂正回路６１３では、Ｃ，Ｈ，Ｓ，
Ｆ，ＥＣＣのエラー訂正を行ない（Ｓ１５１４）、ＩＤ
照合回路６１２は、ライトしたいセクタのＩＤと読み込
んだＩＤとが一致するかをチェックし（Ｓ１５１５）、
一致しないときは、再びＩＤ部のＢＹＴＥＳＹＮＣ領域
の検出に戻る。ＩＤが一致したら、フォーマット制御部
６１４は、ＰＲＯＳＹＮＣパターン、ＢＹＴＥＳＹＮＣ
パターンを続けて出力し、磁気ディスク上に書き込む
（Ｓ１５１６）。つぎに、バッファ中に格納されている
データを１０８バイト読みだし（Ｓ１５１７、Ｓ１５１
８）、８−９符号化回路６０９で、８ビットのデータを
９ビットのデータに符号化する（Ｓ１５１９）。８−９
符号化後に、ＥＣＣ生成回路６１６では、前述した４５
ビットのエラー訂正符号をデータに付加し（Ｓ１５２
０）、エラー訂正符号が付加されたデータをＰＲ処理部
６１５に出力する。ＰＲ処理部６１５では、プリコード
を行ない、ＡＭＰ１０７を介してディスク１０９にデー
タを書き込む（Ｓ１５２１）。これを４回繰返し（Ｓ１
５２２、Ｓ１５２３）、最後に残った８０バイトを読み
だす（Ｓ１５２４、Ｓ１５２５、Ｓ１５１８）。残った
８０バイトについても同様に、８−９符号化回路６０９
では８−９符号化し（Ｓ１５１９）、ＥＣＣ生成回路６
１６では４５ビットのエラー訂正符号を付加し（Ｓ１５
２０）、エラー訂正符号が付加されたデータをＰＲ処理
部６１５に出力する。ＰＲ処理部６１５では、プリコー
ドを行ない、ＡＭＰ１０７を介してディスク１０９にデ
ータを書き込む（Ｓ１５２１）。
【００８７】このように動作することにより、本実施例
における磁気ディスク装置は、８−９符号化された後
に、エラー訂正符号が付加され、ラン長制限を満足しつ
つデータを磁気ディスクに書き込むことができる。
【００８８】また、ディスクからのデータ読み込み時に
は、磁気ディスク109上に書き込まれている磁気情報を
ヘッド108にて、電気信号に変換し、Ｒ／Ｗ ＡＭＰ107
にて電圧を増幅し、ＰＲＭＬ１１０にて復号化を行な
う。ＰＲＭＬ１１０では、偶数系列を復号化する偶数系
列復号器６０３と、奇数系列を復号化する奇数系列復号
器６０４とにより、それぞれ復号を行なう。
【００８９】つぎに、ＨＤＣ１０４は、図２３に示すフ
ローチャートで示すように制御する。まず、信号処理回
路１１０は、磁気ディスクのＩＤ部を読み出し、ＰＲＯ
ＳＹＮＣ領域においてデータの同期がとれたら、ＢＹＴ
ＥＳＹＮＣ領域のＢＹＴＥＳＹＮＣパターンをＨＤＣ１
０４に対して送る。図２３において、ＨＤＣ１０４で
は、エラー許容バイト同期回路６１１は、前述したＢＹ
ＴＥＳＹＮＣパターンのマッチングを行ない（Ｓ１６１
２）、ＢＹＴＥＳＹＮＣパターンが見つかったら、それ
に続くＣ（シリンダ）、Ｈ（ヘッド）、Ｓ（セクタ）、
Ｆ（フラグ）、ＥＣＣ（エラー訂正符号）を読み込む
（Ｓ１６１３）。つぎに、オンザフライエラー訂正回路
６１３では、Ｃ，Ｈ，Ｓ，Ｆ，ＥＣＣのエラー訂正を行
ない（Ｓ１６１４）、ＩＤ照合回路６１２は、リードし
たいセクタのＩＤと読み込んだＩＤが一致するかをチェ
ックし（Ｓ１６１５）、一致しないときは、再びＩＤ部
のＢＹＴＥＳＹＮＣ領域の検出に戻る。ＩＤが一致した
ら、再び、エラー許容バイト同期回路６１１にて、ＢＹ
ＴＥＳＹＮＣパターンのマッチングを行ない（Ｓ１６１
６）、ＢＹＴＥＳＹＮＣパターンが見つかったら、信号
処理回路１１０から、１０１７ビットデータおよびエラ
ー訂正符号を読み込む（Ｓ１６１８）。つぎに、オンザ
フライエラー訂正回路６１３では、前述したように、エ
ラー訂正符号を用いてエラー訂正を行ない（Ｓ１６１
９）、訂正後、８−９復号器６０８において、データを
９ビットから８ビットに変換し、変換されたデータをバ
ッファに格納する（Ｓ１６２０）。これを４回繰返し
（Ｓ１５２１、Ｓ１５２２）、最後に残った７６５ビッ
トを読み込む（Ｓ１６２２、Ｓ１６２３、Ｓ１６２４、
Ｓ１６１８）。最後に残った７６５ビットについても同
様に、オンザフライエラー訂正回路６１３では、エラー
訂正符号を用いてエラー訂正を行ない（Ｓ１６１９）、
８−９復号器６０８において、訂正されたデータを９ビ
ットから８ビットのＮＲＺデータに変換し、変換された
データをバッファに格納する（Ｓ１６２０）。この後、
データバッファ111に格納されたデータをＨＤＣ104、イ
ンターフェイスコントローラ103、インターフェイスバ
ス102を通してホストコンピュータ101へ転送し、リード
動作を終了する。
【００９０】このように動作することにより、本実施例
における磁気ディスク装置は、８−９符号化された状態
でオンザフライエラー訂正を行なうことができ、磁気デ
ィスクからデータを読みだすことができる。したがっ
て、訂正すべきビット数を小さく押さえることができる
ので、付加する冗長ビット数を小さくすることができ、
フォーマット効率を改善できる。さらに、ラン長制限符
号上でエラー訂正符号を用いてエラー訂正を行なうこと
により、前段で行なわれるPartial Response 最尤復号
のエラー発生特性を考慮した訂正ができるので、効率の
良い訂正を行なうことができ、付加する冗長ビット数を
小さくすることができ、フォーマット効率を改善でき
る。
【００９１】なお、本実施例では、オンザフライ訂正
中、一時データを格納するために、ＦＩＦＯを用いた
が、バッファに専用エリアを設け、８−９変換符号デー
タを格納しても良い。また、一度、エラー訂正が行なわ
れる前にＮＲＺデータに変換してからバッファに格納
し、エラー位置を検出したときには、訂正すべきバイト
のみを再び８−９変換符号化し、エラー訂正を行なっ
て、ＮＲＺデータに変換し、バッファに格納しても良
い。これにより、ＮＲＺデータを格納するので、８−９
変換符号データを格納するよりバッファの容量を少なく
することができる。また、ＦＩＦＯを必要することなく
構成でき、ハードウエア量を少なくすることができる。
【００９２】また、上記実施例では、エラー訂正符号と
してＢＣＨコードを用いたが、リードソロモンコード等
の他のエラー訂正符号を用いてもよい。
【００９３】リードソロモンコードを用いる場合の、Ｅ
ＣＣ生成回路およびオンザフライエラー訂正回路を、図
２４および図２５に示す。
【００９４】図２４においては、図７に示すＢＣＨコー
ド生成回路８０２の代わりに、リードソロモンコード生
成回路２６０１を備える。この場合においても、ＲＬＬ
コード化回路２６０２の”１”挿入回路と、”ａ”系
列”ｂ”系列入れ替え回路との機能は図７に示すものと
同様にすることができる。
【００９５】また、復号時においても、図２５に示すよ
うに、オンザフライエラー訂正回路は、挿入した”１”
を削除して偶数系列と奇数系列との入替えを行なうＲＬ
Ｌ冗長コード復元回路２７０１、ＦＩＦＯ１１０２、符
号語内に発生したエラーの状態を演算するためのＲＳコ
ードシンドローム演算回路２７０３、”０”を検出する
ための”０”検出回路２７０４、ＲＳコードシンドロー
ム演算回路１１０３で演算された値に基づいて誤り位置
およびエラー値を検出するＲＳコードエラー位置エラー
値演算回路２７０５を備える。この場合においても、Ｒ
Ｓコードシンドローム演算回路２７０３およびＲＳコー
ドエラー位置エラー値演算回路２７０５におけるエラー
訂正をリードソロモンコードを利用して行ない、他のブ
ロックの機能については、図１０に示すブロックと同様
な機能を備えればよい。
【００９６】また、本実施例ではラン長制限符号として
８−９変換符号を用いたが、（１、７）符号などでも同
様に実施できる。
【００９７】以上述べてきたように構成することによ
り、本実施例によれば、図４に示すように、データ部に
５バイト（４５ビット）の冗長ビットをつけることによ
り、”ａ”系列と”ｂ”系列とでそれぞれ１ヵ所ずつ訂
正でき、５Ｓｔｅｐで、２５バイトの冗長ビットによ
り、最大１０ヵ所のエラーを訂正できる。また、ＩＤ部
に５バイト（４５ビット）の冗長ビットをつけることに
より、”ａ”系列と”ｂ”系列とでそれぞれ１ヵ所ずつ
訂正でき、最大２ヵ所のエラーを訂正することができ
る。これは、ＮＲＺ信号上で訂正する場合には、リード
ソロモン符号で１シンボルを８ビットとし、３インター
リーブ構成とした場合には、１ヵ所の訂正に連続３バイ
トの訂正が必要なため６バイトの冗長ビットが必要にな
り、１０ヵ所のエラーを訂正するには、６０バイトの冗
長バイトの付加が必要であることと比較すると、非常に
冗長バイトを削減できる。
【００９８】このように考えると、データ部に１０か所
程度のエラー訂正能力を持たせる場合には、本発明によ
りフォーマット効率を約５％以上上げることができる。
【００９９】また、従来技術で述べたように、信号処理
方式としてクラス４のＰＲＭＬ、ラン長制限符号として
８−９変換符号を使用時、ディスク媒体から読み出した
データのうちの１ビットのエラーを訂正するのに、ＮＲ
Ｚ信号上でリードソロモン符号を用いて訂正する場合に
は、１シンボルを８ビットとし、３インターリーブ構成
とした場合には、ＮＲＺ信号上で最低４８ビット（これ
を８−９変換符号に変換した場合には５４ビットにな
る）の冗長ビットが必要であるのに対し、８−９変換符
号上で訂正する場合には、１シンボル１３ビットで考え
て、２６ビットの冗長ビットと、挿入する”１”が７ビ
ットで合わせて３３ビットの冗長バイトでよい。このた
め、本実施例によれば、冗長ビットは従来技術の約２／
３になる。
【０１００】また、本実施例によれば、前述したＢＹＴ
ＥＳＹＮＣパターンを用いれば、ＢＹＴＥＳＹＮＣに耐
エラー機能を持たせることができ、数ビットのエラーを
許容することができる。
【０１０１】また、ＨＤＣに８−９変換符号デコーダを
持たせることにより、訂正、検出時のエラー発生ビット
数を少なくすることができるので、ＢＹＴＥＳＹＮＣ、
ＩＤ部等の耐エラー機能を簡単に実現でき、リトライの
回数を減らすことができる。
【０１０２】以上説明してきたように、本実施例によれ
ば、冗長ビットをより削減することができる。これによ
り、フォーマット効率を向上させることができる。ま
た、信号処理などで発生するエラーの発生傾向を考慮し
た訂正ができるので、非常に効率の良い訂正ができる。
【０１０３】また、ＨＤＣに８−９変換符号器／復号器
を持たせることにより、訂正、検出時のエラー発生ビッ
ト数を少なくすることができるので、ＢＹＴＥＳＹＮ
Ｃ、ＩＤ部等の耐エラー機能を簡単に実現でき、リトラ
イの回数を減らすことができる。
【０１０４】また、上記実施例をディジタル処理装置に
適用するようにしてもよい。
【０１０５】
【発明の効果】本発明によれば、ラン長制限符号上で訂
正することにより、ラン長制限符号をＮＲＺデータに復
号するときに発生するエラー伝搬の発生前に訂正するこ
とができるので、訂正ビット数が少なくて済み、冗長ビ
ットを少なくすることができる。
【０１０６】また、本発明によれば、ラン長制限符号を
用いた、ディスク型記録媒体を用いた記録再生装置にお
いて、エラー訂正符号の冗長ビットを訂正能力に対して
低減することができ、ラン長制限を満足することができ
る。
【図面の簡単な説明】
【図１】本発明の実施例のシステム構成図
【図２】本発明の概要ブロック図
【図３】本発明の実施例の磁気ディスクの記録フォーマ
ットを示す説明図
【図４】本発明の実施例のＩＤ部、データ部の記録フォ
ーマットを示す説明図
【図５】８−９変換符号説明図
【図６】本発明の実施例の信号処理出力エラー発生パタ
ーン説明図
【図７】本発明の実施例のＥＣＣ回路ブロック図
【図８】本発明の実施例のＲＬＬコード化回路およびＢ
ＣＨコード生成回路ブロック図
【図９】本発明の実施例のＲＬＬコード化回路タイミン
グチャート
【図１０】本発明の実施例のオンザフライエラー訂正回
路ブロック図
【図１１】本発明の実施例のオンザフライエラー訂正回
路詳細回路ブロック図
【図１２】本発明の実施例のオンザフライエラー訂正フ
ローチャート
【図１３】本発明の実施例のオンザフライエラー訂正回
路の動作シーケンスブロック図
【図１４】本発明の実施例のオンザフライエラー訂正回
路の動作シーケンス詳細ブロック図
【図１５】本発明の実施例のＲＬＬコード化回路タイミ
ングチャート
【図１６】本発明の実施例のエラー発生パターン例を示
す説明図
【図１７】本発明の実施例のＢＹＴＥＳＹＮＣパターン
【図１８】本発明の実施例のＢＹＴＥＳＹＮＣパターン
の自己相関図
【図１９】自己相関図の説明図
【図２０】本発明の実施例のエラー許容ＢＹＴＥＳＹＮ
Ｃ回路ブロック図
【図２１】本発明の実施例のエラー許容ＢＹＴＥＳＹＮ
Ｃ回路動作説明図
【図２２】本発明の実施例のフォーマット制御部ライト
動作フローチャート
【図２３】本発明の実施例のフォーマット制御部リード
動作フローチャート
【図２４】本発明の他の実施例のＥＣＣ回路ブロック図
【図２５】本発明の他の実施例のオンザフライエラー訂
正回路ブロック図
【図２６】公知例のシステム構成図
【図２７】他の公知例のシステム構成図
【図２８】公知例の磁気ディスクの記録フォーマットを
示す図
【図２９】エラー伝搬説明図
【符号の説明】
１０１…ホストコンピュータ、１０２…インターフェイ
スバス、１０３…インターフェイスコントローラ、１０
４…ＨＤＣ、１０５…ＥＣＣ制御部、１０６…ＥＮＤＥ
Ｃ、１０７…Ｒ／ＷＡＭＰ、１０８…ヘッド、１０９…
ディスク、１１０…リード制御部、１１１…バッファ、
１１２…信号処理回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 仁科 昌俊 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】記録すべき記録データを所定の記録符号に
    変換して記録媒体に記録する記録再生装置において、 前記記録データを、前記記録符号の符号化記録データに
    変換する記録符号化手段と、 前記記録符号化手段により変換された前記符号化記録デ
    ータについて、エラーを訂正するためのエラー訂正符号
    を生成するエラー訂正符号生成手段と、 前記エラー訂正符号生成手段により生成されたエラー訂
    正符号を、前記記録符号に適合する符号化エラー訂正符
    号に変換する変換手段と、 前記記録符号化手段により変換された前記符号化記録デ
    ータと、前記変換手段により前記記録符号に適合するよ
    うに変換された前記符号化エラー訂正符号とを含む書き
    込みデータを前記記録媒体に書き込む書き込み手段と、 前記記録媒体に書き込まれている、前記符号化記録デー
    タと前記符号化エラー訂正符号とを含む読み出しデータ
    を読み出す読みだし手段と、 前記読みだし手段により読みだされた、前記符号化エラ
    ー訂正符号を元のエラー訂正符号に逆変換する逆変換手
    段と、 前記読みだし手段により読みだされた前記符号化記録デ
    ータについて、当該符号化記録データについての、前記
    逆変換手段により逆変換された元のエラー訂正符号に基
    づいて、エラー訂正を行なうエラー訂正手段と、 前記エラー訂正手段によりエラー訂正された前記符号化
    記録データを、元の記録データに復号する復号手段とを
    備えることを特徴とする記録再生装置。
  2. 【請求項２】請求項１において、前記記録符号として、
    当該記録符号列中のあらかじめ定めた値の連続に制約を
    加えるラン長制限符号を用い、 前記変換手段は、前記変換を行なうために、前記ラン長
    制限符号の前記制約に従うように、前記エラー訂正符号
    生成手段により生成されたエラー訂正符号に前記あらか
    じめ定めた値以外の値を挿入することにより、前記エラ
    ー訂正符号を前記符号化エラー訂正符号に変換し、 前記逆変換手段は、前記逆変換を行なうために、前記ラ
    ン長制限符号の前記制約に従って、前記変換手段により
    挿入された値を、前記符号化エラー訂正符号から削除す
    ることにより、前記符号化エラー訂正符号を前記エラー
    訂正符号に逆変換することを特徴とする記録再生装置。
  3. 【請求項３】請求項２において、ＰＲ（Partial Respon
    se）クラス４を用いたＰＲＭＬ（Partial Response Max
    imum Likelihood）による復号を行なうＰＲＭＬ処理手
    段と、 前記記録符号化手段により変換された前記符号化記録デ
    ータと、前記変換手段により前記記録符号に適合するよ
    うに変換された前記符号化エラー訂正符号とをプリコー
    ドするプリコード処理手段とをさらに有し、 前記書き込み手段は、前記符号化記録データと前記符号
    化エラー訂正符号との書き込みを、前記プリコード処理
    手段によりプリコ−ドされた前記符号化記録データと前
    記符号化エラー訂正符号とを前記記録媒体に書き込むこ
    とにより行ない、 前記ＰＲＭＬ処理手段は、前記読みだし手段により読み
    だされた、前記プリコード処理手段により符号化された
    前記符号化記録データと前記符号化エラー訂正符号との
    それぞれを、奇数系列と偶数系列との２つの系列毎に前
    記復号を行ない、 前記変換手段は、前記あらかじめ定めた値以外の値の挿
    入毎に、前記エラー訂正符号生成手段により生成された
    エラー訂正符号の奇数系列と偶数系列との並びの順番を
    入れ替え、 前記逆変換手段は、前記ＰＲＭＬ処理手段によって複合
    された前記符号化エラ−訂正符号から、前記変換手段に
    より挿入された値を削除し、前記挿入された値の削除毎
    に、前記エラー訂正符号の奇数系列と偶数系列との並び
    の順番を入れ替えることを特徴とする記録再生装置。
  4. 【請求項４】請求項１において、前記符号化記録データ
    を複数のセクタに分割し、前記複数のセクタの各々につ
    いての識別情報を含むＩＤ部を付加して記録する場合
    に、 前記エラー訂正符号生成手段は、前記ＩＤ部におけるデ
    ータについてのエラー訂正符号をさらに生成することを
    特徴とする記録再生装置。
  5. 【請求項５】請求項１において、 あらかじめ定めたデータのパタ−ンである同期パターン
    を、前記前記記録媒体に書き込む手段と、 前記あらかじめ定めた同期パターンと、前記読みだし手
    段により読みだされた読み出しデータのデータ列に含ま
    れるデータのパタ−ンとを順次比較し、同期パターンと
    所定数以上データが一致した場合に、当該同期パタ−ン
    と所定数以上データが一致したデータのパタ−ンを、同
    期パターンであるとみなす同期検出手段を有し、 前記同期パターンは、前記記録媒体に書き込まれる書き
    込みデータのデータ列に含まれ得る、前記同期パタ−ン
    に相当するデータのパタ−ン以外の、任意のデータのパ
    タ−ンと、前記所定のビット数以上一致しないデータの
    パタ−ンであり、前記任意のデータのパタ−ンは、前記
    同期パタ−ンに相当するデータのパタ−ンの一部を構成
    するデータを含むデータのパタ−ンを含むことを特徴と
    する記録再生装置。
  6. 【請求項６】請求項１において、前記エラー訂正手段
    は、前記エラー訂正を行なうために、前記読みだし手段
    により読みだされた前記符号化記録データと前記逆変換
    手段により逆変換された元のエラー訂正符号とに基づい
    て、前記エラーが発生していることを検出し、当該エラ
    ーが検出されたときに前記エラー訂正を行ない、 前記復号手段は、前記復号を行なう代わりに、前記エラ
    ー訂正手段による訂正が行なわれる前に、前記読みだし
    手段により読みだされた、前記記録符号化手段により変
    換された符号化記録データを、元の記録データに復号
    し、 前記復号手段により復号された記録データを一時的に蓄
    積する蓄積手段と、 前記エラー訂正手段により前記エラーが検出されたとき
    に、前記蓄積手段に蓄積されている、当該エラーが検出
    された前記符号化記録データに対応する記録データを読
    みだし、当該読みだした記録データを前記記録符号の符
    号化記録データに再変換し、当該再変換した符号化記録
    データを前記エラー訂正手段に送出し、前記エラー訂正
    を行なわせる制御手段とをさらに有し、 前記復号手段は、前記エラー訂正手段によりエラー訂正
    された符号化記録データを、元の記録データに再度復号
    することを特徴とする記録再生装置。
  7. 【請求項７】請求項３において、前記ラン長制限符号と
    して、（０，４，４）ＧＣＲ（グループ・コーデッド・
    レコーディング）を用い、 前記変換手段は、前記あらかじめ定めた値以外の値とし
    て１を挿入することを特徴とする記録再生装置。
  8. 【請求項８】データを符号化データに符号化するディジ
    タル処理装置において、 前記データを符号化データに符号化する符号化手段と、 前記符号化データの、エラーを訂正するためのエラー訂
    正符号を生成するエラー訂正符号生成手段とを有し、 前記符号化手段は、前記エラー訂正符号生成手段により
    生成されたエラー訂正符号をさらに符号化することを特
    徴とするディジタル処理装置。
  9. 【請求項９】請求項８において、 前記符号化手段により符号化されたエラー訂正符号を復
    号する復号手段と、 前記符号化手段により符号化された符号化データのエラ
    ー訂正を、当該符号化データについての、前記復号手段
    により復号されたエラー訂正符号に基づいて行なうエラ
    ー訂正手段とをさらに有し、 前記復号手段は、前記エラー訂正手段によりエラー訂正
    された、前記符号化データをさらに復号することを特徴
    とするディジタル処理装置。
  10. 【請求項１０】符号化されたエラー訂正符号が付加され
    ている、符号化されたデータを復号するディジタル処理
    装置であって、 前記符号化されたエラー訂正符号を復号する復号手段
    と、 前記符号化されたデータについて、当該データについて
    の、前記復号手段により復号されたエラー訂正符号に基
    づいて、エラー訂正を行なうエラー訂正手段とを有し、 前記復号手段は、前記エラー訂正手段によりエラー訂正
    された、前記符号化されたデータをさらに復号すること
    を特徴とするディジタル処理装置。
  11. 【請求項１１】記録すべきデータを所定の記録符号によ
    り変換して記録媒体に記録する記録再生装置におけるエ
    ラー訂正方法であって、 前記記録データを、前記記録符号の符号化記録データに
    変換するステップと、 変換された前記符号化記録データについて、エラーを訂
    正するためのエラー訂正符号を生成するステップと、 生成されたエラー訂正符号を、前記記録符号に適合する
    符号化エラー訂正符号に変換するステップと、 変換された前記符号化記録データと、前記記録符号に適
    合するように変換された前記符号化エラー訂正符号とを
    前記記録媒体に書き込むステップと、 前記記録媒体に書き込まれている、前記符号化記録デー
    タと前記符号化エラー訂正符号を読み出す読みだしステ
    ップと、 読みだされた、前記符号化エラー訂正符号を元のエラー
    訂正符号に逆変換するステップと、 読みだされた前記符号化記録データについて、当該符号
    化記録データについての、前記逆変換手段により逆変換
    された元のエラー訂正符号に基づいて、エラー訂正を行
    なうステップとを有することを特徴とするエラー訂正方
    法。
JP6194302A 1994-08-18 1994-08-18 記録再生装置、ディジタル信号処理装置およびエラー訂正方法 Withdrawn JPH0863905A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6194302A JPH0863905A (ja) 1994-08-18 1994-08-18 記録再生装置、ディジタル信号処理装置およびエラー訂正方法
EP95112865A EP0697696A3 (en) 1994-08-18 1995-08-16 Apparatus and method for correcting errors
US08/516,927 US5771248A (en) 1994-08-18 1995-08-18 Apparatus and method for error correction
US09/599,395 USRE39253E1 (en) 1994-08-18 2000-06-22 Apparatus and method for error correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6194302A JPH0863905A (ja) 1994-08-18 1994-08-18 記録再生装置、ディジタル信号処理装置およびエラー訂正方法

Publications (1)

Publication Number Publication Date
JPH0863905A true JPH0863905A (ja) 1996-03-08

Family

ID=16322348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6194302A Withdrawn JPH0863905A (ja) 1994-08-18 1994-08-18 記録再生装置、ディジタル信号処理装置およびエラー訂正方法

Country Status (3)

Country Link
US (2) US5771248A (ja)
EP (1) EP0697696A3 (ja)
JP (1) JPH0863905A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798595B2 (en) 2000-01-12 2004-09-28 Matsushita Electric Industrial Co., Ltd. Magnetic recording playback device
JP2007141341A (ja) * 2005-11-17 2007-06-07 Toshiba Corp 誤り訂正処理装置及び誤り訂正処理方法
JP2016533682A (ja) * 2013-08-23 2016-10-27 ユニバーシティー オブ サウス オーストラリアＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｓｏｕｔｈ Ａｕｓｔｒａｌｉａ 増強された船舶自動識別システム

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018778A (en) * 1996-05-03 2000-01-25 Netcell Corporation Disk array controller for reading/writing striped data using a single address counter for synchronously transferring data between data ports and buffer memory
JPH1093447A (ja) * 1996-09-17 1998-04-10 Uniden Corp 復号装置及び復号方法
JPH10107649A (ja) * 1996-09-30 1998-04-24 Sanyo Electric Co Ltd 符号誤り訂正／検出デコーダ
JP3286205B2 (ja) * 1997-04-08 2002-05-27 東芝デジタルメディアエンジニアリング株式会社 データ伝送システム、誤り訂正装置、誤り訂正方法及びｄｖｄ再生装置
US6009549A (en) * 1997-05-15 1999-12-28 Cirrus Logic, Inc. Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization
US6041430A (en) * 1997-11-03 2000-03-21 Sun Microsystems, Inc. Error detection and correction code for data and check code fields
JP2000148408A (ja) * 1998-11-17 2000-05-30 Nec Corp 磁気ディスク装置のデータチェック回路，同方式，および同方法
JP2002342942A (ja) * 2001-05-14 2002-11-29 Toshiba Corp 情報記憶媒体、情報記録方法、および情報記録再生装置
US7116736B2 (en) * 2002-01-02 2006-10-03 International Business Machines Corporation Method, system, and program for synchronization and resynchronization of a data stream
US7646829B2 (en) * 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US20070127458A1 (en) * 2005-12-06 2007-06-07 Micrel, Inc. Data communication method for detecting slipped bit errors in received data packets
JP4718340B2 (ja) * 2006-02-02 2011-07-06 富士通株式会社 ストレージシステム、制御方法及びプログラム
US7852671B2 (en) 2008-10-30 2010-12-14 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
WO2010064312A1 (ja) * 2008-12-04 2010-06-10 富士通株式会社 記憶装置および故障診断方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190934A (ja) 1986-02-18 1987-08-21 Toshiba Corp デ−タ復調装置
US4707681A (en) * 1986-04-24 1987-11-17 International Business Machines Corporation Method and apparatus for implementing optimum PRML codes
JP2900404B2 (ja) 1989-06-02 1999-06-02 カシオ計算機株式会社 売上データ処理装置
US5598422A (en) * 1990-04-30 1997-01-28 Dell Usa, L.P. Digital computer having an error correction code (ECC) system with comparator integrated into re-encoder
US5257270A (en) * 1990-12-26 1993-10-26 Eastman Kodak Company Shift-correction code rate-enhancing parity encoding/decoding
EP0503859B1 (en) * 1991-03-12 1998-01-21 Mitsubishi Denki Kabushiki Kaisha Digital signal recording method and apparatus
JP3140483B2 (ja) 1991-05-24 2001-03-05 株式会社日立製作所 同期データ取り込み方法および回路
EP0600137A1 (en) * 1992-11-30 1994-06-08 International Business Machines Corporation Method and apparatus for correcting errors in a memory
JP3160448B2 (ja) * 1993-11-30 2001-04-25 富士通株式会社 データ訂正装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798595B2 (en) 2000-01-12 2004-09-28 Matsushita Electric Industrial Co., Ltd. Magnetic recording playback device
JP2007141341A (ja) * 2005-11-17 2007-06-07 Toshiba Corp 誤り訂正処理装置及び誤り訂正処理方法
JP4679345B2 (ja) * 2005-11-17 2011-04-27 株式会社東芝 誤り訂正処理装置及び誤り訂正処理方法
JP2016533682A (ja) * 2013-08-23 2016-10-27 ユニバーシティー オブ サウス オーストラリアＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｓｏｕｔｈ Ａｕｓｔｒａｌｉａ 増強された船舶自動識別システム

Also Published As

Publication number Publication date
EP0697696A3 (en) 1996-07-10
US5771248A (en) 1998-06-23
EP0697696A2 (en) 1996-02-21
USRE39253E1 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
US5220568A (en) Shift correcting code for channel encoded data
US7530003B2 (en) Permuting MTR code with ECC without need for second MTR code
US6018304A (en) Method and apparatus for high-rate n/n+1 low-complexity modulation codes with adjustable codeword length and error control capability
US5844919A (en) Sector and track level error correction system for disc storage systems
US5757294A (en) Rate 24/25 modulation code for PRML recording channels
JP2664848B2 (ja) 符号化方法及び符号化装置
Cideciyan et al. Noise predictive maximum likelihood detection combined with parity-based post-processing
US6185173B1 (en) Sampled amplitude read channel employing a trellis sequence detector matched to a channel code constraint and a post processor for correcting errors in the detected binary sequence using the signal samples and an error syndrome
JPH0863905A (ja) 記録再生装置、ディジタル信号処理装置およびエラー訂正方法
US6505320B1 (en) Multiple-rate channel ENDEC in a commuted read/write channel for disk storage systems
KR19990044116A (ko) 3웨이 바이트 인터리빙된 ｅｃｃ를 갖는 비트 인터리빙된 16/17 비율 변조 코드
US7719444B2 (en) Modulation coding
US20080235556A1 (en) Reverse concatenation for product codes
JP3363432B2 (ja) データ符号化システム
KR100506070B1 (ko) 고밀도데이터의기록/재생을위한부호화/복호화방법
JP2002319242A (ja) 記録方法、記録装置、伝送装置、再生方法、再生装置、受信装置、記録媒体及び伝送媒体
KR101211244B1 (ko) 모듈레이션 코딩 및 디코딩
US6229458B1 (en) Rate 32/34 (D=0, G=9/I=9) modulation code with parity for a recording channel
JP3950579B2 (ja) 符号化方法およびこれを用いた記録再生装置
KR100408532B1 (ko) 데이타저장기기의prml코드생성방법
US6985320B2 (en) Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
Lee et al. Error correcting run-length limited codes for magnetic recording
JP2005064608A (ja) 信号処理方法及び信号処理回路
JP2004071051A (ja) 符号化装置および方法、復号化装置および方法、記録装置および方法、再生装置および方法、ならびに、記録再生装置
Kuznetsov Coded modulation for E/sup 2/PR4 and ME/sup 2/PR4 channels

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040130