JP3454669B2 - Ｃｄ−ｒｏｍデコーダ - Google Patents
Ｃｄ−ｒｏｍデコーダInfo
- Publication number
- JP3454669B2 JP3454669B2 JP13255197A JP13255197A JP3454669B2 JP 3454669 B2 JP3454669 B2 JP 3454669B2 JP 13255197 A JP13255197 A JP 13255197A JP 13255197 A JP13255197 A JP 13255197A JP 3454669 B2 JP3454669 B2 JP 3454669B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- circuit
- rom data
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、記録媒体から読み
出されるデジタルデータに対して、データの符号誤りを
訂正した後にコンピュータ機器へデータを転送するＣＤ
−ＲＯＭデコーダに関する。 【０００２】 【従来の技術】従来よりデジタルオーディオに用いられ
ているコンパクトディスク（ＣＤ）をデジタルデータの
読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−Ｒ
ＯＭシステムにおいては、ディスクから読み出されるデ
ータの信頼性を高めるために、読み出されたデジタルデ
ータに対して符号誤りの訂正処理が２重に施される。こ
れらの訂正処理は、ディスクからデジタルデータを読み
出す再生ユニット側で１回目を実行し、この再生ユニッ
トに接続されるＣＤ−ＲＯＭデコーダで２回目を実行す
るように構成される。 【０００３】図３は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図である。コンパクトディスクに照射された
光の反射光を取り込むピックアップ部１は、ディスクに
書き込まれたデジタルデータを読み取って、所定のフォ
ーマットに準じたデジタルデータをシリアルに出力す
る。デジタル信号処理回路２は、ピックアップ部１から
入力されるデジタルデータに対してＣＤフォーマットに
基づいた信号処理を施し、ＣＤ−ＲＯＭデータをＣＤ−
ＲＯＭデコーダ３に入力する。このデジタル信号処理回
路２での信号処理においては、デジタルオーディオ用の
ＣＤシステムとの互換性が保たれており、１４ビットで
構成されるデジタルデータの８ビットへの復調や、リー
ドソロモン符号に基づく符号誤りの検出等が行われる。 【０００４】デジタル信号処理回路２から出力されるＣ
Ｄ−ＲＯＭデータは、図４に示すように、２４バイト×
９８フレームの合計２３５２バイトを１ブロックとして
構成される。この２３５２バイトは、同期信号（１２バ
イト）、ヘッダ（４バイト）、ユーザデータ（２０４８
バイト）、誤り検出符号ＥＤＣ（４ビット）及び誤り訂
正符号ＥＣＣ（２７６バイト）にれぞれ割り当てられ
る。ＣＤ−ＲＯＭデータの場合、１ブロックのデータう
ち、同期信号１２バイトを除いた２３４０バイトにはス
クランブル処理が施されており、再生時にディスクラン
ブル処理が施されて元のデータに戻される。 【０００５】ＣＤ−ＲＯＭデコーダ３は、デジタル信号
処理回路２からＣＤ−ＲＯＭデータを受けるＤＳＰイン
タフェース４、デジタル信号処理回路２において見逃さ
れたＣＤ−ＲＯＭデータの符号誤りを検出、訂正するエ
ラー訂正部５及び、所定の処理が完了したＣＤ−ＲＯＭ
データをホストコンピュータへ送り出すホストインタフ
ェース６からなり、各部の動作が制御マイコン７によっ
て制御されるように構成される。ＤＳＰインタフェース
４は、デジタル信号処理回路２とのインタフェースを成
すと共に、取り込んだＣＤ−ＲＯＭデータの同期信号を
検出して各部の動作タイミングを決定するためのシステ
ムクロックを作成する。さらに、ＤＳＰインタフェース
４は、ディスクランブル処理を施してＣＤ−ＲＯＭデー
タを元のデータに戻した後に、このＣＤ−ＲＯＭデータ
をＣＤ−ＲＯＭデコーダ３に接続されたバッファＲＡＭ
８に書き込む。エラー訂正部５は、ＤＳＰインタフェー
ス４からバッファＲＡＭ８に書き込まれたＣＤ−ＲＯＭ
データを１ブロック（９８フレーム）毎に取り込み、誤
り検出符号ＥＤＣ及び誤り訂正符号ＥＣＣに基づく訂正
処理を行い、バッファＲＡＭ８に記憶されたデータの
内、誤りのあるデータについて訂正処理された正しいデ
ータに書き換える。そして、ホストインタフェース６
は、エラー訂正部５からバッファＲＡＭ８に書き込まれ
たＣＤ−ＲＯＭデータを読み出してホストコンピュータ
に出力すると共に、ホストコンピュータからの各種コマ
ンドを取り込み、制御マイコン７に与える。 【０００６】制御マイコン７は、ＲＯＭ及びＲＡＭを内
蔵した所謂ワンチップマイコンで構成され、ＲＯＭに記
憶された制御プログラムに従ってＣＤ−ＲＯＭデコーダ
３の動作を制御すると共に、ホストコンピュータからホ
ストインタフェースを通して入力されるコマンドデータ
あるいはデジタル信号処理回路２からＣＤ−ＲＯＭデー
タとは別に入力されるサブコードデータを一旦ＲＡＭに
記憶する。これにより制御マイコン７は、ホストコンピ
ュータからの指示に応答してＣＤ−ＲＯＭデコーダ３を
動作させると共に、サブコードデータを９８フレーム毎
に所定のフォーマットに整えてホストインタフェース６
からホストコンピュータに送出する。 【０００７】 【発明が解決しようとする課題】ＣＤ−ＲＯＭシステム
の多機能化に伴い、制御マイコン７の動作が複雑になる
と、制御マイコン７で取り扱われるデータは多くなる。
即ち、制御マイコン７では、デジタル信号処理回路１２
から取り込まれるサブコードデータやホストコンピュー
タから取り込まれるコマンドデータに基づいて各部の動
作の制御が行われるため、多彩な機能を実現させる際に
は、多くのサブコードデータやコマンドデータが取り込
まれる。しかしながら、ワンチップマイコンで構成され
る制御マイコン７は、内蔵されるＲＡＭの容量に制限が
あるため、サブコードデータやコマンドデータ等を多く
保持することができない。従って、ＣＤ−ＲＯＭシステ
ムの多機能化のためには、制御マイコン７に専用のＲＡ
Ｍ等を増設する必要があり、大幅なコストアップを招く
という問題が生じる。 【０００８】そこで本発明は、コストアップを抑制しな
がら、ＣＤ−ＲＯＭシステムを多機能化できるようにす
ることを目的とする。 【０００９】 【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、記録媒体から読み出されるデジタルデータに対して
所定のフォーマットに従う信号処理を施すデジタル信号
処理回路から、制御回路の指示に応答して上記所定のフ
ォーマットに準じたＲＯＭデータを受け取り、このＲＯ
Ｍデータの符号の誤りを訂正した後にＲＯＭデータをコ
ンピュータ機器に供給するＣＤ−ＲＯＭデコーダにおい
て、上記デジタル信号処理回路からＲＯＭデータを取り
込んでメモリ回路に書き込む入力インタフェース回路
と、上記入力インタフェース回路から書き込まれたＲＯ
Ｍデータを上記メモリ回路から読み出し、ＲＯＭデータ
に含まれる符号誤りを検出して訂正した後にＲＯＭデー
タを再度上記メモリ回路に書き込むエラー訂正回路と、
上記エラー訂正回路から書き込まれたＲＯＭデータを上
記メモリ回路から読み出して出力する出力インタフェー
ス回路と、上記制御回路に取り込まれる制御データを読
み込んで上記メモリ回路に書き込むメモリアクセス回路
と、を備えたことにある。 【００１０】本発明によれば、ＲＯＭデータの書き込み
及び読み出しが繰り返されるメモリ回路にデータを直接
書き込むメモリアクセス回路をＣＤ−ＲＯＭデコーダに
内蔵させたことで、ＣＤ−ＲＯＭデコーダの各部の動作
を制御する制御回路（マイコン）に取り込まれるデータ
の一部をメモリ回路に一時的に格納することができる。
従って、制御回路で取り扱うことのできるデータ量が多
くなり、複雑な制御動作にも対応できるようになる。 【００１１】 【発明の実施の形態】図１は、本発明のＣＤ−ＲＯＭデ
コーダを採用したＣＤ−ＲＯＭシステムの構成を示すブ
ロック図である。ピックアップ部１１は、記録媒体とし
てのディスクからの反射光を取り込むことでディスクに
書き込まれたデータを読み取り、５８８ビットを１フレ
ームとするデジタルデータを出力する。このデジタルデ
ータは、図２に示すように、各フレームの始まりの２４
ビットが同期信号に割り当てられ、その後に３ビットの
接続ビットを挟んで１４ビットずつ繰り返しデータビッ
トに割り当てられる。デジタル信号処理回路１２は、ピ
ックアップ部１１から入力される上述のデジタルデータ
に対してＥＦＭ(Eight to Fourteen Modulation)復調を
施し、１つのデータを１４ビットから８ビットに変換す
る。ＥＦＭとは、本来８ビットのデータを１４ビットの
データに変換してディスクに記録する変調方式であり、
データの書き込み時には８ビットから１４ビットへの変
調が成され、データの再生時には１４ビットから８ビッ
トへの復調が成される。また、このＥＦＭ復調の際に
は、同期信号に続く最初のデータビットから８ビットの
サブコードデータが取り出されると共に、残されたデー
タビットから３２バイトのＣＤ−ＲＯＭデータが得ら
れ、それぞれが別々に取り扱われることになる。さら
に、３２バイトのＣＤ−ＲＯＭデータに対しては、ＣＩ
ＣＲ(Cross-Interleave Reed-Solomon Code)復号と称さ
れる誤り訂正処理が施されて最終的に１フレームが２４
バイトのＣＤ−ＲＯＭデータが出力され、このＣＤ−Ｒ
ＯＭデータがＣＤ−ＲＯＭデコーダ１３に入力される。
このＣＤ−ＲＯＭデータについては、９８フレーム（２
３５２バイト）が１ブロックとして取り扱われ、図４に
示すように、同期信号やヘッダを表す所定のフォーマッ
トを構成する。 【００１２】ＣＤ−ＲＯＭデコーダ１３は、ＣＤ−ＲＯ
Ｍデータを受けるＤＳＰインタフェース１４、ＣＤ−Ｒ
ＯＭデータの符号誤りを検出、訂正するエラー訂正部１
５、所定の処理を完了したＣＤ−ＲＯＭデータを送り出
すホストインタフェース１６及び、バッファＲＡＭ１９
にデータを直接書き込むＲＡＭアクセス部１７からな
り、これら各部が制御マイコン１８の指示によって所定
のタイミングで動作するように構成される。ここで、Ｄ
ＳＰインタフェース１４、エラー訂正部１５及びホスト
インタフェース１６は、図３のＣＤ−ＲＯＭデコーダ３
のものと同一で、ＤＳＰインタフェース１４でディスク
ランブル処理されたＣＤ−ＲＯＭデータがバッファＲＡ
Ｍ１９に書き込まれ、このＣＤ−ＲＯＭデータがエラー
訂正部１５で符号誤りを訂正された後に、ホストインタ
フェース１６からホストコンピュータ１０に出力され
る。 【００１３】本発明の特徴とするところは、データをバ
ッファＲＡＭ１９に直接書き込むＲＡＭアクセス部１７
をＣＤ−ＲＯＭデコーダ１３に内蔵させたことにある。
これにより、デジタル信号処理回路１２でＣＤ−ＲＯＭ
データから分離されるサブコードデータが、制御マイコ
ン１８に取り込まれ、制御マイコン１８に内蔵されるＲ
ＡＭに一旦記憶された後、制御マイコン１８からＲＡＭ
アクセス部１７に読み込まれてバッファＲＡＭ１９に書
き込まれるようになる。また、ホストインタフェース回
路１６から出力されるＣＤ−ＲＯＭデータの一部が、ホ
ストコンピュータ１０へ転送されると同時にバッファＲ
ＡＭ１９に書き込まれるようになる。 【００１４】制御マイコン１８は、データ保持用のＲＡ
Ｍを内蔵するワンチップマイコンで構成され、動作プロ
グラムに従ってＣＤ−ＲＯＭデコーダ１３の各部の動作
を制御する。また、制御マイコン１８は、デジタル信号
処理回路１２からサブコードデータを受け取り、ホスト
コンピュータ１０からコマンドデータを受け取って内蔵
のＲＡＭに一時的に保持する。このとき、内蔵のＲＡＭ
に保持しきれないサブコードデータやコマンドデータ
は、ＣＤ−ＲＯＭデコーダ１３のＲＡＭアクセス部１７
に送られ、バッファＲＡＭ１９に書き込まれる。バッフ
ァＲＡＭ１９は、ＣＤ−ＲＯＭデコーダ１３のＤＳＰイ
ンタフェース１４から１フレーム単位で書き込まれるＣ
Ｄ−ＲＯＭデータを保持すると共に、ＲＡＭアクセス部
１７から書き込まれるサブコードデータを保持する。通
常、このバッファＲＡＭ１９は、１フレーム分のＣＤ−
ＲＯＭデータを記憶するに十分な容量を有しており、一
部の領域が未使用の状態で残されている。そこで、バッ
ファＲＡＭ１９の未使用領域をサブコードデータの保持
用に割り当て、ＣＤ−ＲＯＭデコーダ１３のＲＡＭアク
セス部１７からのアクセスが可能なようにしている。こ
れにより、新たなメモリの増設を必要とせずに制御マイ
コン１８で取り扱われるデータ量を多くすることができ
る。 【００１５】ホストコンピュータ１０は、例えば、各種
アプリケーションを実行するパソコンであり、ＣＤ−Ｒ
ＯＭデコーダ１３のホストインタフェース１６から出力
されるＣＤ−ＲＯＭデータを順次取り込むと共に、制御
マイコン１８に対して各種のコマンドデータを供給す
る。ホストインタフェース１６から出力されるＣＤ−Ｒ
ＯＭデータは、このホストコンピュータ１０に対応して
フォーマットが構成されており、このＣＤ−ＲＯＭデー
タに対するＲＡＭアクセス部１７への取り込みのタイミ
ングがホストコンピュータ１０から制御マイコン１８に
供給されるコマンドデータにより設定される。 【００１６】 【発明の効果】本発明によれば、ＣＤ−ＲＯＭデコーダ
に接続されるバッファＲＡＭに、制御マイコンからデー
タを直接書き込むことができるようになり、制御マイコ
ンの取り扱いデータ量を実質的に多くすることができ
る。従って、ＣＤ−ＲＯＭデコーダの利用範囲を広げる
ことができ、ＣＤ−ＲＯＭシステムの多機能化に対応で
きるようになる。
出されるデジタルデータに対して、データの符号誤りを
訂正した後にコンピュータ機器へデータを転送するＣＤ
−ＲＯＭデコーダに関する。 【０００２】 【従来の技術】従来よりデジタルオーディオに用いられ
ているコンパクトディスク（ＣＤ）をデジタルデータの
読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−Ｒ
ＯＭシステムにおいては、ディスクから読み出されるデ
ータの信頼性を高めるために、読み出されたデジタルデ
ータに対して符号誤りの訂正処理が２重に施される。こ
れらの訂正処理は、ディスクからデジタルデータを読み
出す再生ユニット側で１回目を実行し、この再生ユニッ
トに接続されるＣＤ−ＲＯＭデコーダで２回目を実行す
るように構成される。 【０００３】図３は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図である。コンパクトディスクに照射された
光の反射光を取り込むピックアップ部１は、ディスクに
書き込まれたデジタルデータを読み取って、所定のフォ
ーマットに準じたデジタルデータをシリアルに出力す
る。デジタル信号処理回路２は、ピックアップ部１から
入力されるデジタルデータに対してＣＤフォーマットに
基づいた信号処理を施し、ＣＤ−ＲＯＭデータをＣＤ−
ＲＯＭデコーダ３に入力する。このデジタル信号処理回
路２での信号処理においては、デジタルオーディオ用の
ＣＤシステムとの互換性が保たれており、１４ビットで
構成されるデジタルデータの８ビットへの復調や、リー
ドソロモン符号に基づく符号誤りの検出等が行われる。 【０００４】デジタル信号処理回路２から出力されるＣ
Ｄ−ＲＯＭデータは、図４に示すように、２４バイト×
９８フレームの合計２３５２バイトを１ブロックとして
構成される。この２３５２バイトは、同期信号（１２バ
イト）、ヘッダ（４バイト）、ユーザデータ（２０４８
バイト）、誤り検出符号ＥＤＣ（４ビット）及び誤り訂
正符号ＥＣＣ（２７６バイト）にれぞれ割り当てられ
る。ＣＤ−ＲＯＭデータの場合、１ブロックのデータう
ち、同期信号１２バイトを除いた２３４０バイトにはス
クランブル処理が施されており、再生時にディスクラン
ブル処理が施されて元のデータに戻される。 【０００５】ＣＤ−ＲＯＭデコーダ３は、デジタル信号
処理回路２からＣＤ−ＲＯＭデータを受けるＤＳＰイン
タフェース４、デジタル信号処理回路２において見逃さ
れたＣＤ−ＲＯＭデータの符号誤りを検出、訂正するエ
ラー訂正部５及び、所定の処理が完了したＣＤ−ＲＯＭ
データをホストコンピュータへ送り出すホストインタフ
ェース６からなり、各部の動作が制御マイコン７によっ
て制御されるように構成される。ＤＳＰインタフェース
４は、デジタル信号処理回路２とのインタフェースを成
すと共に、取り込んだＣＤ−ＲＯＭデータの同期信号を
検出して各部の動作タイミングを決定するためのシステ
ムクロックを作成する。さらに、ＤＳＰインタフェース
４は、ディスクランブル処理を施してＣＤ−ＲＯＭデー
タを元のデータに戻した後に、このＣＤ−ＲＯＭデータ
をＣＤ−ＲＯＭデコーダ３に接続されたバッファＲＡＭ
８に書き込む。エラー訂正部５は、ＤＳＰインタフェー
ス４からバッファＲＡＭ８に書き込まれたＣＤ−ＲＯＭ
データを１ブロック（９８フレーム）毎に取り込み、誤
り検出符号ＥＤＣ及び誤り訂正符号ＥＣＣに基づく訂正
処理を行い、バッファＲＡＭ８に記憶されたデータの
内、誤りのあるデータについて訂正処理された正しいデ
ータに書き換える。そして、ホストインタフェース６
は、エラー訂正部５からバッファＲＡＭ８に書き込まれ
たＣＤ−ＲＯＭデータを読み出してホストコンピュータ
に出力すると共に、ホストコンピュータからの各種コマ
ンドを取り込み、制御マイコン７に与える。 【０００６】制御マイコン７は、ＲＯＭ及びＲＡＭを内
蔵した所謂ワンチップマイコンで構成され、ＲＯＭに記
憶された制御プログラムに従ってＣＤ−ＲＯＭデコーダ
３の動作を制御すると共に、ホストコンピュータからホ
ストインタフェースを通して入力されるコマンドデータ
あるいはデジタル信号処理回路２からＣＤ−ＲＯＭデー
タとは別に入力されるサブコードデータを一旦ＲＡＭに
記憶する。これにより制御マイコン７は、ホストコンピ
ュータからの指示に応答してＣＤ−ＲＯＭデコーダ３を
動作させると共に、サブコードデータを９８フレーム毎
に所定のフォーマットに整えてホストインタフェース６
からホストコンピュータに送出する。 【０００７】 【発明が解決しようとする課題】ＣＤ−ＲＯＭシステム
の多機能化に伴い、制御マイコン７の動作が複雑になる
と、制御マイコン７で取り扱われるデータは多くなる。
即ち、制御マイコン７では、デジタル信号処理回路１２
から取り込まれるサブコードデータやホストコンピュー
タから取り込まれるコマンドデータに基づいて各部の動
作の制御が行われるため、多彩な機能を実現させる際に
は、多くのサブコードデータやコマンドデータが取り込
まれる。しかしながら、ワンチップマイコンで構成され
る制御マイコン７は、内蔵されるＲＡＭの容量に制限が
あるため、サブコードデータやコマンドデータ等を多く
保持することができない。従って、ＣＤ−ＲＯＭシステ
ムの多機能化のためには、制御マイコン７に専用のＲＡ
Ｍ等を増設する必要があり、大幅なコストアップを招く
という問題が生じる。 【０００８】そこで本発明は、コストアップを抑制しな
がら、ＣＤ−ＲＯＭシステムを多機能化できるようにす
ることを目的とする。 【０００９】 【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、記録媒体から読み出されるデジタルデータに対して
所定のフォーマットに従う信号処理を施すデジタル信号
処理回路から、制御回路の指示に応答して上記所定のフ
ォーマットに準じたＲＯＭデータを受け取り、このＲＯ
Ｍデータの符号の誤りを訂正した後にＲＯＭデータをコ
ンピュータ機器に供給するＣＤ−ＲＯＭデコーダにおい
て、上記デジタル信号処理回路からＲＯＭデータを取り
込んでメモリ回路に書き込む入力インタフェース回路
と、上記入力インタフェース回路から書き込まれたＲＯ
Ｍデータを上記メモリ回路から読み出し、ＲＯＭデータ
に含まれる符号誤りを検出して訂正した後にＲＯＭデー
タを再度上記メモリ回路に書き込むエラー訂正回路と、
上記エラー訂正回路から書き込まれたＲＯＭデータを上
記メモリ回路から読み出して出力する出力インタフェー
ス回路と、上記制御回路に取り込まれる制御データを読
み込んで上記メモリ回路に書き込むメモリアクセス回路
と、を備えたことにある。 【００１０】本発明によれば、ＲＯＭデータの書き込み
及び読み出しが繰り返されるメモリ回路にデータを直接
書き込むメモリアクセス回路をＣＤ−ＲＯＭデコーダに
内蔵させたことで、ＣＤ−ＲＯＭデコーダの各部の動作
を制御する制御回路（マイコン）に取り込まれるデータ
の一部をメモリ回路に一時的に格納することができる。
従って、制御回路で取り扱うことのできるデータ量が多
くなり、複雑な制御動作にも対応できるようになる。 【００１１】 【発明の実施の形態】図１は、本発明のＣＤ−ＲＯＭデ
コーダを採用したＣＤ−ＲＯＭシステムの構成を示すブ
ロック図である。ピックアップ部１１は、記録媒体とし
てのディスクからの反射光を取り込むことでディスクに
書き込まれたデータを読み取り、５８８ビットを１フレ
ームとするデジタルデータを出力する。このデジタルデ
ータは、図２に示すように、各フレームの始まりの２４
ビットが同期信号に割り当てられ、その後に３ビットの
接続ビットを挟んで１４ビットずつ繰り返しデータビッ
トに割り当てられる。デジタル信号処理回路１２は、ピ
ックアップ部１１から入力される上述のデジタルデータ
に対してＥＦＭ(Eight to Fourteen Modulation)復調を
施し、１つのデータを１４ビットから８ビットに変換す
る。ＥＦＭとは、本来８ビットのデータを１４ビットの
データに変換してディスクに記録する変調方式であり、
データの書き込み時には８ビットから１４ビットへの変
調が成され、データの再生時には１４ビットから８ビッ
トへの復調が成される。また、このＥＦＭ復調の際に
は、同期信号に続く最初のデータビットから８ビットの
サブコードデータが取り出されると共に、残されたデー
タビットから３２バイトのＣＤ−ＲＯＭデータが得ら
れ、それぞれが別々に取り扱われることになる。さら
に、３２バイトのＣＤ−ＲＯＭデータに対しては、ＣＩ
ＣＲ(Cross-Interleave Reed-Solomon Code)復号と称さ
れる誤り訂正処理が施されて最終的に１フレームが２４
バイトのＣＤ−ＲＯＭデータが出力され、このＣＤ−Ｒ
ＯＭデータがＣＤ−ＲＯＭデコーダ１３に入力される。
このＣＤ−ＲＯＭデータについては、９８フレーム（２
３５２バイト）が１ブロックとして取り扱われ、図４に
示すように、同期信号やヘッダを表す所定のフォーマッ
トを構成する。 【００１２】ＣＤ−ＲＯＭデコーダ１３は、ＣＤ−ＲＯ
Ｍデータを受けるＤＳＰインタフェース１４、ＣＤ−Ｒ
ＯＭデータの符号誤りを検出、訂正するエラー訂正部１
５、所定の処理を完了したＣＤ−ＲＯＭデータを送り出
すホストインタフェース１６及び、バッファＲＡＭ１９
にデータを直接書き込むＲＡＭアクセス部１７からな
り、これら各部が制御マイコン１８の指示によって所定
のタイミングで動作するように構成される。ここで、Ｄ
ＳＰインタフェース１４、エラー訂正部１５及びホスト
インタフェース１６は、図３のＣＤ−ＲＯＭデコーダ３
のものと同一で、ＤＳＰインタフェース１４でディスク
ランブル処理されたＣＤ−ＲＯＭデータがバッファＲＡ
Ｍ１９に書き込まれ、このＣＤ−ＲＯＭデータがエラー
訂正部１５で符号誤りを訂正された後に、ホストインタ
フェース１６からホストコンピュータ１０に出力され
る。 【００１３】本発明の特徴とするところは、データをバ
ッファＲＡＭ１９に直接書き込むＲＡＭアクセス部１７
をＣＤ−ＲＯＭデコーダ１３に内蔵させたことにある。
これにより、デジタル信号処理回路１２でＣＤ−ＲＯＭ
データから分離されるサブコードデータが、制御マイコ
ン１８に取り込まれ、制御マイコン１８に内蔵されるＲ
ＡＭに一旦記憶された後、制御マイコン１８からＲＡＭ
アクセス部１７に読み込まれてバッファＲＡＭ１９に書
き込まれるようになる。また、ホストインタフェース回
路１６から出力されるＣＤ−ＲＯＭデータの一部が、ホ
ストコンピュータ１０へ転送されると同時にバッファＲ
ＡＭ１９に書き込まれるようになる。 【００１４】制御マイコン１８は、データ保持用のＲＡ
Ｍを内蔵するワンチップマイコンで構成され、動作プロ
グラムに従ってＣＤ−ＲＯＭデコーダ１３の各部の動作
を制御する。また、制御マイコン１８は、デジタル信号
処理回路１２からサブコードデータを受け取り、ホスト
コンピュータ１０からコマンドデータを受け取って内蔵
のＲＡＭに一時的に保持する。このとき、内蔵のＲＡＭ
に保持しきれないサブコードデータやコマンドデータ
は、ＣＤ−ＲＯＭデコーダ１３のＲＡＭアクセス部１７
に送られ、バッファＲＡＭ１９に書き込まれる。バッフ
ァＲＡＭ１９は、ＣＤ−ＲＯＭデコーダ１３のＤＳＰイ
ンタフェース１４から１フレーム単位で書き込まれるＣ
Ｄ−ＲＯＭデータを保持すると共に、ＲＡＭアクセス部
１７から書き込まれるサブコードデータを保持する。通
常、このバッファＲＡＭ１９は、１フレーム分のＣＤ−
ＲＯＭデータを記憶するに十分な容量を有しており、一
部の領域が未使用の状態で残されている。そこで、バッ
ファＲＡＭ１９の未使用領域をサブコードデータの保持
用に割り当て、ＣＤ−ＲＯＭデコーダ１３のＲＡＭアク
セス部１７からのアクセスが可能なようにしている。こ
れにより、新たなメモリの増設を必要とせずに制御マイ
コン１８で取り扱われるデータ量を多くすることができ
る。 【００１５】ホストコンピュータ１０は、例えば、各種
アプリケーションを実行するパソコンであり、ＣＤ−Ｒ
ＯＭデコーダ１３のホストインタフェース１６から出力
されるＣＤ−ＲＯＭデータを順次取り込むと共に、制御
マイコン１８に対して各種のコマンドデータを供給す
る。ホストインタフェース１６から出力されるＣＤ−Ｒ
ＯＭデータは、このホストコンピュータ１０に対応して
フォーマットが構成されており、このＣＤ−ＲＯＭデー
タに対するＲＡＭアクセス部１７への取り込みのタイミ
ングがホストコンピュータ１０から制御マイコン１８に
供給されるコマンドデータにより設定される。 【００１６】 【発明の効果】本発明によれば、ＣＤ−ＲＯＭデコーダ
に接続されるバッファＲＡＭに、制御マイコンからデー
タを直接書き込むことができるようになり、制御マイコ
ンの取り扱いデータ量を実質的に多くすることができ
る。従って、ＣＤ−ＲＯＭデコーダの利用範囲を広げる
ことができ、ＣＤ−ＲＯＭシステムの多機能化に対応で
きるようになる。
【図面の簡単な説明】
【図１】本発明のＣＤ−ＲＯＭデコーダを用いたＣＤ−
ＲＯＭシステムの構成を示すブロック図である。 【図２】ディスクから読み出されるデータの状態を示す
図である。 【図３】従来のＣＤ−ＲＯＭシステムの構成を示すブロ
ック図である。 【図４】ＣＤ−ＲＯＭデータのフォーマットを示す図で
ある。 【符号の説明】 １、１１ ピックアップ部 ２、１２ デジタル信号処理回路 ３、１３ ＣＤ−ＲＯＭデコーダ ４、１４ ＤＳＰインタフェース ５、１５ エラー訂正部 ６、１６ ホストインタフェース ７、１８ 制御マイコン ８、１９ バッファＲＡＭ １０ ホストコンピュータ １７ ＲＡＭアクセス部
ＲＯＭシステムの構成を示すブロック図である。 【図２】ディスクから読み出されるデータの状態を示す
図である。 【図３】従来のＣＤ−ＲＯＭシステムの構成を示すブロ
ック図である。 【図４】ＣＤ−ＲＯＭデータのフォーマットを示す図で
ある。 【符号の説明】 １、１１ ピックアップ部 ２、１２ デジタル信号処理回路 ３、１３ ＣＤ−ＲＯＭデコーダ ４、１４ ＤＳＰインタフェース ５、１５ エラー訂正部 ６、１６ ホストインタフェース ７、１８ 制御マイコン ８、１９ バッファＲＡＭ １０ ホストコンピュータ １７ ＲＡＭアクセス部
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11B 20/10
G06F 11/10
G06F 3/06,3/08
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 メモリ回路に接続され、記録媒体から読
み出されるデジタルデータに対して所定のフォーマット
に従う信号処理を施すデジタル信号処理回路から、制御
回路の指示に応答して上記所定のフォーマットに準じた
ＲＯＭデータを受け取り、このＲＯＭデータの符号の誤
りを訂正した後にＲＯＭデータをコンピュータ機器に供
給するＣＤ−ＲＯＭデコーダにおいて、上記デジタル信
号処理回路からＲＯＭデータを取り込んで上記メモリ回
路に書き込む入力インタフェース回路と、上記入力イン
タフェース回路から書き込まれたＲＯＭデータを上記メ
モリ回路から読み出し、ＲＯＭデータに含まれる符号誤
りを検出して訂正した後にＲＯＭデータを再度上記メモ
リ回路に書き込むエラー訂正回路と、上記エラー訂正回
路から書き込まれたＲＯＭデータを上記メモリ回路から
読み出して出力する出力インタフェース回路と、上記制
御回路に取り込まれる制御データを上記制御回路から読
み込んで上記メモリ回路に書き込むメモリアクセス回路
と、を備えたことを特徴とするＣＤ−ＲＯＭデコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13255197A JP3454669B2 (ja) | 1997-05-22 | 1997-05-22 | Ｃｄ−ｒｏｍデコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13255197A JP3454669B2 (ja) | 1997-05-22 | 1997-05-22 | Ｃｄ−ｒｏｍデコーダ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31753792A Division JP3152525B2 (ja) | 1992-11-20 | 1992-11-26 | Ｃｄ−ｒｏｍデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116205A JPH10116205A (ja) | 1998-05-06 |
| JP3454669B2 true JP3454669B2 (ja) | 2003-10-06 |
Family
ID=15083942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13255197A Expired - Lifetime JP3454669B2 (ja) | 1997-05-22 | 1997-05-22 | Ｃｄ−ｒｏｍデコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454669B2 (ja) |
-
1997
- 1997-05-22 JP JP13255197A patent/JP3454669B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10116205A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100424377B1 (ko) | Cd플레이어에이용하는cd-rom디코더 | |
| US5499252A (en) | CD-ROM decoder having means for reading selected data from a CD into a memory | |
| US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
| US7149171B2 (en) | Apparatus for writing data and method for generating DVD format data | |
| JP2003516598A (ja) | 誤り訂正装置 | |
| US6216201B1 (en) | Data processing apparatus using paged buffer memory for efficiently processing data of a compact digital disk | |
| US6243845B1 (en) | Code error correcting and detecting apparatus | |
| JPH08106733A (ja) | 情報記憶媒体利用システム | |
| JP3454669B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP2854208B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3152525B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3524828B2 (ja) | 符号誤り訂正検出装置 | |
| JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
| JP3670758B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP2539417B2 (ja) | 情報記録方式 | |
| JP3759992B2 (ja) | 記録情報再生装置 | |
| JP3637604B2 (ja) | 情報再生装置及び方法 | |
| JP3427051B2 (ja) | 符号誤り検出回路 | |
| JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
| JPH1116298A (ja) | 符号誤り訂正検出装置 | |
| JPH0917124A (ja) | ディスク再生装置 | |
| TW425545B (en) | Coding error correction detection device | |
| JP3515446B2 (ja) | デジタルデータのバッファリング方法 | |
| JP2646587B2 (ja) | 記録信号形成回路 | |
| JP2000285601A (ja) | ディスク再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |