JP3427051B2 - 符号誤り検出回路 - Google Patents

符号誤り検出回路

Info

Publication number
JP3427051B2
JP3427051B2 JP2000324981A JP2000324981A JP3427051B2 JP 3427051 B2 JP3427051 B2 JP 3427051B2 JP 2000324981 A JP2000324981 A JP 2000324981A JP 2000324981 A JP2000324981 A JP 2000324981A JP 3427051 B2 JP3427051 B2 JP 3427051B2
Authority
JP
Japan
Prior art keywords
mode information
register
data
circuit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000324981A
Other languages
English (en)
Other versions
JP2001160270A (ja
Inventor
眞一郎 富澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000324981A priority Critical patent/JP3427051B2/ja
Publication of JP2001160270A publication Critical patent/JP2001160270A/ja
Application granted granted Critical
Publication of JP3427051B2 publication Critical patent/JP3427051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、大容量のディスク
媒体を読み出し専用メモリとして用いるディスクシステ
ムにおいて、ディスクから読み出されるデジタルデータ
に含まれる符号誤りを検出する符号誤り検出回路に関す
る。 【0002】 【従来の技術】従来より、デジタルオーディオに用いら
れているコンパクトディスク(CD)をデジタルデータ
の読み出し専用メモリ(ROM)として活用するCD−
ROMシステムにおいては、ディスクから読み出される
データの信頼性を高めるため、読み出されたデータに対
して符号誤りの訂正処理が2重に施される。これらの訂
正処理は、ディスクからデジタルデータを読み出す再生
ユニット側で1回目を実行し、この再生ユニットに接続
されるデコーダにおいて2回目を実行するように構成さ
れる。一般的に、1回目の訂正処理に関しては、オーデ
ィオ用のCDプレーヤとの共通化が図られている。 【0003】図4は、CD−ROMシステムの構成を示
すブロック図である。ピックアップ部2は、コンパクト
ディスク1に照射されたレーザ光の反射光を受信し、そ
の反射光の強弱を電圧値の変化として取り出し、アナロ
グ信号処理部3に供給する。アナログ信号処理部3は、
ピックアップ部2より入力される信号から光ディスク1
に書き込まれたデジタルデータを読み取り、所定のフォ
ーマットに準じたデジタルデータをシリアルに出力す
る。デジタル信号処理部4は、アナログ信号処理部3か
ら出力されるデジタルデータに対してCDフォーマット
に従う信号処理を施し、CD−ROMデータを生成す
る。このデジタル信号処理部4での信号処理において
は、デジタルオーディオ用のCDシステムとの互換性が
保たれており、14ビットで構成されるデジタルデータ
の8ビットへの復調や、リードソロモン符号に基づく符
号誤りの検出/訂正等が行われる。 【0004】CD−ROMデコーダ5は、デジタル信号
処理部4から入力されるCD−ROMデータに対して再
度符号誤りの訂正処理を施し、誤りのないCD−ROM
データとしてホストコンピュータへ転送する。バッファ
RAM6は、CD−ROMデコーダ5に接続され、デジ
タル信号処理回路4からCD−ROMデコーダ5に取り
込まれるCD−ROMデータを所定の期間記憶する。そ
して、制御マイコン7は、動作プログラムに従ってアナ
ログ信号処理部3、デジタル信号処理部4及びCD−R
OMデコーダ5のそれぞれの動作を制御し、各部が互い
に正しいタイミングで各種処理を実行できるようにして
いる。 【0005】デジタル信号処理部4から出力されるCD
−ROMデータは、図5に示すように、2352バイト
を1セクタとして構成され、同期信号(12バイト)、
ヘッダ(4バイト)、ユーザデータ(2336バイト)
がそれぞれ割り当てられている。同期信号は、セクタの
先頭位置を示すもので、固定パターンとして各セクタの
始めに付されている。4バイトのヘッダ情報は、ディス
ク上のアドレスに相当する絶対時間のアドレス情報(分
/秒/フレーム番号:各1バイト)及びセクタ内のデー
タのフォーマットを決定するモード識別コード(1バイ
ト)に割り当てられる。CD−ROMデータの場合、1
セクタのデータの内、同期信号12バイトを除いた23
40バイトには、同期信号と同じパターンが発生しにく
いようにスクランブル処理が施されており、CD−RO
Mデコーダ5の入力段階でディスクランブル処理が施さ
れて元のデータに戻される。 【0006】図6は、CD−ROMデコーダ5の構成を
示すブロック図である。ディスクランブル回路11は、
2352バイト(1セクタ)毎に入力されるCD−RO
Mデータの内、12バイトの同期信号を除く2340バ
イトに対してディスクランブル処理を施し、所定のフォ
ーマットに戻されたデータを出力する。書き込みバッフ
ァ12は、ディスクランブル回路11から出力されるデ
ータの内の2336バイトのユーザデータを取り込み、
そのユーザデータを第1のデータバス16を通じてバッ
ファRAMへ書き込む。ヘッダレジスタ13は、ディス
クランブル回路11から出力されるデータから4バイト
のヘッダを取り込み、そのヘッダ情報を第2のデータバ
ス17から制御マイコン7へ転送する。同期信号検出回
路14は、入力されるデータの各セクタの始まりに付さ
れた12ビットの同期信号を検出し、入力されるCD−
ROMデータの各セクタの始まりを示すタイミング信号
を後述する動作制御回路24へ与える。また、同期信号
が検出されなかったときには、検出誤りを示すデータを
第2のデータバス17から制御マイコン7へ転送する。
エラーフラグレジスタ15は、CD−ROMデコーダ5
の前段に設けられたデジタル信号処理部4での誤り訂正
処理で誤りが残されたことを示すエラーフラグを取り込
み、第2のデータバス17から制御マイコン6へ転送す
る。 【0007】書き込みアドレス発生回路18は、連続す
るアドレスを一定の周期で発生し、書き込みバッファ1
2からバッファRAM6へ書き込まれるCD−ROMデ
ータの書き込みアドレスを指定する。先頭アドレス発生
回路19は、各セクタの先頭がバッファRAM6に書き
込まれるときのアドレスを書き込みアドレス発生回路1
8から取り込み、1セクタ分のCD−ROMデータの書
き込みが完了するまで保持した後、第1のデータバス1
6へ送出する。また、先頭アドレスは、後述する転送ア
ドレス発生回路21のプリセットデータを生成するよう
に、第2のデータバス17から制御マイコン7へ転送さ
れる。誤り訂正回路20は、第2のデータバス16へ送
出された先頭アドレスデータを取り込み、そのデータに
基づいてバッファRAM6に書き込まれたCD−ROM
データを順次読み出し、ユーザデータ内に設定される誤
り検出コード(EDC)及び誤り訂正コード(ECC)
に基づいて符号誤りを検出して訂正する。ここで、所定
の訂正処理が完了したデータは、再びバッファRAM6
へ書き込まれる。 【0008】転送アドレス発生回路21は、読み出しを
開始すべきCD−ROMデータが書き込まれたバッファ
RAM6のアドレスに対応したプリセットデータをロー
ドし、転送トリガ発生回路22からの指示に応答して、
プリセットデータに対応するアドレスを先頭として連続
するアドレスを一定の周期で発生する。ここで発生する
アドレスは、第1のデータバス16からバッファRAM
6に送られ、誤り訂正処理を終えたCD−ROMデータ
の読み出しアドレスを指定する。転送バイトカウンタ2
3は、バッファRAM6から読み出すべきCD−ROM
データのバイト数を示すデータをプリセットデータとし
てロードした後、バッファRAM6からCD−ROMデ
ータが読み出される毎にダウンカウントし、所定の数の
カウントを完了した時点で転送トリガ発生回路22に停
止指示を与える。転送バッファ24は、転送アドレス発
生回路21が発生するアドレスに従って読み出されたC
D−ROMデータを第1のデータバス16を通して取り
込み、ホストコンピュータへ転送する。転送アドレス発
生回路21及び転送バイトカウンタ23にロードされる
プリセットデータについては、先頭アドレス発生回路1
9から転送された先頭アドレス及びホストコンピュータ
から与誤りれる転送指示に基づいて制御マイコン7で生
成される。 【0009】動作制御回路25は、同期信号検出回路1
4から出力されるタイミング信号に基づき、誤り訂正回
路20による誤り訂正処理が完了するまでの期間を計測
し、動作完了を示すタイミング信号を発生する。誤り訂
正回路20による誤り訂正処理は、バッファRAM6か
ら1セクタ分のCD−ROMデータを取り込んだ後に誤
り訂正回路20内部で行われ、その間バッファRAM6
には、次のセクタのCD−ROMデータの書き込みが行
われる。割り込み指示発生回路26は、動作制御回路2
5からのタイミング信号、あるいは転送バイトカウンタ
23の停止指示を受け、制御マイコン7へ割り込み指示
を送信する。アナログ信号処理部3やデジタル信号処理
部4の動作制御を時分割処理で行っている制御マイコン
7は、割り込み指示発生回路26からの割り込み指示に
応答し、それまでの処理動作を一旦中断してCD−RO
Mデコーダ5に次の処理動作を実行させる。例えば、割
り込み指示発生回路26からの割り込み指示に応答し、
他の処理動作を中断して転送トリガ発生回路22を起動
させ、バッファRAM6からホストコンピュータへのデ
ータの転送を開始させるようにしている。 【0010】以上のCD−ROMシステムにおいては、
各セクタ毎のヘッダ情報が繰り返し取り出されて制御マ
イコン7へ取り込まれ、そのヘッダ情報の中のアドレス
情報によってホストコンピュータ側が要求しているセク
タが検出されることになる。 【0011】 【発明が解決しようとする課題】各種のCD−ROMデ
ータフォーマットの中で、CD−ROM XA規格やC
D−Iで採用されているモード2フォーマットの場合、
誤り検出/訂正符号はヘッダを対象としていない。この
ため、CD−ROMデコーダ5による誤り訂正処理の段
階においては、ヘッダが誤りに対して保護されおらず、
ユーザデータと比較して信頼性が劣っている。そこで制
御マイコン6では、エラーフラグレジスタ15から転送
されるエラーフラグを参照し、ヘッダ情報が正しいかど
うかを判定した上でCD−ROMデコーダ5に動作指示
を与えている。 【0012】しかしながら、制御マイコン6において
は、アナログ信号処理部3及びデジタル信号処理部4の
動作制御と並行して、ヘッダ情報の判定やアドレス情報
の検出が行われるため、制御マイコン7の負担が大きく
なっている。特に、ヘッダに誤りが含まれているような
場合には、正しい情報を推定することが必要となり、制
御マイコン7の負担はさらに増大する。従って、制御マ
イコン7の制御動作を高速化することが困難であり、C
D−ROMデコーダ5で取り扱えるデータ量が制限され
る。 【0013】そこで本発明は、ヘッダ情報の誤りを自動
的に検出するようにして、動作制御用のマイコンの負担
を低減することを目的とする。 【0014】 【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、ディスク媒体から連続して読み出されるデジタルデ
ータに対して、所定の期間に一定の状態を維持するモー
ド情報の誤りを検出する符号誤り検出回路であって、上
記デジタルデータから取り出される上記モード情報を順
次保持する第1のレジスタと、上記第1のレジスタに保
持された上記モード情報を1周期遅れたタイミングで取
り込んで保持する第2のレジスタと、上記第1のレジス
タに保持された第1のモード情報と上記第2のレジスタ
に保持された第2のモード情報とを比較する比較器と、
を備え、上記比較器の比較結果に基づいて上記モード情
報の誤りの有無が検出されると共に、上記モード情報の
誤りが検出されたとき、上記第2のレジスタは、上記第
1のレジスタからの上記モード情報の取り込みを停止し
て保持内容をそのまま維持することにある。 【0015】本発明によれば、一定の期間中に一定の状
態を維持するデータについて、比較器の比較結果がデー
タの一致を示すときに符号誤りのないことが検出され、
データの不一致を示すときに符号誤りのあることが検出
される。 【0016】 【発明の実施の形態】図1は、本発明の符号誤り検出回
路の第1の実施形態を示すブロック図である。この実施
形態においては、CD−ROMデータのヘッダ情報のう
ち、モード識別コードに誤りを検出する場合を示してい
る。 【0017】符号誤り検出回路は、モード情報レジスタ
41、最終モード情報レジスタ42及び比較回路43を
含む。モード情報レジスタ41は、CD−ROMデータ
のセクタ毎に付された4バイトのヘッダ情報の内、1セ
クタ内のデータフォーマットを決定する1バイトのモー
ド識別コードを取り込んで記憶する。このモード識別コ
ードは、例えば、8バイトの未使用エリアを有するモー
ド1と、モード1の未使用エリアに代えてサブヘッダが
定義されるモード2とを区別するもので、少なくともデ
ィスクの一定の範囲内では同一のコードが付される。最
終モード情報レジスタ42は、モード情報レジスタ41
から読み出されるモード識別コードを取り込んで記憶す
る。ここで、モード情報レジスタ41からモード識別コ
ードが読み出されると、モード情報レジスタ41には次
のモード識別コードが取り込まれる。 【0018】選択回路43は、モード情報レジスタ41
及び最終モード情報レジスタ42から読み出されるモー
ド識別コードを受け取り、何れか一方を選択して出力す
る。比較回路44は、各レジスタ41、42から読み出
されるモード識別コードを受け取り、互いの情報の内容
が一致するかどうかを判定して、その結果に対応した制
御パルスを発生する。この制御パルスは、選択回路43
に与えられ、各レジスタ41、42に記憶されたモード
識別コードが一致するときには、モード情報レジスタ4
1のモード識別コードが選択され、一致しないときに
は、最終モード情報レジスタ42のモード識別コードが
選択されて出力される。同時に、選択パルスは、最終モ
ード情報レジスタ42にも与えられ、各レジスタ41、
42に記憶されたモード識別コードが一致しないときに
は、モード情報レジスタ41からのモード識別コードの
取り込みが停止される。 【0019】最終モード情報レジスタ42に記憶される
モード識別コードは、同じタイミングでモード情報レジ
スタ41に記憶されるモード識別コードに対して1セク
タ分ずれているが、モード識別コードが同じコードを繰
り返すことから、符号誤りがなければ、それぞれのレジ
スタ31、33に記憶されるアドレス情報は一致する。
ところが、符号誤りが生じていると、モード情報レジス
タ41に記憶されるモード識別コードが変わるのに対
し、同じタイミングで最終モード情報レジスタ42に記
憶されるモード識別コードは変わらないことから、それ
ぞれのレジスタ41、42に記憶されるモード識別コー
ドが一致しなくなる。例えば、図2に示すように、モー
ド情報レジスタ41に入力されるモード識別コードが途
中で「2」から「X」(Xは2以外の数値)に変わったとき
でも、最終モード情報レジスタ42に入力されるモード
識別コードは、「2」のまま維持される。そこで、2つの
レジスタ41、42から読み出されるモード識別コード
が一致しないときには、モード情報レジスタ41に記憶
されたモード識別コードが符号誤りを含んでいると判断
され、比較回路44は選択回路43に最終モード情報レ
ジスタ42から読み出されるモード識別コードを選択さ
せる。また、モード情報レジスタ41に記憶されたモー
ド識別コードが符号誤りを含んでいるときには、最終モ
ード情報レジスタ42にモード識別コードが取り込まれ
ることはなく、1セクタ前のモード識別コードが維持さ
れる。 【0020】以上の構成によれば、入力されるモード識
別コードが符号誤りにより変化したときでも、そのモー
ド識別コードに代えて、1セクタ前のモード識別コード
が出力されるため、符号誤りは訂正される。 【0021】図3は、本発明の符号誤り訂正回路を適用
したCD−ROMデコーダの構成を示すブロック図であ
る。この図において、ディスクランブル回路11、誤り
訂正回路20等、符号誤り訂正部以外の構成は図6と同
一であり、それぞれ同一符号で示される。 【0022】ディスクランブル回路11に入力されるC
D−ROMデータは、ディスクランブル処理された後、
ユーザデータが書き込みバッファ12から第1のデータ
バス16を通してバッファRAM6に書き込まれ、ヘッ
ダがアドレス情報レジスタ31及びモード情報レジスタ
41にそれぞれ取り込まれる。アドレス情報レジスタ4
1は、加算回路32、最終アドレス情報レジスタ33、
選択回路34及び比較回路35と共にアドレス情報に対
応した符号誤り訂正回路を構成する。また、モード情報
レジスタ41は、最終モード情報レジスタ42、選択回
路43及び比較回路44と共にモード識別コードに対応
した符号誤り訂正回路を構成する。これらの比較回路3
5、44の出力は、それぞれ選択制御回路30に与えら
れ、各選択回路34、43の選択制御に用いられる。ま
た、エラーフラグレジスタ15からエラーフラグがセッ
トされているかどうかを示す制御信号が、比較回路3
5、44の出力と併せて選択制御回路30に入力され、
選択回路34、43が選択制御される。この制御では、
エラーフラグがセットされているとき、最終アドレス情
報レジスタ33のアドレス情報と最終モード情報レジス
タ42のモード識別コードとが選択される。そして、エ
ラーフラグがリセットされているとき、アドレス情報レ
ジスタ31のアドレス情報とモード情報レジスタ41の
モード識別コードとが選択されて、第2のデータバス1
7へ出力される。また、エラーフラグレジスタ15から
の制御信号により、各選択回路34、43をそれぞれ別
々に選択制御することも可能である。 【0023】従って、ディスクランブル回路11から出
力される段階においてアドレス情報及びモード識別コー
ドに符号誤りが含まれていたとしても、第2のデータバ
ス17へ出力される段階では誤り訂正が成されており、
正しいアドレス情報及びモード識別コードが制御マイコ
ン7に転送される。 【0024】 【発明の効果】本発明によれば、一定の期間状態を維持
するモード情報をマイコンの判定によることなく、自動
的に検出することができる。従って、制御マイコンの負
担を軽減することができ、この回路を用いたCD−RO
Mデコーダをホストコンピュータからの指示に迅速に対
応させることができるようになる。
【図面の簡単な説明】 【図1】本発明の符号誤り検出回路の実施形態を示すブ
ロック図である。 【図2】本発明の符号誤り検出回路の動作を説明するタ
イミング図である。 【図3】本発明の符号誤り検出回路を採用したCD−R
OMデコーダの構成を示すブロック図である。 【図4】CD−ROMシステムの構成を示すブロック図
である。 【図5】CD−ROMデータのフォーマットを示す図で
ある。 【図6】従来のCD−ROMデコーダの構成を示すブロ
ック図である。 【符号の説明】 1 コンパクトディスク 2 ピックアップ部 3 アナログ信号処理部 4 デジタル信号処理部 5 CD−ROMデコーダ 6 バッファRAM 7 制御マイコン 11 ディスクランブル回路 12 書き込みバッファ 13 ヘッダレジスタ 14 同期信号検出回路 15 誤りフラグレジスタ 16 第1のデータバス 17 第2のデータバス 18 書き込みアドレス発生回路 19 先頭アドレス発生回路 20 誤り訂正回路 21 転送アドレス発生回路 22 転送トリガ発生回路 23 転送バイトカウンタ 24 転送バッファ 25 動作制御回路 26 割り込み指示発生回路 30 選択制御回路 31 アドレス情報レジスタ 32 加算器 33 最終アドレス情報レジスタ 34 選択回路 35 比較回路 41 モード情報レジスタ 42 最終モード情報レジスタ 43 選択回路 44 比較回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G11B 20/18 574 G11B 20/18 574F

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 ディスク媒体から連続して読み出される
    デジタルデータに対して、所定の期間に一定の状態を維
    持するモード情報の誤りを検出する符号誤り検出回路で
    あって、上記デジタルデータから取り出される上記モー
    ド情報を順次保持する第1のレジスタと、上記第1のレ
    ジスタに保持された上記モード情報を1周期遅れたタイ
    ミングで取り込んで保持する第2のレジスタと、上記第
    1のレジスタに保持された第1のモード情報と上記第2
    のレジスタに保持された第2のモード情報とを比較する
    比較器と、を備え、上記比較器の比較結果に基づいて上
    記モード情報の誤りの有無が検出されると共に、上記モ
    ード情報の誤りが検出されたとき、上記第2のレジスタ
    は、上記第1のレジスタからの上記モード情報の取り込
    みを停止して保持内容をそのまま維持することを特徴と
    する符号誤り検出回路。
JP2000324981A 2000-10-25 2000-10-25 符号誤り検出回路 Expired - Fee Related JP3427051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000324981A JP3427051B2 (ja) 2000-10-25 2000-10-25 符号誤り検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000324981A JP3427051B2 (ja) 2000-10-25 2000-10-25 符号誤り検出回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6021150A Division JPH07230363A (ja) 1994-02-18 1994-02-18 Cd−romデコーダ

Publications (2)

Publication Number Publication Date
JP2001160270A JP2001160270A (ja) 2001-06-12
JP3427051B2 true JP3427051B2 (ja) 2003-07-14

Family

ID=18802425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000324981A Expired - Fee Related JP3427051B2 (ja) 2000-10-25 2000-10-25 符号誤り検出回路

Country Status (1)

Country Link
JP (1) JP3427051B2 (ja)

Also Published As

Publication number Publication date
JP2001160270A (ja) 2001-06-12

Similar Documents

Publication Publication Date Title
KR100424377B1 (ko) Cd플레이어에이용하는cd-rom디코더
US5499252A (en) CD-ROM decoder having means for reading selected data from a CD into a memory
KR100366165B1 (ko) 헤더데이타의오류보정을행하는cd-rom디코더
JPH10107649A (ja) 符号誤り訂正/検出デコーダ
US6216201B1 (en) Data processing apparatus using paged buffer memory for efficiently processing data of a compact digital disk
JP3427051B2 (ja) 符号誤り検出回路
KR100494252B1 (ko) 정보 재생 장치
JP2951192B2 (ja) Cd−romデコーダ
KR100426549B1 (ko) Cd-rom 디코더
US7269779B2 (en) Data reproducing method and data reproducing apparatus
JP2001195843A (ja) 符号誤り検出回路
JP2001160271A (ja) 符号誤り検出回路
JPH07230363A (ja) Cd−romデコーダ
JPH07244935A (ja) Cd−romデコーダ
KR100418010B1 (ko) Cd-rom 디코더
JP2854208B2 (ja) Cd−romデコーダ
JP3454669B2 (ja) Cd−romデコーダ
JPH07230364A (ja) Cd−romデコーダ
JPH0991889A (ja) データ誤り訂正装置
KR100424230B1 (ko) Cd-rom 디코더
JP2001273094A (ja) Cd−romデコーダ
JP4004102B2 (ja) 符号誤り訂正検出装置
JP3515446B2 (ja) デジタルデータのバッファリング方法
JPH1116298A (ja) 符号誤り訂正検出装置
JPH02126352A (ja) 情報処理装置のデータ転送制御方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees