KR100366165B1 - 헤더데이타의오류보정을행하는cd-rom디코더 - Google Patents

헤더데이타의오류보정을행하는cd-rom디코더 Download PDF

Info

Publication number
KR100366165B1
KR100366165B1 KR1019950003000A KR19950003000A KR100366165B1 KR 100366165 B1 KR100366165 B1 KR 100366165B1 KR 1019950003000 A KR1019950003000 A KR 1019950003000A KR 19950003000 A KR19950003000 A KR 19950003000A KR 100366165 B1 KR100366165 B1 KR 100366165B1
Authority
KR
South Korea
Prior art keywords
circuit
data
register
error
address
Prior art date
Application number
KR1019950003000A
Other languages
English (en)
Other versions
KR950034106A (ko
Inventor
도미사와신이찌로
Original Assignee
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6021150A external-priority patent/JPH07230363A/ja
Priority claimed from JP2115194A external-priority patent/JPH07230364A/ja
Priority claimed from JP6030323A external-priority patent/JPH07244935A/ja
Priority claimed from JP3032294A external-priority patent/JP2951192B2/ja
Application filed by 산요 덴키 가부시키가이샤 filed Critical 산요 덴키 가부시키가이샤
Publication of KR950034106A publication Critical patent/KR950034106A/ko
Application granted granted Critical
Publication of KR100366165B1 publication Critical patent/KR100366165B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/007—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

ROM 디스크로부터 판독된 디지탈 데이타 중의 헤더 정보의 어드레스 정보를 추출해서 어드레스 정보 레지스터(31)에 기억시킨다. 이 어드레스 정보 레지스터(31)의 기억 내용에 대하여 가산기(32)에서 「1」을 가산하고, 1프레임 지연된 타이밍으로 최종 어드레스 정보 레지스터(33)에 보정 데이타로서 기억한다. 그리고, 비교 회로(35)가 양 레지스터(31, 33)의 기억 내용을 비교하고, 서로 일치하지 않음으로써 에러를 검출한다. 에러가 검출된 경우에는 선택 회로(34)로부터 최종 어드레스 정보 레지스터(33)에 기억된 보정 데이타를 출력한다.

Description

헤더 데이타의 오류 보정을 행하는 CD-ROM 디코더{CD-ROM Decoder for correcting Errors of Header Data}
본 발명은 콤팩트 디스크 또는 레이저 디스크를 판독 전용 메모리로서 사용하는 CD-ROM 시스템에 있어서, 디스크로부터 판독되는 CD-ROM 데이타를 호스트 컴퓨터로부터의 지시에 응답하여 전송하는 CD-ROM 디코더에 관한 것이다.
종래 디지탈 오디오에 사용되고 있는 콤팩트 디스크(CD)를 디지탈 데이타의 판독 전용 메모리(ROM)로서 활용하는 CD-ROM 시스템이 알려져 있다. 이 CD-ROM 시스템에서는 디스크로부터 판독되는 CD-ROM 데이타의 신뢰성을 높이기 위해 판독된 CD-ROM 데이타에 대해 부호 에러의 정정 처리가 2중으로 행해진다. 디스크로부터 디지탈 데이타를 판독하는 재생 유니트측에서 1회째의 처리를 실행하고, 이 재생 유니트에 접속되는 CD-ROM 디코더에서 2회째의 처리를 실행하도록 구성된다. 일반적으로, 1회째의 정정 처리에 관해서는 오디오용 CD 플레이어와 같은 처리가 행해진다.
제1도는 CD-ROM 시스템의 일반적인 구성을 도시한 블럭도이다.
콤팩트 디스크(1)에 조사된 레이저광의 반사광을 수신하는 픽업부(2)는 그 반사광의 강약을 전압값의 변화로서 추출하고, 아날로그 신호 처리부(3)에 공급한다. 아날로그 신호 처리부(3)은 픽업부(2)에서 입력되는 신호로부터 광 디스크(1)에 기입되는 디지탈 데이타를 판독하고, 소정의 포맷에 준한 디지탈 데이타를 시리얼로 출력한다. 디지탈 신호 처리부(4)는 아날로그 신호 처리부(3)으로부터 출력되는 디지탈 데이타에 대하여 그 디지탈 데이타의 포맷(CD 포맷)에 따른 신호 처리를 행하고, CD-ROM 데이타를 생성한다. 상기 디지탈 신호 처리부(4)에서의 신호 처리에서는 디지탈 오디오용 CD 시스템과의 호환성이 유지되고 있고, 14비트로 구성되는 디지탈 데이타의 8비트로의 복조나 리드 솔로몬 부호를 기초로 하는 부호 에러의 검출/정정 등이 행해진다. CD-ROM 디코더(5)는 디지탈 신호 처리부(4)로부터 입력되는 CD-ROM 데이타에 대하여 재차 부호 에러의 정정 처리를 행하고, 에러가 없는 CD-ROM 데이타를 호스트 컴퓨터로 전송한다. 버퍼 RAM(6)은 CD-ROM 디코더(5)에 접속되고, 디지탈 신호 처리 회로(4)로부터 CD-ROM 디코더(5)에 취입되는 CD-ROM 데이타를 소정 기간 기억한다. 그리고, 제어 마이크로컴퓨터(7)은 동작 프로그램에 따라 아날로그 신호 처리부(3), 디지탈 신호 처리부(4) 및 CD-ROM 디코더(5)의 각각의 동작을 제어하며, 각부가 서로 정확한 타이밍에 각종 처리를 실행할수 있도록 하고 있다.
디지탈 신호 처리부(4)로부터 출력되는 CD-ROM 데이타는 제2도에 도시한 바와 같이, 2352 바이트가 1섹터로 구성되고, 동기 신호(12 바이트), 헤더(4 바이트), 유저 데이타(2336 바이트)가 각각 할당되어 있다. 동기 신호는 섹터의 선두 위치를 나타내는 것으로, 고정 패턴으로서 각 섹터의 선두에 붙어 있다. 또한, 4 바이트의 헤더는 디스크 상의 어드레스에 상당하는 절대 시간 정보(분 MIN/ 초 SEC/ 프레임 번호 FRAME:각 1 바이트) 및 섹터 내의 데이타 포맷을 결정하는 모드 식별 코드(MODE:1 바이트)로 할당되어 있다. CD-ROM 데이타의 경우, 1섹터의 데이타 중 동기 신호 12 바이트를 제외한 2340 바이트에는 동기 신호와 같은 패턴이 발생하지 않도록 하기 위해 스크램블 처리가 행해지고 있고, CD-ROM 디코더(5)에 입력되는 단계에서 디스크램블 처리가 행해져서 원래의 데이타로 복귀된다.
제3도는 CD-ROM 디코더(5)의 구성을 나타내는 블럭도이다.
디스크램블 회로(11)은 2352 바이트(1 섹터)씩 입력되는 CD-ROM 데이타 중 12 바이트의 동기 신호를 제외한 2340 바이트에 대하여 디스크램블 처리를 행하여, 소정의 포맷으로 복귀된 데이타를 출력한다. 기입 버퍼(12)는 디스크램블 회로(11)로부터 출력되는 데이타 중의 2336 바이트의 데이타(이하, 유저 데이타라 한다)를 취입하고, 그 유저 데이타를 제1 데이타 버스(16)을 통해 버퍼 RAM(6)에 기입한다. 헤더 레지스터(13)은 디스크램블 회로(11)로부터 출력되는 데이타로부터 4바이트의 헤더를 취입하고, 그 헤더 정보를 제2 데이타 버스(17)을 통해 제어 마이크로컴퓨터(7)로 전송한다. 동기 신호 검출 회로(14)는 입력되는 데이타의 각 섹터의 선두에 붙은 12비트의 동기 신호를 검출하고, 입력되는 CD-ROM 데이타의 섹터의 선두를 나타내는 타이밍 신호를 후술하는 동작 제어 회로(24)에 부여한다. 또, 동기 신호가 검출되지 않았을 때에는 검출 에러를 나타내는 데이타를 제2 데이타 버스(17)을 통해 제어 마이크로컴퓨터(7)로 전송한다. 에러 플래그 레지스터(15)는 CD-ROM 디코더(5)의 전단에 설치된 디지탈 신호 처리부(4)에서의 에러 정정 처리에서 에러가 남은 것을 나타내는 에러 플래그를 취입하고, 제2의 데이타 버스(17)을 통해 제어 마이크로컴퓨터(6)으로 전송한다.
기입 어드레스 발생 회로(18)은 연속하는 어드레스를 일정한 주기로 발생하여, 기입 버퍼(12)로부터 버퍼 RAM(6)에 기입되는 CD-ROM 데이타의 기입 어드레스를 지정한다. 선두 어드레스 발생 회로(19)는 각 섹터의 선두가 버퍼 RAM(6)에 기입될 때의 어드레스를 기입 어드레스 발생 회로(18)로부터 취입하여, 1섹터분의 CD-ROM 데이타의 기입이 완료할 때까지 보유한 후에, 제1 데이타 버스(16)으로 송출한다. 또, 선두 어드레스는 후술하는 전송 어드레스 발생 회로(21)의 프리세트데이타를 생성하도륵 제2 데이타 버스(17)를 통해 제어 마이크로컴퓨터(7)로 전송된다. 에러 정정 회로(20)은 제1의 데이타 버스(16)으로 송출된 선두 어드레스 데이타를 취입하고, 그 데이타를 기초로 해서 버퍼 RAM(6)에 기입된 CD-ROM 데이타를 순차 판독하며, 유저 데이타 중에 설정되는 에러 검출 코드(EDC) 및 에러 정정 코드(ECC)를 기초로 해서 부호 에러를 검출하여 정정한다. 여기서, 소정의 정정 처리가 완료된 데이타는 다시 버퍼 RAM(6)에 기입된다.
전송 어드레스 발생 회로(21)은 판독을 개시해야 할 CD-ROM 데이타가 기입된 버퍼 RAM(6)의 어드레스에 대응한 프리세트 데이타를 로드시키고, 전송 트리거 발생 회로(22)로부터의 지시에 응답하여 프리세트 데이타에 대응하는 어드레스를 선두로 해서 연속하는 어드레스를 일정한 주기에 발생시킨다. 여기서 발생되는 어드레스는 제1 데이타 버스(16)을 통해 버퍼 RAM(6)에 전송되고, 에러 정정 처리가 종료된 CD-ROM 데이타의 판독 어드레스를 지정한다. 전송 바이트 카운터(23)은 버퍼 RAM(6)으로부터 판독해야 할 CD-ROM 데이타의 바이트수를 나타내는 데이타를 프리세트 데이타로서 로드시킨 후에, 버퍼 RAM(6)으로부터 CD-ROM 데이타가 판독될 때마다 다운 카운트하고, 소정수의 카운트가 완료된 시점에서 전송 트리거 발생 회로(22)에 정지 지시를 부여한다. 전송 버퍼(24)는 전송 어드레스 발생 회로(21)이 발생하는 어드레스에 따라 판독된 CD-ROM 데이타를 제1 데이타 버스(16)을 통해 취입하고, 호스트 컴퓨터로 전송한다. 전송 어드레스 발생 회로(21) 및 전송 바이트 카운터(23)에 로드되는 프리세트 데이타에 판해서는 선두 어드레스 발생 회로(19)로부터 전송된 선두 어드레스 및 호스트 컴퓨터로부터 부여되는 전송 지시를 기초로 해서 제어 마이크로컴퓨터(7)에서 생성된다.
동작 제어 회로(25)는 동기 신호 검출 회로(14)로부터 출력되는 타이밍 신호를 기초로 해서, 에러 정정 회로(20)에 의한 에러 정정 처리가 완료될 때까지의 기간을 계측하고, 동작 완료를 나타내는 타이밍 신호를 발생한다. 에러 정정 회로(20)에 의한 에러 정정 처리는 버퍼 RAM(6)으로부터 1섹터분의 CD-ROM 데이타를 취입한 후에 에러 정정 회로(20) 내부에서 행해지고, 그 동안 버퍼 RAM(6)에는 다음 섹터의 CD-ROM 데이타의 기입이 행해진다. 인터럽트 지시 발생 회로(26)은 동작제어 회로(25)로부터의 타이밍 신호 또는 전송 바이트 카운터(23)의 정지 지시를 받아 제어 마이크로컴퓨터(7)에 인터럽트 지시를 송신한다. 아날로그 신호처리부(3)이나 디지탈 신호 처리부(4)의 동작 제어를 시분할 처리로 행하고 있는 제어 마이크로컴퓨터(7)은 인터럽트 지시 발생 회로(26)으로부터의 인터럽트 지시에 응답하여 그때까지의 처리 동작을 일단 중단하고 CD-ROM 디코더(5)에 다음 처리 동작을 실행시킨다. 예를 들면, 인터럽트 지시 발생 회로(26)으로부터의 인터럽트 지시에 응답하여 다른 처리 동작을 중단하고 전송 트리거 발생 회로(22)를 기동시키며, 버퍼 RAM(6)으로부터 호스트 컴퓨터로의 데이타의 전송을 개시시키도록 하고 있다.
이상의 CD-ROM 시스템에서는 각 섹터마다의 헤더 정보가 반복해서 추출되어 제어 마이크로컴퓨터(7)에 취입되고, 그 헤더 정보 중 어드레스 정보에 따라 호스트 컴퓨터측이 요구하고 있는 섹터가 검출되게 된다.
각종 CD-ROM 데이타 포맷 중에서, CD-ROM XA 규격이나 CD-I에서 채용되고 있는 모드 2 포맷의 경우, 에러 검출/정정 부호는 헤더를 대상으로 하지 않는다. 이 때문에, CD-ROM 디코더(5)에 의한 에러 정정 처리 단계에서는 헤더가 에러에 대해 보호되지 않아, 유저 데이타와 비교해서 신뢰성이 떨어진다. 그래서, 제어 마이크로컴퓨터(7)에서는 에러 플래그 레지스터(15)로부터 전송되는 에러 플래그를 참조하고, 헤더 정보가 정확한지의 여부를 판정한 후에 CD-ROM 디코더(5)에 동작 지시를 부여하고 있다.
그러나, 제어 마이크로컴퓨터(7)에서는 아날로그 신호 처리부(3) 및 디지탈 신호 처리부(4)의 동작 제어와 병행해서 헤더 정보의 판정이나 어드레스 정보의 검출이 행해지기 때문에, 제어 마이크로컴퓨터(7)의 부담이 커진다. 특히, 헤더에 에러가 포함되어 있는 것과 같은 경우에는 정확한 정보를 추정할 필요가 있어, 제어 마이크로컴퓨터(7)의 부담이 더욱 증대된다. 따라서, 제어 마이크로컴퓨터(7)의 제어 동작을 고속화하는 것이 곤란하고, CD-ROM 디코더(5)에서 취급하는 데이타 량이 제한된다.
본 발명은 동작 제어용 마이크로컴퓨터의 부담을 저감시키고, 고기능으로 사용이 편리한 CD-ROM 디코더를 제공하는 것을 목적으로 한다.
본 발명은 ROM 디스크로부터 판독된 프레임마다 구획된 디지탈 데이타에 대하여 오류 정정 처리를 행하는 CD-ROM 디코더에 있어서, 판독된 상기 디지탈 데이타 중에서 연속되는 각 프레임마다 연속성을 유지하는 어드레스 데이타를 추출하는 추출 회로, 상기 추출 회로에서 추출된 상기 어드레스 데이타에서의 오류의 유무를 1프레임마다 검출하는 오류 검출 회로, 상기 연속성을 기초로 해서 상기 어드레스 데이타로부터 적어도 1프레임 주기 후의 어드레스 데이타를 예측하여 보정 데이타를 생성하는 보정 데이타 생성 회로 및 상기 오류 검출 회로에서 상기 어드레스 데이타의 오류가 검출되었을 때, 상기 어드레스 데이타 대신에 상기 보정 데이타 생성 회로에서 생성된 상기 보정 데이타를 출력하는 선택 회로를 포함한다.
어드레스 데이타의 연속성이 유지되지 않았을 때, 제어용 마이크로컴퓨터의 지시에 관계없이 그 데이타의 연속성을 유지시킬 수 있는 보정 데이타가 치환되어 출력된다. 이 때문에, CD-ROM 디코더로부터 항상 정확한 연속 데이타가 출력되게 되고, 이 연속 데이타에 관해 에러 검출을 행할 필요가 없어진다. 따라서, 그 연속 데이타에 대한 에러 검출 동작분만큼 제어 마이크로컴퓨터의 부담이 저감된다.
또한, 본 발명은 ROM 디스크로부터 판독된 프레임마다 구획된 디지탈 데이타에 대하여 오류 정정 처리를 행한 후에 그 디지탈 데이타를 컴퓨터로 전송하는 CD-ROM 디코더에 있어서, 판독된 상기 디지탈 데이타 중에서 각 프레임의 어드레스 위치를 나타내는 어드레스 데이타를 추출하는 추출 회로, 특정 프레임의 어드레스위치를 목표 어드레스로서 기억하는 목표 어드레스 기억부 및 상기 추출 회로에서 추출된 상기 어드레스 데이타가 나타내는 어드레스와 상기 목표 어드레스 기억부에 기억된 목표 어드레스를 비교하고, 양 어드레스가 일치했을 때 기동 신호를 발생시키는 기동 신호 발생 회로를 포함하고, 상기 기동 신호에 응답해서 상기 컴퓨터로의 디지탈 데이타의 전송을 개시한다.
또한, 판독된 상기 디지탈 데이타의 프레임 수를 카운트하는 카운터, 상기 카운터의 카운트값이 소정값으로 되었을 때 정지 신호를 발생시키는 정지 신호 발생 회로를 더 포함하고, 상기 정지 신호에 응답해서 상기 컴퓨터로의 디지탈 데이타의 전송을 정지시킨다.
이에 따라, 호스트 컴퓨터로부터의 지시에 대응하는 디지탈 데이타를 제어마이크로컴퓨터의 동작 제어에 관계없이 전송할 수 있게 된다. 따라서, 전송하는 디지탈 데이타의 프레임의 지정 제어분만큼 제어 마이크로컴퓨터의 부담이 저감된다.
또, 본 발명은 ROM 디스크로부터 판독된 프레임마다 구획된 디지탈 데이타에 대하여 오류 정정 처리를 행한 후에, 그 디지탈 데이타를 컴퓨터로 전송하는 CD-ROM 디코더에 있어서, 판독된 상기 디지탈 데이타 중에서 각 프레임마다에 부가된 소정의 어드레스 데이타를 검출하는 검출 회로, 이 검출 회로에서 상기 어드레스데이타가 소정 기간에 연속해서 검출되지 않을 때 인터럽트 신호를 발생하는 인터럽트 신호 발생 회로를 포함하고, 상기 인터럽트 신호에 응답해서 상기 컴퓨터로의 디지탈 데이타의 전송을 정지시킨다.
이에 따라, 어드레스 데이타의 검출 에러가 연속될 때에는 제어 마이크로컴퓨터로부터의 지시를 받지 않고, 자동적으로 디지탈 데이타의 전송이 정지된다.
또, 본 발명은 ROM 디스크로부터 판독된 프레임마다 구획된 디지탈 데이타에 대하여 오류 정정 처리를 행한 후에, 그 디지탈 데이타를 컴퓨터로 전송하는 CD-ROM 디코더에 있어서, 판독된 상기 디지탈 데이타 중에서 연속하는 각 프레임마다 연속성을 유지하는 어드레스 데이타를 추출하는 추출 회로, 상기 추출 회로에서 추출된 상기 어드레스 데이타에서의 오류의 유무를 1프레임마다 검출하는 오류 검출 회로 및 상기 오류 검출 회로에서 소정 기간 연속해서 오류가 검출되었을 때 인터럽트 신호를 발생시키는 인터럽트 신호 발생 회로를 포함하고, 상기 인터럽트 신호에 응답하여 상기 컴퓨터로의 디지탈 데이타의 전송을 정지시킨다.
이에 따라 어드레스 데이타의 연속성이 소정 기간 유지되지 않았을 때에는 제어 마이크로컴퓨터로부터의 지시를 받지 않고 자동적으로 디지탈 데이타의 전송이 정지된다.
(제1 실시예)
제4도는 본 발명의 제1 실시예를 도시한 블럭도로서, CD-ROM 디코더의 어드레스 정보 판정부의 구성을 도시한다.
어드레스 정보 레지스터(31)은 CD-ROM 데이타의 섹터마다 붙여진 4바이트의헤더 정보 중, 분(MIN.), 초(SEC.) 및 프레임 번호(FRAME)을 나타내는 3바이트의 어드레스 정보를 취입해서 기억한다. 또한, 이 어드레스 정보 레지스터(31)에 입력되는 어드레스 정보는 ROM 데이타가 입력되는 디스크램블 회로(11)에서 추출된다. 이 어드레스 정보는 각 바이트가 2진화 10진수(BCD:Binary Coded Decimal)로 표시되고, 75프레임마다 1초씩 한 자릿수를 올리며, 60초마다(4500프레임) 1분씩 한 자릿수를 올린다. 또한, 1프레임은 2352바이트(1섹터)이다. 가산기(32)는 어드레스 정보 레지스터(31) 또는 최종 어드레스 정보 레지스터(33)으로부터 어드레스 정보를 판독하고, 그 어드레스 정보에 [1]을 가산하여 최종 어드레스 정보 레지스터(33)에 공급한다. 본 실시예에서는 프레임 번호에 [1]이 가산되고 프레임 번호가 [0] 내지 [74]로 순차 인크리먼트된다. 그리고, 다음의 [1]이 가산되면 프레임 번호는 [0]으로 되돌아가며, 초에 [1]이 가산된다. 초는 [0] 내지 [59]로 순차 인크리먼트되며, 다음의 [1]의 가산으로 [0]으로 되돌아가며, 분에 [1]이 가산된다. 또, 분은 [0] 내지 [81]로 순차 인크리먼트되고, 다음의 [1]의 가산으로 [0]으로 되돌아간다. 최종 어드레스 정보 레지스터(33)은 가산기(32)로부터 출력되는 어드레스 정보를 취입하여 기억한다. 가산기(32)로부터 출력되는 어드레스 정보가 상기 최종 어드레스 정보 레지스터(33)에 취입되면, 어드레스 정보 레지스터(31)에는 다음 어드레스 정보가 취입된다. 선택 회로(34)는 어드레스 정보 레지스터(31) 및 최종 어드레스 정보 레지스터(33)으로부터 판독되는 어드레스 정보를 받아 어느 한쪽을 선택하여 출력한다. 비교 회로(35)는 각 레지스터(31, 33)으로부터 판독되는 어드레스 정보를 받아 서로 정보의 내용이 일치하는가 여부를 판정해서 그 결과에 대응한 제어 펄스를 발생한다. 이 제어 펄스는 선택 회로(34)에 부여되고, 각 레지스터(31, 33)에 기억된 어드레스 정보가 일치할 때에는 어드레스 정보 레지스터(31)의 어드레스 정보가 선택되고, 일치하지 않을 때에는 최종 어드레스 정보 레지스터(33)의 어드레스 정보가 선택되어 출력된다. 동시에, 선택 펄스는 가산기(32)에도 부여되고, 각 레지스터(31, 33)에 기억된 어드레스 정보가 일치할 때에는 어드레스 정보 레지스터(31)의 어드레스 정보가 취입되고, 일치하지 않을 때에는 최종 어드레스 정보 레지스터(33)의 어드레스 정보가 취입된다.
최종 어드레스 정보 레지스터(33)에 기억되는 어드레스 정보는 같은 타이밍에서 어드레스 정보 레지스터(31)에 기억되는 어드레스 정보에 대해 1섹터분 변이되어 있으나, [1]이 가산되어 있으므로 부호 에러가 없으면 각각의 레지스터(31, 33)에 기억되는 어드레스 정보는 일치한다. 그런데, 부호 에러가 생기면, 어드레스 정보 레지스터(31)에 기억되는 어드레스 정보가 불연속으로 되는데 대해 같은 타이밍에서 최종 어드레스 정보 레지스터(33)에 기억되는 어드레스 정보는 연속으로 되기 때문에, 각각의 레지스터(31, 33)에 기억되는 어드레스 정보가 일치하지 않게 된다. 예를 들면, 제5도에 도시한 바와 같이, 어드레스 정보 레지스터(31)에 입력되는 어드레스 정보가 부호 에러에 의해 [03 : 15 : 73]의 다음에 [03 : 15 : 74]로 되어야 하는데 [03 : 15 : A7]과 같이 되었다고 해도, 최종 어드레스 정보 레지스터(33)에 입력되는 어드레스 정보는 [03 : 15 : 73]의 다음에는 [03 : 15 : 74]로 되어 연속성이 유지된다. 그래서, 2개의 레지스터(31, 33)으로부터 판독되는 어드레스 정보가 일치하지 않은 경우에는 어드레스 정보 레지스터(31)에 기억된 어드레스 정보가 부호 에러를 포함하고 있다고 판단되어, 비교 회로(35)는 선택 회로(34)에 최종 어드레스 정보 레지스터(33)으로부터 판독되는 어드레스 정보를 선택하게 한다. 동시에 어드레스 정보 레지스터(31)에 기억된 어드레스 정보가 부호 에를 포함하고 있을 때에는 어드레스 정보 레지스터(31)의 어드레스 정보 대신에 최종 어드레스 정보 레지스터(33)에 기억된 어드레스 정보가 가산기(32)에 취입된다. 이로써, 다음에 가산기(32)로부터 최종 어드레스 정보 레지스터(33)에 취입되는 어드레스 정보의 연속성이 유지된다. 예를 들면, 제5도에 도시한 바와 같이 어드레스 정보 레지스터(31)에 기억된 어드레스 정보가 [03 : 15 : A7]일 때에는 최종 어드레스 정보 레지스터(33)에 기억된 [03 : 15 : 74]로 되는 어드레스 정보가 가산기(32)에 취입되며, [1]이 가산되어 [03 : 16 : 00]이 되는 어드레스 정보가 최종 어드레스 정보 레지스터(33)에 기억된다.
이상의 구성에 따르면, 입력되는 어드레스 정보가 부호 에러에 의해 연속성을 상실했을 때에도 그 어드레스 정보 대신에 1섹터 전의 어드레스 정보로부터 생성되는 연속성이 유지된 보정용 어드레스 정보가 출력되고, 부호 에러가 정정되게 된다.
(제2 실시예)
제6도는 본 발명의 제2 실시예를 도시하는 블럭도로서, CD-ROM 디코더의 모드 식별 코드 판정부의 구성을 도시한다.
모드 정보 레지스터(41)온 CD-ROM 데이타의 섹터마다 붙여진 4바이트의 헤더 정보 중, 1섹터 내의 데이타 포맷을 결정하는 1바이트의 모드 식별 코드를 취입하여 기억한다. 상기 모드 식별 코드는 8바이트의 미사용 영역을 갖는 모드 1과, 모드 1의 미사용 영역 대신에 서브 헤더가 정의되는 모드 2를 구별하는 것으로, 적어도 디스크의 일정 범위 내에서는 동일한 코드가 붙는다. 최종 모드 정보 레지스터(42)는 모드 정보 레지스터(41)로부터 판독되는 모드 식별 코드를 취입하여 기억한다. 여기서, 모드 정보 레지스터(41)로부터 모드 식별 코드가 판독되면, 모드 정보 레지스터(41)에는 다음의 모드 식별 코드가 취입된다. 선택 회로(43)은 모드 정보 레지스터(41) 및 최종 모드 정보 레지스터(42)로부터 판독되는 모드 식별 코드를 받아 어느 한쪽을 선택하여 출력한다. 비교 회로(44)는 각 레지스터(41, 42)로부터 판독되는 모드 식별 코드를 받아 서로의 정보 내용이 일치하는가 여부를 판정하여 그 결과에 대응한 제어 펄스를 발생시킨다. 이 제어 펄스는 선택 회로(43)에 부여되고, 각 레지스터(41, 42)에 기억된 모드 식별 코드가 일치할 때에는 모드 정보 레지스터(41)의 모드 식별 코드가 선택되고, 일치하지 않을 때에는 최종 모드 정보 레지스터(42)의 모드 식별 코드가 선택되어 출력된다. 동시에, 선택 펄스는 최종 모드 정보 레지스터(42)에도 부여되고, 각 레지스터(41, 42)에 기억된 모드 식별 코드가 일치하지 않을 때에는 모드 정보 레지스터(41)로부터의 모드 식별 코드의 취입이 정지된다.
최종 모드 정보 레지스터(42)에 기억되는 모드 식별 코드는 같은 타이밍에서 모드 정보 레지스터(41)에 기억되는 모드 식별 코드에 대하여 1섹터분 변이되어 있으나, 모드 식별 코드가 같은 코드를 반복하기 때문에, 부호 에러가 없으면 각각의 레지스터(41, 42)에 기억되는 어드레스 정보는 일치한다. 그런데, 부호 에러가 생기면, 모드 정보 레지스터(41)에 기억되는 모드 식별 코드가 변화하는데 대하여 같은 타이밍에서 최종 모드 정보 레지스터(42)에 기억되는 모드 식별 코드는 변화하지 않기 때문에, 각각의 레지스터(41, 42)에 기억되는 모드 식별 코드가 일치하지 않게 된다. 예를 들면, 제7도에 도시한 바와 같이 모드 정보 레지스터(41)에 입력되는 모드 식별 코드가 도중에 [2]에서 [X](X는 2이외의 수치)로 변화했을 때라도 최종 모드 정보 레지스터(42)에 입력되는 모드 식별 코드는 [2]인 채로 유지된다. 그래서, 2개의 레지스터(41, 42)로부터 판독되는 모드 식별 코드가 일치하지 않을 때에는 모드 정보 레지스터(41)에 기억된 모드 식별 코드가 부호 에러를 포함하고 있다고 판단되어, 비교 회로(44)는 선택 회로(43)에 최종 모드 정보 레지스터(42)로부터 판독되는 모드 식별 코드를 선택하게 한다. 또, 모드 정보 레지스터(41)에 기억된 모드 식별 코드가 부호 에러를 포함하고 있을 때에는 최종 모드 정보 레지스터(42)에 모드 식별 코드가 취입되지 않고, 1섹터 전의 모드 식별 코드가 유지된다.
이상의 구성에 따르면, 입력되는 모드 식별 코드가 부호 에러에 의해 변화했을 때라도 그 모드 식별 코드 대신에 1섹터 전의 모드 식별 코드가 출력되기 때문에, 부호 에러는 정정된다.
(제3 실시예)
제8도는 본 발명의 제3 실시예를 도시하는 블럭도로서, CD-ROM 디코더의 어드레스 정보 판정부의 구성을 도시한다.
본 실시예에서는 레인지 체크 회로(132)가 설치되어 있다. 이 레인지 체크회로(132)는 제1 내지 제3의 판정부(133 내지 135)로 구성되고, 어드레스 정보 레지스터(31)로부터 판독되는 분, 초, 프레임 번호를 나타내는 어드레스 정보가 1바이트씩 각 판정부(133 내지 135)에 각각 입력된다. 제1 판정부(133)은 우선 BCD로 나타나는 어드레스 정보가 각 디지트가 모두 [0] 내지 [9]의 범위에 있는지 여부를 판정하고, 그 어드레스 정보가 나타내는 값이 [81] 이내인의 여부를 판정하여 어느 판정에서든 에러를 검출했을 때 판정 출력을 상승시킨다. 즉, BCD의 경우 16진수의 A 내지 F가 나타나지 않고, 게다가 분을 나타내는 정보가 [81]을 넘는 경우도 없기 때문에 어드레스 정보가 나타내는 값이 [A7]이나 [94]와 같이 A 내지 F를 포함할 때에나, [82] 이상을 나타낼 때에는 판정부(133)이 에러라고 판정한다. 마찬가지로, 제2 판정부(134) 및 제3 판정부(135)는 어드레스 정보가 각행 모두 [0] 내지 [9]의 범위에 있는지 여부를 판정함과 동시에, 각 어드레스 정보가 나타내는 값이 각각 [59] 이내 및 [74] 이내인지 여부를 판정하여 어떤 판정에서나 에러가 검출되었을 때 판정 출력을 상승시킨다. 그리고, 각 판정부(133 내지 135)의 판정 출력을 합성하여 각 판정부(133 내지 135) 중 어느 하나가 에러를 검출한 것을 나타내는 제어 펄스를 생성하고, 레인지 체크 회로(132)의 출력으로 한다.
가산기(32) 및 최종 어드레스 정보 레지스터(33)은 제1 실시예와 같이 어드레스 정보 레지스터(31)로부터 판독된 어드레스 정보에 [1]을 가산하여 인크리먼트된 어드레스 정보를 생성하여 기억한다. 여기서, 가산기(32)는 레인지 체크 회로(132)의 출력에 응답하여 어드레스 정보 레지스터(31) 또는 최종 어드레스 정보 레지스터(33) 중 어느 하나에 기억되어 있는 어드레스 정보를 취입한다. 선택회로(34)는 어드레스 정보 레지스터(31) 및 최종 어드레스 정보 레지스터(33)으로부터 판독되는 어드레스 정보를 받아 레인지 체크 회로(132)로부터 출력되는 제어 펄스에 응답하여 어느 한쪽을 선택하여 출력한다.
레인지 체크 회로(132)가 어드레스 정보의 부호 에러를 검출하지 않은 경우에는 레인지 체크 회로(132)가 선택 회로(34)에 어드레스 정보 레지스터(31)로부터 판독되는 어드레스 정보를 선택하도록 지시를 부여한다. 동시에, 가산기(32)에 어드레스 정보 레지스터(31)로부터 판독되는 어드레스 정보를 취입하도록 지시를 부여한다. 이로써, 어드레스 정보에 부호 에러가 포함되어 있지 않으면, 상술한 제5도에 도시한 바와 같이 어드레스 정보 레지스터(31)에 기억되는 어드레스 정보가 그대로 선택 회로(34)로부터 출력된다. 한편, 레인지 체크 회로(132)가 어드레스 정보의 부호 에러를 검출한 경우에는 레인지 체크 회로(132)가 선택 회로(34)에 최종 어드레스 정보 레지스터(33)으로부터 판독되는 어드레스 정보를 선택하도록 지시를 부여한다. 따라서, 제1 실시예와 같이 어드레스 정보에 레인지 에러가 포함되어 있을 때라도, 최종 어드레스 정보 레지스터(38)로부터 판독되는 어드레스 정보를 선택하여 출력함으로써 어드레스 정보의 연속성을 유지할 수 있다.
(제4 실시예)
제9도는 본 발명의 CD-ROM 디코더의 제4 실시예를 도시하는 블럭도이다. 이 도면에서, 디스크램블 회로(11), 에러 정정 회로(20) 등, 어드레스 정보를 취입하는 어드레스 정보 판별부(230) 이외에는 제3도와 동일하고, 각각 동일한 부호로 표시된다.
CD-ROM 데이타의 어드레스 정보를 기초로 해서 원하는 섹터를 찾아 내는 어드레스 정보 판별부(230)은 어드레스 정보 레지스터(31), 목표 어드레스 정보 레지스터(232), 비교 회로(233), 전송 트리거 발생 회로(235) 및 전송 섹터 카운터(234)로 구성된다. 어드레스 정보 레지스터(31)은 디스크램블 회로(11)로부터 출력되는 디스크램블 처리된 후의 CD-ROM 데이타로부터 헤더의 어드레스 정보를 1섹터마다 취입하고, 제2의 데이타 버스(17)로 송출한다. 어드레스 정보는 제1 실시예와 같이 분, 초 및 프레임 번호를 나타내는 3바이트의 2진화 10진수(BCD : Binary Coded Decimal)로 구성되고, 75프레임마다 1초씩 자릿수를 올리고, 60초마다 (4500프레임) 1분씩 자릿수를 올린다. 목표 어드레스 정보 레지스터(232)는 제 2 데이타 버스(17)을 통해 부여되는 목표 어드레스 정보를 취입하여 기억하고, 그 목표 어드레스 정보를 반복하여 출력한다. 이 목표 어드레스 어드레스 정보 레지스터(232)에 부여되는 목표 어드레스 정보는 호스트 컴퓨터측이 전송을 요구하는 선두 섹터의 어드레스를 나타내는 것으로, 호스트 컴퓨터로부터의 지시에 응답하여 제어 마이크로컴퓨터(7)에 의해 공급된다. 비교 회로(233)은 목표 어드레스 정보 레지스터(232)로부터 출력되는 목표 어드레스 정보와 어드레스 정보 레지스터(31)로부터 출력되는 어드레스 정보를 비교하고, 각 정보가 일치했을 때에 상승되는 스타트 펄스를 발생시킨다. 전송 섹터 카운터(234)는 전송해야 할 섹터수를 나타내는 전송 섹터 정보를 프리세트 데이타로서 로드시킨 후에, 1섹터의 CD-ROM 데이타가 입력될 때마다 동기 신호 검출 회로(14)로부터 출력되는 타이밍 신호에 따라 다운 카운트하고, 카운트값이 초기값으로 복귀되었을 때 상승되는 스톱 펄스를 발생한다. 그리고, 전송 트리거 발생 회로(235)는 스타트 펄스의 상승에 응답하여 전송 어드레스 발생 회로(21) 및 전송 바이트 카운터(23)에 전송 개시의 지시를 부여함과 동시에, 스톱 펄스의 상승에 따라 전송 어드레스 발생 회로(21)에 전송 정지의 지시를 부여한다. 또, 스톱 펄스는 인터럽트 지시 발생 회로(26)에도 공급되고, 소정의 섹터수의 전송이 완료된 시점에서 호스트 컴퓨터에 대하여 인터럽트 지시가 송신되도록 구성된다. 한편, 어드레스 정보 레지스터(31)과 병렬로 설치되는 모드 정보 레지스터(36)은 디스크램블 회로(11)로부터 출력되는 CD-ROM 데이타의 모드 식별 코드를 취입하고, 제2의 데이타 버스(17)로부터 제어 마이크로컴퓨터(7)로 전송한다.
이상의 어드레스 정보 판별부(230)에서는 목표 어드레스 정보의 설정 및 전송 섹터 정보의 설정이 이루어진 후에, 소정의 섹터수의 CD-ROM 데이타의 입력, 전송이 완료될 때까지 제어 마이크로컴퓨터(7)로부터의 지시를 받지 않고 연속해서 동작한다. 예를 들면, 제10도에 도시한 바와 같이 [03 : 15 : 59]로 되는 어드레스가 붙은 섹터로부터 75섹터분의 CD-ROM 데이타를 전송할 때에는 우선, [03 : 15 : 59]로 되는 목표 어드레스 정보가 목표 어드레스 정보 레지스터(232)에 기억되고, 동시에 [74]가 되는 전송 섹터 정보가 전송 섹터 카운터(34)에 설정된다. 계속해서, 어드레스 정보 레지스터(31)에 순차 취입되는 어드레스 정보가 [03 : 15 : 59]로 되면, 비교 회로(33)이 목표 어드레스 정보와의 일치를 검출하여 스타트 펄스를 상승시키기 위해 전송 트리거 발생 회로(235)가 전송 어드레스 발생 회로(21)에 전송 개시의 지시를 부여한다. 그리고, 스타트 펄스의 상승으로 전송바이트카운터(234)가 다운 카운트를 개시하고, 카운트값이 [0]으로 되어 스톱 펄스가 상승하면, 전송 트리거 발생 회로(235)는 전송 어드레스 발생 회로(21)에 전송 정지의 지시를 부여한다. 동시에, 인터럽트 지시 발생 회로(26)은 스톱 펄스의 상승에 응답하여 제어 마이크로컴퓨터(7)에 인터럽트 지시를 송신한다. 따라서, 연속적으로 입력되는 CD-ROM 데이타는 [03 : 15 : 59]로 되는 어드레스가 붙여진 섹터를 선두로 해서 75섹터분이 전송 버퍼(24)로부터 호스트 컴퓨터측으로 전송되게 된다. 이 동안, 제어 마이크로컴퓨터(7)은 어드레스 정로의 판별 동작에 관여하지 않고, 그외의 제어 동작을 행하는 것이 가능하다.
(제5 실시예)
제11도는 본 발명의 CD-ROM 디코더의 제5 실시예를 도시하는 블럭도이다. 이 도면에서, 디스크램블 회로(11), 에러 정정 회로(20) 등, 동기 신호의 검출을 확인하는 검출 확인부(330) 이외에는 제3도와 동일하고, 각각 동일한 부호로 나타낸다.
동기 신호 검출 회로(14)로부터 출력되는 타이밍 신호를 기초로 해서 CD-ROM 데이타의 동기 신호가 정확하게 검출되고 있는지 여부를 판정하는 검출 확인부(330)은 동기 신호 카운터(331), 동기 보호 회로(332) 및 에러 카운터(333)으로 구성된다. 동기 신호 카운터(331)은 동기 신호 검출 회로(14)로부터 부여되는 타이밍 신호로 기동하고, 일정 주기의 클럭을 소정수 카운트해서 1섹터분의 CD-ROM 데이타가 입력되는 기간을 계측함으로써 다음에 동기 신호가 검출될 것으로 예측되는 타이밍에 일치하는 예측 신호를 발생한다. 또한, 동기 신호 카운터(331)은 예측신호를 발생시킨 후에 [0]으로 리세트되어 다시 카운트 동작을 반복한다. 동기 보호 회로(332)는 예측 신호와 함께 동기 신호 검출 회로(14)의 타이밍 신호를 취입하고, 각 신호가 일치할 때에는 타이밍 신호를 그대로 출력하고, 일치하지 않을 때에는 타이밍 신호를 예측 신호로 치환하여 출력한다. 이로써, 동기 신호 검출 회로(14)가 동기 신호를 검출할 수 없었을 때라도 동기 신호가 검출된 것으로하여 타이밍 신호가 동작 제어 회로(25)로 공급된다. 또, 타이밍 신호가 예측 신호에 일치하지 않았을 때에는 동기 신호가 검출되지 않은 것을 나타내는 검출 에러 신호를 발생하고, 이 검출 에러 신호를 에러 카운터(333)에 공급한다. 에러 카운터(333)은 프리세트 데이타를 로드시킨 후에 검출 에러 신호에 응답하여 카운트 동작하고, 그 카운트값이 일정한 값에 도달했을 때에 정지 지시를 발생하여 인터럽트 지시 발생 회로(26)에 공급한다. 상기 에러 카운터(333)에 로드되는 프리세트 데이타는 동기 신호의 검출 에러가 몇 섹터 계속될 때 정지 지시를 발생시킬 것인가를 설정하는 것으로, 임의로 변경 가능한 값이 제어 마이크로컴퓨터(7)로부터 공급된다. 또, 프리세트 데이타를 고정 데이타로 하는 경우에는 고정 데이타를 기억하는 레지스터를 부가하고, 이 레지스터로부터 프리세트 데이타를 취입하는 구성으로 하면, 제어 마이크로컴퓨터(7)로부터 프리 세트 데이타를 공급할 필요는 없어진다.
제12도는 동기 보호 회로(332)의 구체적인 구성예를 도시하는 블럭도로서, 제13도는 그 동작을 설명하는 타이밍도이다.
동기 보호 회로(332)는 예를 들면 OR 게이트(334) 및 AND 게이트(335)로 되어 있고, 동기 신호 검출 회로(14)로부터의 타이밍 신호 A와 동기 신호 카운터(331)로부터의 예측 신호가 OR 게이트(334)에 입력되고, 이 OR 게이트(334)의 출력으로부터 동기 보호된 타이밍 신호 B가 얻어진다. 그리고, 타이밍 신호 A의 반전 신호와 OR 게이트(334)의 출력이 AND 게이트(335)에 입력되며, 이 AND 게이트(335)의 출력으로부터 검출 에러 신호가 얻어진다.
제13도에 도시한 바와 같이, 동기 신호 검출 회로(14)가 동기 신호를 검출할수 없다고 하면 타이밍 신호 A의 펄스의 상승은 없어지지만, 예측 신호가 소정의 주기로 펄스의 상승을 갖고 있기 때문에, OR 게이트(334)로부터 얻어지는 타이밍신호 B에서는 소정의 주기로 펄스가 상승하게 된다. 이 때문에, 동기 신호 검출회로(14)가 동기 신호를 검출할 수 없었을 때라도 동기 보호 회로(332)로부터는 동기 신호가 검출되면 동등한 타이밍 신호 B를 얻을 수 있다. 그리고, 타이밍 신호 A와 타이밍 신호 B가 일치하지 않은 경우, 즉 동기 신호의 검출 에러가 발생한 경우에는 검출 에러 신호가 타이밍 신호 B에 따른 타이밍에 상승하고, 에러 카운터(333)을 다운 카운트한다. 그래서, 3섹터 연속하여 동기 신호를 검출할 수 없었을 때 정지 지시를 발생시키는 경우에는 에러 카운터(333)에 프리세트 데이타로서 [3]을 로드시켜 두고, AND 게이트(335)의 출력의 상승으로 에러 카운터(333)을 다운카운트하여 카운트값이 [0]으로 되었을 때 정지 지시를 발생시키도록 구성한다. 따라서, 동기 신호가 1섹터 또는 2섹터 동안 검출되지 않을 때에는 정지 지시를 발생시키지 않고 타이밍 신호 A의 누락된 펄스가 보충되고, 3섹터 이상 연속해서 검출되지 않으면 정지 지시가 인터럽트 지시 발생 회로(26)에 부여된다.
이상의 구성에 따르면, 동기 신호의 검출 에러가 몇 섹터인가 연속될 때에는 CD-ROM 디코더(5)측에서 CD-ROM 데이타의 전송이 정지된다. 이 때, CD-ROM디코더(5)의 동작을 제어하는 제어 마이크로컴퓨터(7)은 동기 신호의 검출 확인을 행할 필요가 없기 때문에, 다른 제어 동작을 행하는 것이 가능해진다.
(제6 실시예)
제14도는 본 발명의 CD-ROM 디코더의 제6 실시예를 도시하는 블럭도이다.
본 실시예는 제1 실시예에서 설명한 어드레스 정보 레지스터(31), 가산기(32), 최종 어드레스 정보 레지스터(33), 선택 회로(34), 비교 회로(35) 및 제2 실시예에서 설명한 레인지 체크 회로(132)를 갖고 있다. 그리고, 비교 회로(35)의 비교 결과 및 레인지 체크 회로(132)의 체크 결과가 각각 선택 제어 회로(30)에 공급되고, 이 선택 제어 회로(30)이 비교 결과 및 체크 결과에 따라 선택 회로(34)에서의 선택을 제어한다.
또, 본 실시예는 제3 실시예에서 설명한 모드 정보 레지스터(41), 최종 모드 정보 레지스터(42), 선택 회로(43) 및 비교 회로(44)를 갖고 있다. 그리고, 비교회로(44)의 비교 결과가 선택 제어 회로(36)에 공급되고, 이 선택 제어 회로(30)이 비교 결과에 따라 선택 회로(43)에서의 선택을 제어한다.
또, 본 실시예는 제4 실시예에서 설명한 목표 어드레스 정보 레지스터(232), 비교 회로(233), 전송 섹터 카운터(234) 및 전송 트리거 발생 회로(235)를 갖고 있다. 선택 회로(34)로부터 공급되는 어드레스 정보가 목표 어드레스 정보에 일치했을 때 전송 개시의 지시를 발생함과 동시에, 전송 섹터수가 전송 섹터 정보의 값에 도달했을 때 전송 정지 지시를 발생시킨다.
또, 본 실시예는 제5 실시예에서 설명한 동기 신호 카운터(331), 동기 보호회로(332) 및 에러 카운터(333)을 갖고 있다. 따라서, 동기 신호의 검출 에러가 발생해도 동기 보호 회로(332)로부터 예측 신호가 타이밍 신호로서 동작 제어 회로(25)에 공급된다.
또한, 에러 플래그 레지스터(15)에는 전단의 디지탈 신호 처리부(4;제1도 참조)로부터 공급되는 에러 플래그가 기억된다. 이 에러 플래그는 디지탈 신호 처리부(4)에서의 오류 정정 처리에서 오류가 완전히 정정되지 않고 남았는지의 여부를 나타내는 플래그로서, 이 에러 플래그가 세트되어 있는 경우에는 헤더 데이타에 오류가 포함되어 있을 가능성이 높다. 그래서, 본 실시예에서는 상기 에러 플래그가 세트되어 있는지 여부를 각 프레임마다 참조하여 어드레스 정보의 출력을 제어하도록 하고 있다.
본 실시예에서는 에러 플래그 레지스터(15)로부터 에러 플래그가 세트되어 있는가의 여부를 나타내는 제어 신호가 선택 제어 회로(30)에 입력되어 있고, 선택제어 회로(30)은 에러 플래그 레지스터(15)로부터의 신호 상태에 따라 해당 프레임이 오류를 포함하는가의 여부를 판정한다. 선택 제어 회로(30)은 에러 플래그가 세트되어 있을 때에는 최종 어드레스 정보 레지스터(33)의 어드레스 정보와 최종 모드 정보 레지스터(42)의 모드 식별 코드를 선택하고, 리세트되어 있을 때에는 어드레스 정보 레지스터(31)의 어드레스 정보와 모드 정보 레지스터(41)의 모드 식별코드를 선택한다. 또, 에러 플래그 레지스터(15)로부터의 제어 신호에 따라 선택회로(34, 43)을 개별적으로 선택 제어하는 것도 가능하다. 또한, 에러 플래그 레지스터(15)로부터의 제어 신호에 따른 선택 제어는 다른 선택 제어에 우선시켜도좋다.
또한, 본 실시예에서는 비교 회로(35)로부터 출력되는 제어 펄스가 에러 카운터(451)에 입력되고, 프리세트 데이타가 로드된 에러 카운터(451)을 카운트 동작시킨다. 이 에러 카운터(451)은 에러 카운터(333)과 동일한 구성의 것으로, 소정의 프리세트 데이타를 로드시킨 후에 비교 회로(35)로부터 부여되는 제어 펄스를 카운트하고, 그 카운트값이 일정값에 도달했을 때 정지 지시를 발생시켜 인터럽트 지시 발생 회로(26)에 공급한다. 예를 들면, 제15도에 도시한 바와 같이 어드레스 정보 레지스터(31)에 입력되는 어드레스 정보가 부호 에러에 의해 [03 : 15 , 58] 다음에 [03 : 15 : 59]로 되어야 하는데, [03 : 15 : A7]과 같이 되었다고 해도 최종 어드레스 정보 레지스터(33)에 입력되는 어드레스 정보는 [03 : 15 : 58] 다음에는 [03 : 15 : 59]로 되어 연속성이 유지된다. 그래서, 2개의 레지스터(31, 33)으로부터 판독되는 어드레스 정보가 일치되지 않을 때에는 어드레스 정보 레지스터(31)에 기억된 어드레스 정보가 부호 에러를 포함하고 있다고 판단되고, 비교 회로(35)는 선택 회로(34)에 최종 어드레스 정보 레지스터(33)으로부터 판독되는 어드레스 정보를 선택하게 한다. 동시에, 비교 회로(35)는 에러 카운터(451)을 다운 카운트하고, 카운트값이 프리세트 데이타보다 하나 작게 된다.
여기서, 어드레스 정보가 3섹터 연속해서 부호 에러를 포함하고 있을 때 정지 지시를 발생시키는 경우에는 제15도에 도시한 바와 같이 에러 카운터(451)에 프리세트 데이타로서 [3]을 로드시키고, 비교 회로(35)의 제어 펄스의 상승으로 에러카운터(451)을 다운 카운트하여 카운트값이 [0]으로 되었을 때 정지 지시를 발생시키도록 구성한다, 따라서, 부호 에러를 포함하는 어드레스 정보가 연속 2섹터 이내이면 정지 지시를 발생시키지 않고 어드레스 정보가 정정되며, 3섹터 이상 연속되면 정지 지시가 인터럽트 지시 발생 회로(26)에 부여된다.
이상의 구성에 따르면, 어드레스 정보의 정정 처리가 몇 섹터인가 연속되었을 때에는 CD-ROM 디코더(5)측에서 CD-ROM 데이타의 전송이 정지된다. 이 때, CD-ROM 디코더(5)의 동작을 제어하는 제어 마이크로컴퓨터(7)은 어드레스 정보의 판정을 행할 필요가 없고, 다른 제어 동작을 행할 수 있다.
제1도는 CD-ROM 시스템의 구성을 도시하는 블럭도.
제2도는 CD-ROM 데이타의 포맷을 도시하는 도면.
제3도는 종래의 CD-ROM 디코더의 구성을 도시하는 블럭도.
제4도는 제1 실시예의 어드레스 정보 판정부의 구성을 도시하는 블럭도.
제5도는 제1 실시예에서의 어드레스 정보 판정부의 동작을 설명하는 타이밍차트.
제6도는 제2실시예의 모드 식별 코드 판정부의 구성을 도시하는 블럭도.
제7도는 제2 실시예의 모드 식별 코드 판정부의 동작을 설명하는 타이밍차트.
제8도는 제3 실시예의 어드레스 정보 판정부의 구성을 도시하는 블럭도.
제9도는 제4 실시예의 CD-ROM 디코더의 구성을 도시하는 블럭도.
제10도는 제4 실시예에서의 어드레스 정보 판별부의 동작을 설명하는 타이밍 차트.
제11도는 제5 실시예의 CD-ROM 디코더의 구성을 도시하는 블럭도.
제12도는 제5 실시예의 동기 보호 회로의 구성을 도시하는 블럭도.
제13도는 제5 실시예에서의 동기 보호 회로의 동작을 설명하는 타이밍차트.
제14도는 제6 실시예의 CD-ROM 디코더의 구성을 도시하는 블럭도.
제15도는 제6 실시예에서의 CD-ROM 디코더의 동작을 설명하는 타이밍차트.
도면의 주요 부분에 대한 부호의 설명
2 : 픽업부 3 : 아날로그 신호 처리부
4 : 디지탈 신호 처리부 5 : CD-ROM 디코더
6 : 버퍼 RAM 7 : 제어 마이크로컴퓨터

Claims (15)

  1. ROM 디스크로부터 판독된 프레임마다 구획된 디지탈 데이타에 대하여 오류 정정 처리를 행하는 CD-ROM 디코더에 있어서,
    판독된 상기 디지탈 데이타 중에서 연속하는 각 프레임마다 부여된 어드레스 데이터를 추출하는 추출 회로;
    상기 추출 회로에서 추출된 상기 어드레스 데이타에서의 오류의 유무를 1프레임마다 검출하는 오류 검출 회로;
    상기 어드레스 데이타로부터 적어도 1 프레임 주기후의 어드레스 데이타를 예측하여 보정 어드레스 데이타를 생성하는 보정 데이타 생성 회로; 및
    상기 오류 검출 회로에서 상기 어드레스 데이타의 오류가 검출되었을 때, 상기 어드레스 데이타 대신에 상기 보정 데이타 생성 회로에서 생성된 상기 보정 어드레스 데이타를 출력하는 선택 회로
    를 포함하는 것을 특징으로 하는 CD-ROM 디코더.
  2. 제1항에 있어서, 상기 오류 검출 회로는 상기 추출 회로에서 추출된 어드레스 데이타가 적어도 1프레임 주기 전에 추출된 어드레스 데이타에 대해 연속성을 유지하고 있는지 여부를 판정함으로써 오류를 검출하는 것을 특징으로 하는 CD-ROM 디코더.
  3. 제2항에 있어서, 상기 오류 검출 회로는 상기 추출 회로에서 추출된 어드레스 데이타와, 1프레임 주기 전에 추출된 어드레스 데이타로부터 상기 보정 데이타 생성 회로에서 생성된 보정 어드레스 데이타를 비교함으로써 상기 어드레스 데이타의 연속성이 유지되고 있는지 여부를 판정하는 것을 특징으로 하는 CD-ROM 디코더.
  4. 제3항에 있어서,
    상기 보정 데이타 생성 회로는 추출된 어드레스 데이타를 기억하는 제1 레지스터, 상기 제1 레지스터에 기억된 어드레스 데이타에 일정치를 가산하여 적어도 1 프레임 주기 후의 어드레스 데이타를 예측하는 연산 회로, 및 상기 연산 회로의 연산 결과를 적어도 1프레임 주기 동안 기억하는 제2 레지스터를 포함하고, 상기 제2 레지스터에 기억된 데이타를 보정 어드레스 데이타로서 출력하며,
    상기 오류 검출 회로는, 상기 제1 레지스터에 상기 보정 데이타 생성 회로가 예측하는 프레임의 어드레스 데이타가 입력되었을 때, 상기 제1 레지스터에 기억된 내용이 상기 제2 레지스터에 기억된 내용과 일치하는지 여부를 판정하는 비교 회로를 포함하고, 상기 비교 회로의 비교 결과를 기초로 해서 오류를 검출하며,
    상기 선택 회로는 상기 비교 회로에서의 비교 결과가 일치하는 경우에는 상기 제1 레지스터에 기억된 내용을 출력하고, 일치하지 않는 경우에는 상기 제2 레지스터에 기억된 내용을 출력하는
    것을 특징으로 하는 CD-ROM 디코더.
  5. 제3항에 있어서,
    상기 보정 데이타 생성 회로는 추출된 어드레스 데이타를 프레임마다 순차 교체하여 기억하는 제1 레지스터, 및 상기 제1 레지스터에 기억된 어드레스 데이타를 취입하여 적어도 1프레임 주기 동안 기억하는 제2 레지스터를 포함하고, 상기 제2 레지스터에 기억된 데이타를 보정 어드레스 데이타로서 출력하며,
    상기 오류 검출 회로는 상기 제1 레지스터에 새롭게 상기 어드레스 데이타가 입력되었을 때 상기 제1 레지스터에 기억된 내용이 상기 제2 레지스터에 기억된 내용과 일치하는지 여부를 판정하는 비교 회로를 포함하고, 상기 비교 회로의 비교 결과를 기초로 해서 오류를 검출하며,
    상기 선택 회로는 상기 비교 회로에서의 비교 결과가 일치하는 경우에는 상기 제1 레지스터에 기억된 내용을 출력하고, 일치하지 않는 경우에는 상기 제2 레지스터에 기억된 내용을 출력하는
    것을 특징으로 하는 CD-ROM 디코더.
  6. 제1항에 있어서, 상기 오류 검출 회로는 상기 ROM 디스크로부터 판독되는 디지탈 데이타에 부가되는 에러 플래그 상태로부터 프레임마다 오류를 검출하는 것을 특징으로 하는 CD-ROM 디코더.
  7. 제6항에 있어서,
    상기 보정 데이타 생성 회로는 추출된 어드레스 데이타를 기억하는 제1 레지스터, 상기 제1 레지스터에 기억된 어드레스 데이타에 대하여 일정치를 가산하여 적어도 1프레임 주기 후의 어드레스 데이타를 예측하는 연산 회로, 및 상기 연산 회로의 연산 결과를 적어도 1프레임 주기 동안 기억하는 제2 레지스터를 포함하고, 상기 제2 레지스터에 기억된 데이타를 보정 어드레스 데이타로서 출력하는
    것을 특징으로 하는 CD-ROM 디코더.
  8. 제1항에 있어서,
    상기 오류 검출 회로는 상기 추출 회로에서 추출된 어드레스 데이타가 적정한 범위 내에 있는지 여부를 판정함으로써 오류를 검출하는 것을 특징으로 하는 CD-ROM 디코더.
  9. 제8항에 있어서,
    상기 보정 데이타 생성 회로는 추출된 어드레스 데이타를 기억하는 제1 레지스터, 상기 제1 레지스터에 기억된 어드레스 데이타에 일정치를 가산하여 적어도 1 프레임 주기 후의 어드레스 데이타를 예측하는 연산 회로, 및 상기 연산 회로의 연산 결과를 적어도 1프레임 주기 동안 기억하는 제2 레지스터를 포함하고, 상기 제2 레지스터에 기억된 데이타를 보정 어드레스 데이타로서 출력하는
    것을 특징으로 하는 CD-ROM 디코더.
  10. ROM 디스크로부터 판독된 프레임마다 구획된 디지탈 데이타에 대하여 오류정정 처리를 행한 후에, 상기 디지탈 데이타를 컴퓨터로 전송하는 CD-ROM 디코더에 있어서,
    판독된 상기 디지탈 데이타 중에서 각 프레임의 어드레스 위치를 나타내는 어드레스 데이타를 추출하는 추출 회로;
    특정 프레임의 어드레스 위치를 목표 어드레스로서 기억하는 목표 어드레스 기억부; 및
    상기 추출 회로에서 추출된 상기 어드레스 데이타가 나타내는 어드레스와 상기 목표 어드레스 기억부에 기억된 목표 어드레스를 비교하고, 양 어드레스가 일치했을 때 기동 신호를 발생시키는 기동 신호 발생 회로
    를 포함하고,
    상기 기동 신호에 응답해서 상기 컴퓨터로의 디지탈 데이타의 전송을 개시하는
    것을 특징으로 하는 CD-ROM 디코더.
  11. 제10항에 있어서,
    판독된 상기 디지탈 데이타의 프레임 수를 카운트하는 카운터; 및
    상기 카운터의 카운트값이 소정값으로 되었을 때 정지 신호를 발생시키는 정지 신호 발생 회로
    를 더 포함하고,
    상기 정지 신호에 응답해서 상기 컴퓨터로의 디지탈 데이타의 전송을 정지하는
    것을 특징으로 하는 CD-ROM 디코더.
  12. ROM 디스크로부터 판독된 프레임마다 구획된 디지탈 데이타에 대하여 오류 정정 처리를 행한 후에, 상기 디지탈 데이타를 컴퓨터로 전송하는 CD-ROM 디코더에 있어서,
    판독된 상기 디지탈 데이타 중에서 연속하는 각 프레임마다 부여된 어드레스 데이타를 추출하는 추출 회로;
    상기 추출 회로에서 추출된 상기 어드레스 데이타에서의 오류의 유무를 1프레임마다 검출하는 오류 검출 회로, 및
    상기 오류 검출 회로에서 소정 프레임 수 연속해서 오류가 검출되었을 때 인터럽트 신호를 발생시키는 인터럽트 신호 발생 회로
    를 포함하고,
    상기 인터럽트 신호에 응답하여 상기 컴퓨터로의 디지탈 데이타의 전송을 정지하는
    것을 특징으로 하는 CD-ROM 디코더.
  13. 제12항에 있어서,
    상기 오류 검출 회로는 상기 추출 회로에서 추출된 어드레스 데이타가 적어도 1 프레임 주기 전에 추출된 어드레스 데이타에 대하여, 연속성을 유지하고 있는지 여부를 판정함으로써 오류를 검출하는 것을 특징으로 하는 CD-ROM 디코더.
  14. ROM 디스크로부터 판독된 프레임마다 구획된 디지털 데이타에 대하여 오류 정정 처리를 행한 후에, 상기 디지털 데이타를 컴퓨터로 전송하는 CD-ROM 디코더에 있어서,
    판독된 상기 디지털 데이타 중에서 연속하는 각 프레임의 포맷을 나타내는 모드 데이타를 추출하는 추출 회로;
    상기 추출 회로에서 추출된 모드 데이터에서의 오류의 유무를 1 프레임 마다 검출하는 오류 검출 회로; 및
    상기 오류 검출 회로에서 소정 프레임 수 연속하여 오류가 검출되었을 때 인터럽트 신호를 발생하는 인터럽트 신호 발생 회로
    를 포함하고,
    상기 인터럽트 신호에 응답하여 상기 컴퓨터로의 디지털 데이터의 전송을 정지하는
    것을 특징으로 하는 CD-ROM 디코더.
  15. 제14항에 있어서,
    상기 오류 검출 회로는 상기 추출 회로에서 추출된 모드 데이터가 적어도 1 프레임 주기전에 추출된 모드 데이터와 일치하는지 여부를 판정하는 것에 의해 오류를 검출하는
    것을 특징으로 하는 CD-ROM 디코더.
KR1019950003000A 1994-02-18 1995-02-17 헤더데이타의오류보정을행하는cd-rom디코더 KR100366165B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP94-21150 1994-02-18
JP94-021151 1994-02-18
JP94-21151 1994-02-18
JP6021150A JPH07230363A (ja) 1994-02-18 1994-02-18 Ｃｄ−ｒｏｍデコーダ
JP94-021150 1994-02-18
JP2115194A JPH07230364A (ja) 1994-02-18 1994-02-18 Ｃｄ−ｒｏｍデコーダ
JP94-30322 1994-02-28
JP94-30323 1994-02-28
JP6030323A JPH07244935A (ja) 1994-02-28 1994-02-28 Ｃｄ−ｒｏｍデコーダ
JP94-030323 1994-02-28
JP3032294A JP2951192B2 (ja) 1994-02-28 1994-02-28 Ｃｄ−ｒｏｍデコーダ
JP94-030322 1994-02-28

Publications (2)

Publication Number Publication Date
KR950034106A KR950034106A (ko) 1995-12-26
KR100366165B1 true KR100366165B1 (ko) 2003-02-26

Family

ID=27457521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003000A KR100366165B1 (ko) 1994-02-18 1995-02-17 헤더데이타의오류보정을행하는cd-rom디코더

Country Status (2)

Country Link
US (1) US5621743A (ko)
KR (1) KR100366165B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1008964A3 (nl) * 1994-11-18 1996-10-01 Philips Electronics Nv Werkwijze voor overdracht van informatie, een informatiedrager, alsmede een inrichting voor ontvangen en een inrichting voor verzenden van informatie.
US6324302B1 (en) 1997-05-30 2001-11-27 Ricoh Company, Ltd. Method and a system for substantially eliminating erroneously recognized non-solid lines
US6195769B1 (en) * 1998-06-26 2001-02-27 Advanced Micro Devices, Inc. Failsafe asynchronous data transfer corruption indicator
JP3073969B2 (ja) * 1998-09-29 2000-08-07 松下電器産業株式会社 光ディスク再生装置、及びその制御方法
JP2001126408A (ja) * 1999-10-29 2001-05-11 Sony Corp 光学式回転記録媒体、アドレス情報記録方法、アドレス情報復元方法、光学式記録装置、光学式再生装置、および、光学式記録・再生装置
JP2001236738A (ja) * 2000-02-24 2001-08-31 Yamaha Corp 光ディスクのプリピット同期ビットの誤検出判定方法およびプリピット同期ビット検出の安定・不安定判定方法並びにそれらの回路
US20040141439A1 (en) * 2000-03-28 2004-07-22 Takayuki Suzuki Decoder
KR100761614B1 (ko) * 2000-05-19 2007-09-27 마츠시타 덴끼 산교 가부시키가이샤 데이터 기록 매체 및 그 재생 장치
JP3853615B2 (ja) * 2001-07-04 2006-12-06 シャープ株式会社 アドレス情報検出装置およびアドレス情報検出方法
KR100464409B1 (ko) * 2002-04-06 2005-01-03 삼성전자주식회사 광기록매체상의 상대 어드레스 검출 및 보정 장치 및 방법
US20060136729A1 (en) * 2004-12-20 2006-06-22 Macrovision Europe Limited Copy protection for optical discs
TWI313807B (en) * 2005-08-18 2009-08-21 Realtek Semiconductor Corp Error correction apparatus and method for data stored in memory
US7395462B2 (en) * 2005-12-25 2008-07-01 Mediatek Inc. Defect estimation apparatus and related method
US20090316551A1 (en) * 2008-06-19 2009-12-24 Hang-Kaung Shu Apparatus and method for writing data into storage medium
US9348697B2 (en) * 2013-09-10 2016-05-24 Kabushiki Kaisha Toshiba Magnetic random access memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231713A (ja) * 1983-06-14 1984-12-26 Sony Corp 同期回路
US4719642A (en) * 1985-02-27 1988-01-12 Scientific Atlanta, Inc. Error detection and concealment using predicted signal values
JPS62230177A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 文字放送受信装置
JP2713902B2 (ja) * 1987-04-28 1998-02-16 三洋電機株式会社 アドレス発生回路
US5381424A (en) * 1993-03-25 1995-01-10 Seagate Technology, Inc. Method and apparatus for fault-tolerant identification of the header field of a recording device

Also Published As

Publication number Publication date
KR950034106A (ko) 1995-12-26
US5621743A (en) 1997-04-15

Similar Documents

Publication Publication Date Title
KR100366165B1 (ko) 헤더데이타의오류보정을행하는cd-rom디코더
KR100424377B1 (ko) Cd플레이어에이용하는cd-rom디코더
JPH10107649A (ja) 符号誤り訂正／検出デコーダ
JP2951192B2 (ja) Ｃｄ−ｒｏｍデコーダ
KR100426549B1 (ko) Ｃｄ-ｒｏｍ 디코더
US6690630B1 (en) Compact disc decoder and method for correcting address errors in header data based on an input error flag
JP3427051B2 (ja) 符号誤り検出回路
JPH10242950A (ja) データ処理装置及び方法とこれを用いたデータ蓄積制御装置
JPH07244935A (ja) Ｃｄ−ｒｏｍデコーダ
KR100418010B1 (ko) Ｃｄ-ｒｏｍ 디코더
JPH07230363A (ja) Ｃｄ−ｒｏｍデコーダ
JP3524828B2 (ja) 符号誤り訂正検出装置
JP2001195843A (ja) 符号誤り検出回路
US6321351B1 (en) Method and apparatus for detecting errors in DVD data
JP2001160271A (ja) 符号誤り検出回路
KR100363360B1 (ko) 디지털 데이터의 버퍼링 방법 및 ｃｄ-ｒｏｍ 디코더
US5815691A (en) Method for controlling an external memory for a CD-ROM decoder and apparatus therefor
JPH07230364A (ja) Ｃｄ−ｒｏｍデコーダ
JP2001273094A (ja) Ｃｄ−ｒｏｍデコーダ
JPH0917124A (ja) ディスク再生装置
JP2001273712A (ja) Ｃｄ−ｒｏｍデコーダ
JP2001273727A (ja) 同期信号検出回路
KR100217368B1 (ko) 콤팩트디스크-롬 드라이브의 에러플래그 발생회로 및 방법
JP3515446B2 (ja) デジタルデータのバッファリング方法
JP2001110133A (ja) Ｃｄ−ｒｏｍデコーダ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071207

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee