JP2001110133A

JP2001110133A - Ｃｄ−ｒｏｍデコーダ

Info

Publication number: JP2001110133A
Application number: JP28447099A
Authority: JP
Inventors: Takayuki Suzuki; 貴之鈴木; Hiroyuki Tsuda; 廣之津田; Masayuki Ishibashi; 昌幸石橋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-10-05
Filing date: 1999-10-05
Publication date: 2001-04-20

Abstract

(57)【要約】【課題】制御マイコンの負担を軽減する。【解決手段】ＣＤ−ＲＯＭデータからヘッダ及びサブ
ヘッダ（モード２の場合のみ）がヘッダ情報レジスタ１
３に取り込まれる。セクタ情報変換回路１４では、ヘッ
ダ情報レジスタ１３に取り込まれたヘッダ及びサブヘッ
ダに基づいて、ＣＤ−ＲＯＭデータの各セクタのフォー
マットが判別され、その判別結果に基づいてセクタ情報
が生成される。セクタ情報は、セクタ情報レジスタ１５
に供給され、書き込み情報レジスタ１２に保持されたＣ
Ｄ−ＲＯＭデータと共にバッファＲＡＭに書き込まれ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルデータに
含まれる符号誤りの訂正処理を行い、訂正処理が完了し
たデジタルデータをコンピュータ機器へ転送するＣＤ−
ＲＯＭデコーダに関する。

【０００２】

【従来の技術】記録媒体に記録されたデジタルデータを
コンピュータ機器に取り込むようにしたＣＤ−ＲＯＭシ
ステム等のドライブシステムにおいては、取り扱うデジ
タルデータに含まれる符号誤りを訂正するためのデコー
ド処理が行われる。このデコード処理は、所定のバイト
数からなるセクタ毎に行われるため、デジタルデータを
セクタ単位でメモリに記憶する、いわゆるバッファリン
グを行うように構成される。

【０００３】図５は、ドライブシステムの１つであるＣ
Ｄ−ＲＯＭシステムの構成を示すブロック図である。

【０００４】ディスク１は、螺旋状に描かれた記録トラ
ックに沿って所定のフォーマットに従うデジタルデータ
が記憶されており、線速度または角速度を一定に保つよ
うにして回転駆動される。ピックアップ部２は、回転駆
動されるディスク１にレーザ光を照射し、その反射光の
状態の変化に基づいて、ディスク１に記憶されたデジタ
ルデータを読み取る。アナログ信号処理部３は、ピック
アップ部２の出力に応答し、ディスク１に記録されたデ
ジタルデータを表すＥＦＭ信号を生成する。このＥＦＭ
信号は、本来８ビットで構成されるデータが、ＥＦＭ(E
ight to Fourteen Modulation)変調されたものであり、
図６に示すように、各フレームの始まりの２４ビットが
同期信号に割り当てられ、その後に３ビットの接続ビッ
トを挟んで１４ビットずつデータビットに繰り返し割り
当てられている。

【０００５】デジタル信号処理部４は、アナログ信号処
理部３から入力されるＥＦＭ信号に対して、ＥＦＭ復調
を施し、図６に示すように、１４ビットのデータを８ビ
ットに変換する。このＥＦＭ復調の際には、同期信号に
続く最初のデータビットから１バイトのサブコードデー
タが取り出されると共に、残されたデータビットから３
２バイトのシンボルデータが生成される。さらに、デジ
タル信号処理部４は、３２バイトのシンボルデータに対
して、ＣＩＲＣ復号を施し、１フレームが２４バイトの
ＣＤ−ＲＯＭデータを生成する。

【０００６】ＣＤ−ＲＯＭデータは、図７に示すよう
に、２４バイト×９８フレームの合計２３５２バイトが
１セクタとして取り扱われ、各セクタの始まりに、同期
信号（１２バイト）、ヘッダ（４バイト）がそれぞれ割
り当てられている。同期信号は、セクタの先頭位置を示
すもので、固定パターンとして各セクタの始めに付され
ている。４バイトのヘッダは、さらに、ディスク上のア
ドレスに相当する絶対時間の情報（分／秒／フレーム番
号：各１バイト）及びセクタ内のデータのフォーマット
を識別するモード識別コード（１バイト）が割り当てら
れている。そして、ヘッダに続く２３３６バイトには、
モード及びフォームに合わせてユーザデータや誤り訂正
符号（ＥＣＣ）、誤り検出符号（ＥＤＣ）等が割り当て
られる。例えば、図８に示すように、モード１の場合、
ユーザデータ（２０４８バイト）、ＥＤＣ（４バイ
ト）、ゼロ（８バイト）及びＥＣＣ（２７６バイト）が
割り当てられる。また、モード２の場合、フォーム１で
は、サブヘッダ（８バイト）、ユーザデータ（２０４８
バイト）、ＥＤＣ（４バイト）及びＥＣＣ（２７６バイ
ト）が割り当てられ、フォーム２では、サブヘッダ（８
バイト）、ユーザデータ（２３２４バイト）及びＥＤＣ
（４バイト）が割り当てられる。

【０００７】ＣＤ−ＲＯＭデコーダ５は、デジタル信号
処理部４から入力されるＣＤ−ＲＯＭデータに対して、
再度符号誤りの訂正処理を施し、ホストコンピュータか
らの要求に応じて、ＣＤ−ＲＯＭデータをホストコンピ
ュータへ転送する。バッファＲＡＭ６は、ＣＤ−ＲＯＭ
デコーダ５に接続され、デジタル信号処理回路４からＣ
Ｄ−ＲＯＭデコーダ５に取り込まれるＣＤ−ＲＯＭデー
タを所定の期間記憶する。即ち、ＣＤ−ＲＯＭデータに
付されるＥＣＣ及びＥＤＣは、通常、１セクタ毎に設定
されるため、バッファＲＡＭ６には、少なくとも１セク
タ分のＣＤ−ＲＯＭデータが記憶され、順次ＣＤ−ＲＯ
Ｍデコーダ５へ読み出されるように構成される。また、
バッファＲＡＭ６では、ホストコンピュータへの転送に
備えて、ＣＤ−ＲＯＭデコーダ５で所定の処理が完了し
たＣＤ−ＲＯＭデータが適数セクタ分記憶される。

【０００８】制御マイコン７は、所定の動作プログラム
に従ってアナログ信号処理部３、デジタル信号処理部４
及びＣＤ−ＲＯＭデコーダ５のそれぞれの動作を制御
し、各部が互いに正しいタイミングでそれぞれの処理を
実行できるようにしている。また、制御マイコン７は、
ホストコンピュータからの要求に応答して、各部の動作
の制御が可能なように構成され、要求のあったＣＤ−Ｒ
ＯＭデータをホストコンピュータ側へ転送する。

【０００９】以上のＣＤ−ＲＯＭシステムにおいては、
各セクタ毎に、ヘッダ情報が制御マイコン７へ取り込ま
れる。そして、制御マイコン７は、取り込まれたヘッダ
情報に基づいてＣＤ−ＲＯＭデータの各セクタのフォー
マットを認識し、その結果に応じてＣＤ−ＲＯＭデコー
ダ５の動作を制御するように構成される。

【００１０】

【発明が解決しようとする課題】ＣＤ−ＲＯＭデータに
対する符号誤りの訂正処理及び検出処理においては、処
理を施そうとするセクタのフォーマットを認識しなけれ
ばならない。即ち、ＣＤ−ＲＯＭデータにＥＣＣとＥＤ
Ｃとが設定されている場合には、符号誤りに対する訂正
処理が施された後に符号誤りの検出処理が施されるのに
対して、ＥＤＣのみが設定されている場合には、符号誤
りの検出処理のみとなるため、それらの処理動作の切り
換えを各セクタのフォーマットに応じて行う必要があ
る。

【００１１】各セクタのフォーマットは、ＣＤ−ＲＯＭ
データのヘッダに含まれるモード識別コードや、モード
２の場合には、サブヘッダを読み取り、それぞれの内容
を判別して認識される。これらの判別動作は、通常、Ｃ
Ｄ−ＲＯＭデコーダ５の動作を制御する制御マイコン７
の制御の下で実行されるため、制御マイコン７に対して
負担をかけることになっている。特に、動作速度が速く
なると、各部の制御動作を全て高速で処理しなければな
らなくなり、制御マイコン７の負担が増大すると、制御
マイコン７の制御動作が各部の処理動作に追従できなく
なるおそれがある。

【００１２】そこで本発明は、制御マイコンの負担を軽
減し、高速動作に対応できるようにすることを目的とす
る。

【００１３】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、一定のバイト数からなるセクタ毎に所定のフォーマ
ットを有するデジタルデータに対して、データ含まれる
符号誤りを誤り訂正符号に基づいて訂正した後、コンピ
ュータ機器へ転送するＣＤ−ＲＯＭデコーダにおいて、
上記デジタルデータに含まれるヘッダ情報を取り込むヘ
ッダ情報レジスタと、上記ヘッダ情報に基づいて上記デ
ジタルデータの各セクタ毎のフォーマットを判定し、セ
クタ情報を生成するセクタ情報変換回路と、を備え、上
記デジタルデータと共に上記セクタ情報をバッファメモ
リに記憶することにある。

【００１４】本発明によれば、バッファメモリ内に、コ
ンピュータ機器側へ転送されるデジタルデータと共にセ
クタ情報が予め記憶されるため、コンピュータ機器側か
らセクタ情報の転送要求があっても、セクタ情報をバッ
ファメモリから読み出して即座に転送できる。このと
き、デジタルデータに含まれるヘッダ情報等からセクタ
情報を生成する必要がないため、これらの動作を制御す
るマイコンの負担が軽減される。

【００１５】

【発明の実施の形態】図１は、本発明のデジタルデータ
のバッファリング方法を実現するＣＤ−ＲＯＭデコーダ
の構成を示すブロック図である。このＣＤ−ＲＯＭデコ
ーダは、図５に示すＣＤ−ＲＯＭデコーダ５に相当する
ものであり、バッファＲＡＭ及び制御マイコンが接続さ
れる。

【００１６】ディスクランブル回路１１は、２３５２バ
イト（１セクタ）毎に入力されるＣＤ−ＲＯＭデータの
内、１２バイトの同期信号を除く２３４０バイトに対し
てディスクランブル処理を施し、所定のフォーマットに
戻されたデータを出力する。書込レジスタ１２は、ディ
スクランブル回路１１から出力されるＣＤ−ＲＯＭデー
タを取り込み、そのデータを第１のデータバス１８を通
じてバッファＲＡＭへ書き込む。

【００１７】ヘッダ情報レジスタ１３は、ディスクラン
ブル回路１１から出力されるデータから４バイトのヘッ
ダを取り込み、そのヘッダ情報を第２のデータバス１９
から制御マイコンへ転送する。さらに、ヘッダ情報レジ
スタ１３は、ヘッダに続く８バイトのデータをサブヘッ
ダと見なして取り込み、ヘッダとサブヘッダ（見なされ
たものも含む）とを併せてセクタ情報変換回路１４に供
給する。セクタ情報変換回路１４は、ヘッダに基づいて
モードの判定を行い、さらに、モード２の場合には、サ
ブヘッダに基づいてフォームの判定を行う。これによ
り、各セクタのＣＤ−ＲＯＭデータのフォーマットを示
す３ビットのセクタ情報を生成する。セクタ情報書込レ
ジスタ１５は、セクタ情報変換回路１４から入力される
セクタ情報を取り込み、そのセクタ情報を第１のデータ
バス１８を通じてバッファＲＡＭへ書き込む。

【００１８】バッファＲＡＭにおいては、ホストコンピ
ュータ側へのデータの転送に備えて、数セクタ分のＣＤ
−ＲＯＭデータを記憶できる容量を有しており、図２に
示すように、ＣＤ−ＲＯＭデータが記憶される２３５２
×Ｎバイト分の第１のアドレス領域と、セクタタイプデ
ータが記憶されるＮバイト分の第２のアドレス領域とが
それぞれ確保されている。これにより、バッファＲＡＭ
には、１セクタ毎のＣＤ−ＲＯＭデータとそのＣＤ−Ｒ
ＯＭデータに対応するセクタ情報とが１対１で対応する
ようにして記憶される。

【００１９】書込アドレス発生回路１６は、バッファＲ
ＡＭ内に確保される第１のアドレス領域内の１セクタ
（２３５２バイト）分の領域を順次指定するアドレスを
発生し、書込レジスタ１２に保持されたＣＤ−ＲＯＭデ
ータの書き込みアドレスを指定する。この書き込みアド
レスのうち、各セクタの先頭のデータに対応するアドレ
スは、第１のデータバス１８を通じて、後述するアドレ
スレジスタ２１に取り込まれる。同時に、書込アドレス
発生回路１６は、バッファＲＡＭ内に確保される第２の
アドレス領域内の１バイト分の領域を指定するアドレス
を発生し、セクタ情報書込レジスタ１５に保持されたセ
クタ情報の書き込みアドレスを指定する。この書き込み
アドレスについても、ＣＤ−ＲＯＭデータに対応する先
頭アドレスと同様に、アドレスレジスタ２１に取り込ま
れる。

【００２０】エラー訂正検出回路１７は、書込レジスタ
１２からバッファＲＡＭに書き込まれたＣＤ−ＲＯＭデ
ータを１セクタ単位で読み出すと共に、セクタ情報書込
レジスタ１５からバッファＲＡＭに書き込まれたセクタ
情報を読み出す。そして、セクタ情報に基づいて、ＣＤ
−ＲＯＭデータに対して施すべき処理を決定し、ＥＣＣ
による符号誤りの訂正処理及びＥＤＣによる符号誤りの
検出処理を施す。例えば、セクタ情報がモード１あるい
はモード２のフォーム１を示す場合には、符号誤りに対
して訂正処理及び検出処理を行い、モード２のフォーム
２の場合には、符号誤りの検出処理のみとなる。このエ
ラー訂正検出回路２７において所定の処理が施されたＣ
Ｄ−ＲＯＭデータは、ホストコンピュータへの転送に備
えて、再びバッファＲＡＭに保持される。

【００２１】読出アドレス発生回路２０は、後述するセ
クタ情報判定回路２４及びコマンド判定回路２６の指示
に応答して、バッファＲＡＭ内の第１のアドレス領域及
び第２のアドレス領域を順次指定するアドレスを発生
し、バッファＲＡＭに記憶されたＣＤ−ＲＯＭデータ及
びセクタ情報を読み出す。アドレスレジスタ２１は、書
込アドレス発生回路１６が発生するアドレスの内、各セ
クタの先頭のデータに対応する書き込みアドレスと、セ
クタ情報に対応する書き込みアドレスとを取り込んで保
持する。即ち、バッファＲＡＭには、図２に示すよう
に、Ｎセクタ分のＣＤ−ＲＯＭデータが第１のアドレス
領域に記憶されており、各セクタの先頭のデータが記憶
されているアドレスがＮセクタ分だけアドレスレジスタ
２１に格納される。そして、ＮセクタのＣＤ−ＲＯＭデ
ータに対応するＮ個のセクタ情報が、第２のアドレス領
域に記憶されており、各セクタ情報の記憶アドレスがア
ドレスレジスタ２１に格納される。アドレスカウンタ２
２は、アドレス発生回路１９がアドレスを更新する毎に
カウント動作を繰り返し、そのカウント値を後述するコ
マンド判定回路２６に供給する。このアドレスカウンタ
２２は、アドレス発生回路１９がバッファＲＡＭに対し
て読み出しアドレスを供給している間に動作すること
で、バッファＲＡＭから読み出されるデータのセクタ数
ををカウントする。

【００２２】セクタ情報読出レジスタ２３は、バッファ
ＲＡＭから読み出されるセクタ報を一時的に保持する。
セクタ情報判定回路２４は、セクタ情報読出レジスタ２
３に格納されたセクタ情報に基づいて、そのセクタ情報
に対応するセクタのＣＤ−ＲＯＭデータのフォーマット
を認識する。そして、セクタ情報判定回路２４は、ホス
トコンピュータへデータを転送する際のアドレス発生回
路１９のオフセットをＣＤ−ＲＯＭデータのフォーマッ
トに応じて設定する。即ち、バッファＲＡＭに記憶され
たＣＤ−ＲＯＭデータは、ヘッダ及びサブヘッダを除い
たユーザデータをホストコンピュータ側へ転送するた
め、各セクタ毎のフォーマットに合わせてヘッダ及びサ
ブヘッダの分のアドレスをオフセットとして先頭のアド
レスに加算する。

【００２３】コマンドレジスタ２５は、ホストコンピュ
ータから送られてくる転送指示等のコマンドを一時的に
保持する。コマンド判定回路２６は、アドレスレジスタ
２１及びアドレスカウンタ２２の出力とコマンドレジス
タ２５に格納されたコマンドとに従い、アドレス発生回
路１９やセクタ情報読出レジスタ２１に対して、動作指
示を与える。即ち、ホストコンピュータから特定のセク
タの転送要求があったとき、要求のあったセクタがバッ
ファＲＡＭに記憶されているかどうかをコマンド判定回
路２６が判定する。そして、目標とするセクタがバッフ
ァＲＡＭ内に記憶されていた場合、まず、目標セクタに
対応するセクタ情報をセクタ情報読出レジスタ２３に読
み出し、そのセクタ情報に基づいて目標セクタのフォー
マットを判定する。続いて、フォーマットの判定結果に
従い、先頭アドレスにオフセットを加算するようにして
アドレス発生回路１９を起動し、目標セクタのユーザデ
ータを読み出す。例えば、目標セクタがモード１であっ
た場合、アドレスレジスタ２１に格納された先頭アドレ
スに、同期信号の１２バイト分とヘッダの４バイト分を
加算した位置から目標セクタのユーザデータを読み出す
ように構成される。ユーザデータの読み出しが開始され
ると、アドレスカウンタ２２がカウント動作を開始し、
バッファＲＡＭから読み出されるユーザデータのバイト
数をカウントする。そして、読み出したユーザデータの
バイト数が、ホストコンピュータから指示されたバイト
数に達した時点で、コマンド判定回路２６はアドレス発
生回路１９に対して停止指示を与える。これにより、バ
ッファＲＡＭに格納されたデータに関しては、制御マイ
コンの制御を受けることなく、自動的にホストコンピュ
ータ側へ転送される。

【００２４】尚、目標セクタのＣＤ−ＲＯＭデータがバ
ッファＲＡＭ内に記憶されていなかった場合、コマンド
判定回路２６は、第２のデータバス１８を通して制御マ
イコンに対して新たなＣＤ−ＲＯＭデータの読み込み指
示を送る。これにより、制御マイコンは、ピックアップ
を起動し、目標セクタを含むＣＤ−ＲＯＭデータを読み
出すように各部を動作させる。そして、バッファＲＡＭ
内に目標セクタが記憶された後には、上述の自動転送動
作が行われる。

【００２５】転送バッファ２７は、アドレス発生回路１
９が発生するアドレスに従って読み出されたユーザデー
タを第１のデータバス１７を通して取り込み、ホストコ
ンピュータへ転送する。

【００２６】同期信号検出回路２８は、入力されるデー
タの各セクタの始まりに付された１２バイトの同期信号
を検出し、入力されるＣＤ−ＲＯＭデータのセクタの始
まりを示すタイミング信号を後述するタイミング発生回
路２９に与える。この同期信号検出回路２８は、同期信
号を検出できなかったとき、検出エラーを示すデータを
第２のデータバス１９から制御マイコン７へ転送する。
タイミング発生回路２８は、同期信号検出回路２８から
出力されるタイミング信号に基づき、各種のタイミング
クロックを生成する。これらのタイミングクロックは、
制御マイコンと共に各部に供給され、それぞれの動作タ
イミングを決定する。

【００２７】以上のＣＤ−ＲＯＭデコーダにおいては、
各セクタ毎のＣＤ−ＲＯＭデータのフォーマットを示す
セクタ情報を、ＣＤ−ＲＯＭデータと共にバッファＲＡ
Ｍに記憶させることができる。そして、バッファＲＡＭ
に記憶されたセクタ情報を、エラー訂正検出回路１７の
動作制御や、ホストコンピュータ側へのユーザデータの
転送制御に用いることができる。

【００２８】図３は、セクタ情報の確定動作を説明する
フローチャートであり、図４は、ＣＤ−ＲＯＭデータの
フォーマットとセクタ情報との関係を示す図である。こ
のセクタ情報の確定は、図１に示すＣＤ−ＲＯＭデコー
ダのセクタ情報変換回路１４において、ヘッダ及びサブ
ヘッダの内容に基づいて行われる。

【００２９】ステップＳ１では、ＣＤ−ＲＯＭデータの
先頭位置のヘッダが読み込まれ、続くステップＳ２で、
そのヘッダのモード識別コードが判定される。この判定
において、１バイトのモード識別コードが「００ｈ」
（ｈ：１６進表示）であればセクタ情報を「０００ｂ」
（ｂ：２進表示）として確定し、「０１ｈ」であればセ
クタ情報を「０１０ｂ」として確定する。セクタ情報が
「０００ｂ」であればモード０となり、「０１０ｂ」で
あればモード１となる。そして、モード識別コードが
「０２ｈ」であれば、ステップ３に進む。尚、モード識
別コードが「００ｈ」、「０１ｈ」、「０２ｈ」の何れ
でもない場合には、セクタタイプデータを「１１１ｂ」
として確定する。

【００３０】ステップ３では、ヘッダに連続するサブヘ
ッダが読み込まれる。続くステップＳ４では、読み込ま
れた８バイトのサブヘッダを、前半の４バイトと後半４
バイトとに分けて違いに比較し、それらが一致している
か否かを判定する。即ち、サブヘッダは、４バイトの同
一のデータが２度繰り返されているため、それらの一致
を検出することで、サブヘッダであることが検出され
る。このステップＳ４でサブヘッダの一致が確認されな
かった場合には、セクタ情報を「０１１ｂ」として確定
する。この場合、モード２でもサブヘッダの無いフォー
ムレスとなる。そして、サブヘッダの一致が確認された
場合、ステップＳ５に進んで、フォームの判定が行われ
る。サブヘッダの特定ビットが判定され、特定ビットが
「０ｂ」であればセクタ情報を「１００ｂ」として確定
し、特定ビットが「１ｂ」であればセクタ情報を「１０
１ｂ」として確定する。セクタ情報が「１００ｂ」であ
ればモード１のフォーム１となり、「１０１ｂ」であれ
ばモード２のフォーム２となる。

【００３１】以上の判定動作によって、図４に示すよう
に、３ビットのバイナリデータで与えられるセクタ情報
が生成される。ここで、ビットのバイナリデータで与え
られるセクタ情報については、バッファＲＡＭに記憶す
る際、固定値を５ビット付加して、１バイト単位で第２
のアドレス領域に書き込まれる。尚、固定値で与えられ
る５ビットについては、セクタ情報以外の情報を記憶す
るために用いることも可能である。

【００３２】

【発明の効果】本発明によれば、各セクタ毎のフォーマ
ットを示すセクタ情報を生成し、ＣＤ−ＲＯＭデータと
共にバッファＲＡＭに記憶させておくことができる。こ
のセクタ情報は、符号誤りの訂正処理及び検出処理の切
り換え制御や、バッファＲＡＭに記憶されたＣＤ−ＲＯ
Ｍデータのホストコンピュータへの転送制御に用いるこ
とができる。このとき、ヘッダ情報などに基づいてセク
タのフォーマットの判別を行う必要がないため、制御マ
イコンに負担がかかることがなく、高速動作に対応でき
る。

【図面の簡単な説明】

【図１】本発明のＣＤ−ＲＯＭデコーダの構成を示すブ
ロック図である。

【図２】バッファＲＡＭのアドレスの割り当て状況を示
す模式図である。

【図３】セクタタイプの判定動作を説明するフローチャ
ートである。

【図４】セクタのフォーマットとセクタ情報との対応を
示す図である。

【図５】ＣＤ−ＲＯＭシステムの構成を示すブロック図
である。

【図６】１フレーム分のＣＤ−ＲＯＭデータのフォーマ
ットを示す図である。

【図７】ＣＤ−ＲＯＭデータのヘッダの構成を示す図で
ある。

【図８】１セクタ分のＣＤ−ＲＯＭデータのフォーマッ
トを示す図である。

【符号の説明】

１コンパクトディスク２ピックアップ部３アナログ信号処理部４デジタル信号処理部５ＣＤ−ＲＯＭデコーダ６バッファＲＡＭ７制御マイコン１１ディスクランブル回路１２書き込み情報レジスタ１３ヘッダ情報レジスタ１４セクタタイプ変換回路１５セクタタイプレジスタ１６書込アドレス発生回路１７エラー訂正検出回路１８第１のデータバス１９第２のデータバス２０読出アドレス発生回路２１アドレスカウンタ２２アドレスレジスタ２３セクタ情報読出レジスタ２４セクタ情報判定回路２５コマンドレジスタ２６コマンド判定回路２７転送バッファ２８同期信号検出回路２９タイミング発生回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者石橋昌幸大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内Ｆターム(参考） 5B065 BA03 ZA20 5D044 BC03 CC04 DE03 DE17 DE48 DE68 HH05 HL01

Claims

【特許請求の範囲】

【請求項１】一定のバイト数からなるセクタ毎に所定
のフォーマットを形成するデジタルデータに対して、デ
ータに含まれる符号誤りの訂正処理または検出処理を施
した後、データをコンピュータ機器へ転送するＣＤ−Ｒ
ＯＭデコーダにおいて、上記デジタルデータに含まれる
ヘッダ情報を取り込むヘッダ情報レジスタと、上記ヘッ
ダ情報に基づいて上記デジタルデータの各セクタ毎のフ
ォーマットを判定し、セクタ情報を生成するセクタ情報
変換回路と、を備え、上記デジタルデータと共に上記セ
クタ情報をバッファメモリに記憶することを特徴とする
ＣＤ−ＲＯＭデコーダ。
【請求項２】上記デジタルデータがセクタ単位で記憶
される第１のアドレス領域及び上記セクタ情報が記憶さ
れる第２のアドレス領域が記憶領域内に確保されたバッ
ファメモリが接続されることを特徴とする請求項１に記
載のＣＤ−ＲＯＭデコーダ。
【請求項３】上記バッファメモリに記憶された上記セ
クタ情報に基づいて、上記デジタルデータに対する符号
誤りの訂正処理及び検出処理の切り換えを行うことを特
徴とする請求項２に記載のＣＤ−ＲＯＭデコーダ。
【請求項４】上記バッファメモリに記憶された上記セ
クタ情報に基づいて、上記バッファメモリに記憶された
上記デジタルデータのコンピュータ機器側への転送処理
を行うことを特徴とする請求項２に記載のＣＤ−ＲＯＭ
デコーダ。