JP2001273710A - Ｃｄ−ｒｏｍデコーダ - Google Patents
Ｃｄ−ｒｏｍデコーダInfo
- Publication number
- JP2001273710A JP2001273710A JP2000088207A JP2000088207A JP2001273710A JP 2001273710 A JP2001273710 A JP 2001273710A JP 2000088207 A JP2000088207 A JP 2000088207A JP 2000088207 A JP2000088207 A JP 2000088207A JP 2001273710 A JP2001273710 A JP 2001273710A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- data
- address
- register
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0677—Optical disk device, e.g. CD-ROM, DVD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】システムとしてのより高い動作速度が望まれる
場合であれ、制御マイコンの負担を軽減して、先読みデ
ータチェックにかかる制御を的確に行うことの可能なＣ
Ｄ−ＲＯＭデコーダを提供する。 【解決手段】コマンド判定回路２６は、チェック先頭レ
ジスタ６２に保持されているエラーチェック終了先頭ア
ドレスとコマンドレジスタ２５に保持されている転送要
求先頭セクタアドレスとを比較することにより、要求の
あったセクタが既にエラーチェック処理を終えてバッフ
ァＲＡＭに記憶されているかどうかを判定する。転送要
求先頭セクタアドレスがエラーチェック終了先頭アドレ
スからチェックセクタカウンタ６１によってカウントさ
れている範囲にある場合には、要求セクタがエラーチェ
ック処理を終えてバッファＲＡＭに記憶されていると判
定し、データをホスト側に自動転送させる。
場合であれ、制御マイコンの負担を軽減して、先読みデ
ータチェックにかかる制御を的確に行うことの可能なＣ
Ｄ−ＲＯＭデコーダを提供する。 【解決手段】コマンド判定回路２６は、チェック先頭レ
ジスタ６２に保持されているエラーチェック終了先頭ア
ドレスとコマンドレジスタ２５に保持されている転送要
求先頭セクタアドレスとを比較することにより、要求の
あったセクタが既にエラーチェック処理を終えてバッフ
ァＲＡＭに記憶されているかどうかを判定する。転送要
求先頭セクタアドレスがエラーチェック終了先頭アドレ
スからチェックセクタカウンタ６１によってカウントさ
れている範囲にある場合には、要求セクタがエラーチェ
ック処理を終えてバッファＲＡＭに記憶されていると判
定し、データをホスト側に自動転送させる。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルデータに
含まれる符号誤りの訂正処理を行い、訂正処理が完了し
たデジタルデータをコンピュータ機器へ転送するＣＤ−
ＲＯＭデコーダに関する。
含まれる符号誤りの訂正処理を行い、訂正処理が完了し
たデジタルデータをコンピュータ機器へ転送するＣＤ−
ＲＯＭデコーダに関する。
【０００２】
【従来の技術】図７に、この種のＣＤ−ＲＯＭデコーダ
が組み込まれているＣＤ−ＲＯＭシステムについてその
概要を示す。
が組み込まれているＣＤ−ＲＯＭシステムについてその
概要を示す。
【０００３】同図７に示すＣＤ−ＲＯＭシステムにおい
て、ディスク１は、螺旋状に描かれた記録トラックに沿
って所定のフォーマットに従うデジタルデータがＥＦＭ
(Eight to Fourteen Modulation)変調されて記憶された
ものであり、線速度または角速度を一定に保つようにし
て回転駆動される。
て、ディスク１は、螺旋状に描かれた記録トラックに沿
って所定のフォーマットに従うデジタルデータがＥＦＭ
(Eight to Fourteen Modulation)変調されて記憶された
ものであり、線速度または角速度を一定に保つようにし
て回転駆動される。
【０００４】また、ピックアップ部２は、回転駆動され
るディスク１にレーザ光を照射し、その反射光の状態の
変化に基づいて、ディスク１に記憶されたデジタルデー
タを読み取る部分である。
るディスク１にレーザ光を照射し、その反射光の状態の
変化に基づいて、ディスク１に記憶されたデジタルデー
タを読み取る部分である。
【０００５】また、アナログ信号処理部３は、ピックア
ップ部２で取り出される電圧値の変化を読み取り、波形
整形等を行う部分である。また、デジタル信号処理部４
は、アナログ信号処理部３を介して入力されるＥＦＭ信
号に対してＥＦＭ復調を施し、１４ビットのデータを８
ビットに変換する部分である。また、同デジタル信号処
理部４においては、ＣＩＲＣ（Cross Interleave Ree
d-Solomon Code）符号に基づく符号エラーの検出／訂
正処理等も行われる。これにより、１フレームが２４バ
イトのＣＤ−ＲＯＭデータが生成される。
ップ部２で取り出される電圧値の変化を読み取り、波形
整形等を行う部分である。また、デジタル信号処理部４
は、アナログ信号処理部３を介して入力されるＥＦＭ信
号に対してＥＦＭ復調を施し、１４ビットのデータを８
ビットに変換する部分である。また、同デジタル信号処
理部４においては、ＣＩＲＣ（Cross Interleave Ree
d-Solomon Code）符号に基づく符号エラーの検出／訂
正処理等も行われる。これにより、１フレームが２４バ
イトのＣＤ−ＲＯＭデータが生成される。
【０００６】ここで、このＣＤ−ＲＯＭデータは、図８
に示すように、２３５２（９８フレーム×２４）バイト
が１セクタとして取り扱われ、各セクタの始まりに、同
期信号（１２バイト）、ヘッダ（４バイト）がそれぞれ
割り当てられている。このうち、１２バイトの同期信号
は、セクタの先頭位置を示すもので、固定パターンとし
て各セクタの始めに付されている。また、４バイトのヘ
ッダには、ディスク上のアドレスに相当する絶対時間の
情報（分／秒／フレーム番号：各１バイト）及びセクタ
内のデータのフォーマット（モード）を識別するモード
識別コード（１バイト）が割り当てられている。そし
て、このヘッダに続く２３３６バイトには、モード及び
フォームに合わせてユーザデータや誤り訂正符号（ＥＣ
Ｃ）、誤り検出符号（ＥＤＣ）等がそれぞれ割り当てら
れる。例えば図９に示すように、モード１の場合、ユー
ザデータ（２０４８バイト）、ＥＤＣ（４バイト）、Ｚ
ＥＲＯ（８バイト）及びＥＣＣ（２７６バイト）が割り
当てられる。また、モード２の場合、フォームレスで
は、全てがユーザデータ（２３３６バイト）に割り当て
られ、フォーム１では、サブヘッダ（８バイト）、ユー
ザデータ（２０４８バイト）、ＥＤＣ（４バイト）及び
ＥＣＣ（２７６バイト）が割り当てられ、フォーム２で
は、サブヘッダ（８バイト）、ユーザデータ（２３２４
バイト）及びＥＤＣ（４バイト）が割り当てられる。
に示すように、２３５２（９８フレーム×２４）バイト
が１セクタとして取り扱われ、各セクタの始まりに、同
期信号（１２バイト）、ヘッダ（４バイト）がそれぞれ
割り当てられている。このうち、１２バイトの同期信号
は、セクタの先頭位置を示すもので、固定パターンとし
て各セクタの始めに付されている。また、４バイトのヘ
ッダには、ディスク上のアドレスに相当する絶対時間の
情報（分／秒／フレーム番号：各１バイト）及びセクタ
内のデータのフォーマット（モード）を識別するモード
識別コード（１バイト）が割り当てられている。そし
て、このヘッダに続く２３３６バイトには、モード及び
フォームに合わせてユーザデータや誤り訂正符号（ＥＣ
Ｃ）、誤り検出符号（ＥＤＣ）等がそれぞれ割り当てら
れる。例えば図９に示すように、モード１の場合、ユー
ザデータ（２０４８バイト）、ＥＤＣ（４バイト）、Ｚ
ＥＲＯ（８バイト）及びＥＣＣ（２７６バイト）が割り
当てられる。また、モード２の場合、フォームレスで
は、全てがユーザデータ（２３３６バイト）に割り当て
られ、フォーム１では、サブヘッダ（８バイト）、ユー
ザデータ（２０４８バイト）、ＥＤＣ（４バイト）及び
ＥＣＣ（２７６バイト）が割り当てられ、フォーム２で
は、サブヘッダ（８バイト）、ユーザデータ（２３２４
バイト）及びＥＤＣ（４バイト）が割り当てられる。
【０００７】また、同ＣＤ−ＲＯＭシステムにおいて、
ＣＤ−ＲＯＭデコーダ５は、前記デジタル信号処理部４
から入力されるＣＤ−ＲＯＭデータに対して、再度符号
誤りの訂正処理を施し、ホストコンピュータからの要求
に応じて、ＣＤ−ＲＯＭデータ（ユーザデータ）をホス
トコンピュータへ転送する部分である。
ＣＤ−ＲＯＭデコーダ５は、前記デジタル信号処理部４
から入力されるＣＤ−ＲＯＭデータに対して、再度符号
誤りの訂正処理を施し、ホストコンピュータからの要求
に応じて、ＣＤ−ＲＯＭデータ（ユーザデータ）をホス
トコンピュータへ転送する部分である。
【０００８】また、バッファＲＡＭ６は、ＣＤ−ＲＯＭ
デコーダ５に接続され、ＣＤ−ＲＯＭデータをセクタ単
位で所定の期間記憶する部分である。この記憶期間に、
ＣＤ−ＲＯＭデコーダ５において、ＣＤ−ＲＯＭデータ
に含まれる符号誤りを訂正するためのデコード処理が行
われる。
デコーダ５に接続され、ＣＤ−ＲＯＭデータをセクタ単
位で所定の期間記憶する部分である。この記憶期間に、
ＣＤ−ＲＯＭデコーダ５において、ＣＤ−ＲＯＭデータ
に含まれる符号誤りを訂正するためのデコード処理が行
われる。
【０００９】そして、制御マイコン７は、所定の制御プ
ログラムに従って上記アナログ信号処理部３、デジタル
信号処理部４及びＣＤ−ＲＯＭデコーダ５のそれぞれの
動作を制御し、各部が互いに正しいタイミングでそれぞ
れの処理を実行できるように統括管理する部分である。
また、同制御マイコン７では、ホストコンピュータから
のＣＤ−ＲＯＭデータの転送要求に応答して上記各部の
動作を制御し、要求のあったデータをホストコンピュー
タ側へ転送する。
ログラムに従って上記アナログ信号処理部３、デジタル
信号処理部４及びＣＤ−ＲＯＭデコーダ５のそれぞれの
動作を制御し、各部が互いに正しいタイミングでそれぞ
れの処理を実行できるように統括管理する部分である。
また、同制御マイコン７では、ホストコンピュータから
のＣＤ−ＲＯＭデータの転送要求に応答して上記各部の
動作を制御し、要求のあったデータをホストコンピュー
タ側へ転送する。
【００１０】なお通常、こうしたＣＤ−ＲＯＭシステム
においては、上記ホストコンピュータからのＣＤ−ＲＯ
Ｍデータの転送要求に対して、同ＣＤ−ＲＯＭデータの
先読み動作が行われている。この先読み動作は、ＣＤ−
ＲＯＭデータが連続して転送要求されることが多いた
め、それを予期して予め次のＣＤ−ＲＯＭデータをディ
スク１からバッファＲＡＭ６へ読み込んでおく動作であ
る。そのため、上記制御マイコン７では、ホストコンピ
ュータからのＣＤ−ＲＯＭデータの転送要求に際して、
まず、その転送すべきデータが既にバッファＲＡＭ６に
存在しているか否かの判断を行っている。そして、転送
すべきデータが既にバッファＲＡＭ６に存在しているこ
とを条件に、制御マイコン７は、ＣＤ−ＲＯＭデコーダ
５に対してそのデータをホストコンピュータに転送する
ように制御する。一方、転送すべきデータがまだバッフ
ァＲＡＭ６に存在していない場合には、上記ピックアッ
プ部２を起動し、転送すべきデータを読み出すように各
部を制御する。
においては、上記ホストコンピュータからのＣＤ−ＲＯ
Ｍデータの転送要求に対して、同ＣＤ−ＲＯＭデータの
先読み動作が行われている。この先読み動作は、ＣＤ−
ＲＯＭデータが連続して転送要求されることが多いた
め、それを予期して予め次のＣＤ−ＲＯＭデータをディ
スク１からバッファＲＡＭ６へ読み込んでおく動作であ
る。そのため、上記制御マイコン７では、ホストコンピ
ュータからのＣＤ−ＲＯＭデータの転送要求に際して、
まず、その転送すべきデータが既にバッファＲＡＭ６に
存在しているか否かの判断を行っている。そして、転送
すべきデータが既にバッファＲＡＭ６に存在しているこ
とを条件に、制御マイコン７は、ＣＤ−ＲＯＭデコーダ
５に対してそのデータをホストコンピュータに転送する
ように制御する。一方、転送すべきデータがまだバッフ
ァＲＡＭ６に存在していない場合には、上記ピックアッ
プ部２を起動し、転送すべきデータを読み出すように各
部を制御する。
【００１１】
【発明が解決しようとする課題】このように、上記従来
のＣＤ−ＲＯＭシステムにおいては、ホストコンピュー
タからのＣＤ−ＲＯＭデータの転送要求に際して、その
転送すべきデータが既にバッファＲＡＭ６に存在してい
るか否かの判断（先読みデータのチェック）等も全て制
御マイコン７によって管理されている。このため、こう
したバッファＲＡＭ６への先読みデータのチェックを含
む上記各種処理をその制御プログラムに基づいて柔軟に
行うことができるものの、同システムに要求される動作
速度が高まるにしたがって、制御マイコン７の負担が過
大となって、それら各部の処理動作に追従できなくなる
おそれもある。
のＣＤ−ＲＯＭシステムにおいては、ホストコンピュー
タからのＣＤ−ＲＯＭデータの転送要求に際して、その
転送すべきデータが既にバッファＲＡＭ６に存在してい
るか否かの判断（先読みデータのチェック）等も全て制
御マイコン７によって管理されている。このため、こう
したバッファＲＡＭ６への先読みデータのチェックを含
む上記各種処理をその制御プログラムに基づいて柔軟に
行うことができるものの、同システムに要求される動作
速度が高まるにしたがって、制御マイコン７の負担が過
大となって、それら各部の処理動作に追従できなくなる
おそれもある。
【００１２】本発明は、こうした実情に鑑みてなされた
ものであり、その目的とするところは、システムとして
のより高い動作速度が望まれる場合であれ、制御マイコ
ンの負担を軽減して、先読みデータのチェックにかかる
制御を的確に行うことの可能なＣＤ−ＲＯＭデコーダを
提供することにある。
ものであり、その目的とするところは、システムとして
のより高い動作速度が望まれる場合であれ、制御マイコ
ンの負担を軽減して、先読みデータのチェックにかかる
制御を的確に行うことの可能なＣＤ−ＲＯＭデコーダを
提供することにある。
【００１３】
【課題を解決するための手段】以下、上記目的を達成す
るための手段及びその作用効果について記載する。請求
項１記載の発明は、一定のバイト数からなるセクタ毎に
所定のフォーマットを形成するデジタルデータをバッフ
ァメモリに一時記憶しつつ、データに含まれる符号誤り
の訂正処理または検出処理を施した後、同データをコン
ピュータ機器へ転送するＣＤ−ＲＯＭデコーダにおい
て、符号誤りの訂正処理または検出処理が施された前記
デジタルデータが記憶される前記バッファメモリの先頭
アドレスが格納されるチェック先頭レジスタと、前記バ
ッファメモリ内に、符号誤りの訂正処理または検出処理
の完了した前記デジタルデータが、前記チェック先頭レ
ジスタに格納された先頭アドレスから何セクタ記憶され
ているかをカウントするチェックセクタカウンタと、前
記コンピュータ機器から転送要求されるデータの先頭ア
ドレスが、前記チェック先頭レジスタに格納された先頭
アドレスから、前記チェックセクタカウンタのカウント
値で示される範囲にあるか否かを判定するコマンド判定
回路と、を備え、前記チェック先頭レジスタに格納され
た先頭アドレスから前記チェックセクタカウンタのカウ
ント値で示される範囲に前記コンピュータ機器から転送
要求されるデータの先頭アドレスがあるとき、前記バッ
ファメモリから前記デジタルデータをコンピュータ機器
へ転送することをその要旨とする。
るための手段及びその作用効果について記載する。請求
項１記載の発明は、一定のバイト数からなるセクタ毎に
所定のフォーマットを形成するデジタルデータをバッフ
ァメモリに一時記憶しつつ、データに含まれる符号誤り
の訂正処理または検出処理を施した後、同データをコン
ピュータ機器へ転送するＣＤ−ＲＯＭデコーダにおい
て、符号誤りの訂正処理または検出処理が施された前記
デジタルデータが記憶される前記バッファメモリの先頭
アドレスが格納されるチェック先頭レジスタと、前記バ
ッファメモリ内に、符号誤りの訂正処理または検出処理
の完了した前記デジタルデータが、前記チェック先頭レ
ジスタに格納された先頭アドレスから何セクタ記憶され
ているかをカウントするチェックセクタカウンタと、前
記コンピュータ機器から転送要求されるデータの先頭ア
ドレスが、前記チェック先頭レジスタに格納された先頭
アドレスから、前記チェックセクタカウンタのカウント
値で示される範囲にあるか否かを判定するコマンド判定
回路と、を備え、前記チェック先頭レジスタに格納され
た先頭アドレスから前記チェックセクタカウンタのカウ
ント値で示される範囲に前記コンピュータ機器から転送
要求されるデータの先頭アドレスがあるとき、前記バッ
ファメモリから前記デジタルデータをコンピュータ機器
へ転送することをその要旨とする。
【００１４】同構成によれば、従来、制御マイコンが行
っていた転送要求データがバッファＲＡＭ内に存在する
か否かの判定チェックは上記コマンド判定回路等によっ
て行われる。そのため、同判定チェックにかかる制御マ
イコンの負荷を低減することができる。
っていた転送要求データがバッファＲＡＭ内に存在する
か否かの判定チェックは上記コマンド判定回路等によっ
て行われる。そのため、同判定チェックにかかる制御マ
イコンの負荷を低減することができる。
【００１５】請求項２記載の発明は、請求項１記載のＣ
Ｄ−ＲＯＭデコーダにおいて、前記コンピュータ機器か
らのデータ転送要求コマンドが格納されるコマンドレジ
スタを更に備え、前記コマンド判定回路は、コマンドレ
ジスタに格納されたデータ転送要求コマンドに含まれる
アドレス情報に基づいて前記コンピュータ機器から転送
要求されるデータの先頭アドレスを判定することをその
要旨とする。
Ｄ−ＲＯＭデコーダにおいて、前記コンピュータ機器か
らのデータ転送要求コマンドが格納されるコマンドレジ
スタを更に備え、前記コマンド判定回路は、コマンドレ
ジスタに格納されたデータ転送要求コマンドに含まれる
アドレス情報に基づいて前記コンピュータ機器から転送
要求されるデータの先頭アドレスを判定することをその
要旨とする。
【００１６】同構成によれば、制御マイコンを介するこ
となく転送要求されるデータの先頭アドレスを判定する
ことができ、同判定にかかる制御マイコンの負荷を低減
することができる。また、転送コマンドを受け取ってか
ら転送要求データがホストコンピュータ側へ転送される
までの時間も短縮されるようになる。
となく転送要求されるデータの先頭アドレスを判定する
ことができ、同判定にかかる制御マイコンの負荷を低減
することができる。また、転送コマンドを受け取ってか
ら転送要求データがホストコンピュータ側へ転送される
までの時間も短縮されるようになる。
【００１７】請求項３記載の発明は、請求項１記載のＣ
Ｄ−ＲＯＭデコーダにおいて、前記コマンド判定回路
は、外部の制御マイコンから指示されるアドレス情報に
基づいて前記コンピュータ機器から転送要求されるデー
タの先頭アドレスを判定することをその要旨とする。
Ｄ−ＲＯＭデコーダにおいて、前記コマンド判定回路
は、外部の制御マイコンから指示されるアドレス情報に
基づいて前記コンピュータ機器から転送要求されるデー
タの先頭アドレスを判定することをその要旨とする。
【００１８】同構成によれば、コマンド判定回路は上記
アドレス情報（転送コマンド）を制御マイコンから受け
取ることとなる。このように転送コマンドを制御マイコ
ンを介して受け取ることによって、さまざまな転送要求
コマンド形式に対応して、すなわちユーザーベンダーな
コマンドにも好適に対応して転送要求データを自動転送
させることができる。
アドレス情報（転送コマンド）を制御マイコンから受け
取ることとなる。このように転送コマンドを制御マイコ
ンを介して受け取ることによって、さまざまな転送要求
コマンド形式に対応して、すなわちユーザーベンダーな
コマンドにも好適に対応して転送要求データを自動転送
させることができる。
【００１９】請求項４記載の発明は、請求項１記載のＣ
Ｄ−ＲＯＭデコーダにおいて、前記デジタルデータに含
まれるヘッダ及びサブヘッダの情報を取り込むヘッダ情
報レジスタと、前記ヘッダ情報レジスタに取り込まれた
情報に基づいて前記デジタルデータの各セクタ毎のフォ
ーマットを判定し、判定したフォーマットを表すセクタ
情報を前記バッファメモリに一時記憶される前記デジタ
ルデータに関連付けて生成するセクタ情報変換回路とを
更に備え、前記セクタ情報変換回路で生成されたセクタ
情報に基づいて前記転送要求データの１セクタ当たりの
転送バイト数を決定し、前記コマンド判定回路の判定に
応じて前記バッファメモリから前記デジタルデータを前
記コンピュータ機器へ転送することをその要旨とする。
Ｄ−ＲＯＭデコーダにおいて、前記デジタルデータに含
まれるヘッダ及びサブヘッダの情報を取り込むヘッダ情
報レジスタと、前記ヘッダ情報レジスタに取り込まれた
情報に基づいて前記デジタルデータの各セクタ毎のフォ
ーマットを判定し、判定したフォーマットを表すセクタ
情報を前記バッファメモリに一時記憶される前記デジタ
ルデータに関連付けて生成するセクタ情報変換回路とを
更に備え、前記セクタ情報変換回路で生成されたセクタ
情報に基づいて前記転送要求データの１セクタ当たりの
転送バイト数を決定し、前記コマンド判定回路の判定に
応じて前記バッファメモリから前記デジタルデータを前
記コンピュータ機器へ転送することをその要旨とする。
【００２０】同構成によれば、従来、制御マイコンが行
っていた、データ転送コマンドのフラグビットから転送
セクタのフォーマットを認識し、同フォーマットから１
セクタ当たりの転送バイト数を決定し、要求に応じたデ
ータをコンピュータ機器へ転送する処理も、本ＣＤ−Ｒ
ＯＭデコーダによって実行されるようになる。そのた
め、さらに制御マイコンの負荷を低減することができる
ようになる。
っていた、データ転送コマンドのフラグビットから転送
セクタのフォーマットを認識し、同フォーマットから１
セクタ当たりの転送バイト数を決定し、要求に応じたデ
ータをコンピュータ機器へ転送する処理も、本ＣＤ−Ｒ
ＯＭデコーダによって実行されるようになる。そのた
め、さらに制御マイコンの負荷を低減することができる
ようになる。
【００２１】
【発明の実施の形態】以下、本発明にかかるＣＤ−ＲＯ
Ｍデコーダの一実施の形態について、図１〜図６を参照
して説明する。
Ｍデコーダの一実施の形態について、図１〜図６を参照
して説明する。
【００２２】図１に、本実施の形態のＣＤ−ＲＯＭデコ
ーダについてそのブロック構成を示す。このＣＤ−ＲＯ
Ｍデコーダは、先の図７に示すＣＤ−ＲＯＭシステムの
ＣＤ−ＲＯＭデコーダ５に相当し、同デコーダも、この
ＣＤ−ＲＯＭデコーダ５と同様にバッファＲＡＭ及び制
御マイコンに接続されている。
ーダについてそのブロック構成を示す。このＣＤ−ＲＯ
Ｍデコーダは、先の図７に示すＣＤ−ＲＯＭシステムの
ＣＤ−ＲＯＭデコーダ５に相当し、同デコーダも、この
ＣＤ−ＲＯＭデコーダ５と同様にバッファＲＡＭ及び制
御マイコンに接続されている。
【００２３】さて、このＣＤ−ＲＯＭデコーダは、同図
１に示されるように、大きくはバッファＲＡＭにＣＤ−
ＲＯＭデータを書き込むまでの処理を行うデータ書込み
部ＤＷＢ、同書込みデータのエラー検出／訂正にかかる
処理を行うエラーチェック部ＥＣＢ、バッファＲＡＭの
データをホストコンピュータに転送するデータ転送部Ｄ
ＴＢ、及び当該デコーダ内各部のタイミング調整を行う
タイミング調整部ＴＣＢ等を備えて構成される。
１に示されるように、大きくはバッファＲＡＭにＣＤ−
ＲＯＭデータを書き込むまでの処理を行うデータ書込み
部ＤＷＢ、同書込みデータのエラー検出／訂正にかかる
処理を行うエラーチェック部ＥＣＢ、バッファＲＡＭの
データをホストコンピュータに転送するデータ転送部Ｄ
ＴＢ、及び当該デコーダ内各部のタイミング調整を行う
タイミング調整部ＴＣＢ等を備えて構成される。
【００２４】ここで、上記データ書込み部ＤＷＢは、デ
ィスクランブル回路１１、書込レジスタ１２、ヘッダ情
報レジスタ１３、セクタ情報変換回路１４、セクタ情報
書込レジスタ１５、書込アドレス発生回路１６、エラー
フラグレジスタ３０、書込セクタカウンタ４１、バッフ
ァリング制御回路４３、目標アドレスレジスタ５１、比
較回路５２、バッファセクタカウンタ５３、バッファト
リガ発生回路５４等を備えて構成されている。
ィスクランブル回路１１、書込レジスタ１２、ヘッダ情
報レジスタ１３、セクタ情報変換回路１４、セクタ情報
書込レジスタ１５、書込アドレス発生回路１６、エラー
フラグレジスタ３０、書込セクタカウンタ４１、バッフ
ァリング制御回路４３、目標アドレスレジスタ５１、比
較回路５２、バッファセクタカウンタ５３、バッファト
リガ発生回路５４等を備えて構成されている。
【００２５】このうち、ディスクランブル回路１１は、
２３５２バイト（１セクタ）毎に入力されるＣＤ−ＲＯ
Ｍデータの内、１２バイトの同期信号を除く２３４０バ
イトに対してディスクランブル処理を施し、所定のフォ
ーマットに戻されたデータを出力する回路である。
２３５２バイト（１セクタ）毎に入力されるＣＤ−ＲＯ
Ｍデータの内、１２バイトの同期信号を除く２３４０バ
イトに対してディスクランブル処理を施し、所定のフォ
ーマットに戻されたデータを出力する回路である。
【００２６】また、書込レジスタ１２は、ディスクラン
ブル回路１１から出力されるＣＤ−ＲＯＭデータを取り
込み、そのデータを第１のデータバス１８を通じてバッ
ファＲＡＭへ書き込むレジスタである。また、この書込
レジスタ１２には書込セクタカウンタ４１が接続され、
上記バッファＲＡＭに書き込まれるデータが同書込セク
タカウンタ４１によりセクタ単位でカウントされる。そ
して、そのカウント値ＣＢはバッファリング制御回路４
３へ出力される。
ブル回路１１から出力されるＣＤ−ＲＯＭデータを取り
込み、そのデータを第１のデータバス１８を通じてバッ
ファＲＡＭへ書き込むレジスタである。また、この書込
レジスタ１２には書込セクタカウンタ４１が接続され、
上記バッファＲＡＭに書き込まれるデータが同書込セク
タカウンタ４１によりセクタ単位でカウントされる。そ
して、そのカウント値ＣＢはバッファリング制御回路４
３へ出力される。
【００２７】また、バッファリング制御回路４３は、上
記カウント値ＣＢ及び後述する転送セクタカウンタ４２
のカウント値ＣＴに基づいて、バッファリングの管理を
行う回路である。
記カウント値ＣＢ及び後述する転送セクタカウンタ４２
のカウント値ＣＴに基づいて、バッファリングの管理を
行う回路である。
【００２８】また、ヘッダ情報レジスタ１３は、ディス
クランブル回路１１から出力されるデータから４バイト
のヘッダを取り込み、そのヘッダ情報を第２のデータバ
ス１９から制御マイコンへ転送するレジスタである。さ
らに、同ヘッダ情報レジスタ１３では、ヘッダに続く８
バイトのデータをサブヘッダと見なして取り込み、ヘッ
ダとサブヘッダ（見なされたものも含む）とを併せてそ
のデータをセクタ情報変換回路１４に供給する。
クランブル回路１１から出力されるデータから４バイト
のヘッダを取り込み、そのヘッダ情報を第２のデータバ
ス１９から制御マイコンへ転送するレジスタである。さ
らに、同ヘッダ情報レジスタ１３では、ヘッダに続く８
バイトのデータをサブヘッダと見なして取り込み、ヘッ
ダとサブヘッダ（見なされたものも含む）とを併せてそ
のデータをセクタ情報変換回路１４に供給する。
【００２９】このセクタ情報変換回路１４は、ヘッダの
情報に基づいてＣＤ−ＲＯＭデータのモードの判定を行
い、さらに、モード２の場合には、サブヘッダの情報等
に基づいてフォームの判定を行う回路である。さらに、
セクタ情報変換回路１４では、この判定に基づき、各セ
クタのＣＤ−ＲＯＭデータのフォーマットを示す３ビッ
トのセクタ情報を生成し、この生成したセクタ情報をセ
クタ情報書込レジスタ１５に出力する。なお、図２に、
各セクタのフォーマットと上記判定動作によって生成さ
れた３ビットのセクタ情報との対応例を示す。
情報に基づいてＣＤ−ＲＯＭデータのモードの判定を行
い、さらに、モード２の場合には、サブヘッダの情報等
に基づいてフォームの判定を行う回路である。さらに、
セクタ情報変換回路１４では、この判定に基づき、各セ
クタのＣＤ−ＲＯＭデータのフォーマットを示す３ビッ
トのセクタ情報を生成し、この生成したセクタ情報をセ
クタ情報書込レジスタ１５に出力する。なお、図２に、
各セクタのフォーマットと上記判定動作によって生成さ
れた３ビットのセクタ情報との対応例を示す。
【００３０】また、セクタ情報書込レジスタ１５は、上
記セクタ情報変換回路１４にて生成されたセクタ情報を
取り込み、そのセクタ情報を第１のデータバス１８を通
じてバッファＲＡＭへ書き込むレジスタである。
記セクタ情報変換回路１４にて生成されたセクタ情報を
取り込み、そのセクタ情報を第１のデータバス１８を通
じてバッファＲＡＭへ書き込むレジスタである。
【００３１】なお、バッファＲＡＭは前述のように、ホ
ストコンピュータ側へのデータの転送に備えて、所定セ
クタ分のＣＤ−ＲＯＭデータを記憶できる容量を有して
いる。そして、本実施の形態にあっては、図３に示すよ
うに、このバッファＲＡＭに、例えばＣＤ−ＲＯＭデー
タが記憶される（２３５２×Ｎ）バイト分の第１の領域
と、同第１の領域に続いて、セクタ情報が記憶されるＮ
バイト分の第２の領域とをそれぞれ確保するようにして
いる。これにより、同バッファＲＡＭには、１セクタ毎
のＣＤ−ＲＯＭデータとそのＣＤ−ＲＯＭデータに対応
するセクタ情報（データのフォーマット情報）とが１対
１に対応するかたちで記憶されるようになる。
ストコンピュータ側へのデータの転送に備えて、所定セ
クタ分のＣＤ−ＲＯＭデータを記憶できる容量を有して
いる。そして、本実施の形態にあっては、図３に示すよ
うに、このバッファＲＡＭに、例えばＣＤ−ＲＯＭデー
タが記憶される（２３５２×Ｎ）バイト分の第１の領域
と、同第１の領域に続いて、セクタ情報が記憶されるＮ
バイト分の第２の領域とをそれぞれ確保するようにして
いる。これにより、同バッファＲＡＭには、１セクタ毎
のＣＤ−ＲＯＭデータとそのＣＤ−ＲＯＭデータに対応
するセクタ情報（データのフォーマット情報）とが１対
１に対応するかたちで記憶されるようになる。
【００３２】また、書込アドレス発生回路１６は、バッ
ファＲＡＭ内に確保される上記第１の領域内の１セクタ
（２３５２バイト）分の領域を順次指定するアドレスを
発生し、書込レジスタ１２に保持されたＣＤ−ＲＯＭデ
ータの書き込みアドレスを指定する回路である。この書
き込みアドレスのうち、各セクタの先頭のデータに対応
するアドレスは、第２のデータバス１９を通じて、後述
するアドレスレジスタ２１に取り込まれる。同時に、同
書込アドレス発生回路１６では、バッファＲＡＭ内に確
保される上記第２の領域内の１バイト分の領域を指定す
るアドレスを発生し、セクタ情報書込レジスタ１５に保
持されたセクタ情報の書き込みアドレスを指定する。こ
のセクタ情報の書き込みアドレスも、上記ＣＤ−ＲＯＭ
データに対応する先頭アドレスと同様に、アドレスレジ
スタ２１に取り込まれる。
ファＲＡＭ内に確保される上記第１の領域内の１セクタ
（２３５２バイト）分の領域を順次指定するアドレスを
発生し、書込レジスタ１２に保持されたＣＤ−ＲＯＭデ
ータの書き込みアドレスを指定する回路である。この書
き込みアドレスのうち、各セクタの先頭のデータに対応
するアドレスは、第２のデータバス１９を通じて、後述
するアドレスレジスタ２１に取り込まれる。同時に、同
書込アドレス発生回路１６では、バッファＲＡＭ内に確
保される上記第２の領域内の１バイト分の領域を指定す
るアドレスを発生し、セクタ情報書込レジスタ１５に保
持されたセクタ情報の書き込みアドレスを指定する。こ
のセクタ情報の書き込みアドレスも、上記ＣＤ−ＲＯＭ
データに対応する先頭アドレスと同様に、アドレスレジ
スタ２１に取り込まれる。
【００３３】また、エラーフラグレジスタ３０は、前記
デジタル信号処理部４でのエラー訂正処理でエラーが残
されたことを示すエラーフラグを取り込み、これを第2
のデータバス１９を通じて制御マイコン等へ転送するレ
ジスタである。
デジタル信号処理部４でのエラー訂正処理でエラーが残
されたことを示すエラーフラグを取り込み、これを第2
のデータバス１９を通じて制御マイコン等へ転送するレ
ジスタである。
【００３４】また、目標アドレスレジスタ５１は、第2
のデータバス１９を通じて与えられる目標アドレス情報
を取り込んで記憶し、その目標アドレス情報を繰り返し
比較回路５２に出力するレジスタである。この目標アド
レスレジスタ５１に与えられる目標アドレス情報は、ホ
ストコンピュータ側が転送を要求する先頭のセクタのア
ドレスを示すもので、ホストコンピュータからの指示に
応答して制御マイコンより供給される。
のデータバス１９を通じて与えられる目標アドレス情報
を取り込んで記憶し、その目標アドレス情報を繰り返し
比較回路５２に出力するレジスタである。この目標アド
レスレジスタ５１に与えられる目標アドレス情報は、ホ
ストコンピュータ側が転送を要求する先頭のセクタのア
ドレスを示すもので、ホストコンピュータからの指示に
応答して制御マイコンより供給される。
【００３５】また、比較回路５２は、目標アドレスレジ
スタ５１から出力される目標アドレス情報と、ヘッダ情
報レジスタ１３から出力されるデータアドレス情報とを
比較し、各情報が一致したときに立ち上るバッファリン
グスタートパルスを発生する回路である。
スタ５１から出力される目標アドレス情報と、ヘッダ情
報レジスタ１３から出力されるデータアドレス情報とを
比較し、各情報が一致したときに立ち上るバッファリン
グスタートパルスを発生する回路である。
【００３６】また、バッファセクタカウンタ５３は、バ
ッファリングすべき（転送すべき）セクタ数を示すバッ
ファリングセクタ情報がプリセットデータとして、同じ
くホストコンピュータからの指示に応答して制御マイコ
ンより供給された後、１セクタのＣＤ−ＲＯＭデータが
入力される毎に後述する同期信号検出回路２８から出力
されるタイミング信号に応じてダウンカウントし、カウ
ント値が初期値（ゼロ）に戻ったときに立ち上るバッフ
ァリングストップパルスを発生するカウンタである。
ッファリングすべき（転送すべき）セクタ数を示すバッ
ファリングセクタ情報がプリセットデータとして、同じ
くホストコンピュータからの指示に応答して制御マイコ
ンより供給された後、１セクタのＣＤ−ＲＯＭデータが
入力される毎に後述する同期信号検出回路２８から出力
されるタイミング信号に応じてダウンカウントし、カウ
ント値が初期値（ゼロ）に戻ったときに立ち上るバッフ
ァリングストップパルスを発生するカウンタである。
【００３７】そして、バッファトリガ発生回路５４は、
バッファリングスタートパルスの立ち上がりに応じて、
書込アドレス発生回路１６にバッファリング開始の指示
を与えるとともに、バッファリングストップパルスの立
ち上がりに応じて同書込アドレス発生回路１６にバッフ
ァリング終了の指示を与える回路である。
バッファリングスタートパルスの立ち上がりに応じて、
書込アドレス発生回路１６にバッファリング開始の指示
を与えるとともに、バッファリングストップパルスの立
ち上がりに応じて同書込アドレス発生回路１６にバッフ
ァリング終了の指示を与える回路である。
【００３８】これら目標アドレスレジスタ５１、比較回
路５２、バッファセクタカウンタ５３、及びバッファト
リガ発生回路５４によって、ホストコンピュータの転送
要求に対して、バッファリングの自動開始、及び自動終
了が可能となっている。
路５２、バッファセクタカウンタ５３、及びバッファト
リガ発生回路５４によって、ホストコンピュータの転送
要求に対して、バッファリングの自動開始、及び自動終
了が可能となっている。
【００３９】一方、上記エラーチェック部ＥＣＢは、エ
ラー訂正検出回路１７、チェックセクタカウンタ６１等
を備えて構成されている。このうち、エラー訂正検出回
路１７は、バッファＲＡＭに書き込まれたＣＤ−ＲＯＭ
データに対するエラー訂正や同データからのエラー検出
を行う回路である。すなわちこのエラー訂正検出回路１
７は、書込レジスタ１２からバッファＲＡＭに書き込ま
れたＣＤ−ＲＯＭデータを１セクタ単位で読み出すと共
に、セクタ情報書込レジスタ１５からバッファＲＡＭに
書き込まれたセクタ情報を読み出す。そして、セクタ情
報に基づいて、ＣＤ−ＲＯＭデータに対して施すべき処
理を決定し、ＥＣＣによる符号誤りの訂正処理及びＥＤ
Ｃによる符号誤りの検出処理を施す。例えば、セクタ情
報がモード１、あるいはモード２のフォーム１を示す場
合には、符号誤りに対して訂正処理及び検出処理を行
い、モード２のフォーム２の場合には、符号誤りの検出
処理のみとなる。このエラー訂正検出回路１７において
所定の処理が施されたＣＤ−ＲＯＭデータは、ホストコ
ンピュータへの転送に備えて、再びバッファＲＡＭに保
持される。また、後述するチェックセクタカウンタ６１
に対して、図４に示されるエラーチェック処理が終了し
たセクタ数ＣＳＮをカウントするためのタイミング信号
を出力する。また、後述するチェック先頭レジスタ６２
に対して、エラーチェック処理が終了し再びバッファＲ
ＡＭに保持されたセクタのうち、その先頭にあるセクタ
のバッファＲＡＭでのアドレスＣＴＡ（図４参照）を出
力する。
ラー訂正検出回路１７、チェックセクタカウンタ６１等
を備えて構成されている。このうち、エラー訂正検出回
路１７は、バッファＲＡＭに書き込まれたＣＤ−ＲＯＭ
データに対するエラー訂正や同データからのエラー検出
を行う回路である。すなわちこのエラー訂正検出回路１
７は、書込レジスタ１２からバッファＲＡＭに書き込ま
れたＣＤ−ＲＯＭデータを１セクタ単位で読み出すと共
に、セクタ情報書込レジスタ１５からバッファＲＡＭに
書き込まれたセクタ情報を読み出す。そして、セクタ情
報に基づいて、ＣＤ−ＲＯＭデータに対して施すべき処
理を決定し、ＥＣＣによる符号誤りの訂正処理及びＥＤ
Ｃによる符号誤りの検出処理を施す。例えば、セクタ情
報がモード１、あるいはモード２のフォーム１を示す場
合には、符号誤りに対して訂正処理及び検出処理を行
い、モード２のフォーム２の場合には、符号誤りの検出
処理のみとなる。このエラー訂正検出回路１７において
所定の処理が施されたＣＤ−ＲＯＭデータは、ホストコ
ンピュータへの転送に備えて、再びバッファＲＡＭに保
持される。また、後述するチェックセクタカウンタ６１
に対して、図４に示されるエラーチェック処理が終了し
たセクタ数ＣＳＮをカウントするためのタイミング信号
を出力する。また、後述するチェック先頭レジスタ６２
に対して、エラーチェック処理が終了し再びバッファＲ
ＡＭに保持されたセクタのうち、その先頭にあるセクタ
のバッファＲＡＭでのアドレスＣＴＡ（図４参照）を出
力する。
【００４０】また、チェックセクタカウンタ６１は、上
述したように、バッファＲＡＭに保持されるＣＤ−ＲＯ
Ｍデータの内で、上記エラー訂正検出回路１７による所
定のエラーチェック処理が終了したセクタ数ＣＳＮをカ
ウントするカウンタである。そして、このカウント値Ｃ
ＳＮは後述するコマンド判定回路２６へ出力される。
述したように、バッファＲＡＭに保持されるＣＤ−ＲＯ
Ｍデータの内で、上記エラー訂正検出回路１７による所
定のエラーチェック処理が終了したセクタ数ＣＳＮをカ
ウントするカウンタである。そして、このカウント値Ｃ
ＳＮは後述するコマンド判定回路２６へ出力される。
【００４１】また、データ転送部ＤＴＢは、読出アドレ
ス発生回路２０、アドレスレジスタ２１、アドレスカウ
ンタ２２、セクタ情報読出レジスタ２３、セクタ情報判
定回路２４、コマンドレジスタ２５、コマンド判定回路
２６、転送バッファ２７ 及びチェック先頭レジスタ６
２等を備えて構成されている。
ス発生回路２０、アドレスレジスタ２１、アドレスカウ
ンタ２２、セクタ情報読出レジスタ２３、セクタ情報判
定回路２４、コマンドレジスタ２５、コマンド判定回路
２６、転送バッファ２７ 及びチェック先頭レジスタ６
２等を備えて構成されている。
【００４２】このうち読出アドレス発生回路２０は、後
述するセクタ情報判定回路２４及びコマンド判定回路２
６の指示に応答して、バッファＲＡＭ内の第１の領域及
び第２の領域を順次指定するアドレスを発生し、バッフ
ァＲＡＭに記憶されたセクタ情報及びＣＤ−ＲＯＭデー
タ（ユーザデータ）を読み出す回路である。こうしてバ
ッファＲＡＭから読み出されるセクタ情報は、セクタ情
報読出レジスタ２３に一時的に保持される。また、同バ
ッファＲＡＭから読み出されるユーザデータは第１のデ
ータバス１８を介して転送バッファ２７に取り込まれ
る。この転送バッファ２７に取り込まれたユーザデータ
がホストコンピュータへ転送される。
述するセクタ情報判定回路２４及びコマンド判定回路２
６の指示に応答して、バッファＲＡＭ内の第１の領域及
び第２の領域を順次指定するアドレスを発生し、バッフ
ァＲＡＭに記憶されたセクタ情報及びＣＤ−ＲＯＭデー
タ（ユーザデータ）を読み出す回路である。こうしてバ
ッファＲＡＭから読み出されるセクタ情報は、セクタ情
報読出レジスタ２３に一時的に保持される。また、同バ
ッファＲＡＭから読み出されるユーザデータは第１のデ
ータバス１８を介して転送バッファ２７に取り込まれ
る。この転送バッファ２７に取り込まれたユーザデータ
がホストコンピュータへ転送される。
【００４３】また、アドレスレジスタ２１は、上述した
ように、書込アドレス発生回路１６が発生するアドレス
のうち、各セクタの先頭のデータに対応する書き込みア
ドレスと、セクタ情報に対応する書き込みアドレスとを
取り込んでこれを保持するレジスタである。同時にアド
レスレジスタ２１は、バッファＲＡＭに格納されている
複数のセクタの各時間情報のうち、最も小さいものある
いは最も大きいものを保持する。これにより、バッファ
ＲＡＭに格納されている全ての時間情報を把握すること
ができる。
ように、書込アドレス発生回路１６が発生するアドレス
のうち、各セクタの先頭のデータに対応する書き込みア
ドレスと、セクタ情報に対応する書き込みアドレスとを
取り込んでこれを保持するレジスタである。同時にアド
レスレジスタ２１は、バッファＲＡＭに格納されている
複数のセクタの各時間情報のうち、最も小さいものある
いは最も大きいものを保持する。これにより、バッファ
ＲＡＭに格納されている全ての時間情報を把握すること
ができる。
【００４４】また、アドレスカウンタ２２は、前記読出
アドレス発生回路２０が読み出し用のアドレスを更新す
る毎にカウント動作を繰り返し、そのカウント値を後述
するコマンド判定回路２６に供給するカウンタである。
このアドレスカウンタ２２では、読出アドレス発生回路
２０がバッファＲＡＭに対して読み出しアドレスを供給
している間に動作することで、同バッファＲＡＭから読
み出されるデータのセクタ数（あるいはバイト数）をカ
ウントする。
アドレス発生回路２０が読み出し用のアドレスを更新す
る毎にカウント動作を繰り返し、そのカウント値を後述
するコマンド判定回路２６に供給するカウンタである。
このアドレスカウンタ２２では、読出アドレス発生回路
２０がバッファＲＡＭに対して読み出しアドレスを供給
している間に動作することで、同バッファＲＡＭから読
み出されるデータのセクタ数（あるいはバイト数）をカ
ウントする。
【００４５】また、チェック先頭レジスタ６２は、上述
したように、上記エラー訂正検出回路１７による処理が
終了し再びバッファＲＡＭに保持されたセクタのうち、
その先頭にあるセクタのバッファＲＡＭでのアドレスＣ
ＴＡ（図４）を記憶するレジスタである。
したように、上記エラー訂正検出回路１７による処理が
終了し再びバッファＲＡＭに保持されたセクタのうち、
その先頭にあるセクタのバッファＲＡＭでのアドレスＣ
ＴＡ（図４）を記憶するレジスタである。
【００４６】また、セクタ情報判定回路２４は、上記セ
クタ情報読出レジスタ２３に保持されたセクタ情報に基
づいて、そのセクタ情報に対応するセクタのＣＤ−ＲＯ
Ｍデータのフォーマットを認識、判定する回路である。
そして、同セクタ情報判定回路２４では、ホストコンピ
ュータへデータを転送する際に、読出アドレス発生回路
２０がその読み出しアドレスに付加するオフセットをＣ
Ｄ−ＲＯＭデータのフォーマットに応じて設定する。す
なわち、バッファＲＡＭに記憶されたＣＤ−ＲＯＭデー
タは、そのヘッダ及びサブヘッダを除いたユーザデータ
がホストコンピュータ側に転送されるため、各セクタ毎
のフォーマットに合わせて、その先頭アドレスに対して
ヘッダ及びサブヘッダの分のアドレスがオフセットとし
て加算される。なお、ＣＤ−ＲＯＭデータについては、
１セクタの全て（２３５２バイト）のデータを転送する
場合もあり、このような場合には、上記オフセットを加
算する必要はない。このオフセットの必要、不必要の制
御は、例えばホストコンピュータからの指示に基づきコ
マンド判定回路２６によって切換えられる。
クタ情報読出レジスタ２３に保持されたセクタ情報に基
づいて、そのセクタ情報に対応するセクタのＣＤ−ＲＯ
Ｍデータのフォーマットを認識、判定する回路である。
そして、同セクタ情報判定回路２４では、ホストコンピ
ュータへデータを転送する際に、読出アドレス発生回路
２０がその読み出しアドレスに付加するオフセットをＣ
Ｄ−ＲＯＭデータのフォーマットに応じて設定する。す
なわち、バッファＲＡＭに記憶されたＣＤ−ＲＯＭデー
タは、そのヘッダ及びサブヘッダを除いたユーザデータ
がホストコンピュータ側に転送されるため、各セクタ毎
のフォーマットに合わせて、その先頭アドレスに対して
ヘッダ及びサブヘッダの分のアドレスがオフセットとし
て加算される。なお、ＣＤ−ＲＯＭデータについては、
１セクタの全て（２３５２バイト）のデータを転送する
場合もあり、このような場合には、上記オフセットを加
算する必要はない。このオフセットの必要、不必要の制
御は、例えばホストコンピュータからの指示に基づきコ
マンド判定回路２６によって切換えられる。
【００４７】また、コマンドレジスタ２５は、ホストコ
ンピュータから送られてくる転送指示等のコマンドを一
時的に保持するレジスタである。この転送要求コマンド
は、例えば図５に例示する構造を有する１２バイトから
なるコマンドである。同図５に示されるように、その第
１バイトの第２，３，４ビットにはセクタのフォーマッ
トを示すフラグビットが設定される。また、第３バイト
〜第５バイトには転送要求データの先頭セクタの論理ア
ドレスＬＢＡが設定される。また、第６バイト〜第８バ
イトには転送要求セクタ数（転送ブロック数）ＴＢＬが
設定される。すなわち、このコマンドレジスタ２５で
は、上記転送要求コマンドのデータとして転送要求先頭
セクタアドレスＤＴＡ（ＬＢＡ）、転送要求ブロック
（セクタ）数ＴＢＬ等の転送パラメータが保持されてい
る。なお、これら転送要求先頭セクタアドレスＤＴＡ及
び転送要求セクタ数ＴＢＬ等の転送パラメータはコマン
ド判定回路２６に出力される。
ンピュータから送られてくる転送指示等のコマンドを一
時的に保持するレジスタである。この転送要求コマンド
は、例えば図５に例示する構造を有する１２バイトから
なるコマンドである。同図５に示されるように、その第
１バイトの第２，３，４ビットにはセクタのフォーマッ
トを示すフラグビットが設定される。また、第３バイト
〜第５バイトには転送要求データの先頭セクタの論理ア
ドレスＬＢＡが設定される。また、第６バイト〜第８バ
イトには転送要求セクタ数（転送ブロック数）ＴＢＬが
設定される。すなわち、このコマンドレジスタ２５で
は、上記転送要求コマンドのデータとして転送要求先頭
セクタアドレスＤＴＡ（ＬＢＡ）、転送要求ブロック
（セクタ）数ＴＢＬ等の転送パラメータが保持されてい
る。なお、これら転送要求先頭セクタアドレスＤＴＡ及
び転送要求セクタ数ＴＢＬ等の転送パラメータはコマン
ド判定回路２６に出力される。
【００４８】また、コマンド判定回路２６は、アドレス
レジスタ２１の保持内容と上記コマンドレジスタ２５に
保持された転送パラメータとに従い、転送要求のあった
データが既にバッファＲＡＭ内に保持されているか否か
の判断を行う。また、上記チェックセクタカウンタ６１
及びチェック先頭レジスタ６２の情報に基づき、ホスト
コンピュータから転送要求のあったデータが既にエラー
チェック処理を終えてバッファＲＡＭに確保されている
かの判定も行う。そして、転送要求データが既にエラー
チェック処理を終えてバッファＲＡＭに確保されている
場合には、ホストコンピュータへの自動転送を行うため
に、上記読出アドレス発生回路２０やセクタ情報読出レ
ジスタ２３に対して、動作指示を与える。すなわち、こ
のコマンド判定回路２６では前述した先読みデータのチ
ェックを行う。なお、ここでの先読みデータのチェック
に関する詳細については後述する。
レジスタ２１の保持内容と上記コマンドレジスタ２５に
保持された転送パラメータとに従い、転送要求のあった
データが既にバッファＲＡＭ内に保持されているか否か
の判断を行う。また、上記チェックセクタカウンタ６１
及びチェック先頭レジスタ６２の情報に基づき、ホスト
コンピュータから転送要求のあったデータが既にエラー
チェック処理を終えてバッファＲＡＭに確保されている
かの判定も行う。そして、転送要求データが既にエラー
チェック処理を終えてバッファＲＡＭに確保されている
場合には、ホストコンピュータへの自動転送を行うため
に、上記読出アドレス発生回路２０やセクタ情報読出レ
ジスタ２３に対して、動作指示を与える。すなわち、こ
のコマンド判定回路２６では前述した先読みデータのチ
ェックを行う。なお、ここでの先読みデータのチェック
に関する詳細については後述する。
【００４９】そして、転送バッファ２７は、上述したよ
うにバッファＲＡＭから読み出されるユーザデータを第
１のデータバス１８を通して取り込み、ホストコンピュ
ータへ転送するバッファである。また、この転送バッフ
ァ２７には転送セクタカウンタ４２が接続され、上記バ
ッファＲＡＭから読み出されホストコンピュータに転送
されるデータが、同転送セクタカウンタ４２によりセク
タ単位でカウントされる。そして、そのカウント値ＣＴ
も上記バッファリング制御回路４３へ出力される。
うにバッファＲＡＭから読み出されるユーザデータを第
１のデータバス１８を通して取り込み、ホストコンピュ
ータへ転送するバッファである。また、この転送バッフ
ァ２７には転送セクタカウンタ４２が接続され、上記バ
ッファＲＡＭから読み出されホストコンピュータに転送
されるデータが、同転送セクタカウンタ４２によりセク
タ単位でカウントされる。そして、そのカウント値ＣＴ
も上記バッファリング制御回路４３へ出力される。
【００５０】また一方、タイミング調整部ＴＣＢは、同
期信号検出回路２８、及びタイミング発生回路２９等を
備えて構成されている。このうち、同期信号検出回路２
８は、入力されるＣＤ−ＲＯＭデータの各セクタの始ま
りに付された１２バイトの同期信号を検出し、同データ
のセクタの始まりを示すタイミング信号を後述するタイ
ミング発生回路２９に与える回路である。また、この同
期信号検出回路２８では、上記同期信号を検出できなか
ったとき、検出エラーを示すデータを第２のデータバス
１９を介して制御マイコン７へ転送する。
期信号検出回路２８、及びタイミング発生回路２９等を
備えて構成されている。このうち、同期信号検出回路２
８は、入力されるＣＤ−ＲＯＭデータの各セクタの始ま
りに付された１２バイトの同期信号を検出し、同データ
のセクタの始まりを示すタイミング信号を後述するタイ
ミング発生回路２９に与える回路である。また、この同
期信号検出回路２８では、上記同期信号を検出できなか
ったとき、検出エラーを示すデータを第２のデータバス
１９を介して制御マイコン７へ転送する。
【００５１】また、タイミング発生回路２９は、上記同
期信号検出回路２８から出力されるタイミング信号に基
づき、各種のタイミングクロックを生成する回路であ
る。これらのタイミングクロックは、制御マイコンをは
じめとする各部に供給され、それぞれの動作タイミング
を決定する。
期信号検出回路２８から出力されるタイミング信号に基
づき、各種のタイミングクロックを生成する回路であ
る。これらのタイミングクロックは、制御マイコンをは
じめとする各部に供給され、それぞれの動作タイミング
を決定する。
【００５２】このように、本実施の形態のＣＤ−ＲＯＭ
デコーダにおいては、タイミング調整部ＴＣＢを通じて
調整されるタイミングクロックのもとに、データ書込み
部ＤＷＢ及びデータ転送部ＤＴＢを構成する各回路の上
述の処理が実行されることで、ホストコンピュータから
のＣＤ−ＲＯＭデータの転送要求に対しても、基本的に
は、同データの制御マイコンを介さない自動転送が可能
となる。
デコーダにおいては、タイミング調整部ＴＣＢを通じて
調整されるタイミングクロックのもとに、データ書込み
部ＤＷＢ及びデータ転送部ＤＴＢを構成する各回路の上
述の処理が実行されることで、ホストコンピュータから
のＣＤ−ＲＯＭデータの転送要求に対しても、基本的に
は、同データの制御マイコンを介さない自動転送が可能
となる。
【００５３】すなわち、上記コマンド判定回路２６は、
ホストコンピュータから特定のセクタの転送要求があっ
たとき、要求のあったセクタがバッファＲＡＭに記憶さ
れているかどうかをアドレスレジスタ２１あるいはチェ
ック先頭レジスタ６２に保持されているアドレス及び時
間情報の参照のもとに判定する。そして、目標とするセ
クタがバッファＲＡＭ内に記憶されていた場合、まず、
目標セクタに対応するセクタ情報をセクタ情報読出レジ
スタ２３に読み出し、そのセクタ情報に基づいて目標セ
クタのフォーマットを判定する。
ホストコンピュータから特定のセクタの転送要求があっ
たとき、要求のあったセクタがバッファＲＡＭに記憶さ
れているかどうかをアドレスレジスタ２１あるいはチェ
ック先頭レジスタ６２に保持されているアドレス及び時
間情報の参照のもとに判定する。そして、目標とするセ
クタがバッファＲＡＭ内に記憶されていた場合、まず、
目標セクタに対応するセクタ情報をセクタ情報読出レジ
スタ２３に読み出し、そのセクタ情報に基づいて目標セ
クタのフォーマットを判定する。
【００５４】続いて、ホストコンピュータからユーザデ
ータのみを転送するように要求があった場合、フォーマ
ットの判定結果に従い、先頭アドレスにオフセットを加
算するようにして読出アドレス発生回路２０を起動し、
目標セクタのユーザデータを読み出す。このようなオフ
セット処理が行られることで、例えば目標セクタがモー
ド１であった場合、アドレスレジスタ２１に格納された
先頭アドレスに、同期信号の１２バイト分とヘッダの４
バイト分を加算した位置から目標セクタのユーザデータ
が読み出されることとなる。
ータのみを転送するように要求があった場合、フォーマ
ットの判定結果に従い、先頭アドレスにオフセットを加
算するようにして読出アドレス発生回路２０を起動し、
目標セクタのユーザデータを読み出す。このようなオフ
セット処理が行られることで、例えば目標セクタがモー
ド１であった場合、アドレスレジスタ２１に格納された
先頭アドレスに、同期信号の１２バイト分とヘッダの４
バイト分を加算した位置から目標セクタのユーザデータ
が読み出されることとなる。
【００５５】そして、ユーザデータの読み出しが開始さ
れると、アドレスカウンタ２２がカウント動作を開始
し、バッファＲＡＭから読み出されるユーザデータのセ
クタ数をカウントする。そして、読み出したユーザデー
タのセクタ数が、ホストコンピュータから指示されたセ
クタ数に達した時点で、コマンド判定回路２６は読出ア
ドレス発生回路２０に対して停止指示を与える。
れると、アドレスカウンタ２２がカウント動作を開始
し、バッファＲＡＭから読み出されるユーザデータのセ
クタ数をカウントする。そして、読み出したユーザデー
タのセクタ数が、ホストコンピュータから指示されたセ
クタ数に達した時点で、コマンド判定回路２６は読出ア
ドレス発生回路２０に対して停止指示を与える。
【００５６】このようにして、バッファＲＡＭに格納さ
れたデータに関しては、制御マイコンの制御を受けるこ
となく、自動的にホストコンピュータ側へ転送されるよ
うになる。
れたデータに関しては、制御マイコンの制御を受けるこ
となく、自動的にホストコンピュータ側へ転送されるよ
うになる。
【００５７】一方、目標セクタのＣＤ−ＲＯＭデータが
バッファＲＡＭ内に記憶されていなかった場合、上記コ
マンド判定回路２６は、第２のデータバス１９を通して
制御マイコンに対し新たなＣＤ−ＲＯＭデータの読み込
み指示を送る。これにより、制御マイコンは、ピックア
ップ（図７）を起動し、目標セクタを含むＣＤ−ＲＯＭ
データを読み出すように各部を動作させる。そして、バ
ッファＲＡＭ内に目標セクタが記憶された後には、上述
した態様をもって自動転送動作が行われる。
バッファＲＡＭ内に記憶されていなかった場合、上記コ
マンド判定回路２６は、第２のデータバス１９を通して
制御マイコンに対し新たなＣＤ−ＲＯＭデータの読み込
み指示を送る。これにより、制御マイコンは、ピックア
ップ（図７）を起動し、目標セクタを含むＣＤ−ＲＯＭ
データを読み出すように各部を動作させる。そして、バ
ッファＲＡＭ内に目標セクタが記憶された後には、上述
した態様をもって自動転送動作が行われる。
【００５８】次に、上記コマンド判定回路２６による先
読みデータのチェック動作について、図６に示すフロー
チャートを併せ参照して詳細に説明する。なお、コマン
ド判定回路２６は、複数のデータを比較するための比較
回路（図示略）等の周知の論理回路を備えて構成されて
いる。
読みデータのチェック動作について、図６に示すフロー
チャートを併せ参照して詳細に説明する。なお、コマン
ド判定回路２６は、複数のデータを比較するための比較
回路（図示略）等の周知の論理回路を備えて構成されて
いる。
【００５９】さて、この先読みデータのチェック動作に
際し、同図６に示すステップＳ１では、コマンド判定回
路２６は、まず、上記アドレスレジスタ２１からの情報
と上記コマンドレジスタ２５に保持されている上記転送
要求先頭セクタアドレスＤＴＡ及び転送要求セクタ数Ｔ
ＢＬ等の転送パラメータに基づき、転送要求のあったデ
ータが既にバッファＲＡＭ内に保持されているか否かの
判定を行う。
際し、同図６に示すステップＳ１では、コマンド判定回
路２６は、まず、上記アドレスレジスタ２１からの情報
と上記コマンドレジスタ２５に保持されている上記転送
要求先頭セクタアドレスＤＴＡ及び転送要求セクタ数Ｔ
ＢＬ等の転送パラメータに基づき、転送要求のあったデ
ータが既にバッファＲＡＭ内に保持されているか否かの
判定を行う。
【００６０】すなわち、コマンド判定回路２６は、上記
エラーチェック終了先頭アドレスＣＴＡと上記転送要求
先頭セクタアドレスＤＴＡとを比較することにより、要
求のあったセクタが既にエラーチェック処理を終えてバ
ッファＲＡＭに記憶されているかどうかを判定する。具
体的には、転送要求先頭セクタアドレスＤＴＡが上記チ
ェック先頭レジスタ６２に保持されているエラーチェッ
ク終了先頭アドレスＣＴＡから上記チェックセクタカウ
ンタ６１によってカウントされている範囲にあるかどう
かを判定する。なおここでのアドレス比較は、エラーチ
ェック終了先頭アドレスＣＴＡをＣＤ−ＲＯＭの論理ア
ドレス（ＬＢＡ）に変換して行われる。
エラーチェック終了先頭アドレスＣＴＡと上記転送要求
先頭セクタアドレスＤＴＡとを比較することにより、要
求のあったセクタが既にエラーチェック処理を終えてバ
ッファＲＡＭに記憶されているかどうかを判定する。具
体的には、転送要求先頭セクタアドレスＤＴＡが上記チ
ェック先頭レジスタ６２に保持されているエラーチェッ
ク終了先頭アドレスＣＴＡから上記チェックセクタカウ
ンタ６１によってカウントされている範囲にあるかどう
かを判定する。なおここでのアドレス比較は、エラーチ
ェック終了先頭アドレスＣＴＡをＣＤ−ＲＯＭの論理ア
ドレス（ＬＢＡ）に変換して行われる。
【００６１】そして、目標とするセクタがエラーチェッ
ク処理を終えてバッファＲＡＭ内に記憶されていると判
定した場合、ステップＳ２に示すように、まず、目標セ
クタに対応するセクタ情報をセクタ情報読出レジスタ２
３に読み出し、そのセクタ情報に基づいて目標セクタの
フォーマットを判定し、以降、上述した態様をもって自
動転送動作を行う。
ク処理を終えてバッファＲＡＭ内に記憶されていると判
定した場合、ステップＳ２に示すように、まず、目標セ
クタに対応するセクタ情報をセクタ情報読出レジスタ２
３に読み出し、そのセクタ情報に基づいて目標セクタの
フォーマットを判定し、以降、上述した態様をもって自
動転送動作を行う。
【００６２】一方、ステップＳ１の判定動作において、
転送要求セクタがバッファＲＡＭ内に記憶されていない
と判定された場合には、ステップＳ３に示すように、そ
の旨を制御マイコンに対してステータスレジスタ等で通
知して、同制御マイコンに新たなＣＤ−ＲＯＭデータの
読み込みを要求する。これにより、制御マイコンは、ピ
ックアップ（図７）を起動し、目標セクタを含むＣＤ−
ＲＯＭデータを読み出すように各部を動作させる。
転送要求セクタがバッファＲＡＭ内に記憶されていない
と判定された場合には、ステップＳ３に示すように、そ
の旨を制御マイコンに対してステータスレジスタ等で通
知して、同制御マイコンに新たなＣＤ−ＲＯＭデータの
読み込みを要求する。これにより、制御マイコンは、ピ
ックアップ（図７）を起動し、目標セクタを含むＣＤ−
ＲＯＭデータを読み出すように各部を動作させる。
【００６３】このように、本実施の形態においては、制
御マイコンが行っていた転送データが既にバッファＲＡ
Ｍ内に記憶されているか否かのバッファＲＡＭチェック
（先読みデータのチェック）がコマンド判定回路２６に
よって行われる。そのとき、目標とするセクタがエラー
チェック処理を終了してバッファＲＡＭ内に記憶されて
いた場合、自動的にホストコンピュータ側へ転送される
ようになる。そのため、制御マイコンの負荷を低減し
て、同制御マイコンをＣＤ−ＲＯＭシステムの高速化や
転送データ数の増加に寄与するタスクに従事させること
ができるようになる。
御マイコンが行っていた転送データが既にバッファＲＡ
Ｍ内に記憶されているか否かのバッファＲＡＭチェック
（先読みデータのチェック）がコマンド判定回路２６に
よって行われる。そのとき、目標とするセクタがエラー
チェック処理を終了してバッファＲＡＭ内に記憶されて
いた場合、自動的にホストコンピュータ側へ転送される
ようになる。そのため、制御マイコンの負荷を低減し
て、同制御マイコンをＣＤ−ＲＯＭシステムの高速化や
転送データ数の増加に寄与するタスクに従事させること
ができるようになる。
【００６４】以上説明した構成を有する本実施の形態の
ＣＤ−ＲＯＭデコーダによれば、以下のような効果を得
ることができるようになる。 （１）従来、制御マイコンが行っていた転送要求データ
がバッファＲＡＭ内に存在するか否かの判定チェックは
コマンド判定回路２６によって行われる。また、転送要
求データがバッファＲＡＭ内に存在する場合には、当該
データが上記セクタ情報判定回路２４及びコマンド判定
回路２６等によって転送要求データの１セクタ当たりの
転送バイト数が自動認識され、自動的にホストコンピュ
ータ側へ転送されるようになる。そのため、制御マイコ
ンの負荷を低減することができるとともに、システムに
対して高い動作速度が望まれる場合であっても、同処理
を的確に実行することができるようになる。
ＣＤ−ＲＯＭデコーダによれば、以下のような効果を得
ることができるようになる。 （１）従来、制御マイコンが行っていた転送要求データ
がバッファＲＡＭ内に存在するか否かの判定チェックは
コマンド判定回路２６によって行われる。また、転送要
求データがバッファＲＡＭ内に存在する場合には、当該
データが上記セクタ情報判定回路２４及びコマンド判定
回路２６等によって転送要求データの１セクタ当たりの
転送バイト数が自動認識され、自動的にホストコンピュ
ータ側へ転送されるようになる。そのため、制御マイコ
ンの負荷を低減することができるとともに、システムに
対して高い動作速度が望まれる場合であっても、同処理
を的確に実行することができるようになる。
【００６５】（２）また、転送コマンドを受け取ってか
らホストコンピュータ側へ転送されるまでの時間も短縮
されるようになる。 （３）各セクタ毎のＣＤ−ＲＯＭデータのフォーマット
を示すセクタ情報を、ＣＤ−ＲＯＭデータと共にバッフ
ァＲＡＭに記憶させることとしたため、エラー訂正検出
回路１７の動作制御や、ホストコンピュータ側へのユー
ザデータの転送制御を同情報を用いてより容易に行うこ
とができる。
らホストコンピュータ側へ転送されるまでの時間も短縮
されるようになる。 （３）各セクタ毎のＣＤ−ＲＯＭデータのフォーマット
を示すセクタ情報を、ＣＤ−ＲＯＭデータと共にバッフ
ァＲＡＭに記憶させることとしたため、エラー訂正検出
回路１７の動作制御や、ホストコンピュータ側へのユー
ザデータの転送制御を同情報を用いてより容易に行うこ
とができる。
【００６６】なお、上記実施の形態は以下のようにその
構成を変更して実施することもできる。 ・上記実施の形態においては、ホストコンピュータから
の転送要求コマンド（転送パラメータ）をコマンドレジ
スタ２５を介してコマンド判定回路２６へ入力する例を
示したがこれに限られない。上記転送パラメータはホス
トコンピュータから制御マイコンを介してコマンド判定
回路２６へ入力する構成としてもよい。このような構成
にあっても上記先読みデータのチェックにかかる制御マ
イコンの負荷を大幅に低減することはできる。しかもこ
の場合にあっては、制御マイコンを介することによっ
て、さまざまな転送要求コマンド形式に対応して、すな
わちユーザーベンダーなコマンドにも好適に対応して転
送要求データを自動転送させることができる。
構成を変更して実施することもできる。 ・上記実施の形態においては、ホストコンピュータから
の転送要求コマンド（転送パラメータ）をコマンドレジ
スタ２５を介してコマンド判定回路２６へ入力する例を
示したがこれに限られない。上記転送パラメータはホス
トコンピュータから制御マイコンを介してコマンド判定
回路２６へ入力する構成としてもよい。このような構成
にあっても上記先読みデータのチェックにかかる制御マ
イコンの負荷を大幅に低減することはできる。しかもこ
の場合にあっては、制御マイコンを介することによっ
て、さまざまな転送要求コマンド形式に対応して、すな
わちユーザーベンダーなコマンドにも好適に対応して転
送要求データを自動転送させることができる。
【００６７】・上記実施の形態においては、セクタ情報
書込レジスタ１５を備えて、セクタ情報変換回路１４に
よって生成されたセクタ情報をＣＤ−ＲＯＭデータと共
にバッファＲＡＭに記憶させる構成としたが、これに限
られない。その他、例えばセクタ情報書込レジスタ１５
を備えず、セクタ情報をセクタ情報変換回路１４から制
御マイコン７へ転送する構成、あるいは当該ＣＤ−ＲＯ
Ｍデコーダの内部に上記セクタ情報を記憶するメモリを
別途備える構成としても、同制御マイコン７のＣＤ−Ｒ
ＯＭデータの上記自動転送にかかる負荷を低減すること
はできる。
書込レジスタ１５を備えて、セクタ情報変換回路１４に
よって生成されたセクタ情報をＣＤ−ＲＯＭデータと共
にバッファＲＡＭに記憶させる構成としたが、これに限
られない。その他、例えばセクタ情報書込レジスタ１５
を備えず、セクタ情報をセクタ情報変換回路１４から制
御マイコン７へ転送する構成、あるいは当該ＣＤ−ＲＯ
Ｍデコーダの内部に上記セクタ情報を記憶するメモリを
別途備える構成としても、同制御マイコン７のＣＤ−Ｒ
ＯＭデータの上記自動転送にかかる負荷を低減すること
はできる。
【図１】本発明にかかるＣＤ−ＲＯＭデコーダの一実施
の形態についてその構成を示すブロック図。
の形態についてその構成を示すブロック図。
【図２】セクタのフォーマットとセクタ情報との対応を
示す図。
示す図。
【図３】バッファＲＡＭのアドレスの割り当て状況を示
す模式図。
す模式図。
【図４】バッファＲＡＭのエラーチェック終了セクタの
アドレスを示す模式図。
アドレスを示す模式図。
【図５】転送要求コマンドの構成例を示す図。
【図６】先読みデータのチェックかかる動作を説明する
フローチャート。
フローチャート。
【図７】ＣＤ−ＲＯＭシステムの構成を示すブロック
図。
図。
【図８】ＣＤ−ＲＯＭデータのヘッダの構成を示す図。
【図９】１セクタ分のＣＤ−ＲＯＭデータのフォーマッ
トを示す図。
トを示す図。
１…コンパクトディスク、２…ピックアップ部、３…ア
ナログ信号処理部、４…デジタル信号処理部、５…ＣＤ
−ＲＯＭデコーダ、６…バッファＲＡＭ、７…制御マイ
コン、１１…ディスクランブル回路、１２…書込レジス
タ、１３…ヘッダ情報レジスタ、１４…セクタ情報変換
回路、１５…セクタ情報書込レジスタ、１６…書込アド
レス発生回路、１７…エラー訂正検出回路、１８…第１
のデータバス、１９…第２のデータバス、２０…読出ア
ドレス発生回路、２１…アドレスレジスタ、２２…アド
レスカウンタ、２３…セクタ情報読出レジスタ、２４…
セクタ情報判定回路、２５…コマンドレジスタ、２６…
コマンド判定回路、２７…転送バッファ、２８…同期信
号検出回路、２９…タイミング発生回路、３０…エラー
フラグレジスタ、４１…書込セクタカウンタ、４２…転
送セクタカウンタ、４３…バッファリング制御回路、５
１…目標アドレスレジスタ、５２…比較回路、５３…バ
ッファセクタカウンタ、５４…バッファトリガ発生回
路、６１…チェックセクタカウンタ、６２…チェック先
頭レジスタ、ＤＷＢ…データ書込み部、ＤＴＢ…データ
転送部、ＥＣＢ…エラーチェック部、ＴＣＢ…タイミン
グ調整部。
ナログ信号処理部、４…デジタル信号処理部、５…ＣＤ
−ＲＯＭデコーダ、６…バッファＲＡＭ、７…制御マイ
コン、１１…ディスクランブル回路、１２…書込レジス
タ、１３…ヘッダ情報レジスタ、１４…セクタ情報変換
回路、１５…セクタ情報書込レジスタ、１６…書込アド
レス発生回路、１７…エラー訂正検出回路、１８…第１
のデータバス、１９…第２のデータバス、２０…読出ア
ドレス発生回路、２１…アドレスレジスタ、２２…アド
レスカウンタ、２３…セクタ情報読出レジスタ、２４…
セクタ情報判定回路、２５…コマンドレジスタ、２６…
コマンド判定回路、２７…転送バッファ、２８…同期信
号検出回路、２９…タイミング発生回路、３０…エラー
フラグレジスタ、４１…書込セクタカウンタ、４２…転
送セクタカウンタ、４３…バッファリング制御回路、５
１…目標アドレスレジスタ、５２…比較回路、５３…バ
ッファセクタカウンタ、５４…バッファトリガ発生回
路、６１…チェックセクタカウンタ、６２…チェック先
頭レジスタ、ＤＷＢ…データ書込み部、ＤＴＢ…データ
転送部、ＥＣＢ…エラーチェック部、ＴＣＢ…タイミン
グ調整部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石橋 昌幸 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5D044 BC03 CC04 DE69 FG10 HH05 HL02
Claims (4)
- 【請求項１】一定のバイト数からなるセクタ毎に所定の
フォーマットを形成するデジタルデータをバッファメモ
リに一時記憶しつつ、データに含まれる符号誤りの訂正
処理または検出処理を施した後、同データをコンピュー
タ機器へ転送するＣＤ−ＲＯＭデコーダにおいて、 符号誤りの訂正処理または検出処理が施された前記デジ
タルデータが記憶される前記バッファメモリの先頭アド
レスが格納されるチェック先頭レジスタと、 前記バッファメモリ内に、符号誤りの訂正処理または検
出処理の完了した前記デジタルデータが、前記チェック
先頭レジスタに格納された先頭アドレスから何セクタ記
憶されているかをカウントするチェックセクタカウンタ
と、 前記コンピュータ機器から転送要求されるデータの先頭
アドレスが、前記チェック先頭レジスタに格納された先
頭アドレスから、前記チェックセクタカウンタのカウン
ト値で示される範囲にあるか否かを判定するコマンド判
定回路と、を備え、前記チェック先頭レジスタに格納さ
れた先頭アドレスから前記チェックセクタカウンタのカ
ウント値で示される範囲に前記コンピュータ機器から転
送要求されるデータの先頭アドレスがあるとき、前記バ
ッファメモリから前記デジタルデータをコンピュータ機
器へ転送することを特徴とするＣＤ−ＲＯＭデコーダ。 - 【請求項２】請求項１記載のＣＤ−ＲＯＭデコーダにお
いて、 前記コンピュータ機器からのデータ転送要求コマンドが
格納されるコマンドレジスタを更に備え、 前記コマンド判定回路は、コマンドレジスタに格納され
たデータ転送要求コマンドに含まれるアドレス情報に基
づいて前記コンピュータ機器から転送要求されるデータ
の先頭アドレスを判定することを特徴とするＣＤ−ＲＯ
Ｍデコーダ。 - 【請求項３】請求項１記載のＣＤ−ＲＯＭデコーダにお
いて、 前記コマンド判定回路は、外部の制御マイコンから指示
されるアドレス情報に基づいて前記コンピュータ機器か
ら転送要求されるデータの先頭アドレスを判定すること
を特徴とするＣＤ−ＲＯＭデコーダ。 - 【請求項４】請求項１記載のＣＤ−ＲＯＭデコーダにお
いて、 前記デジタルデータに含まれるヘッダ及びサブヘッダの
情報を取り込むヘッダ情報レジスタと、前記ヘッダ情報
レジスタに取り込まれた情報に基づいて前記デジタルデ
ータの各セクタ毎のフォーマットを判定し、判定したフ
ォーマットを表すセクタ情報を前記バッファメモリに一
時記憶される前記デジタルデータに関連付けて生成する
セクタ情報変換回路とを更に備え、 前記セクタ情報変換回路で生成されたセクタ情報に基づ
いて前記転送要求データの１セクタ当たりの転送バイト
数を決定し、前記コマンド判定回路の判定に応じて前記
バッファメモリから前記デジタルデータを前記コンピュ
ータ機器へ転送することを特徴とするＣＤ−ＲＯＭデコ
ーダ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088207A JP2001273710A (ja) | 2000-03-28 | 2000-03-28 | Ｃｄ−ｒｏｍデコーダ |
| TW090103318A TW487928B (en) | 2000-03-28 | 2001-02-14 | CD-ROM decoder |
| KR10-2001-0015872A KR100426549B1 (ko) | 2000-03-28 | 2001-03-27 | Ｃｄ-ｒｏｍ 디코더 |
| US09/818,204 US6697915B2 (en) | 2000-03-28 | 2001-03-27 | CD-ROM decoder |
| US10/748,339 US20040141439A1 (en) | 2000-03-28 | 2003-12-29 | Decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088207A JP2001273710A (ja) | 2000-03-28 | 2000-03-28 | Ｃｄ−ｒｏｍデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001273710A true JP2001273710A (ja) | 2001-10-05 |
| JP2001273710A5 JP2001273710A5 (ja) | 2004-07-15 |
Family
ID=18604108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088207A Pending JP2001273710A (ja) | 2000-03-28 | 2000-03-28 | Ｃｄ−ｒｏｍデコーダ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6697915B2 (ja) |
| JP (1) | JP2001273710A (ja) |
| KR (1) | KR100426549B1 (ja) |
| TW (1) | TW487928B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040141439A1 (en) * | 2000-03-28 | 2004-07-22 | Takayuki Suzuki | Decoder |
| JP3980970B2 (ja) * | 2002-08-30 | 2007-09-26 | 株式会社東芝 | 記録制御回路、光ディスク装置及び半導体集積回路 |
| US7490283B2 (en) | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
| US7849381B2 (en) * | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
| US8292862B2 (en) * | 2007-08-03 | 2012-10-23 | Kimberly-Clark Worldwide, Inc. | Dynamic fitting body adhering absorbent article |
| CN106772149B (zh) * | 2016-11-18 | 2018-07-06 | 清华大学 | 一种优化的极大磁场测量方法及装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243573A (ja) * | 1993-02-22 | 1994-09-02 | Nikon Corp | 記憶装置 |
| JPH06267243A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | ディスク装置 |
| JPH07244927A (ja) * | 1994-02-28 | 1995-09-19 | Sanyo Electric Co Ltd | Ｃｄ−ｒｏｍデコーダ |
| JPH0817147A (ja) * | 1994-06-29 | 1996-01-19 | Sony Corp | 情報再生装置 |
| JPH08161819A (ja) * | 1994-11-30 | 1996-06-21 | Victor Co Of Japan Ltd | 異種類ｃｄ情報再生装置 |
| JPH09306085A (ja) * | 1996-05-17 | 1997-11-28 | Aiwa Co Ltd | 信号再生方法およびそれを用いた記録媒体再生装置 |
| JPH11282631A (ja) * | 1998-03-27 | 1999-10-15 | Fujitsu Ltd | 入出力制御装置および入出力制御方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3098263B2 (ja) * | 1991-01-24 | 2000-10-16 | パイオニア株式会社 | ディスクプレーヤのスピンドル制御装置 |
| US5553261A (en) * | 1994-04-01 | 1996-09-03 | Intel Corporation | Method of performing clean-up of a solid state disk while executing a read command |
| WO1998007149A1 (fr) * | 1996-08-14 | 1998-02-19 | Sony Corporation | Dispositif et procede de reproduction de donnees sur disque |
| JP3430193B2 (ja) * | 1997-01-20 | 2003-07-28 | 株式会社日立製作所 | ディジタル信号再生装置及びディジタル信号再生方法 |
| JPH10334586A (ja) * | 1997-05-27 | 1998-12-18 | Ricoh Co Ltd | 信号処理回路 |
| KR100270696B1 (ko) * | 1997-08-18 | 2000-12-01 | 윤종용 | 버퍼메모리를내장하는광디스크드라이브의섹터디코딩및아타피제어장치 |
| US6285637B1 (en) * | 1998-12-11 | 2001-09-04 | Lsi Logic Corporation | Method and apparatus for automatic sector format identification in an optical storage device |
| JP2000200152A (ja) * | 1999-01-06 | 2000-07-18 | Toshiba Corp | 磁気ディスク装置 |
| US6324599B1 (en) * | 1999-01-11 | 2001-11-27 | Oak Technology | Computer system and method for tracking DMA transferred data within a read-ahead local buffer without interrupting the host processor |
-
2000
- 2000-03-28 JP JP2000088207A patent/JP2001273710A/ja active Pending
-
2001
- 2001-02-14 TW TW090103318A patent/TW487928B/zh not_active IP Right Cessation
- 2001-03-27 KR KR10-2001-0015872A patent/KR100426549B1/ko not_active IP Right Cessation
- 2001-03-27 US US09/818,204 patent/US6697915B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243573A (ja) * | 1993-02-22 | 1994-09-02 | Nikon Corp | 記憶装置 |
| JPH06267243A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | ディスク装置 |
| JPH07244927A (ja) * | 1994-02-28 | 1995-09-19 | Sanyo Electric Co Ltd | Ｃｄ−ｒｏｍデコーダ |
| JPH0817147A (ja) * | 1994-06-29 | 1996-01-19 | Sony Corp | 情報再生装置 |
| JPH08161819A (ja) * | 1994-11-30 | 1996-06-21 | Victor Co Of Japan Ltd | 異種類ｃｄ情報再生装置 |
| JPH09306085A (ja) * | 1996-05-17 | 1997-11-28 | Aiwa Co Ltd | 信号再生方法およびそれを用いた記録媒体再生装置 |
| JPH11282631A (ja) * | 1998-03-27 | 1999-10-15 | Fujitsu Ltd | 入出力制御装置および入出力制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010027508A1 (en) | 2001-10-04 |
| KR100426549B1 (ko) | 2004-04-08 |
| KR20010093706A (ko) | 2001-10-29 |
| TW487928B (en) | 2002-05-21 |
| US6697915B2 (en) | 2004-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1040468B1 (en) | Opcode-driven buffer manager for use in data storage devices | |
| US6539518B1 (en) | Autodisk controller | |
| US5499252A (en) | CD-ROM decoder having means for reading selected data from a CD into a memory | |
| US6216201B1 (en) | Data processing apparatus using paged buffer memory for efficiently processing data of a compact digital disk | |
| US5535327A (en) | Method and apparatus for communicating formatted data from a mass storage device to a host computer | |
| EP0675488B1 (en) | Optical disk recording device and optical disk drive | |
| JP2001273710A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3524828B2 (ja) | 符号誤り訂正検出装置 | |
| JP2001273094A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| KR100418010B1 (ko) | Ｃｄ-ｒｏｍ 디코더 | |
| US20040141439A1 (en) | Decoder | |
| KR100363360B1 (ko) | 디지털 데이터의 버퍼링 방법 및 ｃｄ-ｒｏｍ 디코더 | |
| JP3515446B2 (ja) | デジタルデータのバッファリング方法 | |
| JP2951192B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP2001273712A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3427051B2 (ja) | 符号誤り検出回路 | |
| US7447696B1 (en) | Subcode-data generating circuit | |
| JP2001110133A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP2001283515A (ja) | 光ディスクコントローラー | |
| JP2001195843A (ja) | 符号誤り検出回路 | |
| JP3454669B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH07230363A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP2001160271A (ja) | 符号誤り検出回路 | |
| JP2001110133A5 (ja) | ||
| JP2003036597A (ja) | サブコードデータ生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |