JPH07244927A - Ｃｄ−ｒｏｍデコーダ - Google Patents
Ｃｄ−ｒｏｍデコーダInfo
- Publication number
- JPH07244927A JPH07244927A JP3032294A JP3032294A JPH07244927A JP H07244927 A JPH07244927 A JP H07244927A JP 3032294 A JP3032294 A JP 3032294A JP 3032294 A JP3032294 A JP 3032294A JP H07244927 A JPH07244927 A JP H07244927A
- Authority
- JP
- Japan
- Prior art keywords
- address information
- transfer
- register
- digital data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【目的】 ＣＤ−ＲＯＭデコーダの動作を制御する制御
マイコンの負担を軽減する。 【構成】 アドレス情報レジスタ３１に取り込まれるア
ドレス情報が、目標アドレス情報レジスタ３２に設定さ
れた目標アドレス情報と比較回路３３で比較される。比
較回路３３で２つのアドレス情報の一致が検出される
と、転送トリガ発生回路３５が転送開始の指示を発生す
る。同時に、転送セクタカウンタ３４で入力されるＣＤ
−ＲＯＭデータのセクタ数がカウントされ、所定のセク
タ数がカウントされた時点で転送トリガ発生回路３５が
転送停止の指示を発生する。これにより、制御マイコン
の指示を仰ぐことなく転送開始の指示から転送停止の指
示までの間に入力されるＣＤ−ＲＯＭデータが、ホスト
コンピュータ側へ転送される。
マイコンの負担を軽減する。 【構成】 アドレス情報レジスタ３１に取り込まれるア
ドレス情報が、目標アドレス情報レジスタ３２に設定さ
れた目標アドレス情報と比較回路３３で比較される。比
較回路３３で２つのアドレス情報の一致が検出される
と、転送トリガ発生回路３５が転送開始の指示を発生す
る。同時に、転送セクタカウンタ３４で入力されるＣＤ
−ＲＯＭデータのセクタ数がカウントされ、所定のセク
タ数がカウントされた時点で転送トリガ発生回路３５が
転送停止の指示を発生する。これにより、制御マイコン
の指示を仰ぐことなく転送開始の指示から転送停止の指
示までの間に入力されるＣＤ−ＲＯＭデータが、ホスト
コンピュータ側へ転送される。
Description
【０００１】
【産業上の利用分野】本発明は、コンパクトディスクあ
るいはレーザディスクを読み出し専用メモリとして用い
るＣＤ−ＲＯＭシステムにおいて、ディスクから読み出
されるＣＤ−ＲＯＭデータをホストコンピュータからの
指示に応答して転送するＣＤ−ＲＯＭデコーダに関す
る。
るいはレーザディスクを読み出し専用メモリとして用い
るＣＤ−ＲＯＭシステムにおいて、ディスクから読み出
されるＣＤ−ＲＯＭデータをホストコンピュータからの
指示に応答して転送するＣＤ−ＲＯＭデコーダに関す
る。
【０００２】
【従来の技術】従来よりデジタルオーディオに用いられ
ているコンパクトディスク（ＣＤ）をデジタルデータの
読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−Ｒ
ＯＭシステムにおいては、ディスクから読み出されるＣ
Ｄ−ＲＯＭデータの信頼性を高めるために、読み出され
たＣＤ−ＲＯＭデータに対して符号エラーの訂正処理が
２重に施される。これらの訂正処理は、ディスクからデ
ジタルデータを読み出す再生ユニット側で１回目を実行
し、この再生ユニットに接続されるＣＤ−ＲＯＭデコー
ダで２回目を実行するように構成される。一般的に、１
回目の訂正処理に関しては、オーディオ用のＣＤプレー
ヤとの共通化が図られている。
ているコンパクトディスク（ＣＤ）をデジタルデータの
読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−Ｒ
ＯＭシステムにおいては、ディスクから読み出されるＣ
Ｄ−ＲＯＭデータの信頼性を高めるために、読み出され
たＣＤ−ＲＯＭデータに対して符号エラーの訂正処理が
２重に施される。これらの訂正処理は、ディスクからデ
ジタルデータを読み出す再生ユニット側で１回目を実行
し、この再生ユニットに接続されるＣＤ−ＲＯＭデコー
ダで２回目を実行するように構成される。一般的に、１
回目の訂正処理に関しては、オーディオ用のＣＤプレー
ヤとの共通化が図られている。
【０００３】図５は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図である。コンパクトディスク１に照射され
たレーザ光の反射光を受信するピックアップ部２は、そ
の反射光の強弱を電圧値の変化として取り出し、アナロ
グ信号処理部３に供給する。アナログ信号処理部３は、
ピックアップ部２より入力される信号から光ディスク１
に書き込まれたデジタルデータを読み取り、所定のフォ
ーマットに準じたデジタルデータをシリアルに出力す
る。デジタル信号処理部４は、アナログ信号処理部３か
ら出力されるデジタルデータに対してＣＤフォーマット
に従う信号処理を施し、ＣＤ−ＲＯＭデータを生成す
る。このデジタル信号処理部４での信号処理において
は、デジタルオーディオ用のＣＤシステムとの互換性が
保たれており、１４ビットで構成されるデジタルデータ
の８ビットへの復調や、リードソロモン符号に基づく符
号エラーの検出／訂正等が行われる。ＣＤ−ＲＯＭデコ
ーダ５は、デジタル信号処理部４から入力されるＣＤ−
ＲＯＭデータに対して再度符号エラーの訂正処理を施
し、エラーのないＣＤ−ＲＯＭデータとしてホストコン
ピュータへ転送する。バッファＲＡＭ６は、ＣＤ−ＲＯ
Ｍデコーダ５に接続され、デジタル信号処理回路４から
ＣＤ−ＲＯＭデコーダ５に取り込まれるＣＤ−ＲＯＭデ
ータを所定の期間記憶する。そして、制御マイコン７
は、動作プログラムに従ってアナログ信号処理部３、デ
ジタル信号処理部４及びＣＤ−ＲＯＭデコーダ５のそれ
ぞれの動作を制御し、各部が互いに正しいタイミングで
各種処理を実行できるようにしている。
すブロック図である。コンパクトディスク１に照射され
たレーザ光の反射光を受信するピックアップ部２は、そ
の反射光の強弱を電圧値の変化として取り出し、アナロ
グ信号処理部３に供給する。アナログ信号処理部３は、
ピックアップ部２より入力される信号から光ディスク１
に書き込まれたデジタルデータを読み取り、所定のフォ
ーマットに準じたデジタルデータをシリアルに出力す
る。デジタル信号処理部４は、アナログ信号処理部３か
ら出力されるデジタルデータに対してＣＤフォーマット
に従う信号処理を施し、ＣＤ−ＲＯＭデータを生成す
る。このデジタル信号処理部４での信号処理において
は、デジタルオーディオ用のＣＤシステムとの互換性が
保たれており、１４ビットで構成されるデジタルデータ
の８ビットへの復調や、リードソロモン符号に基づく符
号エラーの検出／訂正等が行われる。ＣＤ−ＲＯＭデコ
ーダ５は、デジタル信号処理部４から入力されるＣＤ−
ＲＯＭデータに対して再度符号エラーの訂正処理を施
し、エラーのないＣＤ−ＲＯＭデータとしてホストコン
ピュータへ転送する。バッファＲＡＭ６は、ＣＤ−ＲＯ
Ｍデコーダ５に接続され、デジタル信号処理回路４から
ＣＤ−ＲＯＭデコーダ５に取り込まれるＣＤ−ＲＯＭデ
ータを所定の期間記憶する。そして、制御マイコン７
は、動作プログラムに従ってアナログ信号処理部３、デ
ジタル信号処理部４及びＣＤ−ＲＯＭデコーダ５のそれ
ぞれの動作を制御し、各部が互いに正しいタイミングで
各種処理を実行できるようにしている。
【０００４】デジタル信号処理部４から出力されるＣＤ
−ＲＯＭデータは、図６に示すように、２３５２バイト
を１セクタとして構成され、同期信号（１２バイト）、
ヘッダ（４バイト）、ユーザデータ（２３３６バイト）
がそれぞれ割り当てられている。同期信号は、セクタの
先頭位置を示すもので、固定パターンとして各セクタの
始めに付されている。４バイトのヘッダは、さらに、デ
ィスク上のアドレスに相当する絶対時間の情報（分／秒
／フレーム番号：各１バイト）及びセクタ内のデータの
フォーマットを決定するモード識別コード（１バイト）
に割り当てられる。ＣＤ−ＲＯＭデータの場合、１セク
タのデータの内、同期信号１２バイトを除いた２３４０
バイトには、同期信号と同じパターンが発生しにくいよ
うにスクランブル処理が施されており、ＣＤ−ＲＯＭデ
コーダ５に入力される段階でディスクランブル処理が施
されて元のデータに戻される。
−ＲＯＭデータは、図６に示すように、２３５２バイト
を１セクタとして構成され、同期信号（１２バイト）、
ヘッダ（４バイト）、ユーザデータ（２３３６バイト）
がそれぞれ割り当てられている。同期信号は、セクタの
先頭位置を示すもので、固定パターンとして各セクタの
始めに付されている。４バイトのヘッダは、さらに、デ
ィスク上のアドレスに相当する絶対時間の情報（分／秒
／フレーム番号：各１バイト）及びセクタ内のデータの
フォーマットを決定するモード識別コード（１バイト）
に割り当てられる。ＣＤ−ＲＯＭデータの場合、１セク
タのデータの内、同期信号１２バイトを除いた２３４０
バイトには、同期信号と同じパターンが発生しにくいよ
うにスクランブル処理が施されており、ＣＤ−ＲＯＭデ
コーダ５に入力される段階でディスクランブル処理が施
されて元のデータに戻される。
【０００５】図７は、ＣＤ−ＲＯＭデコーダ５の構成を
示すブロック図である。ディスクランブル回路１１は、
２３５２バイト（１セクタ）毎に入力されるＣＤ−ＲＯ
Ｍデータの内、１２バイトの同期信号を除く２３４０バ
イトに対してディスクランブル処理を施し、所定のフォ
ーマットに戻されたデータを出力する。書き込みバッフ
ァ１２は、ディスクランブル回路１１から出力されるデ
ータの内の２３３６バイトのユーザデータ取り込み、そ
のユーザデータを第１のデータバス１６を通じてバッフ
ァＲＡＭへ書き込む。ヘッダレジスタ１３は、ディスク
ランブル回路１１から出力されるデータから４バイトの
ヘッダを取り込み、そのヘッダ情報を第２のデータバス
１７から制御マイコン７へ転送する。同期信号検出回路
１４は、入力されるデータの各セクタの始まりに付され
た１２ビットの同期信号を検出し、入力されるＣＤ−Ｒ
ＯＭデータのセクタの始まりを示すタイミング信号を後
述する動作制御回路２４へ与える。また、同期信号が検
出されなかったときには、検出エラーを示すデータを第
２のデータバス１７から制御マイコン７へ転送する。エ
ラーフラグレジスタ１５は、ＣＤ−ＲＯＭデコーダ５の
前段に設けられたデジタル信号処理部４でのエラー訂正
処理でエラーが残されたことを示すエラーフラグを取り
込み、第２のデータバス１７から制御マイコン７へ転送
する。
示すブロック図である。ディスクランブル回路１１は、
２３５２バイト（１セクタ）毎に入力されるＣＤ−ＲＯ
Ｍデータの内、１２バイトの同期信号を除く２３４０バ
イトに対してディスクランブル処理を施し、所定のフォ
ーマットに戻されたデータを出力する。書き込みバッフ
ァ１２は、ディスクランブル回路１１から出力されるデ
ータの内の２３３６バイトのユーザデータ取り込み、そ
のユーザデータを第１のデータバス１６を通じてバッフ
ァＲＡＭへ書き込む。ヘッダレジスタ１３は、ディスク
ランブル回路１１から出力されるデータから４バイトの
ヘッダを取り込み、そのヘッダ情報を第２のデータバス
１７から制御マイコン７へ転送する。同期信号検出回路
１４は、入力されるデータの各セクタの始まりに付され
た１２ビットの同期信号を検出し、入力されるＣＤ−Ｒ
ＯＭデータのセクタの始まりを示すタイミング信号を後
述する動作制御回路２４へ与える。また、同期信号が検
出されなかったときには、検出エラーを示すデータを第
２のデータバス１７から制御マイコン７へ転送する。エ
ラーフラグレジスタ１５は、ＣＤ−ＲＯＭデコーダ５の
前段に設けられたデジタル信号処理部４でのエラー訂正
処理でエラーが残されたことを示すエラーフラグを取り
込み、第２のデータバス１７から制御マイコン７へ転送
する。
【０００６】書き込みアドレス発生回路１８は、連続す
るアドレスを一定の周期で発生し、書き込みバッファ１
２からバッファＲＡＭ６へ書き込まれるＣＤ−ＲＯＭデ
ータの書き込みアドレスを指定する。先頭アドレス発生
回路１９は、各セクタの先頭がバッファＲＡＭ６に書き
込まれるときのアドレスを書き込みアドレス発生回路１
８から取り込み、１セクタ分のＣＤ−ＲＯＭデータの書
き込みが完了するまで保持した後、第１のデータバス１
６へ送出する。また、先頭アドレスは、後述する転送ア
ドレス発生回路２１のプリセットデータを生成するよう
に、第２のデータバス１７から制御マイコン７へ転送さ
れる。エラー訂正回路２０は、第１のデータバス１６へ
送出された先頭アドレスデータを取り込み、そのデータ
に基づいてバッファＲＡＭ６に書き込まれたＣＤ−ＲＯ
Ｍデータを順次読み出し、ユーザデータ内に設定される
エラー検出コード（ＥＤＣ）及びエラー訂正コード（Ｅ
ＣＣ）に基づいて符号エラーを検出して訂正する。ここ
で、所定の訂正処理が完了したデータは、再びバッファ
ＲＡＭ６へ書き込まれた後に、順次転送バッファ２４か
らホストコンピュータへ転送される。
るアドレスを一定の周期で発生し、書き込みバッファ１
２からバッファＲＡＭ６へ書き込まれるＣＤ−ＲＯＭデ
ータの書き込みアドレスを指定する。先頭アドレス発生
回路１９は、各セクタの先頭がバッファＲＡＭ６に書き
込まれるときのアドレスを書き込みアドレス発生回路１
８から取り込み、１セクタ分のＣＤ−ＲＯＭデータの書
き込みが完了するまで保持した後、第１のデータバス１
６へ送出する。また、先頭アドレスは、後述する転送ア
ドレス発生回路２１のプリセットデータを生成するよう
に、第２のデータバス１７から制御マイコン７へ転送さ
れる。エラー訂正回路２０は、第１のデータバス１６へ
送出された先頭アドレスデータを取り込み、そのデータ
に基づいてバッファＲＡＭ６に書き込まれたＣＤ−ＲＯ
Ｍデータを順次読み出し、ユーザデータ内に設定される
エラー検出コード（ＥＤＣ）及びエラー訂正コード（Ｅ
ＣＣ）に基づいて符号エラーを検出して訂正する。ここ
で、所定の訂正処理が完了したデータは、再びバッファ
ＲＡＭ６へ書き込まれた後に、順次転送バッファ２４か
らホストコンピュータへ転送される。
【０００７】転送アドレス発生回路２１は、読み出しを
開始すべきＣＤ−ＲＯＭデータが書き込まれたバッファ
ＲＡＭ６のアドレスに対応したプリセットデータをロー
ドし、転送トリガ発生回路２２からの指示に応答して、
プリセットデータに対応するアドレスを先頭として連続
するアドレスを一定の周期で発生する。ここで発生する
アドレスは、第１のデータバス１６からバッファＲＡＭ
６に送られ、エラー訂正処理を終えたＣＤ−ＲＯＭデー
タの読み出しアドレスを指定する。転送バイトカウンタ
２３は、バッファＲＡＭ６から読み出すべきＣＤ−ＲＯ
Ｍデータのバイト数を示すデータをプリセットデータと
してロードした後、バッファＲＡＭ６からＣＤ−ＲＯＭ
データが読み出される毎にダウンカウントし、所定の数
のカウントを完了した時点で転送トリガ発生回路２２に
停止指示を与える。転送バッファ２４は、転送アドレス
発生回路２１が発生するアドレスに従って読み出された
ＣＤ−ＲＯＭデータを第１のデータバス１６を通して取
り込み、ホストコンピュータへ転送する。転送アドレス
発生回路２１及び転送バイトカウンタ２３にロードされ
るプリセットデータについては、先頭アドレス発生回路
１９から転送された先頭アドレス及びホストコンピュー
タから与えられる転送指示に基づいて制御マイコン７で
生成される。
開始すべきＣＤ−ＲＯＭデータが書き込まれたバッファ
ＲＡＭ６のアドレスに対応したプリセットデータをロー
ドし、転送トリガ発生回路２２からの指示に応答して、
プリセットデータに対応するアドレスを先頭として連続
するアドレスを一定の周期で発生する。ここで発生する
アドレスは、第１のデータバス１６からバッファＲＡＭ
６に送られ、エラー訂正処理を終えたＣＤ−ＲＯＭデー
タの読み出しアドレスを指定する。転送バイトカウンタ
２３は、バッファＲＡＭ６から読み出すべきＣＤ−ＲＯ
Ｍデータのバイト数を示すデータをプリセットデータと
してロードした後、バッファＲＡＭ６からＣＤ−ＲＯＭ
データが読み出される毎にダウンカウントし、所定の数
のカウントを完了した時点で転送トリガ発生回路２２に
停止指示を与える。転送バッファ２４は、転送アドレス
発生回路２１が発生するアドレスに従って読み出された
ＣＤ−ＲＯＭデータを第１のデータバス１６を通して取
り込み、ホストコンピュータへ転送する。転送アドレス
発生回路２１及び転送バイトカウンタ２３にロードされ
るプリセットデータについては、先頭アドレス発生回路
１９から転送された先頭アドレス及びホストコンピュー
タから与えられる転送指示に基づいて制御マイコン７で
生成される。
【０００８】動作制御回路２５は、同期信号検出回路１
４から出力されるタイミング信号に基づき、エラー訂正
回路２０によるエラー訂正処理が完了するまでの期間を
計測し、動作完了を示すタイミング信号を発生する。エ
ラー訂正回路２０によるエラー訂正処理は、バッファＲ
ＡＭ６から１セクタ分のＣＤ−ＲＯＭデータを取り込ん
だ後にエラー訂正回路２０内部で行われ、その間バッフ
ァＲＡＭ６には、次のセクタのＣＤ−ＲＯＭデータの書
き込みが行われる。割り込み指示発生回路２６は、動作
制御回路２５からのタイミング信号、あるいは転送バイ
トカウンタ２３の停止指示を受け、制御マイコン７へ割
り込み指示を送信する。アナログ信号処理部３やデジタ
ル信号処理部４の動作制御を時分割処理で行っている制
御マイコン７は、割り込み指示発生回路２６からの割り
込み指示に応答し、それまでの処理動作を一旦中断して
ＣＤ−ＲＯＭデコーダ５に次の処理動作を実行させる。
例えば、割り込み指示発生回路２６からの割り込み指示
に応答し、他の処理動作を中断した後に転送トリガ発生
回路２２を起動させ、バッファＲＡＭ６からホストコン
ピュータへのデータの転送を開始させるようにしてい
る。
４から出力されるタイミング信号に基づき、エラー訂正
回路２０によるエラー訂正処理が完了するまでの期間を
計測し、動作完了を示すタイミング信号を発生する。エ
ラー訂正回路２０によるエラー訂正処理は、バッファＲ
ＡＭ６から１セクタ分のＣＤ−ＲＯＭデータを取り込ん
だ後にエラー訂正回路２０内部で行われ、その間バッフ
ァＲＡＭ６には、次のセクタのＣＤ−ＲＯＭデータの書
き込みが行われる。割り込み指示発生回路２６は、動作
制御回路２５からのタイミング信号、あるいは転送バイ
トカウンタ２３の停止指示を受け、制御マイコン７へ割
り込み指示を送信する。アナログ信号処理部３やデジタ
ル信号処理部４の動作制御を時分割処理で行っている制
御マイコン７は、割り込み指示発生回路２６からの割り
込み指示に応答し、それまでの処理動作を一旦中断して
ＣＤ−ＲＯＭデコーダ５に次の処理動作を実行させる。
例えば、割り込み指示発生回路２６からの割り込み指示
に応答し、他の処理動作を中断した後に転送トリガ発生
回路２２を起動させ、バッファＲＡＭ６からホストコン
ピュータへのデータの転送を開始させるようにしてい
る。
【０００９】以上のＣＤ−ＲＯＭシステムにおいては、
各セクタ毎のヘッダ情報が繰り返し取り出されて制御マ
イコン７へ取り込まれ、そのヘッダ情報の中のアドレス
情報によってホストコンピュータ側が要求しているセク
タが検出されることになる。
各セクタ毎のヘッダ情報が繰り返し取り出されて制御マ
イコン７へ取り込まれ、そのヘッダ情報の中のアドレス
情報によってホストコンピュータ側が要求しているセク
タが検出されることになる。
【００１０】
【発明が解決しようとする課題】アドレス情報に基づく
セクタの検出処理を行う制御マイコン７においては、Ｃ
Ｄ−ＲＯＭデコーダ５の動作制御に加えて、アナログ信
号処理部３及びデジタル信号処理部４の動作制御が時分
割で行われており、制御マイコン７の負担が大きくなっ
ている。特に、ヘッダがエラー検出／訂正符号の対象と
なっていないモード２フォーマットの場合、エラーフラ
グレジスタ１５から転送されるエラーフラグを参照して
ヘッダ情報が正しいかどうかを判定する必要があり、制
御マイコン７の処理能力不足が問題となる。従って、制
御マイコン７の制御動作を高速化することが困難であ
り、ＣＤ−ＲＯＭデコーダ５で取り扱えるデータ量が制
限される。
セクタの検出処理を行う制御マイコン７においては、Ｃ
Ｄ−ＲＯＭデコーダ５の動作制御に加えて、アナログ信
号処理部３及びデジタル信号処理部４の動作制御が時分
割で行われており、制御マイコン７の負担が大きくなっ
ている。特に、ヘッダがエラー検出／訂正符号の対象と
なっていないモード２フォーマットの場合、エラーフラ
グレジスタ１５から転送されるエラーフラグを参照して
ヘッダ情報が正しいかどうかを判定する必要があり、制
御マイコン７の処理能力不足が問題となる。従って、制
御マイコン７の制御動作を高速化することが困難であ
り、ＣＤ−ＲＯＭデコーダ５で取り扱えるデータ量が制
限される。
【００１１】そこで本発明は、動作制御用のマイコンの
負担を低減し、高機能で使い勝手のよいＣＤ−ＲＯＭデ
コーダの提供を目的とする。
負担を低減し、高機能で使い勝手のよいＣＤ−ＲＯＭデ
コーダの提供を目的とする。
【００１２】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするとこデ
ィスク媒体から読み出されるデジタルデータに対し、デ
ータに含まれる誤りの訂正処理を施してコンピュータ機
器側へ転送するＣＤ−ＲＯＭデコーダにおいて、ディス
ク媒体から連続して読み出されるデジタルデータの１セ
クタ毎に付されたアドレス情報を取り込む手段と、目標
アドレスを設定し、上記アドレス情報が目標アドレスに
一致したときに起動信号を発生する手段と、を備え、上
記起動信号に応答して上記コンピュータ機器側へのデジ
タルデータの転送を開始することにある。
解決するために成されたもので、その特徴とするとこデ
ィスク媒体から読み出されるデジタルデータに対し、デ
ータに含まれる誤りの訂正処理を施してコンピュータ機
器側へ転送するＣＤ−ＲＯＭデコーダにおいて、ディス
ク媒体から連続して読み出されるデジタルデータの１セ
クタ毎に付されたアドレス情報を取り込む手段と、目標
アドレスを設定し、上記アドレス情報が目標アドレスに
一致したときに起動信号を発生する手段と、を備え、上
記起動信号に応答して上記コンピュータ機器側へのデジ
タルデータの転送を開始することにある。
【００１３】
【作用】本発明によれば、アドレス情報が目標アドレス
情報に一致したときに起動信号を発生させるようにした
ことで、所望のアドレスが付されたセクタのＣＤ−ＲＯ
Ｍデータが入力されると、動作制御用のマイコンの指示
に関係なくコンピュータ機器側へのＣＤ−ＲＯＭデータ
の転送が開始される。動作制御用のマイコンは、コンピ
ュータ機器側が要求しているセクタのアドレス情報を目
標アドレス情報として設定する際にＣＤ−ＲＯＭデコー
ダに指示を与えるだけでよくなり、１セクタ毎に連続し
て入力されるＣＤ−ＲＯＭデータのアドレス情報が所望
のアドレス情報かどうかを判定する必要がなくなる。
情報に一致したときに起動信号を発生させるようにした
ことで、所望のアドレスが付されたセクタのＣＤ−ＲＯ
Ｍデータが入力されると、動作制御用のマイコンの指示
に関係なくコンピュータ機器側へのＣＤ−ＲＯＭデータ
の転送が開始される。動作制御用のマイコンは、コンピ
ュータ機器側が要求しているセクタのアドレス情報を目
標アドレス情報として設定する際にＣＤ−ＲＯＭデコー
ダに指示を与えるだけでよくなり、１セクタ毎に連続し
て入力されるＣＤ−ＲＯＭデータのアドレス情報が所望
のアドレス情報かどうかを判定する必要がなくなる。
【００１４】
【実施例】図１は、本発明のＣＤ−ＲＯＭデコーダの構
成を示すブロック図である。この図において、ディスク
ランブル回路１１、エラー訂正回路２０等、アドレス情
報を取り込むアドレス情報判別部３０以外は、図７と同
一であり、それぞれ同一符号で示される。
成を示すブロック図である。この図において、ディスク
ランブル回路１１、エラー訂正回路２０等、アドレス情
報を取り込むアドレス情報判別部３０以外は、図７と同
一であり、それぞれ同一符号で示される。
【００１５】ＣＤ−ＲＯＭデータのアドレス情報に基づ
いて所望のセクタを捜し出すアドレス情報判別部３０
は、アドレス情報レジスタ３１、目標アドレス情報レジ
スタ３２、比較回路３３、転送トリガ発生回路３４及び
転送セクタカウンタ３５より構成される。アドレス情報
レジスタ３１は、ディスクランブル回路１１から出力さ
れるディスクランブル処理された後のＣＤ−ＲＯＭデー
タからヘッダのアドレス情報を１セクタ毎に取り込み、
第２のデータバス１７へ送出する。１セクタ毎に付され
るアドレス情報は、分、秒及びフレーム番号を表す３バ
イトの２進化１０進数(BCD：Binary Coded Decimal)で
構成され、７５フレーム毎に１秒ずつ桁上げされ、さら
に６０秒（４５００フレーム）毎に１分ずつ桁上げされ
る。目標アドレス情報レジスタ３２は、第２のデータバ
ス１７を通じて与えられる目標アドレス情報を取り込ん
で記憶し、その目標アドレス情報を繰り返し出力する。
この目標アドレス発生回路３２に与えられる目標アドレ
ス情報は、ホストコンピュータ側が転送を要求する先頭
のセクタのアドレスを示すもので、ホストコンピュータ
からの指示に応答して制御マイコン７により供給され
る。比較回路３３は、目標アドレス情報レジスタ３２か
ら出力される目標アドレス情報とアドレス情報レジスタ
３１から出力されるアドレス情報とを比較し、各情報が
一致したときに立ち上がるスタートパルスを発生する。
転送セクタカウンタ３４は、転送すべきセクタ数を示す
転送セクタ情報をプリセットデータとしてロードした
後、１セクタのＣＤ−ＲＯＭデータが入力される毎に同
期信号検出回路１４から出力されるタイミング信号に応
じてダウンカウントし、カウント値が初期値に戻ったと
きに立ち上がるストップパルスを発生する。そして、転
送トリガ発生回路３５は、スタートパルスの立ち上がり
に応答して転送アドレス発生回路２１及び転送バイトカ
ウンタ２３に転送開始の指示を与えると共に、ストップ
パルスの立ち上がりに応じて転送アドレス発生回路２１
に転送停止の指示を与える。また、ストップパルスは、
割り込み指示発生回路２６にも供給され、所定のセクタ
数の転送が完了した時点でホストコンピュータに対して
割り込み指示が送信されるように構成される。一方、ア
ドレス情報レジスタ３１と並列に設けられるモード情報
レジスタ３６は、ディスクランブル回路１１から出力さ
れるＣＤ−ＲＯＭデータのモード識別コードを取り込
み、第２のデータバス１７から制御マイコン７へ転送す
る。
いて所望のセクタを捜し出すアドレス情報判別部３０
は、アドレス情報レジスタ３１、目標アドレス情報レジ
スタ３２、比較回路３３、転送トリガ発生回路３４及び
転送セクタカウンタ３５より構成される。アドレス情報
レジスタ３１は、ディスクランブル回路１１から出力さ
れるディスクランブル処理された後のＣＤ−ＲＯＭデー
タからヘッダのアドレス情報を１セクタ毎に取り込み、
第２のデータバス１７へ送出する。１セクタ毎に付され
るアドレス情報は、分、秒及びフレーム番号を表す３バ
イトの２進化１０進数(BCD：Binary Coded Decimal)で
構成され、７５フレーム毎に１秒ずつ桁上げされ、さら
に６０秒（４５００フレーム）毎に１分ずつ桁上げされ
る。目標アドレス情報レジスタ３２は、第２のデータバ
ス１７を通じて与えられる目標アドレス情報を取り込ん
で記憶し、その目標アドレス情報を繰り返し出力する。
この目標アドレス発生回路３２に与えられる目標アドレ
ス情報は、ホストコンピュータ側が転送を要求する先頭
のセクタのアドレスを示すもので、ホストコンピュータ
からの指示に応答して制御マイコン７により供給され
る。比較回路３３は、目標アドレス情報レジスタ３２か
ら出力される目標アドレス情報とアドレス情報レジスタ
３１から出力されるアドレス情報とを比較し、各情報が
一致したときに立ち上がるスタートパルスを発生する。
転送セクタカウンタ３４は、転送すべきセクタ数を示す
転送セクタ情報をプリセットデータとしてロードした
後、１セクタのＣＤ−ＲＯＭデータが入力される毎に同
期信号検出回路１４から出力されるタイミング信号に応
じてダウンカウントし、カウント値が初期値に戻ったと
きに立ち上がるストップパルスを発生する。そして、転
送トリガ発生回路３５は、スタートパルスの立ち上がり
に応答して転送アドレス発生回路２１及び転送バイトカ
ウンタ２３に転送開始の指示を与えると共に、ストップ
パルスの立ち上がりに応じて転送アドレス発生回路２１
に転送停止の指示を与える。また、ストップパルスは、
割り込み指示発生回路２６にも供給され、所定のセクタ
数の転送が完了した時点でホストコンピュータに対して
割り込み指示が送信されるように構成される。一方、ア
ドレス情報レジスタ３１と並列に設けられるモード情報
レジスタ３６は、ディスクランブル回路１１から出力さ
れるＣＤ−ＲＯＭデータのモード識別コードを取り込
み、第２のデータバス１７から制御マイコン７へ転送す
る。
【００１６】以上のアドレス情報判別部３０において
は、目標アドレス情報の設定及び転送セクタ情報の設定
が成された後、所定のセクタ数のＣＤ−ＲＯＭデータの
入力、転送が完了するまで制御マイコン７からの指示を
受けることなく連続して動作する。例えば、図２に示す
ように、「03:15:59」なるアドレスが付されたセクタから
７５セクタ分のＣＤ−ＲＯＭデータを転送する際には、
まず「03:15:59」なる目標アドレス情報が目標アドレス情
報レジスタ３２に記憶され、同時に「74」なる転送セクタ
情報が転送セクタカウンタ３４に設定される。続いて、
アドレス情報レジスタ３１に順次取り込まれるアドレス
情報が「03:15:59」となると、比較回路３３が目標アドレ
ス情報との一致を検出してスタートパルスを立ち上げる
ため、転送トリガ発生回路３５が転送アドレス発生回路
２１に転送開始の指示を与える。そして、スタートパル
スの立ち上がりで転送バイトカウンタ３４がダウンカウ
ントを開始し、カウント値が「0」となってストップパル
スが立ち上げられると、転送トリガ発生回路３５は転送
アドレス発生回路２１に転送停止の指示を与える。同時
に、割り込み指示発生回路２６は、ストップパルスの立
ち上がりに応答して制御マイコン７に割り込み指示を送
信する。従って、連続的に入力されるＣＤ−ＲＯＭデー
タは、「03:15:59」なるアドレスが付されたセクタを先頭
として７５セクタ分が転送バッファ２４からホストコン
ピュータ側へ転送されることになる。この間、制御マイ
コン７は、アドレス情報の判別動作に関与しておらず、
その他の制御動作を行うことが可能である。
は、目標アドレス情報の設定及び転送セクタ情報の設定
が成された後、所定のセクタ数のＣＤ−ＲＯＭデータの
入力、転送が完了するまで制御マイコン７からの指示を
受けることなく連続して動作する。例えば、図２に示す
ように、「03:15:59」なるアドレスが付されたセクタから
７５セクタ分のＣＤ−ＲＯＭデータを転送する際には、
まず「03:15:59」なる目標アドレス情報が目標アドレス情
報レジスタ３２に記憶され、同時に「74」なる転送セクタ
情報が転送セクタカウンタ３４に設定される。続いて、
アドレス情報レジスタ３１に順次取り込まれるアドレス
情報が「03:15:59」となると、比較回路３３が目標アドレ
ス情報との一致を検出してスタートパルスを立ち上げる
ため、転送トリガ発生回路３５が転送アドレス発生回路
２１に転送開始の指示を与える。そして、スタートパル
スの立ち上がりで転送バイトカウンタ３４がダウンカウ
ントを開始し、カウント値が「0」となってストップパル
スが立ち上げられると、転送トリガ発生回路３５は転送
アドレス発生回路２１に転送停止の指示を与える。同時
に、割り込み指示発生回路２６は、ストップパルスの立
ち上がりに応答して制御マイコン７に割り込み指示を送
信する。従って、連続的に入力されるＣＤ−ＲＯＭデー
タは、「03:15:59」なるアドレスが付されたセクタを先頭
として７５セクタ分が転送バッファ２４からホストコン
ピュータ側へ転送されることになる。この間、制御マイ
コン７は、アドレス情報の判別動作に関与しておらず、
その他の制御動作を行うことが可能である。
【００１７】図３は、アドレス情報の符号エラーの訂正
機能を付加した本発明のＣＤ−ＲＯＭデコーダの構成を
示すブロック図である。ＣＤ−ＲＯＭデータのアドレス
情報の符号エラーを訂正した上で所望のセクタを捜し出
すアドレス情報判別部４０は、図１のアドレス情報判定
部３０に、インクリメント回路３７、選択回路３８及び
比較回路３９を加えて構成される。インクリメント回路
３７は、アドレス情報レジスタ３１から読み出したアド
レス情報に「1」を加算することで、次に予測されるアド
レス情報を生成する。ここで、インクリメント回路３７
にアドレス情報が取り込まれると、アドレス情報レジス
タ３１には次のアドレス情報が取り込まれる。選択回路
３８は、アドレス情報レジスタ３１及びインクリメント
回路３７から読み出されるアドレス情報を受け取り、何
れか一方を選択して出力する。比較回路３９は、アドレ
ス情報レジスタ３１から読み出されるアドレス情報と、
インクリメント回路３７から読み出されるアドレス情報
との内容が一致するかどうかを判定し、その判定結果に
対応した制御パルスを発生する。この制御パルスは選択
回路３８に与えられ、２つのアドレス情報が一致すると
きにはアドレス情報レジスタ３１のアドレス情報が選択
され、一致しないときにはインクリメント回路３７のア
ドレス情報が選択されて出力される。ところで、２つの
アドレス情報が一致しないときには、アドレス情報レジ
スタ３１に記憶されているアドレス情報が符号エラーを
含んでいるため、インクリメント回路３８は、アドレス
情報レジスタ３１からアドレス情報を取り込まず、自身
が記憶しているアドレス情報に「1」を加算して次のアド
レス情報を生成する。
機能を付加した本発明のＣＤ−ＲＯＭデコーダの構成を
示すブロック図である。ＣＤ−ＲＯＭデータのアドレス
情報の符号エラーを訂正した上で所望のセクタを捜し出
すアドレス情報判別部４０は、図１のアドレス情報判定
部３０に、インクリメント回路３７、選択回路３８及び
比較回路３９を加えて構成される。インクリメント回路
３７は、アドレス情報レジスタ３１から読み出したアド
レス情報に「1」を加算することで、次に予測されるアド
レス情報を生成する。ここで、インクリメント回路３７
にアドレス情報が取り込まれると、アドレス情報レジス
タ３１には次のアドレス情報が取り込まれる。選択回路
３８は、アドレス情報レジスタ３１及びインクリメント
回路３７から読み出されるアドレス情報を受け取り、何
れか一方を選択して出力する。比較回路３９は、アドレ
ス情報レジスタ３１から読み出されるアドレス情報と、
インクリメント回路３７から読み出されるアドレス情報
との内容が一致するかどうかを判定し、その判定結果に
対応した制御パルスを発生する。この制御パルスは選択
回路３８に与えられ、２つのアドレス情報が一致すると
きにはアドレス情報レジスタ３１のアドレス情報が選択
され、一致しないときにはインクリメント回路３７のア
ドレス情報が選択されて出力される。ところで、２つの
アドレス情報が一致しないときには、アドレス情報レジ
スタ３１に記憶されているアドレス情報が符号エラーを
含んでいるため、インクリメント回路３８は、アドレス
情報レジスタ３１からアドレス情報を取り込まず、自身
が記憶しているアドレス情報に「1」を加算して次のアド
レス情報を生成する。
【００１８】尚、目標アドレス情報レジスタ３２、比較
回路３３、転送トリガ発生回路３４及び転送セクタカウ
ンタ３５については、図１と同一であり、選択回路３８
から出力されるアドレス情報が目標アドレス情報に一致
したときに転送開始の指示を発生すると共に、転送セク
タ数が転送セクタ情報の値に達したときに転送停止の指
示を発生するように構成される。
回路３３、転送トリガ発生回路３４及び転送セクタカウ
ンタ３５については、図１と同一であり、選択回路３８
から出力されるアドレス情報が目標アドレス情報に一致
したときに転送開始の指示を発生すると共に、転送セク
タ数が転送セクタ情報の値に達したときに転送停止の指
示を発生するように構成される。
【００１９】インクリメント回路３８に記憶されるアド
レス情報は、同じタイミングでアドレス情報レジスタ３
１に記憶されるアドレス情報に対して１セクタ分ずれて
いるが、「1」が加算されていることから、符号エラーが
なければ、アドレス情報レジスタ３１に記憶されるアド
レス情報と一致する。ところが、符号エラーが生じてい
ると、アドレス情報レジスタ３１に記憶されるアドレス
情報が不連続となるのに対し、同じタイミングでインク
リメント回路３８に記憶されるアドレス情報は連続とな
ることから、それぞれのアドレス情報が一致しなくな
る。例えば、図４に示すように、アドレス情報レジスタ
３１に入力されるアドレス情報が符号エラーにより「03:
15:58」の次に「03:15:59」となるべきところ「03:15:A7」と
なったとしとても、インクリメント回路３８に記憶され
るアドレス情報は「03:15:58」の次には「03:15:59」とな
り、規則性が維持される。そこで、アドレス情報レジス
タ３１から読み出されるアドレス情報がインクリメント
回路３８から読み出されるアドレス情報と一致しないと
きには、アドレス情報レジスタ３１に記憶されたアドレ
ス情報が符号エラーを含んでいると判断され、比較回路
３９は、選択回路３８にインクリメント回路３８から読
み出されるアドレス情報を選択させる。同時に、インク
リメント回路３８は自身に記憶しているアドレス情報に
「1」を加算して次のアドレス情報を生成することによ
り、次にインクリメント回路３８から読み出されるアド
レス情報の規則性の維持を図っている。例えば、図４に
示すように、アドレス情報レジスタ３１に記憶されたア
ドレス情報が「03:15:A7」のときには、インクリメント回
路３８自身が記憶する「03:15:59」なるアドレス情報に
「1」を加算することで、「03:15:60」なるアドレス情報を
生成して新たに記憶する。この後のアドレス情報の判定
動作は、図２に示すタイミング図の場合に一致する。
レス情報は、同じタイミングでアドレス情報レジスタ３
１に記憶されるアドレス情報に対して１セクタ分ずれて
いるが、「1」が加算されていることから、符号エラーが
なければ、アドレス情報レジスタ３１に記憶されるアド
レス情報と一致する。ところが、符号エラーが生じてい
ると、アドレス情報レジスタ３１に記憶されるアドレス
情報が不連続となるのに対し、同じタイミングでインク
リメント回路３８に記憶されるアドレス情報は連続とな
ることから、それぞれのアドレス情報が一致しなくな
る。例えば、図４に示すように、アドレス情報レジスタ
３１に入力されるアドレス情報が符号エラーにより「03:
15:58」の次に「03:15:59」となるべきところ「03:15:A7」と
なったとしとても、インクリメント回路３８に記憶され
るアドレス情報は「03:15:58」の次には「03:15:59」とな
り、規則性が維持される。そこで、アドレス情報レジス
タ３１から読み出されるアドレス情報がインクリメント
回路３８から読み出されるアドレス情報と一致しないと
きには、アドレス情報レジスタ３１に記憶されたアドレ
ス情報が符号エラーを含んでいると判断され、比較回路
３９は、選択回路３８にインクリメント回路３８から読
み出されるアドレス情報を選択させる。同時に、インク
リメント回路３８は自身に記憶しているアドレス情報に
「1」を加算して次のアドレス情報を生成することによ
り、次にインクリメント回路３８から読み出されるアド
レス情報の規則性の維持を図っている。例えば、図４に
示すように、アドレス情報レジスタ３１に記憶されたア
ドレス情報が「03:15:A7」のときには、インクリメント回
路３８自身が記憶する「03:15:59」なるアドレス情報に
「1」を加算することで、「03:15:60」なるアドレス情報を
生成して新たに記憶する。この後のアドレス情報の判定
動作は、図２に示すタイミング図の場合に一致する。
【００２０】以上の構成によれば、入力されるアドレス
情報が符号エラーにより規則性を失ったときでも、その
アドレス情報に代えて、１セクタ前のアドレス情報から
生成される規則性が維持された補正用のアドレス情報が
出力される。従って、転送すべきセクタのアドレス情報
が符号エラーによって欠けていたとしても、アドレス情
報判別部４０により目標アドレス情報が示すセクタが検
出される。
情報が符号エラーにより規則性を失ったときでも、その
アドレス情報に代えて、１セクタ前のアドレス情報から
生成される規則性が維持された補正用のアドレス情報が
出力される。従って、転送すべきセクタのアドレス情報
が符号エラーによって欠けていたとしても、アドレス情
報判別部４０により目標アドレス情報が示すセクタが検
出される。
【００２１】
【発明の効果】本発明によれば、ＣＤ−ＲＯＭデコーダ
においてアドレス情報が判別され、制御マイコンの指示
を仰ぐことなく目標とするＣＤ−ＲＯＭデータの特定セ
クタを検出することができる。そして、ホストコンピュ
ータ側へ転送されるＣＤ−ＲＯＭデータのセクタ数がＣ
Ｄ−ＲＯＭデコーダにおいてカウントされることによ
り、アドレス情報の判別によって検出された特定セクタ
を先頭にして所定のセクタ数のＣＤ−ＲＯＭデータの転
送が自動的に行われる。従って、制御マイコン側でアド
レス情報の判別を行う必要がなくなり、制御マイコンの
負担を軽減することができ、ＣＤ−ＲＯＭデコーダをホ
ストコンピュータからの指示に迅速に対応させることが
できる。また、ＣＤ−ＲＯＭシステムの応用製品におい
ても、制御マイコンの開発が容易になり、汎用性を向上
することができる。
においてアドレス情報が判別され、制御マイコンの指示
を仰ぐことなく目標とするＣＤ−ＲＯＭデータの特定セ
クタを検出することができる。そして、ホストコンピュ
ータ側へ転送されるＣＤ−ＲＯＭデータのセクタ数がＣ
Ｄ−ＲＯＭデコーダにおいてカウントされることによ
り、アドレス情報の判別によって検出された特定セクタ
を先頭にして所定のセクタ数のＣＤ−ＲＯＭデータの転
送が自動的に行われる。従って、制御マイコン側でアド
レス情報の判別を行う必要がなくなり、制御マイコンの
負担を軽減することができ、ＣＤ−ＲＯＭデコーダをホ
ストコンピュータからの指示に迅速に対応させることが
できる。また、ＣＤ−ＲＯＭシステムの応用製品におい
ても、制御マイコンの開発が容易になり、汎用性を向上
することができる。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】第１の実施例の動作を説明するタイミング図で
ある。
ある。
【図３】本発明の第２の実施例を示すブロック図であ
る。
る。
【図４】第２の実施例の動作を説明するタイミング図で
ある。
ある。
【図５】ＣＤ−ＲＯＭシステムの構成を示すブロック図
である。
である。
【図６】ＣＤ−ＲＯＭデータのフォーマットを示す図で
ある。
ある。
【図７】従来のＣＤ−ＲＯＭデコーダの構成を示すブロ
ック図である。
ック図である。
１ コンパクトディスク ２ ピックアップ部 ３ アナログ信号処理部 ４ デジタル信号処理部 ５ ＣＤ−ＲＯＭデコーダ ６ バッファＲＡＭ ７ 制御マイコン １１ ディスクランブル回路 １２ 書き込みバッファ １３ ヘッダレジスタ １４ 同期信号検出回路 １５ エラーフラグレジスタ １６ 第１のデータバス １７ 第２のデータバス １８ 書き込みアドレス発生回路 １９ 先頭アドレス発生回路 ２０ エラー訂正回路 ２１ 転送アドレス発生回路 ２２ 転送トリガ発生回路 ２３ 転送バイトカウンタ ２４ 転送バッファ ２５ 動作制御回路 ２６ 割り込み指示発生回路 ３０、４０ 選択制御回路 ３１ アドレス情報レジスタ ３２ 目標アドレス情報レジスタ ３３ 比較回路 ３４ 転送セクタカウンタ ３５ 転送トリガ発生回路 ３６ モード情報レジスタ ３７ インクリメント回路 ３８ 選択回路 ３９ 比較回路
Claims (4)
- 【請求項１】 ディスク媒体から読み出されるデジタル
データに対し、データに含まれる誤りの訂正処理を施し
てコンピュータ機器側へ転送するＣＤ−ＲＯＭデコーダ
において、ディスク媒体から連続して読み出されるデジ
タルデータの１セクタ毎に付されたアドレス情報を取り
込む手段と、目標アドレスを設定し、上記アドレス情報
が目標アドレスに一致したときに起動信号を発生する手
段と、を備え、上記起動信号に応答して上記コンピュー
タ機器側へのデジタルデータの転送を開始することを特
徴とするＣＤ−ＲＯＭデコーダ。 - 【請求項２】 ディスク媒体から読み出されるデジタル
データに対し、データに含まれる誤りの訂正処理を施し
てコンピュータ機器側へ転送するＣＤ−ＲＯＭデコーダ
において、ディスク媒体から連続して読み出されるデジ
タルデータの１セクタ毎に付されたアドレス情報を取り
込む手段と、目標アドレスを設定し、上記アドレス情報
が目標アドレスに一致したときに起動信号を発生する手
段と、入力される上記デジタル信号のセクタ数をカウン
トし、所定のセクタ数に達したときに停止信号を発生す
る手段と、を備え、上記起動信号に応答して上記コンピ
ュータ機器側へのデジタルデータの転送を開始し、上記
停止信号に応答して上記コンピュータ機器側へのデジタ
ルデータの転送を停止することを特徴とするＣＤ−ＲＯ
Ｍデコーダ。 - 【請求項３】 ディスク媒体から読み出されるデジタル
データに対し、データに含まれる誤りの訂正処理を施し
てコンピュータ機器側へ転送するＣＤ−ＲＯＭデコーダ
において、ディスク媒体から連続して読み出されるデジ
タルデータの１セクタ毎に付されたアドレス情報を取り
込んで記憶する第１のレジスタと、目標アドレスを示す
目標アドレス情報を記憶する第２のレジスタと、上記第
１のレジスタの記憶内容が上記第２のレジスタの記憶内
容と一致したときに第１のタイミング信号を発生する比
較回路と、入力されるデジタルデータのセクタ数をカウ
ントし、所定のカウント値に達したときに第２のタイミ
ング信号を発生するカウンタと、上記第１のタイミング
信号に応答して上記コンピュータ機器側への上記デジタ
ルデータの転送を開始し、上記第２のタイミング信号に
応答して転送を停止する制御回路と、を備えたことを特
徴とするＣＤ−ＲＯＭデコーダ。 - 【請求項４】 ディスク媒体から読み出されるデジタル
データに対し、データに含まれる誤りの訂正処理を施し
てコンピュータ機器側へ転送するＣＤ−ＲＯＭデコーダ
において、ディスク媒体から連続して読み出されるデジ
タルデータの１セクタ毎に付されたアドレス情報を取り
込んで記憶する第１のレジスタと、この第１のレジスタ
に記憶されたアドレス情報を１つ進めて記憶するインク
リメント回路と、このインクリメント回路の記憶内容が
上記第１のレジスタの記憶内容と一致しないときに上記
第１のレジスタから読み出されるアドレス情報を上記イ
ンクリメント回路から読み出されるアドレス情報に置き
換えて出力する選択回路と、目標アドレスを示す目標ア
ドレス情報を記憶する第２のレジスタと、上記第１のレ
ジスタの記憶内容が上記第２のレジスタの記憶内容と一
致したときに第１のタイミング信号を発生する比較回路
と、上記デジタルデータのセクタ数をカウントし、所定
のカウント値に達したときに第２のタイミング信号を発
生するカウンタと、上記第１のタイミング信号に応答し
て上記コンピュータ機器側への上記デジタルデータの転
送を開始し、上記第２のタイミング信号に応答して転送
を停止する制御回路と、を備えたことを特徴とするＣＤ
−ＲＯＭデコーダ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032294A JP2951192B2 (ja) | 1994-02-28 | 1994-02-28 | Ｃｄ−ｒｏｍデコーダ |
| US08/388,875 US5621743A (en) | 1994-02-18 | 1995-02-14 | CD-ROM decoder for correcting errors in header data |
| KR1019950003000A KR100366165B1 (ko) | 1994-02-18 | 1995-02-17 | 헤더데이타의오류보정을행하는cd-rom디코더 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032294A JP2951192B2 (ja) | 1994-02-28 | 1994-02-28 | Ｃｄ−ｒｏｍデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07244927A true JPH07244927A (ja) | 1995-09-19 |
| JP2951192B2 JP2951192B2 (ja) | 1999-09-20 |
Family
ID=12300573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3032294A Expired - Fee Related JP2951192B2 (ja) | 1994-02-18 | 1994-02-28 | Ｃｄ−ｒｏｍデコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2951192B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001273710A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | Ｃｄ−ｒｏｍデコーダ |
| KR20010093707A (ko) * | 2000-03-28 | 2001-10-29 | 다카노 야스아키 | Ｃｄ-ｒｏｍ 디코더 |
| KR100406455B1 (ko) * | 2000-09-21 | 2003-11-19 | 가부시끼가이샤 도시바 | 광 디스크 드라이브 장치 |
-
1994
- 1994-02-28 JP JP3032294A patent/JP2951192B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001273710A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | Ｃｄ−ｒｏｍデコーダ |
| KR20010093707A (ko) * | 2000-03-28 | 2001-10-29 | 다카노 야스아키 | Ｃｄ-ｒｏｍ 디코더 |
| KR100426549B1 (ko) * | 2000-03-28 | 2004-04-08 | 산요덴키가부시키가이샤 | Ｃｄ-ｒｏｍ 디코더 |
| KR100406455B1 (ko) * | 2000-09-21 | 2003-11-19 | 가부시끼가이샤 도시바 | 광 디스크 드라이브 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2951192B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100424377B1 (ko) | Cd플레이어에이용하는cd-rom디코더 | |
| KR100366165B1 (ko) | 헤더데이타의오류보정을행하는cd-rom디코더 | |
| US6539518B1 (en) | Autodisk controller | |
| US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
| US5499252A (en) | CD-ROM decoder having means for reading selected data from a CD into a memory | |
| JPH08106733A (ja) | 情報記憶媒体利用システム | |
| JPH07244927A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH07230363A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH07244935A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP2002230916A (ja) | 情報再生装置 | |
| JP2001273710A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH07230364A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| US6690630B1 (en) | Compact disc decoder and method for correcting address errors in header data based on an input error flag | |
| JP3524828B2 (ja) | 符号誤り訂正検出装置 | |
| JP3427051B2 (ja) | 符号誤り検出回路 | |
| JP2001195843A (ja) | 符号誤り検出回路 | |
| JP2001160271A (ja) | 符号誤り検出回路 | |
| US6304993B1 (en) | Method and apparatus for performing efficient reseeks in an optical storage device | |
| US6745349B1 (en) | CD-ROM decoder and method for temporarily storing and retrieving digital data | |
| JPH10334586A (ja) | 信号処理回路 | |
| KR100418010B1 (ko) | Ｃｄ-ｒｏｍ 디코더 | |
| JPH0917124A (ja) | ディスク再生装置 | |
| JP3515446B2 (ja) | デジタルデータのバッファリング方法 | |
| JP2001273094A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP2854208B2 (ja) | Ｃｄ−ｒｏｍデコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |