KR100426549B1

KR100426549B1 - Ｃｄ-ｒｏｍ 디코더

Info

Publication number: KR100426549B1
Application number: KR10-2001-0015872A
Authority: KR
Inventors: 스즈끼다까유끼; 쯔다히로유끼; 이시바시마사유끼
Original assignee: 산요덴키가부시키가이샤
Priority date: 2000-03-28
Filing date: 2001-03-27
Publication date: 2004-04-08
Also published as: JP2001273710A; US20010027508A1; KR20010093706A; TW487928B; US6697915B2

Abstract

시스템으로서의 보다 높은 동작 속도가 요구되는 경우로서, 제어 마이크로컴퓨터의 부담을 경감하여, 선(先) 판독 데이터 체크에 관한 제어를 정확하게 행하는 것이 가능한 CD-ROM 디코더를 제공한다.

커맨드 판정 회로(26)는 체크 선두 레지스터(62)에 보유되어 있는 에러 체크 종료 선두 어드레스와 커맨드 레지스터(25)에 보유되어 있는 전송 요구 선두 섹터 어드레스를 비교함으로써, 요구가 있는 섹터가 이미 에러 체크 처리를 끝내어 버퍼 RAM에 기억되어 있는 지 어떤지를 판정한다. 전송 요구 선두 섹터 어드레스가 에러 체크 종료 선두 어드레스로부터 체크 섹터 카운터(61)에 의해서 카운트되어 있는 범위에 있는 경우에는, 요구 섹터가 에러 체크 처리를 끝내어 버퍼 RAM에 기억되어 있다고 판정하여, 데이터를 호스트측에 자동 전송시킨다.

Description

ＣＤ-ＲＯＭ 디코더{CD-ROM DECODER}

본 발명은 디지털 데이터에 포함되는 부호 오류의 정정 처리를 행하여, 정정 처리가 완료된 디지털 데이터를 컴퓨터 기기로 전송하는 CD-ROM 디코더에 관한 것이다.

도 7에 이러한 종류의 CD-ROM 디코더가 조립되어 있는 CD-ROM 시스템에 관해서 그 개요를 도시한다.

도 7에 도시한 CD-ROM 시스템에 있어서, 디스크(1)는 나선형으로 그려진 기록 트랙을 따라서 소정의 포맷에 따르는 디지털 데이터가 EFM(Eight to Fourteen Modulation) 변조되어 기억된 것으로서, 선속도 또는 각속도를 일정하게 유지하도록 하여 회전 구동된다.

또한, 픽업부(2)는 회전 구동되는 디스크(1)에 레이저광을 조사하고, 그 반사광의 상태 변화에 기초하여, 디스크(1)에 기억된 디지털 데이터를 판독하는 부분이다.

또한, 아날로그 신호 처리부(3)는 픽업부(2)에서 추출되는 전압치의 변화를 판독하여, 파형 정형 등을 행하는 부분이다.

또한, 디지털 신호 처리부(4)는 아날로그 신호 처리부(3)를 통해 입력되는 EFM 신호에 대하여 EFM 복조를 실시하여, 14 비트의 데이터를 8 비트로 변환하는 부분이다. 또한, 디지털 신호 처리부(4)에 있어서는 CIRC(Cross Interleave Reed-Solomon Code) 부호에 기초하는 부호 에러의 검출/정정 처리 등도 행해진다. 이에 따라, 1 프레임이 24 바이트인 CD-ROM 데이터가 생성된다.

여기서, 이 CD-ROM 데이터는, 도 8에 도시한 바와 같이, 2352(98 프레임× 24) 바이트가 1 섹터로서 취급되고, 각 섹터의 시작에 동기 신호(12 바이트), 헤더(4 바이트)가 각각 할당되어 있다. 이 중, 12 바이트의 동기 신호는 섹터의선두 위치를 나타내는 것으로, 고정 패턴으로서 각 섹터의 처음에 부여되어 있다. 또한, 4 바이트의 헤더에는 디스크 상의 어드레스에 상당하는 절대 시간의 정보(분/초/프레임 번호: 각 1 바이트) 및 섹터 내의 데이터의 포맷(모드)을 식별하는 모드 식별 코드(1 바이트)가 할당되어 있다. 그리고, 이 헤더에 계속되는 2336 바이트에는 모드 및 폼에 맞추어 사용자 데이터나 오류 정정 부호(ECC), 오류 검출 부호(EDC) 등이 각각 할당된다. 예를 들면, 도 9에 도시한 바와 같이, 모드 1의 경우, 사용자 데이터(2048 바이트), EDC(4 바이트), ZERO(8 바이트) 및 ECC(276 바이트)가 할당된다. 또한, 모드 2의 경우, 폼리스에서는 모두가 사용자 데이터(2336 바이트)에 할당되고, 폼 1에서는 서브 헤더(8 바이트), 사용자 데이터(2048 바이트), EDC(4 바이트) 및 ECC(276 바이트)가 할당되고, 폼 2에서는 서브 헤더(8 바이트), 사용자 데이터(2324 바이트) 및 EDC(4 바이트)가 할당된다.

또한, 상기 CD-ROM 시스템에 있어서, CD-ROM 디코더(5)는 상기 디지털 신호 처리부(4)로부터 입력되는 CD-ROM 데이터에 대하여, 재차 부호 오류의 정정 처리를 실시하여, 호스트 컴퓨터로부터의 요구에 따라서, CD-ROM 데이터(사용자 데이터)를 호스트 컴퓨터로 전송하는 부분이다.

또한, 버퍼 RAM(6)은 CD-ROM 디코더(5)에 접속되어, CD-ROM 데이터를 섹터 단위로 소정 기간 기억하는 부분이다. 이 기억 기간에, CD-ROM 디코더(5)에 있어서, CD-ROM 데이터에 포함되는 부호 오류를 정정하기 위한 디코드 처리가 행해진다.

그리고, 제어 마이크로컴퓨터(7)는 소정의 제어 프로그램에 따라서 상기 아날로그 신호 처리부(3), 디지털 신호 처리부(4) 및 CD-ROM 디코더(5)의 각각의 동작을 제어하여, 각 부가 상호 올바른 타이밍에서 각각의 처리를 실행할 수 있도록 통괄 관리하는 부분이다. 또한, 상기 제어 마이크로컴퓨터(7)에서는 호스트 컴퓨터로부터의 CD-ROM 데이터의 전송 요구에 응답하여 상기 각 부의 동작을 제어하여, 요구가 있는 데이터를 호스트 컴퓨터측으로 전송한다.

또, 통상, 이러한 CD-ROM 시스템에 있어서는, 상기 호스트 컴퓨터로부터의 CD-ROM 데이터의 전송 요구에 대하여, 이 CD-ROM 데이터의 선(先) 판독 동작이 행해지고 있다. 이 선 판독 동작은 CD-ROM 데이터가 연속하여 전송 요구되는 일이 많기 때문에, 그것을 예기하여 미리 다음의 CD-ROM 데이터를 디스크(1)로부터 버퍼 RAM(6)으로 읽어들여 놓은 동작이다. 그 때문에, 상기 제어 마이크로컴퓨터(7)에서는 호스트 컴퓨터로부터의 CD-ROM 데이터의 전송 요구에 있어서, 우선 그 전송하여야 할 데이터가 이미 버퍼 RAM(6)에 존재하고 있는 지의 여부를 판단하고 있다. 그리고, 전송하여야 할 데이터가 이미 버퍼 RAM(6)에 존재하고 있는 것을 조건으로, 제어 마이크로컴퓨터(7)는 CD-ROM 디코더(5)에 대하여 그 데이터를 호스트 컴퓨터에 전송하도록 제어한다. 한편, 전송하여야 할 데이터가 아직 버퍼 RAM(6)에 존재하지 않는 경우에는 상기 픽업부(2)를 기동하여, 전송하여야 할 데이터를 판독하도록 각 부를 제어한다.

이와 같이, 상기 종래의 CD-ROM 시스템에 있어서는, 호스트 컴퓨터로부터의 CD-ROM 데이터의 전송 요구에 있어서, 그 전송하여야 할 데이터가 이미 버퍼 RAM(6)에 존재하고 있는 지의 여부의 판단(선 판독 데이터의 체크) 등도 전부 제어 마이크로컴퓨터(7)에 의해서 관리되고 있다. 이 때문에, 이러한 버퍼 RAM(6)으로의 선 판독 데이터의 체크를 포함하는 상기 각종 처리를 그 제어 프로그램에 기초하여 유연하게 행할 수 있지만, 동 시스템에 요구되는 동작 속도가 높아짐에 따라, 제어 마이크로컴퓨터(7)의 부담이 과대해져, 이들 각 부의 처리 동작에 추종할 수 없게 될 우려도 있다.

본 발명은 이러한 실정에 감안하여 이루어진 것으로, 그 목적으로 하는 부분은 시스템으로서의 보다 높은 동작 속도가 요구되는 경우로서, 제어 마이크로컴퓨터의 부담을 경감하여, 선 판독 데이터의 체크에 관한 제어를 정확하게 행하는 것이 가능한 CD-ROM 디코더를 제공하는 것에 있다.

도 1은 본 발명에 따른 CD-ROM 디코더의 한 실시형태에 관해서 그 구성을 나타내는 블록도.

도 2는 섹터의 포맷과 섹터 정보와의 대응을 나타내는 도면.

도 3은 버퍼 RAM의 어드레스의 할당 상황을 나타내는 모식도.

도 4는 버퍼 RAM의 에러 체크 종료 섹터의 어드레스를 도시한 모식도.

도 5는 전송 요구 커맨드의 구성예를 도시한 도면.

도 6은 선 판독 데이터의 체크에 관한 동작을 설명하는 플로우차트.

도 7은 CD-ROM 시스템의 구성을 나타내는 블록도.

도 8은 CD-ROM 데이터의 헤더 구성을 나타내는 도면.

도 9는 1 섹터분의 CD-ROM 데이터의 포맷을 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 컴팩트 디스크

2 : 픽업부

3 : 아날로그 신호 처리부

4 : 디지털 신호 처리부

5 : CD-ROM 디코더

6 : 버퍼 RAM

7 : 제어 마이크로컴퓨터

11 : 디스크램블 회로

12 : 기입 레지스터

13 : 헤더 정보 레지스터

14 : 섹터 정보 변환 회로

15 : 섹터 정보 기입 레지스터

16 : 기입 어드레스 발생 회로

17 : 오류 정정 검출 회로

l8 : 제1 데이터 버스

19 : 제2 데이터 버스

20 : 판독 어드레스 발생 회로

21 : 어드레스 레지스터

22 : 어드레스 카운터

23 : 섹터 정보 판독 레지스터

24 : 섹터 정보 판정 회로

25 : 커맨드 레지스터

26 : 커맨드 판정 회로

27 : 전송 버퍼

28 : 동기 신호 검출 회로

29 : 타이밍 발생 회로

30 : 에러 플래그 레지스터

41 : 기입 섹터 카운터

42 : 전송 섹터 카운터

43 : 버퍼링 제어 회로

51 : 목표 어드레스 레지스터

52 : 비교 회로

53 : 버퍼 섹터 카운터

54 : 버퍼 트리거 발생 회로

61 : 체크 섹터 카운터

62 : 체크 선두 레지스터

DWB : 데이터 기입부

DTB : 데이터 전송부

ECB : 에러 체크부

TCB : 타이밍 조정부

이하, 상기 목적을 달성하기 위한 수단 및 그 작용 효과에 관해서 기재한다.

청구항1 기재의 발명은, 일정한 바이트수로 이루어지는 섹터마다 소정의 포맷을 형성하는 디지털 데이터를 버퍼 메모리에 일시 기억하면서, 데이터에 포함되는 부호 오류의 정정 처리 또는 검출 처리를 실시한 후, 이 데이터를 컴퓨터 기기로 전송하는 CD-ROM 디코더에 있어서, 부호 오류의 정정 처리 또는 검출 처리가 실시된 상기 디지털 데이터가 기억되는 상기 버퍼 메모리의 선두 어드레스가 저장되는 체크 선두 레지스터와, 상기 버퍼 메모리 내에, 부호 오류의 정정 처리 또는 검출 처리가 완료된 상기 디지털 데이터가, 상기 체크 선두 레지스터에 저장된 선두 어드레스에서 몇 섹터 기억되어 있는 가를 카운트하는 체크 섹터 카운터와, 상기컴퓨터 기기로부터 전송 요구되는 데이터의 선두 어드레스가 상기 체크 선두 레지스터에 저장된 선두 어드레스로부터 상기 체크 섹터 카운터의 카운트값으로 표시되는 범위에 있는 지의 여부를 판정하는 커맨드 판정 회로를 포함하고, 상기 체크 선두 레지스터에 저장된 선두 어드레스에서 상기 체크 섹터 카운터의 카운트값으로 표시되는 범위에 상기 컴퓨터 기기로부터 전송 요구되는 데이터의 선두 어드레스가 있을 때, 상기 버퍼 메모리로부터 상기 디지털 데이터를 컴퓨터 기기로 전송하는 것을 그 요지로 한다.

상기 구성에 따르면, 종래 제어 마이크로컴퓨터가 행하고 있는 전송 요구 데이터가 버퍼 RAM 내에 존재하는가 아닌가의 판정 체크는 상기 커맨드 판정 회로 등에 의해서 행해진다. 그 때문에, 상기 판정 체크에 관한 제어 마이크로컴퓨터의 부하를 저감할 수 있다.

청구항2 기재의 발명은, 청구항1 기재의 CD-ROM 디코더에서, 상기 컴퓨터 기기로부터의 데이터 전송 요구 커맨드가 저장되는 커맨드 레지스터를 더 포함하고, 상기 커맨드 판정 회로는 커맨드 레지스터에 저장된 데이터 전송 요구 커맨드에 포함되는 어드레스 정보에 기초하여 상기 컴퓨터 기기로부터 전송 요구되는 데이터의 선두 어드레스를 판정하는 것을 그 요지로 한다.

상기 구성에 따르면, 제어 마이크로컴퓨터를 통하지 않고 전송 요구되는 데이터의 선두 어드레스를 판정할 수 있어, 상기 판정에 관한 제어 마이크로컴퓨터의 부하를 저감할 수가 있다. 또한, 전송 커맨드를 수취하고 나서 전송 요구 데이터가 호스트 컴퓨터측으로 전송되기까지의 시간도 단축되게 된다.

청구항3 기재의 발명은, 청구항1 기재의 CD-ROM 디코더에서, 상기 커맨드 판정 회로는 외부의 제어 마이크로컴퓨터로부터 지시되는 어드레스 정보에 기초하여 상기 컴퓨터 기기로부터 전송 요구되는 데이터의 선두 어드레스를 판정하는 것을 그 요지로 한다.

상기 구성에 따르면, 커맨드 판정 회로는 상기 어드레스 정보(전송 커맨드)를 제어 마이크로컴퓨터로부터 수취하게 된다. 이와 같이 전송 커맨드를 제어 마이크로컴퓨터를 통해 수취하는 것에 따라, 여러가지의 전송 요구 커맨드 형식에 대응하여, 즉 사용자 벤더인 커맨드에도 바람직하게 대응하여 전송 요구 데이터를 자동 전송시킬 수 있다.

청구항4 기재의 발명은, 청구항1 기재의 CD-ROM 디코더에서, 상기 디지털 데이터에 포함되는 헤더 및 서브 헤더의 정보를 받아들이는 헤더 정보 레지스터와, 상기 헤더 정보 레지스터에 받아들인 정보에 기초하여 상기 디지털 데이터의 각 섹터마다의 포맷을 판정하여, 판정한 포맷을 나타내는 섹터 정보를 상기 버퍼 메모리에 일시 기억되는 상기 디지털 데이터에 관련지어 생성하는 섹터 정보 변환 회로를 더 포함하고, 상기 섹터 정보 변환 회로에서 생성된 섹터 정보에 기초하여 상기 전송 요구 데이터의 1 섹터당의 전송 바이트수를 결정하고, 상기 커맨드 판정 회로의 판정에 따라서 상기 버퍼 메모리로부터 상기 디지털 데이터를 상기 컴퓨터 기기로 전송하는 것을 그 요지로 한다.

상기 구성에 따르면, 종래 제어 마이크로 컴퓨터가 행하고 있었던, 데이터 전송 커맨드의 플래그 비트로부터 전송 섹터의 포맷을 인식하고, 이 포맷으로부터1 섹터당의 전송 바이트수를 결정하여, 요구에 따른 데이터를 컴퓨터 기기로 전송하는 처리도, 본 CD-ROM 디코더에 의해서 실행되게 된다. 그 때문에, 더욱 제어 마이크로 컴퓨터의 부하를 저감할 수 있게 된다.

<실시예>

이하, 본 발명에 따른 CD-ROM 디코더의 한 실시형태에 관해서, 도 1 ∼ 도 6을 참조하여 설명한다.

도 1에, 본 실시형태의 CD-ROM 디코더에 관해서 그 블록 구성을 나타낸다. 이 CD-ROM 디코더는 앞의 도 7에 도시한 CD-ROM 시스템의 CD-ROM 디코더(5)에 상당하고, 이 디코더도 CD-ROM 디코더(5)와 같이 버퍼 RAM 및 제어 마이크로 컴퓨터에 접속되어 있다.

그런데, 이 CD-ROM 디코더는, 도 1에 도시된 바와 같이, 크게는 버퍼 RAM에 CD-ROM 데이터를 기입하기까지의 처리를 행하는 데이터 기입부 DWB, 이 기입 데이터의 에러 검출/정정에 관한 처리를 행하는 에러 체크부 ECB, 버퍼 RAM의 데이터를 호스트 컴퓨터에 전송하는 데이터 전송부 DTB, 및 해당 디코더내 각 부의 타이밍 조정을 행하는 타이밍 조정부 TCB 등을 구비하여 구성된다.

여기서, 상기 데이터 기입부 DWB는 디스크램블 회로(11), 기입 레지스터(12), 헤더 정보 레지스터(13), 섹터 정보 변환 회로(14), 섹터 정보 기입 레지스터(15), 기입 어드레스 발생 회로(16), 에러 플래그 레지스터(30), 기입 섹터 카운터(41), 버퍼링 제어 회로(43), 목표 어드레스 레지스터(51), 비교 회로(52), 버퍼 섹터 카운터(53), 버퍼 트리거 발생 회로(54) 등을 구비하여 구성되어 있다.

이 중, 디스크램블 회로(11)는 2352 바이트(1 섹터)마다 입력되는 CD-ROM 데이터 중, 12 바이트의 동기 신호를 제외한 2340 바이트에 대하여 디스크램블 처리를 실시하여, 소정의 포맷으로 복귀된 데이터를 출력하는 회로이다.

또한, 기입 레지스터(12)는 디스크램블 회로(11)로부터 출력되는 CD-ROM 데이터를 받아들여, 그 데이터를 제1 데이터 버스(18)를 통하여 버퍼 RAM으로 기입하는 레지스터이다. 또한, 이 기입 레지스터(12)에는 기입 섹터 카운터(41)가 접속되고, 상기 버퍼 RAM에 기입되는 데이터가 동 기입 섹터 카운터(41)에 의해 섹터 단위로 카운트된다. 그리고, 그 카운트값 CB는 버퍼링 제어 회로(43)로 출력된다.

또한, 버퍼링 제어 회로(43)는 상기 카운트값 CB 및 후술하는 전송 섹터 카운터(42)의 카운트값 CT에 기초하여, 버퍼링의 관리를 행하는 회로이다.

또한, 헤더 정보 레지스터(13)는 디스크램블 회로(11)로부터 출력되는 데이터로부터 4 바이트의 헤더를 받아들여, 그 헤더 정보를 제2 데이터 버스(19)로부터 제어 마이크로 컴퓨터로 전송하는 레지스터이다. 또한, 동 헤더 정보 레지스터(13)에서는 헤더에 계속되는 8 바이트의 데이터를 서브 헤더로 간주하여 받아들이고, 헤더와 서브 헤더(간주된 것도 포함함)를 더불어 그 데이터를 섹터 정보 변환 회로(14)에 공급한다.

이 섹터 정보 변환 회로(14)는 헤더의 정보에 기초하여 CD-ROM 데이터 모드의 판정을 행하고, 또한 모드 2의 경우에는 서브 헤더의 정보 등에 기초하여 폼의 판정을 행하는 회로이다. 또한, 섹터 정보 변환 회로(14)에서는 이 판정에 기초하여, 각 섹터의 CD-ROM 데이터의 포맷을 나타내는 3 비트의 섹터 정보를 생성하여, 이 생성한 섹터 정보를 섹터 정보 기입 레지스터(15)에 출력한다. 또, 도 2에 각 섹터의 포맷과 상기 판정 동작에 의해 생성된 3비트의 섹터 정보와의 대응예를 나타낸다.

또한, 섹터 정보 기입 레지스터(15)는 상기 섹터 정보 변환 회로(14)로써 생성된 섹터 정보를 받아들여, 그 섹터 정보를 제1 데이터 버스(18)를 통하여 버퍼 RAM으로 기입하는 레지스터이다.

또, 버퍼 RAM은 상술한 바와 같이, 호스트 컴퓨터측으로의 데이터 전송에 대비하여, 소정 섹터분의 CD-ROM 데이터를 기억할 수 있는 용량을 갖고 있다. 그리고, 본 실시 형태에 있어서는, 도 3에 도시한 바와 같이, 이 버퍼 RAM에, 예를 들면 CD-ROM 데이터가 기억되는 (2352×N) 바이트분의 제1 영역과, 동 제1 영역에 계속해서, 섹터 정보가 기억되는 N 바이트분의 제2 영역을 각각 확보하도록 하고 있다. 이에 따라, 동 버퍼 RAM에는 1 섹터마다의 CD-ROM 데이터와 그 CD-ROM 데이터에 대응하는 섹터 정보(데이터의 포맷 정보)가 일 대 일로 대응하는 형태로 기억되게 된다.

기입 어드레스 발생 회로(16)는 버퍼 RAM 내에 확보되는 상기 제1 영역 내의 1 섹터(2352 바이트)분의 영역을 순차 지정하는 어드레스를 발생하여, 기입 레지스터(12)에 보유된 CD-ROM 데이터의 기입 어드레스를 지정하는 회로이다. 이 기입 어드레스 중, 각 섹터의 선두 데이터에 대응하는 어드레스는 제2 데이터 버스(19)를 통하여, 후술하는 어드레스 레지스터(21)에 받아들인다. 동시에, 동 기입 어드레스 발생 회로(16)에서는 버퍼 RAM 내에 확보되는 상기 제2 영역내의 1 바이트분의 영역을 지정하는 어드레스를 발생하여, 섹터 정보 기입 레지스터(15)에 보유된 섹터 정보의 기입 어드레스를 지정한다. 이 섹터 정보의 기입 어드레스도 상기 CD-ROM 데이터에 대응하는 선두 어드레스와 같이, 어드레스 레지스터(21)에 받아들인다.

또한, 에러 플래그 레지스터(30)는 상기 디지털 신호 처리부(4)에서의 오류 정정 처리에서 에러가 남겨진 것을 나타내는 에러 플래그를 받아들여, 이것을 제2 데이터 버스(19)를 통하여 제어 마이크로 컴퓨터로 전송하는 레지스터이다.

또한, 목표 어드레스 레지스터(51)는 제2 데이터 버스(19)를 통하여 주어지는 목표 어드레스 정보를 수신하여 기억하고, 그 목표 어드레스 정보를 반복하여 비교 회로(52)에 출력하는 레지스터이다. 이 목표 어드레스 레지스터(51)에 주어지는 목표 어드레스 정보는 호스트 컴퓨터측이 전송을 요구하는 선두 섹터의 어드레스를 나타내는 것으로, 호스트 컴퓨터로부터의 지시에 응답하여 제어 마이크로컴퓨터로부터 공급된다.

또한, 비교 회로(52)는 목표 어드레스 레지스터(51)로부터 출력되는 목표 어드레스 정보와, 헤더 정보 레지스터(l3)로부터 출력되는 데이터 어드레스 정보를 비교하여, 각 정보가 일치했을 때에 상승하는 버퍼링 스타트 펄스를 발생하는 회로이다.

또한, 버퍼 섹터 카운터(53)는 버퍼링하여야 할(전송하여야 할) 섹터수를 나타내는 버퍼링 섹터 정보가 프리 셋트 데이터로서, 동일하게 호스트 컴퓨터로부터의 지시에 응답하여 제어 마이크로컴퓨터로부터 공급된 후, 1 섹터의 CD-ROM 데이터가 입력될 때마다 후술하는 동기 신호 검출 회로(28)로부터 출력되는 타이밍 신호에 따라서 다운 카운트하여, 카운트값이 초기치(제로)로 되돌아갔을 때에 상승하는 버퍼링 스톱 펄스를 발생하는 카운터이다.

그리고, 버퍼 트리거 발생 회로(54), 버퍼링 스타트 펄스의 상승에 따라서, 기입 어드레스 발생 회로(16)에 버퍼링 개시의 지시를 제공함과 동시에, 버퍼링 스톱 펄스의 상승에 따라서 이 기입 어드레스 발생 회로(16)에 버퍼링 종료의 지시를 제공하는 회로이다.

이들 목표 어드레스 레지스터 (51), 비교 회로(52), 버퍼 섹터 카운터(53), 및 버퍼 트리거 발생 회로(54)에 의해서, 호스트 컴퓨터의 전송 요구에 대하여, 버퍼링의 자동 개시 및 자동 종료가 가능해지고 있다.

한편, 상기 에러 체크부 ECB는 오류 정정 검출 회로(17), 체크 섹터 카운터(61) 등을 구비하여 구성되어 있다.

이 중, 오류 정정 검출 회로(17)는 버퍼 RAM에 기입된 CD-ROM 데이터에 대한 오류 정정이나 이 데이터로부터의 에러 검출을 행하는 회로이다. 즉, 이 오류 정정 검출 회로(17)는 기입 레지스터(12)로부터 버퍼 RAM에 기입된 CD-ROM 데이터를 1 섹터 단위로 판독함과 동시에, 섹터 정보 기입 레지스터(15)로부터 버퍼 RAM에 기입된 섹터 정보를 판독한다. 그리고, 섹터 정보에 기초하여, CD-ROM 데이터에 대하여 실시해야 되는 처리를 결정하여, ECC에 의한 부호 오류의 정정 처리 및 EDC에 의한 부호 오류의 검출 처리를 실시한다. 예를 들면, 섹터 정보가 모드 1, 혹은 모드 2의 폼 1을 나타내는 경우에는 부호 오류에 대하여 정정 처리 및 검출 처리를 행하고, 모드 2의 폼 2의 경우에는 부호 오류의 검출 처리만으로 된다. 이 오류 정정 검출 회로(17)에 있어서 소정의 처리가 실시된 CD-ROM 데이터는 호스트 컴퓨터로의 전송에 대비하여, 다시 버퍼 RAM에 보유된다. 또한, 후술하는 체크 섹터 카운터(61)에 대하여, 도 4에 도시되는 에러 체크 처리가 종료한 섹터수 CSN을 카운트하기 위한 타이밍 신호를 출력한다. 또한, 후술하는 체크 선두 레지스터(62)에 대하여, 에러 체크 처리가 종료하여 다시 버퍼 RAM에 보유된 섹터 중, 그 선두에 있는 섹터의 버퍼 RAM에서의 어드레스 CTA(도 4 참조)를 출력한다.

또한, 체크 섹터 카운터(61)는, 상술한 바와 같이, 버퍼 RAM에 보유되는 CD-ROM 데이터 중에서, 상기 오류 정정 검출 회로(17)에 의한 소정의 에러 체크 처리가 종료한 섹터수 CSN을 카운트하는 카운터이다. 그리고, 이 카운트값 CSN은 후술하는 커맨드 판정 회로(26)로 출력된다.

또한, 데이터 전송부 DTB는 판독 어드레스 발생 회로(20), 어드레스 레지스터(21), 어드레스 카운터(22), 섹터 정보 판독 레지스터(23), 섹터 정보 판정 회로(24), 커맨드 레지스터(25), 커맨드 판정 회로(26), 전송 버퍼(27) 및 체크 선두 레지스터(62) 등을 구비하여 구성되어 있다.

이 중 판독 어드레스 발생 회로(20)는 후술하는 섹터 정보 판정 회로(24) 및 커맨드 판정 회로(26)의 지시에 응답하여, 버퍼 RAM 내의 제1 영역 및 제2 영역을 순차 지정하는 어드레스를 발생하여, 버퍼 RAM에 기억된 섹터 정보 및 CD-ROM 데이터(사용자 데이터)를 판독하는 회로이다. 이렇게 해서 버퍼 RAM에서 판독되는 섹터 정보는 섹터 정보 판독 레지스터(23)에 일시적으로 보유된다. 또한, 동 버퍼 RAM에서 판독되는 사용자 데이터는 제1 데이터 버스(18)를 통해 전송 버퍼(27)에 받아들인다. 이 전송 버퍼(27)에 받아들인 사용자 데이터가 호스트 컴퓨터로 전송된다.

또한, 어드레스 레지스터(21)는, 상술한 바와 같이, 기입 어드레스 발생 회로(16)가 발생하는 어드레스 중, 각 섹터의 선두 데이터에 대응하는 기입 어드레스와, 섹터 정보에 대응하는 기입 어드레스를 수신하여 이것을 보유하는 레지스터이다. 동시에 어드레스 레지스터(21)는 버퍼 RAM에 저장되어 있는 복수 섹터의 각 시간 정보 중, 가장 작은 것 혹은 가장 큰 것을 보유한다. 이에 따라, 버퍼 RAM에 저장되어 있는 모든 시간 정보를 파악할 수 있다.

또한, 어드레스 카운터(22)는 상기 판독 어드레스 발생 회로(20)가 판독용의 어드레스를 갱신할 때마다 카운트 동작을 반복하고, 그 카운트값을 후술하는 커맨드 판정 회로(26)에 공급하는 카운터이다. 이 어드레스 카운터(22)에서는 판독 어드레스 발생 회로(20)가 버퍼 RAM에 대하여 판독 어드레스를 공급하고 있는 사이에 동작함으로써, 동 버퍼 RAM에서 판독되는 데이터의 섹터수(혹은 바이트수)를 카운트한다.

또한, 체크 선두 레지스터(62)는, 상술한 바와 같이, 상기 오류 정정 검출 회로(17)에 의한 처리가 종료하여 다시 버퍼 RAM에 보유된 섹터 중, 그 선두에 있는 섹터의 버퍼 RAM에서의 어드레스 CTA(도 4)를 기억하는 레지스터이다.

또한, 섹터 정보 판정 회로(24)는 상기 섹터 정보 판독 레지스터(23)에 보유된 섹터 정보에 기초하여, 그 섹터 정보에 대응하는 섹터의 CD-ROM 데이터의 포맷을 인식, 판정하는 회로이다. 그리고, 동 섹터 정보판정 회로(24)에서는 호스트 컴퓨터 데이터를 전송할 때에, 판독 어드레스 발생 회로(20)가 그 판독 어드레스에 부가하는 오프셋을 CD-ROM 데이터의 포맷에 따라서 설정한다. 즉, 버퍼 RAM에 기억된 CD-R0M 데이터는 그 헤더 및 서브 헤더를 제외한 사용자 데이터가 호스트 컴퓨터측에 전송되기 때문에, 각 섹터마다의 포맷에 맞추어, 그 선두 어드레스에 대하여 헤더 및 서브 헤더 분의 어드레스가 오프셋으로서 가산된다. 또, CD-ROM 데이터에 대해서는, 1 섹터의 전부(2352 바이트)의 데이터를 전송하는 경우도 있고, 이러한 경우에는 상기 오프셋을 가산할 필요는 없다. 이 오프셋의 필요, 불필요의 제어는, 예를 들면 호스트 컴퓨터로부터의 지시에 기초하여 커맨드 판정 회로(26)에 의해서 전환된다.

또한, 커맨드 레지스터(25)는 호스트 컴퓨터로부터 보내져오는 전송 지시 등의 커맨드를 일시적으로 보유하는 레지스터이다. 이 전송 요구 커맨드는, 예를 들면 도 5에 예시하는 구조를 갖는 12 바이트로 이루어지는 커맨드이다. 도5에 도시된 바와 같이, 그 제1 바이트의 제2, 3, 4 비트에는 섹터의 포맷을 나타내는 플래그 비트가 설정된다. 또한, 제3 바이트∼ 제5 바이트에는 전송 요구 데이터의 선두 섹터의 논리 어드레스 LBA가 설정된다. 또한, 제6 바이트∼ 제8 바이트에는 전송 요구 섹터수(전송 블록수) TBL이 설정된다. 즉, 이 커맨드 레지스터(25)에서는 상기 전송 요구 커맨드의 데이터로서 전송 요구 선두 섹터 어드레스 DTA(LBA), 전송 요구 블록(섹터)수 TBL 등의 전송 파라미터가 보유되어 있다. 또, 이들 전송요구 선두 섹터 어드레스 DTA 및 전송 요구 섹터수 TBL 등의 전송 파라미터는 커맨드 판정 회로(26)에 출력된다.

또한, 커맨드 판정 회로(26)는 어드레스 레지스터(21)의 보유 내용과 상기 커맨드 레지스터(25)에 보유된 전송 파라미터에 따라서, 전송 요구가 있는 데이터가 이미 버퍼 RAM 내에 보유되어 있는 가 아닌가의 판단을 행한다. 또한, 상기 체크 섹터 카운터(61) 및 체크 선두 레지스터(62)의 정보에 기초하여, 호스트 컴퓨터로부터 전송 요구가 있는 데이터가 이미 에러 체크 처리를 끝내어 버퍼 RAM에 확보되어 있는 지의 판정도 행한다. 그리고, 전송 요구 데이터가 이미 에러 체크 처리를 끝내어 버퍼 RAM에 확보되어 있는 경우에는, 호스트 컴퓨터로의 자동 전송을 행하기 위해서, 상기 판독 어드레스 발생 회로(20)나 섹터 정보 판독 레지스터(23)에 대하여, 동작 지시를 제공한다. 즉, 이 커맨드 판정 회로(26)에서는 전술한 선 판독 데이터의 체크를 행한다. 또, 여기서의 선 판독 데이터의 체크에 관한 상세에 대해서는 후술한다.

그리고, 전송 버퍼(27)는 상술한 바와 같이 버퍼 RAM에서 판독되는 사용자 데이터를 제1 데이터 버스(18)를 통해서 취득하여, 호스트 컴퓨터로 전송하는 버퍼이다. 또한, 이 전송 버퍼(27)에는 전송 섹터 카운터(42)가 접속되고, 상기 버퍼 RAM에서 판독되어 호스트 컴퓨터에 전송되는 데이터가 동 전송 섹터 카운터(42)에 의해 섹터 단위로 카운트된다. 그리고, 그 카운트값 CT도 상기 버퍼링 제어 회로(43)로 출력된다.

또한, 한편 타이밍 조정부 TCB는 동기 신호 검출 회로(28), 및 타이밍 발생회로(29) 등을 구비하여 구성되어 있다.

이 중, 동기 신호 검출 회로(28)는 입력되는 CD-ROM 데이터의 각 섹터의 시작에 첨부된 12 바이트의 동기 신호를 검출하여, 동 데이터의 섹터의 시작을 나타내는 타이밍 신호를 후술하는 타이밍 발생 회로(29)에 제공하는 회로이다. 또한, 이 동기 신호 검출 회로(28)에서는 상기 동기 신호를 검출할 수 없었을 때, 검출 에러를 나타내는 데이터를 제2 데이터 버스(19)를 통해 제어 마이크로컴퓨터(7)로 전송한다.

또한, 타이밍 발생 회로(29)는 상기 동기 신호 검출 회로(28)로부터 출력되는 타이밍 신호에 기초하여, 각종 타이밍 클럭을 생성하는 회로이다. 이들 타이밍 클럭은 제어 마이크로컴퓨터를 시작으로 하는 각 부에 공급되어, 각각의 동작 타이밍을 결정한다.

이와 같이, 본 실시형태의 CD-ROM 디코더에서는 타이밍 조정부 TCB를 통하여 조정되는 타이밍 클럭 하에, 데이터 기입부 DWB 및 데이터 전송부 DTB를 구성하는 각 회로의 상술한 처리가 실행되는 것으로, 호스트 컴퓨터로부터의 CD-ROM 데이터의 전송 요구에 대하여도, 기본적으로는 동 데이터의 제어 마이크로컴퓨터를 통하지 않은 자동 전송이 가능해진다.

즉, 상기 커맨드 판정 회로(26)는 호스트 컴퓨터로부터 특정한 섹터의 전송 요구가 있었을 때, 요구가 있는 섹터가 버퍼 RAM에 기억되어 있는 지 어떤지를 어드레스 레지스터(21) 혹은 체크 선두 레지스터(62)에 보유되어 있는 어드레스 및 시간 정보의 참조 하에 판정한다. 그리고, 목표로 하는 섹터가 버퍼 RAM 내에 기억되어 있던 경우, 우선 목표 섹터에 대응하는 섹터 정보를 섹터 정보 판독 레지스터(23)에 판독하여, 그 섹터 정보에 기초하여 목표 섹터의 포맷을 판정한다.

계속해서, 호스트 컴퓨터로부터 사용자 데이터만을 전송하도록 요구가 있는 경우, 포맷의 판정 결과에 따라, 선두 어드레스에 오프셋을 가산하도록 하여 판독 어드레스 발생 회로(20)를 기동해서, 목표 섹터의 사용자 데이터를 판독한다. 이러한 오프셋 처리가 행해지는 것으로, 예를 들면 목표 섹터가 모드 1이던 경우, 어드레스 레지스터(21)에 저장된 선두 어드레스에, 동기 신호의 12 바이트분과 헤더의 4 바이트분을 가산한 위치에서 목표 섹터의 사용자 데이터가 판독되게 된다.

그리고, 사용자 데이터의 판독이 개시되면, 어드레스 카운터(22)가 카운트 동작을 개시하여, 버퍼 RAM에서 판독되는 사용자 데이터의 섹터수를 카운트한다. 그리고, 판독한 사용자 데이터의 섹터수가 호스트 컴퓨터로부터 지시된 섹터수에 달한 시점에서, 커맨드 판정 회로(26)는 판독 어드레스 발생 회로(20)에 대하여 정지 지시를 제공한다.

이와 같이 하여, 버퍼 RAM에 저장된 데이터에 관해서는, 제어 마이크로컴퓨터의 제어를 받는 일 없이, 자동적으로 호스트 컴퓨터측으로 전송되도록 된다.

한편, 목표 섹터의 CD-ROM 데이터가 버퍼 RAM 내에 기억되어 있지 않던 경우, 상기 커맨드 판정 회로(26)는 제2 데이터 버스(19)를 통해서 제어 마이크로컴퓨터에 대하여 새로운 CD-ROM 데이터의 독입 지시를 보낸다. 이에 따라, 제어 마이크로컴퓨터는 픽업(도 7)을 기동하여, 목표 섹터를 포함하는 CD-ROM 데이터를 판독하도록 각 부를 동작시킨다. 그리고, 버퍼 RAM 내에 목표 섹터가 기억된 후에는상술한 형태를 갖고 자동 전송 동작이 행해진다.

다음에, 상기 커맨드 판정 회로(26)에 의한 선 판독 데이터의 체크 동작에 관해서, 도 6에 도시한 플로우차트를 함께 참조하여 상세히 설명한다. 또, 커맨드 판정 회로(26), 복수의 데이터를 비교하기 위한 비교 회로(도시 생략) 등의 주지된 논리 회로를 구비하여 구성되어 있다.

그런데, 이 선 판독 데이터의 체크 동작 시에, 도6에 도시한 스텝 S1에서는, 커맨드 판정 회로(26)는, 우선 상기 어드레스 레지스터(21)로부터의 정보와 상기 커맨드 레지스터(25)에 보유되어 있는 상기 전송 요구 선두 섹터 어드레스 DTA 및 전송 요구 섹터수 TBL 등의 전송 파라미터에 기초하여, 전송 요구가 있는 데이터가 이미 버퍼 RAM 내에 보유되어 있는 지의 여부를 판정한다.

즉, 커맨드 판정 회로(26)는 상기 에러 체크 종료 선두 어드레스 CTA와 상기 전송 요구 선두 섹터 어드레스 DTA를 비교함으로써, 요구가 있는 섹터가 이미 에러 체크 처리를 끝내어 버퍼 RAM에 기억되어 있는 지 어떤지를 판정한다. 구체적으로는, 전송 요구 선두 섹터 어드레스 DTA가 상기 체크 선두 레지스터(62)에 보유되어 있는 에러 체크 종료 선두 어드레스 CTA에서 상기 체크 섹터 카운터(61)에 의해서 카운트되어 있는 범위에 있는 지 어떤지를 판정한다. 또 여기서의 어드레스 비교는 에러 체크 종료 선두 어드레스 CTA를 CD-ROM의 논리 어드레스(LBA)로 변환하여 행해진다.

그리고, 목표로 하는 섹터가 에러 체크 처리를 끝내어 버퍼 RAM 내에 기억되어 있다고 판정한 경우, 스텝 S2에 나타낸 바와 같이, 우선 목표 섹터에 대응하는섹터 정보를 섹터 정보 판독 레지스터(23)에 판독하여, 그 섹터 정보에 기초하여 목표 섹터의 포맷을 판정해서, 이후 상술한 형태를 갖고 자동 전송 동작을 행한다.

한편, 스텝 S1의 판정 동작에 있어서, 전송 요구 섹터가 버퍼 RAM 내에 기억되어 있지 않다고 판정된 경우에는, 스텝 S3에 나타낸 바와 같이, 그 취지를 제어 마이크로컴퓨터에 대하여 스테이터스 레지스터 등으로 통지하여, 동 제어 마이크로컴퓨터에 새로운 CD-ROM 데이터의 독입을 요구한다. 이에 따라, 제어 마이크로컴퓨터는 픽업(도 7)을 기동하여, 목표 섹터를 포함하는 CD-ROM 데이터를 판독하도록 각 부를 동작시킨다.

이와 같이, 본 실시형태에 있어서는, 제어 마이크로컴퓨터가 행하고 있던 전송 데이터가 이미 버퍼 RAM 내에 기억되어 있는 가 아닌가의 버퍼 RAM 체크(선 판독 데이터의 체크)가 커맨드 판정 회로(26)에 의해서 행해진다. 그 때, 목표로 하는 섹터가 에러 체크 처리를 종료하여 버퍼 RAM 내에 기억되어 있던 경우, 자동적으로 호스트 컴퓨터측으로 전송되게 된다. 그 때문에, 제어 마이크로컴퓨터의 부하를 저감하여, 동 제어 마이크로컴퓨터를 CD-ROM 시스템의 고속화나 전송 데이터수의 증가에 기여하는 태스크에 종사시킬 수 있게 된다.

이상 설명한 구성을 갖는 본 실시형태의 CD-ROM 디코더에 따르면, 이하와 같은 효과를 얻을 수 있게 된다.

(1) 종래, 제어 마이크로컴퓨터가 행하고 있는 전송 요구 데이터가 버퍼 RAM 내에 존재하는가 아닌가의 판정 체크는 커맨드 판정 회로(26)에 의해서 행해진다. 또한, 전송 요구 데이터가 버퍼 RAM 내에 존재하는 경우에는 해당 데이터가 상기 섹터 정보 판정 회로(24) 및 커맨드 판정 회로(26) 등에 의해서 전송 요구 데이터의 1 섹터당의 전송 바이트수가 자동 인식되어, 자동적으로 호스트 컴퓨터측으로 전송되게 된다. 그 때문에, 제어 마이크로컴퓨터의 부하를 저감할 수 있음과 동시에, 시스템에 대하여 높은 동작 속도가 요구되는 경우이라도, 동 처리를 정확하게 실행할 수 있게 된다.

(2) 또한, 전송 커맨드를 수취하고 나서 호스트 컴퓨터측으로 전송되기까지의 시간도 단축되게 된다.

(3) 각 섹터마다의 CD-ROM 데이터의 포맷을 나타내는 섹터 정보를, CD-ROM 데이터와 같이 버퍼 RAM에 기억시키는 것으로 하였기 때문에, 오류 정정 검출 회로(17)의 동작 제어나, 호스트 컴퓨터측으로의 사용자 데이터의 전송 제어를 동 정보를 이용하여 보다 용이하게 행할 수 있다.

또, 상기 실시형태는 이하와 같이 그 구성을 변경하여 실시할 수도 있다.

상기 실시형태에 있어서는, 호스트 컴퓨터로부터의 전송 요구 커맨드(전송 파라미터)를 커맨드 레지스터(25)를 통해 커맨드 판정 회로(26)로 입력하는 예를 도시하였지만 이것에 한정되지 않는다. 상기 전송 파라미터는 호스트 컴퓨터로부터 제어 마이크로컴퓨터를 통해 커맨드 판정 회로(26)로 입력하는 구성으로 하여도 좋다. 이러한 구성에 있어서도 상기 선 판독 데이터의 체크에 관한 제어 마이크로컴퓨터의 부하를 대폭 저감할 수 있다. 더구나 이 경우에 있어서는, 제어 마이크로컴퓨터를 통하는 것에 따라, 여러가지의 전송 요구 커맨드 형식에 대응하여, 즉사용자 벤더인 커맨드에도 바람직하게 대응하여 전송 요구 데이터를 자동 전송시킬 수 있다.

상기 실시형태에 있어서는, 섹터 정보 기입 레지스터(15)를 구비하여, 섹터 정보 변환 회로(14)에 의해서 생성된 섹터 정보를 CD-ROM 데이터와 같이 버퍼 RAM에 기억시키는 구성으로 하였지만, 이것에 한정되지 않는다. 그 외, 예를 들면 섹터 정보 기입 레지스터(15)를 구비하지 않고, 섹터 정보를 섹터 정보 변환 회로(14)로부터 제어 마이크로컴퓨터(7)로 전송하는 구성, 혹은 해당 CD-ROM 디코더의 내부에 상기 섹터 정보를 기억하는 메모리를 별도 구비하는 구성으로 해도, 동 제어 마이크로컴퓨터(7)의 CD-ROM 데이터 상기 자동 전송에 관한 부하를 저감할 수 있다.

Claims

일정한 바이트 수로 이루어지는 섹터마다 소정의 포맷을 형성하는 디지털 데이터를 버퍼 메모리에 일시 기억하면서, 데이터에 포함되는 부호 오류의 정정 처리 또는 검출처리를 실시한 후, 이 데이터를 컴퓨터 기기로 전송하는 CD-ROM 디코더에 있어서,

부호 오류의 정정 처리 또는 검출 처리가 실시된 상기 디지털 데이터가 기억되는 상기 버퍼 메모리의 선두 어드레스가 저장되는 체크 선두 레지스터와;

상기 버퍼 메모리 내에, 부호 오류의 정정 처리 또는 검출 처리가 완료된 상기 디지털 데이터가 상기 체크 선두 레지스터에 저장된 선두 어드레스로부터 몇 섹터 기억되어 있는 가를 카운트하는 체크 섹터 카운터와;

상기 컴퓨터 기기로부터 전송 요구되는 데이터의 선두 어드레스가 상기 체크 선두 레지스터에 저장된 선두 어드레스로부터, 상기 체크 섹터 카운터의 카운트값으로 표시되는 범위에 있는 지의 여부를 판정하는 커맨드 판정 회로

를 포함하고,

상기 체크 선두 레지스터에 저장된 선두 어드레스로부터 상기 체크 섹터 카운터의 카운트값으로 표시되는 범위에 상기 컴퓨터 기기로부터 전송 요구되는 데이터의 선두 어드레스가 있을 때, 상기 버퍼 메모리로부터 상기 디지털 데이터를 컴퓨터 기기로 전송하는 것을 특징으로 하는 CD-ROM 디코더.
제1항에 있어서,

상기 컴퓨터 기기로부터의 데이터 전송 요구 커맨드가 저장되는 커맨드 레지스터를 더 포함하고,

상기 커맨드 판정 회로는 커맨드 레지스터에 저장된 데이터 전송 요구 커맨드에 포함되는 어드레스 정보에 기초하여 상기 컴퓨터 기기로부터 전송 요구되는 데이터의 선두 어드레스를 판정하는 것을 특징으로 하는 CD-ROM 디코더.
제1항에 있어서,

상기 커맨드 판정 회로는 외부의 제어 마이크로컴퓨터로부터 지시되는 어드레스 정보에 기초하여 상기 컴퓨터 기기로부터 전송 요구되는 데이터의 선두 어드레스를 판정하는 것을 특징으로 하는 CD-ROM 디코더.
제1항에 있어서,

상기 디지털 데이터에 포함되는 헤더 및 서브 헤더의 정보를 받아들이는 헤더 정보 레지스터와, 상기 헤더 정보 레지스터에 받아들인 정보에 기초하여 상기 디지털 데이터의 각 섹터마다의 포맷을 판정해서, 판정한 포맷을 나타내는 섹터 정보를 상기 버퍼 메모리에 일시 기억되는 상기 디지털 데이터에 관련지어 생성하는 섹터 정보 변환 회로를 더 포함하고,

상기 섹터 정보 변환 회로에서 생성된 섹터 정보에 기초하여 상기 전송 요구 데이터의 1 섹터당의 전송 바이트수를 결정하고, 상기 커맨드 판정 회로의 판정에 따라 상기 버퍼 메모리로부터 상기 디지털 데이터를 상기 컴퓨터 기기로 전송하는 것을 특징으로 하는 CD-ROM 디코더.