JP2001195843A

JP2001195843A - 符号誤り検出回路

Info

Publication number: JP2001195843A
Application number: JP2000324980A
Authority: JP
Inventors: Shinichiro Tomizawa; 眞一郎富澤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-10-25
Filing date: 2000-10-25
Publication date: 2001-07-19

Abstract

(57)【要約】【課題】符号誤りの検出をマイコンの制御を受けるこ
となく行うようにする。【解決手段】アドレス情報レジスタ３１にアドレス情
報を取り込んで保持する。このアドレス情報レジスタ３
１に保持されたアドレス情報に対し、レンジチェック回
路３２により、各桁の値が適正範囲にあるかどうかを判
定する。そして、アドレス情報のいずれかの桁の値が適
正範囲にない状態が所定の期間続いたときには、デジタ
ルデータの処理を停止するように割り込み信号を発生す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大容量のディスク
媒体を読み出し専用メモリとして用いるディスクシステ
ムにおいて、ディスクから読み出されるデジタルデータ
に含まれる符号誤りを検出する符号誤り検出回路に関す
る。

【０００２】

【従来の技術】従来より、デジタルオーディオに用いら
れているコンパクトディスク（ＣＤ）をデジタルデータ
の読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−
ＲＯＭシステムにおいては、ディスクから読み出される
データの信頼性を高めるため、読み出されたデータに対
して符号誤りの訂正処理が２重に施される。これらの訂
正処理は、ディスクからデジタルデータを読み出す再生
ユニット側で１回目を実行し、この再生ユニットに接続
されるデコーダにおいて２回目を実行するように構成さ
れる。一般的に、１回目の訂正処理に関しては、オーデ
ィオ用のＣＤプレーヤとの共通化が図られている。

【０００３】図４は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図である。ピックアップ部２は、コンパクト
ディスク１に照射されたレーザ光の反射光を受信し、そ
の反射光の強弱を電圧値の変化として取り出し、アナロ
グ信号処理部３に供給する。アナログ信号処理部３は、
ピックアップ部２より入力される信号から光ディスク１
に書き込まれたデジタルデータを読み取り、所定のフォ
ーマットに準じたデジタルデータをシリアルに出力す
る。デジタル信号処理部４は、アナログ信号処理部３か
ら出力されるデジタルデータに対してＣＤフォーマット
に従う信号処理を施し、ＣＤ−ＲＯＭデータを生成す
る。このデジタル信号処理部４での信号処理において
は、デジタルオーディオ用のＣＤシステムとの互換性が
保たれており、１４ビットで構成されるデジタルデータ
の８ビットへの復調や、リードソロモン符号に基づく符
号誤りの検出／訂正等が行われる。

【０００４】ＣＤ−ＲＯＭデコーダ５は、デジタル信号
処理部４から入力されるＣＤ−ＲＯＭデータに対して再
度符号誤りの訂正処理を施し、誤りのないＣＤ−ＲＯＭ
データとしてホストコンピュータへ転送する。バッファ
ＲＡＭ６は、ＣＤ−ＲＯＭデコーダ５に接続され、デジ
タル信号処理回路４からＣＤ−ＲＯＭデコーダ５に取り
込まれるＣＤ−ＲＯＭデータを所定の期間記憶する。そ
して、制御マイコン７は、動作プログラムに従ってアナ
ログ信号処理部３、デジタル信号処理部４及びＣＤ−Ｒ
ＯＭデコーダ５のそれぞれの動作を制御し、各部が互い
に正しいタイミングで各種処理を実行できるようにして
いる。

【０００５】デジタル信号処理部４から出力されるＣＤ
−ＲＯＭデータは、図５に示すように、２３５２バイト
を１セクタとして構成され、同期信号（１２バイト）、
ヘッダ（４バイト）、ユーザデータ（２３３６バイト）
がそれぞれ割り当てられている。同期信号は、セクタの
先頭位置を示すもので、固定パターンとして各セクタの
始めに付されている。４バイトのヘッダ情報は、ディス
ク上のアドレスに相当する絶対時間のアドレス情報（分
／秒／フレーム番号：各１バイト）及びセクタ内のデー
タのフォーマットを決定するモード識別コード（１バイ
ト）に割り当てられる。ＣＤ−ＲＯＭデータの場合、１
セクタのデータの内、同期信号１２バイトを除いた２３
４０バイトには、同期信号と同じパターンが発生しにく
いようにスクランブル処理が施されており、ＣＤ−ＲＯ
Ｍデコーダ５の入力段階でディスクランブル処理が施さ
れて元のデータに戻される。

【０００６】図６は、ＣＤ−ＲＯＭデコーダ５の構成を
示すブロック図である。ディスクランブル回路１１は、
２３５２バイト（１セクタ）毎に入力されるＣＤ−ＲＯ
Ｍデータの内、１２バイトの同期信号を除く２３４０バ
イトに対してディスクランブル処理を施し、所定のフォ
ーマットに戻されたデータを出力する。書き込みバッフ
ァ１２は、ディスクランブル回路１１から出力されるデ
ータの内の２３３６バイトのユーザデータを取り込み、
そのユーザデータを第１のデータバス１６を通じてバッ
ファＲＡＭへ書き込む。ヘッダレジスタ１３は、ディス
クランブル回路１１から出力されるデータから４バイト
のヘッダを取り込み、そのヘッダ情報を第２のデータバ
ス１７から制御マイコン７へ転送する。同期信号検出回
路１４は、入力されるデータの各セクタの始まりに付さ
れた１２ビットの同期信号を検出し、入力されるＣＤ−
ＲＯＭデータの各セクタの始まりを示すタイミング信号
を後述する動作制御回路２４へ与える。また、同期信号
が検出されなかったときには、検出誤りを示すデータを
第２のデータバス１７から制御マイコン７へ転送する。
エラーフラグレジスタ１５は、ＣＤ−ＲＯＭデコーダ５
の前段に設けられたデジタル信号処理部４での誤り訂正
処理で誤りが残されたことを示すエラーフラグを取り込
み、第２のデータバス１７から制御マイコン６へ転送す
る。

【０００７】書き込みアドレス発生回路１８は、連続す
るアドレスを一定の周期で発生し、書き込みバッファ１
２からバッファＲＡＭ６へ書き込まれるＣＤ−ＲＯＭデ
ータの書き込みアドレスを指定する。先頭アドレス発生
回路１９は、各セクタの先頭がバッファＲＡＭ６に書き
込まれるときのアドレスを書き込みアドレス発生回路１
８から取り込み、１セクタ分のＣＤ−ＲＯＭデータの書
き込みが完了するまで保持した後、第１のデータバス１
６へ送出する。また、先頭アドレスは、後述する転送ア
ドレス発生回路２１のプリセットデータを生成するよう
に、第２のデータバス１７から制御マイコン７へ転送さ
れる。誤り訂正回路２０は、第２のデータバス１６へ送
出された先頭アドレス情報を取り込み、そのデータに基
づいてバッファＲＡＭ６に書き込まれたＣＤ−ＲＯＭデ
ータを順次読み出し、ユーザデータ内に設定される誤り
検出コード（ＥＤＣ）及び誤り訂正コード（ＥＣＣ）に
基づいて符号誤りを検出して訂正する。ここで、所定の
訂正処理が完了したデータは、再びバッファＲＡＭ６へ
書き込まれる。

【０００８】転送アドレス発生回路２１は、読み出しを
開始すべきＣＤ−ＲＯＭデータが書き込まれたバッファ
ＲＡＭ６のアドレスに対応したプリセットデータをロー
ドし、転送トリガ発生回路２２からの指示に応答して、
プリセットデータに対応するアドレスを先頭として連続
するアドレスを一定の周期で発生する。ここで発生する
アドレスは、第１のデータバス１６からバッファＲＡＭ
６に送られ、誤り訂正処理を終えたＣＤ−ＲＯＭデータ
の読み出しアドレスを指定する。転送バイトカウンタ２
３は、バッファＲＡＭ６から読み出すべきＣＤ−ＲＯＭ
データのバイト数を示すデータをプリセットデータとし
てロードした後、バッファＲＡＭ６からＣＤ−ＲＯＭデ
ータが読み出される毎にダウンカウントし、所定の数の
カウントを完了した時点で転送トリガ発生回路２２に停
止指示を与える。転送バッファ２４は、転送アドレス発
生回路２１が発生するアドレスに従って読み出されたＣ
Ｄ−ＲＯＭデータを第１のデータバス１６を通して取り
込み、ホストコンピュータへ転送する。転送アドレス発
生回路２１及び転送バイトカウンタ２３にロードされる
プリセットデータについては、先頭アドレス発生回路１
９から転送された先頭アドレス及びホストコンピュータ
から与誤りれる転送指示に基づいて制御マイコン７で生
成される。

【０００９】動作制御回路２５は、同期信号検出回路１
４から出力されるタイミング信号に基づき、誤り訂正回
路２０による誤り訂正処理が完了するまでの期間を計測
し、動作完了を示すタイミング信号を発生する。誤り訂
正回路２０による誤り訂正処理は、バッファＲＡＭ６か
ら１セクタ分のＣＤ−ＲＯＭデータを取り込んだ後に誤
り訂正回路２０内部で行われ、その間バッファＲＡＭ６
には、次のセクタのＣＤ−ＲＯＭデータの書き込みが行
われる。割り込み指示発生回路２６は、動作制御回路２
５からのタイミング信号、あるいは転送バイトカウンタ
２３の停止指示を受け、制御マイコン７へ割り込み指示
を送信する。アナログ信号処理部３やデジタル信号処理
部４の動作制御を時分割処理で行っている制御マイコン
７は、割り込み指示発生回路２６からの割り込み指示に
応答し、それまでの処理動作を一旦中断してＣＤ−ＲＯ
Ｍデコーダ５に次の処理動作を実行させる。例えば、割
り込み指示発生回路２６からの割り込み指示に応答し、
他の処理動作を中断して転送トリガ発生回路２２を起動
させ、バッファＲＡＭ６からホストコンピュータへのデ
ータの転送を開始させるようにしている。

【００１０】以上のＣＤ−ＲＯＭシステムにおいては、
各セクタ毎のヘッダ情報が繰り返し取り出されて制御マ
イコン７へ取り込まれ、そのヘッダ情報の中のアドレス
情報によってホストコンピュータ側が要求しているセク
タが検出されることになる。

【００１１】

【発明が解決しようとする課題】各種のＣＤ−ＲＯＭデ
ータフォーマットの中で、ＣＤ−ＲＯＭＸＡ規格やＣ
Ｄ−Ｉで採用されているモード２フォーマットの場合、
誤り検出／訂正符号はヘッダを対象としていない。この
ため、ＣＤ−ＲＯＭデコーダ５による誤り訂正処理の段
階においては、ヘッダが誤りに対して保護されおらず、
ユーザデータと比較して信頼性が劣っている。そこで制
御マイコン６では、エラーフラグレジスタ１５から転送
されるエラーフラグを参照し、ヘッダ情報が正しいかど
うかを判定した上でＣＤ−ＲＯＭデコーダ５に動作指示
を与えている。

【００１２】しかしながら、制御マイコン６において
は、アナログ信号処理部３及びデジタル信号処理部４の
動作制御と並行して、ヘッダ情報の判定やアドレス情報
の検出が行われるため、制御マイコン７の負担が大きく
なっている。特に、ヘッダに誤りが含まれているような
場合には、正しい情報を推定することが必要となり、制
御マイコン７の負担はさらに増大する。従って、制御マ
イコン７の制御動作を高速化することが困難であり、Ｃ
Ｄ−ＲＯＭデコーダ５で取り扱えるデータ量が制限され
る。

【００１３】そこで本発明は、ヘッダ情報の誤りを自動
的に検出するようにして、動作制御用のマイコンの負担
を低減することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、ディスク媒体から連続して読み出されるデジタルデ
ータにおいて一定の規則性を維持しながら変化するアド
レス情報の誤りを検出する符号誤り検出回路であって、
上記デジタルデータから取り出される上記アドレス情報
を順次保持するレジスタと、上記レジスタに保持された
上記アドレス情報の各桁が所定の範囲内にあるか否かを
判定する判定器と、を備え、上記判定器の判定結果に基
づいて上記アドレス情報の誤りの有無が検出されること
にある。

【００１５】本発明によれば、ディスク媒体から読み出
されるデジタルデータの内、アドレス情報について、そ
の値がアドレス情報としてとるべき範囲を越えたとき、
マイコンの制御によることなく、符号誤りがあることが
検出される。

【００１６】

【発明の実施の形態】図１は、本発明の符号誤り検出回
路の実施形態を示すブロック図である。

【００１７】符号誤り検出回路は、アドレス情報レジス
タ３１及びレンジチェック回路３２を含む。アドレス情
報レジスタ３１は、ＣＤ−ＲＯＭデータのセクタ毎に付
された４バイトのヘッダ情報の内、分、秒及びフレーム
番号を表す３バイトのアドレス情報を取り込んで記憶す
る。このアドレス情報は、各バイトが２進化１０進数(B
CD：Binary Coded Decimal)で表されており、７５フレ
ーム毎に１秒ずつ桁上げされ、さらに６０秒（４５００
フレーム）毎に１分ずつ桁上げされる。

【００１８】レンジチェック回路３２は、第１〜第３の
判定部３３〜３５よりなり、アドレス情報レジスタ３１
から読み出される分、秒、フレーム番号を表すアドレス
情報が１バイトずつ各判定部３３〜３５に入力される。
第１の判定部３３は、まずＢＣＤで表されるアドレス情
報が各桁とも０〜９の範囲にあるかどうかを判定し、さ
らに、そのアドレス情報の表す値が８１分以内であるか
どうかを判定して、何れかの判定で誤りを検出したとき
に判定出力を立ち上げる。即ち、ＢＣＤの場合、１６進
数のＡ〜Ｆが現れることはなく、さらには、分を表す情
報が８１を越えることもないため、アドレス情報の表す
値が「Ａ７」や「９４」のように、Ａ〜Ｆを含むとき
や、８２以上を示すときには、判定部３３が誤りと判定
する。同様に、第２の判定部３４及び第３の判定部３５
は、アドレス情報が各桁とも０〜９の範囲にあるかどう
かを判定すると共に、各アドレス情報の表す値が、それ
ぞれ５９秒以内及び７４フレーム以内であるかどうかを
判定して、何れかの判定で誤りが検出されたときに判定
出力を立ち上げる。そして、各判定部３３〜３５の判定
出力を合成することで、各判定部３３〜３５の何れかが
誤りを検出したことを示す制御パルスを生成し、レンジ
チェック回路３２の出力とする。

【００１９】インクリメント回路３６は、加算器３７及
び最終アドレス情報レジスタ３８からなり、アドレス情
報レジスタ３１から読み出したアドレス情報に「１」を
加算することで、インクリメントされたアドレス情報を
生成して記憶する。即ち、加算器３７がアドレス情報レ
ジスタ３１から読み出したアドレス情報に「１」を加算
してインクリメントされたアドレス情報を生成し、最終
アドレス情報レジスタ３８がそのインクリメントされた
アドレス情報を取り込んで記憶する。また、加算器３７
は、最終アドレス情報レジスタ３８からもアドレス情報
を読み出して取り込むことができるように構成されてお
り、レンジチェック回路３２の出力に応答して、アドレ
ス情報の取り込み先を選択する。ここで、インクリメン
ト回路３６がアドレス情報を取り込んで新たなアドレス
情報を生成すると、アドレス情報レジスタ３１には次の
アドレス情報が取り込まれる。選択回路３９は、アドレ
ス情報レジスタ３１及びインクリメント回路３６の最終
アドレス情報レジスタ３８から読み出されるアドレス情
報を受け取り、レンジチェック回路３２から出力される
制御パルスに応答して何れか一方を選択して出力する。

【００２０】レンジチェック回路３２がアドレス情報の
符号誤りを検出しなかった場合には、レンジチェック回
路３２が選択回路３９にアドレス情報レジスタ３１から
読み出されるアドレス情報を選択するように指示を与え
る。同時に、加算器３７にアドレス情報レジスタ３１か
ら読み出されるアドレス情報を取り込むように指示を与
える。これにより、アドレス情報に符号誤りが含まれて
いなければ、図２に示すように、アドレス情報レジスタ
３１に記憶されるアドレス情報がそのまま選択回路３９
から出力される。一方、レンジチェック回路３２がアド
レス情報の符号誤りを検出した場合には、レンジチェッ
ク回路３２が選択回路３９に最終アドレス情報レジスタ
３８から読み出されるアドレス情報を選択するように指
示を与える。このとき、インクリメント回路３６の最終
アドレス情報レジスタ３８から読み出されるアドレス情
報は、１セクタ前のアドレス情報に「１」が加算された
ものであるため、１セクタ前のアドレス情報に連続した
内容を示している。例えば、図２に示すように、アドレ
ス情報レジスタ３１に入力されるアドレス情報が符号誤
りによって「03:15:73」の次に「03:15:74」となるべきとこ
ろ「03:15:A7」のようになったとしとても、最終アドレス
情報レジスタ３８に入力されるアドレス情報は「03:15:7
3」の次には「03:15:74」となる。このとき、加算器３７
は、最終アドレスレジスタ３８から読み出されるアドレ
ス情報を取り込むことにより、符号誤りを含むアドレス
情報を取り込まないようにしている。従って、アドレス
情報にレンジ誤りが含まれているときでも、最終アドレ
ス情報レジスタ３８から読み出されるアドレス情報を選
択して出力することにより、アドレス情報の規則性を保
つことができる。

【００２１】以上の構成によれば、入力されるアドレス
情報が符号誤りにより規則性を失ったときでも、そのア
ドレス情報に代えて、１セクタ前のアドレス情報から生
成される規則性が維持された補正用のアドレス情報が出
力され、符号誤りが訂正されたことになる。

【００２２】ところで、符号誤りを含むアドレス情報が
連続して入力されると、続けて最終アドレス情報レジス
タ３８からアドレス情報が読み出されることになるが、
長期間符号誤りが続く場合には、その他のデータ処理の
信頼性が保てなくなるため、所定の数だけ符号誤りが続
いたときには、データ処理を停止する割り込み信号を発
生するように構成すればよい。その場合には、レンジチ
ェック回路３２の判定出力に応答してカウント動作する
カウンタを設け、そのカウンタのカウント値に従って割
り込み信号を発生できるようにする。

【００２３】図３は、本発明の符号誤り検出回路を適用
したＣＤ−ＲＯＭデコーダの構成を示すブロック図であ
る。この図において、ディスクランブル回路１１、誤り
訂正回路２０等、ヘッダ情報に対する誤り検出部以外は
図６と同一であり、それぞれ同一符号で示される。

【００２４】ディスクランブル回路１１に入力されるＣ
Ｄ−ＲＯＭデータは、ディスクランブル処理された後、
ユーザデータが書き込みバッファ１２から第１のデータ
バス１６を通してバッファＲＡＭ６に書き込まれ、ヘッ
ダが符号誤り検出部に取り込まれる。ここで、符号誤り
検出部は、アドレス情報に対応する第１の検出回路と、
モード識別コードに対応する第２の検出回路とを含む。

【００２５】第１の検出回路は、アドレス情報レジスタ
３１、レンジチェック回路３２、インクリメント回路３
６、選択回路３９及び比較回路４０により構成される。
レンジチェック回路３２は、図１に示すレンジチェック
回路３２と同一のものであり、アドレス情報レジスタ３
１に保持されるアドレス情報が適正な範囲にあるか判定
を行う。比較回路４０は、各レジスタ３１、３８から読
み出されるアドレス情報を受け取り、互いの情報の内容
が一致するかどうかを判定して、その結果に対応した制
御パルスを発生する。即ち、アドレス情報に符号誤りが
含まれているときには、アドレス情報レジスタ３１に入
力されるアドレス情報がインクリメント回路３６で生成
されるアドレス情報に一致しないため、比較回路４０
は、各レジスタ３１、３８から読み出されるアドレス情
報を比較することで符号誤りを検出する。

【００２６】第２の検出回路は、モード情報レジスタ４
１、最終モード情報レジスタ４２、選択回路４３及び比
較回路４４により構成される。モード情報レジスタ４１
は、ＣＤ−ＲＯＭデータのセクタ毎に付された４バイト
のヘッダ情報の内、１バイトのモード識別コードを取り
込んで記憶する。最終モード情報レジスタ４２は、モー
ド情報レジスタ４１から読み出されるモード識別コード
を取り込んで記憶する。ここで、モード情報レジスタ４
１からモード識別コードが読み出されると、モード情報
レジスタ４１には次のモード識別コードが取り込まれ
る。選択回路４３は、モード情報レジスタ４１及び最終
モード情報レジスタ４２から読み出されるモード識別コ
ードを受け取り、何れか一方を選択して出力する。比較
回路４４は、各レジスタ４１、４２から読み出されるモ
ード識別コードを受け取り、互いの情報の内容が一致す
るかどうかを判定して、その結果に対応した制御パルス
を発生する。即ち、第１の検出回路と同様に、モード識
別コードに符号誤りが含まれているときには、モード情
報レジスタ４１に入力されるモード識別コードが１セク
タ前に最終モード情報レジスタ４２に記憶されるモード
識別コードに一致しないため、比較回路４３は、各レジ
スタ４１、４２から読み出されるアドレス情報を比較す
ることで符号誤りを検出する。

【００２７】第１の検出回路のレンジチェック回路３２
及び各検出回路を構成する比較回路４０、４４の出力す
る制御パルスは、それぞれ選択制御回路３０に与えら
れ、各部の選択回路３９、４３の選択制御に用いられ
る。また、エラーフラグレジスタ１５からエラーフラグ
がセットされているかどうかを示す制御信号が、レンジ
チェック回路３２及び比較回路４０、４４の出力と併せ
て選択制御回路３０に入力され、選択回路３９、４３の
選択制御が行われる。この選択制御は、エラーフラグが
セットされているときには最終アドレス情報レジスタ３
８のアドレス情報と最終モード情報レジスタ４２のモー
ド識別コードとを選択し、リセットされているときには
アドレス情報レジスタ３１のアドレス情報とモード情報
レジスタ４１のモード識別コードとを選択して第２のデ
ータバス１７へ出力するように行われる。また、エラー
フラグレジスタ１５からの制御信号により、各選択回路
３９、４３をそれぞれ別々に選択制御することも可能で
ある。

【００２８】従って、ディスクランブル回路１１から出
力される段階においてヘッダ情報に符号誤りが含まれて
いたとしても、第２のデータバス１７へ出力される段階
では誤り訂正が成されており、正しいアドレス情報及び
モード識別コードが制御マイコン７に転送される。

【００２９】

【発明の効果】本発明によれば、一定の規則で変化する
アドレス情報の誤りをマイコンの判定によることなく、
自動的に検出することができる。従って、制御マイコン
の負担を軽減することができ、この回路を用いたＣＤ−
ＲＯＭデコーダをホストコンピュータからの指示に迅速
に対応させることができるようになる。

【図面の簡単な説明】

【図１】本発明の符号誤り検出回路の実施形態を示すブ
ロック図である。

【図２】本発明の符号誤り検出回路の動作を説明するタ
イミング図である。

【図３】本発明の符号誤り検出回路を採用したＣＤ−Ｒ
ＯＭデコーダの構成を示すブロック図である。

【図４】ＣＤ−ＲＯＭシステムの構成を示すブロック図
である。

【図５】ＣＤ−ＲＯＭデータのフォーマットを示す図で
ある。

【図６】従来のＣＤ−ＲＯＭデコーダの構成を示すブロ
ック図である。

【符号の説明】

１コンパクトディスク２ピックアップ部３アナログ信号処理部４デジタル信号処理部５ＣＤ−ＲＯＭデコーダ６バッファＲＡＭ７制御マイコン１１ディスクランブル回路１２書き込みバッファ１３ヘッダレジスタ１４同期信号検出回路１５エラーフラグレジスタ１６第１のデータバス１７第２のデータバス１８書き込みアドレス発生回路１９先頭アドレス発生回路２０誤り訂正回路２１転送アドレス発生回路２２転送トリガ発生回路２３転送バイトカウンタ２４転送バッファ２５動作制御回路２６割り込み指示発生回路３０選択制御回路３１アドレス情報レジスタ３２レンジチェック回路３３第１の判定部３４第２の判定部３５第３の判定部３６インクリメント回路３７加算器３８最終アドレス情報レジスタ３９選択回路４０比較回路４１モード情報レジスタ４２最終モード情報レジスタ４３選択回路４４比較回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ１１Ｂ 20/18 ５７４Ｇ１１Ｂ 20/18 ５７４ＨＧ０６Ｆ 3/06 ３０５Ｇ０６Ｆ 3/06 ３０５Ａ 11/00 ３１０ 11/00 ３１０ＥＨ０４Ｌ 1/00 Ｈ０４Ｌ 1/00 Ａ

Claims

【特許請求の範囲】

【請求項１】ディスク媒体から連続して読み出される
デジタルデータにおいて一定の規則性を維持しながら変
化するアドレス情報の誤りを検出する符号誤り検出回路
であって、上記デジタルデータから取り出される上記ア
ドレス情報を順次保持するレジスタと、上記レジスタに
保持された上記アドレス情報の各桁が所定の範囲内にあ
るか否かを判定する判定回路と、上記判定回路の判定結
果が、上記アドレス情報の各桁の少なくとも１つが所定
の範囲外にあることを示すときにカウント動作するカウ
ンタと、を備え、上記カウンタのカウント値が所定の値
に達したときに割り込み信号を発生させることを特徴と
する符号誤り検出回路。