JPH07230363A - Ｃｄ−ｒｏｍデコーダ - Google Patents
Ｃｄ−ｒｏｍデコーダInfo
- Publication number
- JPH07230363A JPH07230363A JP6021150A JP2115094A JPH07230363A JP H07230363 A JPH07230363 A JP H07230363A JP 6021150 A JP6021150 A JP 6021150A JP 2115094 A JP2115094 A JP 2115094A JP H07230363 A JPH07230363 A JP H07230363A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- address information
- error
- specific data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ＣＤ−ＲＯＭデコーダの動作を制御する制御
マイコンの負担を軽減する。 【構成】 アドレス情報レジスタ３１にヘッダのアドレ
ス情報が取り込まれ、このアドレス情報レジスタ３１か
ら加算器３２を通して最終アドレス情報レジスタ３３に
「１」が加算されたアドレス情報が取り込まれる。各レ
ジスタ３１、３３に記憶されたアドレス情報は、それぞ
れ選択回路３４及び比較回路３５に入力される。各レジ
スタ３１、３３に記憶されたアドレス情報が一致すると
きにはアドレス情報レジスタ３１のアドレス情報が選択
され、一致しないときには最終アドレス情報レジスタ３
３のアドレス情報が選択されて出力される。これによ
り、アドレス情報の符号エラーが訂正され、制御マイコ
ンへ正しいアドレス情報が転送される。
マイコンの負担を軽減する。 【構成】 アドレス情報レジスタ３１にヘッダのアドレ
ス情報が取り込まれ、このアドレス情報レジスタ３１か
ら加算器３２を通して最終アドレス情報レジスタ３３に
「１」が加算されたアドレス情報が取り込まれる。各レ
ジスタ３１、３３に記憶されたアドレス情報は、それぞ
れ選択回路３４及び比較回路３５に入力される。各レジ
スタ３１、３３に記憶されたアドレス情報が一致すると
きにはアドレス情報レジスタ３１のアドレス情報が選択
され、一致しないときには最終アドレス情報レジスタ３
３のアドレス情報が選択されて出力される。これによ
り、アドレス情報の符号エラーが訂正され、制御マイコ
ンへ正しいアドレス情報が転送される。
Description
【０００１】
【産業上の利用分野】本発明は、コンパクトディスクあ
るいはレーザディスクを読み出し専用メモリとして用い
るＣＤ−ＲＯＭシステムにおいて、ディスクから読み出
されるＣＤ−ＲＯＭデータをホストコンピュータからの
指示に応答して転送するＣＤ−ＲＯＭデコーダに関す
る。
るいはレーザディスクを読み出し専用メモリとして用い
るＣＤ−ＲＯＭシステムにおいて、ディスクから読み出
されるＣＤ−ＲＯＭデータをホストコンピュータからの
指示に応答して転送するＣＤ−ＲＯＭデコーダに関す
る。
【０００２】
【従来の技術】従来よりデジタルオーディオに用いられ
ているコンパクトディスク（ＣＤ）をデジタルデータの
読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−Ｒ
ＯＭシステムにおいては、ディスクから読み出されるＣ
Ｄ−ＲＯＭデータの信頼性を高めるために、読み出され
たＣＤ−ＲＯＭデータに対して符号エラーの訂正処理が
２重に施される。これらの訂正処理は、ディスクからデ
ジタルデータを読み出す再生ユニット側で１回目を実行
し、この再生ユニットに接続されるＣＤ−ＲＯＭデコー
ダで２回目を実行するように構成される。一般的に、１
回目の訂正処理に関しては、オーディオ用のＣＤプレー
ヤとの共通化が図られている。
ているコンパクトディスク（ＣＤ）をデジタルデータの
読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−Ｒ
ＯＭシステムにおいては、ディスクから読み出されるＣ
Ｄ−ＲＯＭデータの信頼性を高めるために、読み出され
たＣＤ−ＲＯＭデータに対して符号エラーの訂正処理が
２重に施される。これらの訂正処理は、ディスクからデ
ジタルデータを読み出す再生ユニット側で１回目を実行
し、この再生ユニットに接続されるＣＤ−ＲＯＭデコー
ダで２回目を実行するように構成される。一般的に、１
回目の訂正処理に関しては、オーディオ用のＣＤプレー
ヤとの共通化が図られている。
【０００３】図６は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図である。コンパクトディスク１に照射され
たレーザ光の反射光を受信するピックアップ部２は、そ
の反射光の強弱を電圧値の変化として取り出し、アナロ
グ信号処理部３に供給する。アナログ信号処理部３は、
ピックアップ部２より入力される信号から光ディスク１
に書き込まれたデジタルデータを読み取り、所定のフォ
ーマットに準じたデジタルデータをシリアルに出力す
る。デジタル信号処理部４は、アナログ信号処理部３か
ら出力されるデジタルデータに対してＣＤフォーマット
に従う信号処理を施し、ＣＤ−ＲＯＭデータを生成す
る。このデジタル信号処理部４での信号処理において
は、デジタルオーディオ用のＣＤシステムとの互換性が
保たれており、１４ビットで構成されるデジタルデータ
の８ビットへの復調や、リードソロモン符号に基づく符
号エラーの検出／訂正等が行われる。ＣＤ−ＲＯＭデコ
ーダ５は、デジタル信号処理部４から入力されるＣＤ−
ＲＯＭデータに対して再度符号エラーの訂正処理を施
し、エラーのないＣＤ−ＲＯＭデータとしてホストコン
ピュータへ転送する。バッファＲＡＭ６は、ＣＤ−ＲＯ
Ｍデコーダ５に接続され、デジタル信号処理回路４から
ＣＤ−ＲＯＭデコーダ５に取り込まれるＣＤ−ＲＯＭデ
ータを所定の期間記憶する。そして、制御マイコン７
は、動作プログラムに従ってアナログ信号処理部３、デ
ジタル信号処理部４及びＣＤ−ＲＯＭデコーダ５のそれ
ぞれの動作を制御し、各部が互いに正しいタイミングで
各種処理を実行できるようにしている。
すブロック図である。コンパクトディスク１に照射され
たレーザ光の反射光を受信するピックアップ部２は、そ
の反射光の強弱を電圧値の変化として取り出し、アナロ
グ信号処理部３に供給する。アナログ信号処理部３は、
ピックアップ部２より入力される信号から光ディスク１
に書き込まれたデジタルデータを読み取り、所定のフォ
ーマットに準じたデジタルデータをシリアルに出力す
る。デジタル信号処理部４は、アナログ信号処理部３か
ら出力されるデジタルデータに対してＣＤフォーマット
に従う信号処理を施し、ＣＤ−ＲＯＭデータを生成す
る。このデジタル信号処理部４での信号処理において
は、デジタルオーディオ用のＣＤシステムとの互換性が
保たれており、１４ビットで構成されるデジタルデータ
の８ビットへの復調や、リードソロモン符号に基づく符
号エラーの検出／訂正等が行われる。ＣＤ−ＲＯＭデコ
ーダ５は、デジタル信号処理部４から入力されるＣＤ−
ＲＯＭデータに対して再度符号エラーの訂正処理を施
し、エラーのないＣＤ−ＲＯＭデータとしてホストコン
ピュータへ転送する。バッファＲＡＭ６は、ＣＤ−ＲＯ
Ｍデコーダ５に接続され、デジタル信号処理回路４から
ＣＤ−ＲＯＭデコーダ５に取り込まれるＣＤ−ＲＯＭデ
ータを所定の期間記憶する。そして、制御マイコン７
は、動作プログラムに従ってアナログ信号処理部３、デ
ジタル信号処理部４及びＣＤ−ＲＯＭデコーダ５のそれ
ぞれの動作を制御し、各部が互いに正しいタイミングで
各種処理を実行できるようにしている。
【０００４】デジタル信号処理部４から出力されるＣＤ
−ＲＯＭデータは、図７に示すように、２３５２バイト
を１セクタとして構成され、同期信号（１２バイト）、
ヘッダ（４バイト）、ユーザデータ（２３３６バイト）
がそれぞれ割り当てられている。同期信号は、セクタの
先頭位置を示すもので、固定パターンとして各セクタの
始めに付されている。４バイトのヘッダは、さらに、デ
ィスク上のアドレスに相当する絶対時間の情報（分／秒
／フレーム番号：各１バイト）及びセクタ内のデータの
フォーマットを決定するモード識別コード（１バイト）
に割り当てられる。ＣＤ−ＲＯＭデータの場合、１セク
タのデータの内、同期信号１２バイトを除いた２３４０
バイトには、同期信号と同じパターンが発生しにくいよ
うにスクランブル処理が施されており、ＣＤ−ＲＯＭデ
コーダ５に入力される段階でディスクランブル処理が施
されて元のデータに戻される。
−ＲＯＭデータは、図７に示すように、２３５２バイト
を１セクタとして構成され、同期信号（１２バイト）、
ヘッダ（４バイト）、ユーザデータ（２３３６バイト）
がそれぞれ割り当てられている。同期信号は、セクタの
先頭位置を示すもので、固定パターンとして各セクタの
始めに付されている。４バイトのヘッダは、さらに、デ
ィスク上のアドレスに相当する絶対時間の情報（分／秒
／フレーム番号：各１バイト）及びセクタ内のデータの
フォーマットを決定するモード識別コード（１バイト）
に割り当てられる。ＣＤ−ＲＯＭデータの場合、１セク
タのデータの内、同期信号１２バイトを除いた２３４０
バイトには、同期信号と同じパターンが発生しにくいよ
うにスクランブル処理が施されており、ＣＤ−ＲＯＭデ
コーダ５に入力される段階でディスクランブル処理が施
されて元のデータに戻される。
【０００５】図８は、ＣＤ−ＲＯＭデコーダ５の構成を
示すブロック図である。ディスクランブル回路１１は、
２３５２バイト（１セクタ）毎に入力されるＣＤ−ＲＯ
Ｍデータの内、１２バイトの同期信号を除く２３４０バ
イトに対してディスクランブル処理を施し、所定のフォ
ーマットに戻されたデータを出力する。書き込みバッフ
ァ１２は、ディスクランブル回路１１から出力されるデ
ータの内の２３３６バイトのユーザデータ取り込み、そ
のユーザデータを第１のデータバス１６を通じてバッフ
ァＲＡＭへ書き込む。ヘッダレジスタ１３は、ディスク
ランブル回路１１から出力されるデータから４バイトの
ヘッダを取り込み、そのヘッダ情報を第２のデータバス
１７から制御マイコン７へ転送する。同期信号検出回路
１４は、入力されるデータの各セクタの始まりに付され
た１２ビットの同期信号を検出し、入力されるＣＤ−Ｒ
ＯＭデータのセクタの始まりを示すタイミング信号を後
述する動作制御回路２４へ与える。また、同期信号が検
出されなかったときには、検出エラーを示すデータを第
２のデータバス１７から制御マイコン７へ転送する。エ
ラーフラグレジスタ１５は、ＣＤ−ＲＯＭデコーダ５の
前段に設けられたデジタル信号処理部４でのエラー訂正
処理でエラーが残されたことを示すエラーフラグを取り
込み、第２のデータバス１７から制御マイコン６へ転送
する。
示すブロック図である。ディスクランブル回路１１は、
２３５２バイト（１セクタ）毎に入力されるＣＤ−ＲＯ
Ｍデータの内、１２バイトの同期信号を除く２３４０バ
イトに対してディスクランブル処理を施し、所定のフォ
ーマットに戻されたデータを出力する。書き込みバッフ
ァ１２は、ディスクランブル回路１１から出力されるデ
ータの内の２３３６バイトのユーザデータ取り込み、そ
のユーザデータを第１のデータバス１６を通じてバッフ
ァＲＡＭへ書き込む。ヘッダレジスタ１３は、ディスク
ランブル回路１１から出力されるデータから４バイトの
ヘッダを取り込み、そのヘッダ情報を第２のデータバス
１７から制御マイコン７へ転送する。同期信号検出回路
１４は、入力されるデータの各セクタの始まりに付され
た１２ビットの同期信号を検出し、入力されるＣＤ−Ｒ
ＯＭデータのセクタの始まりを示すタイミング信号を後
述する動作制御回路２４へ与える。また、同期信号が検
出されなかったときには、検出エラーを示すデータを第
２のデータバス１７から制御マイコン７へ転送する。エ
ラーフラグレジスタ１５は、ＣＤ−ＲＯＭデコーダ５の
前段に設けられたデジタル信号処理部４でのエラー訂正
処理でエラーが残されたことを示すエラーフラグを取り
込み、第２のデータバス１７から制御マイコン６へ転送
する。
【０００６】書き込みアドレス発生回路１８は、連続す
るアドレスを一定の周期で発生し、書き込みバッファ１
２からバッファＲＡＭ６へ書き込まれるＣＤ−ＲＯＭデ
ータの書き込みアドレスを指定する。先頭アドレス発生
回路１９は、各セクタの先頭がバッファＲＡＭ６に書き
込まれるときのアドレスを書き込みアドレス発生回路１
８から取り込み、１セクタ分のＣＤ−ＲＯＭデータの書
き込みが完了するまで保持した後、第１のデータバス１
６へ送出する。また、先頭アドレスは、後述する転送ア
ドレス発生回路２１のプリセットデータを生成するよう
に、第２のデータバス１７から制御マイコン７へ転送さ
れる。エラー訂正回路２０は、第２のデータバス１６へ
送出された先頭アドレスデータを取り込み、そのデータ
に基づいてバッファＲＡＭ６に書き込まれたＣＤ−ＲＯ
Ｍデータを順次読み出し、ユーザデータ内に設定される
エラー検出コード（ＥＤＣ）及びエラー訂正コード（Ｅ
ＣＣ）に基づいて符号エラーを検出して訂正する。ここ
で、所定の訂正処理が完了したデータは、再びバッファ
ＲＡＭ６へ書き込まれる。
るアドレスを一定の周期で発生し、書き込みバッファ１
２からバッファＲＡＭ６へ書き込まれるＣＤ−ＲＯＭデ
ータの書き込みアドレスを指定する。先頭アドレス発生
回路１９は、各セクタの先頭がバッファＲＡＭ６に書き
込まれるときのアドレスを書き込みアドレス発生回路１
８から取り込み、１セクタ分のＣＤ−ＲＯＭデータの書
き込みが完了するまで保持した後、第１のデータバス１
６へ送出する。また、先頭アドレスは、後述する転送ア
ドレス発生回路２１のプリセットデータを生成するよう
に、第２のデータバス１７から制御マイコン７へ転送さ
れる。エラー訂正回路２０は、第２のデータバス１６へ
送出された先頭アドレスデータを取り込み、そのデータ
に基づいてバッファＲＡＭ６に書き込まれたＣＤ−ＲＯ
Ｍデータを順次読み出し、ユーザデータ内に設定される
エラー検出コード（ＥＤＣ）及びエラー訂正コード（Ｅ
ＣＣ）に基づいて符号エラーを検出して訂正する。ここ
で、所定の訂正処理が完了したデータは、再びバッファ
ＲＡＭ６へ書き込まれる。
【０００７】転送アドレス発生回路２１は、読み出しを
開始すべきＣＤ−ＲＯＭデータが書き込まれたバッファ
ＲＡＭ６のアドレスに対応したプリセットデータをロー
ドし、転送トリガ発生回路２２からの指示に応答して、
プリセットデータに対応するアドレスを先頭として連続
するアドレスを一定の周期で発生する。ここで発生する
アドレスは、第１のデータバス１６からバッファＲＡＭ
６に送られ、エラー訂正処理を終えたＣＤ−ＲＯＭデー
タの読み出しアドレスを指定する。転送バイトカウンタ
２３は、バッファＲＡＭ６から読み出すべきＣＤ−ＲＯ
Ｍデータのバイト数を示すデータをプリセットデータと
してロードした後、バッファＲＡＭ６からＣＤ−ＲＯＭ
データが読み出される毎にダウンカウントし、所定の数
のカウントを完了した時点で転送トリガ発生回路２２に
停止指示を与える。転送バッファ２４は、転送アドレス
発生回路２１が発生するアドレスに従って読み出された
ＣＤ−ＲＯＭデータを第１のデータバス１６を通して取
り込み、ホストコンピュータへ転送する。転送アドレス
発生回路２１及び転送バイトカウンタ２３にロードされ
るプリセットデータについては、先頭アドレス発生回路
１９から転送された先頭アドレス及びホストコンピュー
タから与えられる転送指示に基づいて制御マイコン７で
生成される。
開始すべきＣＤ−ＲＯＭデータが書き込まれたバッファ
ＲＡＭ６のアドレスに対応したプリセットデータをロー
ドし、転送トリガ発生回路２２からの指示に応答して、
プリセットデータに対応するアドレスを先頭として連続
するアドレスを一定の周期で発生する。ここで発生する
アドレスは、第１のデータバス１６からバッファＲＡＭ
６に送られ、エラー訂正処理を終えたＣＤ−ＲＯＭデー
タの読み出しアドレスを指定する。転送バイトカウンタ
２３は、バッファＲＡＭ６から読み出すべきＣＤ−ＲＯ
Ｍデータのバイト数を示すデータをプリセットデータと
してロードした後、バッファＲＡＭ６からＣＤ−ＲＯＭ
データが読み出される毎にダウンカウントし、所定の数
のカウントを完了した時点で転送トリガ発生回路２２に
停止指示を与える。転送バッファ２４は、転送アドレス
発生回路２１が発生するアドレスに従って読み出された
ＣＤ−ＲＯＭデータを第１のデータバス１６を通して取
り込み、ホストコンピュータへ転送する。転送アドレス
発生回路２１及び転送バイトカウンタ２３にロードされ
るプリセットデータについては、先頭アドレス発生回路
１９から転送された先頭アドレス及びホストコンピュー
タから与えられる転送指示に基づいて制御マイコン７で
生成される。
【０００８】動作制御回路２５は、同期信号検出回路１
４から出力されるタイミング信号に基づき、エラー訂正
回路２０によるエラー訂正処理が完了するまでの期間を
計測し、動作完了を示すタイミング信号を発生する。エ
ラー訂正回路２０によるエラー訂正処理は、バッファＲ
ＡＭ６から１セクタ分のＣＤ−ＲＯＭデータを取り込ん
だ後にエラー訂正回路２０内部で行われ、その間バッフ
ァＲＡＭ６には、次のセクタのＣＤ−ＲＯＭデータの書
き込みが行われる。割り込み指示発生回路２６は、動作
制御回路２５からのタイミング信号、あるいは転送バイ
トカウンタ２３の停止指示を受け、制御マイコン７へ割
り込み指示を送信する。アナログ信号処理部３やデジタ
ル信号処理部４の動作制御を時分割処理で行っている制
御マイコン７は、割り込み指示発生回路２６からの割り
込み指示に応答し、それまでの処理動作を一旦中断して
ＣＤ−ＲＯＭデコーダ５に次の処理動作を実行させる。
例えば、割り込み指示発生回路２６からの割り込み指示
に応答し、他の処理動作を中断して転送トリガ発生回路
２２を起動させ、バッファＲＡＭ６からホストコンピュ
ータへのデータの転送を開始させるようにしている。
４から出力されるタイミング信号に基づき、エラー訂正
回路２０によるエラー訂正処理が完了するまでの期間を
計測し、動作完了を示すタイミング信号を発生する。エ
ラー訂正回路２０によるエラー訂正処理は、バッファＲ
ＡＭ６から１セクタ分のＣＤ−ＲＯＭデータを取り込ん
だ後にエラー訂正回路２０内部で行われ、その間バッフ
ァＲＡＭ６には、次のセクタのＣＤ−ＲＯＭデータの書
き込みが行われる。割り込み指示発生回路２６は、動作
制御回路２５からのタイミング信号、あるいは転送バイ
トカウンタ２３の停止指示を受け、制御マイコン７へ割
り込み指示を送信する。アナログ信号処理部３やデジタ
ル信号処理部４の動作制御を時分割処理で行っている制
御マイコン７は、割り込み指示発生回路２６からの割り
込み指示に応答し、それまでの処理動作を一旦中断して
ＣＤ−ＲＯＭデコーダ５に次の処理動作を実行させる。
例えば、割り込み指示発生回路２６からの割り込み指示
に応答し、他の処理動作を中断して転送トリガ発生回路
２２を起動させ、バッファＲＡＭ６からホストコンピュ
ータへのデータの転送を開始させるようにしている。
【０００９】以上のＣＤ−ＲＯＭシステムにおいては、
各セクタ毎のヘッダ情報が繰り返し取り出されて制御マ
イコン７へ取り込まれ、そのヘッダ情報の中のアドレス
情報によってホストコンピュータ側が要求しているセク
タが検出されることになる。
各セクタ毎のヘッダ情報が繰り返し取り出されて制御マ
イコン７へ取り込まれ、そのヘッダ情報の中のアドレス
情報によってホストコンピュータ側が要求しているセク
タが検出されることになる。
【００１０】
【発明が解決しようとする課題】各種のＣＤ−ＲＯＭデ
ータフォーマットの中で、ＣＤ−ＲＯＭ ＸＡ規格やＣ
Ｄ−Ｉで採用されているモード２フォーマットの場合、
エラー検出／訂正符号はヘッダを対象としていない。こ
のため、ＣＤ−ＲＯＭデコーダ５によるエラー訂正処理
の段階においては、ヘッダがエラーに対して保護されお
らず、ユーザデータと比較して信頼性が劣っている。そ
こで制御マイコン６では、エラーフラグレジスタ１５か
ら転送されるエラーフラグを参照し、ヘッダ情報が正し
いかどうかを判定した上でＣＤ−ＲＯＭデコーダ５に動
作指示を与えている。
ータフォーマットの中で、ＣＤ−ＲＯＭ ＸＡ規格やＣ
Ｄ−Ｉで採用されているモード２フォーマットの場合、
エラー検出／訂正符号はヘッダを対象としていない。こ
のため、ＣＤ−ＲＯＭデコーダ５によるエラー訂正処理
の段階においては、ヘッダがエラーに対して保護されお
らず、ユーザデータと比較して信頼性が劣っている。そ
こで制御マイコン６では、エラーフラグレジスタ１５か
ら転送されるエラーフラグを参照し、ヘッダ情報が正し
いかどうかを判定した上でＣＤ−ＲＯＭデコーダ５に動
作指示を与えている。
【００１１】しかしながら、制御マイコン６において
は、アナログ信号処理部３及びデジタル信号処理部４の
動作制御と並行して、ヘッダ情報の判定やアドレス情報
の検出が行われるため、制御マイコン７の負担が大きく
なっている。特に、ヘッダにエラーが含まれているよう
な場合には、正しい情報を推定することが必要となり、
制御マイコン７の負担はさらに増大する。従って、制御
マイコン７の制御動作を高速化することが困難であり、
ＣＤ−ＲＯＭデコーダ５で取り扱えるデータ量が制限さ
れる。
は、アナログ信号処理部３及びデジタル信号処理部４の
動作制御と並行して、ヘッダ情報の判定やアドレス情報
の検出が行われるため、制御マイコン７の負担が大きく
なっている。特に、ヘッダにエラーが含まれているよう
な場合には、正しい情報を推定することが必要となり、
制御マイコン７の負担はさらに増大する。従って、制御
マイコン７の制御動作を高速化することが困難であり、
ＣＤ−ＲＯＭデコーダ５で取り扱えるデータ量が制限さ
れる。
【００１２】そこで本発明は、動作制御用のマイコンの
負担を低減し、高機能で使い勝手のよいＣＤ−ＲＯＭデ
コーダの提供を目的とする。
負担を低減し、高機能で使い勝手のよいＣＤ−ＲＯＭデ
コーダの提供を目的とする。
【００１３】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、ディスク媒体から読み出されるデジタルデータに対
し、データに含まれる誤りの訂正処理を施してコンピュ
ータ機器側へ転送するＣＤ−ＲＯＭデコーダにおいて、
ディスク媒体から一定の周期で連続して読み出される複
数種類のデータから規則性を有する特定データを選択し
て取り出す手段と、取り出された特定データが少なくと
も１周期前の特定データに対して所定の規則性が維持さ
れているか否かを判定する手段と、上記特定データに対
して少なくとも１周期後のデータを予測して上記規則性
を維持できる補正データを生成する手段と、データの誤
りによって上記特定データの規則性が維持されないと
き、誤りを含む上記特定データ上記補正データに置き換
えて出力する手段と、を備えたことにある。
解決するために成されたもので、その特徴とするところ
は、ディスク媒体から読み出されるデジタルデータに対
し、データに含まれる誤りの訂正処理を施してコンピュ
ータ機器側へ転送するＣＤ−ＲＯＭデコーダにおいて、
ディスク媒体から一定の周期で連続して読み出される複
数種類のデータから規則性を有する特定データを選択し
て取り出す手段と、取り出された特定データが少なくと
も１周期前の特定データに対して所定の規則性が維持さ
れているか否かを判定する手段と、上記特定データに対
して少なくとも１周期後のデータを予測して上記規則性
を維持できる補正データを生成する手段と、データの誤
りによって上記特定データの規則性が維持されないと
き、誤りを含む上記特定データ上記補正データに置き換
えて出力する手段と、を備えたことにある。
【００１４】
【作用】本発明によれば、所定の規則に従って連続する
データについて、その規則性が維持されなかったとき、
制御用のマイコンの指示に関係なく、そのデータの規則
性を維持できるような補正データが置き換えられて出力
される。このため、マイコンにはＣＤ−ＲＯＭデコーダ
から常に正しい連続データが入力されることになり、こ
の連続データに対してエラーの検出を行う必要がなくな
る。従って、ヘッダ情報に関するエラー検出動作の分だ
け制御用のマイコンの負担が軽減される。
データについて、その規則性が維持されなかったとき、
制御用のマイコンの指示に関係なく、そのデータの規則
性を維持できるような補正データが置き換えられて出力
される。このため、マイコンにはＣＤ−ＲＯＭデコーダ
から常に正しい連続データが入力されることになり、こ
の連続データに対してエラーの検出を行う必要がなくな
る。従って、ヘッダ情報に関するエラー検出動作の分だ
け制御用のマイコンの負担が軽減される。
【００１５】
【実施例】図１は、本発明の第１の実施例を示すブロッ
ク図で、ＣＤ−ＲＯＭデコーダのアドレス情報判定部の
構成を示す。アドレス情報レジスタ３１は、ＣＤ−ＲＯ
Ｍデータのセクタ毎に付された４バイトのヘッダ情報の
内、分、秒及びフレーム番号を表す３バイトのアドレス
情報を取り込んで記憶する。このアドレス情報は、各バ
イトが２進化１０進数(BCD：Binary Coded Decimal)で
表されており、７５フレーム毎に１秒ずつ桁上げされ、
さらに６０秒（４５００フレーム）毎に１分ずつ桁上げ
される。加算器３２は、アドレス情報レジスタ３１また
は最終アドレス情報レジスタ３３からアドレス情報を読
み出し、そのアドレス情報に「１」を加算して出力す
る。最終アドレス情報レジスタ３３は、加算器３２から
出力されるアドレス情報を取り込んで記憶する。この最
終アドレス情報レジスタ３３に加算器３２から出力され
るアドレス情報が取り込まれると、アドレス情報レジス
タ３１には次のアドレス情報が取り込まれる。選択回路
３４は、アドレス情報レジスタ３１及び最終アドレス情
報レジスタ３３から読み出されるアドレス情報を受け取
り、何れか一方を選択して出力する。比較回路３５は、
各レジスタ３１、３３から読み出されるアドレス情報を
受け取り、互いの情報の内容が一致するかどうかを判定
して、その結果に対応した制御パルスを発生する。この
制御パルスは選択回路３４に与えられ、各レジスタ３
１、３３に記憶されたアドレス情報が一致するときには
アドレス情報レジスタ３１のアドレス情報が選択され、
一致しないときには最終アドレス情報レジスタ３３のア
ドレス情報が選択されて出力される。同時に、選択パル
スは加算器３２にも与えられ、各レジスタ３１、３３に
記憶されたアドレス情報が一致するときにはアドレス情
報レジスタ３１のアドレス情報が取り込まれ、一致しな
いときには最終アドレス情報レジスタ３３のアドレス情
報が取り込まれる。
ク図で、ＣＤ−ＲＯＭデコーダのアドレス情報判定部の
構成を示す。アドレス情報レジスタ３１は、ＣＤ−ＲＯ
Ｍデータのセクタ毎に付された４バイトのヘッダ情報の
内、分、秒及びフレーム番号を表す３バイトのアドレス
情報を取り込んで記憶する。このアドレス情報は、各バ
イトが２進化１０進数(BCD：Binary Coded Decimal)で
表されており、７５フレーム毎に１秒ずつ桁上げされ、
さらに６０秒（４５００フレーム）毎に１分ずつ桁上げ
される。加算器３２は、アドレス情報レジスタ３１また
は最終アドレス情報レジスタ３３からアドレス情報を読
み出し、そのアドレス情報に「１」を加算して出力す
る。最終アドレス情報レジスタ３３は、加算器３２から
出力されるアドレス情報を取り込んで記憶する。この最
終アドレス情報レジスタ３３に加算器３２から出力され
るアドレス情報が取り込まれると、アドレス情報レジス
タ３１には次のアドレス情報が取り込まれる。選択回路
３４は、アドレス情報レジスタ３１及び最終アドレス情
報レジスタ３３から読み出されるアドレス情報を受け取
り、何れか一方を選択して出力する。比較回路３５は、
各レジスタ３１、３３から読み出されるアドレス情報を
受け取り、互いの情報の内容が一致するかどうかを判定
して、その結果に対応した制御パルスを発生する。この
制御パルスは選択回路３４に与えられ、各レジスタ３
１、３３に記憶されたアドレス情報が一致するときには
アドレス情報レジスタ３１のアドレス情報が選択され、
一致しないときには最終アドレス情報レジスタ３３のア
ドレス情報が選択されて出力される。同時に、選択パル
スは加算器３２にも与えられ、各レジスタ３１、３３に
記憶されたアドレス情報が一致するときにはアドレス情
報レジスタ３１のアドレス情報が取り込まれ、一致しな
いときには最終アドレス情報レジスタ３３のアドレス情
報が取り込まれる。
【００１６】最終アドレス情報レジスタ３３に記憶され
るアドレス情報は、同じタイミングでアドレス情報レジ
スタ３１に記憶されるアドレス情報に対して１セクタ分
ずれているが、「１」が加算されていることから、符号
エラーがなければ、それぞれのレジスタ３１、３３に記
憶されるアドレス情報は一致する。ところが、符号エラ
ーが生じていると、アドレス情報レジスタ３１に記憶さ
れるアドレス情報が不連続となるのに対し、同じタイミ
ングで最終アドレス情報レジスタ３３に記憶されるアド
レス情報は連続となることから、それぞれのレジスタ３
１、３３に記憶されるアドレス情報が一致しなくなる。
例えば図２に示すように、アドレス情報レジスタ３１に
入力されるアドレス情報が符号エラーによって「03:15:7
3」の次に「03:15:74」となるべきところ「03:15:A7」のよう
になったとしとても、最終アドレス情報レジスタ３３に
入力されるアドレス情報は「03:15:73」の次には「03:15:7
4」となり、規則性が維持される。そこで、２つのレジス
タ３１、３３から読み出されるアドレス情報が一致しな
いときには、アドレス情報レジスタ３１に記憶されたア
ドレス情報が符号エラーを含んでいると判断され、比較
回路３５は、選択回路３４に最終アドレス情報レジスタ
３３から読み出されるアドレス情報を選択させる。同時
に、アドレス情報レジスタ３１に記憶されたアドレス情
報が符号エラーを含んでいるときには、アドレス情報レ
ジスタ３１のアドレス情報に換えて、最終アドレス情報
レジスタ３３に記憶されたアドレス情報が加算器３２に
取り込まれる。これにより、次に加算器３２から最終ア
ドレス情報レジスタ３３に取り込まれるアドレス情報の
規則性が維持される。例えば、図２に示すように、アド
レス情報レジスタ３１に記憶されたアドレス情報が「03:
15:A7」のときには、最終アドレス情報レジスタ３３に記
憶された「03:15:74」なるアドレス情報が加算器３２に取
り込まれ、「１」が加算されて「03:16:00」なるアドレス
情報が最終アドレス情報レジスタ３３に記憶さるえる。
るアドレス情報は、同じタイミングでアドレス情報レジ
スタ３１に記憶されるアドレス情報に対して１セクタ分
ずれているが、「１」が加算されていることから、符号
エラーがなければ、それぞれのレジスタ３１、３３に記
憶されるアドレス情報は一致する。ところが、符号エラ
ーが生じていると、アドレス情報レジスタ３１に記憶さ
れるアドレス情報が不連続となるのに対し、同じタイミ
ングで最終アドレス情報レジスタ３３に記憶されるアド
レス情報は連続となることから、それぞれのレジスタ３
１、３３に記憶されるアドレス情報が一致しなくなる。
例えば図２に示すように、アドレス情報レジスタ３１に
入力されるアドレス情報が符号エラーによって「03:15:7
3」の次に「03:15:74」となるべきところ「03:15:A7」のよう
になったとしとても、最終アドレス情報レジスタ３３に
入力されるアドレス情報は「03:15:73」の次には「03:15:7
4」となり、規則性が維持される。そこで、２つのレジス
タ３１、３３から読み出されるアドレス情報が一致しな
いときには、アドレス情報レジスタ３１に記憶されたア
ドレス情報が符号エラーを含んでいると判断され、比較
回路３５は、選択回路３４に最終アドレス情報レジスタ
３３から読み出されるアドレス情報を選択させる。同時
に、アドレス情報レジスタ３１に記憶されたアドレス情
報が符号エラーを含んでいるときには、アドレス情報レ
ジスタ３１のアドレス情報に換えて、最終アドレス情報
レジスタ３３に記憶されたアドレス情報が加算器３２に
取り込まれる。これにより、次に加算器３２から最終ア
ドレス情報レジスタ３３に取り込まれるアドレス情報の
規則性が維持される。例えば、図２に示すように、アド
レス情報レジスタ３１に記憶されたアドレス情報が「03:
15:A7」のときには、最終アドレス情報レジスタ３３に記
憶された「03:15:74」なるアドレス情報が加算器３２に取
り込まれ、「１」が加算されて「03:16:00」なるアドレス
情報が最終アドレス情報レジスタ３３に記憶さるえる。
【００１７】以上の構成によれば、入力されるアドレス
情報が符号エラーにより規則性を失ったときでも、その
アドレス情報に代えて、１セクタ前のアドレス情報から
生成される規則性が維持された補正用のアドレス情報が
出力され、符号エラーが訂正されたことになる。尚、符
号エラーを含むアドレス情報が連続して入力されると、
続けて最終アドレス情報レジスタ３３からアドレス情報
が読み出されることになるが、長期間符号エラーが続く
場合には、その他のデータ処理の信頼性が保てなくなる
ため、所定の数だけ符号エラーが続いたときには、デー
タ処理を停止する割り込み信号を発生するように構成す
ればよい。その場合には、比較回路３４の出力する制御
パルスに応答してカウント動作するカウンタを設け、そ
のカウンタのカウント値に従って割り込み信号を発生で
きるようにする。
情報が符号エラーにより規則性を失ったときでも、その
アドレス情報に代えて、１セクタ前のアドレス情報から
生成される規則性が維持された補正用のアドレス情報が
出力され、符号エラーが訂正されたことになる。尚、符
号エラーを含むアドレス情報が連続して入力されると、
続けて最終アドレス情報レジスタ３３からアドレス情報
が読み出されることになるが、長期間符号エラーが続く
場合には、その他のデータ処理の信頼性が保てなくなる
ため、所定の数だけ符号エラーが続いたときには、デー
タ処理を停止する割り込み信号を発生するように構成す
ればよい。その場合には、比較回路３４の出力する制御
パルスに応答してカウント動作するカウンタを設け、そ
のカウンタのカウント値に従って割り込み信号を発生で
きるようにする。
【００１８】図３は、本発明の第２の実施例を示すブロ
ック図で、ＣＤ−ＲＯＭデコーダのモード識別コード判
定部の構成を示す。モード情報レジスタ４１は、ＣＤ−
ＲＯＭデータのセクタ毎に付された４バイトのヘッダ情
報の内、１セクタ内のデータフォーマットを決定する１
バイトのモード識別コードを取り込んで記憶する。この
モード識別コードは、８バイトの未使用エリアを有する
モード１と、モード１の未使用エリアに代えてサブヘッ
ダが定義されるモード２とを区別するもので、少なくと
もディスクの一定の範囲内では同一のコードが付され
る。最終モード情報レジスタ４２は、モード情報レジス
タ４１から読み出されるモード識別コードを取り込んで
記憶する。ここで、モード情報レジスタ４１からモード
識別コードが読み出されると、モード情報レジスタ４１
には次のモード識別コードが取り込まれる。選択回路４
３は、モード情報レジスタ４１及び最終モード情報レジ
スタ４２から読み出されるモード識別コードを受け取
り、何れか一方を選択して出力する。比較回路４４は、
各レジスタ４１、４２から読み出されるモード識別コー
ドを受け取り、互いの情報の内容が一致するかどうかを
判定して、その結果に対応した制御パルスを発生する。
この制御パルスは選択回路４３に与えられ、各レジスタ
４１、４２に記憶されたモード識別コードが一致すると
きにはモード情報レジスタ４１のモード識別コードが選
択され、一致しないときには最終モード情報レジスタ４
２のモード識別コードが選択されて出力される。同時
に、選択パルスは最終モード情報レジスタ４２にも与え
られ、各レジスタ４１、４２に記憶されたモード識別コ
ードが一致しないときにはモード情報レジスタ４１から
のモード識別コードの取り込みが停止される。
ック図で、ＣＤ−ＲＯＭデコーダのモード識別コード判
定部の構成を示す。モード情報レジスタ４１は、ＣＤ−
ＲＯＭデータのセクタ毎に付された４バイトのヘッダ情
報の内、１セクタ内のデータフォーマットを決定する１
バイトのモード識別コードを取り込んで記憶する。この
モード識別コードは、８バイトの未使用エリアを有する
モード１と、モード１の未使用エリアに代えてサブヘッ
ダが定義されるモード２とを区別するもので、少なくと
もディスクの一定の範囲内では同一のコードが付され
る。最終モード情報レジスタ４２は、モード情報レジス
タ４１から読み出されるモード識別コードを取り込んで
記憶する。ここで、モード情報レジスタ４１からモード
識別コードが読み出されると、モード情報レジスタ４１
には次のモード識別コードが取り込まれる。選択回路４
３は、モード情報レジスタ４１及び最終モード情報レジ
スタ４２から読み出されるモード識別コードを受け取
り、何れか一方を選択して出力する。比較回路４４は、
各レジスタ４１、４２から読み出されるモード識別コー
ドを受け取り、互いの情報の内容が一致するかどうかを
判定して、その結果に対応した制御パルスを発生する。
この制御パルスは選択回路４３に与えられ、各レジスタ
４１、４２に記憶されたモード識別コードが一致すると
きにはモード情報レジスタ４１のモード識別コードが選
択され、一致しないときには最終モード情報レジスタ４
２のモード識別コードが選択されて出力される。同時
に、選択パルスは最終モード情報レジスタ４２にも与え
られ、各レジスタ４１、４２に記憶されたモード識別コ
ードが一致しないときにはモード情報レジスタ４１から
のモード識別コードの取り込みが停止される。
【００１９】最終モード情報レジスタ４２に記憶される
モード識別コードは、同じタイミングでモード情報レジ
スタ４１に記憶されるモード識別コードに対して１セク
タ分ずれているが、モード識別コードが同じコードを繰
り返すことから、符号エラーがなければ、それぞれのレ
ジスタ３１、３３に記憶されるアドレス情報は一致す
る。ところが、符号エラーが生じていると、モード情報
レジスタ４１に記憶されるモード識別コードが変わるの
に対し、同じタイミングで最終モード情報レジスタ４２
に記憶されるモード識別コードは変わらないことから、
それぞれのレジスタ４１、４２に記憶されるモード識別
コードが一致しなくなる。例えば図４に示すように、モ
ード情報レジスタ４１に入力されるモード識別コードが
途中で「２」から「Ｘ」（Ｘは２以外の数値）に変わったと
きでも、最終モード情報レジスタ４２に入力されるモー
ド識別コードは、「２」のまま維持される。そこで、２つ
のレジスタ４１、４２から読み出されるモード識別コー
ドが一致しないときには、モード情報レジスタ４１に記
憶されたモード識別コードが符号エラーを含んでいると
判断され、比較回路４４は選択回路４３に最終モード情
報レジスタ４２から読み出されるモード識別コードを選
択させる。また、モード情報レジスタ４１に記憶された
モード識別コードが符号エラーを含んでいるときには、
最終モード情報レジスタ４２にモード識別コードが取り
込まれることはなく、１セクタ前のモード識別コードが
維持される。
モード識別コードは、同じタイミングでモード情報レジ
スタ４１に記憶されるモード識別コードに対して１セク
タ分ずれているが、モード識別コードが同じコードを繰
り返すことから、符号エラーがなければ、それぞれのレ
ジスタ３１、３３に記憶されるアドレス情報は一致す
る。ところが、符号エラーが生じていると、モード情報
レジスタ４１に記憶されるモード識別コードが変わるの
に対し、同じタイミングで最終モード情報レジスタ４２
に記憶されるモード識別コードは変わらないことから、
それぞれのレジスタ４１、４２に記憶されるモード識別
コードが一致しなくなる。例えば図４に示すように、モ
ード情報レジスタ４１に入力されるモード識別コードが
途中で「２」から「Ｘ」（Ｘは２以外の数値）に変わったと
きでも、最終モード情報レジスタ４２に入力されるモー
ド識別コードは、「２」のまま維持される。そこで、２つ
のレジスタ４１、４２から読み出されるモード識別コー
ドが一致しないときには、モード情報レジスタ４１に記
憶されたモード識別コードが符号エラーを含んでいると
判断され、比較回路４４は選択回路４３に最終モード情
報レジスタ４２から読み出されるモード識別コードを選
択させる。また、モード情報レジスタ４１に記憶された
モード識別コードが符号エラーを含んでいるときには、
最終モード情報レジスタ４２にモード識別コードが取り
込まれることはなく、１セクタ前のモード識別コードが
維持される。
【００２０】以上の構成によれば、入力されるモード識
別コードが符号エラーにより変化したときでも、そのモ
ード識別コードに代えて、１セクタ前のモード識別コー
ドが出力されるため、符号エラーは訂正される。図５
は、図１のアドレス情報判定部及び図３のモード識別コ
ード判定部を有するＣＤ−ＲＯＭデコーダの構成を示す
ブロック図である。この図において、ディスクランブル
回路１１、エラー訂正回路２０等、アドレス情報判定部
及びモード識別コード判定部以外は図８と同一であり、
それぞれ同一符号で示される。
別コードが符号エラーにより変化したときでも、そのモ
ード識別コードに代えて、１セクタ前のモード識別コー
ドが出力されるため、符号エラーは訂正される。図５
は、図１のアドレス情報判定部及び図３のモード識別コ
ード判定部を有するＣＤ−ＲＯＭデコーダの構成を示す
ブロック図である。この図において、ディスクランブル
回路１１、エラー訂正回路２０等、アドレス情報判定部
及びモード識別コード判定部以外は図８と同一であり、
それぞれ同一符号で示される。
【００２１】ディスクランブル回路１１に入力されるＣ
Ｄ−ＲＯＭデータは、ディスクランブル処理された後、
ユーザデータが書き込みバッファ１２から第１のデータ
バス１６を通してバッファＲＡＭ６に書き込まれ、ヘッ
ダがアドレス情報レジスタ３１及びモード情報レジスタ
４１にそれぞれ取り込まれる。アドレス情報レジスタ４
１は、加算器３２、最終アドレス情報レジスタ３３、選
択回路３４及び比較回路３５と共にアドレス情報判定部
を構成する。また、モード情報レジスタ４１は、最終モ
ード情報レジスタ４２、選択回路４３及び比較回路４４
と共にモード識別コード判定部を構成する。これらアド
レス情報判定部及びモード識別コード判定部の比較回路
３５、４４の出力は、それぞれ選択制御回路３０に与え
られ、各選択回路３４、４３の選択制御に用いられる。
また、エラーフラグレジスタ１５からエラーフラグがセ
ットされているかどうかを示す制御信号が、比較回路３
５、４４の出力と併せて選択制御回路３０に入力され、
選択回路３４、４３が選択制御される。この選択制御
は、エラーフラグがセットされているときには最終アド
レス情報レジスタ３３のアドレス情報と最終モード情報
レジスタ４２のモード識別コードとを選択し、リセット
されているときにはアドレス情報レジスタ３１のアドレ
ス情報とモード情報レジスタ４１のモード識別コードと
を選択して第２のデータバス１７へ出力するように行わ
れる。また、エラーフラグレジスタ１５からの制御信号
により、各選択回路３４、４３をそれぞれ別々に選択制
御することも可能である。
Ｄ−ＲＯＭデータは、ディスクランブル処理された後、
ユーザデータが書き込みバッファ１２から第１のデータ
バス１６を通してバッファＲＡＭ６に書き込まれ、ヘッ
ダがアドレス情報レジスタ３１及びモード情報レジスタ
４１にそれぞれ取り込まれる。アドレス情報レジスタ４
１は、加算器３２、最終アドレス情報レジスタ３３、選
択回路３４及び比較回路３５と共にアドレス情報判定部
を構成する。また、モード情報レジスタ４１は、最終モ
ード情報レジスタ４２、選択回路４３及び比較回路４４
と共にモード識別コード判定部を構成する。これらアド
レス情報判定部及びモード識別コード判定部の比較回路
３５、４４の出力は、それぞれ選択制御回路３０に与え
られ、各選択回路３４、４３の選択制御に用いられる。
また、エラーフラグレジスタ１５からエラーフラグがセ
ットされているかどうかを示す制御信号が、比較回路３
５、４４の出力と併せて選択制御回路３０に入力され、
選択回路３４、４３が選択制御される。この選択制御
は、エラーフラグがセットされているときには最終アド
レス情報レジスタ３３のアドレス情報と最終モード情報
レジスタ４２のモード識別コードとを選択し、リセット
されているときにはアドレス情報レジスタ３１のアドレ
ス情報とモード情報レジスタ４１のモード識別コードと
を選択して第２のデータバス１７へ出力するように行わ
れる。また、エラーフラグレジスタ１５からの制御信号
により、各選択回路３４、４３をそれぞれ別々に選択制
御することも可能である。
【００２２】従って、ディスクランブル回路１１から出
力される段階においてアドレス情報及びモード識別コー
ドに符号エラーが含まれていたとしても、第２のデータ
バス１７へ出力される段階ではエラー訂正が成されてお
り、正しいアドレス情報及びモード識別コードが制御マ
イコン７に転送される。
力される段階においてアドレス情報及びモード識別コー
ドに符号エラーが含まれていたとしても、第２のデータ
バス１７へ出力される段階ではエラー訂正が成されてお
り、正しいアドレス情報及びモード識別コードが制御マ
イコン７に転送される。
【００２３】
【発明の効果】本発明によれば、ＣＤ−ＲＯＭデコーダ
においてヘッダ情報の符号エラーが検出されると同時
に、訂正されるため、このＣＤ−ＲＯＭデコーダの動作
を制御する制御マイコンへ常に正しいヘッダ情報を転送
することができる。従って、制御マイコン側でヘッダ情
報の判定を行う必要がなくなり、制御マイコンの負担を
軽減することができ、ＣＤ−ＲＯＭデコーダをホストコ
ンピュータからの指示に迅速に対応させることができ
る。また、ＣＤ−ＲＯＭシステムの応用製品において
も、制御マイコンの開発が容易になり、汎用性を向上す
ることができる。
においてヘッダ情報の符号エラーが検出されると同時
に、訂正されるため、このＣＤ−ＲＯＭデコーダの動作
を制御する制御マイコンへ常に正しいヘッダ情報を転送
することができる。従って、制御マイコン側でヘッダ情
報の判定を行う必要がなくなり、制御マイコンの負担を
軽減することができ、ＣＤ−ＲＯＭデコーダをホストコ
ンピュータからの指示に迅速に対応させることができ
る。また、ＣＤ−ＲＯＭシステムの応用製品において
も、制御マイコンの開発が容易になり、汎用性を向上す
ることができる。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】アドレス情報判定部の動作を説明するタイミン
グ図である。
グ図である。
【図３】本発明の第２の実施例を示すブロック図であ
る。
る。
【図４】モード識別コード判定部の動作を説明するタイ
ミング図である。
ミング図である。
【図５】アドレス情報判定部及びモード識別コード判定
部を備えたＣＤ−ＲＯＭデコーダのブロック図である。
部を備えたＣＤ−ＲＯＭデコーダのブロック図である。
【図６】ＣＤ−ＲＯＭシステムの構成を示すブロック図
である。
である。
【図７】ＣＤ−ＲＯＭデータのフォーマットを示す図で
ある。
ある。
【図８】従来のＣＤ−ＲＯＭデコーダの構成を示すブロ
ック図である。
ック図である。
１ コンパクトディスク ２ ピックアップ部 ３ アナログ信号処理部 ４ デジタル信号処理部 ５ ＣＤ−ＲＯＭデコーダ ６ バッファＲＡＭ ７ 制御マイコン １１ ディスクランブル回路 １２ 書き込みバッファ １３ ヘッダレジスタ １４ 同期信号検出回路 １５ エラーフラグレジスタ １６ 第１のデータバス １７ 第２のデータバス １８ 書き込みアドレス発生回路 １９ 先頭アドレス発生回路 ２０ エラー訂正回路 ２１ 転送アドレス発生回路 ２２ 転送トリガ発生回路 ２３ 転送バイトカウンタ ２４ 転送バッファ ２５ 動作制御回路 ２６ 割り込み指示発生回路 ３０ 選択制御回路 ３１ アドレス情報レジスタ ３２ 加算器 ３３ 最終アドレス情報レジスタ ３４ 選択回路 ３５ 比較回路 ４１ モード情報レジスタ ４２ 最終モード情報レジスタ ４３ 選択回路 ４４ 比較回路
Claims (4)
- 【請求項１】 ディスク媒体から読み出されるデジタル
データに対し、データに含まれる誤りの訂正処理を施し
てコンピュータ機器側へ転送するＣＤ−ＲＯＭデコーダ
において、ディスク媒体から一定の周期で連続して読み
出される複数種類のデータから規則性を有する特定デー
タを選択して取り出す手段と、取り出された特定データ
が少なくとも１周期前の特定データに対して所定の規則
性が維持されているか否かを判定する手段と、上記特定
データに対して少なくとも１周期後のデータを予測して
上記規則性を維持できる補正データを生成する手段と、
データの誤りによって上記特定データの規則性が維持さ
れないとき、誤りを含む上記特定データを上記補正デー
タに置き換えて出力する手段と、を備えたことを特徴と
するＣＤ−ＲＯＭデコーダ。 - 【請求項２】 ディスク媒体から読み出されるデジタル
データに対し、データに含まれる誤りの訂正処理を施し
てコンピュータ機器側へ転送するＣＤ−ＲＯＭデコーダ
において、ディスク媒体から一定の周期で連続して読み
出される複数種類のデータから規則性を有する特定デー
タを選択して取り出す手段と、上記特定データに対して
少なくとも１周期後のデータを予測して上記規則性を維
持できる補正データを生成する手段と、上記デジタルデ
ータに誤りが含まれていることを示すエラーフラグに応
答し、誤りを含む上記特定データを上記補正データに置
き換える手段と、を備えたことを特徴とするＣＤ−ＲＯ
Ｍデコーダ。 - 【請求項３】 ディスク媒体から読み出されるデジタル
データに対し、データに含まれる誤りの訂正処理を施し
てコンピュータ機器側へ転送するＣＤ−ＲＯＭデコーダ
において、ディスク媒体から一定の周期で連続して読み
出される複数種類のデータから一定の規則で変化する特
定データを取り出して記憶する第１のレジスタと、この
第１のレジスタに記憶された特定データに対して一定の
演算処理を施して少なくとも１周期後の特定データを予
測する演算回路と、この演算回路の演算結果を少なくと
も１周期の間記憶する第２のレジスタと、上記第１のレ
ジスタの記憶内容が上記第２のレジスタの記憶内容と一
致するか否かを判定する比較回路と、この比較回路の比
較結果に従い、一致する場合には上記第１のレジスタの
記憶内容を出力し、一致しない場合には上記第２のレジ
スタの記憶内容を出力する選択回路と、を備えたことを
特徴とするＣＤ−ＲＯＭデコーダ。 - 【請求項４】 ディスク媒体から読み出されるデジタル
データに対し、データに含まれる誤りの訂正処理を施し
てコンピュータ機器側へ転送するＣＤ−ＲＯＭデコーダ
において、ディスク媒体から一定の周期で連続して読み
出される複数種類のデータから所定の期間変化しない特
定データを取り出して記憶する第１のレジスタと、この
第１のレジスタに記憶された特定データをさらに１周期
の間保持する第２のレジスタと、上記第１のレジスタの
記憶内容が上記第２のレジスタの記憶内容と一致するか
否かを判定する比較回路と、この比較回路の比較結果に
従い、一致する場合には上記第１のレジスタの記憶内容
を出力し、一致しない場合には上記第２のレジスタの記
憶内容を出力する選択回路と、を備えたことを特徴とす
るＣＤ−ＲＯＭデコーダ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021150A JPH07230363A (ja) | 1994-02-18 | 1994-02-18 | Ｃｄ−ｒｏｍデコーダ |
| US08/388,875 US5621743A (en) | 1994-02-18 | 1995-02-14 | CD-ROM decoder for correcting errors in header data |
| KR1019950003000A KR100366165B1 (ko) | 1994-02-18 | 1995-02-17 | 헤더데이타의오류보정을행하는cd-rom디코더 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021150A JPH07230363A (ja) | 1994-02-18 | 1994-02-18 | Ｃｄ−ｒｏｍデコーダ |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000324981A Division JP3427051B2 (ja) | 2000-10-25 | 2000-10-25 | 符号誤り検出回路 |
| JP2000324982A Division JP2001160271A (ja) | 2000-10-25 | 2000-10-25 | 符号誤り検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07230363A true JPH07230363A (ja) | 1995-08-29 |
Family
ID=12046888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6021150A Pending JPH07230363A (ja) | 1994-02-18 | 1994-02-18 | Ｃｄ−ｒｏｍデコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07230363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11134818A (ja) * | 1997-10-27 | 1999-05-21 | Hitachi Ltd | ディジタル信号再生装置およびディジタル信号再生方法 |
| JP2000040311A (ja) * | 1998-07-21 | 2000-02-08 | Matsushita Electric Ind Co Ltd | 画像信号再生装置 |
-
1994
- 1994-02-18 JP JP6021150A patent/JPH07230363A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11134818A (ja) * | 1997-10-27 | 1999-05-21 | Hitachi Ltd | ディジタル信号再生装置およびディジタル信号再生方法 |
| JP2000040311A (ja) * | 1998-07-21 | 2000-02-08 | Matsushita Electric Ind Co Ltd | 画像信号再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100424377B1 (ko) | Cd플레이어에이용하는cd-rom디코더 | |
| US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
| US5499252A (en) | CD-ROM decoder having means for reading selected data from a CD into a memory | |
| US5621743A (en) | CD-ROM decoder for correcting errors in header data | |
| US6216201B1 (en) | Data processing apparatus using paged buffer memory for efficiently processing data of a compact digital disk | |
| JPH08106733A (ja) | 情報記憶媒体利用システム | |
| US6243845B1 (en) | Code error correcting and detecting apparatus | |
| JPH07230363A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP2951192B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH07230364A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP2002230916A (ja) | 情報再生装置 | |
| US5931921A (en) | System for CD-ROM audio playback utilizing blocking of data writing, resuming writing responsive to detecting data in response to difference between desired address and present address | |
| JP3427051B2 (ja) | 符号誤り検出回路 | |
| JP2001195843A (ja) | 符号誤り検出回路 | |
| JPH07244935A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| US6690630B1 (en) | Compact disc decoder and method for correcting address errors in header data based on an input error flag | |
| JP3524828B2 (ja) | 符号誤り訂正検出装置 | |
| JP2001160271A (ja) | 符号誤り検出回路 | |
| JP2001273710A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| US6304993B1 (en) | Method and apparatus for performing efficient reseeks in an optical storage device | |
| US6745349B1 (en) | CD-ROM decoder and method for temporarily storing and retrieving digital data | |
| JPH10334586A (ja) | 信号処理回路 | |
| JP2854208B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| KR100418010B1 (ko) | Ｃｄ-ｒｏｍ 디코더 | |
| US5815691A (en) | Method for controlling an external memory for a CD-ROM decoder and apparatus therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |