KR100418010B1

KR100418010B1 - Ｃｄ-ｒｏｍ 디코더

Info

Publication number: KR100418010B1
Application number: KR10-2001-0015875A
Authority: KR
Inventors: 스즈끼다까유끼; 쯔다히로유끼; 이시바시마사유끼
Original assignee: 산요덴키가부시키가이샤
Priority date: 2000-03-28
Filing date: 2001-03-27
Publication date: 2004-02-11
Also published as: US20010027550A1; TW487926B; KR20010093708A; JP2001273711A

Abstract

시스템으로서의 보다 높은 동작 속도가 요구되는 경우로, 제어 마이크로 컴퓨터의 부담을 경감하고, 버퍼링에 관한 제어를 정확히 행할 수 있는 CD-ROM 디코더를 제공한다.

CD-ROM 디코더를 구성하는 버퍼링 제어 회로(43)는, 버퍼 RAM에 버퍼링 되는 CD-ROM 데이터를 섹터 단위로 카운트하는 기입 섹터 카운터(41)의 카운트값 CB, 및 CD-ROM 데이터로부터 호스트 컴퓨터에 전송되는 CD-ROM 데이터를 섹터 단위로 카운트하는 전송 섹터 카운터(42)의 카운트값 CT에 기초하여 버퍼 RAM의 빈 용량(섹터수)을 산출한다. 그리고, 빈 용량이 소정 용량 이하가 되었을 때 CD-ROM 데이터의 버퍼링을 중단시키고, 빈 용량이 소정 용량에 달했을 때 동일 버퍼링을 재개시킨다.

Description

ＣＤ-ＲＯＭ 디코더{CD-ROM DECODER}

본 발명은 디지털 데이터에 포함되는 부호 오류에 대한 정정 처리를 행하고, 정정 처리가 완료된 디지털 데이터를 컴퓨터 기기로 전송하는 CD-ROM 디코더에 관한 것이다.

도 4에, 이러한 종류의 CD-ROM 디코더가 조립되어 있는 CD-ROM 시스템에 대해서 그 개요를 도시한다.

도 4에 도시하는 CD-ROM 시스템에 있어서, 디스크(1)는 나선형으로 그려진 기록 트랙에 따라 소정의 포맷에 따른 디지털 데이터가 EFM(Eight to Fourteen Modulation) 변조되어 기록된 것이며, 선 속도 또는 각 속도를 일정하게 유지하도록 해서 회전 구동된다.

또한 픽업부(2)는, 회전 구동되는 디스크(1)에 레이저 광을 조사하고, 그 반사광의 상태 변화에 기초하여 디스크(1)에 기록된 디지털 데이터를 판독하는 부분이다.

또한 아날로그 신호 처리부(3)는, 픽업부(2)에서 추출되는 전압치 변화를 판독하고 파형 정형 등을 행하는 부분이다.

또한 디지털 신호 처리부(4)는, 아날로그 신호 처리부(3)를 통해서 입력되는 EFM 신호에 대해서 EFM 복조를 실시하고, 14 비트의 데이터를 8 비트로 변환하는부분이다. 또한 동일 디지털 신호 처리부(4)에 있어서, CIRC(Cross Interleave Reed-Solomom Code) 부호에 기초한 부호 에러에 대한 검출/정정 처리 등도 행해진다. 이에 따라 1 프레임이 24 바이트인 CD-ROM 데이터가 생성된다.

여기서, 이 CD-ROM 데이터는 도 5에 도시한 바와 같이 2352(98 프레임×24) 바이트가 1 섹터로서 취급되며, 각 섹터의 시작에 동기신호(12 바이트), 헤더(4 바이트)가 각각 할당되어 있다. 이 중, 12 바이트의 동기신호는 섹터의 선두 위치를 나타내는 것으로 고정 패턴으로서 각 섹터 시작에 첨부되고 있다. 또한 4바이트의 헤더에는 디스크 상의 어드레스에 상당하는 절대 시간의 정보(분/초/프레임 번호: 각 1 바이트) 및 섹터 내의 데이터 포맷(모드)을 식별하는 모드 식별 코드(1 바이트)가 할당되어 있다. 그리고, 이 헤더에 이어 2336 바이트에는 모드 및 폼에 맞춰 사용자 데이터와 오류 정정 부호(ECC), 오류 검출 부호(EDC) 등이 각각 할당된다. 예를 들면, 도 6에 도시한 바와 같이 모드 1의 경우, 사용자 데이터(2048 바이트), EDC(4 바이트), ZERO(8 바이트) 및 ECC(276 바이트)가 할당된다. 또한 모드 2의 경우, 폼 1에서는 서브 헤더(8 바이트), 사용자 데이터(2048바이트), EDC(4 바이트) 및 ECC(276 바이트)가 할당되며, 폼 2에서는 서브 헤더(8 바이트), 사용자 데이터(2324 바이트) 및 EDC(4 바이트)가 할당된다.

또한 동일 CD-ROM 시스템에 있어서, CD-ROM 디코더(5)는 상기 디지털 신호 처리부(4)에서 입력되는 CD-ROM 데이터에 대해서, 다시 부호 오류에 대한 정정 처리를 실시하고, 호스트 컴퓨터로부터의 요구에 따라, CD-ROM 데이터(사용자 데이터)를 호스트 컴퓨터로 전송하는 부분이다.

또한 버퍼 RAM(6)은, CD-ROM 디코더(5)에 접속되며, CD-ROM 데이터를 섹터 단위로 소정 기간 기억하는 부분이다. 이 기억 기간에 CD-ROM 디코더(5)에 있어서, CD-ROM 데이터에 포함되는 부호 오류를 정정하기 위한 디코더 처리가 행해진다.

그리고, 제어 마이크로 컴퓨터(7)는, 소정의 제어 프로그램에 따라서 상기 아날로그 신호 처리부(3), 디지털 신호 처리부(4) 및 CD-ROM 디코더(5)의 각각의 동작을 제어하고, 각부가 서로 정확한 타이밍으로 각각의 처리를 실행할 수 있도록 총괄 관리하는 부분이다. 또한 동일 제어 마이크로 컴퓨터(7)에서는, 호스트 컴퓨터로부터의 CD-ROM 데이터의 전송 요구에 응답해서 상기 각 부의 동작을 제어하고, 요구가 있는 데이터를 호스트 컴퓨터 측으로 전송한다.

또한 이 제어 마이크로 컴퓨터(7)는, 상기 버퍼 RAM(6)에 CD-ROM 데이터를 버퍼링 할 때, 버퍼링을 개시하고자 하는 섹터의 하나 전 섹터의 어드레스 정보(분/초/프레임 번호)와 섹터 정보(섹터 포맷)를, 상기 CD-ROM 디코더(5)로 제공되는 헤더 정보 레지스터에서 판독하여 검출하고, 그 후 동일 CD-ROM 디코더(5)에 대해서 버퍼링 개시 설정을 함으로써, 동일 데이터 버퍼링을 개시시킨다. 이것은 버퍼링을 종료시키는 경우도 동일하다. 그리고 버퍼링 중에 버퍼 RAM(6)이 꽉 들어차는지의 여부에 대한 버퍼 RAM 관리도 이 제어 마이크로 컴퓨터(7)가 행하고 있다.

이와 같이, 상기 종래의 CD-ROM 시스템에 있어서, 디지털 신호 처리부(4)에서 CD-ROM 디코더(5)로 보내지는 CD-ROM 데이터의 버퍼 RAM(6)에 대한 버퍼링 등도 전부 제어 마이크로 컴퓨터(7)에 의해 관리된다. 이 때문에 이러한 버퍼링을 포함하는 상기 각종 처리를 그 제어 프로그램에 기초하여 유연하게 행할 수 있으나, 동일 시스템에 요구되는 동작 속도가 높아짐에 따라, 제어 마이크로 컴퓨터(7)의 부담이 너무 커져 이들 각부의 처리 동작에 따라갈 수 없게 될 우려도 있다.

본 발명은 이러한 실정을 감안하여 이루어진 것으로, 그 목적은 시스템으로서의 보다 높은 동작속도가 요구되는 경우로, 제어 마이크로 컴퓨터의 부담을 경감해서, 버퍼링에 관한 제어를 확실하게 행할 수 있는 CD-ROM 디코더를 제공하는데 있다.

도 1은 본 발명에 관한 CD-ROM 디코더의 일실시예에 대해서 그 구성을 나타내는 블록도.

도 2는 버퍼 RAM의 어드레스 할당 상황을 나타내는 모식도.

도 3은 버퍼링의 중단·재개 동작의 일례를 나타내는 플로우 챠트.

도 4는 CD-ROM 시스템 구성을 나타내는 블록도.

도 5는 CD-ROM 데이터의 헤더 구성을 나타내는 블록도.

도 6은 1섹터분의 CD-ROM 데이터 포맷을 나타내는 도면.

〈도면의 주요부분에 대한 부호의 설명〉

21 : 어드레스 레지스터

22 : 어드레스 카운터

23 : 섹터 정보 판독 레지스터

24 : 섹터 정보 판정 회로

25 : 커맨드 레지스터

26 : 커맨드 판정 회로

43 : 버퍼링 제어 회로(제1 버퍼링 제어 회로)

53 : 버퍼 섹터 카운터(제2 레지스터)

54 : 버퍼 트리거 발생 회로(제2 버퍼링 제어 회로)

이하, 상기 목적을 달성하기 위한 수단 및 그 작용 효과에 대해 기재한다.

본 발명은, 일정한 바이트 수로 이루어지는 섹터마다 소정의 포맷을 형성하는 디지털 데이터를 버퍼 메모리에 일시적으로 기억하고, 데이터에 포함되는 부호 오류에 대한 정정 처리 또는 검출 처리를 실시한 후, 동일 데이터를 컴퓨터 기기로 전송하는 CD-ROM 디코더에 있어서, 상기 버퍼 메모리에 일시적으로 기억되는 데이터의 섹터수를 카운트하는 제1 카운터와, 동일 버퍼 메모리에서 상기 컴퓨터 기기로 전송되는 데이터의 섹터수를 카운트하는 제2 카운터와, 이들 제1 및 제2 카운터의 카운트 값에 기초하여 상기 버퍼 메모리의 빈 용량을 산출하고, 이 빈 용량이 소정 용량 이하가 되었을 때, 상기 버퍼 메모리에 대한 데이터의 기억 동작을 정지시키는 제1 버퍼링 제어 회로를 구비한다.

동일 구성에 의하면, 종래, 제어 마이크로 컴퓨터가 행하고 있던 디지털 데이터(CD-ROM 데이터)의 버퍼 메모리(버퍼 RAM)로의 버퍼링 제어에 관한 부하, 특히 버퍼 메모리의 빈 용량의 관리와 함께, 동일 빈 용량이 소정 용량 이하가 되었을 때에 버퍼링을 중단시키는 처리에 관한 부하를 저감시킬 수 있다.

본 발명에 있어서, 상기 버퍼링 제어 회로는, 상기 제1 및 제2 카운터의 카운트 값에 기초하여 산출되는 상기 버퍼 메모리의 빈 용량이 소정 용량에 달했을 때, 상기 버퍼 메모리에 대한 데이터의 기억 동작을 재개시킨다.

동일 구성에 의하면, 컴퓨터 기기(호스트 컴퓨터)로의 데이터 전송에 의해 버퍼 RAM에 공간이 생겼을 때에 제어 마이크로 컴퓨터가 행하고 있던 버퍼링 재개 처리에 관한 부하도 저감시킬 수 있다.

본 발명은, 상기 디지털 데이터의 버퍼링을 개시하는 섹터의 어드레스 및 버퍼링을 요구되는 섹터수가 각각 설정되는 제1 및 제2 레지스터와, 상기 디지털 데이터에 포함되는 섹터 어드레스를 받아들이는 제3 레지스터와, 상기 제1 레지스터에 설정된 섹터 어드레스 및 상기 제3 레지스터에 받아들여진 섹터 어드레스에 기초하여 버퍼링 개시를 인식하고, 상기 제2 레지스터에 설정된 섹터수만큼 상기 버퍼 메모리에 대한 상기 디지털 데이터의 버퍼링을 실행하는 제2 버퍼링 제어 회로를 부가적으로 구비한다.

동일 구성에 의하면, 종래 제어 마이크로 컴퓨터가 행하고 있는 CD-ROM 데이터의 버퍼 RAM으로의 버퍼링 제어는, 상기 제1 및 제2 버퍼링 제어 회로에 의해 행해진다. 그 때문에, 제어 마이크로 컴퓨터가 행하고 있는 전송 데이터의 버퍼링개시·종료 처리 및 버퍼 메모리의 빈 용량에 기초하여 동일 버퍼링의 정지(중단)·재개 처리 전부가 자동적으로 행해지게 되며, 그들 제어 마이크로 컴퓨터의 버퍼링에 관한 처리를 대폭 저감할 수 있게 된다.

실시예

이하, 본 발명에 관한 CD-ROM 디코더의 일실시예에 대해서, 도 1∼도 3을 참조해서 설명한다.

도 1에, 본 발명의 실시예인 CD-ROM 디코더에 대해서 그 블록 구성을 나타낸다. 이 CD-ROM 디코더는, 우선 도 4에 도시하는 CD-ROM 시스템의 CD-ROM 디코더(5)에 상당하고, 동일 디코더도 이 CD-ROM 디코더(5)와 마찬가지로 버퍼 RAM 및 제어 마이크로 컴퓨터에 접속되어 있다.

이 CD-ROM 디코더는, 도 1에 도시한 바와 같이 크게는 버퍼 RAM에 CD-ROM 디코더를 기입하기까지의 처리를 행하는 데이터 기입부(DWB), 동일 기입 데이터의 에러 검출/정정에 관한 처리를 행하는 에러 체크부(ECB), 버퍼 RAM 데이터를 호스트 컴퓨터에 전송하는 데이터 전송부(DTB) 및 해당 디코더내 각부의 타이밍 조정을 행하는 타이밍 조정부(TCB) 등을 구비하여 구성된다.

여기서, 상기 데이터 기입부(DWB)는, 디스크램블 회로(11), 기입 레지스터(12), 헤더 정보 레지스터(13), 섹터 정보 변환 회로(14), 섹터 정보 기입 레지스터(15), 기입 어드레스 발생 회로(16), 에러 플러그 레지스터(30), 기입 섹터 카운터(41), 버퍼링 제어 회로(43), 목표 어드레스 레지스터(51), 비교 회로(52), 버퍼 섹터 카운터(53), 버퍼 트리거 발생 회로(54) 등을 구비하여 구성되어 있다.

이 중, 디스크램블 회로(11)는, 2352 바이트(1 섹터)마다 입력되는 CD-ROM 데이터 내, 12 바이트의 동기신호를 제외한 2340 바이트에 대해서 디스크램블 처리를 실시하고, 소정의 포맷으로 되돌려진 데이터를 출력하는 회로이다.

또한, 기입 레지스터(12)는, 디스크램블 회로(11)에서 출력되는 CD-ROM 데이터를 수신하고, 그 데이터를 제1 데이터 버스(18)를 통해서 버퍼 RAM에 기입하는 레지스터이다. 또한 이 기입 레지스터(12)에는 기입 섹터 카운터(41)가 접속되며, 상기 버퍼 RAM에 기입되는 데이터가 동일 기입 섹터 카운터(41)에 의해 섹터 단위로 카운트된다. 그리고, 그 카운트값 CB는 버퍼링 제어 회로(43)로 출력된다.

또한, 버퍼링 제어 회로(43)는 상기 카운트값 CB 및 후술하는 전송 섹터 카운터(42)의 카운트값 CT에 기초하여 버퍼링 관리를 행하는 회로이다. 또한, 버퍼링 관리 형태에 관한 상세한 것은 후술한다.

또한, 헤더 정보 레지스터(13)는, 디스크램블 회로(11)에서 출력되는 데이터에서 4바이트의 헤더를 수신하고, 그 헤더 정보를 제2 데이터 버스(19)에서 제어 마이크로 컴퓨터로 전송하는 레지스터이다. 나아가 동일 헤더 정보 레지스터(13)에서는 헤더에 이어 8바이트의 데이터를 서브 헤더로 간주해서 수신하며, 헤더와 서브 헤더(간주된 것도 포함)를 합쳐서 그 데이터를 섹터 정보 변환 회로(14)에 공급한다.

이 섹터 정보 변환 회로(14)는, 헤더의 정보에 기초하여 CD-ROM 데이터 모드 판정을 수행하고, 모드 2인 경우에는 서브 헤더의 정보 등에 기초하여 폼 판정을행하는 회로이다. 또한 섹터 정보 변환 회로(14)에서는 이 판정에 기초하여 각 섹터의 CD-ROM 데이터 포맷을 나타내는 3 비트의 섹터 정보를 생성하고, 이 생성한 섹터 정보를 섹터 정보 기입 레지스터(15)로 출력한다.

또한, 섹터 정보 기입 레지스터(15)는, 상기 섹터 정보 변환 회로(14)에서 생성된 섹터 정보를 수신하고, 그 섹터 정보를 제1 데이터 버스(18)를 통해서 버퍼 RAM에 기입하는 레지스터이다.

또한 버퍼 RAM은 전술과 같이, 호스트 컴퓨터 측으로의 데이터 전송에 구비하여, 소정의 섹터분 CD-ROM 데이터를 기억할 수 있는 용량을 갖고 있다. 그리고 본 실시예에 있어서, 도 2에 도시한 바와 같이, 이 버퍼 RAM에 예를 들면, CD-ROM 데이터가 기억되는(2352×N) 바이트분의 제1 영역과, 동일 제1 영역에 이어서, 섹터 정보가 기억되는 N 바이트분의 제2 영역을 각각 확보하도록 하고 있다. 이에 따라, 동일 버퍼 RAM에는 1 섹터마다 CD-ROM 데이터와 그 CD-ROM 데이터에 대응하는 섹터 정보(데이터의 포맷 정보)가 1 대 1로 대응하는 유형으로 기억시킨다.

또한, 기입 어드레스 발생 회로(16)는, 버퍼 RAM 내에 확보되는 상기 제1 영역 내의 1 섹터(2352 바이트)분 영역을 순차적으로 지정하는 어드레스를 발생하고, 기입 레지스터(12)에 유지된 CD-ROM 데이터의 기입 어드레스를 지정하는 회로이다. 이 기입 어드레스 중, 각 섹터의 선두 데이터에 대응하는 어드레스는, 제2 데이터 버스(19)를 통해서, 후술하는 어드레스 레지스터(21)에 수신된다. 동시에, 동일 기입 레지스터 발생 회로(16)에서는 버퍼 RAM에 확보되는 상기 제2 영역 내의 1바이트분 영역을 지정하는 어드레스를 발생하고, 섹터 정보 기입 레지스터(15)에 유지된 섹터 정보의 기입 레지스터를 지정한다. 이 섹터 정보의 기입 어드레스도, 상기 CD-ROM 데이터에 대응하는 선두 어드레스와 마찬가지로, 어드레스 레지스터(21)에 수신된다.

또한, 에러 플러그 레지스터(30)는 상기 디지털 신호 처리부(4)에서의 에러 정정 처리에서 에러가 남겨진 것을 나타내는 에러 플러그를 수신하고, 이것을 제2 데이터 버스(19)를 통해서 제어 마이크로 컴퓨터 등으로 전송하는 레지스터이다.

또한, 목표 어드레스 레지스터(51)는 제2 데이터 버스(19)를 통해서 제공된 목표 어드레스 정보를 수신해서 기억하며, 그 목표 어드레스 정보를 반복해서 비교 회로(52)로 출력하는 레지스터이다. 이 목표 어드레스 레지스터(51)에 제공된 목표 어드레스 정보는, 호스트 컴퓨터 측이 전송을 요구하는 선두 섹터 어드레스를 나타내는 것으로, 호스트 컴퓨터로부터의 지시에 응답해서 제어 마이크로 컴퓨터로부터 공급된다.

또한 비교 회로(52)는, 목표 어드레스 레지스터(51)에서 출력되는 목표 어드레스 정보와, 헤더 정보 레지스터(13)에서 출력되는 데이터 어드레스 정보를 비교하고, 각 정보가 일치했을 때에 상승하는 버퍼링 스타트 펄스를 발생하는 회로이다.

또한 버퍼 섹터 카운터(53)는, 버퍼링해야 할(전송해야 할) 섹터 수를 나타내는 버퍼링 섹터 정보가 프리세트 데이터로서, 동일하게 호스트 컴퓨터로부터의 지시에 응답해서 제어 마이크로 컴퓨터로부터 공급된 후, 1 섹터의 CD-ROM 데이터가 입력될 때마다 후술하는 동기 신호 검출 회로(28)에서 출력되는 타이밍 신호에 따라 다운 카운트하고, 카운트값이 초기치(제로)로 되돌아갔을 때에 상승하는 버퍼링 스톱 펄스를 발생하는 카운터이다.

그리고, 버퍼 트리거 발생 회로(54)는, 버퍼링 스타트 펄스의 상승에 따라 기입 어드레스 발생 회로(16)에 버퍼링 개시 지시를 부여함과 동시에, 버퍼링 스톱 펄스의 상승에 따라 동일 기입 어드레스 발생 회로(16)에 버퍼링 종료 지시를 부여하는 회로이다.

이들 목표 어드레스 레지스터(51), 비교 회로(52), 버퍼 섹터 카운터(53) 및 버퍼 트리거 발생 회로(54)에 의해서, 본 실시예인 CD-ROM 디코더에 있어서는, 호스트 컴퓨터의 전송 요구에 대해서, 버퍼링의 자동 개시 및 자동 정지가 가능하게 되었다.

한편, 상기 에러 체크부(ECB)는, 에러 정정 검출 회로(17), 체크 섹터 카운터(61) 등을 구비해서 구성되어 있다.

이 중, 에러 정정 검출 회로(17)는, 버퍼 RAM에 기입된 CD-ROM 데이터에 대한 에러 정정과 동일 데이터로부터의 에러 검출을 행하는 회로이다. 즉 이 에러 정정 검출 회로(17)는, 기입 레지스터(12)에서 버퍼 RAM에 기입된 CD-ROM 데이터를 1 섹터 단위로 판독함과 동시에, 섹터 정보 기입 레지스터(15)에서 버퍼 RAM에 기입된 섹터 정보를 판독한다. 그리고, 섹터 정보에 기초하여 CD-ROM 데이터에 대해서 실시해야 할 처리를 결정하고, ECC에 의한 부호 오류에 대한 정정 처리 및 EDC에 의한 부호 오류에 대한 검출 처리를 실시한다. 예를 들면 섹터 정보가 모드 1, 또는 모드 2의 폼 1을 나타낼 경우에는 부호 오류에 대해서 정정 처리 및 검출 처리를 수행하고, 모드 2의 폼 2인 경우에는 부호 오류에 대한 검출 처리로만 된다. 이 에러 정정 검출 회로(17)에 있어서 소정의 처리가 실시된 CD-ROM 데이터는 호스트 컴퓨터로의 전송에 구비하여 다시 버퍼 RAM에 유지된다.

또한, 체크 섹터 카운터(61)는, 버퍼 RAM에 유지되는 CD-ROM 데이터 내에서, 상술한 에러 정정 검출 회로(17)에 의한 소정의 에러 체크 처리가 종료한 섹터 수를 카운트하는 카운터이다.

또한 데이터 전송부(DTB)는, 판독 어드레스 발생 회로(20), 어드레스 레지스터(21), 어드레스 카운터(22), 섹터 정보 판독 레지스터(23), 섹터 정보 판정 회로(24), 커맨드 레지스터(25), 커맨드 판정 회로(26), 전송 버퍼(27) 및 체크 선두 레지스터(62) 등을 구비해서 구성되어 있다.

이 중, 판독 어드레스 발생 회로(20)는, 후술하는 섹터 정보 판정 회로(24) 및 커맨드 판정 회로(26)의 지시에 응답해서, 버퍼 RAM 내의 제1 영역 및 제2 영역을 순차적으로 지정하는 어드레스를 발생하고, 버퍼 RAM에 기억된 섹터 정보 및 CD-ROM 데이터(사용자 데이터)를 판독하는 회로이다. 이렇게 해서 버퍼 RAM에서 판독되는 섹터 정보는, 섹터 정보 판독 레지스터(23)에 일시적으로 유지된다. 또한 동일 버퍼 RAM에서 판독되는 사용자 데이터는 제1 데이터 버스(18)를 통해서 전송 버퍼(27)로 수신된다. 이 전송 버퍼(27)에 수신된 사용자 데이터가 호스트 컴퓨터로 전송된다.

또한 어드레스 레지스터(21)는 상술과 같이, 기입 어드레스 발생 회로(16)가 발생하는 어드레스 중, 각 섹터의 선두 레지스터에 대응하는 기입 어드레스와, 섹터 정보에 대응하는 기입 어드레스를 수신하고 이것을 유지하는 레지스터이다. 동시에 어드레스 레지스터(21)는, 버퍼 RAM에 저장되어 있는 복수 섹터의 각 시간 정보 중, 가장 작은 것 또는 가장 큰 것을 유지한다. 이에 따라 버퍼 RAM에 저장되어 있는 모든 시간 정보를 파지할 수 있다.

또한 어드레스 카운터(22)는, 상기 판독 어드레스 발생 회로(20)가 판독용 어드레스를 갱신할 때마다 카운트 동작을 반복하고, 그 카운트값을 후술하는 커맨드 판정 회로(26)로 공급하는 카운터이다. 이 어드레스 카운터(22)에서는, 판독 어드레스 발생 회로(20)가 버퍼 RAM에 대해서 판독 어드레스를 공급하고 있는 동안에 동작하는 것으로, 동일 버퍼 RAM에서 판독되는 데이터의 섹터수(또는 바이트수)를 카운트한다.

또한 체크 선두 레지스터(62)는, 상기 에러 정정 검출 회로(17)에 의한 처리가 종료하고 다시 버퍼 RAM에 유지된 섹터 중, 그 선두 섹터의 버퍼 RAM에서의 어드레스를 기억하는 레지스터이다.

또한 섹터 정보 판정 회로(24)는 상기 섹터 정보 판독 레지스터(23)에 유지된 섹터 정보에 기초하여, 그 섹터 정보에 대응하는 섹터의 CD-ROM 데이터의 포맷을 인식, 판정하는 회로이다. 그리고, 동일 섹터 정보 판정 회로(24)에서는 호스트 컴퓨터로 데이터를 전송할 때, 판독 어드레스 발생 회로(20)가 그 판독 어드레스에 부가하는 오프셋을 CD-ROM 데이터의 포맷에 따라 설정한다. 즉, 버퍼 RAM에 기억된 CD-ROM 데이터는, 그 헤더 및 서브 데이터를 제외한 사용자 데이터가 호스트 컴퓨터측으로 전송되므로, 각 섹터마다 포맷에 맞춰 그 선두 어드레스에 대해서헤더 및 서브 헤더 분의 어드레스가 오프셋으로서 가산된다. 또한 CD-ROM 데이터에 대해서는, 1 섹터의 모든(2352 바이트) 데이터를 전송하는 경우도 있으며, 이와 같은 경우에는 상기 오프셋을 가산할 필요는 없다. 이 오프셋의 필요, 불필요의 제어는 예를 들면, 호스트 컴퓨터로부터의 지시에 기초하여 커맨드 판정 회로(26)에 의해서 전환된다.

또한 커맨드 레지스터(25)는, 호스트 컴퓨터에서 보내오는 전송 지시 등의 커맨드를 일시적으로 유지하는 레지스터이다.

또한 커맨드 판정 회로(26)는, 어드레스 레지스터(21) 및 어드레스 카운터(22) 출력과 커맨드 레지스터(25)에 유지된 커맨드에 따라, 판독 어드레스 발생 회로(20)와 섹터 정보 판독 레지스터(23)에 대해, 동작 지시를 부여하는 회로이다. 또한 상기 체크 선두 레지스터(62) 등의 정보에 기초하여, 호스트 컴퓨터로부터 전송 요구가 있는 데이터가 이미 에러 체크 처리를 끝내고 버퍼 RAM에 확보 여부 등의 판단도 행한다.

그리고, 전송 버퍼(27)는, 상술한 바와 같이 버퍼 RAM으로부터 판독되는 사용자 데이터를 제1 데이터 버스(18)를 통해서 수신하고, 호스트 컴퓨터로 전송하는 버퍼이다. 또한 이 전송 버퍼(27)에는 전송 섹터 카운터(42)가 접속되며, 상기 버퍼 RAM으로부터 판독된 호스트 컴퓨터에 전송되는 데이터가 동일 전송 섹터 카운터(42)에 의해 섹터 단위로 카운트된다. 그리고 그 카운트값 CT도 상기 버퍼링 제어 회로(43)로 출력된다.

한편 타이밍 조정부(TCB)는, 동기 신호 검출 회로(28) 및 타이밍 발생회로(29) 등을 구비하여 구성되어 있다.

이 중 동기신호 검출 회로(28)는, 입력되는 CD-ROM 데이터의 각 섹터의 시작에 첨부된 12 바이트의 동기 신호를 검출하고, 동일 데이터의 섹터 시작을 나타내는 타이밍 신호를 후술하는 타이밍 발생 회로(29)에 제공하는 회로이다. 또한 이 동기 신호 검출 회로(28)에서는 상기 동기 신호를 검출할 수 없었을 때, 검출 에러를 나타내는 데이터를 제2 데이터 버스(19)를 통해서 제어 마이크로 컴퓨터(7)로 전송한다.

또한 타이밍 발생 회로(29)는, 상기 동기 신호 검출 회로(28)에서 출력되는 타이밍 신호에 기초하여 각종 타이밍 클럭을 생성하는 회로이다. 이들 타이밍 클럭은 제어 마이크로 컴퓨터를 비롯한 각부에 공급되며, 각각의 동작 타이밍을 결정한다.

이와 같이, 본 실시예인 CD-ROM 디코더에 있어서는, 타이밍 조정부(TCB)를 통해서 조정되는 타이밍 클럭 아래에, 데이터 기입부(DWB) 및 데이터 전송부(DTB)를 구성하는 각 회로의 상술한 처리가 실행됨으로써, 호스트 컴퓨터로부터의 CD-ROM 데이터의 전송 요구에 대해서도 기본적으로는 동일 데이터의 제어 마이크로 컴퓨터를 통하지 않은 자동 전송이 가능해진다.

즉, 상기 커맨드 판정 회로(26)는, 호스트 컴퓨터에서 특정 섹터의 전송 요구가 있었을 때, 요구가 있는 섹터가 버퍼 RAM에 기억되어 있는지를 어드레스 레지스터(21) 또는 체크 선두 레지스터(62)에 유지되어 있는 어드레스 및 시간 정보를 참조하여 판정한다. 그리고, 목표로 하는 섹터가 버퍼 RAM 내에 기억된 경우, 우선 목표 섹터에 대응하는 섹터 정보를 섹터 정보 판독 레지스터(23)에 판독하고, 그 섹터 정보에 기초하여 목표 섹터 포맷을 판정한다.

계속해서, 호스트 컴퓨터에서 사용자 데이터만 전송하도록 요구가 있는 경우, 포맷 판정 결과에 따라, 선두 어드레스에 오프셋을 가산하도록 해서 판독 어드레스 발생 회로(20)를 기동하고, 목표 섹터 사용자 데이터를 판독한다. 예를 들면, 목표 섹터가 모드 1인 경우, 어드레스 레지스터(21)에 저장된 선두 어드레스에 동기신호 12 바이트분과 헤더 4 바이트분을 가산한 위치에서 목표 섹터의 사용자 데이터가 판독하게 된다.

그리고, 사용자 데이터의 판독이 개시되면, 어드레스 카운터(22)가 카운트 동작을 개시하고, 버퍼 RAM에서 판독되는 사용자 데이터 바이트수를 카운트한다. 그리고 판독한 사용자 데이터 바이트수가 호스트 컴퓨터에서 지시된 바이트수에 달한 시점에서, 커맨드 판정 회로(26)는 판독 어드레스 발생 회로(20)에 대해서 정지 지시를 부여한다.

이와 같이 해서, 버퍼 RAM에 저장된 데이터에 대해서는, 제어 마이크로 컴퓨터 제어를 받지않고, 자동적으로 호스트 컴퓨터 측으로 전송하게 된다.

한편, 목표 섹터 CD-ROM 데이터가 버퍼 RAM 내에 기억되어 있지 않은 경우, 상기 커맨드 판정 회로(26)는, 제2 데이터 버스(19)를 통해서 제어 마이크로 컴퓨터에 대해 새로운 CD-ROM 데이터가 읽어들이는 지시를 보낸다. 이에 따라, 제어 마이크로 커맨드는 픽업(도 4)을 기동하고, 목표 섹터를 포함하는 CD-ROM 데이터를 판독하도록 각부를 동작시킨다. 그리고, 버퍼 RAM 내에 목표 섹터가 기억된 후에는, 상술한 형태를 갖고 자동 전송 동작이 행해진다.

다음으로, 본 실시예에 의한 버퍼링의 자동 처리에 대해, 도 3에 나타내는 플로우 챠트를 함께 참조해서 상세히 설명한다.

이 버퍼링의 자동 처리 중, 호스트 컴퓨터의 전송 요구에 대한 버퍼링 자동 개시는 상술과 같이, 목표 어드레스 레지스터(51)에서 출력되는 목표 어드레스 정보와, 헤더 정보 레지스터(13)에서 출력되는 데이터 어드레스 정보를 비교하고, 각 정보가 일치했을 때에 상승하는 버퍼링 스타트 펄스에 따라 버퍼 트리거 발생 회로(54)가 기입 어드레스 발생 회로(16)에 버퍼링 개시 지시를 부여함으로써 행해진다.

한편, 버퍼링 자동 종료는, 버퍼 섹터 카운터(53)에 공급되는 버퍼링해야 할(전송해야 할)섹터 수를 나타내는 프리셋 데이터가 초기치(제로)로 되돌아갔을 때에 상승하는 버퍼링 스타트 펄스에 따라 버퍼 트리거 발생 회로(54)가 기입 어드레스 발생 회로(16)에 버퍼링 종료 지시를 부여함으로써 행해진다.

그리고, 본 실시예에 있어서, 이 버퍼링의 자동 개시·종료 처리에 덧붙여 버퍼링의 자동 중단·재개 처리도 행해진다. 다음에 이 버퍼링의 자동 중단·재개 처리의 일례에 대해서, 도 3에 도시하는 플로우 챠트를 함께 참조하여 상세하게 설명한다.

이 버퍼링의 자동 중단·재개 처리는 상술과 같이 상기 버퍼링 제어 회로(43)에 있어서, 기입 섹터 카운터(41)의 카운트값 CB 및 전송 섹터 카운터(42)의 카운트값 CT에 기초하여 행해진다. 또한, 여기서의 각 처리 타이밍 조정은, 상기 타이밍 발생 회로(29)에 의해 행해진다. 또한 동일 버퍼링 제어 회로(43)는, 데이터의 대소를 비교하기 위한 비교 회로, 데이터의 가산 처리를 수행하는 가산 회로(두 경우 모두 도면에 도시는 생략) 등의 주지의 논리 회로를 구비하여 구성하고 있다.

이 버퍼링의 자동 중단·재개 처리 시에, 도 3에 나타내는 스텝 S1에서는 우선 기입 섹터 카운터(41)의 카운트값 CB 및 전송 섹터 카운터(42)의 카운트값 CT이 버퍼링 제어 회로(43)에 읽어들여진다.

또한, 이들 기입 섹터 카운터(41) 및 전송 섹터 카운터(42)는 각각의 섹터수를 0∼N 개까지 반복하여 카운트하는 카운터로, 카운트수가 「N」을 초과하면, 카운트수를 「0」으로 되돌려서 다시 카운트를 개시한다. 여기서, 「N」은 버퍼 RAM 용량에 따라 설정되는 값이며, 버퍼 RAM 내에 기억가능한 데이터의 섹터수에 일치한다.

이어서 스텝 S2에서는 읽어들여진 카운트값 CB 및 카운트값 CT 크기가 비교된다. 여기서 카운트값 CB가 카운트값 CT 이상의 경우에는, 스텝 S3에 나타내듯이, 「N」에서 데이터를 점유 용량(CB-CT)을 감산해서 빈 용량(섹터수)을 산출한다.

한편, 카운트값 CB이 카운트값 CT보다 작은 경우에는, 스텝 S4에 나타내듯이, 「N」에서 데이터 점유 용량(CB+N-CT)을 감산해서 빈 용량(CT-CB)을 산출한다. 즉, 카운트값 CB가 카운트값 CT보다도 작은 경우, 그들 차이(CT-CB)에 의해서 버퍼 RAM의 빈 용량이 산출된다.

그리고, 스텝 S5에 있어서, 이들 버퍼 RAM의 빈 용량이 소정의 값(「0」(제로)라도 좋다) 이하 여부가 판정된다. 여기서 빈 용량이 소정의 값 이하로 판정된 경우에는 스텝 S6에 나타내듯이, 버퍼 RAM으로의 버퍼링이 중단된다. 이것은 버퍼 RAM이 거의 가득 채워졌음을 의미하며, 이 이상 CD-ROM 데이터의 버퍼링이 불가능해지므로, 동일 버퍼 RAM에 소정량의 빈 공간이 생길 때까지 버퍼링 동작을 일시적으로 중단시키기 위함이다.

구체적으로 버퍼링 제어 회로(43)는, 기입 어드레스 발생 회로(16)에 대해서 버퍼링을 위한 어드레스 발생을 중지시키는 신호를 출력함과 동시에, 제어 마이크로 컴퓨터에 대해서 해당 CD-ROM 디코더로의 CD-ROM 데이터의 전송을 중단시키기 위한 인터럽트 신호를 출력한다.

한편, 스텝 S5에 나타내는 판단으로, 빈 용량이 소정의 값 이하로 판정되지 않을 경우에는, 즉 버퍼 RAM의 빈 용량이 소정의 값 이상으로 판정된 경우에는, 스텝 S7과 같이 버퍼 RAM으로의 버퍼링의 계속적인 지시가 이루어진다. 이것은 버퍼 RAM에서 데이터가 전송되며 동일 RAM에 빈 공간이 생긴 것을 의미하며, 중단하고 있던 버퍼링을 재개시키는 경우도 해당한다.

구체적으로 버퍼링 제어 회로(43)는 기입 어드레스 발생 회로(16)에 대해서 중지하고 있던 버퍼링을 위한 어드레스 발생을 재개시키는 신호를 출력함과 동시에 제어 마이크로 컴퓨터에 대해서 해당 CD-ROM 디코더로의 CD-ROM 데이터 전송을 재개시키기 위한 인터럽트 신호를 출력한다. 이들 신호에 의해서 버퍼링이 자동적으로 재개됨과 동시에, 소정의 섹터수의 버퍼링이 종료하기까지의 그 동안은, 이들버퍼링의 자동 중단·재개가 반복되게 된다. 또한, 상기 버퍼링의 중단·재개를 판정하는 버퍼 RAM의 빈 용량의 소정 값은 각각 다른 값으로 설정되는 것이여도 좋다. 예를 들면 버퍼링을 재개시키기 위한 버퍼 RAM의 빈용량의 소정의 값은 버퍼링을 중단시키기 위한 동일 소정치보다도 큰 값으로 설정되는 것이여도 좋다.

이와 같이, 본 실시예에 있어서, 제어 마이크로 컴퓨터가 행하고 있던 전송 데이터의 버퍼링의 개시·종료 처리 및 중단·재개 처리 모두가 자동적으로 행해진다. 그래서, 종래 제어 마이크로 컴퓨터가 수행되고 있는 그들 버퍼링에 관한 처리 및 제어를 대폭 할애시킬 수 있게 된다. 또한, 제어 마이크로 컴퓨터의 부하를 저감해서, 동일 제어 마이크로 컴퓨터를 CD-ROM 시스템의 고속화와 전송 데이터 수의 증가에 기여하는 작업에 종사시킬 수 있게 된다.

한편, 상기 실시예는 다음과 같이 그 구성을 변경하여 실시할 수도 있다.

상기 실시예에 있어서, 버퍼 섹터 카운터(53)를, 해당 디코더에 상기 디지털 데이터의 1섹터분이 받아들여질 때마다 그 카운트값을 다운 카운트하는 다운 카운터로서 구성하는 예를 들었으나, 동일 카운터(53)를 업 카운터로 하고, 카운트값이 버퍼링 요구 섹터 수에 달했을 때 버퍼링 스톱 펄스를 발생하도록 구성해도 좋다. 즉, 요약하면 제어 마이크로 컴퓨터로부터의 버퍼링 요구 섹터수가 설정되는 레지스터를 구비하는 구성이면 좋고, 동시에 이 레지스터에 설정된 섹터수만큼 적절하게 카운트할 수 있는 구성이면 좋다.

상기 실시예에 있어서, 버퍼링 및 전송되는 CD-ROM 데이터량을 섹터 단위로 카운트해서 그 카운트값에 기초하여 버퍼링 제어를 수행하는 예를 들었으나, 이에한정되지 않는다. 그 외, 예를 들면, CD-ROM 데이터량을 바이트 단위로 카운트해서 버퍼링 제어를 행하도록 해도 좋다.

또한 버퍼링 제어 회로(43)에 의한 버퍼링의 제어 형태도, 상기 기입 섹터 카운터(41) 및 전송 섹터 카운터(42)를 사용하는 것에 한정되지 않는다. 그 외, 예를 들면 상기 에러 정정 검출 회로(17)에서의 처리가 종료한 섹터를 카운트하는 체크 섹터 카운터(61)의 카운트값을 부가적으로 참조해서 버퍼링 제어를 행하도록 해도 좋다.

상기 실시예에 있어서, 섹터 정보 기입 레지스터(15)를 구비하여, 섹터 정보 변환 회로(14)에 의해 생성된 섹터 정보를 CD-ROM 데이터와 함께 버퍼 RAM에 기억시키는 구성으로 했으나, 이에 한정되지 않는다. 그 외, 예를 들면 섹터 정보 기입 레지스터(15)를 구비하지 않고, 섹터 정보를 섹터 정보 변환 회로(14)에서 제어 마이크로 컴퓨터(7)로 전송하도록 구성해도, 동일 제어 마이크로 컴퓨터(7)의 CD-ROM 데이터의 버퍼링에 관한 부하를 저감할 수 있다.

또한 상기 실시예에 있어서, 버퍼링의 개시·종료 처리와 중단·재개에 관한 처리 모두를 CD-ROM 디코더 측에서 행하는 구성에 대해서 예시했으나, 버퍼링의 개시·종료 처리에 대해서는 제어 마이크로 컴퓨터로 행하고, 상기 버퍼링 제어 회로(43)를 통한 동일같은 버퍼링의 중단·재개에 관한 처리만을 CD-ROM 디코더로 행하는 구성으로 해도 좋다. 이 경우 제어 마이크로 컴퓨터의 부하를 경감할 수 있다.

이상 설명한 구성을 갖는 본 실시예인 CD-ROM 디코더에 의하면 다음과 같은 효과를 얻을 수 있다.

(1) 종래, 제어 마이크로 컴퓨터가 수행하고 있는 전송 데이터 버퍼링의 개시·종료 처리는, 버퍼 트리거 발생 회로(54)와 기입 어드레스 발생 회로(16) 등에 의해 자동적으로 행해지게 된다. 그 때문에 종래 제어 마이크로 컴퓨터가 행하고 있는 이들 버퍼링의 개시·종료에 관한 처리 및 제어를 저감할 수 있게 된다.

(2) 또한 종래, 제어 마이크로 컴퓨터가 행하고 있던 상기 버퍼링의 중단 및 재개에 관한 처리도, 상기 버퍼링 제어 회로(43)에 의해서 행해진다. 그 때문에 제어 마이크로 컴퓨터의 버퍼링 제어에 관한 부하를 대폭 경감시킬 수 있으며, 동일 제어 마이크로 컴퓨터를 CD-ROM 시스템의 고속화와 전송 데이터 수의 증가에 기여하는 작업에 종사시킬 수 있게 된다. 또한 CD-ROM 시스템으로서 높은 동작 속도가 요망되는 경우라도, 이들 버퍼링 동작을 확실하게 수행할 수 있다.

(3) 상기 버퍼링의 중단 및 재개에 관한 판단을, 카운트 값 CB와 카운트 값 CT와의 차이에 기초하여 행하고 있다. 그 때문에 간단하고 쉬운 구성으로 동일 버퍼링의 중단 및 재개를 제어할 수 있게 된다.

(4) 각 섹터마다의 CD-ROM 데이터의 포맷을 나타내는 섹터 정보를 CD-ROM 데이터와 함께 버퍼 RAM에 기억시키도록 하므로, 에러 정정 검출 회로(17)의 동작 제어와, 호스트 컴퓨터 측으로의 사용자 데이터의 전송 제어를 동일 정보를 이용해서 보다 용이하게 행할 수 있다. 이 때, 제어 마이크로 컴퓨터는 헤더 정보등에 기초하여 섹터의 포맷 판별을 행할 필요가 없으므로 그 부하가 더욱 저감되어, 시스템의 고속 동작에 대응할 수 있게 된다.

(5) 데이터 전송부에 상기 어드레스 레지스터(21), 어드레스 카운터(22), 섹터 정보 판독 레지스터(23), 섹터 정보 판정 회로(24), 커맨드 레지스터(25), 커맨드 판정 회로(26) 등을 구비함으로써, 버퍼 RAM에 저장된 CD-ROM 데이터에 관해서는 제어 마이크로 컴퓨터 제어를 받지 않고, 자동적으로 호스트 컴퓨터 측으로 전송할 수 있게 된다.

Claims

일정한 바이트 수로 이루어지는 섹터마다 소정 포맷을 형성하는 디지털 데이터를 버퍼 메모리에 일시 기억하고, 데이터에 포함되는 부호 오류의 정정 처리 또는 검출 처리를 실시한 후, 상기 데이터를 컴퓨터 기기로 전송하는 CD-ROM 디코더에 있어서,

상기 버퍼 메모리에 일시적으로 기억되는 데이터의 섹터수를 카운트하는 기입 섹터 카운터,

동일 버퍼 메모리에서 상기 컴퓨터 기기로 전송되는 데이터의 섹터수를 카운트하는 전송 섹터 카운터, 및

상기 기입 섹터 카운터 및 전송 섹터 카운터의 카운트 값에 기초하여 상기 버퍼 메모리의 빈 용량을 산출하고, 이 빈 용량이 제1 소정 용량 이하가 되었을 때, 상기 버퍼 메모리에 의한 데이터의 기억 동작을 정지시키는 버퍼링 제어 회로

를 포함하는 것을 특징으로 하는 CD-ROM 디코더.
제1항에 있어서,

상기 버퍼링 제어 회로는, 상기 기입 섹터 카운터 및 전송 섹터 카운터의 카운트 값에 기초하여 산출되는 상기 버퍼 메모리의 빈 용량이 제2 소정 용량 이상으로 되었을 때, 상기 버퍼 메모리에 의한 데이터의 기억 동작을 재개시키는 것을 특징으로 하는 CD-ROM 디코더.
제2항에 있어서,

상기 디지털 데이터의 버퍼링을 개시하는 섹터의 어드레스가 설정되는 목표 어드레스 레지스터 및 버퍼링이 요구되는 섹터수가 각각 설정되는 버퍼 섹터 카운터,

상기 디지털 데이터에 포함되는 섹터 어드레스를 받아들이는 헤더 정보 레지스터,

상기 목표 어드레스 레지스터에 설정된 섹터 어드레스 및 상기 헤더 정보 레지스터에 받아들여진 섹터 어드레스에 기초하여 버퍼링 개시를 인식하고, 상기 버퍼 섹터 카운터에 설정된 섹터수만큼 상기 버퍼 메모리에 대한 상기 디지털 데이터의 버퍼링을 실행하는 버퍼 트리거 발생 회로

를 더 포함하는 것을 특징으로 하는 CD-ROM 디코더.