JP3853615B2 - アドレス情報検出装置およびアドレス情報検出方法 - Google Patents
アドレス情報検出装置およびアドレス情報検出方法 Download PDFInfo
- Publication number
- JP3853615B2 JP3853615B2 JP2001203996A JP2001203996A JP3853615B2 JP 3853615 B2 JP3853615 B2 JP 3853615B2 JP 2001203996 A JP2001203996 A JP 2001203996A JP 2001203996 A JP2001203996 A JP 2001203996A JP 3853615 B2 JP3853615 B2 JP 3853615B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- interpolation
- detection
- error
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、光ディスク、光磁気ディスク、相変化光ディスク等の記録媒体から安定して適正なアドレス情報を得ることができるアドレス情報検出装置およびアドレス情報検出方法に関するものである。
【０００２】
【従来の技術】
光ディスク、光磁気ディスク、相変化光ディスク等の記録媒体では、そのデータトラック上に、絶対位置情報となるアドレスが何らかの形で記録されている。そして、ディスクに対応するディスクドライブ装置では、例えば、記録／再生動作の際等において、データトラック上のアドレスを検出して目的の位置に達したか否かを判定し、目的の位置に達したことが検出された場合に記録または再生動作を開始する。
【０００３】
上記のようなディスク上においては、例えば、図１４に示すように、１つのアドレス値を付与されるデータ単位を示す１セクタ内にアドレス領域とデータとが記録されているアドレス記録形態がある。このような記録形態では、ディスクに形成された各セクタを物理的にエリア分割してアドレス情報とデータとを記録している。そして、アドレス情報としては、実際のアドレス値ＡＤとそのアドレス値ＡＤに対して付与されるＣＲＣエラー検出コードとが記録されている。なお、図１４に示す記録形態では、アドレス値ＡＤとＣＲＣエラー検出コードは、１回だけ記録された例を示しているが、アドレス読み込みエラーの確率を少なくするために、複数回ずつ記録されることもある。
【０００４】
上記のようなアドレス記録形態のディスクからアドレス情報を得るアドレス情報検出装置は、図１５に示すように、アドレス検出部１０１、ＣＲＣエラー検出部１０２、アドレス保持部１０３、セレクタ１０４、アドレス情報保持部１０５、補間アドレス生成部１０６および補間アドレス保持部１０７とを備えている。
【０００５】
アドレス検出部１０１は、いわゆるアドレスデコーダであり、ディスクに記録されているアドレス情報をデコードする。デコードされたアドレスは、アドレス保持部１０３のレジスタに記憶される。また、デコードされたアドレスおよびＣＲＣエラー検出コードは、ＣＲＣエラー検出部１０２に送られ、ここでアドレスとしてエラービットが存在するか否かの検出（エラー検出）が行われる。さらに、アドレス保持部１０３の出力およびＣＲＣエラー検出部１０２の出力は、セレクタ１０４に入力される。
【０００６】
セレクタ１０４には、補間アドレス保持部１０７から補間アドレス情報が入力される。この補間アドレス情報は、直前のセレクタ１０４のアドレス情報より、現在のアドレス情報を補間して求めたものである。セレクタ１０４は、ＣＲＣエラー検出部１０２の検出結果が、エラーなしと判断された場合には、アドレス保持部１０３から入力されたアドレス情報を選択して出力する。一方、エラーが検出された場合には、補間アドレス保持部１０７から出力された補間アドレス情報を出力する。このセレクタ１０４の出力は、アドレス情報保持部１０５に入力され、検出されたアドレス情報として、記録／再生動作の際に利用されるため図示しない記録／再生動作ブロック等に出力される。
【０００７】
また、アドレス情報保持部１０５のアドレス情報は、補間アドレス生成部１０６にも出力される。この補間アドレス生成部１０６では、次のセクタのアドレスを計算し、補間アドレス保持部１０７に出力する。補間アドレス保持部１０７の出力は上述のように、セレクタ１０４に出力される。
【０００８】
以上のような手順により、アドレス領域にアドレス値とエラー検出コードとが記録されているディスクのアドレス情報の検出が行われる。
【０００９】
また、アドレス領域にアドレス値とともに、そのアドレス値に関するエラー訂正能力を有するエラー訂正コードを記録する方法が、特開平１１−３１３６５号公報に開示されている。
【００１０】
アドレスとエラー訂正能力を有するエラー訂正コードとをアドレス領域に記録する方法としては、図１６に示すように、１つのアドレスを付与されるデータ単位を示す１セクタを、物理的にエリア分割してアドレス情報とデータとを記録する方法があり、アドレス情報として、実際のアドレスＡＤとそのアドレスＡＤに対して付与されるエラー訂正コードＥＣＣを記録している。なお、エラー訂正コードＥＣＣは、非２元ＢＣＨコードや、２元ＢＣＨコードを記憶している。
【００１１】
上記のようなアドレス記録形態のディスクからアドレス情報を得るためのアドレス情報検出装置の一例としては、図１７に示すように、非２元ＢＣＨコードを採用した構成が挙げられる。
【００１２】
図１７のアドレス情報検出装置は、まず、１ビットのシリアル系列で供給されるアドレスデータをシリアル−パラレル変換部１０８にてパラレルデータに変換する。そして、このパラレルデータとしてのデコードアドレスは、アドレス保持部１０９のレジスタに取り込まれるとともに、シンドローム計算部１１０に入力される。シンドローム計算部１１０は、入力されたアドレスに対してエラー検出のためのシンドローム計算を行い、その計算結果をアドレス訂正部１１１、およびその計算結果よりエラーの有無を検出し、その検出結果をセレクタ１１３に出力する。アドレス訂正部１１１では、シンドローム計算部１１０の計算結果であるシンドロームを用いて、エラー訂正が可能であるか否かを判別し、その判別結果をセレクタ１１３に出力する。そして、エラー訂正が可能であるならば、アドレス保持部１０９の出力アドレスのエラー訂正処理を行う。
【００１３】
セレクタ１１３には、アドレス保持部１０９からのアドレス情報、訂正アドレス保持部１１２からの訂正アドレス情報のほかに、補間アドレス保持部１１６からの入力である補間アドレスが入力される。これは、セレクタ１１３の出力であるアドレス情報から、補間アドレス生成部１１５にて、次のアドレス情報を補間したものである。
【００１４】
さらに、セレクタ１１３では、シンドローム計算部１１０からの入力によりエラーが検出されなかった場合は、アドレス保持部１０９からの入力データをアドレス情報として、アドレス情報保持部１０５に出力する。一方、エラーが検出され、アドレス訂正部１１１からの入力により、訂正が可能であると判別された場合は、訂正アドレス保持部１１２からの入力データをアドレス情報として、アドレス情報保持部１０５に出力する。さらに、エラーが検出され、訂正が不能の場合は、補間アドレス保持部１１６からの入力である補間アドレスをアドレス情報としてアドレス情報保持部１０５に出力される。
【００１５】
以上のような手順により、アドレス領域にアドレス値とエラー訂正コードが記録されているディスクのアドレス情報の検出を行うことができる。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来のアドレス情報検出方法では、以下のような問題点を有している。
【００１７】
すなわち、上記従来のアドレス情報検出方法におけるエラー検出は、受信語が符号語としてありえないものである場合にエラーが発生したと判断する原理を採用している。
【００１８】
例えば、図１８に示すように最小距離がｄｍｉｎの符号語（ｗｉ、ｗｊと示す）に対してｄ個以下のエラーが加わり受信語ｙになったとする。ｙはｗｉを中心とする半径ｄの小球内にあり、
ｄｍｉｎ≧ｄ＋１…（１）
の関係であれば、半径ｄの中に他の符号語はない。このため、ｙが他の符号語と一致することはなく、受信側ではエラーの発生を検出する。
【００１９】
逆にいえば、上記（１）式を満たさない個数のエラーが発生した場合には、エラーを検出することができず、エラーを見逃してしまうという問題がある。
【００２０】
さらに、図１９に示すように最小距離がｄｍｉｎの符号語（ｗｉ、ｗｊと記載）に対して、ｔ箇所のエラーが加わり受信語ｙとなったとする。
【００２１】
このとき、ｔが以下に示す（２）式を満たしていれば、半径ｔの小球内に他の符号語はない。
【００２２】
ｄｍｉｎ≧２ｔ＋１…（２）
このため、ｙに一番近い符号語はｗｉであるため、ｙはｗｉに訂正される。
【００２３】
この場合も、上記（２）式を満たさない個数のエラーが発生した場合には、正しくエラーを訂正することができず、別の符号語に誤訂正してしまうという問題がある。
【００２４】
以上のように、従来のアドレス情報検出方法では、エラー訂正およびエラー検出において上記（１）、（２）式を満たさない個数のエラーが加わった場合には、誤検出・誤訂正を避けることはできない。
【００２５】
このためアドレス情報に、エラー検出コードおよびエラー訂正コードを付加してアドレス情報の検出を行っても、エラーの個数によってはエラーの誤検出および誤訂正を行ってしまうことがある。さらに、エラー訂正を行うことができた場合や、エラー検出による検出結果がエラーなしであった場合でも、アドレスを誤検出している可能性があるため、無条件にそのアドレス情報を採用すると、装置の暴走等の問題を完全に防止することはできない。
【００２６】
このように、エラー検出および訂正には、アドレス情報の誤検出や誤訂正は不可避であり、従来のアドレス情報検出装置においては、アドレスの誤検出・誤訂正が生じた場合には、その訂正されたアドレス情報あるいはエラーであることを見逃された誤ったアドレス情報が採用され、動作制御が行われる。このため、ディスク上における絶対値を装置が誤認識してしまうことで、記録／再生動作を正常に行うことができなくなったり、最悪の場合、装置が暴走する等の問題が発生する。
【００２７】
本発明は上記問題点に鑑みてなされたものであり、その目的は、アドレスエラーを誤検出した場合、もしくはアドレスを誤訂正した場合でも、装置の暴走を防止して、正常な記録／再生を行うことができるアドレス情報検出装置およびアドレス情報検出方法を提供することにある。
【００２８】
【課題を解決するための手段】
本発明のアドレス情報検出装置は、上記の課題を解決するために、記録媒体上の絶対位置を示すアドレスとそのアドレスに関するエラー検出コードとを含んでいるアドレス情報を検出するアドレス情報検出手段と、上記エラー検出コードを基にして検出アドレスがエラーであるか否かを検出するエラー検出手段とを備えているアドレス情報検出装置において、検出アドレスと、直前のアドレスあるいは直前のアドレスに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較した結果を示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、上記エラー検出手段から出力されたエラー検出信号に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えていることを特徴としている。
【００２９】
上記の構成によれば、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出手段によるエラー検出が適正に行われず、誤った検出アドレスがそのまま絶対位置情報として採用されたり、誤った検出アドレスであるにもかかわらず、エラー検出手段により検出アドレスがエラーでないと誤認識されて、誤ったアドレスが絶対位置情報として採用されたりすることを防止し、正確な絶対位置情報を検出できる。
【００３０】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを第１補間アドレスと比較して検出アドレスの正誤判定を行うことで、検出アドレスが誤ったアドレスであることを認識できる。
【００３１】
さらに、エラー検出手段が誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較してエラー検出信号が適正であるか否かを判定することができる。
【００３２】
このように、検出アドレスの正誤判定とエラー検出信号の判定とが、共に肯定的な判定であっても、そのまま検出アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定が適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【００３３】
よって、本発明のアドレス情報検出装置によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【００３４】
本発明のアドレス情報検出装置は、上記の課題を解決するために、記録媒体上の絶対位置を示すアドレスとそのアドレスに関する誤り訂正コードとを含んでいるアドレス情報を検出するアドレス情報検出手段と、上記誤り訂正コードを基にして検出アドレスを訂正するアドレス訂正手段とを備えているアドレス情報検出装置において、上記検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、上記アドレス訂正手段による誤アドレス訂正の結果に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいは上記誤り訂正コードからエラーありが検出され、上記アドレス訂正手段による適正な訂正が行われた場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えていることを特徴としている。
【００３５】
上記の構成によれば、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、誤り訂正コードからエラー検出が適正に行われなかった場合、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識された場合、誤り訂正コードから検出アドレスがエラーであると検出され、アドレス訂正手段により適正なアドレス訂正が行われなかった場合であっても、誤ったアドレスが絶対位置情報として採用されることを防止し、正確な絶対位置情報を検出できる。
【００３６】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを直前の適正なアドレスから生成した第１補間アドレスと比較することで、検出アドレスが誤ったアドレスであることを認識できる。
【００３７】
また、誤り訂正コードから誤検出アドレスが適正なアドレスであると誤判定された場合でも、検出アドレスを第２補間アドレスと比較することで、誤り訂正コードを基にしたエラー検出結果が適正であるか否かを判定することができる。
【００３８】
さらに、誤り訂正コードから検出アドレスがエラーであると判定され、アドレス訂正手段により適正な訂正が行われなかった場合でも、訂正アドレスと第２補間アドレスとを比較することで、訂正が適正に行われたか否かを判定できる。
【００３９】
このように、検出アドレスの正誤判定と誤り訂正コードを基にしたエラー検出とが、共に肯定的な判定である場合や、誤り訂正コードを基にエラーが検出され、アドレス訂正手段によりアドレス訂正が行われた場合でも、そのまま検出アドレスあるいは訂正アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により何れも適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定の何れかが適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【００４０】
よって、本発明のアドレス情報検出装置によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【００４１】
また、上記第１・第２補間アドレスは、加算器を用いて生成されることがより好ましい。
【００４２】
これにより、第１・第２補間アドレスの生成を正確かつ容易に行うことができ、例えば、加算器により＋１することにより第１・第２補間アドレスを生成すれば、隣接するアドレス同士の比較が容易になる。
【００４３】
また、上記第１・第２補間アドレスは、演算装置を用いて生成されることがより好ましい。
【００４４】
これにより、ＣＰＵ等の演算装置を第１・第２補間アドレスの生成に用いることで、第１・第２補間アドレスの生成を正確かつ迅速に行うことができる。
【００４５】
本発明のアドレス情報検出方法は、上記の課題を解決するために、記録媒体上の絶対位置を示すアドレスとそのアドレスに関するエラー検出能力を有する検出コードとを含んでいるアドレス情報を検出し、上記検出コードを基にして検出アドレスがエラーであるか否かを示すエラー検出信号を生成するアドレス情報検出方法において、上記検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、上記エラー検出信号に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用することを特徴としている。
【００４６】
上記の構成によれば、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出が適正に行われず、誤った検出アドレスがそのまま絶対位置情報として採用されたり、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識されて、誤ったアドレスが絶対位置情報として採用されたりすることを防止し、正確な絶対位置情報を検出できる。
【００４７】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを第１補間アドレスと比較して検出アドレスの正誤判定を行うことで、検出アドレスが誤ったアドレスであることを認識できる。
【００４８】
さらに、誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較してエラー検出信号が適正であるか否かを判定することができる。
【００４９】
このように、検出アドレスの正誤判定とエラー検出信号の判定とが、共に肯定的な判定であっても、そのまま検出アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定が適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【００５０】
よって、本発明のアドレス情報検出方法によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【００５１】
本発明のアドレス情報検出方法は、上記の課題を解決するために、記録媒体上の絶対位置を示すアドレスとそのアドレスに関する誤り訂正能力を有する誤り訂正コードとを含んでいるアドレス情報を検出するとともに、上記誤り訂正コードを基にして検出アドレスがエラーであるか否かを検出し、エラーであることが検出された検出アドレスを訂正するアドレス情報検出方法において、上記検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、上記誤り訂正コードを基にしたエラー検出結果に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、上記検出アドレスと、第１補間アドレスまたは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいはエラーであると検出された検出アドレスが適正に訂正された場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用することを特徴としている。
【００５２】
上記の構成によれば、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出が適正に行われなかった場合、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識された場合、検出アドレスがエラーであると認識され、適正なアドレス訂正が行われなかった場合であっても、誤検出アドレスが絶対位置情報として採用されることを防止し、正確な絶対位置情報を検出できる。
【００５３】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを直前の適正なアドレスから生成した第１補間アドレスと比較することで、検出アドレスが誤ったアドレスであることを認識できる。
【００５４】
また、誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較することで、誤り訂正コードを基にしたエラー検出結果が適正であるか否かを判定することができる。
【００５５】
さらに、検出アドレスがエラーであると判定され、適正な訂正が行われなかった場合でも、訂正アドレスと第２補間アドレスとを比較することで、訂正が適正に行われたか否かを判定できる。
【００５６】
このように、検出アドレスの正誤判定と誤り訂正コードを基にしたエラー検出結果とが、共に肯定的な判定である場合や、エラー検出結果がエラーを示しており、アドレス訂正が行われた場合でも、そのまま検出アドレスあるいは訂正アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により何れも適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定の何れかが適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【００５７】
よって、本発明のアドレス情報検出方法によれば、誤ったアドレスを絶対位置情報として採用することで生じる装置の暴走等の不具合の発生を防止できる。
【００５８】
【発明の実施の形態】
〔実施形態１〕
本発明のアドレス情報検出装置およびアドレス情報検出方法に関する実施の一形態について、図１〜図７に基づいて説明すれば、以下のとおりである。
【００５９】
本実施形態のアドレス情報検出装置１は、図１に示すように、アドレス検出部２、アドレス保持部３、ＣＲＣエラー検出部４、アドレス比較部５、アドレス情報保持部６、第１・第２補間アドレス生成部７・９および第１・第２補間アドレス保持部８・１０を備えている。
【００６０】
アドレス検出部２には、シリアルデータのアドレス信号が入力される。アドレス検出部２でデコードされたアドレス（以後、検出アドレスとする）は、アドレス保持部３およびＣＲＣエラー検出部４に出力される。
【００６１】
アドレス保持部３は、この検出アドレスを記録するとともに、該検出アドレスをアドレス比較部５、第１補間アドレス生成部７、第２補間アドレス生成部９に出力する。
【００６２】
また、ＣＲＣエラー検出部４は、検出アドレスのエラーの有無を判定し、エラーありの場合は’Ｈ’レベル、エラーなしの場合は’Ｌ’レベルを示すエラー検出信号をアドレス比較部５および第２補間アドレス生成部９に出力する。
【００６３】
第１補間アドレス生成部７および第２補間アドレス生成部９は、後述する工程により第１補間アドレスおよび第２補間アドレスを生成し、第１補間アドレス保持部８・第２補間アドレス保持部１０へそれぞれ出力する。
【００６４】
そして、第１補間アドレス保持部８は第１補間アドレスを、第２補間アドレス保持部１０は第２補間アドレスをそれぞれアドレス比較部５へ出力する。
【００６５】
アドレス比較部５は、入力された検出アドレスを、第１補間アドレスおよび第２補間アドレスと比較し、検出アドレス・第１・第２補間アドレスの中から、適正なアドレスを選択してアドレス情報保持部６へ出力する。
【００６６】
以下に、本実施形態のアドレス情報検出装置１による適正な絶対位置情報を検出する方法について詳しく説明するが、先ず、第１・第２補間アドレス生成部７・９の構成について、図２・図３を用いて説明する。
【００６７】
第１補間アドレス生成部７は、図２に示すように、加算器２０・２１およびセレクタ２２を備えている。
【００６８】
加算器２０は、検出アドレスに＋１することでアドレスを補間する。加算器２１は、第１補間アドレス保持部８から出力された直前の第１補間アドレスを＋１することでアドレスを補間する。
【００６９】
セレクタ２２は、アドレス比較部５からの出力である一致信号に応じて出力するアドレスを選択する。つまり、一致信号が’Ｈ’の時、つまり検出アドレスと第１もしくは第２補間アドレスとが一致している場合には、検出アドレスを基にして、補間したアドレスを第１補間アドレスとして出力する。一方、検出アドレスと第１・第２補間アドレスとが不一致の場合には、直前の第１補間アドレスから補間したアドレスを選択して、第１補間アドレスとして出力する。出力された第１補間アドレスは、第１補間アドレス保持部８のレジスタに記憶され、アドレス比較部５に出力される。
【００７０】
第２補間アドレス生成部９は、図３に示すように、第１補間アドレス生成部７と同様に、加算器２３・２４およびセレクタ２５を備えている。
【００７１】
加算器２３は、検出アドレスを＋１することで、次のアドレスを補間している。同様に、加算器２４は、第２補間アドレス保持部１０から出力された直前の第２補間アドレスを＋１することで次のアドレスを補間している。
【００７２】
セレクタ２５は、ＣＲＣエラー検出部４の出力であるエラー検出信号に応じて、出力するアドレスを選択する。例えば、エラー検出信号が’Ｌ’の時、つまり検出アドレスがエラーではないと判定された場合には、セレクタ２５は、この検出アドレスを基に補間したアドレスを第２補間アドレスとして出力する。一方、検出アドレスがエラーであると判定された場合には、セレクタ２５は、直前の第２補間アドレスから補間したアドレスを選択して、第２補間アドレスとして出力する。出力された第２補間アドレスは、第２補間アドレス保持部１０のレジスタに記憶され、アドレス比較部５に出力される。
【００７３】
続いて、検出された検出アドレスと、上記第１・第２補間アドレス保持部８・１０から出力された上記第１・第２補間アドレスとを比較して適正なアドレスを選択するアドレス比較部５の構成について、図４を用いて詳しく説明すれば、以下の通りである。
【００７４】
アドレス比較部５は、図４に示すように、比較器１１・１２、ＯＲ回路１３、セレクタ１４、ＮＯＴ回路１５およびＡＮＤ回路１６を備えている。
【００７５】
比較器１１は、検出アドレスと直前の第２補間アドレスとを比較し、一致した場合には’Ｈ’レベルをＯＲ回路１３に出力する。同様に、比較器１２も、検出アドレスと直前の第１補間アドレスとを比較し、一致した場合には’Ｈ’レベルをＯＲ回路１３に出力する。セレクタ１４は、検出アドレスと直前の第１補間アドレスとをエラー検出信号およびＯＲ回路１３の出力と比較して選択する。
【００７６】
このセレクタ１４では、図５に示すように、検出アドレスにエラーがなく、かつ検出アドレスが第１補間アドレス、第２補間アドレスの片方あるいは両方と一致した場合にのみ検出アドレスが選択され、それ以外の場合は第１補間アドレスが選択される。
【００７７】
また、エラー検出信号は、ＮＯＴ回路１５にて反転された後、ＡＮＤ回路１６に入力される。ＡＮＤ回路１６には、ＯＲ回路１３の出力が入力されており、一致信号として出力される。この一致信号は、検出アドレスにエラーがなく、第１・第２補間アドレスの何れか一方もしくは両方と一致した場合に、’Ｈ’レベルを出力するものである。
【００７８】
以上のように、アドレス比較部５にて選択された絶対位置情報は、アドレス情報保持部６にて記憶される。この絶対位置情報は、記録／再生動作を行うために図示しないコントロール部分に出力される。
【００７９】
以下に、上記のような構成のアドレス情報検出装置１による絶対位置情報を検出する具体的な動作について、図６を用いて説明する。
【００８０】
なお、本実施形態では、図６の（ａ）〜（ｇ）に示すように、シーク後、セクタｎ−１までは検出アドレスがエラーの状態が続いており、Ｔ１においてセクタｎがエラーなしで検出できたものとする。
【００８１】
ディスク上のアドレスは、（ａ）に示すｎ、ｎ＋１．．．であるとし、各アドレスの区切りは１セクタを示している。
【００８２】
アドレス検出部２は、（ａ）に示すディスクの実際のアドレスに対して、（ｂ）に示す検出アドレスを検出したとする。
【００８３】
この時、ＣＲＣエラー検出部４は、（ｃ）に示すように、この検出アドレスがエラーであるか否かを判定する。なお、（ｃ）に示す○はエラーなし（アドレスＯＫ）、×はエラーを示している。
【００８４】
第１補間アドレス生成部７、第２補間アドレス生成部９では、上述した工程により、（ｄ）・（ｅ）に示すように、それぞれ第１補間アドレス、第２補間アドレスを生成する。
【００８５】
アドレス比較部５では、（ｆ）に示すように、検出アドレスと上記第１・第２補間アドレスとを比較して一致するか否かを示す一致信号を出力するとともに、（ｇ）に示すように、検出アドレス・第１補間アドレス・第２補間アドレスの中から適正なアドレスを選択し、アドレス情報保持部６に出力する。
【００８６】
以下、（ｂ）に示すディスクアドレスの各時点Ｔ１〜Ｔ３における動作を例に挙げて、順に説明する。
【００８７】
Ｔ１以前の時点においては、アドレスが検出されていないので、第１補間アドレスおよび第２補間アドレスは、ディスク上のアドレスと全く異なったアドレス値ｍを保持している。
【００８８】
なお、（ｍ−１），（ｍ）が検出された場合には、エラー検出信号が×であるため、この検出アドレスは絶対位置情報として採用されず、エラー検出信号が○になるまで待機する。よって、（ｍ−１），（ｍ）が検出された場合でも、装置の暴走は発生しない。
【００８９】
Ｔ１の時点においては、ＣＲＣエラー検出部４にて検出アドレスがエラーなしと判断されるが、第１および第２補間アドレス（ｍ）と検出アドレス（ｎ）とが異なるため、一致信号は×（’Ｌ’レベル）となる。このため、第１補間アドレスであるアドレス値（ｍ）が絶対位置情報として採用される。
【００９０】
この時、第１補間アドレス生成部７では、一致信号が×（ＮＧ）であるため、第１補間アドレスを＋１した値（ｍ＋１）を出力する。第２補間アドレス生成部９では、エラー検出信号が○（ＯＫ）であるので、検出アドレスを＋１した値（ｎ＋１）が出力される。
【００９１】
Ｔ２の時点においては、検出アドレスがエラーなく検出されており、その検出アドレス値（ｎ＋１）と第２補間アドレスとが一致している。このため、一致信号がＯＫ（’Ｈ’レベル）となるので、アドレス比較部５は絶対位置情報として、検出アドレス（ｎ十１）をそのまま採用する。
【００９２】
この時、第１補間アドレス生成部７は、一致信号がＯＫであるため、検出アドレスを＋１した値（ｎ＋２）を第１補間アドレスとして生成する。第２補間アドレス生成部９は、エラー検出結果がＯＫであるので、検出アドレスを＋１した値（ｎ＋２）を生成する。
【００９３】
Ｔ３の時点においては、仮に、Ｔ３の時点で検出されるアドレスは、実際は（ｎ十２）であるはずが（ｎ＋ｘ）と誤検出され、しかも、エラー検出結果もＮＧとなるはずが、誤検出されてＯＫとなっている。この場合、検出されたアドレスは、第１あるいは第２補間アドレスと一致しないため、アドレス比較部５で採用される絶対位置情報は、第１補間アドレスである（ｎ＋２）が採用され、誤検出された（ｎ＋ｘ）が採用されることはない。
【００９４】
この時、第１補間アドレス生成部７では、一致信号が×であるため、直前の第１補間アドレスに＋１した（ｎ＋３）が生成される。一方、第２補間アドレス生成部９では、エラー検出結果が誤検出により、○となっているので、誤検出されたアドレス（ｎ＋ｘ）に＋１した（ｎ＋ｘ＋１）を第２補間アドレスとして出力する。しかし、この第２補間アドレスは絶対位置情報として検出されないので、実際の動作には何ら影響を与えることはない。
【００９５】
Ｔ３以降の時点においては、アドレスが正しく検出されるまで、第１補間アドレスが採用されるので、エラー検出結果の誤検出の影響は受けない。そして、アドレスが正しく検出された時点で、第１補間アドレス保持部８および第２補間アドレス保持部１０は、ともにディスク上のアドレスと一致したアドレスを保持する。
【００９６】
以上のように、本実施形態におけるアドレス情報検出装置１は、アドレスの誤検出により誤った検出アドレスが入力された場合でも、第１あるいは第２補間アドレス生成部７・９により生成された第１あるいは第２補間アドレスと一致しない場合には、絶対位置情報として採用せず、第１補間アドレスを絶対位置情報として採用している。よって、常に正確な絶対位置情報を得ることができるため、実際の記録／再生動作には何ら影響を与えず、装置の暴走等の不具合を防止して、正常な動作を行うことができる。
【００９７】
さらに、本実施形態のアドレス情報検出装置１は、検出されたアドレスのエラー検出結果が○である場合、第１・第２補間アドレスと比較して一致するか否かを判定し、一致しない場合にはその検出アドレスを絶対位置情報として採用せず、第１補間アドレスを絶対位置情報として採用している。よって、検出されたアドレスのエラー検出結果が○である場合でも、検出アドレスをそのまま絶対位置情報として採用することなく、第１・第２補間アドレスと比較した上で絶対位置情報を決定するため、常に正確な絶対位置情報が得られ、装置の暴走等の不具合の発生を防止できる。
【００９８】
なお、本実施形態では、第１および第２補間アドレスの算出に、加算器を用いた例を挙げて説明したが、これに限定されるものではない。例えば、図４および図５に示す加算器２０・２１・２３・２４を、図７に示すように、ＣＰＵ２７のような演算装置に置き換えて第１および第２補間アドレスを算出してもよい。この場合においても、上記と同様に、正確かつ迅速なアドレス検出を行うことができる。
【００９９】
〔実施形態２〕
本発明のアドレス情報検出装置およびアドレス情報検出方法に関する他の実施形態について、図８〜図１３に基づいて説明すれば、以下のとおりである。
【０１００】
なお、説明の便宜上、上記実施形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１０１】
本実施形態のアドレス情報検出装置３０は、図８に示すように、シリアル−パラレル変換部３１、アドレス保持部３２、シンドローム計算部３３、アドレス訂正部３４、訂正アドレス保持部３５、第１・第２補間アドレス生成部３６・３８、第１・第２補間アドレス保持部８・１０、アドレス比較部４０およびアドレス情報保持部６を備えている。
【０１０２】
シリアル−パラレル変換部３１は、入力信号をシリアル系列からパラレル系列に変換し、アドレス保持部３２、シンドローム計算部３３に出力する。
【０１０３】
シンドローム計算部３３は、アドレス訂正コードが付加された入力されたアドレス情報に対し、エラー検出のためのシンドローム計算を行い、計算結果をアドレス比較部４０に出力する。
【０１０４】
もし、アドレス情報にエラーがない場合には、シンドローム（計算結果）が０となり、エラーがある場合には、シンドローム（計算結果）が０にならない。よって、シンドロームが０であるか否かによりアドレスがエラーであるか否かを検出し、０でない場合には、エラーの位置と大きさを検出できる。
【０１０５】
アドレス訂正部３４は、アドレス保持部３２から入力されたアドレスがエラーである場合には、入力アドレスを訂正し、訂正アドレス保持部３５に出力する。
【０１０６】
第１・第２補間アドレス生成部３６・３８は、実施形態１の第１・第２補間アドレス生成部７・９と同様に、第１・第２補間アドレスを生成する点で共通している。しかし、本実施形態では、訂正アドレスを生成するため、その分入力信号が増加するため、第１補間アドレス生成部３６に後述するセレクタ５０、第２補間アドレス生成部３８に後述するセレクタ６０、ＮＯＴ回路、ＯＲ回路が設けられている点で異なっている。
【０１０７】
アドレス比較部４０には、アドレス保持部３２に保持されている検出アドレス、訂正アドレス保持部３５の出力であるエラー訂正された訂正アドレス、シンドローム計算部３３の出力であるエラー検出信号、アドレス訂正部３４の出力であるエラー訂正検出信号、第１補間アドレス保持部８の出力である第１補間アドレス、第２補間アドレス保持部１０の出力である第２補間アドレスが入力され、アドレス一致信号を第１補間アドレス生成部３６に対して、検出アドレスをアドレス情報保持部６に出力する。
【０１０８】
このアドレス比較部４０の、詳しい構成について、図９を用いて説明する。
【０１０９】
アドレス比較部４０は、図９に示すように、セレクタ４１、比較器４２、比較器４３、ＯＲ回路４４、セレクタ４５、ＮＯＴ回路４６、ＯＲ回路４７およびＡＮＤ回路４８を備えている。
【０１１０】
セレクタ４１は、エラー検出信号が’Ｌ’の時、つまり検出アドレスにエラーがない場合には、検出アドレスを選択して出力する。反対に、エラーがある場合には、訂正アドレス保持部３５から出力された訂正アドレスを出力する（以降、セレクタ４１の出力をデコードアドレスと示す）。比較器４３は、デコードアドレスと第１補間アドレスとを比較し、一致した場合には’Ｈ’レベルをＯＲ回路４４に出力する。比較器４２は、デコードアドレスと第２補間アドレスとを比較し、一致した場合には、’Ｈ’レベルをＯＲ回路４４に出力する。
【０１１１】
セレクタ４５は、デコードアドレスと第１補間アドレスとを、エラー検出信号、ＯＲ回路４４の出力およびアドレス訂正部３４の出力であり、訂正ＯＫの場合’Ｈ’レベルとなる訂正検出信号に応じて選択し、選択されたアドレスを出力する。
【０１１２】
さらにセレクタ４５は、図１０に示すように、エラー検出の結果、エラーが無い場合、もしくはアドレス訂正が適正に行われた場合で、かつそのデコードアドレスが第１・第２補間アドレスの一方もしくは両方と一致した場合にのみ、デコードアドレスが絶対位置情報として採用され、それ以外の場合には、第１補間アドレスが絶対位置情報として採用される。
【０１１３】
また、エラー検出信号はＮＯＴ回路４６において反転された後、訂正検出信号とともにＯＲ回路４７に入力される。ＡＮＤ回路４８には、このＯＲ回路４７の出力が入力され、一致信号として出力される。この一致信号は、検出アドレスにエラーがない場合あるいは訂正ができた場合で、かつ第１または第２補間アドレスと一致した場合に、’Ｈ’レベルを出力する。
【０１１４】
上記のように、アドレス比較部４０にて採用された絶対位置情報は、アドレス情報保持部６において記憶される。なお、このアドレス情報は、記録／再生動作を行うために図示しないコントロール部分に出力される。
【０１１５】
第１補間アドレス生成部３６は、図１１に示すように、セレクタ５０、加算器５１・５２、セレクタ５３を備えている。
【０１１６】
セレクタ５０は、エラー検出信号が’Ｌ’の時、つまり検出アドレスにエラーがない場合には、検出アドレスを選択して出力し、エラーがある場合には、訂正アドレスを出力する。加算器５１は、セレクタ５０の出力を＋１することでアドレスを補間している。加算器５２は、直前の第１補間アドレスを＋１することでアドレスを補間している。
【０１１７】
セレクタ５３は、アドレス比較部４０の出力である一致信号によって出力するアドレスを選択している。一致信号が’Ｈ’の時、つまり検出アドレスもしくは訂正アドレスが、第１あるいは第２補間アドレスと一致する場合には、セレクタ５０の出力を基にして補間した検出アドレスを第１補間アドレスとして出力する。一方、訂正アドレスが第１あるいは第２補間アドレスと不一致の場合には、直前の第１補間アドレスを補間して第１補間アドレスとして出力する。
【０１１８】
第２補間アドレス生成部３８は、図１２に示すように、セレクタ６０、加算器６１・６２、セレクタ６３、ＮＯＴ回路およびＯＲ回路を備えている。
【０１１９】
セレクタ６０は、エラー検出信号が’Ｌ’の時、つまり検出アドレスにエラーがない場合、検出アドレスを選択して出力し、エラーがある場合、訂正アドレスを出力する。加算器６１は、セレクタ６０の出力を＋１することで、次のアドレスを補間している。加算器６２も同様に、直前の第２補間アドレスを＋１することで次のアドレスを補間している。エラー検出信号は、ＮＯＴ回路で反転された後、訂正検出信号とＯＲ回路に入力され、このＯＲ回路の出力がセレクタ６３に入力される。
【０１２０】
セレクタ６３は、ＯＲ回路からの入力が’Ｈ’の時、つまり検出アドレスがエラーなく検出できている場合、もしくはアドレス訂正部３４にて訂正がＯＫだった場合は、このセレクタ６０の出力を基にして補間し、第２補間アドレスとして出力する。それ以外の場合は、直前の第２補間アドレスを補間して第２補間アドレスとして出力する。
【０１２１】
以上のような構成により、アドレスのエラー検出情報が誤検出された場合や、アドレスが誤訂正された場合でも、誤ったアドレス情報を絶対位置情報として採用することはないため、装置の暴走などの不具合を防止することができる。
【０１２２】
続いて、本実施形態のアドレス情報検出装置３０の動作モデルについて、図１３を用いて説明すれば、以下の通りである。
【０１２３】
ディスク上の実際のアドレスは、（ａ）に示すｎ、ｎ＋１．．．であり、各区切りはセクタを示している。
【０１２４】
ここでは、（ｂ）に示すような検出アドレスが検出されるとし、この検出アドレスのエラー検出結果は、（ｃ）に示すように、○の場合はアドレスＯＫ（エラーなし）、×の場合はエラーとする。
【０１２５】
アドレス訂正部３４では、（ｄ）に示すように、入力されたアドレスを訂正する。
【０１２６】
この訂正アドレスについては、（ｅ）に示すように、訂正ＯＫか否かの訂正結果が示される。
【０１２７】
第１補間アドレス生成部３６、第２補間アドレス生成部３８では、（ｆ）・（ｇ）に示すように、それぞれ第１補間アドレス、第２補間アドレスを生成する。
【０１２８】
アドレス比較部４０では、（ｈ）に示すように、検出アドレスと上記第１・第２補間アドレスとを比較して一致信号を出力するとともに、（ｉ）に示すように、絶対位置情報を選択し、アドレス情報保持部６に出力する。
【０１２９】
図１３に示す（ａ）〜（ｉ）では、シーク後、セクタｎ−１までは検出アドレス、訂正アドレスが、ともにＮＧの状態が続いており、Ｔ１においてセクタｎがエラー訂正を行うことで検出できたものとしている。以下、各時点での動作を順に説明する。
【０１３０】
Ｔ１以前の時点においては、アドレスが検出されていないので、（ｂ）の検出アドレス、（ｄ）の訂正アドレスともに誤ったアドレス値（仮にｘとする）を示しており、（ｃ）のエラー検出信号、（ｅ）の訂正結果ともにＮＧである。
【０１３１】
第１補間アドレスおよび第２補間アドレスは、ディスク上のアドレスと全く異なったアドレス値（仮にｍとする）を保持している。
【０１３２】
次に、Ｔ１の時点においては、エラー検出の結果、検出アドレスにはエラーがあるが、アドレス訂正部３４でエラーが訂正できたとする。
【０１３３】
この場合、第１および第２補間アドレス（ｍ）と訂正アドレス（ｎ）とが異なるため、一致信号は×（’Ｌ’レベル）である。このため、第１補間アドレスであるアドレス値（ｍ）が絶対位置情報として採用される。第１補間アドレス生成部３６では、一致信号がＮＧ（×）であるので、第１補間アドレスに＋１した値（ｍ＋１）が出力される。第２補間アドレス生成部３８では、訂正結果がＯＫであるため、訂正アドレスに＋１した値（ｎ＋１）が出力される。
【０１３４】
続いて、Ｔ２の時点においては、検出アドレスがエラーなく検出されており、その検出アドレス値（ｎ＋１）と第２補間アドレスとが一致している。このため、一致信号が○（’Ｈ’レベル）となるので、アドレス比較部４０は絶対位置情報として、検出アドレス（ｎ十１）をそのまま採用する。
【０１３５】
第１補間アドレス生成部３６は、一致信号がＯＫ（○）であるので、検出アドレスに＋１した値（ｎ＋２）を第１補間アドレスとして生成する。第２補間アドレス生成部３８は、エラー検出結果がＯＫであるので、検出アドレスに＋１した値（ｎ＋２）を出力する。
【０１３６】
さらに、Ｔ３の時点においては、Ｔ３の時点で検出されるアドレスは、実際は（ｎ＋２）であるはずが、仮に、アドレス訂正部３４において（ｎ＋ｘ）と誤訂正されてしまったとする。
【０１３７】
この場合、一致信号は、補間アドレスと一致していないので、アドレス比較部４０で採用される絶対位置情報は、第１補間アドレスである（ｎ＋２）が採用される。よって、誤検出されたアドレスを絶対位置情報として採用しないため、装置の暴走等の発生を防止できる。
【０１３８】
第１補間アドレス生成部３６では、一致信号が×であるので、直前の第１補間アドレスに＋１した（ｎ＋３）が生成される。一方、第２補間アドレス生成部３８では、訂正検出結果が誤訂正により、○となっているので、誤訂正されたアドレス（ｎ＋ｘ）に＋１した（ｎ＋ｘ＋１）を出力する。
【０１３９】
しかし、この第２補間アドレスとして誤ったアドレス（ｎ＋ｘ＋１）を出力した場合でも、絶対位置情報として採用されるのは第１補間アドレスであるため、実際の装置の動作には何ら影響を与えることはない。
【０１４０】
最後に、Ｔ３以降の時点では、アドレスが正しく検出されるまでは、第１補間アドレスがアドレス情報として採用されるので、エラー検出結果が誤検出であった場合の影響を受けることはない。そして、アドレスが正しく検出された時点で、第１補間アドレスおよび第２補間アドレスともにディスク上のアドレスと一致したアドレスを保持する。
【０１４１】
以上のように、本実施形態におけるアドレス情報検出装置によれば、検出されたアドレスのエラー検出結果が、エラーでないと誤検出された場合や、エラーであると検出され、訂正されたアドレスが誤訂正であった場合でも、第１および第２補間アドレスと比較して一致していない、つまり以前のアドレスデータから生成した補間アドレスと異なるアドレスが入力された場合には、その検出アドレスを採用せず、第１あるいは第２補間アドレスを絶対位置情報として採用している。これにより、常に適正な絶対位置情報を得ることができ、装置の暴走等の発生を防止できる。
【０１４２】
なお、本実施形態では、第１および第２補間アドレスの算出に、加算器を用いた例を挙げて説明したが、これに限定されるものではない。例えば、図１１および図１２に示す加算器５１・５２・６１・６２を、実施形態１と同様に、ＣＰＵのような演算装置に置き換えて第１および第２補間アドレスを算出してもよい。これにより、実施形態１と同様に、正確かつ迅速な絶対位置検出を行うことができる。
【０１４３】
なお、本発明のアドレス情報検出装置は、記録媒体上の絶対位置としてアドレス情報が記録されており、前記アドレス情報にはアドレス値とともに、そのアドレス値に関するエラー検出能力を有する検出コードが付加されている記録媒体よりアドレス情報を検出する検出方法において、すでに検出されているアドレス情報より、第１補間アドレスと、第２の補間アドレスとを計算し、アドレス情報が検出された時点にて、そのアドレス情報のエラー検出結果がエラー無しと判定された場合で、第１補間アドレス情報、もしくは第２の補間アドレス情報のどちらか一方、あるいは両方に一致した場合のみ、アドレス情報として採用し、第１補間アドレス情報、および第２の補間アドレス情報の両方に一致しない場合や、アドレス情報がエラーと検出された場合、第１補間アドレス情報をアドレス情報として採用するアドレス情報検出装置であってもよい。
【０１４４】
また、本発明のアドレス情報検出装置は、記録媒体上の絶対位置としてアドレス情報が記録されており、前記アドレス情報にはアドレス値とともに、そのアドレス値に関する誤り訂正能力を有する誤り訂正コードが付加されている記録媒体よりアドレス情報を検出する検出方法において、すでに検出されているアドレス情報より、第１補間アドレスと、第２の補間アドレスとを計算し、アドレス情報が検出された時点にて、そのアドレス情報のエラー検出結果がエラー無し、もしくは誤り訂正により訂正できたと判定された場合、第１補間アドレス情報、もしくは第２の補間アドレス情報のどちらか一方、あるいは両方に一致した場合、アドレス情報として採用し、第１補間アドレス情報、および第２の補間アドレス情報の両方に一致しない場合や、アドレス情報の誤りが訂正不可の場合、第１補間アドレス情報をアドレス情報として採用するアドレス情報検出装置であってもよい。
【０１４５】
【発明の効果】
本発明のアドレス情報検出装置は、以上のように、検出アドレスと、直前のアドレスあるいは直前のアドレスに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較した結果を示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、上記エラー検出手段から出力されたエラー検出信号に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、上記検出アドレスと第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えている構成である。
【０１４６】
それゆえ、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出手段によるエラー検出が適正に行われず、誤った検出アドレスがそのまま絶対位置情報として採用されたり、誤った検出アドレスであるにもかかわらず、エラー検出手段により検出アドレスがエラーでないと誤認識されて、誤ったアドレスが絶対位置情報として採用されたりすることを防止し、正確な絶対位置情報を検出できるという効果を奏する。
【０１４７】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを第１補間アドレスと比較して検出アドレスの正誤判定を行うことで、検出アドレスが誤ったアドレスであることを認識できる。
【０１４８】
さらに、エラー検出手段が誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較してエラー検出信号が適正であるか否かを判定することができる。
【０１４９】
このように、検出アドレスの正誤判定とエラー検出信号の判定とが、共に肯定的な判定であっても、そのまま検出アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定が適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【０１５０】
よって、本発明のアドレス情報検出装置によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【０１５１】
本発明のアドレス情報検出装置は、以上のように、検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、上記アドレス訂正手段による誤アドレス訂正の結果に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、上記検出アドレスと第１補間アドレスあるいは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいは上記誤り訂正コードからエラーありが検出され、上記アドレス訂正手段による適正な訂正が行われた場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えている構成である。
【０１５２】
それゆえ、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、誤り訂正コードを基にしたエラー検出が適正に行われなかった場合、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識された場合、検出アドレスがエラーであると認識され、アドレス訂正手段により適正なアドレス訂正が行われなかった場合であっても、誤ったアドレスが絶対位置情報として採用されることを防止し、正確な絶対位置情報を検出できるという効果を奏する。
【０１５３】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを直前の適正なアドレスから生成した第１補間アドレスと比較することで、検出アドレスが誤ったアドレスであることを認識できる。
【０１５４】
また、誤り訂正コードを基にしたエラー検出が、誤検出アドレスを適正なアドレスであると誤検出であった場合でも、検出アドレスを第２補間アドレスと比較することで、エラー検出結果が適正であるか否かを判定することができる。
【０１５５】
さらに、検出アドレスがエラーであると判定され、アドレス訂正手段により適正な訂正が行われなかった場合でも、訂正アドレスと第２補間アドレスとを比較することで、訂正が適正に行われたか否かを判定できる。
【０１５６】
このように、検出アドレスの正誤判定と誤り訂正コードを基にしたエラー検出結果とが、共に肯定的な判定である場合や、誤り訂正コードを基にしたエラー検出結果がエラーを示しており、アドレス訂正手段によりアドレス訂正が行われた場合でも、そのまま検出アドレスあるいは訂正アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により何れも適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定の何れかが適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【０１５７】
よって、本発明のアドレス情報検出装置によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【０１５８】
また、上記第１・第２補間アドレスは、加算器を用いて生成されることがより好ましい。
【０１５９】
それゆえ、第１・第２補間アドレスの生成を正確かつ容易に行うことができ、例えば、加算器により＋１することにより第１・第２補間アドレスを生成すれば、隣接するアドレス同士の比較が容易になるという効果を奏する。
【０１６０】
また、上記第１・第２補間アドレスは、演算装置を用いて生成されることがより好ましい。
【０１６１】
それゆえ、ＣＰＵ等の演算装置を第１・第２補間アドレスの生成に用いることで、第１・第２補間アドレスの生成を正確かつ迅速に行うことができるという効果を奏する。
【０１６２】
本発明のアドレス情報検出方法は、以上のように、検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、上記エラー検出信号に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用する構成である。
【０１６３】
それゆえ、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出が適正に行われず、誤った検出アドレスがそのまま絶対位置情報として採用されたり、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識されて、誤ったアドレスが絶対位置情報として採用されたりすることを防止し、正確な絶対位置情報を検出できるという効果を奏する。
【０１６４】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを第１補間アドレスと比較して検出アドレスの正誤判定を行うことで、検出アドレスが誤ったアドレスであることを認識できる。
【０１６５】
さらに、誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較してエラー検出信号が適正であるか否かを判定することができる。
【０１６６】
このように、検出アドレスの正誤判定とエラー検出信号の判定とが、共に肯定的な判定であっても、そのまま検出アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定が適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【０１６７】
よって、本発明のアドレス情報検出方法によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【０１６８】
本発明のアドレス情報検出方法は、以上のように、検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、上記誤り訂正コードを基にしたエラー検出結果に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、上記検出アドレスと、第１補間アドレスまたは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいはエラーであると検出された検出アドレスが適正に訂正された場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用する構成である。
【０１６９】
それゆえ、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出が適正に行われなかった場合、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識された場合、検出アドレスがエラーであると認識され、適正なアドレス訂正が行われなかった場合であっても、誤検出アドレスが絶対位置情報として採用されることを防止し、正確な絶対位置情報を検出できるという効果を奏する。
【０１７０】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを直前の適正なアドレスから生成した第１補間アドレスと比較することで、検出アドレスが誤ったアドレスであることを認識できる。
【０１７１】
また、誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較することで、誤り訂正コードを基にしたエラー検出結果が適正であるか否かを判定することができる。
【０１７２】
さらに、検出アドレスがエラーであると検出され、適正な訂正が行われなかった場合でも、訂正アドレスと第２補間アドレスとを比較することで、訂正が適正に行われたか否かを判定できる。
【０１７３】
このように、検出アドレスの正誤判定と誤り訂正コードを基にしたエラー検出結果とが、共に肯定的な判定である場合や、エラー検出結果がエラーを示しており、アドレス訂正手段によりアドレス訂正が行われた場合でも、そのまま検出アドレスあるいは訂正アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により何れも適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定の何れかが適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【０１７４】
よって、本発明のアドレス情報検出方法によれば、誤ったアドレスを絶対位置情報として採用することで生じる装置の暴走等の不具合の発生を防止できる。
【図面の簡単な説明】
【図１】本発明のアドレス情報検出装置に関する一実施形態に係るアドレス情報検出装置の概略的な構成を示すブロック図である。
【図２】図１のアドレス情報検出装置における第１補間アドレス生成部の概略的な構成を示すブロック図である。
【図３】図１のアドレス情報検出装置における第２補間アドレス生成部の概略的な構成を示すブロック図である。
【図４】図１のアドレス情報検出装置におけるアドレス比較部の概略的な構成を示すブロック図である。
【図５】図４のアドレス比較部におけるセレクタの出力を表す説明図である。
【図６】図１のアドレス情報検出装置によるアドレス情報検出方法を示す動作モデルである。
【図７】図２・図３の第１・第２補間アドレス生成部における加算器の替わりに、ＣＰＵを用いた例を示すブロック図である。
【図８】本発明のアドレス情報検出装置に関する他の実施形態に係るアドレス情報検出装置の概略的な構成を示すブロック図である。
【図９】図８のアドレス情報検出装置におけるアドレス比較部の概略的な構成を示すブロック図である。
【図１０】図９のアドレス比較部におけるセレクタの出力を表す説明図である。
【図１１】図８のアドレス情報検出装置における第１補間アドレス生成部の概略的な構成を示すブロック図である。
【図１２】図８のアドレス情報検出装置における第２補間アドレス生成部の概略的な構成を示すブロック図である。
【図１３】図８のアドレス情報検出装置によるアドレス情報検出方法を示す動作モデルである。
【図１４】ディスクに対するアドレス記録形態の一例を示す説明図である。
【図１５】従来のアドレス情報検出装置の一例を概略的に示すブロック図である。
【図１６】ディスクに対するアドレス記録形態の他の例を示す説明図である。
【図１７】従来のアドレス情報検出装置の他の例を概略的に示すブロック図である。
【図１８】エラー検出の原理の一例を示す説明図である。
【図１９】エラー検出の原理の他の例を示す説明図である。
【符号の説明】
１ アドレス情報検出装置
２ アドレス検出部（アドレス情報検出手段）
３ アドレス保持部
４ ＣＲＣエラー検出部（エラー検出手段）
５ アドレス比較部（アドレス比較手段）
６ アドレス情報保持部
７ 第１補間アドレス生成部（第１補間アドレス生成手段）
８ 第１補間アドレス保持部
９ 第２補間アドレス生成部（第２補間アドレス生成手段）
１０ 第２補間アドレス保持部
１１・１２ 比較部
１４・２２・２５ セレクタ
２０・２１・２３・２４ 加算器
２７ ＣＰＵ
３０ アドレス情報検出装置
３１ シリアル−パラレル変換部
３２ アドレス保持部
３３ シンドローム計算部
３４ アドレス訂正部（アドレス訂正手段）
３５ 訂正アドレス保持部
３６ 第１補間アドレス生成部（第１補間アドレス生成手段）
３８ 第２補間アドレス生成部（第２補間アドレス生成手段）
４０ アドレス比較部（アドレス比較手段）
４１・４５・５０ セレクタ
４２・４３ 比較器
５１・５２・６１・６２ 加算器
６０・６３ セレクタ
【発明の属する技術分野】
本発明は、例えば、光ディスク、光磁気ディスク、相変化光ディスク等の記録媒体から安定して適正なアドレス情報を得ることができるアドレス情報検出装置およびアドレス情報検出方法に関するものである。
【０００２】
【従来の技術】
光ディスク、光磁気ディスク、相変化光ディスク等の記録媒体では、そのデータトラック上に、絶対位置情報となるアドレスが何らかの形で記録されている。そして、ディスクに対応するディスクドライブ装置では、例えば、記録／再生動作の際等において、データトラック上のアドレスを検出して目的の位置に達したか否かを判定し、目的の位置に達したことが検出された場合に記録または再生動作を開始する。
【０００３】
上記のようなディスク上においては、例えば、図１４に示すように、１つのアドレス値を付与されるデータ単位を示す１セクタ内にアドレス領域とデータとが記録されているアドレス記録形態がある。このような記録形態では、ディスクに形成された各セクタを物理的にエリア分割してアドレス情報とデータとを記録している。そして、アドレス情報としては、実際のアドレス値ＡＤとそのアドレス値ＡＤに対して付与されるＣＲＣエラー検出コードとが記録されている。なお、図１４に示す記録形態では、アドレス値ＡＤとＣＲＣエラー検出コードは、１回だけ記録された例を示しているが、アドレス読み込みエラーの確率を少なくするために、複数回ずつ記録されることもある。
【０００４】
上記のようなアドレス記録形態のディスクからアドレス情報を得るアドレス情報検出装置は、図１５に示すように、アドレス検出部１０１、ＣＲＣエラー検出部１０２、アドレス保持部１０３、セレクタ１０４、アドレス情報保持部１０５、補間アドレス生成部１０６および補間アドレス保持部１０７とを備えている。
【０００５】
アドレス検出部１０１は、いわゆるアドレスデコーダであり、ディスクに記録されているアドレス情報をデコードする。デコードされたアドレスは、アドレス保持部１０３のレジスタに記憶される。また、デコードされたアドレスおよびＣＲＣエラー検出コードは、ＣＲＣエラー検出部１０２に送られ、ここでアドレスとしてエラービットが存在するか否かの検出（エラー検出）が行われる。さらに、アドレス保持部１０３の出力およびＣＲＣエラー検出部１０２の出力は、セレクタ１０４に入力される。
【０００６】
セレクタ１０４には、補間アドレス保持部１０７から補間アドレス情報が入力される。この補間アドレス情報は、直前のセレクタ１０４のアドレス情報より、現在のアドレス情報を補間して求めたものである。セレクタ１０４は、ＣＲＣエラー検出部１０２の検出結果が、エラーなしと判断された場合には、アドレス保持部１０３から入力されたアドレス情報を選択して出力する。一方、エラーが検出された場合には、補間アドレス保持部１０７から出力された補間アドレス情報を出力する。このセレクタ１０４の出力は、アドレス情報保持部１０５に入力され、検出されたアドレス情報として、記録／再生動作の際に利用されるため図示しない記録／再生動作ブロック等に出力される。
【０００７】
また、アドレス情報保持部１０５のアドレス情報は、補間アドレス生成部１０６にも出力される。この補間アドレス生成部１０６では、次のセクタのアドレスを計算し、補間アドレス保持部１０７に出力する。補間アドレス保持部１０７の出力は上述のように、セレクタ１０４に出力される。
【０００８】
以上のような手順により、アドレス領域にアドレス値とエラー検出コードとが記録されているディスクのアドレス情報の検出が行われる。
【０００９】
また、アドレス領域にアドレス値とともに、そのアドレス値に関するエラー訂正能力を有するエラー訂正コードを記録する方法が、特開平１１−３１３６５号公報に開示されている。
【００１０】
アドレスとエラー訂正能力を有するエラー訂正コードとをアドレス領域に記録する方法としては、図１６に示すように、１つのアドレスを付与されるデータ単位を示す１セクタを、物理的にエリア分割してアドレス情報とデータとを記録する方法があり、アドレス情報として、実際のアドレスＡＤとそのアドレスＡＤに対して付与されるエラー訂正コードＥＣＣを記録している。なお、エラー訂正コードＥＣＣは、非２元ＢＣＨコードや、２元ＢＣＨコードを記憶している。
【００１１】
上記のようなアドレス記録形態のディスクからアドレス情報を得るためのアドレス情報検出装置の一例としては、図１７に示すように、非２元ＢＣＨコードを採用した構成が挙げられる。
【００１２】
図１７のアドレス情報検出装置は、まず、１ビットのシリアル系列で供給されるアドレスデータをシリアル−パラレル変換部１０８にてパラレルデータに変換する。そして、このパラレルデータとしてのデコードアドレスは、アドレス保持部１０９のレジスタに取り込まれるとともに、シンドローム計算部１１０に入力される。シンドローム計算部１１０は、入力されたアドレスに対してエラー検出のためのシンドローム計算を行い、その計算結果をアドレス訂正部１１１、およびその計算結果よりエラーの有無を検出し、その検出結果をセレクタ１１３に出力する。アドレス訂正部１１１では、シンドローム計算部１１０の計算結果であるシンドロームを用いて、エラー訂正が可能であるか否かを判別し、その判別結果をセレクタ１１３に出力する。そして、エラー訂正が可能であるならば、アドレス保持部１０９の出力アドレスのエラー訂正処理を行う。
【００１３】
セレクタ１１３には、アドレス保持部１０９からのアドレス情報、訂正アドレス保持部１１２からの訂正アドレス情報のほかに、補間アドレス保持部１１６からの入力である補間アドレスが入力される。これは、セレクタ１１３の出力であるアドレス情報から、補間アドレス生成部１１５にて、次のアドレス情報を補間したものである。
【００１４】
さらに、セレクタ１１３では、シンドローム計算部１１０からの入力によりエラーが検出されなかった場合は、アドレス保持部１０９からの入力データをアドレス情報として、アドレス情報保持部１０５に出力する。一方、エラーが検出され、アドレス訂正部１１１からの入力により、訂正が可能であると判別された場合は、訂正アドレス保持部１１２からの入力データをアドレス情報として、アドレス情報保持部１０５に出力する。さらに、エラーが検出され、訂正が不能の場合は、補間アドレス保持部１１６からの入力である補間アドレスをアドレス情報としてアドレス情報保持部１０５に出力される。
【００１５】
以上のような手順により、アドレス領域にアドレス値とエラー訂正コードが記録されているディスクのアドレス情報の検出を行うことができる。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来のアドレス情報検出方法では、以下のような問題点を有している。
【００１７】
すなわち、上記従来のアドレス情報検出方法におけるエラー検出は、受信語が符号語としてありえないものである場合にエラーが発生したと判断する原理を採用している。
【００１８】
例えば、図１８に示すように最小距離がｄｍｉｎの符号語（ｗｉ、ｗｊと示す）に対してｄ個以下のエラーが加わり受信語ｙになったとする。ｙはｗｉを中心とする半径ｄの小球内にあり、
ｄｍｉｎ≧ｄ＋１…（１）
の関係であれば、半径ｄの中に他の符号語はない。このため、ｙが他の符号語と一致することはなく、受信側ではエラーの発生を検出する。
【００１９】
逆にいえば、上記（１）式を満たさない個数のエラーが発生した場合には、エラーを検出することができず、エラーを見逃してしまうという問題がある。
【００２０】
さらに、図１９に示すように最小距離がｄｍｉｎの符号語（ｗｉ、ｗｊと記載）に対して、ｔ箇所のエラーが加わり受信語ｙとなったとする。
【００２１】
このとき、ｔが以下に示す（２）式を満たしていれば、半径ｔの小球内に他の符号語はない。
【００２２】
ｄｍｉｎ≧２ｔ＋１…（２）
このため、ｙに一番近い符号語はｗｉであるため、ｙはｗｉに訂正される。
【００２３】
この場合も、上記（２）式を満たさない個数のエラーが発生した場合には、正しくエラーを訂正することができず、別の符号語に誤訂正してしまうという問題がある。
【００２４】
以上のように、従来のアドレス情報検出方法では、エラー訂正およびエラー検出において上記（１）、（２）式を満たさない個数のエラーが加わった場合には、誤検出・誤訂正を避けることはできない。
【００２５】
このためアドレス情報に、エラー検出コードおよびエラー訂正コードを付加してアドレス情報の検出を行っても、エラーの個数によってはエラーの誤検出および誤訂正を行ってしまうことがある。さらに、エラー訂正を行うことができた場合や、エラー検出による検出結果がエラーなしであった場合でも、アドレスを誤検出している可能性があるため、無条件にそのアドレス情報を採用すると、装置の暴走等の問題を完全に防止することはできない。
【００２６】
このように、エラー検出および訂正には、アドレス情報の誤検出や誤訂正は不可避であり、従来のアドレス情報検出装置においては、アドレスの誤検出・誤訂正が生じた場合には、その訂正されたアドレス情報あるいはエラーであることを見逃された誤ったアドレス情報が採用され、動作制御が行われる。このため、ディスク上における絶対値を装置が誤認識してしまうことで、記録／再生動作を正常に行うことができなくなったり、最悪の場合、装置が暴走する等の問題が発生する。
【００２７】
本発明は上記問題点に鑑みてなされたものであり、その目的は、アドレスエラーを誤検出した場合、もしくはアドレスを誤訂正した場合でも、装置の暴走を防止して、正常な記録／再生を行うことができるアドレス情報検出装置およびアドレス情報検出方法を提供することにある。
【００２８】
【課題を解決するための手段】
本発明のアドレス情報検出装置は、上記の課題を解決するために、記録媒体上の絶対位置を示すアドレスとそのアドレスに関するエラー検出コードとを含んでいるアドレス情報を検出するアドレス情報検出手段と、上記エラー検出コードを基にして検出アドレスがエラーであるか否かを検出するエラー検出手段とを備えているアドレス情報検出装置において、検出アドレスと、直前のアドレスあるいは直前のアドレスに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較した結果を示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、上記エラー検出手段から出力されたエラー検出信号に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えていることを特徴としている。
【００２９】
上記の構成によれば、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出手段によるエラー検出が適正に行われず、誤った検出アドレスがそのまま絶対位置情報として採用されたり、誤った検出アドレスであるにもかかわらず、エラー検出手段により検出アドレスがエラーでないと誤認識されて、誤ったアドレスが絶対位置情報として採用されたりすることを防止し、正確な絶対位置情報を検出できる。
【００３０】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを第１補間アドレスと比較して検出アドレスの正誤判定を行うことで、検出アドレスが誤ったアドレスであることを認識できる。
【００３１】
さらに、エラー検出手段が誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較してエラー検出信号が適正であるか否かを判定することができる。
【００３２】
このように、検出アドレスの正誤判定とエラー検出信号の判定とが、共に肯定的な判定であっても、そのまま検出アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定が適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【００３３】
よって、本発明のアドレス情報検出装置によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【００３４】
本発明のアドレス情報検出装置は、上記の課題を解決するために、記録媒体上の絶対位置を示すアドレスとそのアドレスに関する誤り訂正コードとを含んでいるアドレス情報を検出するアドレス情報検出手段と、上記誤り訂正コードを基にして検出アドレスを訂正するアドレス訂正手段とを備えているアドレス情報検出装置において、上記検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、上記アドレス訂正手段による誤アドレス訂正の結果に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいは上記誤り訂正コードからエラーありが検出され、上記アドレス訂正手段による適正な訂正が行われた場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えていることを特徴としている。
【００３５】
上記の構成によれば、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、誤り訂正コードからエラー検出が適正に行われなかった場合、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識された場合、誤り訂正コードから検出アドレスがエラーであると検出され、アドレス訂正手段により適正なアドレス訂正が行われなかった場合であっても、誤ったアドレスが絶対位置情報として採用されることを防止し、正確な絶対位置情報を検出できる。
【００３６】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを直前の適正なアドレスから生成した第１補間アドレスと比較することで、検出アドレスが誤ったアドレスであることを認識できる。
【００３７】
また、誤り訂正コードから誤検出アドレスが適正なアドレスであると誤判定された場合でも、検出アドレスを第２補間アドレスと比較することで、誤り訂正コードを基にしたエラー検出結果が適正であるか否かを判定することができる。
【００３８】
さらに、誤り訂正コードから検出アドレスがエラーであると判定され、アドレス訂正手段により適正な訂正が行われなかった場合でも、訂正アドレスと第２補間アドレスとを比較することで、訂正が適正に行われたか否かを判定できる。
【００３９】
このように、検出アドレスの正誤判定と誤り訂正コードを基にしたエラー検出とが、共に肯定的な判定である場合や、誤り訂正コードを基にエラーが検出され、アドレス訂正手段によりアドレス訂正が行われた場合でも、そのまま検出アドレスあるいは訂正アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により何れも適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定の何れかが適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【００４０】
よって、本発明のアドレス情報検出装置によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【００４１】
また、上記第１・第２補間アドレスは、加算器を用いて生成されることがより好ましい。
【００４２】
これにより、第１・第２補間アドレスの生成を正確かつ容易に行うことができ、例えば、加算器により＋１することにより第１・第２補間アドレスを生成すれば、隣接するアドレス同士の比較が容易になる。
【００４３】
また、上記第１・第２補間アドレスは、演算装置を用いて生成されることがより好ましい。
【００４４】
これにより、ＣＰＵ等の演算装置を第１・第２補間アドレスの生成に用いることで、第１・第２補間アドレスの生成を正確かつ迅速に行うことができる。
【００４５】
本発明のアドレス情報検出方法は、上記の課題を解決するために、記録媒体上の絶対位置を示すアドレスとそのアドレスに関するエラー検出能力を有する検出コードとを含んでいるアドレス情報を検出し、上記検出コードを基にして検出アドレスがエラーであるか否かを示すエラー検出信号を生成するアドレス情報検出方法において、上記検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、上記エラー検出信号に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用することを特徴としている。
【００４６】
上記の構成によれば、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出が適正に行われず、誤った検出アドレスがそのまま絶対位置情報として採用されたり、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識されて、誤ったアドレスが絶対位置情報として採用されたりすることを防止し、正確な絶対位置情報を検出できる。
【００４７】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを第１補間アドレスと比較して検出アドレスの正誤判定を行うことで、検出アドレスが誤ったアドレスであることを認識できる。
【００４８】
さらに、誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較してエラー検出信号が適正であるか否かを判定することができる。
【００４９】
このように、検出アドレスの正誤判定とエラー検出信号の判定とが、共に肯定的な判定であっても、そのまま検出アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定が適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【００５０】
よって、本発明のアドレス情報検出方法によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【００５１】
本発明のアドレス情報検出方法は、上記の課題を解決するために、記録媒体上の絶対位置を示すアドレスとそのアドレスに関する誤り訂正能力を有する誤り訂正コードとを含んでいるアドレス情報を検出するとともに、上記誤り訂正コードを基にして検出アドレスがエラーであるか否かを検出し、エラーであることが検出された検出アドレスを訂正するアドレス情報検出方法において、上記検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、上記誤り訂正コードを基にしたエラー検出結果に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、上記検出アドレスと、第１補間アドレスまたは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいはエラーであると検出された検出アドレスが適正に訂正された場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用することを特徴としている。
【００５２】
上記の構成によれば、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出が適正に行われなかった場合、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識された場合、検出アドレスがエラーであると認識され、適正なアドレス訂正が行われなかった場合であっても、誤検出アドレスが絶対位置情報として採用されることを防止し、正確な絶対位置情報を検出できる。
【００５３】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを直前の適正なアドレスから生成した第１補間アドレスと比較することで、検出アドレスが誤ったアドレスであることを認識できる。
【００５４】
また、誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較することで、誤り訂正コードを基にしたエラー検出結果が適正であるか否かを判定することができる。
【００５５】
さらに、検出アドレスがエラーであると判定され、適正な訂正が行われなかった場合でも、訂正アドレスと第２補間アドレスとを比較することで、訂正が適正に行われたか否かを判定できる。
【００５６】
このように、検出アドレスの正誤判定と誤り訂正コードを基にしたエラー検出結果とが、共に肯定的な判定である場合や、エラー検出結果がエラーを示しており、アドレス訂正が行われた場合でも、そのまま検出アドレスあるいは訂正アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により何れも適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定の何れかが適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【００５７】
よって、本発明のアドレス情報検出方法によれば、誤ったアドレスを絶対位置情報として採用することで生じる装置の暴走等の不具合の発生を防止できる。
【００５８】
【発明の実施の形態】
〔実施形態１〕
本発明のアドレス情報検出装置およびアドレス情報検出方法に関する実施の一形態について、図１〜図７に基づいて説明すれば、以下のとおりである。
【００５９】
本実施形態のアドレス情報検出装置１は、図１に示すように、アドレス検出部２、アドレス保持部３、ＣＲＣエラー検出部４、アドレス比較部５、アドレス情報保持部６、第１・第２補間アドレス生成部７・９および第１・第２補間アドレス保持部８・１０を備えている。
【００６０】
アドレス検出部２には、シリアルデータのアドレス信号が入力される。アドレス検出部２でデコードされたアドレス（以後、検出アドレスとする）は、アドレス保持部３およびＣＲＣエラー検出部４に出力される。
【００６１】
アドレス保持部３は、この検出アドレスを記録するとともに、該検出アドレスをアドレス比較部５、第１補間アドレス生成部７、第２補間アドレス生成部９に出力する。
【００６２】
また、ＣＲＣエラー検出部４は、検出アドレスのエラーの有無を判定し、エラーありの場合は’Ｈ’レベル、エラーなしの場合は’Ｌ’レベルを示すエラー検出信号をアドレス比較部５および第２補間アドレス生成部９に出力する。
【００６３】
第１補間アドレス生成部７および第２補間アドレス生成部９は、後述する工程により第１補間アドレスおよび第２補間アドレスを生成し、第１補間アドレス保持部８・第２補間アドレス保持部１０へそれぞれ出力する。
【００６４】
そして、第１補間アドレス保持部８は第１補間アドレスを、第２補間アドレス保持部１０は第２補間アドレスをそれぞれアドレス比較部５へ出力する。
【００６５】
アドレス比較部５は、入力された検出アドレスを、第１補間アドレスおよび第２補間アドレスと比較し、検出アドレス・第１・第２補間アドレスの中から、適正なアドレスを選択してアドレス情報保持部６へ出力する。
【００６６】
以下に、本実施形態のアドレス情報検出装置１による適正な絶対位置情報を検出する方法について詳しく説明するが、先ず、第１・第２補間アドレス生成部７・９の構成について、図２・図３を用いて説明する。
【００６７】
第１補間アドレス生成部７は、図２に示すように、加算器２０・２１およびセレクタ２２を備えている。
【００６８】
加算器２０は、検出アドレスに＋１することでアドレスを補間する。加算器２１は、第１補間アドレス保持部８から出力された直前の第１補間アドレスを＋１することでアドレスを補間する。
【００６９】
セレクタ２２は、アドレス比較部５からの出力である一致信号に応じて出力するアドレスを選択する。つまり、一致信号が’Ｈ’の時、つまり検出アドレスと第１もしくは第２補間アドレスとが一致している場合には、検出アドレスを基にして、補間したアドレスを第１補間アドレスとして出力する。一方、検出アドレスと第１・第２補間アドレスとが不一致の場合には、直前の第１補間アドレスから補間したアドレスを選択して、第１補間アドレスとして出力する。出力された第１補間アドレスは、第１補間アドレス保持部８のレジスタに記憶され、アドレス比較部５に出力される。
【００７０】
第２補間アドレス生成部９は、図３に示すように、第１補間アドレス生成部７と同様に、加算器２３・２４およびセレクタ２５を備えている。
【００７１】
加算器２３は、検出アドレスを＋１することで、次のアドレスを補間している。同様に、加算器２４は、第２補間アドレス保持部１０から出力された直前の第２補間アドレスを＋１することで次のアドレスを補間している。
【００７２】
セレクタ２５は、ＣＲＣエラー検出部４の出力であるエラー検出信号に応じて、出力するアドレスを選択する。例えば、エラー検出信号が’Ｌ’の時、つまり検出アドレスがエラーではないと判定された場合には、セレクタ２５は、この検出アドレスを基に補間したアドレスを第２補間アドレスとして出力する。一方、検出アドレスがエラーであると判定された場合には、セレクタ２５は、直前の第２補間アドレスから補間したアドレスを選択して、第２補間アドレスとして出力する。出力された第２補間アドレスは、第２補間アドレス保持部１０のレジスタに記憶され、アドレス比較部５に出力される。
【００７３】
続いて、検出された検出アドレスと、上記第１・第２補間アドレス保持部８・１０から出力された上記第１・第２補間アドレスとを比較して適正なアドレスを選択するアドレス比較部５の構成について、図４を用いて詳しく説明すれば、以下の通りである。
【００７４】
アドレス比較部５は、図４に示すように、比較器１１・１２、ＯＲ回路１３、セレクタ１４、ＮＯＴ回路１５およびＡＮＤ回路１６を備えている。
【００７５】
比較器１１は、検出アドレスと直前の第２補間アドレスとを比較し、一致した場合には’Ｈ’レベルをＯＲ回路１３に出力する。同様に、比較器１２も、検出アドレスと直前の第１補間アドレスとを比較し、一致した場合には’Ｈ’レベルをＯＲ回路１３に出力する。セレクタ１４は、検出アドレスと直前の第１補間アドレスとをエラー検出信号およびＯＲ回路１３の出力と比較して選択する。
【００７６】
このセレクタ１４では、図５に示すように、検出アドレスにエラーがなく、かつ検出アドレスが第１補間アドレス、第２補間アドレスの片方あるいは両方と一致した場合にのみ検出アドレスが選択され、それ以外の場合は第１補間アドレスが選択される。
【００７７】
また、エラー検出信号は、ＮＯＴ回路１５にて反転された後、ＡＮＤ回路１６に入力される。ＡＮＤ回路１６には、ＯＲ回路１３の出力が入力されており、一致信号として出力される。この一致信号は、検出アドレスにエラーがなく、第１・第２補間アドレスの何れか一方もしくは両方と一致した場合に、’Ｈ’レベルを出力するものである。
【００７８】
以上のように、アドレス比較部５にて選択された絶対位置情報は、アドレス情報保持部６にて記憶される。この絶対位置情報は、記録／再生動作を行うために図示しないコントロール部分に出力される。
【００７９】
以下に、上記のような構成のアドレス情報検出装置１による絶対位置情報を検出する具体的な動作について、図６を用いて説明する。
【００８０】
なお、本実施形態では、図６の（ａ）〜（ｇ）に示すように、シーク後、セクタｎ−１までは検出アドレスがエラーの状態が続いており、Ｔ１においてセクタｎがエラーなしで検出できたものとする。
【００８１】
ディスク上のアドレスは、（ａ）に示すｎ、ｎ＋１．．．であるとし、各アドレスの区切りは１セクタを示している。
【００８２】
アドレス検出部２は、（ａ）に示すディスクの実際のアドレスに対して、（ｂ）に示す検出アドレスを検出したとする。
【００８３】
この時、ＣＲＣエラー検出部４は、（ｃ）に示すように、この検出アドレスがエラーであるか否かを判定する。なお、（ｃ）に示す○はエラーなし（アドレスＯＫ）、×はエラーを示している。
【００８４】
第１補間アドレス生成部７、第２補間アドレス生成部９では、上述した工程により、（ｄ）・（ｅ）に示すように、それぞれ第１補間アドレス、第２補間アドレスを生成する。
【００８５】
アドレス比較部５では、（ｆ）に示すように、検出アドレスと上記第１・第２補間アドレスとを比較して一致するか否かを示す一致信号を出力するとともに、（ｇ）に示すように、検出アドレス・第１補間アドレス・第２補間アドレスの中から適正なアドレスを選択し、アドレス情報保持部６に出力する。
【００８６】
以下、（ｂ）に示すディスクアドレスの各時点Ｔ１〜Ｔ３における動作を例に挙げて、順に説明する。
【００８７】
Ｔ１以前の時点においては、アドレスが検出されていないので、第１補間アドレスおよび第２補間アドレスは、ディスク上のアドレスと全く異なったアドレス値ｍを保持している。
【００８８】
なお、（ｍ−１），（ｍ）が検出された場合には、エラー検出信号が×であるため、この検出アドレスは絶対位置情報として採用されず、エラー検出信号が○になるまで待機する。よって、（ｍ−１），（ｍ）が検出された場合でも、装置の暴走は発生しない。
【００８９】
Ｔ１の時点においては、ＣＲＣエラー検出部４にて検出アドレスがエラーなしと判断されるが、第１および第２補間アドレス（ｍ）と検出アドレス（ｎ）とが異なるため、一致信号は×（’Ｌ’レベル）となる。このため、第１補間アドレスであるアドレス値（ｍ）が絶対位置情報として採用される。
【００９０】
この時、第１補間アドレス生成部７では、一致信号が×（ＮＧ）であるため、第１補間アドレスを＋１した値（ｍ＋１）を出力する。第２補間アドレス生成部９では、エラー検出信号が○（ＯＫ）であるので、検出アドレスを＋１した値（ｎ＋１）が出力される。
【００９１】
Ｔ２の時点においては、検出アドレスがエラーなく検出されており、その検出アドレス値（ｎ＋１）と第２補間アドレスとが一致している。このため、一致信号がＯＫ（’Ｈ’レベル）となるので、アドレス比較部５は絶対位置情報として、検出アドレス（ｎ十１）をそのまま採用する。
【００９２】
この時、第１補間アドレス生成部７は、一致信号がＯＫであるため、検出アドレスを＋１した値（ｎ＋２）を第１補間アドレスとして生成する。第２補間アドレス生成部９は、エラー検出結果がＯＫであるので、検出アドレスを＋１した値（ｎ＋２）を生成する。
【００９３】
Ｔ３の時点においては、仮に、Ｔ３の時点で検出されるアドレスは、実際は（ｎ十２）であるはずが（ｎ＋ｘ）と誤検出され、しかも、エラー検出結果もＮＧとなるはずが、誤検出されてＯＫとなっている。この場合、検出されたアドレスは、第１あるいは第２補間アドレスと一致しないため、アドレス比較部５で採用される絶対位置情報は、第１補間アドレスである（ｎ＋２）が採用され、誤検出された（ｎ＋ｘ）が採用されることはない。
【００９４】
この時、第１補間アドレス生成部７では、一致信号が×であるため、直前の第１補間アドレスに＋１した（ｎ＋３）が生成される。一方、第２補間アドレス生成部９では、エラー検出結果が誤検出により、○となっているので、誤検出されたアドレス（ｎ＋ｘ）に＋１した（ｎ＋ｘ＋１）を第２補間アドレスとして出力する。しかし、この第２補間アドレスは絶対位置情報として検出されないので、実際の動作には何ら影響を与えることはない。
【００９５】
Ｔ３以降の時点においては、アドレスが正しく検出されるまで、第１補間アドレスが採用されるので、エラー検出結果の誤検出の影響は受けない。そして、アドレスが正しく検出された時点で、第１補間アドレス保持部８および第２補間アドレス保持部１０は、ともにディスク上のアドレスと一致したアドレスを保持する。
【００９６】
以上のように、本実施形態におけるアドレス情報検出装置１は、アドレスの誤検出により誤った検出アドレスが入力された場合でも、第１あるいは第２補間アドレス生成部７・９により生成された第１あるいは第２補間アドレスと一致しない場合には、絶対位置情報として採用せず、第１補間アドレスを絶対位置情報として採用している。よって、常に正確な絶対位置情報を得ることができるため、実際の記録／再生動作には何ら影響を与えず、装置の暴走等の不具合を防止して、正常な動作を行うことができる。
【００９７】
さらに、本実施形態のアドレス情報検出装置１は、検出されたアドレスのエラー検出結果が○である場合、第１・第２補間アドレスと比較して一致するか否かを判定し、一致しない場合にはその検出アドレスを絶対位置情報として採用せず、第１補間アドレスを絶対位置情報として採用している。よって、検出されたアドレスのエラー検出結果が○である場合でも、検出アドレスをそのまま絶対位置情報として採用することなく、第１・第２補間アドレスと比較した上で絶対位置情報を決定するため、常に正確な絶対位置情報が得られ、装置の暴走等の不具合の発生を防止できる。
【００９８】
なお、本実施形態では、第１および第２補間アドレスの算出に、加算器を用いた例を挙げて説明したが、これに限定されるものではない。例えば、図４および図５に示す加算器２０・２１・２３・２４を、図７に示すように、ＣＰＵ２７のような演算装置に置き換えて第１および第２補間アドレスを算出してもよい。この場合においても、上記と同様に、正確かつ迅速なアドレス検出を行うことができる。
【００９９】
〔実施形態２〕
本発明のアドレス情報検出装置およびアドレス情報検出方法に関する他の実施形態について、図８〜図１３に基づいて説明すれば、以下のとおりである。
【０１００】
なお、説明の便宜上、上記実施形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１０１】
本実施形態のアドレス情報検出装置３０は、図８に示すように、シリアル−パラレル変換部３１、アドレス保持部３２、シンドローム計算部３３、アドレス訂正部３４、訂正アドレス保持部３５、第１・第２補間アドレス生成部３６・３８、第１・第２補間アドレス保持部８・１０、アドレス比較部４０およびアドレス情報保持部６を備えている。
【０１０２】
シリアル−パラレル変換部３１は、入力信号をシリアル系列からパラレル系列に変換し、アドレス保持部３２、シンドローム計算部３３に出力する。
【０１０３】
シンドローム計算部３３は、アドレス訂正コードが付加された入力されたアドレス情報に対し、エラー検出のためのシンドローム計算を行い、計算結果をアドレス比較部４０に出力する。
【０１０４】
もし、アドレス情報にエラーがない場合には、シンドローム（計算結果）が０となり、エラーがある場合には、シンドローム（計算結果）が０にならない。よって、シンドロームが０であるか否かによりアドレスがエラーであるか否かを検出し、０でない場合には、エラーの位置と大きさを検出できる。
【０１０５】
アドレス訂正部３４は、アドレス保持部３２から入力されたアドレスがエラーである場合には、入力アドレスを訂正し、訂正アドレス保持部３５に出力する。
【０１０６】
第１・第２補間アドレス生成部３６・３８は、実施形態１の第１・第２補間アドレス生成部７・９と同様に、第１・第２補間アドレスを生成する点で共通している。しかし、本実施形態では、訂正アドレスを生成するため、その分入力信号が増加するため、第１補間アドレス生成部３６に後述するセレクタ５０、第２補間アドレス生成部３８に後述するセレクタ６０、ＮＯＴ回路、ＯＲ回路が設けられている点で異なっている。
【０１０７】
アドレス比較部４０には、アドレス保持部３２に保持されている検出アドレス、訂正アドレス保持部３５の出力であるエラー訂正された訂正アドレス、シンドローム計算部３３の出力であるエラー検出信号、アドレス訂正部３４の出力であるエラー訂正検出信号、第１補間アドレス保持部８の出力である第１補間アドレス、第２補間アドレス保持部１０の出力である第２補間アドレスが入力され、アドレス一致信号を第１補間アドレス生成部３６に対して、検出アドレスをアドレス情報保持部６に出力する。
【０１０８】
このアドレス比較部４０の、詳しい構成について、図９を用いて説明する。
【０１０９】
アドレス比較部４０は、図９に示すように、セレクタ４１、比較器４２、比較器４３、ＯＲ回路４４、セレクタ４５、ＮＯＴ回路４６、ＯＲ回路４７およびＡＮＤ回路４８を備えている。
【０１１０】
セレクタ４１は、エラー検出信号が’Ｌ’の時、つまり検出アドレスにエラーがない場合には、検出アドレスを選択して出力する。反対に、エラーがある場合には、訂正アドレス保持部３５から出力された訂正アドレスを出力する（以降、セレクタ４１の出力をデコードアドレスと示す）。比較器４３は、デコードアドレスと第１補間アドレスとを比較し、一致した場合には’Ｈ’レベルをＯＲ回路４４に出力する。比較器４２は、デコードアドレスと第２補間アドレスとを比較し、一致した場合には、’Ｈ’レベルをＯＲ回路４４に出力する。
【０１１１】
セレクタ４５は、デコードアドレスと第１補間アドレスとを、エラー検出信号、ＯＲ回路４４の出力およびアドレス訂正部３４の出力であり、訂正ＯＫの場合’Ｈ’レベルとなる訂正検出信号に応じて選択し、選択されたアドレスを出力する。
【０１１２】
さらにセレクタ４５は、図１０に示すように、エラー検出の結果、エラーが無い場合、もしくはアドレス訂正が適正に行われた場合で、かつそのデコードアドレスが第１・第２補間アドレスの一方もしくは両方と一致した場合にのみ、デコードアドレスが絶対位置情報として採用され、それ以外の場合には、第１補間アドレスが絶対位置情報として採用される。
【０１１３】
また、エラー検出信号はＮＯＴ回路４６において反転された後、訂正検出信号とともにＯＲ回路４７に入力される。ＡＮＤ回路４８には、このＯＲ回路４７の出力が入力され、一致信号として出力される。この一致信号は、検出アドレスにエラーがない場合あるいは訂正ができた場合で、かつ第１または第２補間アドレスと一致した場合に、’Ｈ’レベルを出力する。
【０１１４】
上記のように、アドレス比較部４０にて採用された絶対位置情報は、アドレス情報保持部６において記憶される。なお、このアドレス情報は、記録／再生動作を行うために図示しないコントロール部分に出力される。
【０１１５】
第１補間アドレス生成部３６は、図１１に示すように、セレクタ５０、加算器５１・５２、セレクタ５３を備えている。
【０１１６】
セレクタ５０は、エラー検出信号が’Ｌ’の時、つまり検出アドレスにエラーがない場合には、検出アドレスを選択して出力し、エラーがある場合には、訂正アドレスを出力する。加算器５１は、セレクタ５０の出力を＋１することでアドレスを補間している。加算器５２は、直前の第１補間アドレスを＋１することでアドレスを補間している。
【０１１７】
セレクタ５３は、アドレス比較部４０の出力である一致信号によって出力するアドレスを選択している。一致信号が’Ｈ’の時、つまり検出アドレスもしくは訂正アドレスが、第１あるいは第２補間アドレスと一致する場合には、セレクタ５０の出力を基にして補間した検出アドレスを第１補間アドレスとして出力する。一方、訂正アドレスが第１あるいは第２補間アドレスと不一致の場合には、直前の第１補間アドレスを補間して第１補間アドレスとして出力する。
【０１１８】
第２補間アドレス生成部３８は、図１２に示すように、セレクタ６０、加算器６１・６２、セレクタ６３、ＮＯＴ回路およびＯＲ回路を備えている。
【０１１９】
セレクタ６０は、エラー検出信号が’Ｌ’の時、つまり検出アドレスにエラーがない場合、検出アドレスを選択して出力し、エラーがある場合、訂正アドレスを出力する。加算器６１は、セレクタ６０の出力を＋１することで、次のアドレスを補間している。加算器６２も同様に、直前の第２補間アドレスを＋１することで次のアドレスを補間している。エラー検出信号は、ＮＯＴ回路で反転された後、訂正検出信号とＯＲ回路に入力され、このＯＲ回路の出力がセレクタ６３に入力される。
【０１２０】
セレクタ６３は、ＯＲ回路からの入力が’Ｈ’の時、つまり検出アドレスがエラーなく検出できている場合、もしくはアドレス訂正部３４にて訂正がＯＫだった場合は、このセレクタ６０の出力を基にして補間し、第２補間アドレスとして出力する。それ以外の場合は、直前の第２補間アドレスを補間して第２補間アドレスとして出力する。
【０１２１】
以上のような構成により、アドレスのエラー検出情報が誤検出された場合や、アドレスが誤訂正された場合でも、誤ったアドレス情報を絶対位置情報として採用することはないため、装置の暴走などの不具合を防止することができる。
【０１２２】
続いて、本実施形態のアドレス情報検出装置３０の動作モデルについて、図１３を用いて説明すれば、以下の通りである。
【０１２３】
ディスク上の実際のアドレスは、（ａ）に示すｎ、ｎ＋１．．．であり、各区切りはセクタを示している。
【０１２４】
ここでは、（ｂ）に示すような検出アドレスが検出されるとし、この検出アドレスのエラー検出結果は、（ｃ）に示すように、○の場合はアドレスＯＫ（エラーなし）、×の場合はエラーとする。
【０１２５】
アドレス訂正部３４では、（ｄ）に示すように、入力されたアドレスを訂正する。
【０１２６】
この訂正アドレスについては、（ｅ）に示すように、訂正ＯＫか否かの訂正結果が示される。
【０１２７】
第１補間アドレス生成部３６、第２補間アドレス生成部３８では、（ｆ）・（ｇ）に示すように、それぞれ第１補間アドレス、第２補間アドレスを生成する。
【０１２８】
アドレス比較部４０では、（ｈ）に示すように、検出アドレスと上記第１・第２補間アドレスとを比較して一致信号を出力するとともに、（ｉ）に示すように、絶対位置情報を選択し、アドレス情報保持部６に出力する。
【０１２９】
図１３に示す（ａ）〜（ｉ）では、シーク後、セクタｎ−１までは検出アドレス、訂正アドレスが、ともにＮＧの状態が続いており、Ｔ１においてセクタｎがエラー訂正を行うことで検出できたものとしている。以下、各時点での動作を順に説明する。
【０１３０】
Ｔ１以前の時点においては、アドレスが検出されていないので、（ｂ）の検出アドレス、（ｄ）の訂正アドレスともに誤ったアドレス値（仮にｘとする）を示しており、（ｃ）のエラー検出信号、（ｅ）の訂正結果ともにＮＧである。
【０１３１】
第１補間アドレスおよび第２補間アドレスは、ディスク上のアドレスと全く異なったアドレス値（仮にｍとする）を保持している。
【０１３２】
次に、Ｔ１の時点においては、エラー検出の結果、検出アドレスにはエラーがあるが、アドレス訂正部３４でエラーが訂正できたとする。
【０１３３】
この場合、第１および第２補間アドレス（ｍ）と訂正アドレス（ｎ）とが異なるため、一致信号は×（’Ｌ’レベル）である。このため、第１補間アドレスであるアドレス値（ｍ）が絶対位置情報として採用される。第１補間アドレス生成部３６では、一致信号がＮＧ（×）であるので、第１補間アドレスに＋１した値（ｍ＋１）が出力される。第２補間アドレス生成部３８では、訂正結果がＯＫであるため、訂正アドレスに＋１した値（ｎ＋１）が出力される。
【０１３４】
続いて、Ｔ２の時点においては、検出アドレスがエラーなく検出されており、その検出アドレス値（ｎ＋１）と第２補間アドレスとが一致している。このため、一致信号が○（’Ｈ’レベル）となるので、アドレス比較部４０は絶対位置情報として、検出アドレス（ｎ十１）をそのまま採用する。
【０１３５】
第１補間アドレス生成部３６は、一致信号がＯＫ（○）であるので、検出アドレスに＋１した値（ｎ＋２）を第１補間アドレスとして生成する。第２補間アドレス生成部３８は、エラー検出結果がＯＫであるので、検出アドレスに＋１した値（ｎ＋２）を出力する。
【０１３６】
さらに、Ｔ３の時点においては、Ｔ３の時点で検出されるアドレスは、実際は（ｎ＋２）であるはずが、仮に、アドレス訂正部３４において（ｎ＋ｘ）と誤訂正されてしまったとする。
【０１３７】
この場合、一致信号は、補間アドレスと一致していないので、アドレス比較部４０で採用される絶対位置情報は、第１補間アドレスである（ｎ＋２）が採用される。よって、誤検出されたアドレスを絶対位置情報として採用しないため、装置の暴走等の発生を防止できる。
【０１３８】
第１補間アドレス生成部３６では、一致信号が×であるので、直前の第１補間アドレスに＋１した（ｎ＋３）が生成される。一方、第２補間アドレス生成部３８では、訂正検出結果が誤訂正により、○となっているので、誤訂正されたアドレス（ｎ＋ｘ）に＋１した（ｎ＋ｘ＋１）を出力する。
【０１３９】
しかし、この第２補間アドレスとして誤ったアドレス（ｎ＋ｘ＋１）を出力した場合でも、絶対位置情報として採用されるのは第１補間アドレスであるため、実際の装置の動作には何ら影響を与えることはない。
【０１４０】
最後に、Ｔ３以降の時点では、アドレスが正しく検出されるまでは、第１補間アドレスがアドレス情報として採用されるので、エラー検出結果が誤検出であった場合の影響を受けることはない。そして、アドレスが正しく検出された時点で、第１補間アドレスおよび第２補間アドレスともにディスク上のアドレスと一致したアドレスを保持する。
【０１４１】
以上のように、本実施形態におけるアドレス情報検出装置によれば、検出されたアドレスのエラー検出結果が、エラーでないと誤検出された場合や、エラーであると検出され、訂正されたアドレスが誤訂正であった場合でも、第１および第２補間アドレスと比較して一致していない、つまり以前のアドレスデータから生成した補間アドレスと異なるアドレスが入力された場合には、その検出アドレスを採用せず、第１あるいは第２補間アドレスを絶対位置情報として採用している。これにより、常に適正な絶対位置情報を得ることができ、装置の暴走等の発生を防止できる。
【０１４２】
なお、本実施形態では、第１および第２補間アドレスの算出に、加算器を用いた例を挙げて説明したが、これに限定されるものではない。例えば、図１１および図１２に示す加算器５１・５２・６１・６２を、実施形態１と同様に、ＣＰＵのような演算装置に置き換えて第１および第２補間アドレスを算出してもよい。これにより、実施形態１と同様に、正確かつ迅速な絶対位置検出を行うことができる。
【０１４３】
なお、本発明のアドレス情報検出装置は、記録媒体上の絶対位置としてアドレス情報が記録されており、前記アドレス情報にはアドレス値とともに、そのアドレス値に関するエラー検出能力を有する検出コードが付加されている記録媒体よりアドレス情報を検出する検出方法において、すでに検出されているアドレス情報より、第１補間アドレスと、第２の補間アドレスとを計算し、アドレス情報が検出された時点にて、そのアドレス情報のエラー検出結果がエラー無しと判定された場合で、第１補間アドレス情報、もしくは第２の補間アドレス情報のどちらか一方、あるいは両方に一致した場合のみ、アドレス情報として採用し、第１補間アドレス情報、および第２の補間アドレス情報の両方に一致しない場合や、アドレス情報がエラーと検出された場合、第１補間アドレス情報をアドレス情報として採用するアドレス情報検出装置であってもよい。
【０１４４】
また、本発明のアドレス情報検出装置は、記録媒体上の絶対位置としてアドレス情報が記録されており、前記アドレス情報にはアドレス値とともに、そのアドレス値に関する誤り訂正能力を有する誤り訂正コードが付加されている記録媒体よりアドレス情報を検出する検出方法において、すでに検出されているアドレス情報より、第１補間アドレスと、第２の補間アドレスとを計算し、アドレス情報が検出された時点にて、そのアドレス情報のエラー検出結果がエラー無し、もしくは誤り訂正により訂正できたと判定された場合、第１補間アドレス情報、もしくは第２の補間アドレス情報のどちらか一方、あるいは両方に一致した場合、アドレス情報として採用し、第１補間アドレス情報、および第２の補間アドレス情報の両方に一致しない場合や、アドレス情報の誤りが訂正不可の場合、第１補間アドレス情報をアドレス情報として採用するアドレス情報検出装置であってもよい。
【０１４５】
【発明の効果】
本発明のアドレス情報検出装置は、以上のように、検出アドレスと、直前のアドレスあるいは直前のアドレスに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較した結果を示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、上記エラー検出手段から出力されたエラー検出信号に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、上記検出アドレスと第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えている構成である。
【０１４６】
それゆえ、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出手段によるエラー検出が適正に行われず、誤った検出アドレスがそのまま絶対位置情報として採用されたり、誤った検出アドレスであるにもかかわらず、エラー検出手段により検出アドレスがエラーでないと誤認識されて、誤ったアドレスが絶対位置情報として採用されたりすることを防止し、正確な絶対位置情報を検出できるという効果を奏する。
【０１４７】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを第１補間アドレスと比較して検出アドレスの正誤判定を行うことで、検出アドレスが誤ったアドレスであることを認識できる。
【０１４８】
さらに、エラー検出手段が誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較してエラー検出信号が適正であるか否かを判定することができる。
【０１４９】
このように、検出アドレスの正誤判定とエラー検出信号の判定とが、共に肯定的な判定であっても、そのまま検出アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定が適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【０１５０】
よって、本発明のアドレス情報検出装置によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【０１５１】
本発明のアドレス情報検出装置は、以上のように、検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、上記アドレス訂正手段による誤アドレス訂正の結果に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、上記検出アドレスと第１補間アドレスあるいは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいは上記誤り訂正コードからエラーありが検出され、上記アドレス訂正手段による適正な訂正が行われた場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えている構成である。
【０１５２】
それゆえ、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、誤り訂正コードを基にしたエラー検出が適正に行われなかった場合、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識された場合、検出アドレスがエラーであると認識され、アドレス訂正手段により適正なアドレス訂正が行われなかった場合であっても、誤ったアドレスが絶対位置情報として採用されることを防止し、正確な絶対位置情報を検出できるという効果を奏する。
【０１５３】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを直前の適正なアドレスから生成した第１補間アドレスと比較することで、検出アドレスが誤ったアドレスであることを認識できる。
【０１５４】
また、誤り訂正コードを基にしたエラー検出が、誤検出アドレスを適正なアドレスであると誤検出であった場合でも、検出アドレスを第２補間アドレスと比較することで、エラー検出結果が適正であるか否かを判定することができる。
【０１５５】
さらに、検出アドレスがエラーであると判定され、アドレス訂正手段により適正な訂正が行われなかった場合でも、訂正アドレスと第２補間アドレスとを比較することで、訂正が適正に行われたか否かを判定できる。
【０１５６】
このように、検出アドレスの正誤判定と誤り訂正コードを基にしたエラー検出結果とが、共に肯定的な判定である場合や、誤り訂正コードを基にしたエラー検出結果がエラーを示しており、アドレス訂正手段によりアドレス訂正が行われた場合でも、そのまま検出アドレスあるいは訂正アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により何れも適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定の何れかが適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【０１５７】
よって、本発明のアドレス情報検出装置によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【０１５８】
また、上記第１・第２補間アドレスは、加算器を用いて生成されることがより好ましい。
【０１５９】
それゆえ、第１・第２補間アドレスの生成を正確かつ容易に行うことができ、例えば、加算器により＋１することにより第１・第２補間アドレスを生成すれば、隣接するアドレス同士の比較が容易になるという効果を奏する。
【０１６０】
また、上記第１・第２補間アドレスは、演算装置を用いて生成されることがより好ましい。
【０１６１】
それゆえ、ＣＰＵ等の演算装置を第１・第２補間アドレスの生成に用いることで、第１・第２補間アドレスの生成を正確かつ迅速に行うことができるという効果を奏する。
【０１６２】
本発明のアドレス情報検出方法は、以上のように、検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、上記エラー検出信号に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用する構成である。
【０１６３】
それゆえ、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出が適正に行われず、誤った検出アドレスがそのまま絶対位置情報として採用されたり、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識されて、誤ったアドレスが絶対位置情報として採用されたりすることを防止し、正確な絶対位置情報を検出できるという効果を奏する。
【０１６４】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを第１補間アドレスと比較して検出アドレスの正誤判定を行うことで、検出アドレスが誤ったアドレスであることを認識できる。
【０１６５】
さらに、誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較してエラー検出信号が適正であるか否かを判定することができる。
【０１６６】
このように、検出アドレスの正誤判定とエラー検出信号の判定とが、共に肯定的な判定であっても、そのまま検出アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定が適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【０１６７】
よって、本発明のアドレス情報検出方法によれば、誤ったアドレスを絶対位置情報として認識することで生じる装置の暴走等の不具合の発生を防止できる。
【０１６８】
本発明のアドレス情報検出方法は、以上のように、検出アドレスと、直前のアドレスあるいはそれに対応する第１補間アドレスを基にして生成した第１補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、上記誤り訂正コードを基にしたエラー検出結果に応じて、検出したアドレス、または直前のアドレスあるいはそれに対応する第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、上記検出アドレスと、第１補間アドレスまたは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいはエラーであると検出された検出アドレスが適正に訂正された場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用する構成である。
【０１６９】
それゆえ、第１補間アドレスおよび第２補間アドレスを生成し、これらを検出アドレスと比較することで、エラー検出が適正に行われなかった場合、誤った検出アドレスであるにもかかわらず、検出アドレスがエラーでないと誤認識された場合、検出アドレスがエラーであると認識され、適正なアドレス訂正が行われなかった場合であっても、誤検出アドレスが絶対位置情報として採用されることを防止し、正確な絶対位置情報を検出できるという効果を奏する。
【０１７０】
すなわち、検出アドレスが誤検出アドレスである場合でも、検出アドレスを直前の適正なアドレスから生成した第１補間アドレスと比較することで、検出アドレスが誤ったアドレスであることを認識できる。
【０１７１】
また、誤検出アドレスを適正なアドレスであると誤判定した場合でも、検出アドレスを第２補間アドレスと比較することで、誤り訂正コードを基にしたエラー検出結果が適正であるか否かを判定することができる。
【０１７２】
さらに、検出アドレスがエラーであると検出され、適正な訂正が行われなかった場合でも、訂正アドレスと第２補間アドレスとを比較することで、訂正が適正に行われたか否かを判定できる。
【０１７３】
このように、検出アドレスの正誤判定と誤り訂正コードを基にしたエラー検出結果とが、共に肯定的な判定である場合や、エラー検出結果がエラーを示しており、アドレス訂正手段によりアドレス訂正が行われた場合でも、そのまま検出アドレスあるいは訂正アドレスを絶対位置情報として採用せず、上記第１・第２補間アドレスとの比較により何れも適正な判定であることを確認した上で検出アドレスを絶対位置情報として採用し、上記判定の何れかが適正でない場合には、直前の適正なアドレスから生成した上記第１補間アドレスを絶対位置情報として採用することで、常に適正な絶対位置情報を得ることが可能になる。
【０１７４】
よって、本発明のアドレス情報検出方法によれば、誤ったアドレスを絶対位置情報として採用することで生じる装置の暴走等の不具合の発生を防止できる。
【図面の簡単な説明】
【図１】本発明のアドレス情報検出装置に関する一実施形態に係るアドレス情報検出装置の概略的な構成を示すブロック図である。
【図２】図１のアドレス情報検出装置における第１補間アドレス生成部の概略的な構成を示すブロック図である。
【図３】図１のアドレス情報検出装置における第２補間アドレス生成部の概略的な構成を示すブロック図である。
【図４】図１のアドレス情報検出装置におけるアドレス比較部の概略的な構成を示すブロック図である。
【図５】図４のアドレス比較部におけるセレクタの出力を表す説明図である。
【図６】図１のアドレス情報検出装置によるアドレス情報検出方法を示す動作モデルである。
【図７】図２・図３の第１・第２補間アドレス生成部における加算器の替わりに、ＣＰＵを用いた例を示すブロック図である。
【図８】本発明のアドレス情報検出装置に関する他の実施形態に係るアドレス情報検出装置の概略的な構成を示すブロック図である。
【図９】図８のアドレス情報検出装置におけるアドレス比較部の概略的な構成を示すブロック図である。
【図１０】図９のアドレス比較部におけるセレクタの出力を表す説明図である。
【図１１】図８のアドレス情報検出装置における第１補間アドレス生成部の概略的な構成を示すブロック図である。
【図１２】図８のアドレス情報検出装置における第２補間アドレス生成部の概略的な構成を示すブロック図である。
【図１３】図８のアドレス情報検出装置によるアドレス情報検出方法を示す動作モデルである。
【図１４】ディスクに対するアドレス記録形態の一例を示す説明図である。
【図１５】従来のアドレス情報検出装置の一例を概略的に示すブロック図である。
【図１６】ディスクに対するアドレス記録形態の他の例を示す説明図である。
【図１７】従来のアドレス情報検出装置の他の例を概略的に示すブロック図である。
【図１８】エラー検出の原理の一例を示す説明図である。
【図１９】エラー検出の原理の他の例を示す説明図である。
【符号の説明】
１ アドレス情報検出装置
２ アドレス検出部（アドレス情報検出手段）
３ アドレス保持部
４ ＣＲＣエラー検出部（エラー検出手段）
５ アドレス比較部（アドレス比較手段）
６ アドレス情報保持部
７ 第１補間アドレス生成部（第１補間アドレス生成手段）
８ 第１補間アドレス保持部
９ 第２補間アドレス生成部（第２補間アドレス生成手段）
１０ 第２補間アドレス保持部
１１・１２ 比較部
１４・２２・２５ セレクタ
２０・２１・２３・２４ 加算器
２７ ＣＰＵ
３０ アドレス情報検出装置
３１ シリアル−パラレル変換部
３２ アドレス保持部
３３ シンドローム計算部
３４ アドレス訂正部（アドレス訂正手段）
３５ 訂正アドレス保持部
３６ 第１補間アドレス生成部（第１補間アドレス生成手段）
３８ 第２補間アドレス生成部（第２補間アドレス生成手段）
４０ アドレス比較部（アドレス比較手段）
４１・４５・５０ セレクタ
４２・４３ 比較器
５１・５２・６１・６２ 加算器
６０・６３ セレクタ
Claims (6)
- 記録媒体上の絶対位置を示すアドレスとそのアドレスに関するエラー検出コードとを含んでいるアドレス情報を検出するアドレス情報検出手段と、上記エラー検出コードを基にして検出アドレスがエラーであるか否かを検出するエラー検出手段とを備えているアドレス情報検出装置において、
上記検出アドレスと、直前の第１補間アドレスを基にして生成した第１補間アドレス、または第２補間アドレスとを比較した結果を示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、
上記エラー検出手段から出力されたエラー検出信号に応じて、検出したアドレス、または直前の第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、
上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えていることを特徴とするアドレス情報検出装置。 - 記録媒体上の絶対位置を示すアドレスとそのアドレスに関する誤り訂正コードと含んでいるアドレス情報を検出するアドレス情報検出手段と、上記誤り訂正コードを基にして検出アドレスを訂正するアドレス訂正手段とを備えているアドレス情報検出装置において、
上記検出アドレスもしくは訂正アドレスと、直前の第１補間アドレスを基にして生成した第１補間アドレスまたは第２補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスもしくは訂正アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成する第１補間アドレス生成手段と、
上記アドレス訂正手段による誤アドレス訂正の結果に応じて、検出アドレスと訂正アドレスとの一方、または直前の第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成する第２補間アドレス生成手段と、
上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいは上記誤り訂正コードからエラーありが検出され、上記アドレス訂正手段による適正な訂正が行われた場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用するアドレス比較手段とを備えていることを特徴とするアドレス情報検出装置。 - 上記第１・第２補間アドレスは、加算器を用いて生成されることを特徴とする請求項１または２に記載のアドレス情報検出装置。
- 上記第１・第２補間アドレスは、演算装置を用いて生成されることを特徴とする請求項１または２に記載のアドレス情報検出装置。
- 記録媒体上の絶対位置を示すアドレスとそのアドレスに関するエラー検出能力を有する検出コードとを含んでいるアドレス情報を検出し、上記検出コードを基にして検出アドレスがエラーであるか否かを示すエラー検出信号を生成するアドレス情報検出方法において、
上記検出アドレスと、直前の第１補間アドレスを基にして生成した第１補間アドレス、または第２補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、
上記エラー検出信号に応じて、検出したアドレス、または直前の第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、
上記検出アドレスと、第１補間アドレスあるいは第２の補間アドレスとが一致しており、かつ上記エラー検出信号がエラーなしを示している場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用することを特徴とするアドレス情報検出方法。 - 記録媒体上の絶対位置を示すアドレスとそのアドレスに関する誤り訂正能力を有する誤り訂正コードとを含んでいるアドレス情報を検出するとともに、上記誤り訂正コードを基にして検出アドレスがエラーであるか否かを検出し、エラーであることが検出された検出アドレスを訂正するアドレス情報検出方法において、
上記検出アドレスもしくは訂正アドレスと、直前の第１補間アドレスを基にして生成した第１補間アドレス、または第２補間アドレスとを比較して一致したか否かを示す一致信号に応じて、検出アドレスもしくは訂正アドレスまたは第１補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第１補間アドレスを生成するとともに、
上記誤り訂正コードを基にしたエラー検出結果に応じて、検出アドレスと訂正アドレスとの一方、または直前の第２補間アドレスを基にして生成した第２補間アドレスを選択し、該選択されたアドレスを基にして次の検出アドレスとの比較に用いる第２補間アドレスを生成し、
上記検出アドレスと、第１補間アドレスまたは第２の補間アドレスとが一致し、かつ上記誤り訂正コードからエラーなしが検出された場合、あるいはエラーであると検出された検出アドレスが適正に訂正された場合には、上記検出アドレスを絶対位置情報として採用し、上記以外の場合には、第１補間アドレスを絶対位置情報として採用することを特徴とするアドレス情報検出方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203996A JP3853615B2 (ja) | 2001-07-04 | 2001-07-04 | アドレス情報検出装置およびアドレス情報検出方法 |
| US10/190,363 US6961892B2 (en) | 2001-07-04 | 2002-07-03 | Address information detecting apparatus and address information detecting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203996A JP3853615B2 (ja) | 2001-07-04 | 2001-07-04 | アドレス情報検出装置およびアドレス情報検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003022627A JP2003022627A (ja) | 2003-01-24 |
| JP3853615B2 true JP3853615B2 (ja) | 2006-12-06 |
Family
ID=19040542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001203996A Expired - Fee Related JP3853615B2 (ja) | 2001-07-04 | 2001-07-04 | アドレス情報検出装置およびアドレス情報検出方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6961892B2 (ja) |
| JP (1) | JP3853615B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100936033B1 (ko) * | 2003-07-04 | 2010-01-11 | 삼성전자주식회사 | 광 기록/재생 기기의 주소 정보의 효율적인 검출/정정방법 및 장치 |
| EP1994470B1 (en) * | 2006-03-07 | 2010-05-19 | Nxp B.V. | Electronic circuit with a memory matrix that stores pages including extra data |
| JP4864762B2 (ja) * | 2007-02-19 | 2012-02-01 | 株式会社東芝 | 半導体記憶装置 |
| KR20080082386A (ko) * | 2007-03-08 | 2008-09-11 | 삼성전자주식회사 | 에러 판별 장치 및 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4712141A (en) * | 1985-03-30 | 1987-12-08 | Dainippon Screen Mfg. Co., Ltd. | Method and apparatus for interpolating image signals |
| JPH0444688A (ja) | 1990-06-12 | 1992-02-14 | Ricoh Co Ltd | 光ディスク駆動装置 |
| EP0704138B1 (en) * | 1993-02-03 | 2001-08-01 | Nitor | Method and apparatus for image projection |
| US5621743A (en) * | 1994-02-18 | 1997-04-15 | Sanyo Electric Co., Ltd. | CD-ROM decoder for correcting errors in header data |
| JP3814953B2 (ja) | 1997-07-09 | 2006-08-30 | ソニー株式会社 | ドライブ装置 |
| JPH11242859A (ja) * | 1998-02-25 | 1999-09-07 | Matsushita Electric Ind Co Ltd | アドレス補間方法およびアドレス補間装置 |
| KR100650312B1 (ko) * | 1999-01-08 | 2006-11-28 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 실시간 정보 기록장치 및 방법 |
-
2001
- 2001-07-04 JP JP2001203996A patent/JP3853615B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-03 US US10/190,363 patent/US6961892B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003022627A (ja) | 2003-01-24 |
| US20030009720A1 (en) | 2003-01-09 |
| US6961892B2 (en) | 2005-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800549A (en) | Method and apparatus for seeking target address with error check code | |
| JPS6276825A (ja) | 符号誤り訂正方法 | |
| US20040257900A1 (en) | Data recording method, recording medium and reproduction apparatus | |
| RU2318294C1 (ru) | Способ и устройство коррекции кода ошибки | |
| JP3853615B2 (ja) | アドレス情報検出装置およびアドレス情報検出方法 | |
| JPH0612791A (ja) | Ｃｄ−ｒｏｍ再生装置 | |
| US20120084623A1 (en) | Error correction method and data reproduction device | |
| JP2003109328A (ja) | 記憶装置及びそのエラー訂正方法 | |
| JPH05218883A (ja) | 復号回路 | |
| JP2001351318A (ja) | バッファメモリアドレス変換装置、セクタアドレス情報信頼性判定装置、欠陥セクタ判定装置、ｅｃｃブロック同期検出装置、光ディスク再生装置、媒体及び情報集合体 | |
| CN100505070C (zh) | 检测由磁记录介质再现的码字中的错误事件的方法及设备 | |
| JPH0241032A (ja) | 誤り訂正装置 | |
| US6856660B1 (en) | Signal processing method and apparatus and disk device using the method and apparatus | |
| JP2863168B2 (ja) | 誤り検出方法 | |
| JP2544109B2 (ja) | 情報記録装置 | |
| JP3671444B2 (ja) | 記録再生装置 | |
| JPH05274820A (ja) | 誤り訂正装置 | |
| JP3219318B2 (ja) | 誤り信号訂正装置 | |
| JP2731395B2 (ja) | 光情報記録再生装置のアドレス検出装置 | |
| JPS6161188B2 (ja) | ||
| JPH11177440A (ja) | 誤訂正検証方法および装置、エラー訂正装置、再生装置、記録再生装置、通信装置 | |
| JP2600152B2 (ja) | ブロツクアドレス検出回路 | |
| JPH06301604A (ja) | 記憶再生システム | |
| JPH11213575A (ja) | データ再生装置とデータ記録再生装置 | |
| JP2002343037A (ja) | ディジタル信号記録再生システム、ディジタル信号記録装置、ディジタル信号再生装置及びそのディジタル信号記録再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |