JPS6161188B2 - - Google Patents

Info

Publication number
JPS6161188B2
JPS6161188B2 JP10340477A JP10340477A JPS6161188B2 JP S6161188 B2 JPS6161188 B2 JP S6161188B2 JP 10340477 A JP10340477 A JP 10340477A JP 10340477 A JP10340477 A JP 10340477A JP S6161188 B2 JPS6161188 B2 JP S6161188B2
Authority
JP
Japan
Prior art keywords
error
data
crc
track
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10340477A
Other languages
English (en)
Other versions
JPS5436916A (en
Inventor
Hisashi Kimura
Akihiro Hayakawa
Hiroshi Ichii
Kyoo Moroto
Hirotoshi Koketsu
Hidehiko Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10340477A priority Critical patent/JPS5436916A/ja
Publication of JPS5436916A publication Critical patent/JPS5436916A/ja
Publication of JPS6161188B2 publication Critical patent/JPS6161188B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Description

【発明の詳細な説明】 本発明は、800RPIで記録された磁気テープの
逆方向読取り時におけるエラー訂正方式に関する
ものである。
800RPIの記録密度で書込みを行うため、チヤ
ネルCHから磁気テープ・コントローラMTCに対
して、ライト・コマントが送なれ、それに続いて
書込みデータが転送されてくると、第1図に示す
ように、データは、転送レジスタREG1に一旦
セツトされた後、変換回路CNVで16ビツトから
8ビツトに変換され、パリテイ作成回路PTYに
よりパリテイ・ビツトが付加されてから、変調レ
ジスタMOD REGによりNRZI変調され、CRC
(Cyclic Redundancy Check)作成回路CRCによ
りCRCバイトが計算されてデータ・ブロツクの
終りに追加されて磁気テープ装置MTUに送られ
る。
磁気テープ装置MTUでは、この信号を書込み
回路WTに送つて書込みヘツドWTHDの電流を制
御し、磁気テープ上に書込む。
読取りヘツドRDHDからの出力信号は、磁気テ
ープ装置MTU内で増幅PRE AMPされた後、コ
ントローラMTCに転送される。コントローラ
MTCでは、読取りデータは増幅AMPされ、復調
DEMされてリード・レジスタRD REGにセツト
された後、LRCレジスタLRC REGに送られて、
LRCチエツクがとられる。
一方、読取りデータはレベル検出回路
LVLDETでレベル検出されるとともに、リー
ド・レジスタRD REGにセツトされたデータに
おけるエラーの有無がチエツクされる。800RP19
トラツクの磁気テープでは、1バイトのデータに
その奇数パリテイ1ビツトを付加して、9ビツト
を1列として記録する。各ビツトの位置は、それ
ぞれ並列記録する9トラツクに対応する。従つて
各列ごとに周知のパリテイ・チエツク回路を用い
てチエツクを行うことによつて、エラー検出を行
うことができる。データにエラーがある場合に
は、エラー・トラツク・ポインタETPをセツト
し、エラー訂正回路ERR CORでこれが訂正され
た後、転送レジスタREG2に送られ、16ビツト
にされてチヤネルCHに転送される。
800RPIのNRZI方式で書込まれたデータ・ブロ
ツクDTA BLKの構成は、第2図に示すように、
データ・バイトDTA BLKの構成は、第2図に示
すように、データ・バイトDTA BYTの後方の4
バイト分の間隔を有する1バイトのCRCバイト
と、さらに4バイト分の間隔を有する1バイトの
LRCバイトからなり、データ・ブロツクDTA
BLKの前後はインタ・ブロツク・ギヤツプIBGで
区切られる。
LRCバイトは、水平パリテイ・チエツクを行
うためのもので、読取り時に各トラツクごとにバ
イナリ・フリツプ・フロツプによつて確認され
る。また、CRCバイトは、LRCで検出できない
エラーを見出すことと、同一トラツクにある1ビ
ツトのエラーを訂正するために用いられる。
すなわち、順方向読取り時に、CRCバイトを
用いてエラー・トラツクを検出し、それを再試行
するときに、1トラツクまでのエラーを訂正して
いる。
すなわち、読取りデータおよびCRCキヤラク
タと、それぞれのバイトごとでのパリテイ・チエ
ツクの有無による情報から、もしも1トラツクの
みのエラーであればそのトラツクを計算により特
定できる。
再読取り処理時、各読取りデータ・バイトでパ
リテイ・エラーを検出すると、上記特定トラツク
に対応するビツトのデータを反転(0→1まは1
→0)させることで1トラツクのエラー訂正がで
きる。
ところで、磁気テープ装置では、テープ上のデ
ータを読取つた後、もう一度同一のデータを読取
る場合には、リワインドしてから順方向に読取る
のでは迅速性に欠けるため、そのまま逆方向に読
取ることが多い。
しかし、逆方向読取り時にエラーを検出した場
合には、同一データ・ブロツクを順方向で読取る
特別なソフトウエアによるエラー回復処理がサポ
ートされないと、読取り時のエラーを訂正するこ
とができない場合がある。
これは、800RPIのエラー検出に用いられてい
るCRCキヤラクタが、そのデータバイト数の偶
数,奇数によりCRCキヤラクタのパリテイの奇
数,偶数が決定されるが、後方より読んだときに
は、当該データ・ブロツクのデータ・バイト数が
未知の状態であるため、CRCのパリテイの正誤
が判断できないからである。
このように、従来の800RPIのエラー検出訂正
方法においては、データ領域を逆方向から読取る
場合に、CRCキヤラクタでエラーを検出して
も、CRCのパリテイの正誤が判断できないた
め、そのエラーを訂正することはできない。すな
わちCRCキヤラクタでエラーが発生しても、
CRCキヤラクタは正しいものとして処理せざる
を得ないので、この場合エラー・トラツクを検出
することができず、従つてエラー・トラツクを特
定することができないためである。
本発明の目的は、このようなソフトウエアによ
る特別なエラー回復処理を必要とする欠点を解消
するため、逆方向の読取り時にエラーを検出した
場合でも、逆方向読取りのまま、エラー・トラツ
クを検出してその再試行時にエラー箇所の訂正を
行うことにある。
本発明においては、一度目の逆方向読取りで、
バイト数の偶数,奇数を記憶しておき、再試行の
とき、バイト数が偶数の場合にはCRCが奇数バ
リテイであり、バイト数が奇数の場合にはCRC
が偶数パリテイであることを用いてCRCをチエ
ツクし、もしパリテイが正しくなければこれを訂
正することにより正しいCRCを得る。
以下、本発明の実施例を、図面により説明す
る。
第3図は、バイト数が偶数か奇数かを判断する
フリツプ・フロツプの接続図であり、第4図はエ
ラー・トラツク検出回路のブロツク図である。
第3図において、Aは逆方向読取り時(バツ
ク・リード)、データ・バイトとCRCバイトが入
力する度に“1”になる信号、Bは再試行の逆方
向読取りを行うとき“1”、行わないとき“0”
となる信号、Cはデータ数が奇数か偶数かを表示
する信号で、奇数バイトのとき“1”、偶数バイ
トのとき“0”となる。
すなわち、Aはデータ・バイト(1列(9トラ
ツク))単位の処理数すなわち全データ・バイト
数と、CRCバイト(1バイト)の合計のバイト
数が奇数か偶数かをカウントするための信号であ
つて、これによつてデータが奇数か偶数かを表示
する信号Cが作成される。
第2図に示すようなデータ・ブロツクDTA
BLKが逆方向から信号Aとして入力すると、フ
リツプ・フロツプFFはCRCバイトが入つてから
データ・バイトDTA BYTが終るまでセツト・リ
セツトの状態変化を監視することにより、データ
数が奇数か否かを記憶して出力Cを与える。すな
わち、フリツプ・フロツプFFは、入力信号Aが
“1”になる度に反転するから、“1”の数が奇数
のときセツト状態、偶数のときリセツト状態とな
る。例えば、データ・バイトDTA BYTが
「10101010」のときには、“1”の数が偶数である
から、リセツトされて、出力Cは“0”となる。
エラー訂正のためにフリツプ・フロツプFFを
セツトするのであるから、訂正の必要がないとき
には、次に処理するデータ・ブロツクの逆方向読
取りを行う前に信号Bを“0”にしてフリツプ・
フロツプFFをリセツトする。エラーが検出され
て、そのエラー回復手段として同一データ・ブロ
ツクを再度逆方向読取りを行うときには、信号B
を“1”のままにして、フリツプ・フロツプFF
をクリアしない。
フリツプ・フロツプFFの出力Cは、第4図の
エラー・トラツク検出回路におけるマルチプレク
サMPXの入力切替信号Cとして使用される。
本発明によるエラー・・トラツク検出回路は、
第4図に示すように、エラー・パターン・レジス
タEPRを2個具備し、その一方をCRCのパリテ
イが偶数であるとして作成するとともに、他方を
CRCのパリテイが奇数であるとして作成する。
なお、データ・バイト数が偶数のときはCRCは
奇数パリテイ、すなわちCRCキヤラクタ9ビツ
ト中“1”の値をもつビツトが奇数個であり、デ
ータ・バイト数が奇数のときはCRCは偶数パリ
テイすなわちCRCキヤラクタ9ビツト中“1”
の値をもつビツトが偶数個である。このような手
法は9トラツク、800RPI記録方式の磁気テープ
装置の公開されている仕様に基づいて、一意的に
定められる周知の技術である。
フリツプ・フロツプFFの出力C′によりデー
タ・バイト数が奇数“1”か偶数“0”かを判断
し、それによつてマルチプレクサMPXでいずれ
かのエラー・パターン・レジスタEPRに切換え
る。そして、選択されたエラー・パターン・レジ
スタEPRとCRCとを比較回路CMPで照合し、何
回目で一致するかをカウンタCNTで計数し、そ
の計数値によりエラー・トラツク・ポインタ
ETPを上げる。
なお、エラー・パターン・レジスタEPRの内
容は、直接、読取られたデータ領域をもとにして
作られ、CRCも直接読取られたCRCバイトで作
られる。
比較回路CMPで照合がとれないときは、出力
“0”がインバータNで反転され次のクロツク
CLKとアンドがとられて、アンド出力でエラ
ー・パターン・レジスタEPRを次のトラツクに
シフトしてそのトラツクのビツト・パターンを比
較回路CMPに送る。同時にそのクロツクCLKを
カウンタCNTに入力して、カウント・アツプさ
せる。このようにして、照合がとれるまで、エラ
ー・パターン・レジスタEPRの内容をシフトす
るとともに、シフトの回数をカウント・アツプし
ていく。
エラー・パターン・レジスタEPRとCRCの一
致がとれると、比較回路CMPの出力“1”でカ
ウンタCNTをクリアするとともに、アンド・ゲ
ートAを閉じる。これより、カウンタCNTの出
力をデコードしてエラー・トラツク・ポインタ
ETPを上げる。例えば、3回のシフトで一致し
たときには、カウンタCNTも3回カウントして
いるので、第3トラツクがエラー・トラツクであ
る。
なお、全トラツクとも照合がとれないときに
は、データの訂正がないことになる。
以上説明したように、本発明によれば、逆方向
の読取り時に、エラーが検出されると、データの
偶数、奇数を記憶することにより、CRCのパリ
テイを判断して、2つのうちの一方のエラー・パ
ターン・レジスタを選択し、CRCと比較するの
で、逆方向読取りのままで再試行時にエラー訂正
が可能となる。
【図面の簡単な説明】
第1図は800RPI記録方式の磁気テープ装置に
おける書込み読出し系のブロツク図、第2図は
800RPIで記録されたテープ上のデータ・ブロツ
クの構成図、第3図は本発明に用いるデータ・バ
イト数の偶数奇数記憶回路の接続図、第4図は本
発明の実施例を示すエラー・トラツク検出回路の
ブロツク図である。 FF……偶数奇数記憶用フリツプ・フロツプ、
A……アンド・ゲート、ODD EPR……奇数CRC
用エラー・パターン・レジスタ、EVN EPR……
偶数CRC用エラー・パターン・レジスタ、MPX
……マルチプレクサ、N……反転回路、CNT…
…カウンタ、DEC……デコーダ、ETP……エラ
ー・トラツク・ポインタ、C……データ・バイト
数の偶数、奇数表示信号、DTA……読取りデー
タ。

Claims (1)

    【特許請求の範囲】
  1. 1 800RPI記録方式の磁気テープ装置におい
    て、パリテイが付加されたCRCキヤラクタをデ
    ータ・バイトの後方にもつ情報を逆方向より読取
    る場合、データ・バイト数の偶数・奇数を記憶す
    る手段およびCRCキヤラクタのパリテイが奇数
    のときと、偶数のときの2つのエラー・パター
    ン・レジスタを設け、読取り時にエラーを検出し
    たとき、上記記憶手段の出力により上記2つのう
    ちの一方のエラー・パターン・レジスタを選択
    し、該エラー・パターン・レジスタの内容を
    CRCキヤラクタと比較してエラー・トラツクを
    検出し、逆方向読取り動作においてデータ・エラ
    ーを検出した場合の逆方向読取り再試行時に該エ
    ラー・トラツクの読取りデータ・エラーを訂正す
    ることを特徴とするエラー訂正方式。
JP10340477A 1977-08-29 1977-08-29 Error correcting system Granted JPS5436916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10340477A JPS5436916A (en) 1977-08-29 1977-08-29 Error correcting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10340477A JPS5436916A (en) 1977-08-29 1977-08-29 Error correcting system

Publications (2)

Publication Number Publication Date
JPS5436916A JPS5436916A (en) 1979-03-19
JPS6161188B2 true JPS6161188B2 (ja) 1986-12-24

Family

ID=14353104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10340477A Granted JPS5436916A (en) 1977-08-29 1977-08-29 Error correcting system

Country Status (1)

Country Link
JP (1) JPS5436916A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199577U (ja) * 1987-12-24 1989-07-04

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57179916A (en) * 1981-04-24 1982-11-05 Fujitsu Ltd Magnetic data reproducing system
JPH07101544B2 (ja) * 1985-05-13 1995-11-01 松下電器産業株式会社 誤り検出装置
JPS62223089A (ja) * 1986-03-22 1987-10-01 Agency Of Ind Science & Technol 結晶成長炉

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199577U (ja) * 1987-12-24 1989-07-04

Also Published As

Publication number Publication date
JPS5436916A (en) 1979-03-19

Similar Documents

Publication Publication Date Title
US4205324A (en) Methods and means for simultaneously correcting several channels in error in a parallel multi channel data system using continuously modifiable syndromes and selective generation of internal channel pointers
US3668631A (en) Error detection and correction system with statistically optimized data recovery
JP2695195B2 (ja) 誤り訂正回路
US5629949A (en) Error correction verification method and apparatus using CRC check remainders
US4881232A (en) Method and apparatus for error correction
US4730321A (en) Disk drive with improved error correction code
JPH0219549B2 (ja)
JPS631626B2 (ja)
JPH04222029A (ja) エラー訂正方法
US5255272A (en) Predictive tape drive error correction apparatus
JPS6161188B2 (ja)
JP3170920B2 (ja) エラー訂正方法及び訂正回路
JPH02182034A (ja) データ語におけるエラーを検出して補正する方法および回路装置
JPS6343833B2 (ja)
JP2544109B2 (ja) 情報記録装置
JPH05218883A (ja) 復号回路
JP2603613B2 (ja) 情報記憶装置
JPH0344394B2 (ja)
KR100234400B1 (ko) 디지탈 비디오 디스크 시스템의 에러 정정 장치 및 방법
JP2612029B2 (ja) 誤り訂正制御方式
JPH07112160B2 (ja) 誤り訂正符号の復号方法
JP2578740B2 (ja) 誤り訂正方法
JPH05274820A (ja) 誤り訂正装置
JPH04186559A (ja) 磁気テープ読み取り制御方式
JP2547005B2 (ja) 誤り訂正方法