JPH0219549B2 - - Google Patents

Description

【発明の詳細な説明】

本発明の背景 本考案は磁気テープ貯蔵システムのような複数
チヤネル並列形データ処理システムにおけるエラ
ー・チヤネルの検出及び訂正に関する。更に具体
的には、本発明はチヤネル組（set of channels）
当りの冗長チヤネルの数を増加させることなく、
貯蔵媒体上の論理的に独立した複数チヤネル組に
存在するエラー・チヤネルの訂正可能な数を増加
させることに関する。 磁気テープ貯蔵システムにおいて、テープ・サ
イズ・データ・フオーマツト、記録密度について
企業の標準化が行われている。通常、９トラツク
を記録するには、半インチ（1.27cm）幅のテープ
が使用される。慣習上、データは９本の並列チヤ
ネル上で９ビツト・バイトがテープを横切るよう
に記録される。本発明は、同一貯蔵媒体上で論理
的に独立した２つ又はそれ以上のチヤネル組の上
にデータを記録する場合又はそれを読出す場合の
考慮の対象としている。 磁気テープは柔軟で可撓性に富む。他の形式の
移動形磁気貯蔵媒体、例えば剛性磁気デイスクな
どと異なり、磁気テープ貯蔵システムはデータが
テープへ又はそこから転送されている時、１つ又
はそれ以上の固定ヘツドに対して均一でない接触
関係でテープを移動させることが多い、ヘツドと
テープとの間に存在する微粒子、又はテープ上の
酸化鉄の欠損部分は信号振幅の損失を生じる。こ
のような場合、エラー・チヤネルの読出しクロツ
クは他のチヤネルのデータに対して同期を失う可
能性がある。その結果、テープへのデータの記録
及びそこからのデータの読出しは、非常に長い部
分にわたつてエラーを生じるかもしれない。この
点に関して、テープの雑音長（noisy length）
は、一過性雑音又はバースト雑音とは異つたデー
タ回復問題を提起する。一過性雑音及びバースト
雑音から生じた誤りは、その特徴として、通常有
限の持続時間を有する。欠陥データの再生は、巡
回特性を有する誤り検出コードを使用して行うこ
とができる。こらのコードは、その論理及び使用
法において複雑である。可変密度の記録を行うこ
とができ、且つ誤り検出及び訂正のために巡回符
号を使用することのできる磁気テープ貯蔵装置の
例は、IBM3420モデル、４、６、８磁気テープ
装置のためのIBM3803磁気テープ制御装置であ
る。実際に使用される符号は米国特許第3868632
号に説明されている。 現在、業界で行われている方法は、９本のチヤ
ネルより成るチヤネル組の７本のチヤネルについ
ての冗長情報を、残りの２本のチヤネルに記録す
ることである。この方法によれば、２本のエラ
ー・チヤネルを訂正することができる。もしテー
プ上に並列チヤネルより成る２つ又はそれ以上の
チヤネル組を記録する場合、１つのチヤネル組に
対して２本の冗長チヤネルが確保される。このよ
うな形式のチヤネル組で、１つのチヤネル組が３
本のエラー・チヤネルを含み、隣接したチヤネル
組がエラー・チヤネルを含んでいない場合を想定
してみる。その場合、エラー・チヤネルを含んで
いないチヤネル組の２本の冗長チヤネルは正に冗
長であつて、エラーの訂正には使用されていな
い。そのようなチヤネル組においては、エラー訂
正のための冗長度が無駄になつているが、これは
言い換えれば、そのチヤネル組のエラー訂正能力
には余裕があることを意味する。エラー・チヤネ
ルを２本まで訂正できる場合に、１本のエラー・
チヤネルしか生じなかつた時も同様である。従つ
て、あるチヤネル組に通常では訂正できない複数
のエラーが生じた時に、他のチヤネル組で無駄に
なつている不使用の冗長度を利用できればよい
が、現在の技術ではそれを実現する方法はない。 従来技術の代表的なものは、米国再発行特許第
28923号、米国特許第3868632号、アイ・ビー・エ
ム技術開示誌（IBM Technical Disclosure
Bulletin）、第14巻、1972年５月号第3846頁に示
されている。上記米国再発行特許及び米国特許第
3868632号は９トラツク・テープの誤り訂正に関
している。即ち、データ・チヤネル及び冗長チヤ
ネルの双方は同一の論理組（logical set）の一部
である。上記技術開示誌は、利用可能なデータへ
単一パリテイをモジユーロ２で加算して、利用不
可能なデータに代るデータ値を計算することによ
つて、複数テープからレコードを回復する方法を
説明している。 複数の論理的に独立したチヤネル組におけるエ
ラー訂正法は、単一の組において既知のエラー・
チヤネルの３本までを訂正する方法と区別して考
えなければならない。後者の訂正方法は、米国特
許第3851306号で説明されるように３本の冗長チ
ヤネルを必要とする符号を使用する。18チヤネ
ル・テープ・システムのインタリーブされた２つ
の９チヤネル組でそのような方法及び符号を使用
するには、各チヤネル組で３本の冗長チヤネルを
必要とし、その場合には各チヤネル組における既
知のエラー・チヤネルの３本までを訂正すること
ができよう。しかし、９チヤネルの各組に３チヤ
ネルの冗長度を設けることは無駄が多い。特に、
２つの組で３本のエラー・チヤネルが同時に発生
することは非常にまれである場合にそうである。 本発明の要約 本発明の目的は、複数チヤネル並列形貯蔵シス
テムにおいてエラー・チヤネルを訂正することで
ある。関連した目的として、エラー・チヤネルの
数がチヤネル組当りの冗長チヤネルの数を超過す
る場合でも、それらエラー・チヤネルを訂正する
ことである。他の目的は、第１の組の冗長チヤネ
ル上に記録された情報を利用して、第２の組の複
数のエラー・チヤネルを訂正することである。他
の目的はデータ記録の方向と関係なく、即ち貯蔵
媒体上でデータがチヤネルに沿つているかチヤネ
ルを横断しているかの如何によらず、そのような
チヤネル訂正を行うことである。 前記の目的は、論理的に独立した複数のチヤネ
ル組の各組にある２本のチヤネルへパリテイ検査
ビツトを符号化する装置によつて達成可能とな
る。各チヤネル組の第１のチヤネルには、それ自
体の組のチヤネルに記録されたデータへ限定され
る垂直パリテイ検査符号が記録され、第２のチヤ
ネルには、２つの組の全チヤネルについて所定の
正又は負の傾斜方向で取られた横断パリテイ検査
符号が記録される。他方、第２チヤネルの横断パ
リテイ検査符号（傾斜検査符号）は、データ・バ
イトの中で一定間隔に配分された検査バイトとし
て記録することができる。 誤りの訂正は、エラー値に代る正しいデータ値
を計算することである。本発明において、これは
先ず少なくとも一対の交差するシンドローム
（syndrome）の論理値から誤り訂正信号を誘導す
ることによつて開始される。これらのシンドロー
ムは誤りを含む冗長チヤネル・パリテイ・データ
から得られる。交差シンドロームの各々の対に関
しては、少なくとも１つのシンドロームが傾斜方
向に取られることを要する。第２に、交差シンド
ロームの論理値から誘導された誤り訂正信号を、
最初に記録されたチヤネル・データと結合するこ
とによつて、任意の組における既知のエラー・チ
ヤネルの３本までを記録情報から訂正することが
できる。この場合、２つの組は双方で同時に４本
により多いエラー・チヤネルを指示することはな
いとする。本発明は、３つ又はそれ以上の論理的
に独立したチヤネル組を有する複数チヤネル並列
形システムへ、延長して使用することができる。
更に、第１のチヤネル組における複数のエラー・
チヤネルを、第２のチヤネル組にある冗長チヤネ
ルに関連するシンドロームを利用して訂正する場
合、誤りを検出して外部的な誤りポインタ
（pointer）を与えるために、アナログ装置を使用
することができ、それによつて本発明の訂正能力
を増大させることができる。 本発明において、エラー・チヤネルに対する内
部ポインタを発生することが可能である。１つの
方法として、記録されたパリテイ・ビツトから各
組の最初のエラー・チヤネルに対するようチヤネ
ル・ポインタを発生することができる。更に他の
方法として、いずれの組においても冗長チヤネル
の数を増加させることなく、少なくとも１つの組
で第２エラー・チヤネル・ポインタを発生するこ
とができる。 本発明の他の特徴として、符号化、記録、検
索、復号化にあたり、複数チヤネル並列形データ
処理システムのデータとして、複数の特殊データ
形式を使用することができる。第１のデータ形式
において、傾斜パリテイ検査ビツトは独立した検
査チヤネルに現われる。第２のデータ形式におい
て、傾斜パリテイ検査ビツトは、データ・バイト
の間で一定間隔に配分された検査バイトとして現
われる。他の変化例のデータ形式では、チヤネル
を横切るバイト又はチヤネルに沿つたバイトとし
て情報が記録される。 従来技術において、データ・チヤネル及び冗長
チヤネルはそれら自体の間しか相互に関連してい
なかつた。同一の貯蔵媒体上で複数の独立したチ
ヤネル組へデータを記録する方法が開発されたこ
とに伴ない、本発明は２つの組のチヤネルにある
データに適度の相関関係を持たせることによつ
て、一方の組にある冗長チヤネルに関連するシン
ドロームを他方の組におけるエラー・チヤネルの
訂正に使用することができる。これは１つの組で
のみ取られた垂直パリテイと、２つの組を横切つ
て取られた傾斜交差チヤネル・パリテイとを組合
せて、誤り検査情報を符号化することにより達成
される。 実施例の説明 第１図を参照すると、そこには本発明を組込ん
だ複数チヤネル並列形貯蔵システムのブロツク図
が示される。情報源１からの情報はバツフア／制
御装置３へ印加される。制御装置３は、データの
形式化、そのパリテイ符号化、形式化されパリテ
イ符号化されたデータを貯蔵ユニツト５にある論
理的に独立した並列チヤネルの２つの組に記録さ
せることなどを全般的に管理する。対応的に設け
られたバツフア／制御装置７は、上記並列チヤネ
ル上に記録されたデータを読取り、再形式化し、
利用装置１１へ与えるために上記データを復号化
する。動作的には、バツフア／制御装置３の情報
は通路２及び４を介して誤り訂正符号器９へ並列
形式で送られ、そこで「検査及びパリテイ」ビツ
トがバイトと呼ばれる情報信号の組について遂次
に発生される。これら「検査及びパリテイ」ビツ
ト信号は情報信号に沿つて記録されるので、貯蔵
ユニツト５からこれらビツトを読取り、その追加
（冗長）信号を使用して情報信号中の誤りを訂正
することができる。復号器１９は、所謂垂直方向
及び正又は負の傾斜チヤネル横断方向に群別され
た信号を利用して、シンドロームの計算を行うこ
とができる。 第２図を参照すると、そこにはテープに沿つて
18本の並列トラツクを記録するための形式
（format）が示される。この形式は、トラツクの
１本（トラツク８）が他の８本のトラツクについ
てのパリテイ・ビツトを記録するように配列され
た９トラツク形式に類似している。このようなパ
リテイ・ビツトは米国特許第3508194号、第
3508195号、第3508196号に挙げられているよう
に、垂直冗長検査（VRC）ビツトとして知られ
ている。８ビツト及びVRCビツトより成る各バ
イトA_n及びB_nはＡ組又はＢ組の９トラツク（チ
ヤネル）の各々へ同時に記録される。そのバイト
は米国再発行特許第25527号に従つて読出し及び
再編集を行うことにより、記録されたチヤネルか
ら回復される。第２図の形式において、各組のト
ラツク０はパリテイ符号のために確保されてい
る。トラツク横断（傾斜）パリテイ検査ビツト
d_n ^a及びd_n ^bは、正又は負傾斜のチヤネル横断方向
に記録されたビツトの単純なパリテイを表わす。
これに対し、Ａ組チヤネルのｍ番目のビツト位置
にあるVRCビツトは、Ａ組に限定された垂直方
向ビツトのみをカバーする。Ｂ組チヤネルのｍ番
目ビツト位置にあるVRCビツトは、Ｂ組に限定
された垂直方向ビツトのみをカバーする。 18本の並列トラツクがテープに沿つて記録され
ているものと仮定すれば、トラツクは図示される
ように２つの組へ群別される。Ａ組は任意の９本
の並列トラツクより構成され、Ｂ組は残りの９本
の並列トラツクから構成される。第２図〜第４図
においては、２つの組は特定の順序づけられたト
ラツク配列を有するものとして示されている。実
際には、Ａ組及びＢ組の各トラツクは相互にイン
タリーブされていてよく、任意の他の順序に配列
されていてもよい。 A_n（ｔ）及びB_n（ｔ）は、それぞれＡ組及びＢ
組のｔ番目のトラツクのあるｍ番目のビツトを示
すと仮定する。トラツク番号ｔは各組で０から８
までの値を取る。ビツト位置ｍは０からＭまでの
値を取る。各組の０番目及び８番目のトラツクは
検査トラツクである。第２図〜第４図に示される
ように、Ａ組の０番目のトラツクは、正傾斜の対
角線に沿つたパリテイ・チエツク・ビツトを与え
る。１つの例として、Ａ組のｍ番目の対角線チエ
ツク・ビツトd_n ^aは、次の符号化式によつて与え
られる。 A_n（０）＝₇ 〓Γ^t=1 A_n-t（ｔ）₇ 〓Γ^t=0 B_n-t-8（７−ｔ） 〓Γ＝モジユロ２合計 ＝排他的OR 第２図から第４図に示されるように、Ｂ組の０
番目のトラツクにある各検査ビツトは、２つの組
の負傾斜のビツトに沿つたパリテイ検査ビツトで
ある。Ｂ組のｍ番目の対角線検査ビツトd_n ^bは、
次の符号化式によつて与えられる。 B_n（０）＝₇ 〓Γ^t=0 B_n-1（ｔ）₇ 〓Γ^t=0 A_n-t-8（７−ｔ） ……(2) 本発明において、パリテイは偶数パリテイを意
味するものとする。偶数パリテイは対象範囲にわ
たつてパリテイ・ビツトを含む１の数が偶数にな
るように（モジユーロ２合計）、ビツト値をパリ
テイ位置に割当てることである。 式(1)及び(2)は、次のような対称形に書き直すこ
とができる。 ₇ 〓Γ^t=0 〔A_n-t（ｔ）B_n-t-8 （７−ｔ）〕＝０ ……(3) ₇ 〓Γ^t=0 〔B_n-t（ｔ）A_n-t-8 （７−ｔ）〕＝０ ……(4) 第２図を参照すると、レコードの最初の部分に
おいてビツト位置０から15までに対する対角線検
査ビツトの計算は、空欠ビツト位置（負のビツト
位置番号）からのデータ・ビツト値を使用する。 これらのデータ・ビツト値は、任意的に０の２
進値を有するものと考える。同様に、レコードの
終端部では各トラツクの全ビツトへ対角線検査ビ
ツトを与えるために、０番目の検査トラツクは15
ビツト位置だけ延長されねばならない。延長され
たビツト位置の検査ビツトは、同様に空欠位置か
らのいくつかのデータ・ビツト値を使用する。こ
れらの空欠位置は同様に０の２進値を有するもの
と仮定する。 Ａ組の８番目にある各検査ビツトは、Ａ組の同
一ビツト位置にある各ビツトに対する垂直パリテ
イ・ビツトである。Ａ組のｍ番目の垂直パリテイ
検査ビツトv_n ^aは、次式によつて表わされる。 ₈ 〓Γ^t=0 A_n（ｔ）＝０ ……(5) 同様に、Ｂ組のｍ番目の垂直パリテイ・チエツ
ク・ビツトv_n ^bは、次式によつて形成される。 ₈ 〓Γ^t=0 B_n（ｔ）＝０ ……(6) ここで、第２図〜第４図に示される一般的な事
項について言及しておかねばならない。それは情
報の記録方向とトラツク方向との関係である。第
２図において、データ・バイトはトラツクに対し
て垂直方向に記録される。これはトラツク横断パ
リテイ・ビツトを含む。従つてバイトA₀につい
ては、７個の情報ビツトがトラツク１から７まで
を横断して０ビツト位置に記録され、トラツク横
断パリテイ・ビツトがトラツク０の０ビツト位置
に記録される。Ｂ組のトラツクに情報を記録する
場合、例えばバイトB₄についても同様である。 第３図の形式において、各組のトラツク０は横
断パリテイ・ビツトを記録するために確保され
る。しかし、データ・バイトはトラツク方向に記
録される。この形式では、９つのトラツク・レコ
ードが１ブロツクとして区画され、各ブロツクは
７つのデータ・バイトとトラツクに沿つて置かれ
た２つの検査バイトとを含む。第２図の形式と同
じように、２本の検査トラツクが使用されるが、
符号化及び復号化の処理では通常の８ビツト・バ
イトが使用され、バイトはトラツクに沿つて記録
される。第３図の形式は、第２図の形式における
７個のデータ・ビツト及び２つの検査ビツトより
成るトラツク横断文字とは明らかに区別される。 次に第４図を参照する。第２図の形式では、対
角線パリテイ検査ビツトが２つの検査トラツクに
現われていた。即ち、垂直文字A_n及びB_nは７個
のデータ・ビツトと２個の検査ビツトとから構成
された。これは８個のデータ・ビツトと１つの垂
直パリテイ検査ビツトとより成る垂直文字又はバ
イトを、半インチ（1.27cm）磁気テープの９トラ
ツク上に通常の如く記録することと明らかに区別
される。第４図の形式においてA₀、A₈、A₁₆、
A₂₄…は正傾斜の対角線パリテイ検査ビツトを与
え、B₀、B₈、B₁₆、B₂₄…は負傾斜の対角線パリ
テイ検査ビツトを与える。他のバイトは、通常の
８個のデータ・バイトと１個の垂直パリテイ検査
ビツトとから構成される。 第２図〜第４図の複数トラツク・テープ形式に
並置して示されたシフト・レジスタ形符号器９は
トラツク横断パリテイ・ビツトを発生する。第２
図〜第３図の形式では、これらのパリテイ・ビツ
トは、バツフア／制御装置３によつて貯蔵ユニツ
ト５における各組のトラツク０上に記録される。
第４図の垂直形式の場合、横断パリテイ検査ビツ
トの全バイトが垂直に記録されねばならない。 ここで第２図を参照すると、符号器９は７段の
フリツプ・フロツプFF１、FF２、…、FF６、
FF７より成るシフト・レジスタとして示される。
シフト・レジスタの各段の間には、複数入力単一
出力の排他的OR（XOR）ゲートが介在する。
XORゲート１９５、１９７、…、２０５は１つ
の段から他の段へ（例えばFF２からFF１へ）接
続を行う外に、２つの組のトラツクを傾斜状に横
断する各ビツトからの入力を有する。この点に関
して云えば、XORゲート１９３はB_n-8(7)の終端
であり、他のXORゲートは２つのビツト入力の
終端である。XORゲート１９５はA_n(1)及びB_n-8
(6)の終端であり、以下同様にしてXORゲート２
０７はA_n(7)及びB_n-8（０）の終端である。 第２図の符号器９はA_n（０）を算出するため式
(1)を実行する。ここでA_nは７ビツト・データ文
字であり、B_n-8は前に計算された検査ビツトを
含む８ビツト文字である。７ビツト文字A_n及び
８ビツト文字B_n-8が順次に入れられるに従つて、
検査ビツトA₀（０）、A₁（０）、A₂（０）、…、A_n
（０）が連続的シフトによつて符号器９のXORゲ
ート１９３の出力に発生される。ｍ番目の検査ビ
ツトA_n（０）は、A_n及びA_n-8が入れられた時に
発生される。ｍの値が負であるA_n又はB_nはオー
ル０の文字であることに注意されたい。式(2)で定
義されるB_n（０）のトラツク横断パリテイ・ビツ
トを発生する符号器は示されていないが、容易に
類推できよう。 ここで第３図のトラツク方向データ・バイト形
式における符号器９に注目すると、トラツク方向
バイトとしてＧ及びＨの記号が使用される。トラ
ツク方向バイト形式の要件を満足させるために、
符号器９のXORゲートに対するビツト割当てに
若干の変更がなされている。第３図において、φ
はオール０のバイトであり、H_8o-8は前に計算さ
れた検査バイトである。他のG_8o+p及びH_8o-p-1は
８ビツト・データ・バイトである（ｐは０から７
まで変化する）。φバイト及びＢ組からの検査バ
イトを含むデータ・バイトが示された順序で入つ
て来るに従つて検査バイトG₀、G₈、G₁₆、…、
G_8oが連続的シフトによつてシフト・レジスタ出
力に発生され、ビツトごとの処理へ入れられる。
ｍの値が負であるG_n又はH_nはオール０のバイト
である。第３図においてXORゲート１９３は２
つの入力G_8o+p（０）及びH_8o-p-1（０）の終端であ
ることに注意されたい。パリテイ・ビツトの計算
を定義する論理は、式(3)のA_n（ｔ）及びB_n（ｔ）
の関係に従つて第３図に表わされている。Ｂ組の
対応する符号器についても、式(4)の関係に従つて
第３図から類推できる。 次に垂直トラツク横断データ・バイト形式に関
連する第４図の符号器９に注目する。φはオール
０のバイトであり、A_8o+p及びB_8(o-1)+pは８ビツ
ト・データ・バイトであり、ｐは０から７まで変
化する。

〔A_n+15-t（ｔ） B_n+7-t（７−ｔ）〕

ここで、復号器時間ｍの時点で、（ｍ＋15）番
目のビツト位置にあるＡ組からの８個の垂直ビツ
トは通路５１上にあり、（ｍ＋７）番目のビツト
位置にあるＢ組からの８個の垂直ビツトは通路５
７上にあり、これらの垂直ビツトは対応する
XORゲート２０９，…，２１１，２１３へ入力
として印加される（Ｂ組からの垂直ビツトは逆順
になつている）。 発生器２５からの通路５９及び６１上の出力
は、シンドローム処理器２７へ印加される。垂直
パリテイ・シンドロームSv^a _nは、通路６３により
誤りパターン発生器２９へ入力となる（第５図）。
第５図のＢ組の処理通路では、発生器３９を誤り
パターン発生器４３へ接続する通路８７が設けら
れる。 ここで第８図を参照すると、そこにはシンドロ
ーム処理器２７の論理図が示される。シンドロー
ム処理器２７への入力は、通路９９及び７７のビ
ツト線上に現われる誤り訂正パターンe^a _n及びe^b _nで
ある。更に、正傾斜対角線シンドロームSd^a _n+15及
びＡ組の変位された垂直シンドロームSv^a _n+15-j-z
は、それぞれシフト・レジスタ段FF１５及び
XORゲート２５３へ入力として印加される。
XORゲート２５３の出力は、対角線シンドロー
ムSd^a _n+15-zと垂直シンドロームSv^a _n+15-j-zとの交
差S_Aを表わす。この交差はＡ組のトラツクの１
本について生じる。ここで注意すべきは、通路６
９上の交差を表わす信号は、Ｂ組処理通路の誤り
パターン発生器４３へ入力として印加されること
である。Ｂ組トラツクの１本で生じたシンドロー
ム交差信号S_Bは、シンドローム処理器４１から通
路７１を介してＡ組処理通路の誤りパターン発生
器２９へ印加される（第５図）。 第８図のシフト・レジスタ段FF１５，FF１
４，FF８，…，FF０はシンドロームSd^a _nの変位
された１から15までの値を貯蔵する。XORゲー
ト２１９，２２１，…，２２３，２２５，２２
７，…２２９，２３１はシンドローム値が新しい
位置へ変化される時に、前サイクルの訂正された
誤りパターンe^b _n及びe^a _nによつて、シンドローム値
を修正する（式（28）〜（33）参照）。 シフト・レジスタ段FF１４，…，FF８への入
力は、前のシフト・レジスタ段の内容と誤り訂正
パターンe^b _nとのモジユーロ２加算である。AND
ゲート２４７，２４５，…２４３はＢ組エラー・
チヤネルの位置につき通路６７上にポインタｚを
有するので、ORゲート２５１からのシンドロー
ムSd^a _n+15-zはＢ組エラー・チヤネルと交差する正
傾斜対角線シンドロームを表わす。 対角線シンドロームSd^a _nの１から15まで変位さ
れた値はシフト・レジスタ段FF７，FF６，…，
FF１，FF０によつて容易に利用可能となる。関
連したANDゲート２４１，２３９，…，２３７，
２３５及びORゲート２４９は式（18）及び
（22）に必要なｉ番目の変位された値Sd^a _n+iを選択
する。XORゲート２２５，２２７，…，２２９，
２３１はシンドローム値が新しいレジスタ段へ変
位される時に、前サイクルからの訂正された誤り
パターンe^a _nによつてシンドローム値を修正する。
更に、XORゲート２３１へ入力されたレジスタ
段FF０の内容とe^a _n（０）との不一致は、通路２３
３上で訂正不能の誤りがあることを示す。 ここで第１０図を参照すると、そこにはＡ組の
誤りパターン発生器２９が示される。Ａ組の訂正
誤りパターンは通路７７の対応するビツト線上で
e^a _n（０）、e^a _n（１），…，e^a _n（７），e^a _n（８）の如
く出
力される。ORゲート２９１，２９３，…，２９
５，２９７の各々は一連のANDゲートの終端で
ある。例えば、ORゲート２９１はANDゲート２
９９，３０１，３０３の終端である。ANDゲー
ト２９９は一連のANDゲート２９９，３０５，
…，３１１，３１７に含まれ、ANDゲート３０
１は一連のANDゲート３０１，３０７，…，３
１３，３１９に含まれ、ANDゲート３０３は一
連のANDゲート３０３，３０９，…，３１５，
３２１に含まれる。ポインタｉ，ｊ，ｋの１個以
上がアクチブであれば、適当な１が通路６５，８
１，７９上に現われる。もしＡ組トラツク１に誤
りがあり、ｉがそれに対するポインタであれば、
ANDゲート３０５で終端するｉ＝１の導線６５
が能動化される。「Ａ組の１本を超えるエラー・
トラツク」の線が能動化されると、線７５上の対
角線シンドロームSd^a _n+iはANDゲート３２３を通
過する。これは式（22）に従う誤リパターンe^a _n
（ｉ）の値である。通路３２９上の信号e^a _n（ｉ）は
一連のANDゲート２９９，３０５，…，３１１，
３１７へ分配される。通路６５上のｉ＝１のみが
能動化されると、信号e^a _n（ｉ）はANDゲート３０
５、ORゲート２９３、通路７７を介してe^a _n(1)と
表示された線へ送られる。 もしＡ組の３トラツクに誤りがあれば、AND
ゲート３２７が能動化され、通路７１上の合成シ
ンドロームS_Bが通される。これは式（23）に従う
誤りパターンe^a _n（ｋ）の値である。通路３３３上
の信号は一連のANDゲート３０３，３０９，３
１５，３２１へ分配される。信号e^a _n（ｋ）はｋの
値に従つてANDゲートの１個を通過する。例え
ば、ｋ＝７であればANDゲート３２１が能動化
され、信号e^a _n（ｋ）はANDゲート３２１、ORゲ
ート２９７を通り、通路７７の対応する線上にe^a _n
(7)として現われる。 シンドローム発生器２５から与えられる通路６
３上の垂直パリテイ・シンドロームSv^a _nは、式
（24）に従いXORゲート３２５を介して誤りパタ
ーンe^a _n（ｉ）及びe^a _n（ｋ）と結合される。XORゲ
ート３２５の出力は、誤りパターンe^a _n（ｊ）の値
であり、それは通路３３１上に与えられる。通路
３３１上の信号は一連のANDゲート３０１，３
０７，３１３，３１９，３２６の全てへ入力の１
つとして分配される。信号e^a _n（ｊ）はｊの値に従
つてこれらANDゲートの１個を通過する。例え
ば、ｊ＝６であれば、ANDゲート３１３が能動
化され、信号e^a _n（ｊ）はANDゲート３１３及び
ORゲート２９５を通過し、通路７７に対応する
線上にe^a _n(6)として現われる。ポインタｉ，ｊ，ｋ
の値は（ｉ＜ｊ＜ｋ）又は（ｊ＝８及びｉ＜ｋ）
の関係を満足させることに注意されたい。 再び第６図を参照すると、そこにはＡ組のエラ
ー・トラツク２，４，５を示すポインタｉ，ｊ，
ｋとＢ組のエラー・トラツク３を示すポインタｙ
が示される。垂直パリテイ・シンドロームSv^a _nの
誤り値のみでは誤りビツトがトラツク２，４，５
のいずれにあるか不明瞭であることは明らかであ
る。最少数のエラー・トラツクを横断する対角線
パリテイ・エラー・シンドロームに対して参照が
なされれば、上記の不明瞭さは除される。負傾斜
の対角線シンドロームであつて図示されたものよ
りもＢ組トラツク０上を３ビツト位置だけ右方に
あるものは、Ａ組トラツク２のｍ番目のエラー・
ビツト位置と交差するが、他の３本のエラー・ト
ラツクを横断しなければならない。これらのトラ
ツクはＢ組のトラツク３及びＡ組のトラツク５及
び４である。最少数のエラー・トラツクを横断す
る対角線パリテイ・シンドロームは、正傾斜であ
つてＡ組トラツク０のビツト位置（ｍ＋２）で終
端するシンドロームである。それはSd^a _n+iで表わ
される。 Ａ組トラツク５のｍ番目ビツト位置にある誤り
を指定する対角線パリテイ・シンドロームは、負
傾斜であつてＢ組トラツク０で終端し、Sd^b _n+15-k
で表わされる。これに対し、同様の誤りを指定す
るためＡ組トラツク０で終端する正傾斜対角線シ
ンドローム（図示されたものより３ビツト位置だ
け右方へシフトしたもの）は、負傾斜対角線シン
ドロームよりも１本だけ多くエラー・トラツクと
交差する。この負傾斜対角線シンドロームはＢ組
のエラー・トラツクを横切るかも知れないので、
Ｂ組トラツク８で終端する垂直パリテイ・シンド
ロームSv^b _n+15-y-kを利用することができる。これ
によつて識別値が得られる。中間のｊトラツクを
問題にするのは、ｉ及びｋトラツクの値が確定し
た後である。要するに、先ずトラツクｉの未知の
誤り値を除去する。次いで、トラツクＫの未知の
誤り値を除去する。その時点で、垂直シンドロー
ムSv^a _nによつてトラツク４に誤りがあるかどうか
を識別することが可能となる。 第１及び第２エラー・ポインタ発生の実施例 第１３ａ図を参照すると、他のポインタがない
場合、Ａ組の第１エラー・トラツクを指示する第
１エラー・ポインタ発生器が示される。Ｂ組は最
大２本の既知のエラー・トラツクを有してよいこ
とに注意されたい。この発生器は一対のラツチ４
０１及び４０７を有し、これらはそれぞれ計数減
少形リング・カウンタ４０５をスタートし又はス
トツプする。リング・カウンタ４０５の出力はポ
インタｊを表わす。ラツチ４０１及び４０７はそ
れぞれシンドロームSd^a _n+7及びSv^a _nに応答する。
Sd^a _n+7＝１の時、ラツチ４０１がセツトされ、カ
ウンタ４０５の計数値は７へセツトされる。トラ
ツクに沿つてビツト位置ｍが変化する度に、カウ
ンタは１だけ減少する。Sv^a _n＝１の時、ラツチ４
０７がセツトされ、カウンタ４０５が停止され
る。この時点のカウンタ値はポインタｊを与え
る。ラツチ４０７がラツチ４０１の前にセツトさ
れる特別な場合、ポインタｊは８に等しい。 ここで第１３ｂ図を参照すると、第１ポインタ
が８以外のトラツクを指示している場合、Ａ組の
第２エラー・ポインタを発生する手段（第２エラ
ー・ポインタ発生器）が示される。この発生器は
一対のリング・カウンタ４０５及び４０６を含
み、これらのカウンタはそれぞれポート４１５及
び４１７からポインタｉとポインタｊとを出力す
る。ラツチ４０１は計数減少形リング・カウンタ
４０５をｊの値へセツトし、ラツチ４０７は計数
増加形リング・カウンタ４０６を同じｊの値へセ
ツトする。ANDゲート４１３がラツチ４０１，
４０７によつて付勢される時、「ストツプ及びゲ
ート・アウト」信号が共通の通路を介して双方の
リング・カウンタへ与えられる。ANDゲート４
１１の出力４２７は、XORゲート４２３及び４
２５への入力が同時に不一致になつた時、第２ポ
インタをｊ＝８へセツトする。XORゲート４２
３への通路７５及び６３にある入力Sd^a _n+i及び
Sv^a _nの不一致はラツチ４０１をセツトし、XOR
ゲート４２５への通路６３及び７１にある入力
Sv^a _n及びS_Bの不一致はラツチ４０７をセツトす
る。 第１３ｂ図のポインタ発生器は、第１２ｃ図、
第１２ｄ図、第１２ｅ図と共に考察されるべきで
ある。Ａ組のポインタｊ＜８の場合を考えれば、
動作を理解できる。最初、ｉ及びｊ及びｋは相互
に等しくセツトされる（ｉ＝ｊ＝ｋ）。目的とす
るところは、Ｂ組が最大１本の既知のエラー・ト
ラツクを有する場合に、ｉ＜ｊとなるような第２
ポインタ及び再割当て値を得ることである。換言
すれば、Ａ組のポインタｊ＜８、及びＢ組におけ
る最大１つのポインタの存在がこの発生器を働か
せる必要条件である。 ここで、通路７１上の入力S_Bはｋ＝ｊのために
Sd^a _n+15-kSv^b _n+15-k-yを表わす。ｉ＝ｊのために
Sd^a _n+i≠Sv^a _nとなつた条件で、XORゲート４２３
からの１出力がラツチ４０１をセツトする。これ
はカウンタ４０５をｊの値へセツトする。同様
に、S_B≠Sv^a _nになれば、XORゲート４２５から
生じた１はラツチ４０７をセツトし、かつカウン
タ４０６をｊの値へセツトする。ｍが１だけ増加
すると、カウンタ４０５は１だけ減少し、カウン
タ４０６は１だけ増加する。しかしラツチ４０１
及び４０７の双方がセツトされていれば、カウン
タはANDゲート４１３を通る信号によつて停止
する。この時点で、ポインタｉはカウンタ４０５
の計数値に等しく、ポインタｊはカウンタ４０６
の計数値に等しい。ラツチ４０１及び４０７が同
一値ｍへ同時にセツトされる特別な場合には、第
２ポインタｊは８へセツトされる。 ここで第１３ｃ図を参照すると、第１エラー・
ポインタがトラツク８を指示している時、Ａ組の
第２エラー・ポインタを発生する手段（第２エラ
ー・ポインタ発生器）が示される。目的とすると
ころは、第１ポインタｊ＝８が与えられた時、第
２ポインタｉを得ることである。最初、ｉ＝ｋ＝
０にセツトされる。Ｂ組は最大１本しか既知のエ
ラー・トラツクを有しない。この発生器はラツチ
４２３によつて０へセツトされる計数増加形リン
グ・カウンタ４０８を含み、このカウンタ４０８
は通路７５上のシンドロームSd^a _n+iによつて停止
され、その内容がゲート・アウトされる。S_Bが１
である時、ラツチ４２３がセツトされ、通路７５
が１である時、カウンタが停止される。 最初、ｉ及びｋは０へセツトされる。S_Bはｋ＝
０である時のSd^b _n+15-kSv^v _n+15-k-yを表わす。S_B
＝１はカウンタを０へセツトする。ｍが１だけ増
加すると、カウンタは１だけ増加する。この場
合、ｋは０のままであるが、ｉはカウンタの値に
従う。注意すべきは、Sd^a _n+i＝１はカウンタを停
止し、その計数値はポインタ値になることであ
る。第１２ｆ図で指適されたように、Ａ組におい
て１つのポインタｊが８へセツトされ、Ｂ組にお
いて最大１本のエラー・トラツクしかないことが
この発生器を能動化する必要条件である。 Ｂ組における誤り訂正 前述した誤り訂正及びポインタ発生の方法及び
装置はＡ組とＢ組が鏡像対称形を有する場合に、
Ｂ組に対しても適用可能である。従つてＢ組のた
めの符号化及び復号化式は、変数を適当に置換す
ることによつて、Ａ組に式から得られる。即ち、 A_n←→B_n ｉ←→ｘ Sd^a _n←→Sd^b _n ｊ←→ｙ Sv^a _n←→Sv^b _n ｋ←→ｚ e^a _n←→e^b _n 従つて、Ｂ組の次のような種類の誤りは、Ａ組
について説明した復号化処理を応用して訂正可能
である。 １ Ａ組に誤りがないか、又は唯１本の既知のエ
ラー・トラツクがある時、Ｂ組おける３本まで
の既知のエラー・トラツク。 ２ Ａ組が最大１本までの未知のエラー・トラツ
ク又は２本までの既知のエラー・トラツクを有
する時、Ｂ組における２本までの既知のエラ
ー・トラツク。 ３ Ａ組とは無関係に、Ｂ組における１本の既知
のエラー・トラツク。 ４ Ａ組が最大１本までの未知のエラー・トラツ
ク又は２本までの既知のエラー・トラツクを有
する時、Ｂ組における１本の未知のエラー・ト
ラツク。 ５ Ａ組が１本だけの既知のエラー・トラツクを
有する時、Ｂ組における２本までのエラー・ト
ラツク（その中の１本は既知である）。 一般的な場合 これまでの説明は、18トラツク・システムにお
ける２本の９トラツクを中心に述べてきた。しか
し得られた結果は、任意数のトラツクを有するシ
ステムへ一般的に適用することができ、２つの組
は同数のトラツクを有しなくともよい。以下の説
明は、そのようなシステムのための符号化式に関
する。 もしＡ組が（T₁＋２）本のトラツクを有し、
Ｂ組が（T₂＋２）本のトラツクを有するならば、
符号化式(3)，(4)，(5)，(6)は一般的な場合のために
次のように書き直すことができる。 _T1 〓Γ^t=0 A_n-t（ｔ）_T2 〓Γ^t=0 B_n-t-T （T₂−ｔ）＝０ ……（50） _T2 〓Γ^t=0 B_n-t（ｔ）_T1 〓Γ^t=0 A_n-t-T2 （T₁−ｔ）＝０ ……（51） _(T1+1) 〓Γ^t=0 A_n（ｔ）＝０ ……（52） _(T2+1) 〓Γ^t=0 B_n（ｔ）＝０ ……（53） 復号化式は一般的な場合に関して同様に形式化
することができる。もしT₂がT₁に等しければ、
復号化式はＡ組及びＢ組について実質的に同一で
あり、復号化処理を時間多重化（time−
multiplex）することによつて同一のハードウエ
アを２つの組について使用することができる。ト
ラツクの数が増加した場合、トラツクに沿つたそ
れだけ多くのビツト位置が符号化及び復号化処理
に関係してくることである。他方、トラツク数の
増加は符号化及び復号化バツフアの大きさと、処
理時間の遅延とを決定する要因である。更に、ト
ラツク数の増加は２つの対角線パリテイ検査を完
了するために、レコードの終りにそれだけ多い検
査ビツトを必要とする。一般的には、２本の対角
線検査トラツクは（T₁＋T₂）の余分な位置だけ
延長される。 ３組又はそれ以上のチヤネル組を有するシステ
ムにおいて、横断パリテイ検査を適合的に使用す
ること これまで、システムのチヤネが相互排他的に複
数の組へ分割され、組内のチヤネル・エラーが横
断パリテイ検査及び垂直パリテイ検査によつて訂
正される複数チヤネル並列データ処理システムに
ついて説明してきた。これらのパリテイ検査を適
合的に使用することにより、２つの組のエラー・
チヤネルの数が合せて４を超過しない場合、これ
らの組の１つにおいて、３本までの既知のエラ
ー・チヤネルを訂正できることが示された。 ここで第１４図を参照すると、３組のチヤネル
の場合に、垂直及び対角線パリテイ検査を使用す
る形式が示される。ここでT₁，T₂，T₃はそれぞ
れＡ組、Ｂ組、Ｃ組におけるデータ・チヤネルの
数を示すものとする。各々の組はそれ自体の垂直
パリテイ検査チヤネルを有する。２本の追加的な
検査チヤネル（又はトラツク）は、全データ・ト
ラツクにわたる正傾斜対角線及び負傾斜対角線に
沿つて全体的パリテイ検査を与える。このシステ
ムにおけるチヤネルの全数は、２＋（T₁＋１）＋
（T₂＋１）＋（T₃＋１）である。 第１４図において正傾斜対角線に沿つたパリテ
イ検査はd⁺ _n検査として示され、その検査ビツト
は第１チヤネル組の上部にある０番目のトラツク
に記録される。対応する符号化式は次の式によつ
て与えられる。 A_n（０）＝_T1 〓Γ^t=0 A_n-t（ｔ）_T2 〓Γ^t=0 B_{n-t-T1 T3} 〓Γ^t=1 C_n-t-T1-T2（ｔ） ……（Ｂ−１） 負傾斜対角線に沿つたパリテイ検査d⁺ _nによる
検査ビツトは、第３チヤネル組（Ｃ組）の下部に
ある０番目のトラツクに記録される。対応する符
号化式は次式によつて与えられる。 C_n（０）＝_T1 〓Γ^t=1 C_n-t（T₃−ｔ）_T2 〓Γ^t=0
B_n-t-T3（T₂−１）_T3 〓Γ^t=0 A_n-t-T2-T3（T₁−ｔ） ……（Ｂ−２） 垂直パリテイ検査ビツトは各組別の検査トラツ
クに記録される。それらの対応する符号化式は次
の通りである。 A_n（T₁＋１）＝_T1 〓Γ^t=0 A_n（ｔ） ……（Ｂ−３） B_n（T₂＋１）＝_T2 〓Γ^t=0 B_n（ｔ） ……（Ｂ−４） C_n（T₃＋１）＝_T3 〓Γ^t=1 C_n（ｔ） ……（Ｂ−５） これらのパリテイ検査は次のような誤り訂正能
力を与える。 １ 各組の垂直パリテイ検査は、その組の１本の
既知のエラー・トラツクを訂正することができ
る。 ２ １つの組における垂直パリテイ検査は、対角
線パリテイ検査の１つと組合せられて、その組
における２本の既知のエラー・トラツクを訂正
することができる。 ３ １つの組における垂直パリテイ検査は、対角
線パリテイ検査の１つと組合せられて、その組
における１本の未知のエラー・トラツクの検出
及び訂正に使用することができる。 ４ １つの組における垂直パリテイ検査は、２つ
の対角線パリテイ検査と組合せられて、その組
における３本までの未知のエラー・トラツクを
訂正することができる。 ５ １つの組における垂直パリテイ検査は、２つ
の対角線パリテイ検査と組合せられて、その組
における１本の既知のエラー・トラツク及び１
本の未知のエラー・トラツクを訂正することが
できる。 ２つの対角線検査の各々は、１つの組において
のみエラーの検出もしくは訂正に役立つ。従つ
て、上記の(4)及び(5)に記載されるような誤り訂正
能力は、１つの組でのみ使用できる。同様に、上
記の(2)又は(3)に記載されるような誤り訂正能力
は、任意の２つの組でのみ使用できる。 復号化式及びその実施装置は、２つの論理的に
独立したチヤネル組で例示したように、各種のエ
ラー・チヤネルの組合せを考慮することによつて
具体化することができる。 これまで説明した事項は、本発明の精神及び範
囲から逸脱することなく、プログラム可能な論理
アレイもしくはソフトウエア手段を用いて容易に
実施可能であることが当業者に明らかであろう。

【図面の簡単な説明】

第１図は本発明を組込んでよいデータ書込み用
パリテイ符号器及びデータ読出し用パリテイ復号
器を含む複数チヤネル並列貯蔵システムを表わす
ブロツク図、第２図は垂直データ・バイト・テー
プ形式及びそれに関連したトラツク横断パリテイ
符号器を示し、第３図はトラツク方向データ・バ
イト・テープ形式及びそれに関連したトラツク横
断パリテイ符号器を示し、第４図はトラツク横断
パリテイ・バイト及びデータ・バイトが垂直に記
録される垂直トラツク横断バイト・テープ形式及
びそれに関連したトラツク横断パリテイ符号器を
示し、第５図は２つのチヤネル組から読出された
エラー・チヤネルに関してパリテイ・シンドロー
ムの計算、誤り検出及び訂正ストリームの発生を
行う横断パリテイ復号器を示し、第６図はＡ組で
３本のエラー・チヤネル（又はエラー・トラツ
ク）が生じ、Ｂ組で１本のエラー・トラツクが生
じる様子を示し、第７図はＡ組のためのシンドロ
ーム発生器の詳細な論理図であり、第８図はＡ組
のためのシンドローム処理器の詳細な論理図であ
り、第９図はＢ組のためのシンドローム処理器の
詳細な論理図であり、第１０図及び第１１図はそ
れぞれＡ組のための誤りパターン発生器及び誤り
訂正器を示し、第１２ａ図及び第１２ｂ図はＡ組
における第１エラー・トラツク・ポインタの発生
を示し、第１２ｃ図〜第１２ｆ図は横断パリテイ
検査の使用により少なくとも１つの組で第２エラ
ー・トラツク・ポインタを発生する様子を示し、
第１３ａ図はＡ組の第１エラー・トラツク・ポイ
ンタを発生する詳細な論理を示し、第１３ｂ図及
び第１３ｃ図はＡ組の第１ポインタが８番目のト
ラツク以外へなされるか８番目のトラツクへなさ
れるかに従いそれぞれ第２エラー・トラツク・ポ
インタを発生する詳細な論理を示し、第１４図は
３つのチヤネル組がある場合の垂直及び対角線パ
リテイ検査を示す。 １……情報源、３……符号器用バツフア／制御
装置、５……複数チヤネル並列形（複数トラツ
ク）貯蔵ユニツト、７……復号器用バツフア／制
御装置、９……符号器、１１……利用装置、１９
……復号器、２３……データ分配器、２５……シ
ンドローム発生器、２７……シンドローム処理
器、２９……誤りパターン発生器、３１……誤り
訂正器。

Claims (1)

1. 【特許請求の範囲】 １ それぞれ複数本のチヤネルより成る２つのチ
   ヤネル組の１つに１本より多くのエラー・チヤネ
   ルが存在しない場合に他方のチヤネル組における
   ３本までのエラー・チヤネルを訂正する装置にし
   て、 上記２つのチヤネル組の各々に対する垂直パリ
   テイ検査符号を当該チヤネル組の第１チヤネルに
   書込み、上記２つのチヤネル組の両方にわたつて
   所定の正の傾斜方向でとられた第１対角線パリテ
   イ検査符号を一方のチヤネル組の第２チヤネル又
   は該一方のチヤネル組においてチヤネル方向に沿
   つて一定間隔に配置されたチヤネル横断位置に書
   込み、上記２つのチヤネル組の両方にわたつて所
   定の負の傾斜方向でとられた第２対角線パリテイ
   検査符号を他方のチヤネル組の第２チヤネル又は
   該他方のチヤネル組においてチヤネル方向に沿つ
   て一定間隔で配置されたチヤネル横断位置に書込
   むための手段と、 上記垂直パリテイ検査符号及び対角線パリテイ
   検査符号とデータからシンドロームを決定する手
   段と、 エラー・チヤネルを指定するポインタ信号を発
   生する手段と、 少なくとも１本の既知のエラー・チヤネルを指
   定する上記ポインタ信号に応答して、上記既知の
   エラー・チヤネルにおける同一の誤り個所を横切
   る、当該チヤネル組に書込まれている両方のパリ
   テイ検査符号又は垂直パリテイ検査符号から決定
   されたシンドローム及び他方のチヤネル組に書込
   まれている対角線パリテイ検査符号から決定され
   たシンドロームから誤り訂正信号を発生する手段
   と、 上記誤り訂正信号とデータを論理的に結合する
   ことによつて上記データの誤りを訂正する手段と
   を具備するエラー・チヤネル訂正装置。