JPS582408B2 - ジキキオクシステム - Google Patents

Description

【発明の詳細な説明】 本発明は情報の記憶および読出しに関し、詳細には磁気
記録ヘッドに供給される書込み電流の直流バイアスを減
少する方法および装置に関する。

デイジタル情報は磁気表面を有する記憶媒体の各別の領
域（セル）内に磁気極性変化または磁束反転のパターン
形成で記憶され得る。

従来の情報記憶装置においては、磁束反転を発生する電
磁変換器は精密に作られた別々の部品から個々に作られ
た。

各変換器は個々に組立てられるのでそのコストは高い。

更に、組立装置はある一定の最小寸法よりも大きな寸法
の構成部品しか扱かえないので夫々製造される変換器自
体の最小寸法にも限度がある。

各部品から組立てた変換器はコストおよび寸法の面で制
限があるので、コーティング（堆積）されたフィルム（
膜）から成る変換器も作られるようになった。

この種の変換器は、シリコン基板上に導体および半導体
物質の層を順に堆積させて一群として作りそれをホトエ
ッチングにより分断して各変換器とされる。

堆積およびホトエッチングの工程は精密に制御され得る
ので、各変換器は接近して配置することが可能であり、
そのため変換器を隙間なしに配置して記録されるデータ
トラックの相互間隔を狭くすることが可能である。

これが従来のトラック間隔を狭くする方法である。

堆積された膜で作られた変換器は寸法が小さいというこ
と以外に次の如き利点を有する。

変換器の製造は一群を同時に大量に行なわれるので従来
の変換器より低コストであり不良率は低い。

更に変換器構造の寸法により従来の変換器より高い周波
数でデータを読み書きすることができる。

この種の堆積膜形の変換器は１ターンの磁気構造を有す
るので、大きな書込み電流を必要とすると共に読出し電
圧信号は低い。

このため、堆積膜形変換器とエンコータ／デコータ回路
の間に変成器を用いるのが一般である。

従来のコード形式は変成器結合を有しない情報記憶装置
のために開発されたものである。

一定のデータ順序に対しては、一般に使用されているコ
ード形式では書込み電流は大きな直流成分あるいはバイ
アスを含むことになる。

使用する変成器の増分したインダクタンスは直流バイア
スにより特性を変更させられるので、変成器結合の変換
器と従来のコードを併用すると、書込み電流は変成器の
入力に対応しなくなり記録媒体を飽和させられなくなる
。

このため記録媒体の飽和は大きな変成器入力電流を用い
てのみ可能となる。

しかしながらこの方法は実用的ではない。

その理由は、太きな電流が変成器の方を大巾に飽和させ
ると共に、堆積膜形の変換器は一定限度の電流以下でし
か動作し得ないからである。

もし一定限度を超える電流を与えると熱的劣化または破
壊が起る。

変換器に関連する結合変成器を使用することによる問題
を克服するために本発明は、データ信号源の出力に現わ
れるデータ信号の制御群を検出する制御手段を含む情報
記憶システムを提供する。

制御手段は制御群の一連の反復発生の内の偶数番目の発
生以外のときの制御群の任意の発生に応答してエンコー
ダ制御信号を発生する。

エンコーダ制御信号は引続くデータ信号群を表わすパタ
ーンの記録時に作用する。

本システムは更にデータ信号源および制御手段に接続し
たエンコーダ手段を含む。

エンコーダ手段はデータ信号の各異なる群に対し記録信
号の少くとも１つの一次パターンを発生すると共にデー
タ信号の特定の群に対し記録信号の交替パターンを発生
する。

エンコーダ制御信号が存在しないときエンコーダは供給
された信号の引続く群に対し一次パターンを発生する。

エンコーダ制御信号の存在するときエンコーダはそのよ
うなパターンを有した任意の供給された群に対し交替パ
ターンを発生する。

記録信号のそれらのパターンはエンコーダ手段に接続し
た記録手段へ供給される。

記録手段は各発生されたパターンを読取り可能形式に変
換し、この読取り可能形式は記録媒体の表面のトラック
の１つのセルに記録されることになる。

本発明はディスクメモリーユニットに関連して説明され
、例示的二進情報表示は第１図に示したディスク１０の
表面の同心円形トラックに記録されてるものとする。

電磁変換器１２はエンコーダと順序制御ロジック１４の
制御の下で磁束反転を記録すると共にデコーダロジック
１６で使用するように磁束反転を検出するのに使用され
る。

エンコーダと順序制御ロジック１４およびデコーダロジ
ック１６は一般には計算機１８の制御下にある。

これら回路の詳細は以下において述べる。

エンコーダと順序制御ロジック１４の機能は計算機１８
または任意のデータ信号源から３デイジットの二進デイ
ジット群を受取りこれら３デイジット群を書込み電流波
形に変換することであり、それにより磁束反転がディス
ク１０の表面に与えられる。

以下に述べる本発明の実施例において、二進デイジット
の引続く３ビットを表わす磁気的信号は記録媒体のトラ
ックの引続くセルに記録される。

各磁気的信号は各セル内の４つの遷移位置ＴＯ，ＴＩ，
Ｔ２，Ｔ３の内の少くとも２つに現われる磁束反転から
成るパターンに相当する。

当然に磁束反転の異なるパターンは二進ディジットの異
なる３ビットパターンに対応し、本発明において用いる
各パターンの特徴は、磁束反転の生じない遷移位置は引
続いて２つ以上は存在しないということである。

二進デイジットの異なる３ビットパターンに対応する書
込み電流波形と磁束反転パターンは第２図に示してある
。

第２図において、３ビットの第１組における二進デイジ
ット０００，０１０，１００，１０１および１１１は単
一の書込み電流波形および単一の磁束反転パターンで表
示されている。

すなわち、３ビットの第１組における異なるビットパタ
ーンは唯一つの磁束反転パターンで表示される。

書込み電流の極性は任意に選べるものであり、実際には
逆にされてもよい。

第２図は更に第２組の３ビット二進ディジット（００１
，０１１および１１０）を示しており、本発明にしたが
えばこれらは夫々一次または交替磁束反転パターンによ
り表わされる。

例えば３ビット「００１」は、セル内の位置ＴＯとＴ３
に磁束反転を有する一次磁束反転パターンによってまた
はセル内の位置Ｔ１とＴ２に磁束反転を有する交替磁束
反転パターンによって表わされる。

同様に、３ビット「０１１」は、位置中０，Ｔ２および
Ｔ３に磁束反転を有する一次磁束反転パターンまたはセ
ル内の位置Ｔ２に１つの磁束反転を有する交替磁束反転
パターンによって表わされる。

３ビット「１１０」は、位置ＴＯ ，ＴＩおよびＴ２に
磁束反転を有する一次磁束反転パターンまたは位置Ｔ２
とＴ３に磁束反転を有する交替パターンによって表わさ
れる。

第２図の書込み電流波形から明らかなように、第１組の
３ビットの２進デイジットに割当てられる磁束反転パタ
ーンの夫々は、零バイアスかあるいは正又は負のいずれ
かの極性の最低バイアスを有している。

また、第２組の３ビットの２進ディジットに割当てられ
る一次磁束反転パターンの夫夫は、一方の極性（例えば
正の極性）の最低バイアスあるいはこれよりも高いバイ
アスを有している。

この第２組の３ビットの２進デイジットに更に割当てら
れる交替磁束反転パターンの夫々は、他の極性（例えば
負の極性）の最低バイアスまたはこれより高いバイアス
を有している。

制御群としては、最も高いバイアスの一次磁束反転パタ
ーンを有する第２組の３ビットの２進ディジットの内の
１つが選択される。

本発明の利点を示すために従来のコーディング方式を参
照する。

従来においては１つの磁束反転パターンは夫々異なる３
ビットの二進ディジットを表わしていた。

例示のために従来のコードは第２図に示したコード形式
であると仮定する。

但し二進３ビット「００１，０１１，ＩＩＯ」に対する
交替磁束反転パターンは存在しなかった。

換言すれば、この仮定した従来のコードは第２図の８つ
の一次パターンにより表わされるものである。

ある一定の順序の３ビットパターンヲ一次パターンだけ
を用いて記録すると、必要な書込み電流はかなりの直流
バイアスを含むことになる。

その理由は、かなりの時間にわたり書込み電流は一方の
極性を有し反対の極性の時間が短いからである。

この状態は第３図に示されており、それによれば３ビッ
トの二進ディジットが００１，００１，００１．０１１
，００１，１１０の順に記録される場合が示されている
。

上記順序の３ビットに対し一次磁束反転パターンを用い
て記録を行なう場合その書込み電流は大きな正のバイア
スを有することになる。

引続く遷移位置の中間における書込み電流が単位の電流
値であるとすれば（単なる１つの値）、上記の記録には
１４個の単位電流を正方向に必要とし、負の書込み電流
は１０個だけである。

上記の条件下では結果的な正の直流バイアスにより、記
録変換器を駆動するために使用する変成器の磁気コアは
部分的に飽和することになる。

本発明は３ビット「００１，０１１，ＩＩＯ」の記録に
対し交替磁束反転パターンを使用して直流バイアスを減
少させる。

すなわち上記３つの３ビットのどれかが３ビット「ｏｏ
１」の一定回数の発生の後すぐに記録されるとき上記交
替パクーンを使用する。

この３ビット「ｏｏ１」を制御３ビットまたは制御群と
称する。

第２図に関連して説明したように、この３ビットに対す
る一次磁束反転パターンは書込み電流により発生される
ものであり、この電流はセルの位置ＴＯにおいて一方の
極性となり位置Ｔ３まで同じ極性のままである。

特定した３ビットに対する磁束反転の交替パターンは、
直流バイアスを有しないかあるいは制御群の００１用の
１次パターン用の書込み電流が確立する直流バイアスを
オフセットする直流バイアスを有する書込み電流により
発生されるパターン群から選択される。

すなわち、制御３ビットに対する一次パターンの書込み
電流が正にバイアスされていれば、交替パターンの書込
み電流はバイアス無しかまたは負にバイアスされたもの
となる。

このことは書込み電流波形４Ａ，４Ｂおよび４Ｃを示す
第４図から明らかになるであろう。

第４Ａ図は３ビット００１が引続いて発生したときに一
次および交替パターンを発生する必要のある書込み電流
パターンを示している。

零線より上の書込み電流波形が正であると仮定すれば、
００１および、００１のための磁束反転パターンを記録
するのに要する電流は４つの正の単位書込み電流と４つ
の負の単位書込み電流とである。

したがって、一次パターンを書込むのに要する正の直流
バイアスは交替パターンを書込むのに要する負の直流電
流により打消される。

同様に、第４Ｂ図においては、制御３ビット００１に対
する一次パターンとそれに続く３ビット０１１の交替パ
ターンを書込むのに要する電流は５つの正の単位書込み
電流と３つの負の書込み電流とである。

この例では正の直流電流は完全には除かれないが、３ビ
ット「００１と０１１」に対する一次パターンを書込む
のに要する電流のバイアスは相対的に減少される。

波形４Ｃにおいてはビット群００１の一次パターンと３
ビット１１０の交替パターンを書込むのに要する４つの
正の書込み電流は同じく必要な４つの負の電流により打
消される。

第５図には、「００１，００１，００１，０１１，００
１，１１０」の内の偶数番目の３ビット「００１，０１
１，１１０」に対し交替パターンを用いた例が示されて
いる。

第３図と第５図に示した二進３ビット群の順序は同一で
あるが、一次パターンを用いた第３図の場合と交替パタ
ーンを使用した第５図の場合とでは書込み電流の波形は
大巾に異なっている。

第５図の一次および交替パターンに対しては１３の正の
単位書込み電流と１１の負の単位書込み電流が必要であ
る。

この例では一次と交替パターンを書込むのに要する直流
バイアスは完全には除かれていないが、それは大巾に減
少している。

第６図には、記録中に適切な位置で交替パターンを書込
むためのエンコードおよび順序制御ロジックのフローチ
ャートが示されている。

記録すべき二進デイジットの３ビットを文字「ａ，ｂ，
ｃ」で表わすと、論理動作の第１ステップは３ビットが
制御３ビット「ＯＯ１」であるかどうかを決定すること
である。

二進デイジット「ａ」と「ｂ」のビットがＯで文字「Ｃ
」に対応するデイジットが１であれば、記録すべき次の
３ビットは制御３ビットであることになる。

この条件下で次のステップは最後に記録したパターンが
制御３ビットに対する一次パターンであったかどうかを
決定することである。

最後に記録したパターンが一次パターンであったとき、
磁束反転パターン「０１１０」を発生する信号が発生さ
れる。

最後に記録したパターンが制御３ビットに対する一次パ
ターンでなかったとき、磁束反転パターン「１００１」
が記録され、順序制御ロジックがセットされて、制御３
ビットに対する一次パターンが記録されることを指示す
る。

記録されている３ビットが制御３ビットでないと決定さ
れれば、「ｂ」ビットか「ｃ」ビットが１であるかない
か決定することになる。

両ビットが共に１でなければ磁束反転パターンは［０１
ａｌ」となる。

ここでａはａが１のときＯでありａがＯのとき１である
。

もし「ｂ」または「Ｃ」ビットが１であれば、別の決定
手段が必要である。

すなわちａが０でＣが１であるかａが１でＣがＯである
かを決定する。

どちらかの条件が満足されれば、次に制御３ビットに対
する一次パターンが最後に記録されたパターンであった
かどうか決定する。

最後に記録したパターンが制御３ビットに対する一次パ
ターンであれば、ここで記録する３ビットに対する磁束
反転パターンは「００１τ」の形を取る。

最後に記録したパターンが制御３ビットに対する一次パ
ターンでなければ、磁束反転パターンは「１ａｂｃＪの
形となる。

第７図には磁束反転パターンを解釈するのに必要なデコ
ーダロジックのフローチャートが示されている。

デコーダロジックは第２組の３ビットに対する一次パタ
ーンおよび交替パターンを同じ３ビットを表わすものと
して解釈できなければならない。

デコード機能を達成するためにロジックは２つの決定ス
テップを行なう。

最初の決定は磁束反転がセルの第１遷移位置において発
生したかどうかを調べることである。

遷移位置ＴＯ，ＴＩ，Ｔ２およびＴ３は夫々文字Ｗ，Ｘ
，ＹおよびＺで表わされている。

磁束反転が第１遷移位置Ｗで記録されていれば、記録さ
れた二進３ビットは３つの残りの遷移位置Ｘ，Ｙおよび
Ｚに磁束反転が存在するかしないかをこの順に調べるだ
けで決定される。

磁束反転の存在は二進１と解釈される。反転の不存在は
二進Ｏと解釈される。

デコードステップの第１ステップにおいて遷移位置Ｗに
磁束反転が生じなかったことが決定されれば、第２の決
定ステップは第２遷移位置Ｘにおいて磁束反転が生じた
かどうかを調べることである。

位置Ｘにおいて磁束反転が生じておれれば二進３ビット
はＹＯＺと判明する。

遷移位置ＹまたはＺに磁束反転が存在することは二進０
と解釈される。

したがって磁束反転の不存在は二進１と解釈される。

最初の２つの遷移位置のどちらも磁束反転を有していな
いと決定されれば、二進３ビットは［ＺＹＺ」で表わさ
れる。

この形式にしたがえば、第１および第２二進デイジット
は、遷移位置ＺとＹにおける磁束反転の存在を二進１と
解釈することにより決定され、第３二進デイジットは遷
移位置Ｚにおける磁束反転の不存在を二進１と解釈して
決定される。

第６図に示したフローチャートにしたがったエンコーダ
および順序制御ロジックはロジック素子を用いることに
より第８図に示すように具体化される。

３ビットの各二進デイジットは、通常出力１と反転出力
Ｏを有する３つのフリツブフロツプ２０，２２．２４の
夫々のセット端子へそのままの形で供給され反転されて
リセット端子へ供給される。

二進デイジットが１であればそれを供給されたフリツプ
フロツプはトリガパルスを与えられたときセットされる
。

フリツプフロツプはセット状態において通常出力に高レ
ベル電圧である「１」信号を発生し、反転出力は「０」
信号すなわち低レベル信号を発生する。

各データフリップフロツプの各出力は複数のＡＮＤゲー
トの少くとも１つに接続されている。

ＡＮＤゲートはデータフリップフロツプ２０．２２およ
び２４と制御フリツブフロツプ２６からの出力信号をＡ
ＮＤ演算する。

多くのＡＮＤゲートの出力は対にされＯＲゲートにおい
て論理的に結合され、遷移位置Ｗ，Ｘ，ＹおよびＺにお
いて磁束反転が存在するかしないかを表わす信号をもた
らす。

制御フリツプフロツブ２６の状態はその時記録されてい
る３つの二進信号の構成の関数ではなくて、先行するセ
ルに記録されている３ビットの構成と先行するセルの記
録後にそれ自体の状態との関数である。

ＡＮＤゲート２８と３０の出力が先行した３ビットの二
進デイジットは制御３ビット００１であったことと制御
フリツプフロツプはその３ビットを記録中リセット状態
にあったことを表示していれば、ＡＮＤゲート３２は制
御出力に論理１信号を発生する。

この論理１信号はそのまま制御フリツプフロツプのセッ
ト入力に戻されると共に反転されてリセット入力へ戻さ
れる。

フリツプフロツブ２６はそのときのデータの記録中は状
態を変化しないが、データが記録された後またはフリツ
ブフロツプ２６に遅延したトリガ信号が供給されたとき
状態を変える。

遅延したトリガ信号は各セルに対する記録サイクルの終
り近くで発生され、それによりフリツプフロツプは次の
セルに記録されるパターンを変更できる状態となる。

制御３ビットに対する一次パターンが先行した記録パタ
ーンであり引続く３ビットが第２組の３ビットであれば
、制御フリツプフロツプ２６はセットされその引続く３
ビットに対する交替パターンが記録される。

セット状態にあるフリツプフロツプ２６で発生される信
号は上述したエンコーダ制御信号である。

本発明は上記実施例のほかに各種具体化できる。

適用例として堆積膜形の変換器を示したが普通の変換器
にも適用できる。

更に普通のロジック素子の代りに読取り専用メモリーで
構成できる。

【図面の簡単な説明】

第１図は本発明にしたがって構成した情報記障システム
のブロック図であり、第２図は３ビット二進デイジット
の構成と磁束反転パターンと書込み電流波形との対応関
係を示すチャートであり、第３図は従来のコーディング
方式を用いたときの二進信号の選択された順序の表示の
記録に用いる書込み電流波形を示しており、第４図（第
４Ａ図、第４Ｂ図及び第４Ｃ図）は例示二進信号に対す
る一次および交替書込み電流波形の関係を示す図であり
、第５図は本発明にしたがって作られるコードを用いて
第３図の二進信号を書込むとき発生される書込み電流波
形の図であり、第６図は本発明のエンコードおよび順序
制御を説明するためのフローチャートであり、第７図は
本発明にしたがって作られた装置に使用できるデコード
ロジックのフローチャートであり、第８図は本発明を具
体化するとき使用できるエンコーダおよび順序制御ロジ
ックの概略図である。 第１図において、１０は磁気ディスク、１２はヘッド、
１４はエンコーダおよび順序制御ロジック、１６はデコ
ーダロジック、１８は計算機、を夫々示す。

Claims (1)

1. 【特許請求の範囲】 １ データ信号源に関連して用いるため、磁気記録媒体
   のトラックの引続くセルに引続く３ビットのデータ信号
   の群を表わす引続くパターンを記憶させる情報記憶装置
   であって、 イ）前記データ信号源の出力におけるデータ信号の制御
   群を検出する制御手段であって、前記制御群の単独の発
   生と及び前記制御群の一連の反復発生の内の奇数番目の
   発生とに応答して、引続くデータ信号群の記録中有効な
   エンコーダ制御信号を発生する制御手段と、 口）前記データ信号源および前記制御手段に接続したエ
   ンコーダ手段であって、第１組のデータ信号群の夫々を
   表わす一次パターン記録信号を発生し、かつ第２組のデ
   ータ信号群の夫々を独立に表わす一次パターン記録信号
   および交替パターン記録信号の両方を発生し、更にエン
   コーダ制御信号の不存在に応答して第１組および第２組
   のいずれかの内の任意の与えられたデータ信号群に対し
   前記一次パターンを発生し、更にエンコーダ制御信号の
   存在中に応答して第２組の任意の与えられたデータ信号
   群に対し前記交替パターンを発生しそして第１組の任意
   の与えられたデータ信号群に対し前記一次パターンを発
   生するエンコーダ手段と、 ハ）変成器結合の磁気ヘッドを含んでおりかつ前記エン
   コーダ手段に接続しており各発生されたパターンをトラ
   ック内の単一のセルに記録される読取り可能な形に変換
   する記録手段と、および 二）前記第１組のデータ信号群用の前記一次パターン記
   録信号の夫々が零バイアス又は正あるいは負の極性の最
   低バイアスを有し、前記第２組のデータ信号群用の前記
   一次パターン記録信号の夫々が１つの極性の最低バイア
   ス又はより大きなバイアスを有し、前記第２組のデータ
   信号群用の前記交替パターン記録信号の夫々が他の極性
   の最低バイアス又はより大きなバイアスを有し、最高の
   バイアスの前記一次パターンを有する前記第２組のデー
   タ信号群の１つが前記制御群として選択されること、 から成る情報記憶装置。