CN101814922B - 基于bch码的多位错纠错方法和装置以及存储系统 - Google Patents

Abstract

本发明提供一种基于BCH码的多位错纠错方法和装置。该方法包括：对要进行纠错的BCH码做如下循环操作：将该BCH码的每个码位依次向右移1位，右移后的BCH码不足的位用0填补；计算BCH码的与该移位相应的伴随值；基于与该移位相应的伴随值，确定在该移位下该BCH码中的第一错误数量；在上述第一错误数量不等于0的情况下：计算BCH码的与该移位相应的修改的伴随值，其中该修改的伴随值是BCH码在该移位下当前最右位变为相反值的情况下的伴随值；基于修改的伴随值，确定在该移位下该BCH码中的第二错误数量；以及根据第二错误数量是否比第一错误数量减少1，确定BCH码在该移位下当前的最右位是否包含错误。

Description

基于BCH码的多位错纠错方法和装置以及存储系统

技术领域

本发明涉及信息技术领域，具体地，涉及基于BCH码的多位错纠错方法和装置以及存储系统。

背景技术

随着半导体技术的发展，人们已经能够在单个芯片上构建数亿个晶体管。这对于存储器系统来说，允许存储器系统的小型化。但是，同时，这也对存储器系统的可靠性带来了挑战。

在存储器系统的设计中，广泛引入冗余位来确保高级别的可靠性。通常，在存储器系统中，通过在存储数据时，对数据进行某种方式的编码来添加冗余位。另一方面，在读取数据时，对数据进行相应方式的解码，并且在解码过程中利用冗余位来进行纠错。

传统上，一位错纠错一直以来是存储器系统中的主要技术。在这样的技术中，一次纠错处理只能够对所处理的数据纠错一位。但是，随着存储器系统的不断小型化以及存储容量的不断扩大，位错误的出现频率随之增加。

例如，对于能够以较低的硅成本存储大量数据的NAND闪存而言，多级单元(Multi-Level Cell，MLC)技术能够将NAND闪存中每个单元的位存储容量增加到两倍，同时降低总电路尺寸。但是，与标准的二级单元(Binary-Level Cell，BLC)技术相比较，采用MLC技术的NAND闪存的可靠性相对较低，其性能极大地低于采用BLC技术的NAND闪存。

图1示出了BLC闪存与MLC闪存之间据报道的错误概率的比较。其中，EDC/ECC能力表示检错/纠错能力，NA表示在当前条件下没有可以获得的实验数据。

如图1所示，相对于BLC闪存而言，MLC闪存的错误概率、即错误出现频率有所增加。

为了应对错误频率的增加，需要一种有效的多位错纠错方法，来提高纠错效率。所谓多位错纠错，是指一次纠错处理能够对所处理的数据纠错多位。

目前，有采用BCH码来实现多位错纠错的技术。也就是说，采用BCH码对数据进行编码、解码，并在解码中利用在BCH编码过程中所添加的冗余位来进行纠错。BCH码具有很高的纠错能力以及纠多个错误的能力，人们可以根据所要求的纠错能力，构造BCH码的生成多项式，进而利用所构造的生成多项式构造出相应的BCH码。

但是，现有的采用BCH码的多位错纠错技术都是基于短的BCH码而实现的。也就是说，这些技术所实现的纠错能力仅限于利用简单的生成多项式生成的较短的BCH码。基于较短的BCH码的纠错方式，相对于较长的BCH码而言，具有较低的码密度(有效数据位相对于整个BCH码所占的比重)，因为在基于较短的BCH码的纠错方式下所引入的冗余位的比例必然多于基于较长的BCH码的方式。举例来说，在32位的较短BCH码的情况下，例如每一个32位的BCH码引入8位冗余，但是如果采用例如1000位的长BCH码，则可以做到使每一个1000位的BCH码同样也引入8位冗余。这样，在采用长BCH码的情况下，有效数据位所占的比重将极大增加，能够形成较高的码密度，从而能够实现存储空间的有效利用。

但是，由于相对于较短的BCH码而言，较长的BCH码的解码复杂度急剧增加，所以目前并没有基于较长的BCH码来实现多位错纠错的技术。

发明内容

鉴于上述问题，本发明提供了一种基于BCH码的多位错纠错方法和装置以及存储系统，以便能够基于较长的BCH码来实现多位错纠错。

根据本发明的一个方面，提供了一种基于BCH码的多位错纠错方法，包括：对要进行纠错的BCH码做如下循环操作：将该BCH码的每个码位依次向右移1位，右移后的BCH码不足的位用0填补；计算上述BCH码的与该移位相应的伴随值；基于上述BCH码的与该移位相应的伴随值，确定在该移位下该BCH码中的第一错误数量；在上述第一错误数量不等于0的情况下：计算上述BCH码的与该移位相应的修改的伴随值，其中上述修改的伴随值是上述BCH码在该移位下当前的最右位变为相反值的情况下的伴随值；基于上述BCH码的与该移位相应的修改的伴随值，确定在该移位下该BCH码中的第二错误数量；以及根据上述第二错误数量是否比上述第一错误数量减少1，确定上述BCH码在该移位下当前的最右位是否包含错误。

根据本发明的另一个方面，提供了一种基于BCH码的多位错纠错装置，包括：伴随值生成模块，用于将要进行纠错的BCH码的每个码位依次向右移1位，右移后的BCH码不足的位用0填补，计算该BCH码的与该移位相应的伴随值；修改伴随值生成模块，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，计算上述BCH码的与该移位相应的修改的伴随值，其中上述修改的伴随值是上述BCH码在该移位下当前的最右位变为相反值的情况下的伴随值；错误数量确定模块，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，基于上述伴随值生成模块计算的伴随值确定在该移位下该BCH码中的第一错误数量，并且基于上述修改伴随值生成模块计算的修改的伴随值确定在该移位下该BCH码中的第二错误数量；以及纠错模块，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，根据上述第二错误数量是否比上述第一错误数量减少1，确定上述BCH码在该移位下当前的最右位是否包含错误。

根据本发明的再一个方面，提供了一种存储系统，包括上述的基于BCH码的多位错纠错装置。

如果采用本发明，则由于在BCH码的纠错过程中通过一边将BCH码移位一边确定错误的数量是否减少来确定包含错误的位，所以即使对于较长的BCH码来说，也能够简单地进行纠错，从而能够基于较长的BCH码来实现多位错纠错，能够提高码密度，减少冗余，同时提高纠错效率。当然，采用本发明，也能够实现基于较短的BCH码的多位错纠错。

附图说明

相信通过以下结合附图对本发明具体实施方式的说明，能够使人们更好地了解本发明上述的特点、优点和目的。

图1是示出BLC闪存与MLC闪存之间的错误概率的比较的图表；

图2是根据本发明实施例的基于BCH码的多位错纠错方法的流程图；

图3是根据本发明实施例的基于BCH码的多位错纠错装置的电路框图；

图4是t＝4的情况下、图3的装置中的乘法阵列的电路框图；以及

图5是根据本发明实施例的存储系统的框图。

具体实施方式

在对本发明的各个优选实施例进行详细说明之前，首先对BCH码进行简单介绍。该介绍以长度为n＝2^m-1的t位错纠错BCH码(n，m，t)为例来进行。其中，t是一次纠错处理能够纠错的个数。

BCH码

t位错纠错BCH码(n，m，t)能够由生成多项式g(x)以下述三个步骤来确定：

1)首先，找到度数为m的与生成多项式g(x)相关的本原多项式p(x)，在该本原多项式p(x)之上，构造Galois域GF(2^m)。

2)其次，在Galois域GF(2^m)中找到本原元素，在此，定义为α。使F_t(x)为αⁱ的最小多项式，找到F₁(x)、F₃(x)、...、F_2t-1(x)。

3)再次，g(x)是F₁(x)、F₃(x)、...、F_2t-1(x)的最小公倍数(least commonmultiple，LCM)，写作为：

g(x)＝LCM[F₁(x)，F₃(x)，...，F_2t-1(x)]        (1)

利用该生成多项式g(x)，BCH码的编码过程可以表示为：

C(x)＝I(x)g(x)＝(i₀+i₁x+…+i_kx^k)g(x)＝c₀+c₁x+…+c_n-1x^n-1  (2)其中，I(x)是与要进行编码的信息码有关的信息多项式，其长度是k，C(x)表示所得到的BCH码。生成多项式g(x)由Galois域上的本原元素乘积产生。通常本原元素对应一个质数。例如F₁(x)＝x²+1(质数5)，F₃(x)＝x²+x+1(质数7)，g(x)＝F₁(x)×F₃(x)＝x⁴+x³+x+1。

例如，如果要对信息码(1，1，0，0，1，1，0)进行BCH编码，则将该信息码的信息多项式写作为：

I(x)＝x+x²+x⁵+x⁶      (3)

并且设定n＝2⁴-1，从而利用式(2)对上述信息码进行编码，可得到BCH码(1，1，0，0，1，1，0，0，0，0，0，1，0，0，1)。其中，可以看出，后面的8位是在BCH编码过程中添加的冗余位，利用这些冗余位，可以检测、纠正错误。

此外，在纠错后，可以利用与生成多项式g(x)对应的多项式对纠错后的BCH码进行解码，以获得其中正确的信息码。

基于上述内容，下面描述在本发明中将应用到的关于BCH码的一些已有理论。

关于BCH码的已有理论

假设E(x)是误差模式，C(x)是原始的BCH码，则在解码前所获取的、包含了错误的BCH码可以描述为：

R(x)＝C(x)+E(x)＝r₀+r₁x+…+r_n-1x^n-1   (4)

对于该BCH码R(x)，可以根据下式(4)计算其相应的伴随值(syndromevalue)：

$S_i\left(\mathrm{\α}\right)=\mathrm{Mod}{[R\left(x\right)/p\left(x\right)]}_{|x={\mathrm{\α}}^i}=s_{i,0}+s_{i,1}\mathrm{\α}+\·\·\·+s_{i,m-1}{\mathrm{\α}}^{m-1},i=\mathrm{1,3},\·\·\·,2t-1---\left(5\right)$

其中，Mod表示取模运算，p(x)如前所述是与生成多项式g(x)相关的本原多项式，α是本原元素。

上述伴随值可以利用2004年在“Publishing House of ElectronicsIndustry”杂志上刊登的文章“The Theory of Information and Coding：Second Edition”中公开的伴随值生成器来计算。

此外，根据上述伴随值，可以确定所获取的BCH码R(x)中错误的位置。具体地，参照1965年10月在IEEE Trans的“On Information Theory”(vo1.IT-11，no.4，pp.580-585)上刊登的文章“Step-by-step Decoding of theBose-Chaudhuri-Hocquenghem Codes”、1993年在IEEE Trans的“OnCircuits and System for Video Technology”(vol.3，no.2，pp.138-147)上刊登的文章“A high-speed real-time binary BCH decoder”以及2005年在“China Machine Press”上刊登的文章“Information Theory，Coding andCryptography”，在错误的位置与伴随值之间存在两个重要的关系。在此，分别表示为下面的定理1和定理2。

定理1：

对于任意的整数j≥0，定义 $S_i^j\left(x\right)=\mathrm{Mod}\left\{\right[x^{j}R\left(x^j\right)]/p\left(x\right)\},i=\mathrm{1,3},...,2t-1$ 为是与BCH码R(x)的每个码位依次向右移j位后计算得到的伴随值，R(x)右移后不足的位用0填补。并且，对于j≥0， ${S_i}^{j+1}\left(x\right)=\mathrm{Mod}\left\{\right[x{S}_i^j\left(x\right)]/p\left(x\right)\}.$

定理2：

对于BCH码(n，m，t)，定义伴随值矩阵L_p ^j，p＝1，2，…，t如下：

${L_p}^j=\left[\begin{array}{ccccc}{S_1}^j& 1& 0& \·\·\·& 0\\ {S_3}^j& {S_2}^j& {S_1}^j& \·\·\·& 0\\ \·& \·& \·& \·& \·\\ \·& \·& \·& \·& \·\\ \·& \·& \·& \·& \·\\ {S_{2p-1}}^j& {S_{2p-2}}^j& {S_{2p-3}}^j& \·\·\·& {S_p}^j\end{array}\right]---\left(6\right)$

其中，p表示错误的数量。所谓错误的数量，是以位为单位，表示产生了错误的位的数量。

根据用于求取上述伴随值矩阵L_p ^j的行列式的值的函数det(L_p ^j)，能够确定与R(x)每个码位依次向右移j位，右移后不足的位用0填补的情况相应的错误特征向量V。

基于上述内容，本发明的发明人们提出了一种新的基于BCH码的多位错纠错理论。下面对其进行详细描述。

本发明的基于BCH码的多位错纠错理论

为了容易参考，在本发明中，对于错误的数量p＝1，2，3，4的情况，归纳det(L_p ^j)如下：

表1

p	det(Lp j)
		1	S1 j
2	S1 j3+S3 j
		3	S1 j6+S1 j3S3 j+S1 jS5 j+S3 j2
4	S1 j10+S1 j7S3 j+S1 j5S5 j+S1 j3S7 j+S1 j2S3 jS5 j+S1 jS3 j3+S3 jS7 j+S5 j2

其中，S_i ^j是与R(x)每个码位依次向右移j位，右移后不足的位用0填补的情况相应的伴随值。

根据上面表1的内容，与R(x)每个码位依次向右移j位，右移后不足的位用0填补的情况相应的错误特征向量V^j定义如下：

根据上式(6)中的错误特征向量V^j，能够容易地确定与R(x)每个码位依次向右移j位，右移后不足的位用0填补的情况对应的错误的数量。基本的判定规则如下：

其中，N_error表示根据上述判定规则所确定的错误的数量。

在本发明中，定义修改的伴随值S_i ^j(x)。

具体地，假设在要进行纠错的BCH码R(x)中，在第j位的位置产生了错误，其错误模式表达为x^j，则修改的伴随值S_i ^j(x)为：

$\stackrel{\‾}{S_i^j\left(x\right)}=\mathrm{Mod}{[(R\left(x\right)+x^j)/p\left(x\right)]}_{|x={\mathrm{\α}}^i}=\mathrm{Mod}{[R\left(x\right)/p\left(x\right)]}_{|x={\mathrm{\α}}^i}+\mathrm{Mod}{[x^j/p\left(x\right)]}_{|x={\mathrm{\α}}^i}=S_i^j\left(x\right)+M_i^j---\left(9\right)$

其中，

$M_i^j=\mathrm{Mod}{[x^j/p\left(x\right)]}_{|x={\mathrm{\α}}^i}---\left(10\right),$

其中，M_i ^j称为修改因子(MF)，S_i ^j是与R(x)每个码位依次向右移j位，右移后不足的位用0填补的情况相应的伴随值，p(x)如前所述是与生成多项式g(x)相关的本原多项式。

这样，对于所获取的BCH码R(x)的每个码位依次向右移位j次并且移位后不足的位用0填补的情况，通过计算相应的伴随值S_i ^j、基于该伴随值的错误特征向量V^j，以及修改的伴随值S_i ^j(x)、进而基于该修改的伴随值的错误特征向量V^j，能够确定在错误特征向量V^j和V^j的情况下错误的数量N_error是否发生变化，来确定R(x)中的第j位(相当于在每个码位依次向右移位j位后，BCH码R(x)中当前的最右位)是否是产生了错误的位。进而，通过对产生错误的位进行修正，能够实现基于BCH码的多位错纠错。这便是本发明的特征所在。

优选实施例

在上述本发明的基于BCH码的多位错纠错理论的基础上，下面结合附图对本发明的各个优选实施例进行详细说明。

需要说明的是，在下面的各优选实施例中，以t位错纠错BCH码为例来进行说明。

图2是根据本发明实施例的基于BCH码的多位错纠错方法的流程图。

如图2所示，本实施例的基于BCH码的多位错纠错方法，首先在步骤205，对于所接收的要进行解码的BCH码R(x)，使其除以生成多项式g(x)，即R(x)/g(x)，以确定该BCH码R(x)是否能够被生成多项式g(x)整除。并且，如果能够整除，则该过程转到步骤270，否则执行下面的步骤210-265的纠错过程。

也就是说，对于BCH码这样的循环码来说，任一码字C(x)都应该能够被其相应的生成多项式g(x)整除。所以，在接收端可以使所接收的码字R(x)与其相应的生成多项式g(x)相除。若在传输中未发生错误，则接收码字R(x)与发送码字C(x)相同，故接收码字R(x)必定能够被其相应的生成多项式g(x)整除；若在传输中发生了错误，则接收码字R(x)被相应的生成多项式g(x)除时，可能会除不尽而有余项。因此，可根据余项是否为零来确定所接收的BCH码R(x)中有无错误。

在步骤210，设置j＝0，N_error＝0。其中，j表示BCH码R(x)的每个码位依次向右移的移位数，N_error表示错误的数量。

在步骤215，对于BCH码R(x)，根据上式(5)和(10)，计算伴随值S_i ^j和修改因子M_i ^j，i＝1，3，...，2t-1。其中，t是一次纠错处理能够纠错的个数。

在步骤220，根据表1和上式(6)，计算基于伴随值S_i ^j的错误特征向量V^j。

在步骤225，判断是否错误特征向量V^j＝Q₀，其中根据上式(7)，

在该步骤中，如果错误特征向量V^j＝Q₀，则表明该BCH码R(x)中不再有错误，从而转到步骤265；否则，前进到步骤230。

在步骤230，根据上式(7)，基于错误特征向量V^j确定Q_k，并且设定错误的数量N_error＝k。

在步骤235，根据上式(9)，基于伴随值S_i ^j和修改因子M_i ^j，计算修改的伴随值S_i ^j(x)。

在步骤240，用修改的伴随值S_i ^j(x)替代伴随值S_i ^j来计算基于修改的伴随值S_i ^j(x)的错误特征向量V^j。

在步骤245，判断是否错误特征向量V^j＝Q_k-1，即判断错误特征向量V^j的情况下的错误的数量N_error是否比错误特征向量V^j的情况下的错误数量N_error减少1。如果是，则能够确定该BCH码R(x)中的第j位是产生了错误的位，从而前进到步骤250；否则，转到步骤255。

也就是说，在本实施例中，对于R(x)中的第j位，首先在该位的值不变的情况下计算相应的错误特征向量V^j，进而基于该错误特征向量V^j来确定此时R(x)中的错误的数量N_error；然后假设该第j位包含了错误，从而求取将该第j位变换为相反值(即1变为0，0变为1)的情况下的修改的伴随值S_i ^j(x)，来计算基于修改的伴随值S_i ^j(x)的错误特征向量V^j，进而基于该错误特征向量V^j来确定此时R(x)中的错误的数量N_error；并且，通过比较两次计算所得到的错误的数量N_error与N_error是否相等，来确定该第j位是否是产生了错误的位。

在步骤250，将BCH码R(x)中的第j位(相当于BCH码R(x)每个码位向右移j位，右移后不足的位用0填补后当前的最右位)的值r_j校正，即对r_j求反，例如，如果r_j为0，则求反后变为1。

在步骤255，判断是否j＝n并且V^j＝Q₀，其中n是BCH码R(x)的码长度。如果是，则纠错完毕，获得了纠错后的BCH码R(x)，从而转到步骤270，否则，前进到步骤260。

在步骤260，判断是否j＝n并且V^j≠Q₀。如果是，则纠错失败，该过程结束，否则，前进到步骤265。

也就是说，如果j＝n并且V^j≠Q₀，则表明错误数量超过了t，从而该方法不能够获得BCH码R(x)中的正确的信息码。

在步骤265，j＝j+1，并返回到步骤215，以进行与BCH码R(x)的下一移位相应的处理。

在步骤270，利用与生成多项式g(x)对应的多项式对纠错后的BCH码R(x)进行解码，以获得其中的信息码。并且，该过程结束。

以上就是对本实施例的基于BCH码的多位错纠错方法的详细描述。在本实施例中，通过对于所获得的BCH码中的各位，首先在该位的值不变的情况下计算错误特征向量从而确定其中的错误的数量，然后假设在该位中包含了错误，从而将该位的值变换为相反值的情况下计算此时的错误特征向量从而确定错误的数量，并比较两次计算所得到的错误的数量是否相等，来确定该位是否是包含错误的位。进而，在包含错误的情况下，通过对包含错误的位进行校正，来实现基于BCH码的多位错纠错。可以理解，在本实施例中，由于采用这样的纠错方式，即使对于较长的BCH码来说，也能够简单地进行纠错，从而能够基于较长的BCH码来实现多位错纠错，从而能够提高码密度，并且提高纠错效率。

当然，在本实施例中，使用相同的方法也能够实现基于较短的BCH码的多位错纠错。

在同一发明构思下，本发明提供一种基于BCH码的多位错纠错装置。下面结合附图对其进行描述。

图3是根据本发明实施例的基于BCH码的多位错纠错装置的电路框图。

具体地，如图3所示，本实施例的基于BCH码的多位错纠错装置30包括：FIFO(First In First Out，先进先出)缓冲器31、并-串转换模块(P2S)32、解码FIR滤波器33、串-并转换模块(S2P)34、FIFO缓冲器35、BCH码纠错部分36以及加法器37。

其中，FIFO缓冲器31用于从外部接收并存储要进行解码的BCH码。

并-串转换模块32按照顺序从FIFO缓冲器31中获取要进行解码的BCH码R(x)，并对其进行并-串转换。

解码FIR滤波器33将由并-串转换模块32进行了并-串转换后的BCH码R(x)除以生成多项式g(x)，以确定R(x)是否能够被生成多项式g(x)整除。并且，如果确定BCH码R(x)能够被生成多项式g(x)整除，则解码FIR滤波器33根据该生成多项式g(x)，对该BCH码R(x)进行解码，以获得其中的信息码。另一方面，如果确定R(x)不能够被生成多项式g(x)整除，则该解码FIR滤波器33发出“Error Find”信号，以指示在BCH码R(x)中发现了错误。

本领域技术人员能够理解，解码FIR滤波器33可以根据本领域的现有技术，利用FIR滤波器来实现。更具体地，该FIR滤波器可以用通常的移位寄存器和XOR门来实现。

接着，串-并转换模块34对由解码FIR滤波器33解码后所获得的信息码进行串-并转换，并将串-并转换后的信息码输出到FIFO缓冲器35中。

FIFO缓冲器35缓存从串-并转换模块34接收的信息码，以待传输到外部。

此外，BCH码纠错部分36，在解码FIR滤波器33发出“Error Find”信号时被启动，其用于对解码FIR滤波器33发现有错误的BCH码R(x)进行多位错纠错。

具体地，如图3所示，BCH码纠错部分36进一步包括：伴随值生成模块361、修改伴随值生成模块362、错误数量确定模块363以及纠错模块364。

其中，伴随值生成模块361将要进行纠错的BCH码R(x)的每个码位依次向右移1位，右移后的BCH码不足的位用0填补，计算该BCH码R(x)的与该移位相应的伴随值。

根据本发明的一种实施方式，可以利用DSP编程实现伴随值生成模块361，其中伴随值生成模块361与要进行纠错的BCH码R(x)的每次移位对应地，根据上式(5)，计算与该移位相应的伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j。其中，t是一次多位错纠错处理能够纠错的个数，j表示BCH码R(x)的当前移位数。

根据本发明的另一种实施方式，伴随值生成模块361可以根据2004年在“Publishing House of Electronics Industry”杂志上刊登的文章“TheTheory of Information and Coding：Second Edition”中公开的伴随值生成器，利用FIR滤波器来实现。更具体地，该FIR滤波器可以用通常的移位寄存器和XOR门来实现。

修改伴随值生成模块362与要进行纠错的BCH码R(x)的每个码位依次向右移1位对应地，计算该BCH码R(x)的与该移位相应的修改的伴随值，其中该修改的伴随值是BCH码R(x)在该移位下当前的最右位变为相反值的情况下的伴随值。

根据本发明的一种实施方式，可以利用DSP编程实现修改伴随值生成模块362。

根据本发明的另一种实施方式，修改伴随值生成模块362进一步包括修改因子生成器3621和加法阵列3622，如图3所示。

其中，修改因子生成器3621与上述BCH码R(x)的每个码位依次向右移1位对应地，根据指示，根据上式(10)，生成修改因子M₁ ^j，M₃ ^j，M₅ ^j，...，M_(2t-1) ^j，这些修改因子用于修改由伴随值生成模块361生成的伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j。

该修改因子生成器3621可以利用FIR滤波器来实现。更具体地，该FIR滤波器可以用通常的移位寄存器和XOR门来实现。

加法阵列3622在修改因子生成器3621被指示生成修改因子的情况下，根据上式(9)，将伴随值生成模块361生成的伴随值S₁ ^j，S₃ ^j，S₅ ^j,...，S_(2t-1) ^j和修改因子生成器3621生成的修改因子M₁ ^j，M₃ ^j，M₅ ^j，...，M_(2t-1) ^j分别相加，从而得到修改的伴随值，该修改的伴随值是上述BCH码R(x)在该移位下当前的最右位变为相反值的情况下的伴随值。并且，这些修改的伴随值被输入到错误数量确定模块363。

另一方面，在修改因子生成器3621未被指示生成修改因子的情况下，由伴随值生成模块361生成的伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j不被修改因子修改，而直接通过加法阵列3622被输入到错误数量确定模块363。

错误数量确定模块363与上述BCH码R(x)的每个码位依次向右移1位对应地，基于上述伴随值生成模块361计算的伴随值确定在该移位下该BCH码中的第一错误数量，并且基于上述修改伴随值生成模块362计算的修改的伴随值确定在该移位下该BCH码中的第二错误数量。

根据本发明的一种实施方式，可以利用DSP编程实现错误数量确定模块363。

根据本发明的另一种实施方式，错误数量确定模块363进一步包括特征向量乘法阵列3631和错误计数器3632，如图3所示。

其中，与上述BCH码R(x)的每个码位依次向右移1位对应地，在修改因子生成器3621未被指示生成修改因子的情况下，根据从伴随值生成模块361通过加法阵列3622直接传送来的伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j，特征向量乘法阵列3631根据上表1，并行地实现基于该伴随值的伴随值矩阵Det(L1)，Det(L2)，Det(L3)，...，Det(Lt)的计算，并且根据上式(7)，这些伴随值矩阵Det(L1)，Det(L2)，Det(L3)，...，Det(Lt)的值形成了错误特征向量V，即V＝{Det(L1)，Det(L2)，Det(L3)，...，Det(Lt)}。此外，错误计数器3632基于该错误特征向量V，根据上式(8)确定在该移位下基于上述伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j的第一错误数量。

另一方面，在修改因子生成器3621被指示生成修改因子的情况下，根据从加法阵列3622传送来的修改的伴随值，特征向量乘法阵列3631根据上表1，并行地实现基于该修改的伴随值的伴随值矩阵Det(L1)，Det(L2)，Det(L3)，...，Det(Lt)的计算，并且根据上式(7)，这些伴随值矩阵Det(L1)，Det(L2)，Det(L3)，...，Det(Lt)的值形成了错误特征向量V，即V＝{Det(L1)，Det(L2)，Det(L3)，...，Det(Lt)}。此外，错误计数器3632基于该错误特征向量V，根据上式(8)确定在该移位下基于上述修改的伴随值的第二错误数量。

图4示出了t＝4的情况下特征向量乘法阵列3631的具体实现。

返回到图3，纠错模块364与上述BCH码R(x)的每个码位依次向右移1位对应地，根据上述第二错误数量是否比上述第一错误数量减少1，确定该BCH码R(x)在该移位下当前的最右位是否包含错误。并且，在确定当前的最右位包含错误的情况下，纠错模块364指示对该当前的最右位进行校正，以将其变为相反值。

下面以一种实施方式为例，示意性地说明BCH码纠错部分36的工作过程，其主要包括以下(1)、(2)两个阶段。

阶段(1)：在修改伴随值生成模块362不工作，即其中的修改因子生成器3621不被指示生成修改因子的情况下，确定上述BCH码R(x)中的错误的数量EN。该阶段的具体过程如下。

首先，设定Len＝n，其中n表示该BCH码R(x)的位长度，而Len表示BCH码R(x)的当前位的位置。

接着，伴随值生成模块361生成与BCH码R(x)向右移位j＝n-Len位(在阶段(1)中还未移位)的情况相应的伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j，并且这些伴随值通过修改伴随值生成模块362中的加法阵列3622直接被输入到错误数量确定模块363。

错误数量确定模块363中的乘法阵列3631根据伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j，计算伴随值矩阵Det(L₁ ^j)，Det(L₂ ^j)，Det(L₃ ^j)，...，Det(L_t ^j)的值，并且这些伴随值矩阵Det(L₁ ^j)，Det(L₂ ^j)，Det(L₃ ^j)，...，Det(L_t ^j)的值形成错误特征向量V，被传输到错误计数器3632。

错误计数器3632基于错误特征向量V，根据上式(8)确定错误的数量N_error(第一错误数量)，并传输到纠错模块364。

在纠错模块364中，如果确定错误的数量N_error超过了t，则输出Fail信号，以表示纠错失败。如果错误的数量N_error未超过t，则记录错误的数量EN＝N_error。

阶段(2)：在修改伴随值生成模块362工作，即其中的修改因子生成器3621被指示生成修改因子的情况下，依次对BCH码R(x)中的各位进行检错、纠错。该阶段的具体过程如下。

首先，伴随值生成模块361生成与BCH码R(x)向右移位j＝n-Len位的情况相应的伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j。

接着，修改伴随值生成模块362中的修改因子生成器3621生成与BCH码R(x)向右移位j＝n-Len位的情况相应的修改因子M₁ ^j，M₃ ^j，M₅ ^j，...，M_(2t-1) ^j。

并且，由伴随值生成模块361生成的伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j和由修改因子生成器3621生成的修改因子M₁ ^j，M₃ ^j，M₅ ^j，...，M_(2t-1) ^j，在加法阵列3622处被分别相加，从而得到修改的伴随值。这些修改的伴随值被输入到错误数量确定模块363。

错误数量确定模块363中的乘法阵列3631根据修改的伴随值，计算伴随值矩阵Det(L₁ ^j)，Det(L₂ ^j)，Det(L₃ ^j)，...，Det(L_t ^j)的值，并且这些伴随值矩阵Det(L₁ ^j)，Det(L₂ ^j)，Det(L₃ ^j)，...，Det(L_t ^j)的值形成错误特征向量V，被传输到错误计数器3632。

错误计数器3632基于错误特征向量V，根据上式(8)确定错误的数量N_error(第二错误数量)，并传输到纠错模块364。

在纠错模块364中，如果确定错误的数量N_error(第二错误数量)比纠错模块364中已经记录的错误数量EN(第一错误数量)减少1，则表明该BCH码R(x)中的当前第j位(相当于BCH码R(x)向右移位j次后当前的最右位)存在错误。从而，纠错模块364通过加法器37修正R(x)中的该第j位，使其0→1或1→0。

另一方面，在纠错模块364中，设定EN＝EN-1，Len＝Len-1，并且发出Ec信号，以表明已经发现并纠正了第j位的错误。

此时，伴随值生成模块361在纠错模块364发出了Ec信号之后，重新生成与BCH码R(x)向右移位j位的情况相应的伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j，修改伴随值生成模块362中的修改因子生成器3621重新生成相应的修改因子M₁ ^j，M₃ ^j，M₅ ^j，...，M_(2t-1) ^j。

需要说明的是，伴随值生成模块361重新生成伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j的过程可以通过在伴随值生成模块361中将针对前一次移位生成的伴随值向右移1位并且左端空出的位用0填充来实现。修改因子生成器3621重新生成相应的修改因子M₁ ^j，M₃ ^j，M₅ ^j，...，M_(2t-1) ^j的过程则可以通过在该修改因子生成器3621中将针对前一次移位生成的修改因子向右移1位并且左端空出的位用1填充来实现。

接着，由伴随值生成模块361重新生成的伴随值S₁ ^j，S₃ ^j，S₅ ^j，...，S_(2t-1) ^j和由修改因子生成器3621重新生成的修改因子M₁ ^j，M₃ ^j，M₅ ^j，...，M_(2t-1) ^j，在加法阵列3622处被分别相加，从而得到与此时的移位j＝n-Len相应的修改的伴随值。

错误数量确定模块363中的特征向量乘法阵列3631则根据这些修改的伴随值计算相应的伴随值矩阵Det(L₁ ^j)，Det(L₂ ^j)，Det(L₃ ^j)，...，Det(L_t ^j)的值，以形成错误特征向量V。

错误计数器3632根据错误特征向量V，确定错误的数量N_error(第二错误数量)，并传输到纠错模块364。

在纠错模块364中，判断错误的数量N_error是否比已经记录的错误数量EN(第一错误数量)减少1，以确定该BCH码R(x)的当前第j位是否存在错误。并在减少1、即存在错误的情况下，对该第j位进行校正。

可以理解，对于BCH码R(x)中的后续的各位，上述阶段(2)将重复执行到错误数量EN等于0为止。

以上就是对本实施例的基于BCH码的多位错纠错装置的详细描述。其中，该装置30及其各个组成部分，可以由专用的电路或芯片构成，也可以通过计算机(处理器)执行相应的程序来实现。

本发明还提供一种存储系统。图5是根据本发明实施例的存储系统的框图。如图5所示，本实施例的存储系统50包括上述基于BCH码的多位错纠错装置30。

此外，需要说明的是，本发明的基于BCH码的多位错纠错方法和装置不仅能够应用于存储系统，而且对于任何需要基于BCH码来进行多位错纠错的领域都是可以应用的。

以上虽然通过一些示例性的实施例对本发明的基于BCH码的多位错纠错方法和装置以及存储系统进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此，本发明并不限于这些实施例，本发明的范围仅以所附权利要求为准。

Claims (14)

1.一种基于BCH码的多位错纠错方法，包括：

对要进行纠错的BCH码做如下(1)-(4)循环操作：

(1)将该BCH码的每个码位依次向右移1位，右移后的BCH码不足的位用0填补；

(2)计算上述BCH码的与该移位相应的伴随值；

(3)基于上述BCH码的与该移位相应的伴随值，确定在该移位下该BCH码中的第一错误数量；

(4)在上述第一错误数量不等于0的情况下：

计算上述BCH码的与该移位相应的修改的伴随值，其中上述修改的伴随值是上述BCH码在该移位下当前的最右位变为相反值的情况下的伴随值；

基于上述BCH码的与该移位相应的修改的伴随值，确定在该移位下该BCH码中的第二错误数量；以及

根据上述第二错误数量是否比上述第一错误数量减少1，确定上述BCH码在该移位下当前的最右位是否包含错误。

2.根据权利要求1所述的方法，其中基于上述BCH码的与该移位相应的伴随值，确定在该移位下该BCH码中的第一错误数量的步骤进一步包括：根据下表和下式，计算基于上述伴随值的错误特征向量：

$V^j=(v_1^j,v_2^j,...,v_t^j),$

其中j表示上述BCH码的当前移位数，

表示上述BCH码的与该移位相应的伴随值矩阵，

是用于求取该伴随值矩阵

的行列式的值的函数，

表示与该移位相应的伴随值，V^j表示错误特征向量，t表示一次纠错处理的纠错数量；以及

根据下式，确定在该移位下该BCH码中的第一错误数量：

如果N_error＝0，V^j＝Q₀，

如果N_error＝1，V^j＝Q₁，

如果N_error＝k，V^j＝Q_k，

如果N_error＝t，V^j＝Q_t，

其中，N_error表示上述第一错误数量。

3.根据权利要求2所述的方法，其中计算上述BCH码的与该移位相应的修改的伴随值的步骤是根据下式执行的：

$\stackrel{\‾}{S_i^j\left(x\right)}=\mathrm{Mod}{[(R\left(x\right)+x^j)/p\left(x\right)]}_{|x=a^i}=\mathrm{Mod}{[R\left(x\right)/p\left(x\right)]}_{|x=a^i}+\mathrm{Mod}{[x^j/p\left(x\right)]}_{|x=a^i}=S_i^j\left(x\right)+M_i^j$

其中，

表示与该移位相应的修改的伴随值，

表示上述与该移位相应的伴随值，

是修改因子，并且

p(x)是与上述BCH码的生成多项式相关的本原多项式。

4.根据权利要求3所述的方法，其中基于上述BCH码的与该移位相应的修改的伴随值，确定在该移位下该BCH码中的第二错误数量的步骤进一步包括：

计算基于上述与该移位相应的修改的伴随值的错误特征向量；以及

基于上述与该移位相应的修改的伴随值的错误特征向量，确定在该移位下该BCH码中的第二错误数量。

5.根据权利要求4所述的方法，其中根据上述第二错误数量是否比上述第一错误数量减少1，确定上述BCH码在该移位下当前的最右位是否包含错误的步骤进一步包括：

如果上述第二错误数量比上述第一错误数量减少1，则：

确定上述BCH码在该移位下当前的最右位存在错误；以及

对上述当前的最右位进行校正，以将其变为相反值。

6.一种基于BCH码的多位错纠错装置，包括：

伴随值生成模块，用于将要进行纠错的BCH码的每个码位依次向右移1位，右移后的BCH码不足的位用0填补，计算该BCH码的与该移位相应的伴随值；

修改伴随值生成模块，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，计算上述BCH码的与该移位相应的修改的伴随值，其中上述与该移位相应的修改的伴随值是上述BCH码在该移位下当前的最右位变为相反值的情况下的与该移位相应的伴随值；

错误数量确定模块，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，基于上述伴随值生成模块计算的与该移位相应的伴随值确定在该移位下该BCH码中的第一错误数量，并且基于上述修改伴随值生成模块计算的与该移位相应的修改的伴随值确定在该移位下该BCH码中的第二错误数量；以及

纠错模块，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，根据上述第二错误数量是否比上述第一错误数量减少1，确定上述BCH码在该移位下当前的最右位是否包含错误。

7.根据权利要求6所述的装置，其中上述与该移位相应的修改伴随值生成模块进一步包括：

修改因子生成器，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，根据下式生成用于对上述伴随值生成模块计算的与该移位相应的伴随值进行修改的修改因子：

$M_i^j=\mathrm{Mod}{[x^j*p\left(x\right)]}_{|x=a^i}$

其中

是修改因子，j表示上述BCH码的当前移位数，p(x)是与该BCH码的生成多项式相关的本原多项式；以及

加法阵列，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，根据下式将上述伴随值生成模块计算的与该移位相应的伴随值与上述修改因子生成器生成的修改因子进行相加，以生成与该移位相应的修改的伴随值：

$\stackrel{\‾}{S_i^j\left(x\right)}=\mathrm{Mod}{[(R\left(x\right)+x^j)/p\left(x\right)]}_{|x=a^i}=\mathrm{Mod}{[R\left(x\right)/p\left(x\right)]}_{|x=a^i}+\mathrm{Mod}{[x^j/p\left(x\right)]}_{|x=a^i}=S_i^j\left(x\right)+M_i^j$

其中，

表示与该移位相应的修改的伴随值，

表示上述伴随值生成模块计算的与该移位相应的伴随值。

8.根据权利要求7所述的装置，其中上述错误数量确定模块进一步包括：

特征向量乘法阵列，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，根据下表和下式，基于来自上述加法阵列的输入，计算错误特征向量：

$V^j=(v_1^j,v_2^j,...,v_t^j),$

其中

表示上述BCH码的与该移位相应的伴随值矩阵，

是用于求取该与该移位相应的伴随值矩阵

的行列式的值的函数，V^j表示错误特征向量，t表示一次纠错处理的纠错数量；以及

错误计数器，用于与要进行纠错的BCH码的每个码位依次向右移1位对应地，根据上述错误特征向量，确定错误数量：

如果N_error＝0，V^j＝Q₀，

如果N_error＝1，V^j＝Q₁，

如果N_error＝k，V^j＝Q_k，

如果N_error＝t，V^j＝Q_t，

其中，N_error表示错误数量。

9.根据权利要求8所述的装置，其中在上述BCH码的每个码位没有依次向右移位的情况下：

上述修改因子生成器不被启动；

上述伴随值生成模块计算的与该移位相应的伴随值通过上述加法阵列被直接传输到上述特征向量乘法阵列；

上述特征向量乘法阵列根据上述与该移位相应的伴随值，计算错误特征向量；以及

上述错误计数器根据该错误特征向量，确定上述BCH码中的错误数量，作为上述第一错误数量。

10.根据权利要求9所述的装置，其中在上述BCH码的每个码位依次向右移位数不为0的情况下：

上述修改因子生成器被启动，以生成用于对上述伴随值生成模块计算的该BCH码的与该移位相应的伴随值进行修改的修改因子；

上述加法阵列将上述伴随值生成模块计算的与该移位相应的伴随值与上述修改因子生成器生成的与该移位相应的伴随值进行修改的修改因子进行相加，以生成与该移位相应的修改的伴随值；

上述特征向量乘法阵列根据上述与该移位相应的修改的伴随值，计算错误特征向量；

上述错误计数器根据该错误特征向量确定错误数量，作为第二错误数量。

11.根据权利要求6-10中的任意一项所述的装置，其中上述纠错模块与上述BCH码的各次移位对应地，判断上述第二错误数量是否比上述第一错误数量减少1，如果是，则：

确定上述BCH码在该移位下当前的最右位存在错误；

指示对上述当前的最右位进行校正，以将其变为相反值。

12.根据权利要求6-10中的任意一项所述的装置，其中在上述BCH码的每个码位向右依次移位数不为0的情况下：

上述伴随值生成模块通过将与上述BCH码的前一次移位对应地计算的与该前一次移位相应的伴随值向右移1位并且左端的位用0填充，生成与该移位相应的伴随值；

上述修改因子生成器通过将与上述BCH码的前一次移位对应地生成的修改因子向右移1位并且左端的位用1填充，生成与该移位相应的修改因子。

13.根据权利要求6-10中的任意一项所述的装置，其中上述伴随值生成模块和上述修改因子生成器均利用移位寄存器和XOR门实现。

14.一种存储系统，包括上述权利要求6-13中的任意一项所述的基于BCH码的多位错纠错装置。

Images