CN116208180A - 一种bch码高效并行编解码方法 - Google Patents

一种bch码高效并行编解码方法 Download PDF

Info

Publication number
CN116208180A
CN116208180A CN202310192640.6A CN202310192640A CN116208180A CN 116208180 A CN116208180 A CN 116208180A CN 202310192640 A CN202310192640 A CN 202310192640A CN 116208180 A CN116208180 A CN 116208180A
Authority
CN
China
Prior art keywords
bit
exclusive
encoding
matrix
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310192640.6A
Other languages
English (en)
Inventor
蔡一茂
周新宇
赵铭
王宗巍
胡伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202310192640.6A priority Critical patent/CN116208180A/zh
Publication of CN116208180A publication Critical patent/CN116208180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种BCH码高效并行编解码方法，属于存储器和纠错编码领域中的BCH编解码电路实现技术领域。本发明与以往查表法不同的是，对于n位编码字长度、k位数据位、t位纠错能力的(n，k，t)BCH码，本发明只需要存储k个n‑k位校验矩阵列向量的值，通过这k个n‑k位校验矩阵列向量与S伴随式值进行t轮按位异或，由按位异或值得出接收码字所对应的差错图样，并加以纠正。本发明属于硬件层面的编码和译码实现，可在一拍内完成，减少迭代算法带来的多拍译码延时，实现了BCH编译码的并行化，同时简化了编译码过程，实现资源占用的减少。

Description

一种BCH码高效并行编解码方法
技术领域
本发明属于存储器和纠错编码领域中的BCH编解码电路实现技术领域，具体涉及一种具有低延时，低资源损耗的BCH编解码电路设计及验证方法。
背景技术
存储器在空间中常常会因为多种因素而发生错误的随机翻转，只会影响存储内容是否正确，而不损害器件本身的错误是软错误。常见的导致软错误的因素有单粒子翻转效应(SEU)以及多位单粒子翻转效应(MBU)，其中SEU主要会诱导存储器的单比特错误，而MBU会诱导存储器的多位错误。BCH码因其出色的性能广泛应用于存储器、通信、嵌入式系统的软错误纠正。
减少软错误的影响有很多种方法，其中广泛应用于工业与民用领域的方法是ECC(Error correction code)，即通过纠错算法来给每一帧固定数据位数的数据添加少量冗余校验位，在写入存储器之前按照预定的纠错算法进行编码，读出存储器以后进行解码，来判别是否出现错误，并找到对应的错误位置进行纠错[1]。
针对单比特错误，使用简单的纠一检二汉明码就可以将其纠正，但针对多比特错误，则需要性能更强大的纠错编码。
对于多位随机错误，可以选用BCH码、Polar码和LDPC码进行纠错编码。这几种纠错编码对应的不同场景下的ECC纠错方案，他们在资源损耗，纠错性能以及纠错效率方面的特点能够被列举如下[2]：
ECC方案 汉明码 BCH码 OLS码 Polar码 LDPC码
资源损耗 低 高 中 高 高
纠错性能 低 中 中 高 高
纠错效率 高 中 高 低 低
其中资源损耗主要指在ECC算法的硬件实现过程中所耗费的硬件资源，纠错性能指的是ECC算法在相同数据位情况下所能纠正的最大的错误位数，纠错效率指的是数据位数相同的情况下纠同样多错误位数与所需要的冗余校验位位数的比值。
从1950年，汉明纠错编码被提出以来，ECC的研究一直在朝着高纠错性能，低资源损耗以及高纠错效率、多种ECC方案级联的方向前进[2][3]。其中高纠错性能指的是低延时，高带宽，多位纠错，低资源损耗指的是电路实现的低功耗、面积小，高纠错效率指用更少的校验位纠错更多的数据位，多种ECC方案级是指为了达到更高的纠错性能以满足特定场景的需要，针对同一存储器件使用多种ECC算法，可以采用串行或者并行的方式取长补短，同时进行资源复用，提高纠错性能。
与高性能纠错场景不同的是，许多民用嵌入式系统的存储系统对资源损耗比较敏感，比如嵌入式MCU中的flash、SRAM以及ROM。这些嵌入式系统中也有着大量的存储纠错需求，他们普遍的要求是低延时、低资源损耗[3]，而对于并行ECC编译码算法而言，它的电路实现往往在频率与时延方面具有较好的效果，但随着并行度的增加，并行ECC编译码算法的资源损耗会有一定的提升。当纠错位数较少时差错图样也会较少，这样并行化不会带来的资源损耗的激增，当纠错位数很多时并行化的编译码电路都会有资源损耗上的明显提升。
综上所述，对于有可能在一帧数据发生多位错误且错误图样较少、存储量较小但存储内容重要且容错率较小、存储靠近内核且访存速度要求高的嵌入式存储器件，可以选用BCH并行化编译码电路作为ECC方案，再对电路进行优化后可以取得良好的延时和频率性能，同时资源损耗控制在可以接受的范围内。
发明内容
本发明提出了一种BCH码高效并行编解码方法，以期解决串行编解码方法带来的高延时，多拍次，电路复杂度高等问题。
本发明采用的技术方案如下：
一种BCH码的并行编解码方法，其特征在于，包括并行的编码部分和译码部分，其中，
(一)编码部分包括如下步骤：
(1-1)根据已知的(n，k，t)BCH码的生成多项式g(x)，构造生成矩阵Gk*n，其中生成多项式的公式为：g(x)＝xn-k+gn-k-1xn-k-1…+g1x+1；
(1-2)将生成矩阵Gk*n按照伽罗华域加法进行行列变换，变换成[Ek*k:Hk*(n-k)]的形式，其中E矩阵为单位矩阵，然后按照公式(1)进行编码，由编码前码字m(x)矩阵得到编码后码字c(x):
c(x)1*n＝m(x)1*k*[Ek*k:Hk*(n-k)] (1)
其中上述矩阵运算所涉及的乘法和加法都是伽罗华域运算，设校验位为公式(2)得到的p(x)；
p(x)1*n-k＝m(x)1*k*Hk*(n-k) (2)
对于第i位校验位，将H矩阵的第i列k位二进制数k’b ek-1ek-2,,,,e1 e0作为掩码，与k位数据d[k-1:0]按位与,按位与后的数据进行位与位之间的异或，最终得到1位校验位，用同样的方法生成其他的校验位，实现编码；
(二)译码部分包括如下步骤：
(2-1)设n位接收码字r(x)为r(x)＝rn-1xn-1，，，，+rjxj+rixi，，，，+r1x+r0，按照公式(3)计算伴随式S：
S＝S(x)(n-k)*1＝[H’(n-k)*k:E(n-k)*(n-k)]*r(x)n*1 (3)
其中S是伴随式的二进制数值，S(x)(n-k)*1是S的多项式形式的单列矩阵，H’是[Ek*k:Hk*(n-k)]中H矩阵的转置形式，E是单位矩阵，r(x)n*1是n位r(x)的单列矩阵；
(2-2)计算伴随式S的汉明重量，若S的汉明重量小于纠错能力t，将S与r(x)的二进制形式r的低n-k位按位异或；
(2-3)计算t轮S与H’矩阵K个列向量值的按位异或值，采用或门将所有对应该位出错的情形整合成1位纠错位，只要有一种情况为真，对该位进行异或翻转纠错，实现译码。
进一步，对于(n，k，t)BCH码，n为编码后码字长度，k为数据位即编码前码字长度，t为纠错能力，n-k为校验位位数，BCH码的n位编码后码字和k位编码前码字的的二进制数值通过多项式的形式进行表述，设c(x)为编码后码字的多项式，m(x)为编码前码字的多项式，则有：
编码后码字：c(x)＝cn-1xn-1，，，，+cjxj+cixi，，，，+c1x+c0
编码前码字：m(x)＝mk-1xk-1，，，，+mjxj+mixi，，，，+m1x+m0
其中c(x)的系数c0，，，，cn-1与m(x)的系数m0，，，，mk-1只能等于1或0，代表其在对应二进制位数是否为1，以这种方式完成多项式到二进制码字的映射。
进一步，所述步骤(1-1)中将g(x)表示的二进制值按照每行右移一位、超出位数补0的形式构造行矩阵。
进一步，所述步骤(1-2)中使用二输入异或门，即对k位数据按位异或需要k-1个异或门，如果k为偶数，将k-1个异或门分成m-1级，每一级的异或门个数分别为k/2、k/4...2、1，每一级的异或门都是相邻位数间两两异或，如果k为奇数，则将k-2个异或门分成m-1级，2m-1-1<k-1<2m-1，每一级的异或门个数分别为(k-1)/2、(k-1)/4...2、1，每一级的异或门都是相邻位数间两两异或，最后一级异或门输出的值再与按位与后数据的最高位相异或，得到1位校验位。
进一步，所述步骤(2-3)中计算t轮S与H’矩阵K个列向量值的按位异或值，第a轮的按位异或值数量为Ck a，则t轮总共需要计算Ck 1+Ck 2+......Ck a+.....Ck t个按位异或值，对前t-1轮计算出的Ck 1+Ck 2+......Ck a+.....Ck t-1个按位异或值进行汉明重量计算，如果存在一个按位异或值Sij..的汉明重量小于等于t-1，则纠错过程为：
Sij....^r[n-k:0]
r[i]^(Sij...＝＝0)
r[j]^(Sij...＝＝0)...
如果前t-1轮的Sij..的值的汉明重量都大于t-1，则看是否存在Sij.为0，若为0则纠错过程为：
r[i]^(Sij...＝＝0)
r[j]^(Sij...＝＝0)...。
本发明的技术效果如下：
本发明与以往查表法不同的是，对于n位编码字长度、k位数据位、t位纠错能力的(n，k，t)BCH码，本发明只需要存储k个n-k位校验矩阵列向量的值，通过这k个n-k位校验矩阵列向量与S伴随式值进行t轮按位异或，由按位异或值得出接收码字所对应的差错图样，并加以纠正。本发明属于硬件层面的编码和译码实现，可在一拍内完成，减少迭代算法带来的多拍译码延时，实现了BCH编译码的并行化，同时简化了编译码过程，实现资源占用的减少。
附图说明
图1为本发明生成矩阵G的原始构成形式的示意图；
图2为校验位的生成过程示意图；
图3为BCH译码流程的示意图；
图4为表示计算S与H’矩阵K个列向量值的按位异或值示意图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
对于(n，k，t)BCH码，n为编码后码字长度，k为数据位即编码前码字长度，t为纠错能力，n-k为校验位位数。BCH码的n位编码后码字和k位编码前码字的的二进制数值可以通过多项式的形式进行表述，设c(x)为编码后码字的多项式，m(x)为编码前码字的多项式，则有：
编码后码字：c(x)＝cn-1xn-1，，，，+cjxj+cixi，，，，+c1x+c0
编码前码字：m(x)＝mk-1xk-1，，，，+mjxj+mixi，，，，+m1x+m0
其中c(x)的系数c0，，，，cn-1与m(x)的系数m0，，，，mk-1只能等于1或0，代表其在对应二进制位数是否为1，以这种方式来完成多项式到二进制码字的映射。比如多项式x5+x4+x+1表示二进制码字110011。
对于BCH码的编码部分，本发明按照如下几个步骤进行：
第一步，根据已知的(n，k，t)BCH码的生成多项式g(x)，构造生成矩阵Gk*n，具体构造方式如图1所示，将g(x)表示的二进制值按照每行右移一位的形式构造行矩阵。
第二步，将第一步中的生成矩阵Gk*n按照伽罗华域加法进行行列变换，变换成[Ek*k:Hk*(n-k)]的形式，其中E矩阵为单位矩阵，然后按照如下计算公式进行编码，由编码前码字m(x)矩阵得到编码后码字c(x):
c(x)1*n＝m(x)1*k*[Ek*k:Hk*(n-k)]
其中上述矩阵运算所涉及的乘法和加法都是伽罗华域运算，且c(x)的低n-k位为编码生成的校验位，高k位与m(x)保持一致，为数据位，故将编码过程看作是n-k位校验位的生成过程，设校验位为p(x)，则有：
p(x)1*n-k＝m(x)1*k*Hk*(n-k)
上述公式的实现如图2所示，对于第i位校验位(0＝<i<n-k)的生成，将H矩阵的第i列k位二进制数k’b ek-1ek-2,,,,e1 e0作为掩码，与k位数据d[k-1:0](m(x)的二进制数值形式)按位与,按位与后的数据进行位与位之间的异或，本发明使用的是二输入异或门，则对k位数据按位异或需要k-1个异或门。如果k为偶数，可以将k-1个异或门分成m-1(2m-1-1<k<2m-1)级，每一级的异或门个数分别为k/2、k/4...2、1，每一级的异或门都是相邻位数间两两异或，最终得到第i位校验位的数值，如果k为奇数，则可以将k-2个异或门分成m-1(2m-1-1<k-1<2m-1)级，每一级的异或门个数分别为(k-1)/2、(k-1)/4...2、1，每一级的异或门都是相邻位数间两两异或，最后一级异或门输出的值再与按位与后数据的最高位相异或，得到1位校验位。用同样的方法可以生成其他的校验位。
本发明的BCH译码部分如图3所示，主要分为如下几个步骤进行：
设n位接收码字r(x)为：
r(x)＝rn-1xn-1，，，，+rjxj+rixi，，，，+r1x+r0
第一步，按照公式计算伴随式S：
S＝S(x)(n-k)*1＝[H’(n-k)*k:E(n-k)*(n-k)]*r(x)n*1
其中S是伴随式的二进制数值，S(x)(n-k)*1是S的多项式形式的单列矩阵，H’是[Ek*k:Hk*(n-k)]中H矩阵的转置形式，E是单位矩阵，r(x)n*1是n位r(x)的单列矩阵。
第二步，计算伴随式S的汉明重量，若S的汉明重量小于纠错能力t，说明错误全部发生在校验位，将S与r(r(x)的二进制形式)的低n-k位按位异或，就能纠错成功：
S^r[n-k:0]
第三步，如图4所示，计算t轮S与H’矩阵K个列向量值的按位异或值，采用或门将所有对应该位出错的情形整合成1位纠错位，比如第b(0＝<b<k)位出错的情况有Sb为0，Sbjk为0等等。只要有一种情况为真，对该位进行异或翻转纠错，实现译码。第a轮(a<t)的按位异或值数量为Ck a，则t轮总共需要计算Ck 1+Ck 2+......Ck a+.....Ck t个按位异或值。对前t-1轮计算出的Ck 1+Ck 2+......Ck a+.....Ck t-1个按位异或值进行汉明重量计算，如果存在一个按位异或值Sij..的汉明重量小于等于t-1，则说明校验位与数据位同时存在错误，其中Sij..的下标是小于k大于等于0的常数，则对于这种情况的纠错是：
Sij....^r[n-k:0]
r[i]^(Sij...＝＝0)
r[j]^(Sij...＝＝0)...
如果前t-1轮的Sij..的值的汉明重量都大于t-1，则看是否存在Sij.为0，若为0则说明所有错误都在数据位，纠错过程可以为：
r[i]^(Sij...＝＝0)
r[j]^(Sij...＝＝0)...
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
参考文献：
[1]纠错编码技术[M].人民邮电出版社.1987
[2]ECC检错纠错技术研究综述[C].王宁.东南大学校庆研究生学术报告会.2020
[3]1.Liu yang,Li jie,et alA BCH error correction scheme applied toFPGA with embedded memoryJL.Frontiers ofInformation Technology&ElectronicEngineering2021-11)。

Claims (5)

1.一种BCH码的并行编解码方法，其特征在于，包括并行的编码部分和译码部分，其中，(一)编码部分包括如下步骤：
(1-1)根据已知的(n，k，t)BCH码的生成多项式g(x)，构造生成矩阵Gk*n；
(1-2)将生成矩阵Gk*n按照伽罗华域加法进行行列变换，变换成[Ek*k:Hk*(n-k)]的形式，其中E矩阵为单位矩阵，然后按照公式(1)进行编码，由编码前码字m(x)矩阵得到编码后码字c(x):
c(x)1*n＝m(x)1*k*[Ek*k:Hk*(n-k)] (1)
其中上述矩阵运算所涉及的乘法和加法都是伽罗华域运算，设校验位为公式(2)得到的p(x)；
p(x)1*n-k＝m(x)1*k*Hk*(n-k)(2)
对于第i位校验位，将H矩阵的第i列k位二进制数k’b ek-1ek-2,,,,e1 e0作为掩码，与k位数据d[k-1:0]按位与,按位与后的数据进行位与位之间的异或，最终得到1位校验位，用同样的方法生成其他的校验位，实现编码；
(二)译码部分包括如下步骤：
(2-1)设n位接收码字r(x)为r(x)＝rn-1xn-1，，，，+rjxj+rixi，，，，+r1x+r0，按照公式(3)计算伴随式S：
S＝S(x)(n-k)*1＝[H’(n-k)*k:E(n-k)*(n-k)]*r(x)n*1(3)
其中S是伴随式的二进制数值，S(x)(n-k)*1是S的多项式形式的单列矩阵，H’是[Ek*k:Hk*(n-k)]中H矩阵的转置形式，E是单位矩阵，r(x)n*1是n位r(x)的单列矩阵；
(2-2)计算伴随式S的汉明重量，若S的汉明重量小于纠错能力t，将S与r(x)的二进制形式r的低n-k位按位异或；
(2-3)计算t轮S与H’矩阵K个列向量值的按位异或值，采用或门将所有对应该位出错的情形整合成1位纠错位，只要有一种情况为真，对该位进行异或翻转纠错，实现译码。
2.如权利要求1所述的BCH码的并行编解码方法，其特征在于，对于(n，k，t)BCH码，n为编码后码字长度，k为数据位即编码前码字长度，t为纠错能力，n-k为校验位位数，BCH码的n位编码后码字和k位编码前码字的的二进制数值通过多项式的形式进行表述，设c(x)为编码后码字的多项式，m(x)为编码前码字的多项式，则有：
编码后码字：c(x)＝cn-1xn-1，，，，+cjxj+cixi，，，，+c1x+c0
编码前码字：m(x)＝mk-1xk-1，，，，+mjxj+mixi，，，，+m1x+m0
其中c(x)的系数c0，，，，cn-1与m(x)的系数m0，，，，mk-1只能等于1或0，代表其在对应二进制位数是否为1，以这种方式完成多项式到二进制码字的映射。
3.如权利要求2所述的BCH码的并行编解码方法，其特征在于，步骤(1-1)中将g(x)表示的二进制值按照每行右移一位的形式构造行矩阵。
4.如权利要求1所述的BCH码的并行编解码方法，其特征在于，步骤(1-2)中使用二输入异或门，即对k位数据按位异或需要k-1个异或门，如果k为偶数，将k-1个异或门分成m-1级，每一级的异或门个数分别为k/2、k/4...2、1，每一级的异或门都是相邻位数间两两异或，如果k为奇数，则将k-2个异或门分成m-1级，2m-1-1<k-1<2m-1，每一级的异或门个数分别为(k-1)/2、(k-1)/4...2、1，每一级的异或门都是相邻位数间两两异或，最后一级异或门输出的值再与按位与后数据的最高位相异或，得到1位校验位。
5.如权利要求1所述的BCH码的并行编解码方法，其特征在于，步骤(2-3)中计算t轮S与H’矩阵K个列向量值的按位异或值，第a轮的按位异或值数量为Ck a，则t轮总共需要计算Ck 1+Ck 2+......Ck a+.....Ck t个按位异或值，对前t-1轮计算出的Ck 1+Ck 2+......Ck a+.....Ck t-1个按位异或值进行汉明重量计算，如果存在一个按位异或值Sij..的汉明重量小于等于t-1，则纠错过程为：Sij....^r[n-k:0]
r[i]^(Sij...＝＝0)
r[j]^(Sij...＝＝0)...
如果前t-1轮的Sij..的值的汉明重量都大于t-1，则看是否存在Sij.为0，若为0则纠错过程为：r[i]^(Sij...＝＝0)
r[j]^(Sij...＝＝0)...。
CN202310192640.6A 2023-02-24 2023-02-24 一种bch码高效并行编解码方法 Pending CN116208180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310192640.6A CN116208180A (zh) 2023-02-24 2023-02-24 一种bch码高效并行编解码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310192640.6A CN116208180A (zh) 2023-02-24 2023-02-24 一种bch码高效并行编解码方法

Publications (1)

Publication Number Publication Date
CN116208180A true CN116208180A (zh) 2023-06-02

Family

ID=86514471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310192640.6A Pending CN116208180A (zh) 2023-02-24 2023-02-24 一种bch码高效并行编解码方法

Country Status (1)

Country Link
CN (1) CN116208180A (zh)

Similar Documents

Publication Publication Date Title
US9535788B2 (en) High-performance ECC decoder
US7543212B2 (en) Low-density parity-check (LDPC) encoder
US7657816B2 (en) Low-complexity hybrid LDPC code encoder
US7404134B2 (en) Encoding/decoding device using a reed-solomon encoder/decoder
US7395494B2 (en) Apparatus for encoding and decoding of low-density parity-check codes, and method thereof
JP4821613B2 (ja) 誤り訂正符号化装置及びそれに用いる誤り訂正符号化方法
CN101814922B (zh) 基于bch码的多位错纠错方法和装置以及存储系统
US9337955B2 (en) Power-optimized decoding of linear codes
US8694872B2 (en) Extended bidirectional hamming code for double-error correction and triple-error detection
US9104589B1 (en) Decoding vectors encoded with a linear block forward error correction code having a parity check matrix with multiple distinct pattern regions
Kim et al. Product Reed-Solomon codes for implementing NAND flash controller on FPGA chip
Grinchenko et al. Improving performance of multithreshold decoder over binary erasure channel
US8631307B2 (en) Method for encoding and/or decoding multimensional and a system comprising such method
EP2309650B1 (en) A systematic encoder with arbitrary parity positions
CN110113058B (zh) 编译码方法、装置、设备及计算机可读存储介质
Badack et al. Modified DEC BCH codes for parallel correction of 3-bit errors comprising a pair of adjacent errors
CN116208180A (zh) 一种bch码高效并行编解码方法
US9009577B1 (en) Circuitry and method for forward error correction
JP2023045450A (ja) シンドローム計算回路、誤り訂正回路およびメモリシステム
Rao et al. Encoder and adaptive decoder for a (15, 6, 2) DEC-TED BCH code
KR101304570B1 (ko) 패리티 체크 행렬 생성 방법, 이를 이용한 오류 정정 방법 및 장치, 오류 정정 장치용 디코더 그리고 오류 정정 장치를 포함하는 메모리 및 전자장치
Zolotarev et al. The application of modulo q check codes to increase the efficiency of non-binary multithreshold decoders over q-ary symmetric channel
CN111628783A (zh) 一种eg-ldpc译码器
Fujiwara et al. Parallel decoding for burst error control codes
US20170126253A1 (en) Error correction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination