JPH05274820A - 誤り訂正装置 - Google Patents

Abstract

(57)【要約】 【目的】チェンサ−チの処理の高速化を図った誤り訂正
装置を提供することを目的とする。 【構成】所定のデ−タと冗長部を入力してデ−タのシン
ドロ−ムを生成するシンドロ−ム算出回路１０と、誤り
位置多項式及び誤り数値多項式を算出するユ−クリッド
演算回路２０と、チェンサ−チを行なうチェンサ−チ回
路３０と、誤り訂正を実行する誤り訂正実行回路４０
と、前記所定のデ−タのバ−ストエラ−を検出するバ−
ストエラ−検出回路５０と、バ−ストエラ−検出回路５
０の結果に基づいてバ−ストエラ−の発生している位置
を算出し、記憶するサ−チ開始位置算出・記憶回路６０
からなり、バ−ストエラ−が生じていると判断された場
合に、チェンサ−チ回路３０は、サ−チ開始位置算出・
記憶回路６０に記憶された位置からチェンサ−チを行な
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、リ−ドソロモン符号を
用いたデ−タ系列を誤り訂正する誤り訂正装置に関する
もので、特に、チェンサ−チを高速に行なう誤り訂正装
置に関するものである。

【０００２】

【従来技術】光ディスク等の光学式情報再生装置にあっ
ては、一般的に読み取られたデ−タの誤りを訂正するた
めにリ−ドソロモン（ＲＳ）符号が用いられている。か
かるリ−ドソロモン符号はバイト誤り訂正符号の一種で
あり、誤り訂正はガロア体のｒビットの元に１ワ−ドを
対応させ、このワ−ド単位で訂正処理を行なうものであ
る。

【０００３】ここで、図２は従来の誤り訂正装置の構成
を示すブロック図である。同図に示すようにこの誤り訂
正装置は、シンドロ−ム算出回路１０、ユ−クリッド演
算回路２０、チェンサ−チ回路３０及び誤り訂正実行回
路４０からなる。光ディスク等の記録媒体から読みださ
れた信号は通常（２，７）ＲＬＬ変調等されたものであ
るため、かかる信号は図示しない復調回路において、Ｎ
ＲＺ(Non Return to Zero)信号に復調され、誤り訂正装
置のシンドロ−ム算出回路１０に入力される。

【０００４】シンドロ−ム算出回路１０において算出さ
れたシンドロ−ムが０でないときに誤りが発生している
ため、求められたシンドロ−ムから、ユ−クリッド演算
回路２０はユ−クリッドのアルゴリズムを用いて、誤り
位置多項式σ(z)及び誤り数値多項式η(z)を求める。

【０００５】一般に誤り位置多項式σ(z)は誤りがＬ個
ｊ₁，ｊ₂，・・・ｊ_Lの位置に生じたとすると、下記の数１
の(1)式で表すことができる。従って、該σ(z)の根は数
１の(2)式に示したようなものとなり、誤り位置情報を
与える。

【０００６】

【数１】

【０００７】実際にユ−クリッド演算回路２０において
計算される誤り位置多項式は(1)式のような形ではな
く、完全に展開された形式の式となっている。従ってチ
ェンサ−チ回路３０において、チェンサ−チのアルゴリ
ズムを用いて逐次的に根を求めている。即ち、チェンサ
−チ回路３０では、誤り位置多項式σ(z)に、 ｚ＝α⁰，α¹，α²，・・・ を順次代入し、σ(z)＝０となるような根を求めてい
る。

【０００８】例えば、σ(z)＝０の根が、数２の(3)式に
示すようなものであったとすると、上記(1)式におい
て、第ｊ_k番目（次）の位置に誤りが発生しているとみ
ることができる。

【数２】

【０００９】最後に、誤り訂正実行回路４０が、チェン
サ−チ回路３０において求められた誤り位置における誤
りの大きさを求めて訂正を実行し、訂正されたデ−タを
出力する。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来の誤り訂正装置にあっては以下のような問題点があっ
た。チェンサ−チ回路３０では、誤り位置多項式σ(z)
に、ガロア体における元を順に代入してσ(z)＝０なる
根をさがしているので、代入すべき元が多い場合に処理
時間が非常に長くなる。誤り訂正符号の符号長が長くな
る（例えば、５．２５インチ，５１２バイトフォ−マッ
トの光磁気ディスク装置にあっては、符号長は１２２で
ある。）につれて、代入すべき元の個数は増加するた
め、最初の元から順番にサ−チするのは処理上不利にな
る。

【００１１】本発明は上述した問題点に鑑みてなされた
もので、チェンサ−チの処理の高速化を図った誤り訂正
装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に本発明は、所定のデ−タと冗長部を入力して前記デ−
タのシンドロ−ムを生成するシンドロ−ム生成手段と、
シンドロ−ム生成手段において生成されたシンドロ−ム
から、誤り位置多項式及び誤り数値多項式を算出する誤
り多項式生成手段と、誤り位置多項式の根を求めるため
のチェンサ−チを行なうチェンサ−チ手段と、誤り多項
式生成手段の結果及びチェンサ−チ手段の結果に基づい
て誤り訂正を実行する誤り訂正実行手段を有する誤り訂
正装置において、前記所定のデ−タのバ−ストエラ−を
検出するバ−ストエラ−検出手段と、バ−ストエラ−検
出手段の結果に基づいてバ−ストエラ−の発生している
位置を算出し、記憶するバ−ストエラ−位置算出・記憶
手段を具備し、バ−ストエラ−検出手段によってバ−ス
トエラ−が生じていると判断された場合に、チェンサ−
チ手段は、バ−ストエラ−位置算出・記憶手段に記憶さ
れた位置からチェンサ−チを行なう構成とした。

【００１３】また、誤り多項式生成手段は、ユ−クリッ
ドアルゴリズムを用いて誤り位置多項式及び誤り数値多
項式を生成し、誤り多項式生成手段における演算の結果
得られる誤りの個数を記憶する誤り個数記憶手段を具備
し、チェンサ−チ手段は、チェンサ−チによって得られ
た誤り位置多項式の根の個数と、誤り個数記憶手段に記
憶された誤りの個数が一致した場合にチェンサ−チを終
了することとした。

【００１４】

【作用】本発明は誤り訂正装置を上述のごとく構成し、
バ−ストエラ−検出手段によってバ−ストエラ−が発生
していると判断された場合に、当該バ−ストエラ−が発
生していると思われる位置からチェンサ−チが開始され
るため、代入すべき元の個数を減少せしめることがで
き、チェンサ−チの時間を短縮することができる。

【００１５】また、チェンサ−チ手段は、誤りの個数と
同じ数だけ根を得られると、その時点でチェンサ−チを
終了するため、チェンサ−チの動作を早く終了させるこ
とができる。

【００１６】

【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は本発明にかかる誤り訂正装置の構成を示す
ブロック図である。同図中、１０はシンドロ−ム算出回
路、２０はユ−クリッド演算回路、２５は誤り個数記憶
部、３０はチェンサ−チ回路、４０は誤り訂正実行回
路、５０はバ−ストエラ−検出回路、６０はサ−チ開始
位置演算・記憶回路、７０は切換制御回路である。な
お、従来の誤り訂正装置と同一部分については同一符号
を付し、その説明は省略する。なお、誤り個数記憶部２
５は、ユ−クリッド演算回路２０におけるユ−クリッド
アルゴリズムの実行の結果、誤りの個数、即ち誤り位置
多項式の根の個数がわかるため、該誤りの個数を記憶し
ておくものである。

【００１７】復調回路（図示せず）において復調された
ＮＲＺ信号は、シンドロ−ム算出回路１０の他、バ−ス
トエラ−検出回路５０に対しても出力される。バ−スト
エラ−検出回路５０は入力した信号からバ−ストエラ−
を検出するものである。ここでバ−ストエラ−とは、あ
る範囲のビットに集中して発生する誤りのことをいう。
以下、バ−ストエラ−検出回路５０及びサ−チ開始位置
演算・記憶回路６０の動作を説明する。

【００１８】図３は光磁気ディスク等の記憶媒体で用い
られるデ−タフォ−マットの一例を示す図である。同図
中、１００−１〜１００−５はインタ−リ−ブ、SB1〜S
B3は同期（シンク）コ−ド、D0〜Dnはバイトデ−タ、RS
1〜RSmは再同期（リシンク）コ−ドである。また、バイ
トデ−タD0〜Dnの次には、冗長部（図示せず）が付加さ
れている。同図に示すとおり、デ−タの記録方向と、誤
りの訂正方向は垂直となっており、また、バイトデ−タ
D0〜Dnは５つのインタ−リ−ブ１００−１〜１００−５
に分割され、インタ−リ−ブ毎に訂正が行なわれるよう
になっている。本実施例では、再同期コ−ドRSを検出す
ることによって、バ−ストエラ−の発生を検出してい
る。即ち、再同期コ−ドRSnを検出できなかった場合
に、その付近のデ−タにバ−ストエラ−が生じているも
のとして、サ−チ開始位置演算・記憶回路６０に検出で
きなかった再同期コ−ドを知らせる。

【００１９】サ−チ開始位置演算・記憶回路６０は、再
同期コ−ドが検出されなかった場合に、その直前に検出
された再同期コ−ドの直後のデ−タから、バ−ストエラ
−が発生しているものと考える。例えば、図３において
RS2が検出されなかった旨をバ−ストエラ−検出回路５
０から通知された場合、各インタリ−ブ１００−１〜１
００−５について、３＊(ａ−１)＋１なる式のａに、再
同期コ−ドの番号である２を代入した値である４番目の
元からバ−ストエラ−が発生しているとして、この値を
記憶する。

【００２０】また、バ−ストエラ−検出回路５０におい
てバ−ストエラ−が検出されたときは、切換制御回路７
０にコントロ−ル信号を発し、サ−チ開始位置演算・記
憶回路６０のデ−タが所定のタイミングでチェンサ−チ
回路３０に出力されるようにする。

【００２１】ユ−クリッド演算回路２０で求められた誤
り位置多項式σ(z)の根の個数ｐは、前述の通り誤り個
数記憶部２５に記憶される。続いて、もし切換制御回路
７０からの信号がチェンサ−チ回路３０に入力されてい
る場合、切換制御回路７０から送られた値、即ち、サ−
チ開始位置演算・記憶回路６０に記憶されている番号に
該当する元からサ−チを開始する。例えば前述したよう
に、バ−ストエラ−検出回路５０においてRS2が検出さ
れなかった場合には、各インタリ−ブについて第４番目
の元、即ち図３の矢印Ａに示したとおり、インタリ−ブ
１００−１においてはＤ１５，インタリ−ブ１００−２
においてはＤ１６，・・・から、チェンサ−チが開始され
る。

【００２２】なお、チェンサ−チ回路３０に切換制御回
路７０からの信号が入力されていない場合には、バ−ス
トエラ−は発生していないと判断し、各インタリ−ブ１
００−１〜１００−５について、先頭の元から順番にチ
ェンサ−チを行なう。

【００２３】また、チェンサ−チ回路３０は、誤り個数
記憶部２５に記憶されていた誤りの個数ｐと、チェンサ
−チを行なうことによって求められた誤り位置多項式の
根の個数が一致した時点で処理を終了し、誤り位置多項
式の根を誤り訂正実行回路４０に知らせる。

【００２４】誤り訂正実行回路４０における処理は従来
の誤り訂正装置のものと同一であり、チェンサ−チ回路
３０において求められた誤り位置における誤りの大きさ
を求め訂正を実行し、訂正済みのデ−タを得る。

【００２５】

【発明の効果】以上説明したように、本発明によれば以
下のような優れた効果を得ることができる。 (1)バ−ストエラ−検出手段がバ−ストエラ−が発生し
ていると判断した場合に、サ−チ開始位置演算・記憶手
段がバ−ストエラ−が発生していると思われる位置を算
出し、チェンサ−チ手段が当該位置からチェンサ−チを
開始するため、簡単な回路構成で、チェンサ−チにおい
て代入すべき元の個数を減少せしめることができ、チェ
ンサ−チの時間を短縮することができる。

【００２６】(2)誤り個数記憶手段に記憶された誤りの
個数と同じ数だけ根を得られると、その時点でチェンサ
−チを終了するため、チェンサ−チの動作を早く終了さ
せることができる。

【図面の簡単な説明】

【図１】本発明にかかる誤り訂正装置の構成を示すブロ
ック図である。

【図２】従来の誤り訂正装置の構成を示すブロック図で
ある。

【図３】光磁気ディスク等の記憶媒体で用いられるデ−
タフォ−マットの一例を示す図である。

【符号の説明】

１０ シンドロ−ム算出回路 ２０ ユ−クリッド演算回路 ２５ 誤り個数記憶部 ３０ チェンサ−チ回路 ４０ 誤り訂正実行回路 ５０ バ−ストエラ−検出回路 ６０ サ−チ開始位置演算・記憶回路 ７０ 切換制御回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】所定のデ−タと冗長部を入力して前記デ−
   タのシンドロ−ムを生成するシンドロ−ム生成手段と、 前記シンドロ−ム生成手段において生成されたシンドロ
   −ムから、誤り位置多項式及び誤り数値多項式を算出す
   る誤り多項式生成手段と、 前記誤り位置多項式の根を求めるためのチェンサ−チを
   行なうチェンサ−チ手段と、 前記誤り多項式生成手段の結果及びチェンサ−チ手段の
   結果に基づいて誤り訂正を実行する誤り訂正実行手段を
   有する誤り訂正装置において、 前記所定のデ−タのバ−ストエラ−を検出するバ−スト
   エラ−検出手段と、 前記バ−ストエラ−検出手段の結果に基づいてバ−スト
   エラ−の発生している位置を算出し、記憶するバ−スト
   エラ−位置算出・記憶手段を具備し、 前記バ−ストエラ−検出手段によってバ−ストエラ−が
   生じていると判断された場合に、前記チェンサ−チ手段
   は、前記バ−ストエラ−位置算出・記憶手段に記憶され
   た位置からチェンサ−チを行なうことを特徴とする誤り
   訂正装置。
2. 【請求項２】請求項１記載の誤り訂正装置において、 前記誤り多項式生成手段は、ユ−クリッドアルゴリズム
   を用いて誤り位置多項式及び誤り数値多項式を生成し、 前記誤り多項式生成手段における演算の結果得られる誤
   りの個数を記憶する誤り個数記憶手段を具備し、 前記チェンサ−チ手段は、チェンサ−チによって得られ
   た誤り位置多項式の根の個数と、前記誤り個数記憶手段
   に記憶された誤りの個数が一致した場合にチェンサ−チ
   を終了することを特徴とする誤り訂正装置。