JPS6354254B2 - - Google Patents

Info

Publication number
JPS6354254B2
JPS6354254B2 JP58216449A JP21644983A JPS6354254B2 JP S6354254 B2 JPS6354254 B2 JP S6354254B2 JP 58216449 A JP58216449 A JP 58216449A JP 21644983 A JP21644983 A JP 21644983A JP S6354254 B2 JPS6354254 B2 JP S6354254B2
Authority
JP
Japan
Prior art keywords
block
errors
byte
syndrome
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58216449A
Other languages
English (en)
Other versions
JPS59165541A (ja
Inventor
Moteibai Pateru Aauindo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS59165541A publication Critical patent/JPS59165541A/ja
Publication of JPS6354254B2 publication Critical patent/JPS6354254B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1809—Pulse code modulation systems for audio signals by interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は全般的には１つの符号語中の多数バ
イトエラーを訂正するシステムに関し、具体的に
はデイスク・フアイルから読み出された比較的長
いデータブロツク中の多数バイトエラーを訂正す
るシステムに関する。
〔背景技術とその問題点〕
従来、種々のエラー訂正システムが開示されて
いる。以下の参考文献は多くの基本的なECC
（Error Correcting Code）の理論およびシステ
ムを示す。
１ I.S.Reed and G.Solomon氏の“Polynomial
Codes Over Certain Finite Fields”（J.Soc.
Indust.Appl.Math.8、pp.300−304、1960） ２ W.W.Peterson氏およびE.S.Weldon氏の
“Error−Correcting Codes”（M.I.T.Press、
1972） ３ D.C.Bossen氏の“ｂ−Adjacent Error
Correction”（IBM J.Res.Devel.14、pp.402−
408、1970） ４ A.M.Patel氏およびS.J.Hong氏の“Optimal
Rectangular Code for High−Density
Magnetic Tapes”（IBM J.Res.Devel.18、
pp.579−588、1974） ５ A.M.Patel氏の“Error−recovery Scheme
for the IBM 3850 Mass Storage System”
（IBM J.Res.Devel.24、pp.32−42、1980） ６ G.D.Forney氏の“Concetenated Codes”
（M.I.T.Press、1966） (7) P.Elias氏の“Error−free Coding”（IEEE
Trans.Inf.Theory、Vol.IT4、pp.29−37、
1954） ８ R.C.Bose氏およびD.K.Ray−Chaudhuri氏の
“On ａ Class of Error−correcting Binary
Group Codes”（Inf.Control ３、pp.68−
79.1960） ９ J.K.Wolf氏の“Adding Two Information
Symbols to Certain Non−binary BCH
Codes、and Some Applications”（Bell
Systems Tech.J.48、pp.2408−2424、1969） 10 R.T.Chien氏の“Cyclic Decoding
Procedures for Bose−Chaudhuri−
Hocquenghem Codes”（IEEE Trans.Inf.
Theory、Vol.IT10、pp.357−363、1964） 11 E.R.Berkkamp氏の“Algebraic Coding
Theory”（McGraw Hill、1968） いくつかの根拠のある技術的な理由から磁気媒
体たとえばデイスク・フアイル上に記録されたデ
ータは読み戻し過程の間エラーをともないやすい
ということが、当業者により長い間認識されてき
た。現在のデイスク・フアイルは読み戻し過程の
間に発生するエラーの数を最小にするための多く
の異なるアプローチを内包している。たとえば、
ほとんどのデイスクはドライブに組み込まれるの
に先だつて欠陥領域を特定する徹底的な表面解析
テストを受ける。所定の予め定められた基準を超
えるエラーのあるデイスクは除かれる。このよう
なデイスクはデイスクドライブの製造コストに悪
い影響を与える。
さらに、多くのデイスクドライブにおいては、
デイスク上に記録された欠陥データに基づいてド
ライブ自体が不良なトラツク、不良なセクタまた
デイスク・トラツクの欠陥領域を避けるようにす
るシステムが与えられる。このような後者のシス
テムはトラツク上にデータを記録する間に不良領
域をスキツプするようになつている。フアイルに
おいては、エラーが検出されたときデータを再度
読み出すようにする他のシステムが内包される。
再読み出し動作はその都度若干異なつた状況下で
起こる。たとえば、トラツクの中心からトランス
デユーサがオフセツトしていること、または運よ
く再読み出し過程の間にエラーが訂正されるまで
読み出しアンプのゲインを増加させることであ
る。
ECCシステムを用いると全体的なシステムの
パフオーマンスに不都合な打撃を与えるので関連
するエラー訂正回路によつて訂正されるべきエラ
ーの数を最小化することが重要であると認識さ
れ、根本的にはこの認識によつてそのようなエラ
ー修正システムを付加するよう動機付けが行われ
る。これに加えて、より多くのエラーを訂正しな
くてはならないとすると、極めてより高い冗長度
が必要とされ、このため使用可能な記憶容量が減
少させられる。
単一エラーのみ訂正するシステムが現行のデイ
スク・フアイルでは独占的に使用されている。単
一エラーは、その定義からして、バースト型のエ
ラーを含み得る。しかしながら、２つの分離した
バーストエラーまたはそれ以上なことに広く離間
した単一ビツトエラーはそのような単一エラー訂
正システムによつて訂正し得ない。それゆえ、１
つのデータブロツク中に２個以上のエラーが発生
するのを最小限にする、または阻止するために、
符号語に対応したデータブロツクの長さについて
配慮がなされる。この配慮は一般的に、確率の原
則に基づいて予期され得るエラー数の形の統計的
データに基礎を置く。
従来の単一エラー訂正システムは首尾良く動作
する。他方、これらを使用するとシステムパフオ
ーマンスが打撃を受けて上述のようにこれらの使
用を最小限にするようデイスク・フアイルの設計
にかなりの労力および出費を要することが認めら
れている。
さらに、多数バイト符号語の１つのバイトに生
じる種々のエラーパターンのすべてが適度な程度
の冗長度を用いて訂正可能であるということを当
業者は理解している。バースト長がｍバイト以下
であれば符号語をインターリーブすることにより
１バイトより長く伸びるバーストを訂正できるこ
ともまた認められている。
本件出願人の出願に係るオン・ザ・フライの多
数バイトエラー訂正システムの趣旨にしたがつて
多数バイトすなわち１つ以上のエラーを訂正する
システムが与えられることもまた理解される。
多数バイトエラー訂正システムがデイスク・フ
アイルに直ちに適用されなかつたことの主たる理
由の１つは、そのような符号によつてブロツクサ
イズまたは符号語に課される制約である。システ
ムで採用されたバイトのビツトポジシヨンの数を
ｂとしたときに符号語が2bに制限されることは理
解される。データ処理産業において実体上標準で
あるけれどもバイトが８個のビツトからなる場合
には、符号語は255バイトを一般に上まわること
がない。さらに、255バイトの符号語においてエ
ラーの各々が訂正されるにはエラーの各々に対し
て２つのチエツクバイトを符号語に関連させなけ
ればならないことも認識されている。たとえば、
各符号語において５個のエラーを訂正するよう符
号を設定すると、255バイトのポジシヨンから10
個のチエツクバイトのポジシヨンが与えられなけ
ればならない。
このような装置においては冗長度が極めて大と
なりデイスクフアイルの全体の容量がひどく制約
を受けることは理解できる。
そのうえに、比較的小さなブロツクサイズでは
有用な記憶容量に悪影響を与えるのでトラツク上
で用いられるデータフオーマツトの設計に好まざ
る拘束も課される。
他のデイスク・フアイルにおいては、より大き
な記憶密度およびデータレートにもかかわらずよ
り優れた信頼性および有用性を与えることが要求
される。
慣用されている符号手法、たとえば参考文献(1)
〜(3)で検討された多数バイト訂正を行うリードソ
ロモン符号すなわちBCH符号は、数学的冗長度
の点で大変有効である反面、所定のバイトサイズ
の選定に対応して符号語のサイズに代数的な拘束
を課す。そこで、８ビツト・バイトの実際のアプ
リケーシヨンにおいて高いエラーレートをともな
うと、冗長度がそれでもときどき許容できないも
のとなる。このような考慮すべき問題はこのよう
な慣用的な符号手法を将来のデイスク・フアイル
に適用する際に主たる障害となる。
このような主たる障害のない多数エラー訂正シ
ステムが要求される。この発明はこのようなシス
テムを提供するものである。
〔発明の概要〕
この発明によれば、ブロツク内のサブブロツク
からなる２段階符号構造を採用する多数バイトエ
ラー訂正システムが提供される。この構造は２つ
の主たる利益をもたらす。第１に、改良されたシ
ステムが符号語のサイズの拘束の問題を除き、第
２に、サブブロツクレベルでのオン・ザ・フライ
の多数バイトエラー訂正およびブロツクレベルで
の付加的な予備エラー訂正能力を許容する符号戦
略が確立される。
この発明の２段階符号構造はブロツク内のサブ
ブロツクを内包するデイスクトラツク上のデータ
フオーマツトを採用する。詳述されるように、サ
ブブロツクの各々は２つ以上のインターリーブさ
れた原初の符号語を含む。第１の符号のレベルで
は符号構造は原初の符号語ごとにt1個のシンボル
すなわちエラーを訂正するように設計されて原初
の符号語において各サブブロツクが（２×t1）個
のチエツクバイトすなわち各エラーに対して２個
のチエツクバイトを含むようになつている。この
システムは先に述べた他の出願によつて提案され
たオン・ザ・フライの態様で原初の符号語の各々
においてt1個のエラーを訂正するようなされる。
付加的なブロツクレベルチエツクバイトが、記録
データの読み出し時に、第１レベルで先に付け加
えられた訂正内容を反映して、これにより、符号
構造はブロツクレベルにおいてt2シンボルの訂正
に拡張される。そして、第２のレベルで形成され
るブロツクレベルのシンドロームはサブブロツク
のレベルでの原初の符号語に対する訂正が有効で
あつたかどうかの表示（すべてがゼロのシンドロ
ーム）または誤訂正が加えられたかどうかの表示
（非零のシンボルが含まれるパターン）を与える。
原初の符号語がt1以上のエラーたとえば（t1＋
Ｘ）個のエラーを有すると、誤訂正が起こる。誤
訂正を反映させるための変更を行つたのちのブロ
ツクシンドロームと原初の符号語に関連した（２
×t1）個のチエツクバイトから形成されたシンド
ロームとを用いることにより、このシステムは原
初の符号語中のこれら（t1＋Ｘ）個のエラーを訂
正する。ブロツクシンドロームバイドおよび原初
の符号語のシンドロームはサブブロツクの１つの
中にあるt2（t2t1＋Ｘ）個までのエラーを訂正す
るのに十分である。
t2シンボルエラーの能力がいくつかのサブブロ
ツクにわたつて割り当てられ、ブロツク中のただ
１つのサブブロツクに要求されるかぎり、ブロツ
クレベルでの処理もまたオン・ザ・フライの態様
でブロツクに対して完結され得る。
それゆえ、この発明の目的はデイスク・フアイ
ルに用いられる改良された多数バイトエラー訂正
システムを提供することである。
この発明の他の目的はシステムパフオーマンス
に加えられる打撃を最小とする態様でデイスク・
フアイルに記録された比較的長いブロツクのデー
タにおける多数エラーを訂正するECCシステム
を提供することである。
この発明のもう１つの目的はデイスク・フアイ
ルに記録された比較的長いブロツクのデータにお
ける多数エラーを訂正するシステムであつて、デ
ータがトラツクにフオーマツト化される態様に基
づく拘束がほとんどまたは全くないものを提供す
ることである。
この発明の既述のまたはその他の目的、特徴お
よび利点は添付図面において図示されるようなこ
の発明の好ましい実施例のより具体的な説明から
明らかになる。
〔実施例〕
第１図はこの発明の２段階符号構造を具体化し
たデイスクトラツクのデータフオーマツトを示
す。この発明の特別な一実施例を説明するため
に、ここでの多数バイトECCシステムは図示さ
れ詳述されるように各ブロツク中の２個までのエ
ラーを訂正するよう設計され、エラーは、ブロツ
ク中の正しいパターン以外の１つのバイトポジシ
ヨンにおける何らかの８ビツトのパターンとして
定義されるものと仮定する。ただし、システムが
１ブロツク中のいかなる個数のエラーが訂正する
にしろ、この発明がそのシステムに適用可能であ
ることは当然理解される。そして、この明細書に
おいて後に数学的な証明が一般的な場合につき行
われる。
第１図に示すように、トラツク１１はフオーマ
ツト化され等しい長さの複数のブロツク１２とさ
れる。ブロツク１２の各々は分割されて予め定め
られた複数のサブブロツク１４とされる。ブロツ
クチエツクバイト領域１５は各ブロツクに関連さ
せられ、これは図示のように４つのチエツクバイ
トポジシヨン１６を含む。各サブブロツク１４は
図示のように等しい長さの２つのインターリーブ
された符号語１８および１９からなる。２対のチ
エツクバイトポジシヨンB1およびB0は各サブブ
ロツクに関連させられてチエツクバイトポジシヨ
ンB1およびB0の異なる対が各サブブロツクの符
号語１８または１９に関連させられるようになつ
ている。
２段階符号の詳細は以下の主たる設計パラメー
タに関連して検討される。ここで、 ｂはバイトのビツト数（シンボル） ｍは原初符号語のデータバイト数 ｎはブロツクのサブブロツク数 ｇはインターリーブの総数（インターリーブさ
れた符号語の数） t1はサブブロツクレベルで訂正されるエラー数 t2はブロツクレベルで訂正されるエラー数 である。
パラメータｂ、ｍ、ｎおよびｇは符号の多くの
重要な能力を決定する。たとえば、ｇ個の符号語
がインターリーブされている場合サブブロツクレ
ベルの１シンボル訂正は（bg−ｂ＋１）までの
長さのバーストエラー信号に対して保護を行う。
ｇ個の符号語がサブブロツクレベルでインターリ
ーブされている場合ブロツクレベルの２シンボル
訂正は異なる２つのバーストエラーに対して保護
を行う。このバーストエラーの各々は長さで
（bg−ｂ＋１）ビツトのものまたは（2bg−ｂ＋
１）ビツトまでの１つの長いバーストである。
たとえ測定された実際のエラー状態がシステム
が当初予定した状態と実質的に異なつても、上述
のように特定されたECC符号のパラメータによ
れば、ECCシステムのハードウエアに変更を加
えることなく符号の能力を製品の実際の測定エラ
ー状態に適合するよう調整することができる。
バイトによる符号長パラメータｍおよび１ブロ
ツク中のサブブロツク数ｎは符号の能力を決定す
る。符号長はつぎの式を満たさなければならな
い。
ｍ＋ｎ（2b−１） ここでｂは符号語の１バイト中のビツトポジシ
ヨン数である。
バイトで表わされたブロツク長ｎは、インター
リーブされた符号語数ｇと各符号語中のバイト数
と１ブロツク中のサブブロツク数とを掛け合わせ
たものに等しい。
第１図に示されるシステムにおいて、１符号語
が64データバイトポジシヨン（ｍ）および２つの
チエツクバイトポジシヨンB1およびB0からなり、
１サブブロツクが２＞(g)のインターリーブされた
符号語を持つとする。それゆえ、１ブロツクは
128バイトポジシヨンのサブブロツク４つ、すな
わち512バイトポジシヨンと、ブロツクチエツク
バイトC1およびC2からなる対１５，１６の２対
とからなる。一方の対は隅数列に関連させられて
おり、他方の対は奇数列に関連させられている。
一般に、２段階多数バイトECCシステムはブ
ロツクレベルで動作するけれども、つぎの説明は
インターリーブされた符号語の１つだけの処理に
あてられる。２つとも同様の態様で処理されるか
らである。その動作は第１にサブブロツクのイン
ターリーブされた符号語の１つに関連する２つの
チエツクバイトに応じて２つのシンドロームバイ
トを処理することを伴なう。開示された特別の例
では、１バイト中の誤つたビツトポジシヨンの個
数と無関係に符号語のどのような１バイトにおけ
る１エラーも第１に訂正され得る。たとえば、符
号語中に他のエラーがないとすれば２つのシンド
ロームバイトを適当に処理して符号語の８ビツト
バイトにおいて実現可能な255個のエラーパター
ンのいずれも訂正可能である。
ブロツクシンドロームはブロツクに関連するチ
エツクバイトC1およびC2からなる２つの対１５，
１５の一方に対応しており、サブブロツク中の対
応する符号語が１を超えるエラーを含むと特定さ
れたときのみ処理される。多数バイト（２バイ
ト）エラー訂正を行う能力がいくつかの比較的小
さなサブブロツクに割り当てられ１ブロツク中の
１つのサブブロツクのみに必要とされるので（ま
たは全く必要とされないので）、エラー処理はブ
ロツクレベルでオン・ザ・フライの態様で容易に
完結され得る。ブロツクおよびサブブロツクの関
係はこの発明の符号に対する符号式に独特の構造
上の利益をもたらす。この符号式は他の従来の２
段階符号案たとえば参考文献(6)および(7)の連結符
号または積符号からは得ることができないし、示
唆もされない。
図に示されるこの発明の好ましい実施例はガロ
ア体（28）すなわちGF（28）におけるシンボルに
ついての符号に基礎を置く。原初符号はB0およ
びB1で示される２つのチエツクバイトとB2，B3
……Bn+1で示されるｍ個のデータバイトとから
なり、これらはつぎのモジユロ２の行列方程式を
満たす。
B0TB1T2B2……Tm+1Bn+1＝０ (8) B0T2B1T4B2……T2(m+1)Bn+1＝０ (9) 式(8)および(9)においてはモジユロ２の加算操
作を示し、Biは８ビツトの列ベクトルであり、ｉ
は符号語のベクトルポジシヨンで０からｍ＋１の
値をとる。ここでｍ＋１は254すなわち（28−２）
に等しいか小さい。Ｔは８次の原始多項式の随伴
行列である。Tiの表記はそれ自身をｉ回乗じたも
のを表わす。この好ましい実施例ではつぎのＴ行
列が具現されるとする。
式(8)および(9)自体は従来の単一シンボル訂正リ
ードソロモン符号またはBCH符号に対応するも
のであり、８ビツト列ベクトルはGF（28）の元に
対応する。式(8)および(9)の表記において行列Tiに
よる乗算はガロア体の元αiによる乗算に対応す
る。ここでαは行列Ｔの第１列により表わされる
生成元である。
第２図はサブブロツクの各ワードについてチエ
ツクバイトB0およびB1を生成するエンコーダの
概要図である。他方、第３図は第２図のエンコー
ダをより通常の機械的な論理ブロツクで示す。こ
のエンコーダはｇ（ｘ）を法とする操作を実行す
るよう機能する。ここでｇ（ｘ）は根をαおよび
α2とする多項式である。特殊な生成多項式は ｇ（ｘ）＝T3X0（Ｔ＋T2）X1X2 である。
１符号語についてのチエツクバイトB0および
B4は第２図の入力２０にデータバイトBn-1〜Bo
を供給することにより得られる。第２図におい
て、ブロツク２１およびブロツク２２は８ビツト
のガロア体の元をストアするよう働らく。ブロツ
ク２３およびブロツク２４は２つの８ビツトのガ
ロア体の元をモジユロ２で足し合わせるよう働ら
く。他方、ブロツク２５およびブロツク２６は８
ビツトのガロア体の元を特別の行列により乗算す
る行列乗算器として働らく。当初、ブロツク２１
および２２は零にセツトされ、データバイトはク
ロツクの下に入力２０を介してエンコーダに入力
される。この動作ののち、エンコーダはその８ビ
ツトのブロツク２２および２１にそれぞれチエツ
クバイトB1およびB0を含むことになる。
第２図および第３図においてブロツク２５で表
わされるT3の行列乗算器の詳細は第４ａ図にお
いて示される。この図において、Ｂは８ビツトの
入力ベクトルを示し、このベクトルの選択された
ビツトポジシヨンがブロツク４１〜４８において
モジユロ２で結合される。ブロツク４１〜４８の
入力として選択されたビツトポジシヨンは行列
T3から決定される。第４ｂ図において示される
ように、頂部の行はブロツク４１の入力を決定
し、他方底部の行はブロツク４８の入力を決定す
る。列の２元デイジツトは入力ベクトルＢの対応
するビツトポジシヨンからの入力を表わす。それ
ゆえ、行列T3の列を内容とする列にそれぞれ応
じてブロツク４１がビツトポジシヨン５，６およ
び７から入力を受け、他方ブロツク４８がビツト
ポジシヨン４，５および６から入力を受ける。他
のブロツクへの入力は同様の態様で行われる。
チエツクバイトC1およびC2は符号の第２レベ
ルに関連する４つのチエツクバイトのうちの２つ
であり、これらチエツクバイトC1およびC2を形
成するエンコーダはB0およびB1のエンコーダと
類似しており、C1およびC2はまず各サブブロツ
クについて形成され（そのサブブロツクごとに
C1，C2に対応する値が形成され）、つぎのモジユ
ロ２の行列方程式により規定されるようにすべて
のサブブロツクにわたつてモジユロ２で累積させ
られる。
チエツクバイトC1およびC2を形成するには、
B0およびB1のエンコーダと違つて、第５図およ
び第６図に概略的に示される分離型シフトレジス
タが採用される。C1のエンコーダは第５図に示
されるように入力ベクトルの各ビツトポジシヨン
についてのパリテイ生成器と機能的に等価であ
る。第５図に示されるように、ブロツク５１は排
他的オア回路を示し、他方ブロツク５２はレジス
タのステージを示す。第６図のブロツク６１およ
び６２は同様の２元論理エレメントを表わし、他
方ブロツク６３は第４図で示され先に詳述された
種類の行列乗算器である。
当初、C1およびC2についての各分離型シフト
レジスタの各ステージ５２，６２がゼロにセツト
され、第１のサブブロツクのバイトBiが各エンコ
ーダに供給され、このエンコーダが（ｍ＋２）回
の継続した転送をBn+1〜B0について開始する。
転送シーケンスののち、第５図のレジスタ５２の
内容は第１のサブブロツクについてのC1に対応
したものとなり、第６図のレジスタ６２の内容は
C2に対応したものになる。ブロツクの継続した
サブブロツクの各々についてのC1およびC2は適
当なバツフアにより４つのサブブロツクにわたつ
てモジユロ２で累積させられる。
１つのサブブロツクしかないとすれば式(8)、
(9)、(11)および(12)にしたがう４つのチエツクバイト
B0，B1，C1およびC2はともに、２シンボル訂正
BCH符号たとえばBell System Technical
Journal.No.48.pp2408〜2424（1969年）のJ.K.Wolf
氏の“Adding Two Information Symbols to
Certain Non−binary BCH Codes and Some
Applications”と題する論文に詳述されたものを
拡張することにより参考文献(9)において得られる
符号を表わすと考え得ることが予解される。
この発明では、ブロツクレベルの符号語を４つ
のサブブロツク符号語のモジユロ２の重畳として
考えることができ、この重畳された符号語におけ
る２シンボルエラーがつぎに詳述される論理回路
にしたがつて訂正可能となるようになつている。
４つのサブブロツクを含むブロツクに２つの１
バイトエラーが生じたとする。これらエラーの
各々が異なるサブブロツクにあるとすると、１つ
のエラーを持つサブブロツクの各々の符号語に関
連するB0およびB1のチエツクバイトに応じてシ
ンドロームバイトを処理してECCシステムの単
一エラー訂正の第１レベルの部分によりこれらエ
ラーが訂正される。適切な訂正が行われたのちで
は、C1およびC2に対応するシンドロームバイト
はブロツクにエラーがないことすなわちこれらシ
ンドロームがすべてゼロとなることを表示する。
これに対して、１つのサブブロツク中に２つの１
バイトエラーがあるとしよう。そうすると第１レ
ベルのシステムはエラーを誤訂正したり、１を超
えるエラーバイトを持つような時点で中断され得
るシステムに対して訂正不能なエラー状態を表示
したりする。誤訂正があつたとするとC1および
C2に対応したシンドロームはいくつかが非零と
なる。つぎに、C1およびC2に対応するシンドロ
ームが誤訂正の発生（または１を超えるエラーの
存在）を表示するという事実に基づいて符号語か
ら誤訂正が除かれる。一旦、誤訂正が除かれる
と、符号語についてのB0およびB1に対応する２
つのシンドロームバイトおよび特定のブロツクに
ついてのC1およびC2に対応する修正されたシン
ドロームバイトを用い、その指定されたシンドロ
ームを用いて１ブロツク中の多数エラーを訂正す
る何らかの既知の従来装置にしたがつて、特定さ
れたサブブロツク中の２つのエラーバイトを訂正
する。
このシステムの一部であつてチエツクバイト
B0，B1，C1およびC2に対応する４つのシンドロ
ームバイトS0〜S3を処理して１つのサブブロツク
中の多数バイトエラーを訂正するよう機能する部
分は、本出願人の先の出願に詳述された“オン・
ザ・フライ”システムと同一になし得る。４つの
シンドロームバイトを処理して１つのサブブロツ
ク中の２バイトエラーを訂正する際に必要とされ
る論理回路または詳細なステツプの特別な細部は
この発明の要旨ではない。そのような機能を実現
する一例を理解するのに先の出願を参照するのが
有益である。もちろん、関連する４つのシンドロ
ームバイトを処理して１符号語中の２つのエラー
を訂正する他の従来装置を採用してもよい。
この発明はサブブロツクおよびブロツクのシン
ドロームと多数の１バイトエラーを含むサブブロ
ツクの表示とを与える。第７図はこの発明の全体
のブロツク図であり、多数バイトエラーのための
シンドローム処理ブロツクと図示されるシステム
の他の部分との相互関係を示す。
第７図に示されるように、データ処理システム
７０からのデータはデイスク・フアイル７１に送
られ第１図で示されたようにフオーマツト化され
たトラツク上に記録される。このデータの転送の
際に上述にしたがつてECCエンコーダ７２によ
り各サブブロツクに対し２組のチエツクバイト
B1およびB0が形成される。同様に、また２対の
ブロツクチエツクバイトC1およびC2がエンコー
ダ７２により形成される。サブブロツクフオーマ
ツタ７２ＡはこのチエツクバイトB1およびB0を
対応するサブブロツクの各々に付ける。同様に、
ブロツクフオーマツタ７２Ｂはブロツクチエツク
バイトC1およびC2をブロツクの終端に付する。
そしてフオーマツト化されたデータはデイスク・
フアイル７１に記録される。図示されるこの実施
例では、ブロツクレベルでは記録する必要のない
サブブロツクチエツクバイトB1およびB0を累積
するだけでブロツクチエツクバイトの集合を形成
する。これらサブブロツクチエツクバイトはシン
ドロームS1およびS2に関連させられており、他方
C1およびC2チエツクバイトはS0およびS3シンド
ロームバイトに関連しており、上述した論理回路
により読出し過程で形成される。シンドロームす
なわちS0，S1等に当てられたサフイツクスはそれ
ぞれチエツクキヤラクタを生成するのに採用され
た具体的なＴ行列に関係することは当然理解され
る。明確に言えば、S0はC1から形成され、通常
のパリテイチエツクバイトに対応する。第５図に
おいて示されるように符号語の各ビツトポジシヨ
ンがチエツクされるからである。他方、S3は行列
T3により入力バイトを乗算する第６図に示され
る論理回路にしたがつて生成されたC2から形成
される。チエツクバイトB1およびB0はS1および
S2を形成するのに用いられ、行列T1およびT2を
内包する第２図、第３図および第４図の論理回路
にしたがつて生成される。
１つのサブブロツク中の２つの１バイトエラー
を訂正するのに必要とされる４つのブロツクシン
ドロームバイトはチエツクバイトから得ることが
できること、そしてこれらチエツクバイトはサブ
ブロツクチエツクバイトB1およびB0から独立し
ていることは示され得る。４つの行列Ta，Ta+1，
Ta+2，Ta+3は４つのブロツクチエツクバイトを
生成するのに選択される。ただし、これらはGF
（28）における行列Ｔの隣接するべき乗でなけれ
ばならない。この好ましい実施例ではブロツクの
各符号語について累積されたサブブロツクチエツ
クバイトB1およびB0を利用する点で冗長度およ
びハードウエアを節約する。
再び第７図を参照する。ブロツク７３は２つの
インターリーブされた符号語の各々の１バイトエ
ラーを訂正する第１レベルのECC機能を持つ第
１レベルデコーダを示す。データブロツクはフア
イルから読み出されてサブブロツク単位でブロツ
クバツフア７４にストアされる。サブブロツクの
各符号語に対するシンドロームS1およびS2がすべ
てゼロであれば、エラーは発生していない。４つ
のサブブロツクがエラーフリーであれば、S0およ
びS3を生成するブロツク７５もまたエラーフリー
ブロツクであることを表示してこのブロツクがデ
ータ処理システム７０へと送られ得る。
１符号語中に単一の１バイトエラーが発生した
場合には、そのエラーは第１レベルデコーダ７３
により訂正されブロツク７５はまたエラーフリー
ブロツクを確認するようになる。４つのシンドロ
ームバイトは訂正された符号語を反映し、それゆ
えすべてゼロだからである。
第７図で示されるシステムにおいて起こり得る
３番目の状況は、非零のシンドロームバイトS1お
よびS2を処理するのに対応して第１レベルデコー
ダ７３が１つのサブブロツク（ｆとする）中のデ
ータバイトを誤訂正する場合である。符号語が２
つのエラーを有するゆえに誤訂正が起こつたと仮
定しよう。そして２より多い訂正不能のエラー状
態が起こらないものと仮定しよう。ただし、ある
２つのエラー状態が発生したときブロツク７３は
訂正不能エラー信号を供給する。また１つのサブ
ブロツクにおいて２重エラーが起こつているかぎ
りは、他のサブブロツクはエラーフリーになると
仮定しよう。このように仮定した状況下では、符
号語が誤訂正されているということはブロツクシ
ンドロームバイトS0およびS3の一方または双方の
非零状態により検出される。このようになると、
システムはサブブロツクｆを元の状態に復帰させ
る。エラーパターンはサブブロツクデータととも
にローカルバツフア７６にストアされているの
で、サブブロツクｆは第２レベルデコーダ７８を
介してエラーパターンとともに読み出され、修正
され、そののちバツフア７６に戻される。元の４
つのシンドロームバイトもブロツク７７により修
正されて元の２つのエラー状態を反映するように
なる。そしてシンドロームバイトの修正された集
合｛S′｝が第２レベルデコーダ７８により処理さ
れて、サブブロツクｆの修正中にこのデコーダ７
８にも送られるサブブロツクｆ中の２つのエラー
がデコードされるようになる。そののち、データ
ブロツクは何らエラーをともなうことなくデータ
処理システム７０に転送される。
このシステムで起こり得る最後の状況は１つの
サブブロツクに２を超えるエラーが含まれ、それ
ゆえ、訂正不能な場合である。このエラー状態は
符号の能力を超えており、そのため、誤訂正とな
る。第２レベルデコーダ７８がエラーの一方また
は双方のロケーシヨンまたはエラーパターンを特
定できないかぎり、シンドロームバイトの修正さ
れた集合｛S′｝の処理の結果として訂正不能エラ
ー信号が与えられ、ときおり、このようなときに
第２レベルデコーダ７８によりこのエラー状態が
表示される。
第８図は今詳述された動作を要約するとともに
この発明のシステムに含まれるステツプのシーケ
ンスを示すフーチヤトである。
好ましい実施例では、図示し詳述したように、
第１レベルにおいて１符号語中の１バイトエラー
が訂正可能でありブロツクレベルにおいて２バイ
トエラーが訂正可能な２段階符号語構造を考えた
けれども、当然第１符号レベルにおいてt1エラー
を処理しブロツクレベルでt2エラーを処理するよ
うシステムを修正することができることは理解さ
れる。ここでt1は１より大であり、t2＞t1である。
訂正処理が第２レベルで有効となつてサブブロ
ツク中の２つのエラーを訂正するようになるには
どのサブブロツクに２つの１バイトエラーが含ま
れているかを特定する必要があることは今詳述さ
れたシステムとの関連で当然了解される。詳述さ
れたシステムでは、サブブロツクは非零のサブブ
ロツクシンドロームで特定される。第１レベルシ
ンドローム処理回路により処理されるとき、この
シンドロームは訂正不能のエラーを表示するか１
バイトの“訂正”を与えるかする。この訂正は実
際には誤訂正であり、このことはのちにブロツク
シンドロームが非零状態となることにより検出さ
れる。他のサブブロツクのどれかに非零のシンド
ロームがあり、このシンドロームが第１レベルシ
ンドローム処理回路に訂正を行わせると、ブロツ
クの訂正を行えなくなる。１ブロツク中のエラー
数およびその分布がやむなくシステムの訂正能力
を上まわつてしまうからである。それゆえ、図示
された実施例においてはブロツクが４つのサブブ
ロツクからなり、各サブブロツクが２つのインタ
ーリーブされた符号語をもち、各エラーが異なる
符号語にあるとすればシステムは８個までの１バ
イトエラーを訂正することができる。しかしなが
ら、１つのサブブロツク中の１つまたはそれ以上
の符号語が２つの１バイトエラーを含むとする
と、システムがこれらエラーを訂正するようにす
るためにはブロツク中の他のサブブロツクのすべ
ての符号語がエラーフリーでなければならない。
一般に、t1はサブブロツクレベルで訂正可能なエ
ラー数であり、t2はブロツクレベルで訂正可能な
エラー数である。この明細書において後に示され
るように、２段階符号構成の組み合わされた能力
は種々組み合わせの多くのサブブロツクにわたつ
て分布する多数シンボルエラーの訂正を与え得
る。このことはつぎの論理において述べられる。
２段階システムの組み合わされた能力はいかなる
１つのサブブロツク中のいかなる組み合わせの
（t1＋Ｘ）までのエラー、他のサブブロツクの
各々の中にあるいかなる組み合わせの（t1−Ｘ）
個までのエラーおよびブロツクレベルのチエツク
バイト中のｙ個のエラーの訂正を与え、この理論
において、ＸおよびＹは ０＜Ｘ≦Ｘ＋Ｙt2−t1 のような不特定の整数である。サブブロツクの符
号はd1（2t1＋１）の最小ハミング距離を持ち、
他方、ブロツクレベルの符号はd2（2t2＋１）
の最小距離を持つ。
第８図に示される全体的なデコード過程は以下
たどられる。ただし、サブブロツクのエラーが検
出されたときにはいつでもエラーを含むサブブロ
ツクの特定がエラー数および最大数t1までのエラ
ーについてのエラーパターンとともにストアされ
ることについては例外としてたどられない。デコ
ード過程の重要なステツプは、１を超えるサブブ
ロツクが訂正されたエラーを含む場合にブロツク
シンドロームを用いて第２レベルシンドローム処
理回路により処理されるべき符号語中のサブブロ
ツクを特定できるかどうかということである。以
下の証明は第１レベルで最大数のバイトが訂正さ
れたサブブロツクはブロツクシンドロームを用い
て訂正されるべきサブブロツクであるということ
を確立する。たとえば、第１レベルが各符号語に
つき２つまでのエラーを訂正し得、ブロツクが４
つまでのエラーを訂正し得ると仮定しよう。３つ
のエラーが１つのサブブロツクＡを発生しサブブ
ロツクＤの１つのエラーが発生したとすると、第
１レベルのシステムはサブブロツクについてシン
ドロームを処理して訂正不能のエラーを表示する
かまたはそのサブブロツク中の２つのバイトの修
正に着手するかする。この修正は、正規の訂正の
ような体裁をとるが実際には誤訂正であり２つの
付加的エラーがサブブロツクに加えられるという
態様でなされる。サブブロツクＤを処理する際に
は、１つのエラーが指示されてこの１つのエラー
が第１レベルの回路によつてシンドローム処理の
間に訂正される。しかしながら、非零状態が指示
されるならブロツクシンドロームは誤訂正の可能
性を示すこととなる。２つのサブブロツクが訂正
されるかぎりいずれかのサブブロツクは第１レベ
ルのシステムが処理しうる以上のエラーを含むサ
ブブロツクとなろう。この理論は、ブロツクレベ
ルで訂正されるべきサブブロツクは第１レベルで
最大数のバイトの訂正を受けたサブブロツクであ
るということを確立する。この例ではサブブロツ
クＡである。そしてサブブロツクＡ中の元の３つ
のエラーは第８図の過程によつて訂正される。
この理論の証明はつぎのとおりである。
１つのサブブロツク（ｉ＝ｆ）が（ｔ＋ｘ）個
のエラーを含み、他のサブブロツク（ｉ≠ｆ）の
各々が（t1−ｘ）個までのエラーを含むと仮定し
よう。整数ｘ、ｙおよびｆは未知数であり０ｘ
ｘ＋ｙ（t2−t1）である。
ｘ＝０のときには、エラーはすべてサブブロツ
クの符号の能力内であるのですべてのエラーはサ
ブブロツクのレベルで適当に訂正される。
ｘ＞０のときには（t1＋ｘ）個のエラーを含む
サブブロツクｆを考える。最小ハミング距離d1が
（2t1＋１）であるので、最も近い符号語は少なく
とも（2t1＋１）−（t1＋ｘ）ポジシヨンだけ受け
とられた符号語と異ならなければならない。それ
ゆえ、少なくとも（t1−ｘ＋１）ポジシヨンだけ
の、またはt1ポジシヨン程度の付加的エラーを導
入して最も小さい符号語にいたるようになるとデ
コーダはサブブロツクｆを誤訂正する。または最
も近い符号語からのそのハミング距離がt1を超え
ていればデコーダはサブブロツクｆが訂正不能で
あると見い出せる。これに対し、デコーダは他の
サブブロツクの各々における（t1−ｘ）以下のポ
ジシヨンを訂正し、これらサブブロツクのすべて
は適切に訂正される。
ブロツクレベルにおいては、シンドロームの集
合｛Ｓ｝は受け取られたデータから演算され、こ
のデータはすべてのサブブロツクレベルでの訂正
を伴う。そして、集合｛Ｓ｝はブロツク中に依然
存在するすべてのエラーすなわちサブブロツクｆ
中に依然存在するすべてのエラーについてのブロ
ツクレベルのシンドロームの集合およびブロツク
レベルのチエツクバイトである。これらは最大で
（t2＋t1）個のエラーであり、これらエラーは（t1
＋ｘ）＋ｙ個の元のエラーおよびt1個までの誤訂
正を含む。最小ハミング距離d2（2t2＋１）は
（t2＋t1）を上まわるので、対応するシンドロー
ム｛Ｓ｝は非零でなければならない。それゆえ、
ブロツク中の未訂正または誤訂正のエラーはデコ
ード装置のブロツクレベルで検出される。
サブブロツクｆは（t1＋ｘ）個のエラーを有
し、訂正不能と表示されることからまたはサブブ
ロツクＦにおける訂正数が他のサブブロツクのい
ずれにおける訂正数より少なくとも１だけ上まわ
るということから、サブブロツクのシンドローム
の処理の間に個別に特定される。サブブロツクレ
ベルですべてのサブブロツクが適切に訂正された
ならば、ｆの値はブロツクレベルでは重要でなく
なる。
サブブロツクｆにおいてデコーダにより導入さ
れたエラーパターンによるブロツクレベルのシン
ドロームを｛Sf｝で表記しよう。このようなエラ
ーパターンをサブブロツクｆから除去し、そして
その結果物｛Sf｝をシンドローム｛Ｓ｝から除去
することができる。そして集合｛Ｓ｝｛Sf｝が
サブブロツクｆ中の元の（t1＋ｘ）個のエラーお
よびブロツクレベルチエツクバイト中のｙ個のエ
ラーについてのシンドロームを表わす。減法は
モジユロ２の演算における加法と同じであり、
通常のビツトごとの排他的オア論理機能により達
成される。
シンドローム｛Ｓ｝および｛Sf｝はすべて既知
の値である。t2エラーについてブロツクレベルで
｛Ｓ｝｛Sf｝をデコードするとすべての残りの
エラーを適切に訂正できる。これで証明を終え
る。
バーストエラーは９ビツトまでの長さのどのよ
うなエラーもカバーすることに留意されたい。２
つの隣接するバーストエラーは25ビツトまでの長
さのどのようなエラーもカバーする。３つの隣接
するバーストエラーは41ビツトまでの長さのどの
ようなエラーもカバーする。
開示された実施例は４つのサブブロツクからな
るデータブロツクを示すけれども一般の場合の証
明はブロツクがたつた１つのサブブロツクを含む
ことができ、このサブブロツクが１つの符号語で
あつて、第１レベルでt1個のエラー訂正を可能と
する2t1個のチエツクバイトと第２レベルでt2個
までのエラー訂正を可能とする2t2個のチエツク
バイトとを有するものであることを明らかにする
こともまた当然留意されるべきである。2t2個の
ブロツクチエツクバイトに対応するシンドローム
が結果的に非零状態となるならば、第２レベルの
システムは符号語が第１レベルのシステムにより
“訂正”され終えたのちにのみ動作可能となる。
エラーの状況に基づいてシステムの各レベルは異
なつた態様で実現しえ種々のコストパフオーマン
スの変更がエラーの種類やデータブロツク中のエ
ラー分布を反映するようにできることは当業者に
理解できる。
なお、この発明は上述実施例に制約されるもの
ではなくその趣旨を逸脱しない範囲で種々変更が
可能である。
【図面の簡単な説明】
第１図はこの発明の一実施例に用いるデイス
ク・フアイル用の２段階符号構造のデータフオー
マツトを示す図、第２図はこの発明の一実施例に
おいてサブブロツクチエツクバイトをエンコード
するのに用いる帰還シフトレジスタを示すブロツ
ク図、第３図は第２図のシフトレジスタを具体的
に示す回路図、第４Ａ図は第３図および第６図の
行列乗算器を具体的に示す回路図、第４Ｂ図は第
４Ａ図を説明するための図、第５図は上述実施例
において１つのブロツクチエツクバイトを生成す
るための論理回路を示す図、第６図は第２のブロ
ツクチエツクバイトを生成するための論理回路を
示す図、第７図は上述実施例を全体として示すブ
ロツク図、第８図は上述実施例の動作を説明する
ためのフローチヤートである。 ７０……データ処理システム、７１……デイス
クフアイル、７２……ECCエンコーダ、７３…
…第１デコーダ、７４……ブロツクバツフア、７
５……第２レベルシンドローム生成回路、７７…
…シンドローム修正回路、７８……第２レベルデ
コーダ。

Claims (1)

  1. 【特許請求の範囲】 １ １つのデータブロツクの各サブブロツク中の
    t1（t1は正の整数）個までのエラーを訂正し、上
    記ブロツク中のt2（t2はt2＞t1を満たす整数）個ま
    でのエラーを訂正し、上記ブロツクはＮ個の上記
    サブブロツクおよび2t2個のｂビツトのブロツク
    チエツクバイトからなり、上記サブブロツクの
    各々は2b−１個までのｂビツトのキヤラクタポジ
    シヨンおよび2t1個のチエツクバイトを含む少な
    くとも１個の符号語を持ち、上記キヤラクタポジ
    シヨンはデータを表わす２元ビツトの個別の組み
    合わせからなるとともに、下記の(a)〜(g)の手段を
    具備することを特徴とする多数バイトエラー訂正
    システム。 (a) 記録された各符号語に関連する2t1個の記録
    されたチエツクバイトと、上記記録された各符
    号語を読み出す間に新たに形成された2t1個の
    チエツクバイトとを組み合せせて2t1個のｂビ
    ツトのシンドロームバイトを生成する第１シン
    ドロームバイト生成手段。上記チエツクバイト
    は上記符号語のビツトポジシヨンであつて予め
    定められたパリテイチエツク行列にしたがつて
    選択されるもののモジユロ２の加算にしたがつ
    て生成される。 (b) 上記2t1個のシンドロームバイトを処理して
    上記符号語中のt1個までのエラーを訂正する第
    １シンドローム処理回路手段。 (c) エラーの訂正された符号語およびそのエラ
    ー・パターンを記憶する記憶手段。 (d) 記録された2t2個のブロツクチエツクバイト
    と、上記ブロツクのすべての符号語が読み出さ
    れ訂正されたのちに形成された2t2個のブロツ
    クチエツクバイトとを組み合わせて2t2個のｂ
    ビツトのブロツクシンドロームバイトを生成す
    る第２シンドロームバイト生成手段。上記ブロ
    ツクチエツクバイトは上記符号語のビツトポジ
    シヨンであつて上記パリテイチエツク行列にし
    たがつて選択されるもののモジユロ２の加算に
    したがつて生成される。 (e) 上記ブロツクシンドロームバイトに基づい
    て、上記第１シンドローム処理回路において１
    個の符号語中のt1個を超えるエラーによつて誤
    訂正が混入したことを検出する誤訂正検出手
    段。 (f) 誤訂正の混入を検出したときに、上記記憶手
    段のエラーパターンに応じて、上記ブロツクシ
    ンドロームバイトの当初の組に修正を加えて上
    記サブブロツクの１つについてなされた誤訂正
    を反映するようにして上記ブロツクシンドロー
    ムバイトの新しい組を形成する論理回路手段。 (g) 上記2t2個のブロツクシンドロームからなる
    修正後の組を処理して上記１つのサブブロツク
    中のt2個までのエラーを訂正する第２シンドロ
    ーム処理回路手段。
JP58216449A 1983-02-28 1983-11-18 多数バイトエラ−訂正システム Granted JPS59165541A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US470846 1983-02-28
US06/470,846 US4525838A (en) 1983-02-28 1983-02-28 Multibyte error correcting system involving a two-level code structure

Publications (2)

Publication Number Publication Date
JPS59165541A JPS59165541A (ja) 1984-09-18
JPS6354254B2 true JPS6354254B2 (ja) 1988-10-27

Family

ID=23869300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58216449A Granted JPS59165541A (ja) 1983-02-28 1983-11-18 多数バイトエラ−訂正システム

Country Status (13)

Country Link
US (1) US4525838A (ja)
EP (1) EP0117287B1 (ja)
JP (1) JPS59165541A (ja)
AT (1) ATE63395T1 (ja)
AU (1) AU560216B2 (ja)
BR (1) BR8400758A (ja)
CA (1) CA1204874A (ja)
DE (1) DE3382278D1 (ja)
DK (1) DK108384A (ja)
ES (1) ES530067A0 (ja)
HK (1) HK138494A (ja)
NO (1) NO840715L (ja)
ZA (1) ZA838482B (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2136248A (en) * 1983-02-25 1984-09-12 Philips Electronic Associated Text error correction in digital data transmission systems
GB2143659B (en) * 1983-07-19 1986-11-05 Sony Corp Methods of and apparatus for correcting errors in binary data
US4564941A (en) * 1983-12-08 1986-01-14 Apple Computer, Inc. Error detection system
CA1265250A (en) * 1985-03-04 1990-01-30 Alan Douglas Clark Data transmission
US5202979A (en) * 1985-05-08 1993-04-13 Thinking Machines Corporation Storage system using multiple independently mechanically-driven storage units
CA1263194A (en) * 1985-05-08 1989-11-21 W. Daniel Hillis Storage system using multiple mechanically-driven storage units
US4706250A (en) * 1985-09-27 1987-11-10 International Business Machines Corporation Method and apparatus for correcting multibyte errors having improved two-level code structure
US4703485A (en) * 1986-02-10 1987-10-27 International Business Machines Corporation Method and apparatus for computing and implementing error detection check bytes
JPS62279563A (ja) * 1986-05-29 1987-12-04 Matsushita Electric Ind Co Ltd 光デイスク装置
US4745604A (en) * 1986-10-20 1988-05-17 International Business Machines Corporation Method and apparatus for transferring data between a host processor and a data storage device
JP2668868B2 (ja) * 1986-12-10 1997-10-27 松下電器産業株式会社 光デイスク
JPS63157361A (ja) * 1986-12-19 1988-06-30 Matsushita Electric Ind Co Ltd 光デイスク駆動装置
US4791643A (en) * 1986-12-29 1988-12-13 Minnesota Mining And Manufacturing Company Single track orthogonal error correction system
USRE34100E (en) * 1987-01-12 1992-10-13 Seagate Technology, Inc. Data error correction system
US4899232A (en) * 1987-04-07 1990-02-06 Sony Corporation Apparatus for recording and/or reproducing digital data information
JPS63251968A (ja) * 1987-04-08 1988-10-19 Pioneer Electronic Corp デイスク記録方式
US4833679A (en) * 1987-08-31 1989-05-23 International Business Machines Corporation Method and apparatus with improved error correction and error information availability
US4849975A (en) * 1987-11-10 1989-07-18 International Business Machines Corporation Error correction method and apparatus
JPH01140476A (ja) * 1987-11-27 1989-06-01 Matsushita Electric Ind Co Ltd 検査語生成方法
US4890287A (en) * 1988-03-09 1989-12-26 Magnetic Peripherals Inc. On-the-fly error correction
US5283791A (en) * 1988-08-02 1994-02-01 Cray Research Systems, Inc. Error recovery method and apparatus for high performance disk drives
US5218689A (en) * 1988-08-16 1993-06-08 Cray Research, Inc. Single disk emulation interface for an array of asynchronously operating disk drives
US4916701A (en) * 1988-09-21 1990-04-10 International Business Machines Corporation Method and system for correcting long bursts of consecutive errors
US4951284A (en) * 1988-12-14 1990-08-21 International Business Machines Corporation Method and means for correcting random and burst errors
US5107506A (en) * 1990-01-25 1992-04-21 Digital Equipment Corporation Error trapping decoding method and apparatus
US5224106A (en) * 1990-05-09 1993-06-29 Digital Equipment Corporation Multi-level error correction system
US5220569A (en) * 1990-07-09 1993-06-15 Seagate Technology, Inc. Disk array with error type indication and selection of error correction method
US5280488A (en) * 1990-11-08 1994-01-18 Neal Glover Reed-Solomon code system employing k-bit serial techniques for encoding and burst error trapping
US5418796A (en) * 1991-03-26 1995-05-23 International Business Machines Corporation Synergistic multiple bit error correction for memory of array chips
US5268908A (en) * 1991-06-19 1993-12-07 Storage Technology Corporation Low data delay triple coverage code apparatus for on-the-fly error correction
JP2721099B2 (ja) * 1991-12-18 1998-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法
US5329535A (en) * 1992-04-30 1994-07-12 International Business Machines Corporation Variable block lengths on-the-fly error correcting decoder
US5357527A (en) * 1992-12-31 1994-10-18 Trimble Navigation Limited Validation of RAM-resident software programs
JPH08111072A (ja) * 1994-08-11 1996-04-30 Pioneer Electron Corp ディスク記録方法およびディスク記録装置
US5671349A (en) * 1994-12-06 1997-09-23 Hitachi Computer Products America, Inc. Apparatus and method for providing data redundancy and reconstruction for redundant arrays of disk drives
JP3268547B2 (ja) * 1995-06-06 2002-03-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 直接アクセス記憶装置に記録する定義済み情報を、エラー訂正コードを利用しエラー検出するための方法及び装置
JP3352852B2 (ja) * 1995-07-31 2002-12-03 松下電器産業株式会社 マルチメディアディスクレコーダ
US5920580A (en) * 1996-03-11 1999-07-06 Integrated Device Technology, Inc. Multiple error detection in error detection correction circuits
JPH10207726A (ja) * 1997-01-23 1998-08-07 Oki Electric Ind Co Ltd 半導体ディスク装置
US5946328A (en) * 1997-11-17 1999-08-31 International Business Machines Corporation Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords
US6275965B1 (en) 1997-11-17 2001-08-14 International Business Machines Corporation Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords
JP4088998B2 (ja) 1998-02-16 2008-05-21 ソニー株式会社 光ディスクの記録／再生方法、光ディスク及び光ディスク装置
US7028248B2 (en) * 2001-02-28 2006-04-11 International Business Machines Corporation Multi-cycle symbol level error correction and memory system
US7093183B2 (en) * 2001-02-28 2006-08-15 International Business Machines Corporation Symbol level error correction codes which protect against memory chip and bus line failures
SG96655A1 (en) * 2001-04-02 2003-06-16 Seagate Technology Llc Disc drive pattern zero verification test
AU2003211981B8 (en) * 2002-02-20 2009-06-25 Sony Corporation Data recording medium, data recording method and apparatus, data reproducing method and apparatus, data transmitting method, and data receiving method
US7257691B2 (en) * 2003-09-26 2007-08-14 International Business Machines Corporation Writing and reading of data in probe-based data storage devices
RU2010135817A (ru) * 2010-08-30 2012-03-10 ЭлЭсАй Корпорейшн (US) Реконфигурируемый декодер кодов бчх
JP5768022B2 (ja) 2012-03-19 2015-08-26 株式会社東芝 メモリコントローラ、記憶装置、誤り訂正装置および誤り訂正方法
TW201346922A (zh) 2012-05-14 2013-11-16 Toshiba Kk 記憶體控制器、記憶裝置及錯誤修正方法
US11438015B2 (en) * 2020-07-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Two-level error correcting code with sharing of check-bits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157655A (en) * 1981-03-23 1982-09-29 Sony Corp Transmitting method of digital television signal and error correcting encoder
JPS57168543A (en) * 1981-04-09 1982-10-16 Sony Corp Decoding device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL130511C (ja) * 1963-10-15
DE2157783A1 (de) * 1971-11-22 1973-05-30 Licentia Gmbh Verfahren zur korrektur von daten
US3831143A (en) * 1971-11-26 1974-08-20 Computer Science Corp Concatenated burst-trapping codes
US4211997A (en) * 1978-11-03 1980-07-08 Ampex Corporation Method and apparatus employing an improved format for recording and reproducing digital audio
US4375100A (en) * 1979-10-24 1983-02-22 Matsushita Electric Industrial Company, Limited Method and apparatus for encoding low redundancy check words from source data
NL8101834A (nl) * 1980-04-14 1981-11-02 Victor Company Of Japan Correctiestelsel voor een dubbele fout.
US4334309A (en) * 1980-06-30 1982-06-08 International Business Machines Corporation Error correcting code system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157655A (en) * 1981-03-23 1982-09-29 Sony Corp Transmitting method of digital television signal and error correcting encoder
JPS57168543A (en) * 1981-04-09 1982-10-16 Sony Corp Decoding device

Also Published As

Publication number Publication date
EP0117287B1 (en) 1991-05-08
ES8503870A1 (es) 1985-03-01
NO840715L (no) 1984-08-29
AU560216B2 (en) 1987-04-02
AU2467084A (en) 1984-09-06
EP0117287A3 (en) 1987-02-25
BR8400758A (pt) 1984-10-02
HK138494A (en) 1994-12-16
JPS59165541A (ja) 1984-09-18
EP0117287A2 (en) 1984-09-05
CA1204874A (en) 1986-05-20
ATE63395T1 (de) 1991-05-15
DE3382278D1 (de) 1991-06-13
ES530067A0 (es) 1985-03-01
US4525838A (en) 1985-06-25
ZA838482B (en) 1984-10-31
DK108384A (da) 1984-08-29
DK108384D0 (da) 1984-02-27

Similar Documents

Publication Publication Date Title
JPS6354254B2 (ja)
US4706250A (en) Method and apparatus for correcting multibyte errors having improved two-level code structure
US7653862B2 (en) Error detection and correction for encoded data
US7278085B1 (en) Simple error-correction codes for data buffers
US6574774B1 (en) Physical block address recovery apparatus system and method for cyclic error correction codes
US5805799A (en) Data integrity and cross-check code with logical block address
US5946328A (en) Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords
KR100391240B1 (ko) 기록/재생 장치, 반도체 메모리 및 이 반도체 메모리를이용하는 메모리 카드
US7231578B2 (en) Techniques for detecting and correcting errors using multiple interleave erasure pointers
KR910000349B1 (ko) 인터리이브회로
US6275965B1 (en) Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords
JPH11508712A (ja) ディスクドライブバッファ内のデータを保護するための方法および装置
EP0373764B1 (en) Correction of random and burst errors
JPH0444447B2 (ja)
US4703485A (en) Method and apparatus for computing and implementing error detection check bytes
JPH10256921A (ja) ディジタルデータの変調及び復調方法並びにディジタルデータの変調及び復調装置
US5434719A (en) Correction of header information in a magnetic disc drive
EP0753942A2 (en) Word-wise processing for reed-solomon codes
JP2002509331A5 (ja)
US5243604A (en) On-the-fly error correction
US6728052B2 (en) Recording/reproducing apparatus, error correcting coding method and information recording method
US20050081131A1 (en) Correcting data having more data blocks with errors than redundancy blocks
JPH07112160B2 (ja) 誤り訂正符号の復号方法
Malhotra et al. A double error-correction scheme for peripheral systems
JPS63298777A (ja) エラ−検出訂正方式