JPS59165541A - 多数バイトエラ−訂正システム - Google Patents

多数バイトエラ−訂正システム

Info

Publication number
JPS59165541A
JPS59165541A JP58216449A JP21644983A JPS59165541A JP S59165541 A JPS59165541 A JP S59165541A JP 58216449 A JP58216449 A JP 58216449A JP 21644983 A JP21644983 A JP 21644983A JP S59165541 A JPS59165541 A JP S59165541A
Authority
JP
Japan
Prior art keywords
block
errors
bytes
sub
syndrome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58216449A
Other languages
English (en)
Other versions
JPS6354254B2 (ja
Inventor
ア−ヴインド・モテイバイ・パテル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS59165541A publication Critical patent/JPS59165541A/ja
Publication of JPS6354254B2 publication Critical patent/JPS6354254B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1809Pulse code modulation systems for audio signals by interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は全般的には1つの符号語中の多数バイトエラ
ーを訂正するシステムに関し、具体的にはディスク・フ
ァイルから読み出された比較的長いデータブロック中の
多数バイトエラーを訂正するシステムに関する。
〔背景技術とその問題点〕
従来、種々のエラー訂正システムが開示されている。以
下の参考文献は多くの基本的なECC(Error  
Correcting  Code)の理論およびシス
テムを示す。
1、  js、Reed  and G、Solomo
n氏の1Polynomial  Codes  0v
er  CertainFinite  Fields
”(J、Soc、Indus、t。
(6) Appl、   Math、8、pp、  3oo−6
04、1960)2、  W、W、Peterson氏
およびE、S 、We l d o n氏の”Erro
r−Correcting  Codes”(M。
1、T、Press、1972 ) ろ D、C,BO35en氏の” b−Adjacen
t  ErrorCorrection”(IBM  
J、Res、Devel、i4、pp、4[]2−40
8.1970) 4、  A、M、Pate1氏およびS、 J、Hon
g氏のOptimal  Rectangular  
Code  forHigh−Density  Ma
gnetic  Tapes” (IBM  J、Re
s、Devel、18、pp、579−588.197
4 ) 5、  A、M+Pate1氏の”Error−rec
overyScheme  for  the  IB
M  ろ850MassStorage  Syste
m”(TBM  J、Re s、Devel。
24、pp、 52−42.1980 )6、  G、
D、Forney氏の”ConcatenatedCo
des”(M、I、T、Press、  1966 )
7、  P、Elias氏の”Error−free 
 Coding”(IEEE  Trans、Inf、
Theory、Vow、  TT4、(4) pp、29−37.1954) 8、  R,CoBose氏およびり、 K、Ray−
Chaudhuri氏の”On  a  C1ass 
 of  Error−correctingBina
ry  Group  Codes ” (Inf、C
ont rolろ、pp、68−79.1960 ) 9、  J、に、Wolf氏の’Adding  Tw
Information  Symbols  to 
 CertainNon−binary  BCHCo
des、   and  SomeAppl 1cat
ions”(Bell  Systems  ’pec
h。
J、48、pp、240B−2424,1969)10
、  R,T、Ch ien氏の”Cyclic  D
ecodingProcedures  for  B
ose−Chaudhuri−Hocquenghem
  Codes”(I FJEE  T rans。
Inf、Theory、Vol、lTl01pp、ろ5
7−.563.1964) 11、E、R,Berkkamp氏の”Algebra
icCoding  Theory”(McGraw 
 H41l。
196B) いくつかの根拠のある技術的な理由から磁気媒体たとえ
ばディスク・ファイル上に記録されたデータは読み戻し
過程の間エラーをとも々いやすいということが、当業者
により長い間認識されてきた。現在のディスク・ファイ
ルは読み戻し過程の間に発生するエラーの数を最小にす
るだめの多くの異なるアプローチを内包している。たと
えば、はとんどのディスクはドライブに組み込まれるの
に先だって欠陥領域を特定する徹底的な表面解析テスト
を受ける。所定の予め定められた基準を超えるエラーの
あるディスクは除かれる。このようなディスクはディス
クドライブの製造コストに悪い影響を与える。
さらに、多くのディスクドライブにおいては、ディスク
上に記録された欠陥データに基づいてドライブ自体が不
良なトラック、不良なセクタまたディスク・トラックの
欠陥領域を避けるようにするシステムが与えられる。こ
のような後者のシステムはトラック上にデータを記録す
る間に不良領域をスキップするようになっている。ファ
イルにおいては、エラーが検出されたときデータを再度
読み出すようにする他のシステムが内包される。
再読み出し動作はその都度若干異なった状況下で起こる
。たとえば、トラックの中心からトランスデユーサがオ
フセットしていること、または運よく再読み出し過程の
間にエラーが訂正されるまで読み出しアンプのゲインを
増加させることである。
ECCシステムを用いると全体的なシステムのパフォー
マンスに不都合な打撃を与えるので関連するエラー訂正
回路によって訂正されるべきエラーの数を最小化するこ
とが重要であると認識され、根本的にはこの認識によっ
てそのよう々エラー修正システムを付加するよう動機付
けが行われる。
これに加えて、より多くのエラーを訂正しなくてはなら
ないとすると、極めてより高い冗長度が必要とされ、こ
のだめ使用可能な記憶容量が減少させられる。
単一エラーのみ訂正するシステムが現行のディスク・フ
ァイルでは独占的に使用されている。単一エラーは、そ
の定義からして、偶発的なビットポジションの一群を伴
なうバースト型のエラーを含み得る。しかしながら、2
つの分離したパース(7) トエラーまたはそれ以上なことに広く離間した部−ビッ
トエラーはそのような単一エラー訂正システムによって
訂正し得ない。それゆえ、1つのデータブロック中に1
個以上のエラーが発生するのを最小限にする、または両
市するために、符号語に対応したチータブロックの長さ
について配慮がなされる。この配慮は一般的に、確率の
原則に基づいて予期され得るエラー数の形の統計的デー
タに基礎を置く。
従来の単一エラー訂正システムは首尾良く動作する。他
方、これらを使用するとシステムパフォーマンスが打撃
を受けて上述のようにこれらの使用を最小限にするよう
ディスク・ファイルの設計にかなりの労力および出費を
要することが認められている。
さらに、多数バイト符号語の1つのバイトに生じる種々
のエラーパターンのすべてが適度な程度の冗長度を用い
て訂正可能であるということを当業者は理解している。
バースト長がmバイト以下であれば符号語をインターリ
ーブすることにより(8) 1バイトより長く伸びるバーストを訂正できることもま
た認められている。
本件出願人の出願に係るオン・ザ・フライの多数バイト
エラー訂正システムの趣旨にしたがって多数バイトすな
わち1つ以上のエラーを訂正するシステムが与えられる
こともまた理解される。
多数バイトエラー訂正システムがディスク・ファイルに
直ちに適用されなかったことの主たる理由の1つは、そ
のような符号によってブロックサイズまたは符号語に課
される制約である。システムで採用されたバイトのビッ
トポジションの数ヲbとしたときに符号語が25に制限
されることは理解される。データ処理産業において実体
上標準であるけれどもバイトが8個のビットからなる場
合には、符号語は255バイトを一般に上まわることが
ない。さらに、255バイトの符号語においてエラーの
各々が訂正されるにはエラーの各々に対して2つのチェ
ックバイトを符号語に関連させなければならないことも
認識されている。たとえば、各符号語において5個のエ
ラーを訂正するよう符号を設定すると、255バイトの
ポジションから10個のチェックバイトのポジションが
与えられなければならない。
このような装置においては冗長度が極めて犬となりディ
スクファイルの全体の容量がひど(制約を受けろことは
理解できろ。
そのうえに、比較的小さなブロックサイズでは有用な記
憶容量に悪影響を与えろのでトラック」−で用いられる
データフォーマットの設計に好まざる拘束も課される。
他のディスク・ファイルにおいては、より大きな記憶密
度およびデータレートにもがかわらずより優れた信頼性
および有用性を与えることが要求されろ。
慣用されている符号手法、たとえば参考文献(1)〜(
6)で検討された多数バイト訂正を行うリードソロモン
符号すなわちBCH符号は、数学的冗長度の点で大変有
効である反面、所定のバイトサイズの選定に対応して符
号語のサイズに代数的な拘束を課す。そこで、8ビツト
・バイトの実際のアプリケーションにおいて高いエラー
レー)Yともなうと、冗長度がそれでもときどき許容で
きないものとなる。このような考慮すべき問題はこのよ
うな慣用的な符号手法を将来のディスク・ファイルに適
用する際に主たる障害となる。
このような主たる障害のない多数エラー訂正システムが
要求される。この発明はこのようなシステムを提供する
ものである。
〔発明の概要〕
この発明によれば、ブロック内のサブブロックからなる
2段階符号構造を採用する多数バイトエラー訂正システ
ムが提供される。この構造は2つの主たる利益をもたら
す。第1に、改良されたシステムが符号語のサイズの拘
束の問題を除き、第2に、サブブロックレベルでのオン
・ザ・フライの多数バイトエラー訂正およびブロックレ
ベルでの付加的な予備エラー訂正能力を許容する符号戦
略が確立される。
この発明の2段階符号構造はブロック内のサブブロック
を内包するディスクトラック上のデータフォーマットを
採用する。詳述される」:うに、サブブロックの各々は
2つ以上のインターリーブされた原初の符号語を含む。
第1の符号のレベルでは符号構造は原初の符号語ごとに
t1個のシンボルすなわちエラーを訂正するように設計
されて原初の符号語において各ザブブロックが(2xt
、)個のチェックバイトすなわち各エラーに対して2個
のチェックバイトを含むようになっている。このシステ
ムは先に述べた他の出願によって提案されたオン・ザ・
フライの態様で原初の符号語の各々においてt1個のエ
ラーを訂正するようなされる。付加的なブロックレベル
チェックバイトが、記録データの読み出し時に、第ルベ
ルで先に付は加えられた訂正内容を反映して、これによ
り、符号構造はブロックレベルにおいてL2シンボルの
訂正に拡張される。そして、第2のレベルで形成すれる
ブロックレベルのシンドロームはサブブロックのレベル
での原初の符号語に対する訂正が有効であったかどうか
の表示(すべてがゼロのシンドローム)または誤訂正が
加えられたかどうかの表示(非零のシンボルが含まれる
パターン)を力える。原初の符号語がt1以上のエラー
たとえば(t1+X)個のエラーを有すると、誤訂正が
起こる。誤訂正を反映させるだめの変更を行ったのちの
ブロックシンドロームと原初の符号語に関連した(2x
t1)個のチェックバイトから形成されたシンドローム
とを用いることにより、このシステムは原初の符号語中
のこれら(t1+X)個のエラーを訂正する。ブロック
シンドロームバイトおよび原初の符号語のシンドローム
はサブブロックの1つの中にあるt 2 (t 2 ’
:2 t 1 +X )個までのエラーを訂正するのに
十分である。
t2シンボルエラーの能力がいくつかのサブブロックに
わたって割り当てられ、ブロック中のただ1つのサブブ
ロックに要求されるかぎり、ブロックレベルでの処理も
またオン・ザ・フライの態様でブロックに対して完結さ
れ得る。
それゆえ、この発明の目的はディスク・ファイルに用い
られる改良された多数バイトエラー訂正システムを提供
することである。
この発明の他の目的はシステムパフォーマンスに加えら
れる打撃を最小とする態様でディスク・ファイルに記録
された比較的長いブロックのデータにおける多数エラー
を訂正するFCCシステムを提供することである。
この発明のもう1つの目的はディスク・ファイルに記録
された比較的長いブロックのデータにおける多数エラー
を訂正するシステムであって、データがトラックにフォ
ーマット化される態様に基づく拘束がほとんどまだは全
くないものを提供することである。
この発明の既述のまたはその他の目的、特徴および利点
は添付図面において図示されるようなこの発明の好まし
い実施例のより具体的な説明から明らかになる。
〔実施例〕
第1図はこの発明の2段階符号構造を具体化したディス
クトラックのデータフォーマットを示す。
この発明の特別な一実施例を説明するために、ここでの
多数バイl−FCCシステムは図示され詳述されるよう
に各ブロック中の2個までのエラーを訂正するよう設計
され、エラーは、ブロック中の正しいパターン以外の1
つのバイトポジションにおける何らかの8ビツトのパタ
ーンとして定義されるものと仮定する。ただし、システ
ムが1ブロツク中のいかなる個数のエラーを訂正するに
しろ、この発明がそのシステムに適用可能であることは
当然理解される。そして、この明細書において後に数学
的な証明が一般的な場合につき行われる。
第1図に示すように、トラック11はフォーマット化さ
れ等しい長さの複数のブロック12とされる。ブロック
12の各々は分割されて予め定められた複数のサブブロ
ック14とされる。ブロックチェックバイト領域15は
各ブロックに関連させられ、これは図示のように4つの
チェックバイトポジション16を含む。各サブブロック
14は図示のように等しい長さの2つのインターリーブ
された符号語18および19からなる。2対のチェック
バイトポジションB1およびBoは各サブ(15) ブロックに関連させられてチェックバイトポジションB
1およびB。の異なる対が各サブブロックの符号語18
または19に関連さぜられるようになっている。
2段階符号の詳細は以下の主たる設計パラメータに関連
して検討される。ここで、 bはバイトのビット数(シンボル) mは原初符号語のデータバイト数 nはブロックのザブブロック数 gはインターリーブの総数(インターリーブされた符号
語の数) tlはザブブロックレベルで訂IFされるエラー数t2
はブロックレベルで訂正されるエラー数である。
パラメータb、m、nおよびgは符号の多くの重要な能
力を決定する。たとえば、g個の符号語がインターリー
ブされている場合ザブブロックレベルの1ンンボル訂正
は(bg−b+1)までの長さのバーストエラー信号に
対して保護を行う。
g個の符号語がサブブロックレベルでインターリ(16
) −ブされている場合ブロックレベルの2シンボル訂正は
異なる2つのバーストエラーに対して保護を行う。この
バーストエラーの各々は長さで (bg−b、+1)ビ
ットのものまたは(2bg−b+1)ビットまでの1つ
の長いバーストである。
たとえ測定された実際のエラー状態がシステムが当初予
定した状態と実質的に異なっても、上述のように特定さ
れたFCC符号のパラメータによれば、FCCシステム
の7・−ドウエアに変更を加えることなく符号の能力を
製品の実際の測定エラー状態に適合するよう調整するこ
とができる。
バイトによる符号長パラメータmおよび1ブロツク中の
サブブロック数nは符号の能力を決定する。符号長はつ
ぎの式を満たさ々ければならない。
m+nく(2b−1) ここでbは符号語の1バイト中のビットポジション数で
ある。
バイトで表わされたブロック長nは、インターリーブさ
れた符号語数gと各符号語中のバイト数と1ブロツク中
のサブブロック数とを掛は合わせたものに等しい。
第1図に示されるシステムにおいて、1符号語が64デ
ータバイトポジシヨン(m)および2つのチェックバイ
トボジンヨンB1お」二びBoからなり、1サブブロツ
クが2 > (g )のインターリーブされた符号語を
持つとする。それゆえ、1ブロツクは128バイトポジ
シヨンのザブブロック4つ、すなわち512バイトポジ
シヨンと、ブロックチェックバイトC1およびC2から
なる対15.16の2対とからなる。一方の対は偶数列
に関連させられており、他方の対は奇数列に関連させら
れている。
一般に、2段階多数バイl−E CCCシステムブロッ
クレベルで動作するけれども、っぎの説明はインターリ
ーブされた符号語の1つだけの処理にあてられる。2つ
とも同様の態様で処理されるからである。その動作は第
1にサブブロックのインターリーブされた符号語の1つ
に関連する2つのチェックハイドに応じて2つのシンド
ロームバイトを処理することを伴なう。開示された特別
の例では、1バイト中の誤ったビットポジションの個数
と無関係に符号語のどのような1バイトにおける1エラ
ーも第1に訂正され得る。たとえば、符号語中に他のエ
ラーがないとすれば2つのシンドロームバイトを適当に
処理して符号語の8ビツトバイトにおいて実現可能な2
55個のエラーパターンのいずれも訂正可能である。
ブロックシンドロームはブロックに関連するチェックバ
イトC1およびC2からなる2つの対15.15の一方
に対応しており、サブブロック中の対応する符号語が1
を超えるエラーを含むと特定されたときのみ処理される
。多数バイト(2バイト)エラー訂正を行う能力がいく
つかの比較的小さなサブブロックに割り当てられ1ブロ
ツク中の1つのザブブロックのみに必要とされるので(
または全く必要とされないので)、エラー処理はブロッ
クレベルでオン・ザ骨フライの態様で容易に完結され得
る。ブロックおよびサブブロックの関係はこの発明の符
号に対する符号式に独特の構造上の利益をもたらす。こ
の符号式は他の従来の2段階符号案たとえば参考文献(
6)および(力の連結符号または積符号からは得ること
ができないし、示唆もされない。
図に示されるこの発明の好ましい実施例はガロア体(2
8)す々わちGF(28)におけるシンボルについての
符号に基礎を置く。原初符号はB。
およびB1で示される2つのチェックバイトとB2、B
3・・・・・・弘+1で示されるm個のデータバイi・
とからなり、これらはつぎのモジュロ20行列方程式%
式%(8) (9) 式(8)および(9)において■はモジュロ2の加算操
作を示し、B1は8ビツトの列ベクトルであり、lは符
号語のベクトルポジションで0かうm+1のイ直をとる
。ここでm +1は254すなわち(28−2)に等し
いか小さい。Tは8次の原始多項式の随伴行列である。
T1の表記はそれ自身を1回乗じたものを表わす。この
好ましい実施例ではつぎのT行列が具現されるとする。
式(8)および(9)自体は従来の単一シンボル訂正リ
ードソロモン符号またはBCH符号に対応するものであ
り、8ビツト列ベクトルはGF(28)の元に対応する
。式(8)および(9)の表記において行列Tiによる
乗算はガロア体の元α1による乗算に対応する。ここで
αは行列Tの第1列により表わされる生成元である。
第2図はサブブロックの各ワードについてチェックバイ
トB。およびB1を生成するエンコーダの概要図である
。他方、第6図は第2図のエンコーダをより通常の機能
的な論理ブロックで示す。
このエンコーダはg (x)を法とする操作を実行する
よう機能する。ここでg(X)は根をαおよびα2とす
る多項式である。特殊な生成多項式はg(X)−T3X
O■(T+T2)XlのX2である。
1符号語についてのチェックバイトBoおよびB1は第
2図の入力20にデータバイトBm−1〜B、を供給す
ることにより得られる。第2図において、ブロック21
およびブロック22は8ビツトのガロア体の元をストア
するよう働らく。ブロック23およびブロック24は2
つの8ビツトのガロア体の元をモジュロ2で足し合わせ
るよう働らく。他方、ブロック25およびブロック26
は8ビツトのガロア体の元を特別の行列により乗算する
行列乗算器として働らく。当初、ブロック21および2
2は零にセットされ、データバイトはクロックの下に入
力20を介してエンコーダに入力される。この動作のの
ち、エンコーダはその8ビツトのブロック22および2
1にそれぞれチェックバイ) B 1およびB。を含む
ことになる。
第2図および第6図においてブロック25で表わされる
T3の行列乗算器の詳細は第4a図において示される。
この図において、Bは8ビツトの入力ベクトルを示し、
このベクトルの選択されたビットポジションがブロック
41〜48においてモジュロ2で結合される。ブロック
41〜48の入力として選択されたビットポジションは
行列T3から決定される。第4b図において示されるよ
うに、頂部の行はブロック41の入力を決定し、他方底
部の行はブロック48の入力を決定する。列の2元ディ
ジットは入力ベクトルBの対応するビットポジションか
らの入力を表わす。それゆえ、行列T6の列を内容とす
る列にそれぞれ応じてブロック41がビットポジション
5.6および7から入力を受け、他方ブロック48がビ
ットポジション4.5および6から入力を受ける。他の
ブロックへの入力は同様の態様で行われる。
チェックバイトC1およびC2は符号の第2レベルに関
連する4つのチェックバイトのうちの2つであり、これ
らチェックバイトC1およびC2を形成するエンコーダ
はBoおよびB1のエンコーダと類似しており、C1お
よびC2はまず各サブブロックについて形成され(その
ザブブロックごとにCI、C2に対応する値が形成され
)、つぎのモジュロ20行列方程式により規定されるよ
うにすべてのザブブロックにわたってモジュロ2で累積
させられる。
チェックバイトC1およびC2を形成するには、B お
よびB1のエンコーダと違って、第5図および第6図に
概略的に示される分離型シフトレジスタが採用される。
C1のエンコーダは第5図に示されるように入力ベクト
ルの各ビットポジションについてのパリティ生成器と機
能的に等価である。第5図に示されるように、ブロック
51は排他的オア回路を示し、他方ブロック52はレジ
スタのステージを示す。第6図のブロック61および6
2は同様の2元論理エレメントヲ表わし、他方ブロック
66は第4図で示され先に詳述された種類の行列乗算器
である。
当初、C1およびC2についての各分離型シフトレジス
タの各ステージ52.62がゼロにセットされ、第1の
サブブロックのバイトB1が各エンコーダに供給され、
このエンコーダが(m+2)回の継続した転送”’m+
1〜Boについて開始する。転送シーケンスののち、第
5図のレジスタ52の内容は第1のサブブロックについ
てのC1に対応したものとなり、第6図のレジスタ62
の内容はC2に対応したものになる。ブロックの継続し
たサブブロックの各々についてのC1およびC2は適当
なバッファにより4つのサブブロックにわたってモジュ
ロ2で累積させられる。
1つのサブブロックしかないとすれば式(8)、(9)
、(11)および(121にしたがう4つのチェックバ
イトBo1B1、C1およびC2はともに、2シンボル
訂正BCH符号たとえばBe1l System Te
chnicalJournal 、No、48.pp 
2408〜24’24 (1969年)のJ、に、 W
o l f氏の” Adding  Tw。
Information  Symbols  to 
 CertainNon−binary  BCI(C
odes  and  SomeApplicatio
ns ”と題する論文に詳述されたものを拡張すること
により参考文献(9)においで得られる符号を表わすと
考え得ることが了解される。
この発明では、ブロックレベルの符号語を4つのサブブ
ロック符号語のモジュロ20重畳として考えることがで
き、この重畳された符号語における2シンボルエラーが
つぎに詳述される論理回路にしたがって訂正可能となる
ようになっている。
4つのサブブロックを含むブロックに2つの1バイトエ
ラーが生じたとする。これらエラーの各々が異なるサブ
ブロックにあるとすると、1つのエラーを持つサブブロ
ックの各々の符号語に関連するBoおよびB1.のチェ
ックバイトに応じてシンドロームバイトを処理してFC
Cシステムの単一エラー訂正の第ルベルの部分によりこ
れらエラーが訂正される。適切な訂正が行われたのちで
は、’c1およびC2に対応するシンドロームバイトは
ブロックにエラーがないことすなわちこれらシンドロー
ムがすべてゼロとなることを表示する。
これに対して、1つのサブブロック中に2つの1バイト
エラーがあるとしよう。そうすると第ルベルのシステム
はエラーを誤訂正したり、1を超えるエラーバイトを持
つような時点で中断され得るシステムに対して訂正不能
々エラー状態を表示したりする。誤訂正があったとする
とC1およびC2に対応したシンドロームはいくつかが
非零となる。つぎに、CIおよびC2に対応するシンド
ロームが誤訂正の発生(または1を超えるエラーの存在
)を表示するという事実に基づいて符号語から誤訂正が
除かれる。一旦、誤訂正が除かれると、符号語について
のB およびB1に対応する2つのシンドロームバイト
および特定のブロックについてのC1およびC2に対応
する修正されたシンドロームバイトを用い、その指定さ
れたシンドロームを用いて1ブロツク中の多数エラーを
訂正する何らかの既知の従来装置にしたがって、特定さ
れたサブブロック中の2つのエラーバイトラ訂正する。
(27) このシステムの一部であってチェックバイト■3o1B
  、CおよびC2に対応する4つのジントロ1 −ムバイトSO〜S3を処理して1つのサブブロック中
の多数バイトエラーを訂正するよう機能する部分は、本
出願人の先の出願に詳述された“オン・ザ・フライ゛′
システムと同一になし得ろ。4つのシンドロームバイト
を処理して1つのサブブロック中の2バイトエラーを訂
正する際に必要とされる論理回路または詳細なステップ
の特別な細部はこの発明の要旨ではない。そのような機
能を実現する一例を理解するのに先の出願を参照するの
が有益である。もちろん、関連する4つのシンドローム
バイトを処理して1符号語中の2つのエラーを訂正する
他の従来装置を採用してもよい。
この発明はサブブロックおよびブロックのシンドローム
と多数の1バイトエラーを含むサブブロックの表示とを
与える。第7図はこの発明の全体のブロック図であり、
多数バイトエラーのためのシンドローム処理ブロックと
図示されるシステムの他の部分との相互関係を示す。
(28) 第7図に示されるように、データ処理システム70から
のデータはディスク・ファイル71に送られ第1図で示
されたようにフォーマット化されたトラック上に記録さ
れる。このデータの転送の際に上述にしだがってFCC
エンコーダ72により各サブブロックに対し2組のチェ
ックバイトB1およびB。が形成される。同様に、また
2対のブロックチェックバイトC1およびC2がエンコ
ーダ72により形成される。サブブロックフォーマツタ
72AはこのチェックバイトB1およびB。
を対応するサブブロックの各々に付ける。同様に、ブロ
ックフォーマツタ72BはブロックチェックバイトC1
およびC2をブロックの終端に付する。
そしてフォーマット化されたデータはディスク・ファイ
ル71に記録される。図示されるこの実施例では、ブロ
ックレベルでは記録する必要のないサブブロックチェッ
クバイトB1およびBoを累積するだけでブロックチェ
ックバイトの集合を形成する。これらブロックチェック
バイトはシンドロームS1およびB2に関連させられて
おり、他方C1およびC2チェックバイトばSOおコニ
びs3シンドロームバイトに関連しており、上述した論
理回路により読出し過程で形成される。シンドロームす
々わちS。、Sl等に当てられたザフィックスはそれぞ
れチェックギャラクタを生成するのに採用された具体的
なT行列に関係することは当然理解される。明確に言え
ば、S はclから形成され、通常のパリティチェック
バイトに対応する。第5図において示されるように符号
語の各ビットポジションがチェックされるからである。
他方、Sろは行列T3により入力バイトを乗算する第6
図に示される論理回路にしだがって生成されたC2から
形成される。チェックバイトB1およびB。はSlおよ
びB2を形成するのに用いられ、行列T およびT2を
内包する第2図、第ろ図および第4図の論理回路にした
がって生成される。
1つのサブブロック中の2つの1バイトエラーを訂正す
るのに必要とされる4つのブロックシンドロームバイト
はチェックバイトから得ることができること、そしてこ
れらチェックバイトはサブブロックチェックバイトB1
およびBoから独立していることは示され得る。4つの
行列Ta、a+1   a+2   a+3 T   、T   、T   は4つのブロックチェッ
クバイトを生成するのに選択される。ただし、これらは
CF(28)における行列Tの隣接するべき乗でなけれ
ばならない。この好ましい実施例ではブロックの各符号
語について累積されたサブブロックチェックバイトB 
およびB。を利用する点で冗長度およびハードウェアを
節約する。
再び第7図を参照する。ブロック76は2つのインター
リーブされた符号語の各々の1バイトエラーを訂正する
第ルベルのECC機能を持つ第ルベルデコーダを示す。
データブロックはファイルから読み出されてサブブロッ
ク単位でブロックバッファ74にストアされる。サブブ
ロックの各符号語に対するシンドロームS1およびS2
がすべてゼロであれば、エラーは発生していない。4つ
のザブブロックがエラーフリーであれば、SoおよびS
3を生成するブロック75もまたエラーフリーブロック
であることを表示してこのブロックがデータ処理システ
ム70へと送られ得る。
1符号語中に単一の1バイトエラーが発生じた場合には
、そのエラーは第ルベルデコータ7′5により訂正され
ブロック75はまたエラーフリーブロックを確認するよ
うになる。4つのシンドロームバイトは訂正された符号
語を反映し、それゆえすべてゼロだからである。
第7図で示されるシステムにおいて起こり得る3番目の
状況は、非零のシンドロームバイトs1およびS2を処
理するのに対応して第2レベルデコーダ78が1つのサ
ブブロック(fとする)中のデータバイトを誤訂正する
場合である。符号語が2つのエラーを有するゆえに誤訂
正が起こったと仮定しよう。そして2より多い訂正不能
のエラー状態が起こらないものと仮定しよう。ただし、
ある2つのエラー状態が発生したときブロック7ろは訂
正不能エラー信号を供給する。また1つのサブブロック
において2重エラーが起こっているかぎりは、他のサブ
ブロックはエラー71J−になると仮定しよう。このよ
うに仮定した状況下では、符号語が誤訂正されていると
いうことはブロックシンドロームバイトSoおよびS3
の一方または双方の非零状態により検出される。このよ
うになると、システムはサブブロックfを元の状態に復
帰させる。エラーパターンはサブブロックデータトトモ
にローカルバッファ76にストアされているので、サブ
ブロックfは第2レベルデコーダ78を介してエラーパ
ターンとともに読み出され、修正され、そののちバッフ
ァ7乙に戻される。元の4つのシンドロームバイトもブ
ロック77により修正されて元の2つのエラー状態を反
映するようになる。そしてシンドロームバイトの修正さ
れた集合(S′)が第2レベルデコーダ78により処理
されて、サブブロックfの修正中にこのデコーダ78に
も送られるサブブロックf中の2つのエラーがデコード
されるようになる。そののち、データブロックは何らエ
ラーをともなうことなくデータ処理システム70に転送
される。
このシステムで起こり得る最後の状況は1つのサブブロ
ックに2を超えるエラーが含まれ、それゆえ、訂正不能
な場合である。このエラー状態は符号の能力を超えてお
り、そのため、誤訂正となる。第2レベルテコーダ78
がエラーの一方捷たけ双方のロケーションまたはエラー
パターンヲ特定できないかぎり、シンドロームバイトの
修正された集合(S′)の処理の結果として訂正不能エ
ラー信号が与えられ、ときおり、このようなときに第2
レベルデコーダ78によりこのエラー状態が表示される
第8図は今詳述された動作を要約するとともにこの発明
のシステムに含1れるステップのシーケンスを示すフロ
ーチャートである。
好ましい実施例では、図示し詳述したように、第ルベル
において1符号語中の1バイトエラーが訂正可能であり
ブロックレベルにおいて2バイトエラーが訂正可能な2
段階符号構造を考えたけれども、当然第1符号レベルに
おいてt1エラーを処理しブロックレベルでt2エラー
を処理するようシステムを修正することができることは
理解される。ここでtlは1より犬であり、t2〉t1
である。
訂正処理が第2レベルで有効となってサブブロック中の
2つのエラーを訂正するようになるにはどのサブブロッ
クに2つの1バイトエラーが含まれているかを特定する
必要があることは今詳述されたシステムとの関連で当然
了解される。詳述されたシステムでは、サブブロックは
非零のザブブロックシンドロームで特定される。
第ルベルシンドローム処理回路により処理されるとき、
このシンドロームは訂正不能のエラーを表示するか1バ
イトの″訂正″を与えるかする。この訂正は実際には誤
訂正であり、このことはのちにブロックシンドロームが
非零状態となることにより検出される。他のサブブロッ
クのどれかに非零のシンドロームがあり、このシンドロ
ームが第ルベルシンドローム処理回路に訂正を行わせる
と、ブロックの訂正を行えなくなる。1ブロツク中のエ
ラー数およびその分布がやむなくシステムの訂正能力を
上まわってしまうからである。それゆえ、図示された実
施例においてはブロックが4つのザブブロックからなり
、各サブブロックが2つのインターリーブされた符号語
をもち、各エラーが異なる符号語にあるとすればシステ
ムは8個までの1バイトエラーを訂正することができる
。しかしながら、1つのサブブロック中の1つ捷たけそ
れ以」二の符号語が2つの1バイトエラーを含むとする
と、システムがこれらエラーを訂正するようにするため
にはブロック中の他のサブブロックのすべての符号語が
エラーフリーでなければならない。一般に、tlはサブ
ブロックレベルで訂正可能なエラー数であり、t2はブ
ロックレベルで訂正可能なエラー数である。この明細書
において後に示されるように、2段階符号構成の組み合
わされた能力は種々組み合わせの多くのサブブロックに
わたって分布する多数シンボルエラーの訂正を与え得る
。このことはつぎの理論において述べられる。2段階シ
ステムの組み合わされた能力はいかなる1つのザブブロ
ック中のいかなる組み合わせの(t1+X)までのエラ
ー、他のサブブロックの各々の中にあるいがなる組み合
わせの(tl−X)個までのエラーおよびブロックレベ
ルのチェックバイト中のy個のエラーの訂正を与え、こ
の理論において、XおよびYは o <、x(x+y <、t2−tl のような不特定の整数である。サブブロックレベルの符
号はa 1 〉(2t 1 +1 )の最小ハミング距
離を持ち、他方、ブロックレベルの符号はd2〉(2t
2+1)の最小距離を持つ。。
第8図に示される全体的なデコード過程は以下たどられ
る。ただし、サブブロックのエラーが検出されたときに
はいつでもエラーを含むサブブロックの特定がエラー数
および最大数t1までのエラーについてのエラーパター
ンとともにストアされることについては例外としてたど
られない。デコード過程の重要なステップは、1を超え
るサブブロックが訂正されたエラーを含む場合にブロッ
クシンドロームを用いて第2レベルシンドローム処理回
路により処理されるべき符号語中のサブブロックを特定
できるかどうかということである。
以下の証明は第ルベルで最大数のバイトが訂正されたサ
ブブロックはブロックシンドロームを用いて訂正される
べきザブブロックであるということを確立する。たとえ
ば、第ルベルが各符号語につき2つまでのエラーを訂正
し得、ブロックが4つまでのエラーを訂正し得ると仮定
しよう。6つのエラーが1つのサブブロックAを発生し
サブブロックDに1つのエラーが発生したとすると、第
ルベルのシステムはサブブロックについてシンドローム
を処理して訂正不能のエラーを表示するかまたはそのサ
ブブロック中の2つのバイトの修正に着手するかする。
この修正は、正規の訂正のような体裁をとるが実際には
誤訂正であり2つの付加的エラーがサブブロックに加え
られるという態様でなされる。ザブブロックDを処理す
る際には、1つのエラーが指示されてこの1つのエラー
が第ルベルの回路によってシンドローム処理の間に訂正
される。しかしながら、非零状態が指示されるならブロ
ックシンドロームは誤訂正の可能性を示すこととなる。
2つのサブブロックが訂正されるかぎりいずれかのサブ
ブロックは第ルベルのシステムが処理しつる以上のエラ
ーを含むザブブロックとなろう。この理論は、ブロック
レベルで訂正されるべきサブブロックは第ルベルで最大
数のバイトの訂正を受けたサブブロックであるというこ
とを確立する。この例ではサブブロックAである。そし
てサブブロックA中の元の6つのエラーは第8図の過程
によって訂正される。
この理論の証明はつぎのとおりである。
1つのサブブロック(i=f)が(を十x)個のエラー
を含み、他のサブブロック(l\f)の各々が(tl 
x)個までのエラーを含むと仮定しよう。整数χ、yお
よびfは未知数でありO<、 x<: x 十y <(
t 2−tl )である。
X=Oのときには、エラーはすべてサブブロックの符号
の能力内であるのですべてのエラーはサブブロックのレ
ベルで適当に訂正される。
x > 00ときには(t1+X)個のエラーを含むサ
ブブロックfを考える。最小ハミング距離d1が(2t
1+i )であるので、最も近い符号語は少なくとも(
2’tI +1 )  (t1+x)ポジンヨンだけ受
けとられた符号語と異ならなければならない。
それゆえ、少なくとも(tl x+1)ポジションだけ
の、またはt1ポジ/ヨン程度の阿加的エラーを導入し
て最も小さい符号語にいたるように彦るとデコータはザ
ブブロックfを誤訂正する。まだは最も近い符号語から
のそのハミング距離かLlを超えていればデコーダはサ
ブブロックfが訂正不能であると見い出せる。これに対
し、デコーダは他のサブブロックの各々における(11
−χ)以下ノポシションを訂正し、これらサブブロック
のすべては適切に訂正される。
ブロックレベルにおいては、シンドロームの集合(S)
は受は取られたデータから演算され、このデータはすべ
てのサブブロックレベルでの訂正を伴う。そして、集合
(S)はブロック中に依然存在するすべてのエラーすな
わちサブブロックf中に依然存在するすべてのエラーに
ついてのブロックレベルのシンドロームの集合およびブ
ロックレベルのチェックバイトである。これらは最大で
(t2+t、)個のエラーであり、これらエラーは(t
1+x)+y個の元のエラーおよびt1個までの誤訂正
を含む。最小ハミング距離d (〉2t2」−1)は(
t2+t1)を上まわるので、対応するシンドローム(
S)は非零でなければならない。
それゆえ、ブロック中の未訂正または誤訂正のエラーは
デコード装置のブロックレベルで検出される。
ザブブロックfは(t1+X)個のエラーを有し、訂正
不能と表示されることからまだはサブブロックfにおけ
る訂正数が他のザブブロックのいずれにおける訂正数よ
り少なくとも1だけ上まわるということから、ザブブロ
ックのシンドロームの処理の間に個別に特定される。サ
ブブロックレベルですべでのサブブロックが適切に訂正
されたならば、fの値はブロックレベルでは重要でなく
なる。
サブブロックfにおいてデコーダにより導入さレタエラ
ーパターンによるブロックレベルのシンドロームを(S
f)で表記しよう。このようなエラーパターンをサブブ
ロックfから除去し、そしてその結果物(Sf )をシ
ンドローム(s)から除去することができる。そして集
合+S)○(S、)がサブブロックf中の元の(t1+
x)個のエラーおよびブロックレベルチェックバイト中
のy個のエラーについてのシンドロームを表わす。減法
Oはモジュロ2の演算における加法のと同じであり、通
常のビットごとの排他的オア論理機能により達成される
シンドローム(S)および(S、)はすべて既知の値で
ある。t2エラ〜についてブロックレベルでts)■(
S、)をデコードするとすべての残りのエラーを適切に
訂正できる。これで証明を終える。
バーストエラーは9ビツトマでの長さのどのようなエラ
ーもカバーすることに留意されたい。2つの隣接するバ
ーストエラーは25ピツ)tでの長さのどのようなエラ
ーもカバーする。6つの隣接するバーストエラーは41
ピツ)4での長さのどのようなエラーもカバーする。
開示された実施例は4つのサブブロックからなるデータ
ブロックを示すけれども一般の場合の証明はブロックが
だった1つのサブブロックを含むことができ、このサブ
ブロックが1つの符号語であって、第ルベルでt1個の
エラー訂正を可能とする2t1個のチェックバイトと第
2レベルで12個までのエラー訂正を可能とする2t2
個のチェックバイトとを有するものであることを明らか
にすることもまた当然留意されるべきである。
2t2個のブロックチェックバイトに対応するシンドロ
ームが結果的に非零状態となるならば、第2レベルのシ
ステムは符号語が第ルベルのシステムにより“訂正′°
され終えたのちにのみ動作可能となる。エラーの状況に
基づいてシステムの各レベルは異なった態様で実現しえ
種々のコストパフォーマンスの変更がエラーの種類やデ
ータブロック中のエラー分布を反映するようにできるこ
とは当業者に理解できる。
なお、この発明は上述実施例に制約されるものではなく
その趣旨を逸脱しない範囲で種々変更が可能である。
【図面の簡単な説明】
第1図はこの発明の一実施例に用いるディスク・ファイ
ル用の2段階符号構造のチータフオーマットを示す図、
第2図はこの発明の一実施例においてザブブロックチェ
ックバイトをエンコードするのに用いる帰還シフトレジ
スタを示すブロック図、第6図は第2図のシフトレジス
タを具体的に示す回路図、第4A図は第6図および第6
図の行列乗算’M−を具体的に示す回路図、第4B図は
第4A図を説明するだめの図、第5図は−に述実施例に
おいて1つのブロックチェックバイトを生成するだめの
論理回路を示す図、第6図は第2のブロックチェックバ
イトを生成するだめの論理回路を示す図、第7図は上述
実施例を全体として示すブロック図、第8図は上述実施
例の動作を説明するだめのフローチャートである。 70・・・・データ処理システム、71°゛°デイスク
フアイル、72・・・・ECCエンコーダ、76τ”’
第1デコータ、74・・・・ブロックバッファ、75・
・・・第2レベルシンドローム生成回路、77・・・・
シンドローム修正回路、78・・・・第2レベルデコー
ダ。 出 願人  インターづシミ0−ル・ビジネス・マシー
ンズ・コー寸t−ジョン復代理人 弁理士  澤  1
) 俊  夫へ 〉 ペヘロ

Claims (1)

  1. 【特許請求の範囲】 1つのデータブロックの各サブブロック中のt1個まで
    のエラーを訂正し、上記ブロック中のt2個までのエラ
    ーを訂正し、上記ブロックはN個の」二言己ザフ゛ブロ
    ックおよび2 t 2イ固のbビットのフ゛ロックチェ
    ックバイトからなり、」−記サブブロックの各々は21
    )−1個までのbビットのキャラクタポジションおよび
    2t1個のチェックバイトを含む少なくとも1個の符号
    語を持ち、上記キャラクタポジションはデータを表わす
    2元ビットの個別の組み合わせからなるとともに、上記
    符号語は予め定められたパリティチェック行列にしたが
    って選定され、上記両チェックバイトは上記符号語のビ
    ットポジションのモジュロ2の加算に対応するような多
    数バイトエラー訂正システムにおいて、記録された各符
    号語に関連する2t1個の記録されたチェックバイトと
    、上記記録された各符号語を読み出す間に新たに形成さ
    れた2t1個のチェックバイトとを組み合わせて2z個
    のbビットのシンドロームバイトを生成する第1ンンド
    ロームバイト生成手段と、 上記2t1個のシンドロームバイトを処理して上記符号
    語中のt1個1でのエラーを訂正する第1シンドローム
    処理回路手段と、 記録されだ2t2個のブロックチェックバイトと、上記
    ブロックのすべての符号語が読み出され訂正されたのち
    に形成された2t2個のブロックチェックバイトとを組
    み合わせて2t2個のbビットのブロックシンドローム
    バイトを生成する第2シンドロームバイト生成手段と、 上記ブロックシンドロームバイトの当初の組に修正を加
    えて上記サブブロックの1つについてなされた誤訂正を
    反映するようにして」二記ブロックシンドロームバイト
    の新しい組を形成する論理回路手段と、 上記2 t 2個のブロックシンドロームからなる修正
    後の組を処理して上記1つのサブブロック中のt2個ま
    でのエラーを訂正する第2シンドローム処理回路手段と
    を有することを特徴とする多数バイトエラー訂正システ
    ム。
JP58216449A 1983-02-28 1983-11-18 多数バイトエラ−訂正システム Granted JPS59165541A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US470846 1983-02-28
US06/470,846 US4525838A (en) 1983-02-28 1983-02-28 Multibyte error correcting system involving a two-level code structure

Publications (2)

Publication Number Publication Date
JPS59165541A true JPS59165541A (ja) 1984-09-18
JPS6354254B2 JPS6354254B2 (ja) 1988-10-27

Family

ID=23869300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58216449A Granted JPS59165541A (ja) 1983-02-28 1983-11-18 多数バイトエラ−訂正システム

Country Status (13)

Country Link
US (1) US4525838A (ja)
EP (1) EP0117287B1 (ja)
JP (1) JPS59165541A (ja)
AT (1) ATE63395T1 (ja)
AU (1) AU560216B2 (ja)
BR (1) BR8400758A (ja)
CA (1) CA1204874A (ja)
DE (1) DE3382278D1 (ja)
DK (1) DK108384A (ja)
ES (1) ES8503870A1 (ja)
HK (1) HK138494A (ja)
NO (1) NO840715L (ja)
ZA (1) ZA838482B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273336A (ja) * 1985-09-27 1987-04-04 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション マルチバイト・エラ−訂正方法及びシステム
JPS62190931A (ja) * 1986-02-10 1987-08-21 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 巡回冗長検査バイトを計算する装置
JPS62279563A (ja) * 1986-05-29 1987-12-04 Matsushita Electric Ind Co Ltd 光デイスク装置
JPS63148471A (ja) * 1986-12-10 1988-06-21 Matsushita Electric Ind Co Ltd 光デイスク
JPS63157361A (ja) * 1986-12-19 1988-06-30 Matsushita Electric Ind Co Ltd 光デイスク駆動装置
JPS63251968A (ja) * 1987-04-08 1988-10-19 Pioneer Electronic Corp デイスク記録方式
JPH01140476A (ja) * 1987-11-27 1989-06-01 Matsushita Electric Ind Co Ltd 検査語生成方法
JPH01235423A (ja) * 1988-03-09 1989-09-20 Magnetic Peripherals Inc オンザフライ誤り訂正装置
JPH08111072A (ja) * 1994-08-11 1996-04-30 Pioneer Electron Corp ディスク記録方法およびディスク記録装置
JPH0945013A (ja) * 1995-07-31 1997-02-14 Matsushita Electric Ind Co Ltd マルチメディアディスクレコーダ
WO1998033112A1 (fr) * 1997-01-23 1998-07-30 Oki Electric Industry Co., Ltd. Dispositif de disque a semiconducteur
US9128864B2 (en) 2012-05-14 2015-09-08 Kabushiki Kaisha Toshiba Memory controller, storage device and error correction method

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2136248A (en) * 1983-02-25 1984-09-12 Philips Electronic Associated Text error correction in digital data transmission systems
GB2143659B (en) * 1983-07-19 1986-11-05 Sony Corp Methods of and apparatus for correcting errors in binary data
US4564941A (en) * 1983-12-08 1986-01-14 Apple Computer, Inc. Error detection system
CA1265250A (en) * 1985-03-04 1990-01-30 Alan Douglas Clark Data transmission
CA1263194A (en) * 1985-05-08 1989-11-21 W. Daniel Hillis Storage system using multiple mechanically-driven storage units
US5202979A (en) * 1985-05-08 1993-04-13 Thinking Machines Corporation Storage system using multiple independently mechanically-driven storage units
US4745604A (en) * 1986-10-20 1988-05-17 International Business Machines Corporation Method and apparatus for transferring data between a host processor and a data storage device
US4791643A (en) * 1986-12-29 1988-12-13 Minnesota Mining And Manufacturing Company Single track orthogonal error correction system
USRE34100E (en) * 1987-01-12 1992-10-13 Seagate Technology, Inc. Data error correction system
US4899232A (en) * 1987-04-07 1990-02-06 Sony Corporation Apparatus for recording and/or reproducing digital data information
US4833679A (en) * 1987-08-31 1989-05-23 International Business Machines Corporation Method and apparatus with improved error correction and error information availability
US4849975A (en) * 1987-11-10 1989-07-18 International Business Machines Corporation Error correction method and apparatus
US5283791A (en) * 1988-08-02 1994-02-01 Cray Research Systems, Inc. Error recovery method and apparatus for high performance disk drives
US5218689A (en) * 1988-08-16 1993-06-08 Cray Research, Inc. Single disk emulation interface for an array of asynchronously operating disk drives
US4916701A (en) * 1988-09-21 1990-04-10 International Business Machines Corporation Method and system for correcting long bursts of consecutive errors
US4951284A (en) * 1988-12-14 1990-08-21 International Business Machines Corporation Method and means for correcting random and burst errors
US5107506A (en) * 1990-01-25 1992-04-21 Digital Equipment Corporation Error trapping decoding method and apparatus
US5224106A (en) * 1990-05-09 1993-06-29 Digital Equipment Corporation Multi-level error correction system
US5220569A (en) * 1990-07-09 1993-06-15 Seagate Technology, Inc. Disk array with error type indication and selection of error correction method
US5280488A (en) * 1990-11-08 1994-01-18 Neal Glover Reed-Solomon code system employing k-bit serial techniques for encoding and burst error trapping
US5418796A (en) * 1991-03-26 1995-05-23 International Business Machines Corporation Synergistic multiple bit error correction for memory of array chips
US5268908A (en) * 1991-06-19 1993-12-07 Storage Technology Corporation Low data delay triple coverage code apparatus for on-the-fly error correction
JP2721099B2 (ja) * 1991-12-18 1998-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法
US5329535A (en) * 1992-04-30 1994-07-12 International Business Machines Corporation Variable block lengths on-the-fly error correcting decoder
US5357527A (en) * 1992-12-31 1994-10-18 Trimble Navigation Limited Validation of RAM-resident software programs
US5671349A (en) * 1994-12-06 1997-09-23 Hitachi Computer Products America, Inc. Apparatus and method for providing data redundancy and reconstruction for redundant arrays of disk drives
JP3268547B2 (ja) * 1995-06-06 2002-03-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 直接アクセス記憶装置に記録する定義済み情報を、エラー訂正コードを利用しエラー検出するための方法及び装置
US5920580A (en) * 1996-03-11 1999-07-06 Integrated Device Technology, Inc. Multiple error detection in error detection correction circuits
US6275965B1 (en) 1997-11-17 2001-08-14 International Business Machines Corporation Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords
US5946328A (en) * 1997-11-17 1999-08-31 International Business Machines Corporation Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords
JP4088998B2 (ja) 1998-02-16 2008-05-21 ソニー株式会社 光ディスクの記録/再生方法、光ディスク及び光ディスク装置
US7093183B2 (en) * 2001-02-28 2006-08-15 International Business Machines Corporation Symbol level error correction codes which protect against memory chip and bus line failures
US7028248B2 (en) * 2001-02-28 2006-04-11 International Business Machines Corporation Multi-cycle symbol level error correction and memory system
US6785077B2 (en) * 2001-04-02 2004-08-31 Seagate Technology Llc Disc drive pattern zero verification test
WO2003071535A1 (fr) * 2002-02-20 2003-08-28 Sony Corporation Support d'enregistrement de donnees, procede et appareil d'enregistrement de donnees, procede d'emission et de reception de donnees
US7257691B2 (en) * 2003-09-26 2007-08-14 International Business Machines Corporation Writing and reading of data in probe-based data storage devices
RU2010135817A (ru) * 2010-08-30 2012-03-10 ЭлЭсАй Корпорейшн (US) Реконфигурируемый декодер кодов бчх
JP5768022B2 (ja) 2012-03-19 2015-08-26 株式会社東芝 メモリコントローラ、記憶装置、誤り訂正装置および誤り訂正方法
US11438015B2 (en) * 2020-07-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Two-level error correcting code with sharing of check-bits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157655A (en) * 1981-03-23 1982-09-29 Sony Corp Transmitting method of digital television signal and error correcting encoder
JPS57168543A (en) * 1981-04-09 1982-10-16 Sony Corp Decoding device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL130511C (ja) * 1963-10-15
DE2157783A1 (de) * 1971-11-22 1973-05-30 Licentia Gmbh Verfahren zur korrektur von daten
US3831143A (en) * 1971-11-26 1974-08-20 Computer Science Corp Concatenated burst-trapping codes
US4211997A (en) * 1978-11-03 1980-07-08 Ampex Corporation Method and apparatus employing an improved format for recording and reproducing digital audio
DE3040004A1 (de) * 1979-10-24 1981-05-07 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verfahren und vorrichtung zum codieren von pruefworten geringer redundanz aus ursprungsdaten
DE3115054A1 (de) * 1980-04-14 1982-04-08 Victor Company Of Japan, Ltd., Yokohama, Kanagawa Doppelfehlerkorrekturanordnung in einem digitalsignalwiedergabegeraet
US4334309A (en) * 1980-06-30 1982-06-08 International Business Machines Corporation Error correcting code system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157655A (en) * 1981-03-23 1982-09-29 Sony Corp Transmitting method of digital television signal and error correcting encoder
JPS57168543A (en) * 1981-04-09 1982-10-16 Sony Corp Decoding device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273336A (ja) * 1985-09-27 1987-04-04 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション マルチバイト・エラ−訂正方法及びシステム
JPH0328093B2 (ja) * 1986-02-10 1991-04-18 Intaanashonaru Bijinesu Mashiinzu Corp
JPS62190931A (ja) * 1986-02-10 1987-08-21 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 巡回冗長検査バイトを計算する装置
JPS62279563A (ja) * 1986-05-29 1987-12-04 Matsushita Electric Ind Co Ltd 光デイスク装置
JPS63148471A (ja) * 1986-12-10 1988-06-21 Matsushita Electric Ind Co Ltd 光デイスク
JPS63157361A (ja) * 1986-12-19 1988-06-30 Matsushita Electric Ind Co Ltd 光デイスク駆動装置
JPS63251968A (ja) * 1987-04-08 1988-10-19 Pioneer Electronic Corp デイスク記録方式
JPH01140476A (ja) * 1987-11-27 1989-06-01 Matsushita Electric Ind Co Ltd 検査語生成方法
JPH01235423A (ja) * 1988-03-09 1989-09-20 Magnetic Peripherals Inc オンザフライ誤り訂正装置
JPH08111072A (ja) * 1994-08-11 1996-04-30 Pioneer Electron Corp ディスク記録方法およびディスク記録装置
JPH0945013A (ja) * 1995-07-31 1997-02-14 Matsushita Electric Ind Co Ltd マルチメディアディスクレコーダ
WO1998033112A1 (fr) * 1997-01-23 1998-07-30 Oki Electric Industry Co., Ltd. Dispositif de disque a semiconducteur
US9128864B2 (en) 2012-05-14 2015-09-08 Kabushiki Kaisha Toshiba Memory controller, storage device and error correction method

Also Published As

Publication number Publication date
HK138494A (en) 1994-12-16
DE3382278D1 (de) 1991-06-13
ES530067A0 (es) 1985-03-01
US4525838A (en) 1985-06-25
AU2467084A (en) 1984-09-06
ZA838482B (en) 1984-10-31
EP0117287A3 (en) 1987-02-25
AU560216B2 (en) 1987-04-02
NO840715L (no) 1984-08-29
EP0117287A2 (en) 1984-09-05
DK108384D0 (da) 1984-02-27
DK108384A (da) 1984-08-29
JPS6354254B2 (ja) 1988-10-27
CA1204874A (en) 1986-05-20
BR8400758A (pt) 1984-10-02
ES8503870A1 (es) 1985-03-01
ATE63395T1 (de) 1991-05-15
EP0117287B1 (en) 1991-05-08

Similar Documents

Publication Publication Date Title
JPS59165541A (ja) 多数バイトエラ−訂正システム
US4706250A (en) Method and apparatus for correcting multibyte errors having improved two-level code structure
KR910000349B1 (ko) 인터리이브회로
US4142174A (en) High speed decoding of Reed-Solomon codes
US7653862B2 (en) Error detection and correction for encoded data
US7278085B1 (en) Simple error-correction codes for data buffers
KR930001071B1 (ko) 에러 정정회로
AU604836B2 (en) Method and apparatus for error correction
EP0136604B1 (en) Decoding method and system.
KR19990028535A (ko) 디스크 드라이브 버퍼 내의 데이터 보호 방법 및 장치
US20050229069A1 (en) Techniques for detecting and correcting errors using multiple interleave erasure pointers
JPH0126209B2 (ja)
JPH10256921A (ja) ディジタルデータの変調及び復調方法並びにディジタルデータの変調及び復調装置
US5434719A (en) Correction of header information in a magnetic disc drive
US7127660B2 (en) Method, apparatus and program storage device for correcting a burst of errors together with a random error using shortened cyclic codes
Wolf An introduction to tensor product codes and applications to digital storage systems
JP4674371B2 (ja) エラー訂正デコーディング方法およびその装置
US5243604A (en) On-the-fly error correction
US7120850B2 (en) Low-cost methods and devices for the decoding of product cases
US6728052B2 (en) Recording/reproducing apparatus, error correcting coding method and information recording method
JP3813337B2 (ja) 消失誤り訂正方法とその装置
JP2001244823A (ja) クロスインターリーブドリードソロモンコードの復号の処理内の誤り訂正のための装置
JPH0691471B2 (ja) 誤り訂正回路
JPH07112160B2 (ja) 誤り訂正符号の復号方法
JP2647646B2 (ja) 誤り訂正方法