JP4674371B2

JP4674371B2 - エラー訂正デコーディング方法およびその装置

Info

Publication number: JP4674371B2
Application number: JP2004204770A
Authority: JP
Inventors: 俊李
Original assignee: Samsung Electronics Co Ltd; Institute for Information Tech Advancement
Current assignee: Samsung Electronics Co Ltd; Institute for Information Tech Advancement
Priority date: 2003-07-10
Filing date: 2004-07-12
Publication date: 2011-04-20
Anticipated expiration: 2024-07-12
Also published as: EP1499026A1; JP2005033810A; US7203895B2; US20050022095A1; KR20050006891A; KR100519771B1

Description

本発明は、エラー訂正デコーディング方法およびその装置に係り、特に、ルックアップテーブルを利用したデコーディング結果によるエラー検出情報を利用して、情報データに含まれるエラーを訂正するエラー訂正デコーディング方法およびその装置に関する。

一般的に、高密度記録システムのためのエラー訂正コードは、プロダクトコードに類似した、２つのエラー訂正コードから構成される。
この２つのエラー訂正コードは、インナーコードおよびアウターコードと呼ばれ、インナーコードは、エラー訂正のためのデータブロックで横方向のコード（Ｎ₁,Ｋ₁）を表し、アウターコードは、縦方向のコード（Ｎ₂,Ｋ₂）を表している。
ここで、Ｎ_iは、コードワードの長さ、すなわちエラー訂正エンコーダの出力であり、Ｋ_iは、情報データの長さ、すなわちエラー訂正エンコーダの入力であり、エラー訂正コードのエラー訂正能力を表すｔは、ｔ＝（Ｎ_i−Ｋ_i）／２で表す。

プロダクトコードは、デコーディング時、インナーコードとアウターコードとの間で、イレーザー情報を交換しながらエラー訂正を行って、最大２ｔバイトのエラーを訂正することができる。その過程は次の通りである。
第１の過程として、デコーダ（図示せず）は、インナーコード（またはアウターコード）に対してイレーザーデコーディングではない一般的なデコーディングを、縦（または横）のサイズの数だけ繰り返した後、アウターコード（またはインナーコード）に受け渡すイレーザー情報、すなわち、デコーディングを行うコードワードのどの位置にエラーが発生したかを表すエラー検出情報を生成する。
ここで、デコーダが、インナーコード（またはアウターコード）に対して優れたエラー訂正能力を発揮するイレーザーデコーディングを行わない理由は、デコーダが外部から、イレーザー情報を受信できないためである。

第２の過程として、デコーダは、アウターコード（またはインナーコード）に対してインナーコード（またはアウターコード）から供給されたイレーザー情報を利用して、イレーザーデコーディングを横（または縦）のサイズの数だけ繰り返した後、インナーコード（またはアウターコード）に受け渡すイレーザー情報を生成する。
このようなデコーディング過程を所定の回数繰り返す。このとき、デコーディングを行うコードワードに発生したエラーが、インナーコード（またはアウターコード）のエラー訂正能力を超過する場合には、エラー訂正コードフォーマットの横（または縦）サイズの数だけイレーザーが検出される。
一般に、記録システムに使用するエラー訂正コードは、リードソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）コードであり、このコードの主な使用理由は、記録システムの主なエラーパターンであるバーストエラーに対して優れた能力を発揮するためである。

リードソロモンコードで、イレーザー情報が重要な理由は、正しいイレーザー情報が供給されると、リードソロモンコードのデコーディング能力を極大化できるためである。
しかしながら、前記した従来のイレーザー検出方法では、イレーザー情報は、エラーが発生した位置で検出されるだけでなく、エラーが発生していない位置においても検出されてしまうという問題点がある。すなわち、インナーコードおよびアウターコードが、相互不正確なイレーザー情報を交換してデコーディングを行うことによって、性能の劣化を招いてしまう。

図１は、従来のエラー訂正コードであるリードソロモンプロダクトコード（Ｒｅｅｄ−Ｓｏｌｏｍｏｎｐｒｏｄｕｃｔｃｏｄｅ：ＲＳ−ＰＣ）の構造を示した図である。図１に示したＲＳ−ＰＣは、行方向に（１８２,１７９）のコードと、列方向に（２０８,１９２）のコードとから構成される。
（１８２,１７９）ＲＳ−ＰＣは、インナーコードとして参照され、エラー訂正能力は５バイト、イレーザーデコーディング時には最大１０バイトである。
（２０８,１９２）ＲＳコードは、アウターコードとして参照され、エラー訂正能力は８バイト、イレーザーデコーディング時には最大１６バイトである。
ＲＳ−ＰＣデコーディングの過程は、次のとおりである。まず、インナーコードに対して、行単位で２０８回のデコーディングが行われつつ、アウターコードに供給するイレーザー情報が生成される。アウターコードに対しては、インナーコードのデコーディング時に生成されたイレーザー情報を利用して、熱単位で１７２回のイレーザーデコーディングを行い、インナーコードに供給するイレーザー情報を生成する。このような過程を１セットデコーディング過程とし、この過程を所定回数繰り返す。

図２Ａおよび図２Ｂは、図１に示したＲＳ−ＰＣ構造のイレーザー検出の例を示した図である。
図２Ａは、図１のＲＳ−ＰＣ構造のコードをデコーディングする過程で、第１行にエラーが６つ発生した場合の例である。図２Ａにおいて、“Ｘ”は、エラーが発生した位置を表す。この場合、デコーダは、インナーコードの１行全体をイレーザーと検出する。すなわち、第１行全てにエラーが発生したと検出して不正確なエラー情報を、アウターコードに伝達する。

図２Ｂは、図１のＲＳ−ＰＣ構造のコードをデコーディングする過程で、第１列から第３列まで行方向に１６個のエラーが発生し、第４列から第１０列まで行方向に１７個のエラーが発生した場合の例を示した図である。図２Ｂにおいて、“Ｘ”は、エラーが発生した位置を表す。この場合、デコーダは、インナーコードのデコーディング過程で、１７個のイレーザー情報を生成した後、アウターコードに伝達する。その結果、最大イレーザー訂正能力が１６バイトであるアウターコードに対して、デコーダに正確なイレーザー情報が供給されたとしても、エラー訂正可能な３番目の列までのエラーも訂正できなくなる。すなわち、不正確なイレーザー情報により、エラー訂正範囲に含まれるエラーも訂正できないことになる。

図３は、従来の別のエラー訂正コードの例として、ピケットコードの構造を示した図である。ピケットコードは、行方向に長い形態の構造を有し、シンクコード３０、複数のＬＤＣ（ＬｏｎｇＤｉｓｔａｎｃｅＣｏｄｅ）３１、そして複数のＢＩＳ（ＢｕｒｓｔＩｎｄｉｃａｔｏｒＣｏｄｅ）３２から構成される。各ＬＤＣおよびＢＩＳは、ＲＳコードを利用して形成される。
ＢＩＳは、ＲＳ（６２，３０）に基づいて形成され、エラー訂正能力は１６バイト、イレーザーデコーディング時には最大３２バイトとなる。
ＬＤＣは、ＲＳ（２４８，２１６）に基づいて形成され、エラー訂正能力は１６、イレーザーデコーディング時には最大３２バイトとなる。
ピケットコードで、ＬＤＣ領域は、大部分情報データとパリティ情報とから構成され、ＢＩＳ領域はセクター情報、制御情報およびパリティ情報から構成される。
ピケットコードのイレーザー検出方法は次のとおりである。
イレーザーは、シンクコードとＢＩＳに発生したエラーとが同一行にある場合、または２つの別のＢＩＳに発生したエラーが同一行にある場合、該当行の全体にエラーがあると検出してしまう。
イレーザーデコーディングは、検出されたイレーザー情報を利用して各ＬＤＣで行われる。しかしながら、ＬＤＣに供給されたイレーザー情報が、不正確なものであれば、エラー訂正効率は低下する。
図４Ａは、ピケットコードでエラー訂正に失敗した例を示した図である。図４Ａに示すように、２つのＢＩＳ４０、４１の同一行に、連続的に１６行を超過するエラーが発生した場合、デコーダ（図示せず）はエラー訂正失敗を宣言し、ＬＤＣ領域４２にはいかなるイレーザー情報も出力しない。結果的に、デコーダは、ＬＤＣにもエラー訂正失敗を宣言し、それによってエラー訂正効率も低下する。

図４Ｂは、ピケットコードのエラー訂正失敗の別の例を示した図である。図４Ｂに示す例は、同一線上の２つのＢＩＳ４３、４４の近くに、点々と３２行のエラーが発生し、ＬＤＣ領域４５に１６個以下のエラーが発生した場合である。デコーダ（図示せず）がＢＩＳに供給されたイレーザー情報を使用せずにＬＤＣをデコーディングしたならば、１６個以下のエラーは全て訂正可能であるが、ピケットコードのデコーディングはＢＩＳのイレーザー情報を利用してＬＤＣをデコーディングする。結果的にイレーザーデコーディング時に、イレーザー検出の数（感知されたエラー情報）と感知されなかったエラーの数がＬＤＣの最大訂正能力である３２を超過する場合、エラー訂正失敗を宣言する。

ピケットコードの性能低下の主な原因は、ＢＩＳからＬＤＣに対して供給された不正確なイレーザー情報に起因するといえる。したがって、ＲＳ−ＰＣまたはピケットコードにおいて、より正確なイレーザー情報を提供することが必要である。

本発明が解決しようとする技術的課題は、記録システムで使われるルックアップテーブルに基づく変調デコーディングによるエラー検出情報を、エラー訂正デコーディングのイレーザー情報として使用するエラー訂正デコーディング方法およびその装置を提供することである。

前記した技術的課題を解決するためになされた、本発明に係るエラー訂正デコーディング方法は、所定サイズのデータおよびそれに対応するコードワードを格納するルックアップテーブルを利用してエンコーディングされたデータが入力されるエラー訂正デコーディング方法であって、（ａ）前記ルックアップテーブルを利用して、前記データに含まれる入力コードワードに対応するデータを出力する段階と、（ｂ）前記段階（ａ）において、前記入力コードワードが、前記ルックアップテーブルに存在しない場合に、所定エラー値を出力する段階と、（ｃ）前記段階（ａ）において出力されるデータまたは前記段階（ｂ）で出力されるエラー値を整列してエラー訂正ブロックを構成する段階と、（ｄ）前記エラー訂正ブロックにおいて、前記エラー値が存在する位置およびエラー数を参照して、前記エラー訂正ブロックを構成するコード間にイレーザー情報の交換なしに、独立的にエラー訂正デコーディングを行う段階とを含むことを特徴としている。

前記した技術的課題を解決するためになされた、本発明に係るエラー訂正デコーディング装置は、所定サイズのデータに対するコードワードを格納したルックアップテーブルを利用してエンコーディングされたデータが入力されるエラー訂正デコーディング装置であって、前記データに含まれる入力コードワードに対して、前記ルックアップテーブルを参照して該当データを出力し、前記入力コードワードが前記ルックアップテーブルに存在しない場合に、所定エラー値を出力する第１デコーダと、前記第１デコーダで出力されるデータおよびエラー値を所定のエラー訂正ブロックで構成し、前記エラーが存在する位置およびエラー数を参照して、前記エラー訂正ブロックを構成するコード間に、イレーザー情報の交換なしに、独立的にエラー訂正デコーディングを行う第２デコーダとを含むことを特徴としている。

本発明によると、変調デコーダから出力されるエラー情報を、エラー訂正デコーディング時のイレーザー情報として使用することによって、既存のエラー訂正アルゴリズムを大幅に修正することなく優秀なエラー訂正能力が得られる。

以下、添付した図面を参照して本発明の実施の形態を詳細に説明する。
図５は、本実施の形態のエラー訂正デコーディング装置が適用された記録システムの構成を示したブロック図である。図５に示した記録システムは、エラー訂正エンコーダ５０、変調エンコーダ５１、変調器５２、記録媒体５３、感知部５４、変調デコーダ５５およびエラー訂正デコーダ５６を具備している。

エラー訂正エンコーダ５０は、入力信号を、１次元配列または２次元配列の少なくとも１つのエラー訂正コードを利用してエンコーディングする。このエラー訂正コードとしては、線形ブロックコードとして、ＲＳコードのようなプロダクトコードまたはピケットコードなどを用いることができる。

変調エンコーダ５１は、エラー訂正エンコーダ５０のエンコーディング結果に対して、ルックアップテーブル（図示せず）を参照してエンコーディングを実行する。
変調器５２は、変調エンコーダ５１から出力されたコードを、記録媒体５３に書き込むために、公知のＮＲＺ（Ｎｏｎ−ＲｅｔｕｒｎｔｏＺｅｒｏ）またはＮＲＺＩ（Ｎｏｎ−ＲｅｔｕｒｎｔｏＺｅｒｏＩｎｖｅｒｔｅｄ）などの変調方法を利用して変調する。
感知部５４は、記録媒体５３から読取られた信号を等化し、等化された信号レベルを検出してデータを復調する。
変調デコーダ５５は、変調エンコーダ５１が参照するルックアップテーブルを、逆に利用して感知部５４で復調されたデータをデコーディングする。そして、デコーディング時にエラーが発生すると、これをエラー訂正デコーダ５６に通知する。
変調デコーダ５５は、デコーディング過程で変調デコーダ５５に入力されるコードワードが、ルックアップテーブルに存在しない場合、これをデコーディング結果と区分するために、コードワードと区分される所定の初期値を出力することによって、エラーが発生したことを示す。この初期値は、記録システムの製造者により決定される任意の値であり、エラー訂正コードフォーマットに存在していない値Ｅに設定される。

エラー訂正デコーダ５６は、変調デコーダ５５が出力するエラーの発生を示す情報によって、変調デコーダ５５でデコーディングされた結果を利用してエラー訂正ブロックを形成し、エラー訂正ブロックに対してエラー訂正デコーディングを数回繰り返す。このエラー訂正ブロックは、１次元配列または２次元配列の少なくとも１つのエラー訂正コードから構成される。
図６は、本実施の形態によるエラー訂正デコーディング装置のブロック構成および変調デコーダ５５によるエラー情報指示を概念的に示した図である。
図６に示ように、変調デコーダ５５は、感知部５４から入力される入力データを、ルックアップテーブル６０に格納されたデータと比較し、ルックアップテーブル６０の該当するデータに対応するデコーディング結果データ６１をエラー訂正デコーダ５６に出力する。
変調デコーダ５５は、入力データが、ルックアップテーブル６０に存在する場合、入力データ自身にエラーが存在するか否かに応じて、正しいデータＣ、あるいは検知できないエラーデータＵを出力する。入力データにエラーが存在していない場合は、ルックアップテーブル６０を参照して正しいデータＣを出力する。一方、エラーが存在した場合は、ルックアップテーブル６０に存在する、このエラーを含んだ入力データに対応する適当な値を出力する。すなわち、検知できないエラーデータＵを出力する。
さらに、前記した入力データが、ルックアップテーブル６０に存在していなければ、変調デコーダ５５は、エラーであることを表すイレーザー情報Ｅを出力する。このとき、Ｅは、ＣまたはＵと区別されるようにルックアップテーブル６０に存在していないデータとしてあらかじめ定めておくことが望ましい。

エラー訂正デコーダ５６の性能は、検知できないエラーデータＵの数により左右される。その理由は、ＲＳコードを例に挙げれば、エラー訂正能力とエラーとの間には２Ｕ＋Ｅ≦Ｔ（ＴはＲＳコードが訂正できる最大バイト数）の関係が成立するためである。エラー訂正デコーダ５６は、従来のようにデコーディング過程で、イレーザー情報を生成するかわりに変調デコーダ５５から供給されるイレーザー情報を使用する。結果的に、デコーディング時に、エラー訂正ブロックを構成する２つのエラー訂正コード間の誤ったイレーザー情報の交換を防ぐことができ、エラー訂正効率が上昇する。

前記したエラー訂正デコーダ５６によるエラー訂正デコーディング過程をより詳細に説明すると、次の通りである。
まず、変調デコーディング過程で発生したエラー情報の値、すなわち初期値を有限領域ＧＦ（２ⁿ）上に存在しない値に設定する。次に、変調デコーディング結果を利用してエラー訂正を行うための１次元配列または２次元配列のエラー訂正ブロックを構成する。
このエラー訂正ブロックを構成するエラー訂正コードが、ＲＳコードを含むプロダクトコードであれば、エラー訂正デコーダ５６は、インナーコードとアウターコードとの間のイレーザー情報の交換なしに変調デコーダ５５により供給されたイレーザー情報を利用して、それぞれ独立的にデコーディングを行う。
デコーディングの実行中にインナーコード（またはアウターコード）のエラー訂正失敗が検出された場合には、すなわちコードワードに発生したエラーの数が、インナーコード（またはアウターコード）のエラー訂正能力を超えた場合には、現在デコーディングしているブロックに存在しているエラーは、訂正されずに残りのエラーが発生しないデータに対してのみデコーディングが行われる。
このエラーの訂正は、アウターコード（またはインナーコード）上で実行される。言い換えると、本実施の形態では、コード率向上のために、あるエラー訂正コードに対してはエラー訂正能力を小さく、別のエラー訂正コードに対してはエラー訂正能力を大きく設定されている。このため、１つのエラー訂正コード、例えばインナーコードに対するデコーディング時に訂正されていないエラーは、他のエラー訂正コード、例えばアウターコードのデコーディング時に訂正可能である。
アウターコードは、インナーコードでエラー訂正された結果と、変調デコーダ５５により供給されたイレーザー情報とを利用してデコーディングされる。

このエラー訂正コードが、ピケットコードの場合には、変調デコーダ５５により供給されたイレーザー情報を利用して、ＢＩＳコードとＬＤＣとの間でイレーザー情報の交換なしに、それぞれ独立してデコーディングを行う。例えば、ＢＩＳコードに対してイレーザー情報を利用してエラー訂正デコーディングを行った後、ＬＤＣに対して同様にイレーザー情報を利用してエラー訂正デコーディングを行う。
デコーディング実行中に、ＢＩＳコードやＬＤＣにエラー訂正失敗を検出した場合、すなわちコードワードに発生したエラー数が、ＢＩＳコードやＬＤＣのエラー訂正能力を超えた場合、現在デコーディングしているブロックに存在しているエラーは訂正されずに、残りのエラーが発生していないデータに対してのみデコーディングが行われる。
このようなデコーディング過程を、エラー訂正コードに対して反復遂行することによってさらに優秀なエラー訂正能力が得られる。

本実施の形態では、デコーディングを行っているブロックに、エラー訂正失敗を検出した場合、デコーディングブロックは変わらずにそのまま維持され、既存のデコーディング方法のようにデコーディングブロック全てにエラーが発生したという誤ったイレーザー情報を生成することがない。

（実験例）
図７Ａないし図１０Ｂは、エラーが存在する場合の、従来技術によるエラー訂正性能および本発明によるエラー訂正性能の比較を示した図である。

図７Ａは、ＲＳ−ＰＣにランダムエラーが存在する場合の、従来技術によるエラー訂正性能および本発明によるエラー訂正性能の比較を示した図である。
図７Ｂは、ＲＳ−ＰＣおよびピケットコードにランダムエラーが存在する場合の、従来技術によるエラー訂正性能、および、ピケットコードに本発明を適用した場合のエラー訂正性能の比較を示した図である。

図８Ａは、ＲＳ−ＰＣに短いランダムエラーが存在する場合の、従来技術によるエラー訂正性能および本発明によるエラー訂正性能の比較を示した図である。
図８Ｂは、ＲＳ−ＰＣおよびピケットコードに短いランダムエラーが存在する場合の、従来技術によるエラー訂正性能、および、ピケットコードに本発明を適用した場合のエラー訂正性能の比較を示した図である。ここで、短いランダムエラーとは、ユーザーが任意に定めたエラーバイトであって、図８Ｂの例では５ないし２０バイトの間のエラーを選択した。

図９Ａは、ＲＳ−ＰＣに長いランダムエラーが存在する場合の、従来技術によるエラー訂正性能および本発明によるエラー訂正性能の比較を示した図である。
図９Ｂは、ＲＳ−ＰＣおよびピケットコードに長いランダムエラーが存在する場合の、従来技術によるエラー訂正性能、および、ピケットコードに本実施の形態を適用した場合のエラー訂正性能の比較を示した図である。ここで、長いランダムエラーとは、前記した短いランダムエラーより大きなバイト数のエラーを指し、図９Ｂの例では４０バイトないし１８０バイトの間のエラーを選択した。

図１０Ａは、ＲＳ−ＰＣにランダムエラー、短いランダムエラーおよび長いランダムエラーが同じ割合で同時に存在する場合の、従来技術によるエラー訂正性能および本発明によるエラー訂正性能の比較を示した図である。
図１０Ｂは、ＲＳ−ＰＣおよびピケットコードにランダムエラー、短いランダムエラーおよび長いランダムエラーが存在する場合の、従来技術によるエラー訂正性能、および、ピケットコードに本発明を適用した場合のエラー訂正性能の比較を示した図である。

図７Ａ、図８Ａ、図９Ａおよび図１０Ａによると、従来技術によるエラー訂正性能に比べて本発明によるエラー訂正性能の方が優秀であり、本発明によるエラー訂正方法を反復して適用するほどエラー訂正効率が高くなることが分かる。

図７Ｂ、図８Ｂ、図９Ｂおよび図１０Ｂによると、従来技術をＲＳ−ＰＣに適用した場合のエラー訂正性能よりも、ピケットコードに適用した場合のエラー訂正性能のほうが優れていることが分かり、本発明をピケットコードに適用した場合のエラー訂正性能は、それよりもさらに優れていることが分かる。

本発明にかかるエラー訂正デコーディング方法およびその装置は、エンコーディングされた情報のデコーディングに使用され、特に高密度記録システムに保存された情報を読取ってコーディングする際に好適に使用できる。

ＲＳ−ＰＣの構造を示した図である。ＲＳ−ＰＣ構造のイレーザー検出例を示した図である。ＲＳ−ＰＣ構造の別のイレーザー検出例を示した図である。ピケットコードの構造を示した図である。ピケットコードのエラー訂正失敗の例を示した図である。ピケットコードのエラー訂正失敗の別の例を示した図である。記録システムの構成を示すブロック図である。エラー訂正デコーディング装置のブロック図である。ＲＳ−ＰＣにランダムエラーが存在する場合の、従来技術によるエラー訂正性能および本実施の形態によるエラー訂正性能の比較を示した図である。ＲＳ−ＰＣおよびピケットコードにランダムエラーが存在する場合の、従来技術によるエラー訂正性能、および、ピケットコードに本発明を適用した場合のエラー訂正性能の比較を示した図である。ＲＳ−ＰＣに短いランダムエラーが存在する場合の、従来技術によるエラー訂正性能および本発明によるエラー訂正性能の比較を示した図である。ＲＳ−ＰＣおよびピケットコードに短いランダムエラーが存在する場合の、従来技術によるエラー訂正性能、および、ピケットコードに本発明を適用した場合のエラー訂正性能の比較を示した図である。ＲＳ−ＰＣに長いランダムエラーが存在する場合の、従来技術によるエラー訂正性能および本発明によるエラー訂正性能の比較を示した図である。ＲＳ−ＰＣおよびピケットコードに長いランダムエラーが存在する場合の、従来技術によるエラー訂正性能、および、ピケットコードに本発明を適用した場合のエラー訂正性能の比較を示した図である。ＲＳ−ＰＣにランダムエラー、短いランダムエラーおよび長いランダムエラーが同じ割合で同時に存在する場合の、従来技術によるエラー訂正性能および本発明によるエラー訂正性能の比較を示した図である。ＲＳ−ＰＣおよびピケットコードにランダムエラー、短いランダムエラーおよび長いランダムエラーが存在する場合の、従来技術によるエラー訂正性能、および、ピケットコードに本発明を適用した場合のエラー訂正性能の比較を示した図である。

符号の説明

５４感知部
５５変調デコーダ
５６エラー訂正デコーダ
６０ルックアップテーブル
６１デコーディング結果データ

Claims

所定サイズのデータおよびそれに対応するコードワードを格納するルックアップテーブルを利用してエンコーディングされたデータが入力されるエラー訂正デコーディング方法であって、
（ａ）前記ルックアップテーブルを利用して、前記データに含まれる入力コードワードに対応するデータを出力する段階と、
（ｂ）前記段階（ａ）において、前記入力コードワードが、前記ルックアップテーブルに存在していない場合に、所定のエラー値を出力する段階と、
（ｃ）前記段階（ａ）で出力されるデータまたは前記段階（ｂ）で出力されるエラー値を整列してエラー訂正ブロックを構成する段階と、
（ｄ）前記エラー訂正ブロックにおいて、前記エラー値が存在する位置およびエラー数を参照して、前記エラー訂正ブロックを構成するコード間に、イレーザー情報の交換なしに独立的にエラー訂正デコーディングを行う段階とを含むこと、
を特徴とするエラー訂正デコーディング方法。
前記エラー訂正ブロックは、
１次元配列または２次元配列の少なくとも１つのエラー訂正コードから構成されること、
を特徴とする請求項１に記載のエラー訂正デコーディング方法。
前記エラー訂正コードは、
線形ブロックコードであること、
を特徴とする請求項２に記載のエラー訂正デコーディング方法。
前記段階（ｄ）は、
（ｄ１）前記エラー訂正ブロックを構成するコードから選択された第１コードに対して前記エラーが存在する位置およびエラー数を参照してエラー訂正デコーディングする段階と、
（ｄ２）前記段階（ｄ１）においてエラー訂正された結果に基づいて前記段階（ｄ１）において、前記エラー訂正ブロックを構成するコードから選択されていない第２コードに対して、前記エラーが存在する位置およびエラー数を参照して、エラー訂正デコーディングする段階とを含むこと、
を特徴とする請求項３に記載のエラー訂正デコーディング方法。
前記段階（ｄ１）は、
前記エラー数が、前記第１コードのエラー訂正能力をこえた場合に、前記エラーを訂正せずに残りのエラーが発生していないデータに対してのみデコーディングする段階をさらに含むこと、
を特徴とする請求項４に記載のエラー訂正デコーディング方法。
前記段階（ｄ２）は、
前記段階（ｄ１）においてエラー訂正された結果、前記第２コードのエラー数が、前記第２コードのエラー訂正能力をこえた場合に、前記第２コードでのエラーを訂正せずに残りのエラーが発生していないデータに対してのみデコーディングする段階をさらに含むこと、
を特徴とする請求項４に記載のエラー訂正デコーディング方法。
前記段階（ｄ１）および前記段階（ｄ２）を反復遂行する段階をさらに含むこと、
を特徴とする請求項４に記載のエラー訂正デコーディング方法。
前記エラー訂正ブロックは、プロダクトコードで構成されること、
を特徴とする請求項４に記載のエラー訂正デコーディング方法。
前記プロダクトコードは、リードソロモンプロダクトコードであること、
を特徴とする請求項８に記載のエラー訂正デコーディング方法。
前記段階（ｄ）は、
（ｄ１）前記エラー訂正ブロックを構成するコードから選択された第１コードに対して前記エラーが存在する位置およびエラー数を参照してエラー訂正デコーディングする段階と、
（ｄ２）前記エラー訂正ブロックを構成するコードのうち、前記段階（ｄ１）において、前記エラー訂正ブロックを構成するコードから選択されていない第２コードに対して、前記エラーが存在する位置およびエラー数を参照して、エラー訂正デコーディングする段階とを含むこと、
を特徴とする請求項３に記載のエラー訂正デコーディング方法。
前記段階（ｄ１）は、
前記エラー数が、前記第１コードのエラー訂正能力をこえた場合に、前記エラーを訂正せずに、残りのエラーが発生していないデータに対してのみデコーディングする段階をさらに含むこと、
を特徴とする請求項１０に記載のエラー訂正デコーディング方法。
前記段階（ｄ２）は、
前記エラー数が、前記第２コードのエラー訂正能力をこえた場合に、前記第２コードでのエラーを訂正せずに、残りのエラーが発生していないデータに対してのみデコーディングする段階をさらに含むこと、
を特徴とする請求項１０に記載のエラー訂正デコーディング方法。
前記段階（ｄ１）および前記段階（ｄ２）を反復遂行する段階をさらに含むこと、
を特徴とする請求項１０に記載のエラー訂正デコーディング方法。
前記エラー訂正ブロックは、
ピケットコードから構成されること、
を特徴とする請求項１０に記載のエラー訂正デコーディング方法。
所定サイズのデータに対するコードワードを格納するルックアップテーブルを利用してエンコーディングされたデータが入力されるエラー訂正デコーディング装置であって、
前記データに含まれる入力コードワードに対して、前記ルックアップテーブルを参照して該当データを出力し、前記入力コードワードが前記ルックアップテーブルに存在しない場合に、所定エラー値を出力する第１デコーダと、
前記第１デコーダから出力されるデータおよびエラー値を、所定エラー訂正ブロックで構成し、前記エラーが存在する位置およびエラー数を参照して、前記エラー訂正ブロックを構成するコード間にイレーザー情報の交換なしに、独立的にエラー訂正デコーディングを行う第２デコーダとを含むこと、
を特徴とするエラー訂正デコーディング装置。
前記エラー訂正ブロックは、
１次元配列または２次元配列の少なくとも１つのエラー訂正コードから構成されること、
を特徴とする請求項１５に記載のエラー訂正デコーディング装置。
前記第２デコーダは、
前記エラー訂正ブロックを構成するコードから選択された第１コードに対して前記エラーが存在する位置およびエラー数を参照してエラー訂正デコーディングし、
前記第１コードに対してエラー訂正された結果に基づいて前記エラー存在位置およびエラー数を参照して、前記エラー訂正ブロックを構成するコードから選択されていない第２コードに対してエラー訂正デコーディングすること、
を特徴とする請求項１６に記載のエラー訂正デコーディング装置。
前記第２デコーダは、
前記第１コードのエラー数が、前記第１コードのエラー訂正能力をこえた場合に、前記エラーを訂正せずに残りのエラーが発生していないデータに対してのみデコーディングすること、
を特徴とする請求項１７に記載のエラー訂正デコーディング装置。
前記第２デコーダは、
前記第１コードに対して、エラー訂正した結果に基づいて前記第２コードに存在するエラー数が、前記第２コードのエラー訂正能力をこえた場合に、前記第２コードでのエラーを訂正せずに残りのエラーが発生していないデータに対してのみデコーディングすること、
を特徴とする請求項１７に記載のエラー訂正デコーディング装置。
前記第２デコーダは、
前記第１コードまたは前記第２コードに対するエラー訂正結果を反映して、前記第１コードまたは前記第２コードに対するエラー訂正デコーディングを順次に反復すること、
を特徴とする請求項１７に記載のエラー訂正デコーディング装置。
前記第２デコーダは、
前記エラー訂正ブロックを構成するコードから選択された第１コードに対して前記エラーが存在する位置およびエラー数を参照してエラー訂正デコーディングし、
前記エラー訂正ブロックを構成するコードのうち、前記第１コードによりエラー訂正が行われていない第２コードに対してエラー訂正デコーディングすること、
を特徴とする請求項１６に記載のエラー訂正デコーディング装置。
前記第２デコーダは、
前記第１コードのエラー数が、前記第１コードのエラー訂正能力をこえた場合に、前記エラーを訂正せずに残りのエラーが発生していないデータに対してのみデコーディングすること、
を特徴とする請求項２１に記載のエラー訂正デコーディング装置。
前記第２デコーダは、
前記第２コードのエラー数が前記第２コードのエラー訂正能力をこえた場合に、前記第２コードのエラーを訂正せずに残りのエラーが発生していないデータに対してのみデコーディングすること、
を特徴とする請求項２１に記載のエラー訂正デコーディング装置。
前記第２デコーダは、
前記第１コードまたは前記第２コードに対するエラー訂正結果を反映して、前記第１コードまたは前記第２コードに対するエラー訂正デコーディングを順次に反復すること、
を特徴とする請求項２１に記載のエラー訂正デコーディング装置。