JPH06276178A - トリプル直交インターリーブ式エラー訂正システム - Google Patents

トリプル直交インターリーブ式エラー訂正システム

Info

Publication number
JPH06276178A
JPH06276178A JP5023369A JP2336993A JPH06276178A JP H06276178 A JPH06276178 A JP H06276178A JP 5023369 A JP5023369 A JP 5023369A JP 2336993 A JP2336993 A JP 2336993A JP H06276178 A JPH06276178 A JP H06276178A
Authority
JP
Japan
Prior art keywords
sequence
data
codewords
code
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5023369A
Other languages
English (en)
Other versions
JP3465113B2 (ja
Inventor
Don S Rhines
ダン、エス、ラインズ
William D Mccoy
ウイリアム、ディー、マッコイ
Kirk H Handley
カーク、エイチ、ハンドレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ampex Systems Corp
Raytheon Co
Original Assignee
E Systems Inc
Ampex Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Systems Inc, Ampex Systems Corp filed Critical E Systems Inc
Publication of JPH06276178A publication Critical patent/JPH06276178A/ja
Application granted granted Critical
Publication of JP3465113B2 publication Critical patent/JP3465113B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276Interleaving address generation
    • H03M13/2764Circuits therefore
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum

Landscapes

  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Radio Transmission System (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Vehicle Body Suspensions (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 伝送されるユーザデータ量の割に比較的少な
いエラー訂正記号を用いてデータ伝送におけるエラーを
検出し、訂正するためのトリプル直交インターリーブ式
エラー訂正システムを提供する。 【構成】 媒体チャンネル162により送信されるある
いは媒体チャンネルに記憶されるディジタルデータ中の
エラーの検出及び訂正のため、媒体チャンネルに供給す
る前にエンコーダ12,90,110で3回コード化さ
れ、コード化ステップの間では2つの異なるインターリ
ービングステップ16,110を実行する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、記憶装置に記憶され、
あるいは通信チャンネルを通して伝送されるディジタル
データのエラー検出・訂正システムに関し、特に記憶あ
るいは送信されるディジタルデータのエラーをトリプル
直交インターリーブ式エラー訂正コードを用いて検出
し、訂正するためのシステムに関する。
【0002】
【従来の技術】大量のディジタルデータをほぼ無エラー
で送信及び/又は記憶し、かつ受信及び/又は再生しな
ければならない用例は数多くある。例えば、社会保障情
報や企業の営業データ、財務データのようなコンピュー
タデータベース情報、並びに地震、気象データのような
衛星通信データや研究データは正確に伝送し、記憶する
ことが必須である。
【0003】ディジタルデータは、通常、「ビット」と
呼ばれる2進単位で形成され、一群のビット(通常8ビ
ット)でデータの「バイト」又は「記号」を構成する。
また、一群のバイト(通常2バイト)がデータの「ワー
ド」を構成するか、あるいは一群のバイトを配列してデ
ータの「ブロック」(28又は32バイトブロックが普
通)が形成される。これらのデータの送信、記憶、受信
及び回収時に発生する典型的なエラーには、2つのタイ
プがある。「ランダム」または分離エラーと呼ばれる第
1のタイプのエラーは単一のビットに起こり、2値から
なる2進法において一方の値がその反対の値に置換され
るものである。第2のタイプは「バースト」エラーと呼
ばれ、隣合う一連のビットが間違っているエラーであ
る。バーストタイプのエラーの長さと発生頻度は、ラン
ダムな場合もあれば、系統立っている場合もある。いず
れの場合も、これらのエラーの相対的な発生度は、総じ
て、使用する媒体又はチャンネルと相関する要素であ
る。
【0004】ディジタルデータの正確な送信もしくは記
憶及び受信もしくは再生は、データの送信又は記憶のた
めに用いられる媒体チャンネルが様々なエラー導入要因
による悪影響を受けるので、従来困難であった。例え
ば、そのようなエラーは、記憶装置又は伝送チャンネル
中の過渡的な状態(例えばノイズ)から生じる場合もあ
れば、チャンネル、記憶装置又は記録媒体の欠陥により
繰り返し発生する状態に起因する場合もある。このよう
な過渡的状態や欠陥があると、ディジタルデータが正し
く送信されなかったり、記録されなかったり、あるいは
受信や再生を確実に行うことができない場合がある。デ
ータの記憶及び伝送のアクティビティに通常に伴う伝送
エラーや記憶エラーを少なくするための方法を見出すこ
とに、これまで相当の努力が傾注されてきた。
【0005】例えば、これらのエラーをつきとめ、処置
し、訂正しかつ又は除去するためにエラー訂正コード
(ECC)を使用することが、当技術分野において周知
である。このようなエラー訂正コードは、送信又は記憶
されるデータストリームの別々の部分に周期的に付加さ
れる追加ビット又は冗長ビットよりなる。冗長ビット
は、データストリームの別個の部分に加えられてコード
ワードを形成する。エラーの発生に対処するために用い
られるこの周知の処理は、一般に「コード化(エンコー
ディング)」と呼ばれる。送信又は記憶されるデータス
トリーム中のランダムエラーは、コード化されると、周
知の数学的手段によって容易につきとめ、訂正すること
ができる。この数学的プロセスは、一般に「デコーディ
ング」と呼ばれる。デコーディングは、一般に、付加し
た冗長ビットをデータストリームの対応する部分に対す
るパリティチェックとして用いて、導入されたエラーを
検出し、訂正することを含む。
【0006】多くの異なるエラー訂正コードがあるが、
中でもリード‐ソロモン(Reed-Solomon)(R−S)コ
ード法は、おそらく、最も普及し広く用いられている記
号コード化体系であろう。本願中で使用する「記号」は
m個のビットからなる。ここで、mは2以上の数、通常
は8であり、8ビットの場合、各記号は1データバイト
に等しい。また、(N,K)R−Sコードは、ユーザデ
ータ(データワード又はコードグループ)のK個の記号
にN−K個のエラー訂正(パリティチェック又はコー
ド)記号を付加して、記号N個分の長さを有するコード
ワードを定義するコードである。これによって得られる
N記号コードワードは、そのコードワード中のデータエ
ラーの最低T個の記号を訂正することができる。ここ
で、T=(N−K)/2ある。例えば、(38,30)
R−Sコードは、38記号の長さのコードワードと30
記号の長さのデータワード(コードグループ)を有す
る。従って、8つのパリティチェック(コード)記号が
あり、これによってコードワード毎に最低4つのエラー
を訂正することが可能である。
【0007】R−Sコード化伝送用のデコーダは当技術
分野において周知である。これらのデコーダは、受け取
ったコードワードを処理し、コード記号に基づいてデー
タ記号に対してエラー検出及び訂正処理を実行して、訂
正されたコードグループを出力する。訂正後、コードワ
ードからパリティチェック(コード)記号が取り除かれ
て、訂正されたデータワード(コードグループ)が出力
される。R−Sコードは、1つのエラーを検出し、訂正
するのに2つのコード記号が必要なため、T個のエラー
しか訂正することができない。しかしながら、R−Sデ
コーダは、デコーダの検出・訂正能力を越えたというこ
と、及び出力コードグループ中に依然としてエラーがあ
るということを既知の確率の範囲内で示す能力をも具備
している。このように、R−Sデコーダは、デコーダの
エラー訂正能力を越えたときアクティブになる出力をも
含む。
【0008】このように付加されるデコーダ出力に現れ
る信号は「消去フラグ」と呼ばれ、その各フラグが依然
1つ以上のエラーを含むと思われるコードワードと対応
する。通常、これらの消去フラグはエラー中のフラグを
立てられたデータを訂正し易くするために後続のデコー
ダによって用いられる。消去フラグは、フラグを立てら
れたデータエラーを訂正するのにコード記号が1つしか
要らないので、有利である。その結果、後続のデコーダ
による消去フラグの使用によって、デコーダの訂正能力
をエラー数で最小T個から最大2T個まで増強すること
ができる。
【0009】さらに、コード化の前か後にインターリー
ビング処理を用いて、データに入り込んだエラーに対す
る保護を追加することが当技術分野で周知である。イン
ターリービングとは、システムの送信側又は記録側で行
われる、最初のデータストリーム中のディジタル情報の
連続バイトを互いに離間させる処理である。これによれ
ば、インターリービング前には隣合っていなかったディ
ジタル情報のバイトが互いに連結され、新しいビットス
トリームとして出力される。データストリームをインタ
ーリーブすると、その後のバーストエラーは最初のデー
タストリームの異なる部分から互いに連結されたバイト
に影響を及ぼすことになるため、最初のデータストリー
ム中のディジタル情報の連続バイトはバーストエラーに
よる悪影響を受けにくくなる。その後のデインターリー
ビング処理において、バーストエラーは、効果的に分解
され、バーストエラーの部分以外の場所から損なわれて
いないデータをインターリーブしてビットストリームを
形成することによって1つずつ訂正される。
【0010】従来技術には、エラー訂正コード化システ
ムとインターリービングシステムを共に組み合わせて用
いることによりデータ送信及び記憶動作時に生じるラン
ダムエラー及びバーストエラーに対する保護を強化する
ことが開示されている。例えば、Deng等は、IEEE Trans
actions on Communications, Vol. Com-35, No. 7, Jul
y 1987に発表された 「Reliability and Throughput Ana
lysis」と題する論文において、デュアルインターリーブ
式エラー訂正システムを記載している。Deng等のシステ
ムを実施する場合、連結コードのコード化は3ステップ
によって行われる。この3ステップ法は、上記論文の図
1にブロック図で示されている(本願においてもそのま
ま図1として引用した)。まず、固定ビット数のデータ
メッセージを、第1の外側エンコーディングシステムに
よってコードワードの形にコード化する。次に、そのコ
ードワードをインターリーブし、インターリービング
後、第2の内側エンコーディングシステムによってコー
ド化し、媒体チャンネルによる送信又は記憶のために出
力する。このようなインターリーブ式のコーディングシ
ステムは、クロスインターリーブ式コーディングシステ
ムとも呼ばれ、主として、外側及び内側コード化システ
ム用のR−Sコードと共に使用されてきた。図1に示す
ようなシステムは当技術分野では周知であり、一般に、
CIRC(Cross-Interleaved Reed-Solomon Code )と
いう略語で呼称されている。
【0011】多数のコード化ステップと多数のインター
リービングステップを別々にあるいは組み合わせて用い
ることによりエラー検出・訂正能力を改善することがい
くつかの特許公報に開示されている。例えば、McDonald
等に交付された米国特許第3,786,439号及び日
本国特許第55−35562号は、簡単なトリプルコー
ド化方式の一例と見なすことができる。McDonald等への
特許には、第1のエンコーダがデータストリームのセグ
メントを処理し、第2のエンコーダがコード化されたそ
れらのセグメントのグループを処理し、第3のエンコー
ダがそれらのコード化されたグループを処理するように
したトリプルコード化方式が開示されている。上記日本
国特許においては、2つのエラー訂正コードをデータス
トリームの一部分に付加し、このデュアルコード化によ
りコードが付加されたデータストリームを、第3のエン
コーダによってさらにコード化し、第3のコードを付加
した後、出力する。 Machadoに交付された米国特許第
4,730,321号及び Deodharに交付された米国特
許第4,567,594号は、簡単なトリプルインター
リービング方式の一例と見なすことができる。コード化
ステップ及びインターリービングステップを多数用いる
ことによって、データの送信及び記憶時に生じるランダ
ムタイプ及びバーストタイプのエラーの検出・訂正能力
が改善される。
【0012】コード化かつ又はインターリーブされたデ
ータストリームを出力する前に、媒体チャンネルエンコ
ーダを用いてデータストリームを処理し、通常何らかの
伝送媒体又は記録媒体(例えばディジタルテープレコー
ダ)を用いることにより導入されるエラーを処置するこ
とが、当技術分野において周知である。媒体チャンネル
コード化方式は、典型的には、データ順番付けエラーを
防ぐためのランレングス制限コードを用いるものであ
る。このような媒体チャンネルコード化方式で当技術分
野において周知の広く用いられている方式の1つに、Mi
llerに交付された再発行米国特許第31,311号に記
載されているミラー平方コード化法がある。従来のミラ
ー平方デコーダは、媒体チャンネルエンコーダでコード
化されたデータストリームを出力のために単に変換する
(デコードする)ものである。
【0013】
【発明が解決しようとする課題】これらの従来技術のラ
ンレングス制限型媒体チャンネルデコーダには、デコー
ドされたデータストリームが媒体チャンネルにより導入
されるエラーについてはチェックされないという欠点が
ある。従って、それらのエラーはチェックされないまま
次のデコーディング及びデインターリービングのステッ
プへ通されることになる。次段のエラー訂正デコーダに
は固有の制約があるため、媒体チャンネルによって導入
され、チェックされないそれらのデータエラーは検出さ
れない可能性があり、たとえ検出されても、訂正されな
いおそれがある。
【0014】要するに、データに付加するエラー訂正コ
ード記号が多ければ多いほど、システムがデータに含ま
れるエラーを検出し、訂正する能力はより正確になる。
しかしながら、CIRC方式のような多重コード化方式
に伴う最も大きな欠点は、コード化ステップ毎に冗長記
号がデータストリームに付加され、それらの記号が本来
ならばもっぱらユーザデータのために使用されるはずの
空間を占めてしまうことである。エラー訂正・方式の最
新の技術水準によっても、もっぱらエラー検出・訂正の
ために付加される記号の数を最小限に抑えつつ大量のデ
ィジタルデータを伝送又は記憶のために正確に処理する
技術的な方式は得られていない。
【0015】
【課題を解決するための手段】本発明によれば、伝送さ
れるユーザデータ量の割に比較的少ないエラー訂正記号
を用いてデータ伝送におけるエラーを検出し、訂正する
ためのトリプル直交インターリーブ式エラー訂正システ
ムが得られる。広義に言うと、本発明は、送信又は記憶
するデータストリームを第1のエラー訂正エンコーダに
よりコード化して一連のコードワードを形成する。これ
らのコードワードはインターリーバに入力され、そこで
直交方向にインターリーブされる(直交インターリーブ
される)。次に、第2のエラー訂正エンコーダによって
一連のコードワードをコード化する。コードワードは第
2のインターリーバによってさらに処理された後、第3
のエラー訂正エンコーダによってコード化される。この
ようにトリプル直交インターリーブによりコード化され
たデータは、選択された媒体チャンネルを通じて送信又
は記憶することが可能な状態となる。システムの受信又
はプレイバック(再生)側では、データが媒体チャンネ
ルから回収され、送信又は記憶側と対応する一連のデコ
ーダ及びデインターリーバにより送信又は記憶と逆の順
序で処理されることによって、ユーザデータストリーム
が再生され、エラーがあれば訂正される。
【0016】特に、送信又は記憶しようとするデータス
トリームは本発明のエラー訂正システムに入力され、生
データを1グループにつきK個の記号からなる一連のコ
ードグループに分割する第1のエラー訂正エンコーダに
よってまず処理される。なお、各記号は8データビット
(1バイト)からなる。第1のエンコーダは、記号長K
(記号K個分の長さ)の付随のコードグループに付加さ
れて記号長N(記号N個分の長さ)のコードワードを形
成する第1のエラー訂正記号(C3)を生成する。各コ
ードワードについて生成されるこのC3エラー訂正記号
は、誤って送信又は記憶される記号を最大T個まで訂正
することができる。ただし、T=(N−K)/2であ
る。
【0017】C3エラー訂正記号を付加された後、これ
らの生成されたコードワードは、第1の一連の二次元
「データ平面」として外側インターリーバの列に記憶さ
れる。このように、外側インターリーバの各列は、C3
でコード化された記号長Nのコードワード整数個からな
り、各列の各行には整数個の個別データ記号又は訂正記
号が入る。
【0018】次のエラー訂正記号(C2記号と称する)
を生成する前に、第1の一連のデータ平面の行を外側イ
ンターリーバにより直交方向にシャッフルして、第2の
一連のデータ平面を生成する。このようにしてインター
リービングすると、データを非常に大きいバーストタイ
プのエラーによる消失に対して保護することができる。
この直交シャッフリング処理の間、各行は第2の一連の
データ平面上でその行位置を保つことが望ましい。例え
ば、第1の一連のデータ平面の最初のデータ平面の最初
の行をシャッフルする場合、その最初の行は、第2の
(シャッフルされた)一連のデータ平面中の指示された
行先データ平面において最初の行位置を占めるようにす
る。
【0019】外側インターリーバによる直交インターリ
ーングの後、外側インターリーバからコードワードの列
が出力され、第2のエラー訂正エンコーダにより処理さ
れ、この処理によって第2のエラー訂正記号(C2)が
直交方向にインターリーブされた各コードワードに付加
される。次に、C2コード化コードワードは、第2の
(内側)インターリーバのデータ平面の列に書込まれ
る。その後、C2コード化コードワードに対してインタ
ーリービング処理を実行するために、内側インターリー
バのデータ平面の行が逐次出力される。この第2のイン
ターリービングステップによって、適度の長さのバース
トタイプのエラーに対する保護が得られる。
【0020】内側インターリーバによるインターリービ
ングの後、第3のエラー訂正エンコーダによって第2の
一連のデータ平面中の記号の行がコードワードとして処
理される。この処理を通じて、第3のエラー訂正記号
(C1)が記号の行に対して他のコード記号を横切る方
向に付加されて、C1コード化コードワードからなる最
終の一連のデータ平面が生成される。次に、C1により
コード化されたデータは、媒体チャンネルによる送信又
は記録ステップに送られる。
【0021】媒体チャンネルへの入力前に、ミラー平方
コードのようなランレングス制限コードを用いて最終の
一連のデータ平面をさらにコード化することにより、エ
ラー検出訂正能力をさらに強化することができる。ラン
レングス制限エンコーダを使用する場合は、受信又はプ
レイバック側でも対応するデコーダを使用しなければな
らない。本発明において使用するデコーダは、媒体チャ
ンネルによってデータストリームに導入されたデータ順
序違反(S.V)の発生を知らせるフラグを生成する改
良されたミラー平方デコーダである。これらの違反フラ
グは、データストリーム中のエラーの一層の検出・訂正
を支援するために、受信側又はプレイバック側のデコー
ダによって消去フラグとして用いられる。
【0022】受信側又はプレイバック側では、第1のエ
ラー訂正デコーダがC1コード化コードワード、及び媒
体チャンネル順序違反フラグが生成されていればそれら
のフラグを受け取り、訂正可能なエラーを含むデータ記
号があれば、それらを訂正し、C1コード記号を取り除
く。順序違反フラグを用いると、C1デコーダは、フラ
グを立てられたエラーを訂正するのに、前に検出された
なかったエラーの訂正に必要な2つに対して、C1コー
ド記号を1つだけ使用すればよい。受信又はプレイバッ
クされたコードワードに含まれ、検出されたエラーがC
1デコーダによって全て訂正される訳ではない。しかし
ながら、C1デコーダによって検出された訂正不可能な
エラー毎に、依然として1つ以上の未訂正エラーを含む
各行の位置を指示するC1エラーフラグが出力される。
その後、順序違反フラグとC1エラーフラグは論理的に
結合されて、C1デコーダによって訂正されなかったデ
ータ中のエラーをより詳細かつ正確に指摘する(フラグ
を立てる)ためのC1・S.V.記号正確エラーフラグ
が生成される。
【0023】C1のデコードされたコードワード(C1
コードグループ)は、次いでC1・S.V.エラーフラ
グと共にデータ平面として内側デインターリーバの行に
書込まれる。内側デインターリーバは、データの列を順
次出力することによってデータをデインターリーブす
る。ここで実行されるデインターリーブ(デインターリ
ービング)は、システムの送信側の内側インターリーバ
によって行われるインターリーブの逆である。ここで
は、C1のデコードされたコードワード(C1コードグ
ループ)の列が、C2及びC3のエラー訂正記号が送信
/記録側のC2エンコーダからのデータ出力に対応する
順序で正しいC2コードグループに付加されるようにし
て出力される。また、各出力列には、C1デコーダによ
って訂正されなかったエラーを含む各列中の位置(行の
場所)を指示するデインターリーブされたC1・S.
V.エラーフラグも付加される。
【0024】その後、データはC2コード記号及びC1
・S.V.エラーフラグを用いてできる限り多くのエラ
ーを検出し、訂正するC2デコーダによって処理され
る。次に、C2デコーダはコードワードからC2コード
記号を取り除き、C3コードグループを出力する。フラ
グを立てられたエラーの訂正はコード記号が1つしか要
らないので、C2デコーダによって訂正可能なエラーの
範囲がC1・S.V.エラーフラグにより拡大される。
フラグを立てられたエラー又は検出されたC2エラーが
C2デコーダによって訂正されなかった場合は、検出さ
れても訂正されなかったエラーを含む列又はコードワー
ドを指定するためのC2エラーフラグが出力される。次
に、これらのC1・S.V.エラーフラグとC2エラー
フラグが論理的に結合されて、次のC3デコーダのため
に依然エラー状態にある記号を指示するC1・C2記号
正確フラグを生成する。
【0025】次に、デコードされたC2コードワード
(C2コードグループ)は、C1・C2記号正確フラグ
と共に、外側デインターリーバの列に一連のデータ平面
として書込まれる。その後、外側デインターリーバは、
直交方向にインターリーブされた一連のデータ平面の行
をアンシャッフルして、送信/記録側の外側インターリ
ーバの第1の一連のデータ平面に対応するデータ平面を
生成する。外側デインターリーバによりデインターリブ
されたデータ平面に記憶されたデコードされたC2コー
ドワード(C2コードグループ)は、付加されたC3エ
ラー訂正記号と共に列によってC3デコーダに順次出力
される。
【0026】内側デインターリーバによってデインター
リーブされたアレイの各列がC3デコーダによって処理
される際、検出されたが訂正されなかったエラーを含む
C3コードワード中の各記号を確認するために、C1・
C2記号正確エラーフラグもまた読まれる。その後、C
3デコーダは、データに含まれたエラーをできるだけ多
く検出すると共に訂正し、コードワードからC3コード
記号を取り除き、最初に送信/記録側でC3エンコーダ
に入力された元のユーザデータ記号(データストリー
ム)に完全にではなくともほぼ正確に対応するデータス
トリームを出力する。
【0027】媒体チャンネルS.V.フラグ、C1・
S.V.フラグ及びC1・C2フラグを用いる本発明の
トリプル直交インターリーブ式エラー訂正法によれば、
各エラー訂正デコーダが1つのコード記号を用いてエラ
ー訂正を行うことができるよう効果的に消去フラグを利
用するので、訂正可能なデータ記号の範囲がT個から2
T個へ最大限に拡大される。このようにして、システム
から出力される訂正後のデータストリームは、ほとんど
無エラーとなる。C3デコーディング及び訂正処理後に
エラーを含む記号があれば、必要に応じてさらに処理す
るために、例えばC3デコーダによってフラグを立てる
ことができる。
【0028】媒体チャンネルを介して記憶あるいは送信
されるデータストリームの品質及び正確度は、本発明の
トリプル直交インターリーブ式エラー訂正システムに結
合した書込み時読出し(記録時再生)回路を用いること
によってさらに改善される。書込み時読出し回路を用い
るた構成では、トリプル直交インターリービングにより
コード化されたデータ平面のシーケンスが、媒体チャン
ネルに書込まれるに従って直ちに読出されて、デコード
され、C1及びC2エラーフラグの数がカウントされ
る。カウントしたフラグの数が送信又は再生劣化のため
の余裕を確保するために設定された所定のスレッショル
ドレベルを越えると、書込み時読出し回路は、送信側又
は記録側をエラー状態のデータを再読取り、再コード化
及び再送信又は再記録するようトリガすることによって
エラーを含むデータブロックを媒体チャンネルに再び書
込ませる。
【0029】以下、本発明のトリプル直交インターリー
ブ式エラー訂正システムを添付図面を参照しつつ実施例
により詳細に説明する。
【0030】
【実施例】図1には、従来技術によるデュアル(二重)
インターリーブ式エラー訂正システムが示されている。
デュアルインターリーブ式エラー訂正システムを実施す
る場合、送信又は記録側の連結コードのコード化は3ス
テップで行われる。まず、固定ビット数のデータメッセ
ージが第1の外側エンコーダ2によってコードワードに
コード化される。コードワードは次いでインターリーバ
4によってインターリーブされる。最後に、コードワー
ドは第2の内側エンコーダ6によってコード化され、送
信又は記憶用の媒体チャンネル8を介して送り出され
る。受信又は再生側では、データを媒体チャンネル8か
ら受信し、送信又は記録側と相補関係をなす3ステップ
の順序で対応するデコーディングステップ及びデインタ
ーリービングステップを実行することによって、送信デ
ータのデコーディングが行われる。このようなインター
リーブ式コード化システムは、主として、外側及び内側
エンコーディングシステム及びデコーディングシステム
のためのR−Sコード体系と共に使用され、クロスイン
ターリーブ式リード‐ソロモンコード化システム(CI
RC)と呼ばれる。エラー検出・訂正コード化(及びデ
コーディング)プロセス並びに回路は、当技術分野にお
いて周知である。
【0031】(N,K)R−Sエンコーダは、K個の記
号からなるコードグループを受け取った後、N−K個の
エラー訂正コード記号を計算して付加し、記号長Nのコ
ードワードを生成する。コード記号は、 Deodharに交付
された米国特許第4,567,594号に記載されてい
るような指定された生成プログラム(コード化)多項式
及びガロア体を用いて周知の方法により生成される。コ
ード記号を付加することによって、コードワード中のT
個のエラーを検出し、訂正する能力が得られる。ここ
で、T=(N−K)/2である。本願中で説明するよう
に、消去フラグを用いるならば、T個より多くの(最大
2T個まで)エラーを訂正することが可能である。
【0032】次に、図2、22及び23には、本発明の
トリプル直交インターリーブ式エラー訂正システムのい
くつかの実施例のブロック図が示されている。図23
は、データに含まれるエラーに対して最大限の保護及び
訂正能力を確保することが可能な本発明の実施例を示
す。図示の各システムは、それぞれの図の上部に示す送
信又は記録側と、下部に示す受信又は再生側よりなる。
各システムの送信又は記録側と受信又は再生側との間の
通信は、各図の右側に示す媒体チャンネルを介して行わ
れる。データ伝送にエラーを入り込ませるのは、通常、
この媒体チャンネルである。
【0033】図2に詳細に示すように、送信又は記憶し
ようとするユーザデータは、ライン10上のデータソー
スからシステムの送信/記録側に供給される。ユーザデ
ータは、一般に、並列フォーマットで受け取られる8ビ
ット記号のストリームである。しかしながら、このシス
テムは例えば直列フォーマットのような他のフォーマッ
トをも受け取り、処理することができるということが理
解できよう。
【0034】システムの送信/記録側においては、3つ
の直交方向にインターリーブされたエラー訂正コード
(C3、C2及びC1)の集合が計算され、ユーザデー
タに付加される。これらの3つのエラー訂正コードは記
号フォーマットになっており、ユーザデータ記号のグル
ープ又はシステムにより形成される他のコードグループ
に付加されて、コードワードを形成する。各エラー訂正
コード記号は、各グループ中のユーザデータ記号及び特
定のコーディング多項式を用いて周知の方法に基づき唯
一のコード記号を生成するエンコーダによって生成され
る。
【0035】送信又は記憶のためにライン10を介して
入力されるユーザデータ記号ストリームは、まず、外側
エンコーダ12によって記号フォーマットの所定量のユ
ーザデータを各々含むユーザコードグループのシーケン
スに分けられる。ユーザデータの各コードグループの記
号数で表した長さは、システムにより決定、設定され、
エンコーダ12にプログラムすることもできる。
【0036】次に、ユーザデータシーケンス中の各ユー
ザデータコードグループは、ユーザデータコードグルー
プに付加してC3コード化コードワードを生成する1つ
以上の記号の形の第1のエラー訂正コード(以下C3コ
ードと称する)を計算する外側エンコーダ12によって
処理される。外側エンコーダ12は(N,K)リード‐
ソロモンエンコーダであることが好ましいが、ユーザデ
ータ記号の部分集合(コードグループ)に基づいてエラ
ー検出・訂正記号を生成し、付加するものであれば、他
のどのようなエンコーディングシステム又は装置であっ
てもよい。
【0037】ライン14上の外側(C3)エンコーダ1
2からの出力は、C3コード化コードワード(ユーザコ
ードグループ+C3コード記号)のシーケンスよりな
る。ライン14上のC3コードワードのシーケンスは、
外側インターリーバ16の二次元メモリアレイに第1の
一連のデータ平面として記憶される。各データ平面は、
各々n個の要素又は行を含むm個の列よりなる。もちろ
ん、アレイの各列中の要素数を表す“n”とコードワー
ド中の記号数を表す“N”とは必ずしも同じ数を表すと
はかぎらないということが理解できよう。ただし、本発
明の好ましい実施例においては、コードワード中の記号
数“N”は行数“n”に等しい。従って、C3コードワ
ードのシーケンスは、相続くデータ平面の隣の列に1列
につき1コードワードずつ順次書込まれる。ここで、例
えば、各々15記号を有する20のコードワードを含む
コードシーケンス、及び各々10列(m=10)と15
行(n=15)を有する2つのデータ平面を記憶するメ
モリエリア(記憶領域)を考えてみる。この例では、シ
ーケンス中の最初の10コードワードは、第1のデータ
平面の10列に1行につき1記号ずつ、1列につき15
記号(1コードワード)ずつ書込まれ、第2の10コー
ドワードも第2のデータ平面の10列に同様にして書込
まれる。
【0038】インターリーバ16によって行われる記憶
処理を図3を参照しつつ説明する。図示の外側インター
リーバ16は、各々多数の列18及び行20よりなる一
連の3つのデータ平面を有する。各列18の行20に
は、ユーザデータ記号22及びこれに付加されたC3エ
ラー訂正コード記号24を含む。シーケンス中の最初の
C3コードワードは第1のデータ平面28の最初の列に
記憶される。C3コード化コードワードのシーケンスに
おける次のC3コードワードは、同様にして第1のデー
タ平面28の残りの列18に左から右へ順次記憶され
る。このようにして第1のデータ平面28にC3コード
ワードが一杯に書込まれたならば、外側インターリーバ
16は、隣りのデータ平面30及びさらにその隣りのデ
ータ平面32に移って、後続のC3コードワードを順次
記憶する。
【0039】図2の外側インターリーバ16の目的は、
記憶された一連のデータ平面の行を直交方向にシャッフ
ル(インターリーブ)して第2の一連のデータ平面を生
成することにある。このようにインターリービングする
と、隣合っていないコードワードを連結しかつ隣合った
コードワードを大きく離間させることによって非常に大
きいバーストタイプのエラーに対する保護効果が得られ
る。この直交インターリービング処理については、以下
に図4及び5を参照しつつ詳細に説明する。
【0040】図4に示すデータ平面は、ユーザデータ記
号の複数の行、及びC3コード化ステップ時に生成され
たC3コード記号の複数の行よりなる。これらのデータ
平面には、直交行シャッフリング処理の説明をより容易
にし、はっきり分かるようにするために、赤、青及び緑
の色が割り当てられている。赤のデータ平面40の行
は、順にR1、R2、..、Rnとラベル付けされてい
る。青のデータ平面(Bn)42の行及び緑のデータ平
面(Gn)44の行についても同様である。C3パリテ
ィ記号とデータ記号はインターリーバ16によって同等
に扱われるので、エラー訂正コード記号の行はユーザデ
ータ記号行の後に続けてラベル付けされている。
【0041】データ平面中の行の直交インターリービン
グは、行を1つのデータ平面内でシャッフルする(平面
内シャッフル)のではなく、データ平面間でシャッフル
する(平面間シャッフル)行シャッフルインターリーブ
処理によりインターリーバ16によって行われる。外側
インターリーバ16のルックアップテーブルに記憶され
る所定の平面間シャッフリングアルゴリズムに従って、
データ平面の個別の行が選択され、別の所定のデータ平
面に移動され、その平面のある行と置換される。
【0042】この平面間シャッフリング処理によって新
しい(第2の)一連のデータ平面が生成され(図5参
照)、これらの新しい各データ平面は第1の一連のデー
タ平面の中の複数のデータ平面から様々な深さで取り込
まれた記号の行よりなる。従って、新しい複数のデータ
平面の中の各平面は図4の平面から直交方向にインター
リーブされており、赤、緑及び/又は青の行が混在す
る。ここで、「直交インターリービング」という用語
は、行がシャッフルされる(平面間で)z軸がそれらの
行が取り出される各データ平面と同一平面内にあるx−
y平面に対して直交するので、このシャッフリングアル
ゴリズムを説明するために使用されている。
【0043】本発明による平面間直交シャッフリングア
ルゴリズムの好ましい実施例においては、シャッフルさ
れる各行は新しい複数のデータ平面への転送後も同じ行
位置に保たれる。この点は図5に最もよく示されてお
り、図5では、図4の第1の一連の赤、青及び緑のデー
タ平面(各々符号40、42及び44で示す)は、イン
ターリーバ16によって実行される平面間直交シャッフ
リングの後の状態が示されている。図5の第1のデータ
平面46(赤のデータ平面40に対応する第2の一連の
データ平面)は、図4の各データ平面から取り出された
行よりなる。図から明らかなように、シャッフル後の各
行は、シャッフル前と同じ行位置を維持している。例え
ば、直交シャッフルされた後のデータ平面46における
2番目の行48には、青のデータ平面42の2番目の行
B2が入っている。同様に、6番目の行50には、緑の
データ平面44の6番目の行G6が入っている。このシ
ャッフリングアルゴリズムに基づく同様のシャッフリン
グはC3コード記号が入った行についても実行され、そ
のため、コード記号は、直交インターリービング後もデ
ータ平面の下部に保たれる。
【0044】図6に示すデータ立方体(データキュー
ブ)52は、行位置を維持する特定の平面間シャッフリ
ングアルゴリズムを示している。他のシャッフリングア
ルゴリズムを用いることが可能なことはもちろんであ
る。データキューブ52は、インターリーバ16におけ
るデータ平面のシーケンスを表す複数のデータ平面が入
っており、この図には図4の赤(40)、青(42)及
び緑(44)のデータ平面に対応する最初の3つのみが
示されている。また、選択されたデータ平面の行をデー
タキューブ52の全体にわたって分散させるためのシャ
ッフリングシーケンス又はアルゴリズムを表す対角面5
4も示されている。図示のように、対角面54は、最初
の(赤の)データ平面40の行の分散を示す。従って、
データキューブ52の前面上辺56にある最初の行(R
1)は、シャッフリング後も最初のデータ平面の最初の
行として残る。しかしながら、最初のデータ平面の最後
の行(Rn)は、対角面54によって直交方向にシャッ
フルされて、データキューブ52の後面下辺58で最後
のデータ平面の最後の行となる。対角面54による他の
データ平面(青のデータ平面42、緑のデータ平面44
等)からの行の分散は、破線の対角面54′(緑のデー
タ平面44の分散を示す)で示すように、後続の各デー
タ平面の行を分散する際に単にデータ平面毎に対角面を
順に後方にずらすだけでデータキューブ上に表すことが
できる。
【0045】インターリーバ16によって実行される行
シャッフリングアルゴリズムは、バーストエラーに対し
て利用可能な保護を最適化するために、選択された媒体
チャンネルに従ってインターリーバにプログラムされ
る。例えば、媒体チャンネルが長さx(xは物理空間又
は時間)のバーストエラーの影響を受けやすいとする
と、このシャッフリングアルゴリズムは列中の隣合う記
号を少なくともxの距離だけ離間させる。この離間によ
れば、xより短いバーストエラーは、エラーの外部から
損なわれていないデータをデータストリームの形にイン
ターリーブした後にデコーダによって訂正することがで
きるので、データに悪影響を及ぼすことがない。
【0046】以上、シャッフルされる行の相対的位置
(行位置)を保ちつつ平面間シャッフリングを行うため
の直交インターリービングアルゴリズムを説明したが、
これ以外の平面間シャッフリングアルゴリズムを用いて
もよいことが理解されるであろう。例えば、アルゴリズ
ムは、疑似ランダム的な方法、あるいは所与の数学的シ
ーケンスによって定義される他の方法により平面間シャ
ッフリングを行うものであってもよい。シャッフリング
アルゴリズムを選択する際には、選択された媒体チャン
ネルの使用によって生じる予想されたタイプのバースト
エラーに対して保護を確保するのに十分な空間的、時間
的な間隔をコードワードに与えられるようなインターリ
ービングアルゴリズムを選択することが重要である。
【0047】次に、図7には、本発明の外側インターリ
ーバ16に使用されているものと同様のインターリーバ
回路のブロック図が示されている。図示のインターリー
バ回路には、平面間直交シャッフリングに必要な複数の
データ平面にコードワードのシーケンスを記憶するため
に必要なm列とn行からなるj個の二次元アレイ用の記
憶領域としてランダムアクセスメモリ(RAM)アレイ
60(1)〜60(j)が設けられている。これらの各
メモリアレイ60は、アドレスバス62及びデータバス
64に接続されている。アドレスバス62は各アレイ6
0のアドレスポート66に結合され、データバス64は
各アレイ60の入出力ポート68に接続されている。
【0048】書込みマルチプレクサ70は、C3エンコ
ーダ12(図2)からライン14を介してC3コード化
コードワードのシーケンスを受け取り、それらの個別の
コードワードを書込みアドレスカウンタ72及び読出し
/書込み制御回路74によって逐次生成されるメモリア
ドレスに基づいて選択されたメモリアレイ60に書込
む。選択されたメモリアレイ60の入出力ポート68
は、読出し/書込み制御回路74の動作に従い書込みア
ドレスカウンタ72からアドレスバス62に供給される
信号によって能動化される。典型的な場合について言う
と、書込みアドレスカウンタ72は、入力されるコード
ワードのシーケンスを、第1のアレイ60(1)から始
めて最後のアレイ60(j)が満たされるまで、各メモ
リアレイ60の隣接する列に順次記憶させる。
【0049】インターリーバ回路(図7)から直交方向
にインターリーブされたコードワードを出力するため、
ルックアップテーブル78及び読出し/書込み制御回路
74に接続された読出しアドレスカウンタ76が第1の
読出しアドレスのシーケンスを順次生成する。これらの
アドレスは、ルックアップテーブル78の内容への順次
アクセスを行わせ、読出し/書込み制御回路74により
第2のアドレスのシーケンスをアドレスバス62を介し
てメモリアレイ60に供給させる。アドレスバス62上
に生じたアドレスは、選択されたメモリアレイ60をし
てそれらのアレイ中の列にアクセスさせ、そこに記憶さ
れているコードワードをデータバス64に出力させる。
本発明のこの実施例においては、インターリーバは行位
置維持ルックアップ(索引)アルゴリズムを使用し、C
3によりコード化され、直交方向にシャッフルされたコ
ードワードが、シャッフルされた各コードグループの終
りにC3コード記号が付加された形で出力される。他の
実施例においては、C3コード記号は出力コードワード
に全体的に分配される。
【0050】第1のシーケンスによってアクセスされ、
メモリアレイ60に出力された第2の読出しアドレスの
シーケンスは、選択された媒体チャンネルで予測される
長さのバーストエラーに対する保護が確保されるよう最
適選択された直交平面間シャッフリングシーケンスを実
行する所定の順序でルックアップテーブル78にプログ
ラムすることもできる。メモリアレイ60からの第2の
読出しアドレスのシーケンスによってアクセスされた直
交シャッフルされたコードワードのシーケンスは、読出
しマルチプレクサ80を介してライン82上に出力され
る。もちろん、ルックアップテーブルは必ずしも行位置
維持アルゴリズムを使う必要はなく、例えば列シャッフ
リングのような他の適切なシャッフリングアルゴリズム
を用いてバーストエラーに対する保護を得ることも可能
であるということが理解できよう。
【0051】アービトレーション論理回路84は、制御
線85、86及び88をそれぞれ介して書込みマルチプ
レクサ70、読出しマルチプレクサ80及び読出し/書
込み制御回路74のスイッチングを制御する。アービト
レーション論理回路84は、書込みアドレスカウンタ7
2及び読出しアドレスカウンタ76にも結合されてい
る。アービトレーション論理回路84は、書込みアドレ
スカウンタ72及びルックアップテーブル78により選
択された読出し及び書込みアドレスによって同じメモリ
アレイ60中の同じアドレスが同時にアクセスされるこ
とを確実に防止するべく動作する。これは、複数のメモ
リアレイ60を、データを書込み、読出すためにアービ
トレーション論理回路84によって選択的にアクセスさ
れる2つのデータバッファとして構成することにより達
成することができる。例えば、第1のデータバッファの
メモリアレイに入って来るコードワードが順次書込まれ
るにつれて、前にデータが書込まれた第2のバッファの
メモリアレイが、直交インターリービング処理を達成す
るようルックアップテーブルシーケンスに従って読出さ
れ、出力される。この第2のバッファから完全にデータ
が読出されたならば、インターリーバ回路は、次のコー
ドワードシーケンスを受け取り、第2のバッファ中の直
交インターリーブ出力されたデータの上にオーバーライ
トするよう動作する。これと同時に、アービトレーショ
ン論理回路84は、前に第1のバッファに記憶されたコ
ードワードのシーケンスを読出し、直交インターリーブ
状に出力する。
【0052】図2に戻って、外側インターリーバ16に
よって直交方向にインターリーブされたC3コード化コ
ードワードはライン82上に出力され、中間エラー訂正
エンコーダ90に入力される。直交方向にシャッフルさ
れたC3コード化コードワードのシーケンスは中間エラ
ー訂正エンコーダ90に入力されて、個別のコードグル
ープに分割され、C2コード化コードワードを生成する
ために各コードグループに付加される1つ又は2つ以上
の記号の形の第2のエラー訂正コード(以下C2コード
と称する)を計算するべく処理される。外側インターリ
ーバ16が行位置維持平面間シャッフリングアルゴリズ
ムを使用し、かつ分割後のC2コードグループがC3コ
ードワードと長さにおいて等しい場合は、C2コード記
号とC3コード記号はC2によりコード化された各コー
ドワードの終りにおいて互いに隣接する(図10参
照)。C2コード化コードワードのシーケンスは中間エ
ンコーダ90からライン100上に出力される。
【0053】上記のようなコード化は、外側エンコーダ
16によって得られる保護に加えて、ランダムエラー及
びバーストエラーに対する保護をさらに強化する。中間
のエンコーダ90は(N,K)リード‐ソロモンエンコ
ーダであることが好ましいが、エラー検出訂正記号を生
成し、付加するものであれば他のどのようなエンコーデ
ィングシステム又は装置であってもよい。しかしなが
ら、中間エラー訂正エンコーダ90は、外側エラー訂正
エンコーダ16と同じコードタイプあるいは同じコード
化多項式を用いる必要はない。
【0054】コード化後、C2コード化コードワードの
シーケンス(シャッフル後のユーザデータコードグルー
プ、シャッフル後のC3コード記号及びC2コード記号
を含む)は、ライン100を介して内側インターリーバ
110へ出力される。内側インターリーバ110は、図
7に示す外側インターリーバ16と同様の2バッファ切
換え法を用いるが、インターリーバ回路は変更形になっ
ている。内側インターリーバ110の回路の概略ブロッ
ク図を図8及び9に示す。図示のインターリーバ110
は、入力されるC2コード化コードワードと出力される
インターリーブ後のC2コード化コードワードを同時に
扱うように構成されている。
【0055】図8に示すように、インターリーバ110
には、ライン100を介して入力されるC2コード化コ
ードワードのシーケンスを記憶するためのデータバッフ
ァ112(a)及び112(b)が設けられている。こ
れらのデータバッファ112(a)及び112(b)
は、図3、4、5及び6に示すようなデータ平面を1つ
保持するのに十分な大きさのアレイフォーマット(m列
×n行)に構成されたランダムアクセスメモリ(RA
M)である。バッファ112(a)及び112(b)
は、C2コード化コードワードをインターリーブして入
力すると同時に出力するためにインターリーバによって
使用される。
【0056】入力/書込みマルチプレクサ114は、入
力されたC2コード化コードワードをライン100から
データバス116を介して一方のバッファ、例えばバッ
ファ112(a)に記憶させ、これと同時に、出力/読
出しマルチプレクサ118は、第2のバッファ、例えば
バッファ112(b)からインターリーブされたデータ
を取り出して、ライン120に出力する。このようなデ
ュアル(二重)バッファインターリーブシステムにおけ
る読出し/書込みは、アドレスジェネレータ124
(a)及び124(b)よりライン122を介して供給
される読出し/書込み制御信号によって制御される。書
込み機能によってバッファ112(a)に新しいコード
ワードが一杯に書き込まれ、読出し機能によってバッフ
ァ112(b)が空になると、読出し/書込み制御信号
は、次のコードワードのシーケンスをバッファに112
(b)に記憶させ、その間既にバッファに112(a)
記憶されているコードワードをインターリーブ状に出力
させるよう切換わる。
【0057】上に述べたように、コードワード記憶及び
インターリービング処理は、各々バッファ112(a)
及び112(b)に接続されたアドレスジェネレータ1
24(a)及び124(b)の出力によって制御され
る。各アドレスジェネレータ124は、読出し/書込み
ライン122及び列アドレス線128と行アドレス線1
30よりなるアドレスバス126を介してそれぞれ対応
するバッファ112に接続されている。
【0058】図9に示すように、アドレスジェネレータ
124は2つのカウンタ132及び134で構成されて
いる。列カウンタ132は、モジュロ“m”をカウント
して、バッファ112用の列アドレスを生成する。行カ
ウンタ134は、モジュロ“n”をカウントして、バッ
ファ112用の行アドレスを生成する。このように、ア
ドレスカウンタは、コードワード中の個別の記号の記憶
及び検索のために、バッファ112に記憶されたデータ
平面中の全ての記憶場所にアクセスすることができる。
【0059】図8及び9に示すように、バッファ112
中のデータ記憶場所へのアクセスは、書込みマルチプレ
クサ114からライン136を介してアドレスジェネレ
ータ124に供給される制御信号によって制御される。
この制御信号が論理ロー(低)のとき、アドレスジェネ
レータ124の行カウンタ134は動作可能にされて、
行アドレスを連続してインクリメントする。列カウンタ
132は、行カウンタがその終端計数値(n)に達する
たびに動作可能にされて、列アドレスをインクリメント
する。アドレスジェネレータ124にローの制御信号が
供給されると、対応するバッファ112が書込みモード
となり、これによって入って来るC2コード化コードワ
ードの入力及び記憶が可能になる。逆に、マルチプレク
サ114からの制御信号が論理ハイ(高)の時は、列カ
ウンタ132が連続してインクリメントされ、行カウン
タ134は、列カウンタがその終端計数値(m)に達す
るたびにインクリメントされる。アドレスジェネレータ
124にハイの制御信号が供給されると、対応するバッ
ファ112が読取りモードになり、これによってC2コ
ード化コードワードのインターリーブした状態での出力
が可能になる。
【0060】書込みモードの間、アドレスジェネレータ
124は、図10に矢印140によって示すように、入
って来るC2コード化コードワードをバッファデータ平
面138の列に順次書込ませる。読出しモードの間は、
アドレスジェネレータ124は、図10に矢印142に
よって示すように、バッファデータ平面138に記憶さ
れたデータをライン120を介して順次行方向に出力さ
せる。このように、バッファ112は、1列ずつ書込ま
れると共に、1行ずつ読出され、これによって所望のイ
ンターリービング処理を行うことができる。
【0061】列カウンタ132及び行カウンタ134が
共にそれぞれの終端計数値(データ平面のフル入力又は
インターリーブされたデータ平面のフル出力を示す)に
達すると、ライン122上に読出し/書込み制御信号を
発生させるNORゲート143及びトグルフリップフロ
ップ144が、読出しから書込みへ、あるいは書込みか
ら読出しへ制御信号を切換え、かつバッファ112の動
作を変更させる。
【0062】図2に戻って、ライン120上の内側イン
ターリーバによりインーターリーブされた後のC2コー
ド化コードワードの順次出力される行は、内側エラー訂
正エンコーダ150に供給される。インターリーブ後に
おけるC2コード化コードワードのシーケンスは、個別
のコードグループに分割され、第3のエラー訂正コード
(以下C1コードと称する)によりコード化されたコー
ドワードを生成するためにインターリーブ後のC2コー
ド化コードワードに付加される1つ又は2つ以上の記号
の形のC1を計算するべく処理される。C1エンコーダ
150によって処理されたコードグループは、通常、図
10のバッファデータ平面138の列数に等しい記号長
を有する。このようにして、C1コード記号は、データ
の行がライン120を介して供給されるに従い、インタ
ーリーブされたデータ平面138の各行の終りにC2及
びC3コード記号を横切る方向に付加される。C2、C
3コード記号に対して横方向に付加されるこれらのC1
コード記号は図11のデータ平面152に示されてい
る。C1コード化コードワードの行は、エンコーダ15
0からライン154へ順次出力される。
【0063】このようにコード化することにより、外側
エンコーダ16及び中間エンコーダ90による保護に加
えて、ランダムエラーに対する保護がさらに強化され
る。内側エンコーダ150は(N、K)リード‐ソロモ
ンエンコーダであることが好ましいが、エラー検出・訂
正記号を生成し、付加するものであれば、他のどのよう
なエンコーディングシステム又は装置であってもよい。
しかしながら、内側エラー訂正エンコーダ150は、外
側エラー訂正エンコーダ16又は中間エラー訂正エンコ
ーダ90と同じコードタイプあるいは同じコード化多項
式を用いる必要はない。
【0064】ユーザコードグループに対して第1のエン
コーダ12によって選択されるユーザデータの量は、互
いに直交するインターリーブされたコードワードの3つ
の集合を付加した後の段階で、トリプル直交インターリ
ーブ式エラー訂正システムによって生成されたデータ平
面152にヘリカルスキャンテープレコーダの1本のト
ラックにちょうど適合する規定量のデータ(シャッフル
されたユーザデータ+C1、C2及びC3コード化デー
タ)が含まれるように制限される。図12に、ヘリカル
スキャンテープレコーダ用の磁気テープ156の略図を
示す。磁気テープ156の表面には、各々1つ又は2つ
以上のデータ平面152(図11)を記録する2本のヘ
リカルスキャントラック158が図式化して示されてい
る。
【0065】周知のように、ディジタルデータは、記録
しようとするデータ(ビット)の値(論理値1又は論理
値0のいずれか)によって媒体の小さな部分を反対方向
に磁化することによりテープのような磁性媒体上に記録
される。再生時には、テープの磁化方向の変化を読み取
って、逆に元のディジタル信号に変換する。
【0066】データの記録においては、ビットストリン
グが、記録したとき例えば互いに近過ぎるか、離れ過ぎ
た磁化エリアを生じるような遷移部分を持つことがあ
る。磁化エリアが互いに近過ぎる場合は、再生デバイス
がデータの相続くビットを区別し、認識するのが困難で
ある。また、磁化エリアが互いに離れ過ぎると、記録さ
れたデータの正確な再生及び回収に必要な同期クロック
が失われ、元の信号の再生が妨げられる。
【0067】これらの問題に対処するため、本システム
のこの実施例においては、内側エンコーダ150から出
力されるC1コード化コードワードの行が、所望の媒体
チャンネル(例えばテープレコーダ)に出力される前に
媒体チャンネルエンコーダ160によって処理される。
媒体チャンネルエンコーダ160は、ランレングスを制
限する自己クロッキングコードを用いてC1コード化コ
ードワードの出力行をコード化する。例えば、(D、
K)のランレングス制限コードの場合、テープ上に記録
しようとするデータストリーム中の遷移部分は、互いに
Dクロックパルスより近付き過ぎてはならず、またKク
ロックパルスより大きく離れてはならない。記録しよう
とする(又は送信しようとする)データシーケンスがこ
れらの制限規則あるいは選択されたコード化方式の独自
の他の順序付け規則に反すると、そのデータシーケンス
は、これらの規則に反しないようにするために、コード
化ステップを通して変えられる。好ましい実施例で使用
する媒体チャンネルエンコーダ160は、再発行米国特
許第31,311号に記載されているようなミラー平方
(M2 )エンコーダである。以下に、M2 コード化規則
について簡単に説明する。ランレングス制限コード化の
後、C1のチャンネルコード化されたコードワードは媒
体チャンネル162へ出力される。
【0068】上に述べたように、本発明のシステムは、
上述した図2の上部に示す送信又は記録側と、媒体チャ
ンネル162を介して通信する図2の下部に示す受信又
は再生側とで構成されている。システムの再生側の従来
の媒体チャンネルデコーダ170は、C1チャンネルコ
ード化されたコードワードを媒体チャンネル162から
受け取り、このチャンネルコード化されたデータをデコ
ードして、元のチャンネルコード化された信号を回収す
る。しかしながら、テープ製造欠陥や媒体チャンネルに
おけるノイズ導入又は欠陥のために、チャンネルから出
力されるチャンネルコード化されたデータにはチャンネ
ルエラーが含まれていることがある。これらのエラー
は、チャンネルコード化されたデータストリームに上記
のチャンネル順番付け規則に反するデータ遷移部を生じ
させることがしばしばある。
【0069】従来技術のデコーダでは、含まれるチャン
ネルエラーまでもがデコードされ、ビットストリーム中
に導入される。それは、ランレングス制限デコーダが一
般にエラー検出能力又は訂正能力を持たないためであ
る。しかしながら、チャンネルに導入された順序違反を
識別することによって、C1、C2及びC3デコーダに
よるエラーの識別及び訂正がし易くなり、これによって
本発明のシステムの性能が改善される。従って、本発明
は、媒体チャンネルの動作に起因する順序違反エラーを
検出し、フラグを立てる改良された媒体チャンネルデコ
ーダ170を使用する。C1のチャンネルコード化され
たコードワードが媒体チャンネルデコーダ170によっ
てデコードされるにつれて、C1コード化コードワード
がライン172上に順次出力され、チャンネルデコード
されたデータ中に検出された順序違反エラーを示す順序
違反フラグが同時にライン174上に出力される。
【0070】媒体チャンネルデコーダ170は、ライン
172上に出力されるデコード後のC1によりコード化
された各コードワード中の各記号について、それらの各
記号単位で順序違反フラグを出力する。ライン174上
の各順序違反フラグは、ランレングス制限デコーディン
グ規則違反を含む記号の境界を指示する。チャンネルデ
コードされたC1コード化コードワードのシーケンス及
び上記の境界を指示する順序違反フラグのシーケンスは
C1エラー訂正デコーダ180に送られる。順序違反フ
ラグを用いてC1エラー訂正デコーディングを支援する
と、C1デコーダのエラー訂正能力が順序違反フラグの
信頼度に応じてTから2Tに強化される。次に、本発明
のシステムで使用するM2 媒体チャンネルコード化規則
及びデコーダについてさらに詳細に説明する。
【0071】C1デコーダ180は、C1コード化コー
ドワードを受け取り、受け取ったチャンネルデコーダ順
序違反フラグを用いてC1コードグループ(C2コード
化コードワード)をデコードし、訂正する。C1デコー
ダ180は、C1コードワードをデコードするのに、C
1エンコーダ150がC1コードグループをコード化す
るのに用いたのと同じコーディング多項式を使用しなけ
ればならない。デコードされたC1コードグループは、
デコーダ180によってライン182上に出力される。
消去フラグが、場所は分かっているが、正しい値が不明
のエラーを指示する。一般に、消去フラグのあるエラー
(検出されたエラー)を訂正するにはコード記号が1つ
だけあればよいが、未検出のエラーを訂正するには、2
つのコード記号が必要である(式T=(N−K)/2に
よる)。このように、消去フラグの効率的に使用するこ
とによって、エラー訂正能力をTから2Tに高めること
が可能である。
【0072】C1デコーダ180のエラー訂正範囲を超
えて、検出されたが訂正されなかった記号がC1コード
グループ中に残ると、デコーダはライン184上にC1
消去フラグを出力する。ライン182上に出力されるC
1コードグループ(C2コード化コードワード)を含む
典型的なデータ平面を図13に示す。また、図13に
は、デコーダ180によって生成されライン184上に
出力される複数のC1消去フラグが矢印186の記号に
よって示されている。これらの各C1消去フラグは、こ
れらのフラグにより識別される行に含まれる複数の記号
のどこかに未訂正エラーを含む1つ又は2つ以上の記号
があるということを示す。C1消去フラグは、以下に説
明するようにして、本発明のシステムによりエラー訂正
能力を改善するために用いられる。
【0073】次に、C1コードグループ及びC1消去フ
ラグは内側デインターリーバ190に供給され、処理さ
れる。内側デインターリーバに入るデータは、図13に
示すフォーマットのデータ平面よりなり、各々シャッフ
ルされたユーザデータ、シャッフルされたC3エラー訂
正コード記号、C2エラー訂正コード記号及びC1消去
フラグを含む。内側デインターリーバ190は、図8及
び9に示す内側インターリーバ110と同様の構造を有
する。C2コードワードのデータ平面は、相続く行の形
に1行ずつ順次デインターリーバに記憶される。C2コ
ードワードを記憶する書込み方向は図13に矢印192
で示されている。デインターリーブするために、記憶さ
れたコードワードは、デインターリーバ190から相続
く列の1列ずつ順次出力される。デインターリーブされ
たコードワードを出力する読出し方向は、図13に矢印
194で示されている。
【0074】内側デインターリーバ190では、内側イ
ンターリーバ110で使用するものと同様のデュアルバ
ッファシステムを用いる。ただし、インターリーバ11
0とデインターリーバ190には2つの根本的な違いが
ある。まず、行及び列の書込みと読出し順序が互いに逆
であり、インターリーバ110に入力される記号の順序
がデインターリーバ190から出力される記号の順序と
同じになるようになっている。従って、入力されるC2
コード化コードワードの1つデータ平面が第1のバッフ
ァに1行ずつ記憶されると同時に、前に記憶されたC2
コード化コードワードのデータ平面が他方のバッファか
ら1列ずつデインターリーブされ、ライン196に出力
される。
【0075】第1のバッファ一杯にデータ平面が書き込
まれ、第2のバッファがデインターリーブされて空にな
ると、デインターリーバ190は、C2コード化コード
ワードの次のシーケンス(データ平面)を第2のバッフ
ァに記憶させ、これと同時に第1のバッファに前に記憶
されたコードワードがデインターリーブ状に出力され
る。デインターリーバの記憶機能及び出力機能は図8の
アドレスジェネレータ124によって制御される。図9
において、制御信号ライン136に結合されたトグルス
イッチ198が、アドレスカウンタ124の動作を制御
すると共に、図8及び9の回路をインターリーバ110
として動作させるか、あるいはデインターリーバ190
として動作させるかを決定する。
【0076】次に、デインターリーバ190のメモリア
レイ112には、C1消去フラグの並列記憶のためのメ
モリエリアが付加されている。これによって、消去フラ
グは、デインターリーバ中でエラーを含む特定行の各記
号に隣接させて記憶することが可能である。好ましい実
施例においては、各記号は8ビット幅である。このよう
に、デインターリーバ190中のメモリアレイは、記号
用の8ビットとフラグ用の1ビットからなる9ビットを
保持する必要がある。
【0077】次に、ライン196上に出力されるデイン
ターリーブされたC2コード化コードワードの列及びラ
イン200上に出力されるC1消去フラグは、C2コー
ドワードによってデータに含まれるエラーをできるだけ
多く検出し、訂正する中間エラー訂正デコーダ202に
より処理される。この場合も、消去フラグを使用するこ
とにより、C2デコーダ202のエラー訂正能力はTか
ら2Tに強化される。この後、デコーダ202はライン
196を介して供給されるC2コードワードからC2コ
ード記号を取り除き、C2コードグループをライン20
4上に順次出力する。C2デコーダ202によって検出
されるエラーの数がデコーダの修正能力の範囲を超える
と、未訂正エラーを含む各列を指示するC2消去フラグ
がデコーダによって生成され、ライン206上に出力さ
れる。C2消去フラグは、C1デコーダ180により生
成されるC1消去フラグと共に、以下に説明するように
してシステムのエラー訂正能力を改善するために使用さ
れる。
【0078】ここで注意すべきなのは、C1及びC2両
デコーダ180及び202により各々生成される消去フ
ラグの消去の正確度は低くてもよいということである。
フラグの正確度を、C1又はC2のいずれかのコードワ
ード208を示す図14に示す。コードワード208
は、長さがNの記号で、K個の情報記号と2T(N−
K)個の訂正コード記号を含む。各コードワードに10
の訂正コード記号が含まれるとすると、エラー訂正コー
ドはデータ中に含まれるエラーを最大5つまで訂正する
ことができる(T=(N−K)/2)/2による)。
【0079】典型的な場合について言うと、コードワー
ド208は、50から255までの範囲の適宜の数の記
号を含む。この例において、図14に示すように、これ
らの記号210の中の6つがエラーを含んで送信されて
きたものと仮定する。デコーダによって5つのエラーだ
けは訂正することができる。しかし、6つ目のエラーは
訂正することができない。そのため、正しい記号を全て
含めて、コードワード全体がエラーとラベル付けされ、
エラーを示すフラグを立てられることになる。これは、
フラグを立てられたワード中のほとんど全てではないに
しても大部分の記号は正しいから、コードワード消去フ
ラグがエラーを正しく指示する確率が低いこともあると
いう点において、消去フラグの正確度が低い場合を示
す。コードワード中の正しい記号に誤りを示すフラグを
立てることによって、消去フラグを用いることによる改
善効果(すなわち、エラー訂正能力の強化)は弱められ
てしまう。
【0080】ここで、再度図2を参照しつつ、本発明の
システムによりC1及びC2の両方の消去フラグを用い
て、エラーを含む記号のブロック(コードワード)では
なく、エラーを含む個別の記号を正確に識別する方法に
ついて説明する。記号正確フラグを用いると、デコーダ
がエラーのないフラグを立てられた記号を訂正するため
には使われないので、エラー訂正の範囲が拡張される。
この長所を達成するためには、エラーを含む列を指示す
る内側デインターリーバ190によって出力されるC1
消去フラグを遅延素子212の作用によって遅延させて
からライン214上に出力する。C1消去フラグを遅延
させることが必要なのは、C2デコーダ202によって
要求される信号処理時間について調節するためである。
上に述べたように、C2デコーダ202はライン206
上にC2消去フラグを出力する。ANDゲート216
は、C1消去フラグ及びC2消去フラグを論理的に結合
して、エラーを含む個別の記号を識別するC1・C2記
号正確フラグをライン218上に生成する。
【0081】このC1・C2記号正確フラグを生成する
ためのC1消去フラグ及びC2消去フラグの処理につい
ては、以下に図2及び図15及至20を参照しつつ詳細
に説明する。図15は、媒体チャンネルデコーダ170
からライン172上に出力されるデータ平面フォーマッ
トに配列された記号アレイを示す。図15のデータ平面
中には、エラーのある個別の複数の記号220(“x”
とマークされている)と、エラーのある連続した記号の
ストリング222がある。この例においては、C1デコ
ーダ180は個別のエラー記号220は全て訂正した
が、連続した記号のストリングエラー222は、デコー
ダのエラー訂正範囲の制限のため、訂正できなかったも
のと仮定する。
【0082】図15のデータ平面は、C1デコーダ18
0に1行ずつ供給され、デコードされ、一部訂正された
後、ライン182を介して内側デインターリーバ190
にやはり1行ずつ出力される。ライン182上における
完全なデータ平面についてのC1デコーダの出力(C1
コード記号を除去した出力)を、図16にデータ平面フ
ォーマットで、また図17にタイムラインフォーマット
で示す。C1デコーダ回路により生成され、ライン18
4上に出力されたC1消去フラグは、検出されたが訂正
不可能なエラーを含む行(C1コードグループ)の出力
時に能動となる。このC1消去フラグ信号は、図17の
C1コードグループ出力信号の下方に、訂正不可能な連
続した記号のストリングエラー222の出力時に能動と
なる様子が示されている。ストリング222中の多数の
記号が正しい場合でも、C1消去フラグは、出力行毎に
やはり能動となって、その行に記号エラーがあるという
ことを指示する。
【0083】次に、C1コードグループは内側デインタ
ーリーバ190によってデインターリーブされ、ライン
196上に出力される。C1消去フラグもインターリー
ビング処理に送られ、ライン200上に出力される。内
側インターリービング処理においては、C1コードグル
ープは、1行ずつ入力され、ライン196上に1列ずつ
出力され、図18に示すデータ平面の出力タイムライン
信号が得られる。また、図18に示すように、デインタ
ーリービング処理の結果、連続した記号のストリングエ
ラー222とライン200上C1消去フラグ信号の能動
部分は、C1フラグが記号222のエラーを含むC2コ
ードワードの中の場所を指示するように、同期して分配
されている。
【0084】ライン196上の信号は、次に、C2デコ
ーダ202によって処理され、部分的に訂正されて、図
19に示すように、C2コードグループ(C2コード記
号を除去して)としてライン204上に出力される。C
2デコーダは、ライン200上のC1消去フラグを用い
て連続した記号222中に含まれるストリングエラーの
記号が2Tより少ないC2コードグループを訂正する。
また、ライン206には、図19のC2コードグループ
信号の下方に示すように、C2デコーダ202からC2
消去フラグが出力される。C2消去フラグは、エラーの
ある1つ又は2つ以上の未訂正記号を含むC2コードグ
ループの出力中は能動であり、従ってデータ記号中のス
トリングエラー222の残りの部分を正確には識別しな
い。
【0085】ストリングエラー222の残りの部分を含
む個別の記号又は記号中に他の何らかのエラーが残って
いる個別の記号を正確に識別するためのC1・C2記号
正確フラグを生成するためには、ライン200上のC1
消去フラグをライン206上に出力されるC2消去フラ
グと時間同期させるよう遅延させる。このように遅延し
たC1消去フラグは、図20に示すように、遅延回路2
12からライン214上に出力される。また、図20に
は、ストリングエラー222の残りの未訂正部分を含む
ライン204上のC2コードグループ信号、及びストリ
ングエラーの一部が訂正されないまま残っている各コー
ドグループを識別するライン206上に出力されるC2
消去フラグが示されている。未訂正エラーを含む特定の
記号を識別するために、C2消去フラグ(ライン20
6)と遅延したC1消去フラグ(ライン214)は、図
20に示すように、AND処理されてライン218上に
C1・C2記号正確フラグ信号を生成する。
【0086】デコードされたC2コードグループ(ライ
ン204)及びC1・C2記号正確フラグ(ライン21
8)は、次いで、図21に示すように、外側デインター
リーバ230にデータ平面の形で入力される。外側デイ
ンターリーバ230は図7に示す外側インターリーバ1
6と同様の構造を有する。ただし、メモリアレイの記憶
容量は、8ビット記号毎にC1・C2記号正確フラグを
9番目のビットとして記憶するために外側インターリー
バ16より大きくしてある。デインターリーバ230に
入力されるC2コードグループは、デインターリーバの
メモリアレイにデータ平面フォーマットで1列ずつ順次
書き込まれる。
【0087】この点で、シャッフルされた状態で存在す
るメモリアレイに記憶されたデータ平面のためのC2コ
ードグループ(C3コードワード)は、読出しアドレス
カウンタ及びルックアップテーブルにより正しいアドレ
スのシーケンスを生成することによってアンシャッフル
され、ライン232上に出力される。ルックアップテー
ブルを用いることによって、順次生成される読出しカウ
ンタアドレスは、外側インターリーバ16に供給される
のと同じ順序でC3コードワードにアクセスし、これを
出力するための所定の非シーケンス状の一連のアドレス
に変換される。また、外側デインターリーバ230から
は、依然としてエラーを含む個別の記号を識別するC1
・C2記号正確フラグもライン234上に出力される。
【0088】外側デインターリーバ230からライン2
32上に出力されるデインターリーブされたC3コード
ワード及びライン234上に出力されるC1・C2記号
正確フラグは、次いで、導入された記号エラーをできる
限り多く検出し、訂正するC3デコーダ240により処
理される。次に、C3コード記号はコードワードから取
り除かれて、ほぼ無エラーの元のユーザデータ(C3コ
ードグループ)だけが残り、出力ライン242に出力さ
れる。C1・C2記号正確フラグ及びC3コード記号の
存在によって、C3デコーダ240のエラー訂正範囲は
エラーT個から2T個へ拡大される。
【0089】当業者であれば、上記のシステム及びその
構成要素について本発明の精神及び範囲から逸脱するこ
となく多くの変更、修正を行うことが可能なことは明ら
かであろう。例えば、媒体チャンネルエンコーダ及びデ
コーダ用のランレングス制限エンコーダ及びデコーダ
は、他のものに代えることもできるし、本システムから
除くこともできる。図22に示すような媒体チャンネル
エンコーダ又はデコーダを用いない本発明の代替の実施
例においても、本発明のシステムは、入力順序違反フラ
グがないためにC1デコーダの訂正範囲がエラーT個に
制限されるという点を除けば、上記実施例と同様に機能
する。図22においては、図2と同じあるいは同様の構
成要素を識別するのに図2と同じ符号が使用されてい
る。
【0090】さらに、外側インターリーバ16及びデイ
ンターリーバ230で各々使用するルックアップテーブ
ルの内容、あるいは列数(m)及び行数(n)を変更し
て直交インターリーブの性質を変えることもできる。従
って、行シャッフリング以外の他の何らかの形の直交イ
ンターリーブ、例えば、列シャッフリングを実施しても
よい。
【0091】他の実施例においては、外側インターリー
バ及びデインターリーバ用の複数メモリアレイに代えて
単一のメモリを使用し、インターリービング及びデイン
ターリービングのステップをすべて単一の大きなメモリ
アレイで実行する。さらに、システムの種々の構成要素
に代えて適切にプログラムされた中央処理装置を用い、
これによって3ウェイ直交インターリービング及びコー
ド化を実行することもできる。あるいは、多数の処理装
置を、システム構成要素を別々に動作させると共に、プ
ロセッサ間データ通信を処理させるように構成すること
もできる。
【0092】本発明のトリプル直交インターリーブ式エ
ラー訂正システムの方法及び装置は、高密度ヘリカルス
キャンディジタルテープレコーダで使用する好ましい実
施例について説明したが、これ以外のあらゆるデータ伝
送、記憶、受信及び再生媒体に適用することが可能であ
る。直交行シャッフリングを用いると、テープの製造欠
陥、ローラの痕跡、引っ掻き傷、データトラック消失、
ノイズ導入、媒体チャンネルにおける一時的な又は再発
性の何らかの状態、及びその他の既知のエラー原因によ
って生じる信号劣化に対する保護効果が得られる。
【0093】同じ列中で直交シャッフルされたいくつか
の行にまたがるC3及びC2コードワードのコード化を
用いると、長いエラー及び中間の長さのエラーに対する
保護効果を得ることができる。さらに、媒体チャンネル
で検出された順序違反エラーをC1デコーダに供給する
と、C1デコーダの潜在的エラー訂正範囲を2倍に拡大
することができる。これによれば、順序違反フラグをC
1・C2記号正確フラグと共に使用すると、エラー検出
・訂正記号に割り当てるデータ空間の割合を最小限に抑
えつつランダムエラーに対する保護を高めることができ
るので、システムの動作を高めることができる。図2に
示すシステムへの追加として図23に示す本発明の他の
実施例においては、順序違反(S.V.)フラグとC1
デコーダフラグが論理的に結合されてC1・S.V.記
号正確エラーフラグが出力され、内側デインターリーバ
190及びC2デコーダ202へ入力される。
【0094】図23に示すように、S.V.フラグは、
媒体チャンネルデコーダ170からライン174を介し
て内側デコーダ180へ出力される。S.V.フラグ
は、遅延素子181にも入力され、これによって遅延さ
れてライン183上に出力される。このS.V.フラグ
の遅延は、C1デコーダ180に必要な信号処理時間の
調節を行うために必要である。前述したように、C1デ
コーダ180はライン184上にC1消去フラグを出力
する。ANDゲート185が、S.V.フラグとC1フ
ラグを論理的に結合してライン184′上にC1・S.
V.エラーフラグを生成し、このエラーフラグが内側デ
インターリーバ190に入力されると共に、C2デコー
ダによってさらに処理される。媒体チャンネル順序違反
フラグを用いることによって、上に述べたようなC1・
S.V.エラーフラグ及びC1・C2記号正確フラグ
は、コード記号にもっぱら割り当てられるデータ空間の
量に比例してランダムエラーに対する最大の保護効果を
もたらす。
【0095】本発明のさらに他の実施例においては、送
信又は記録されたデータに含まれるエラーの検出及び再
書き込みを可能にする回路が付加される。この再書き込
みシステムのブロック図も、図2に示すシステムへの追
加として図23に示されている。再書き込みシステム用
のエラー訂正コードは、データを書き込むとすぐ、含ま
れているエラーの数がそのデータの再書き込み(書込み
時読出し)が必要なほど大きいかどうかを決定するため
の判断がなされるように構成されている。書込み時読出
しシステムの送信/記録及び受信/再生部分は、本質的
には図2に示すシステムと同じ構成である。
【0096】再生部分は、データ媒体チャンネル(例え
ばヘリカルスキャンデジタルテープレコーダ)にデータ
が書き込まれるとすぐそのデータを読み出すよう構成さ
れている。書き込まれたコード化データは、次いでC1
及びC2デコーダ180及び202によってそれぞれ処
理され、これらのデコーダにおいては、各データ平面中
のデータの中に検出されたエラーの数がカウントされ、
ライン184及び206上にそれぞれ出力される。
【0097】C1及びC2デコーダ180及び202か
らそれぞれ出力されるC1及びC2消去フラグの数から
2つの和が計算される。その第1の和は、1データ平面
当たりのC1消去フラグの数の和であり、第2の和は、
1データ平面当たりのC2消去フラグの数の和である。
このように、再書き込みシステムでは、媒体チャンネル
から読出されるデータストリームの部分に含まれるデー
タエラーの数が求められる。第1の和(C1)は、最大
許容ランダムエラー数を表すよう設定されたスレッショ
ルド値と比較され、第2の和(C2)は、最大許容バー
ストエラー数を表すスレッショルド値と比較される。ど
ちらかのスレッショルド値を超えると、それらのスレッ
ショルドを超える検出エラー数によって影響されるデー
タ平面又はトラックを書き直すための処理が始動され
る。C2のチェックは、C2デコーダによってデコード
された1つ又は2つ以上の記号が依然として未訂正のエ
ラーを含む可能性をなくすよう作用する。上記のC1及
びC2の和のスレッショルドレベルは、システムユーザ
によって選択可能であり、これによってユーザは、書込
み正確度と再書き込み頻度との所望のバランスに従って
システムを最適な形に構築することが可能となる。
【0098】図23の書込み時読出し回路において、ア
キュムレータ250が、1データ平面当たりのC1消去
フラグの数をカウントし、そのカウント値を比較器25
2へ出力する。もう一つのアキュムレータ254が、1
データ平面当たりのC2消去フラグの数をカウントし、
そのカウント値を同じく比較器252へ出力する。比較
器252は、ライン256及び258を介して供給され
る2つのスレッショルド入力を有し、これらのスレッシ
ョルドは1データ平面又はトラック当たりのC1及びC
2の許容エラー数をそれぞれ設定する。所与のデータ平
面についてどちらかのスレッショルドレベルを超える
と、比較器252はライン260上に再書き込み信号を
出力する。
【0099】ライン260上の再書き込み信号は、デー
タソース(図示省略)に結合されて、データソースにデ
ータソースからC3エンコーダ12への新しいデータの
流れを停止するよう指示する。この信号は、ディスエー
ブル化用のANDゲート262にも結合され、システム
への新たな入力データの流入を停止させる。ライン26
0上の再書き込み信号はさらに、外側インターリーバ1
6のアービトレーション論理回路84(図7)に供給さ
れる。この信号は、アービトレーション論理回路84
に、読出しアドレスカウンタ76及びルックアップテー
ブル78を、再書き込みしようとするデータ平面用のメ
モリアレイ60の開始アドレスにプリセットさせる。こ
の後、エラーのあるデータの部分が、再度読出され、ラ
イン82上に出力されて、システムの書込み部分により
再インターリーブ、再びコード化され、媒体チャンネル
を介して送信される。外側インターリーバ16のメモリ
アレイ60は、再書き込み回路によってテストを行うた
めに必要な時間だけデータを記憶するのに十分なサイズ
のものでなければならない。
【0100】前に述べたように、図2及び23に示す本
発明の実施例は、一般にミラー平方(M2 )コード化と
呼ばれるランレングス制限コード化方式を具現した媒体
チャンネルエンコーダ160を使用する。もちろん、本
発明を実施する際には、他の媒体チャンネルコード化方
式を用いてもよいし、図22に示すように、媒体チャン
ネルコード化方式を用いなくてもよい。従来のM2 ラン
レングス制限コード化方式を実施するためのコード、エ
ンコーダ及びデコーダは、ミラーに交付された再発行米
国特許第31,311号に記載されている。この特許の
開示内容をすべて引例として本明細書に含める。
【0101】周知のように、送信されるディジタルデー
タの波形は、1ビットのデータを2進形式で含むビット
セルに分割される。データ遷移部(論理値1から0又は
その逆方向の)は、必ずしもビットセルの始め又は終り
に生じる必要はない。上記ミラーの特許に教示された順
序付け規則では、論理値0のビットをビットセルの始め
の遷移によって識別し、論理値1の遷移を、ミッドセル
(セル中間部)のデータ遷移部によって識別するよう定
められている。この規則の1つの例外は、データ遷移
は、前の遷移から1ビットセル以内に起こった場合、抑
止されるということである。後に論理値0が続く任意の
偶数個の論理値1からの最後の遷移が抑止されるような
2 コーディングのさらなる順序付け規則を適用する。
【0102】M2 コード化データにおける遷移はデータ
セル中の2つの場所で生じるので、データをデコードす
るために必要なクロックサイクルは、未コード化データ
のシリアルデータ転送速度の2倍の周波数で動作する。
従って、各データセルについて2つのM2 クロックサイ
クルがある。従来のM2 コード化及びデコーディングの
原理は、上記の再発行米国特許第31,311号に十分
に説明されている。M2 コード化データ中のエラーは、
順序付け規則に基づいてデータセル中に特別にコード化
された遷移位置が媒体チャンネル中の一時的な又は再発
性の条件によってずれ、その遷移が論理値1を意味する
のか論理値0を意味するのかまぎらわしい時に発生す
る。
【0103】ミラーの特許に開示されているような従来
のランレングス制限デコーダは、単にデータストリーム
をデコードするだけである。このデコーダは、エラー検
出又は訂正能力を有せず、他にエラー検出・訂正回路が
設けられていても、これらとは独立して動作する。した
がって、このようなデコーダは、M2 順序付け規則に反
するエラーが媒体チャンネルによって持ち込まれた場合
を識別しない。しかしながら、そのような順序付け違反
にフラグを立てることができれば好都合であろうと考え
られる。M2 エラーにフラグを立てるようにすると、フ
ラグを立てられたエラーの訂正にはコード記号が1つだ
けでよいから、エラー訂正デコーダの性能が、例えばT
から2Tへ向上する。
【0104】不正なM2 コードシーケンスを検出するた
めにデコード側で容易にチェックされるM2 コード化デ
ータストリームには3つの制約又は条件(順序付け違
反)がある。まず、M2 コードストリームにおける遷移
間のランレングスが最小1データセル(2M2 クロッ
ク)より短いと、ショートラン順序違反が生じている。
第2に、M2 コードストリームにおける遷移間のランレ
ングスが最大3データセル(6M2 クロック)より長い
と、ロングラン順序違反が生じている。第3の制約は、
2データセル(4M2 クロック)を超えるランレングス
を全てチェックする。実行開始の遷移がデータセルの中
間で起こった場合は、そのシーケンスは正しいM2 同期
シーケンスであり、デコーダによってセル境界の位置を
決定するために使用される。しかしながら、実行開始の
遷移が隣合う2つのデータセル間の境界で起こると、同
期シーケンスエラーとして検出される。
【0105】エラー検出用のM2 デコーダにおいては、
デコーダによリエラーがあるものとフラグを立てられた
データが実際にエラーを含んでいることが重要である。
そうでないと、後続のデコーダによる訂正のためにもっ
ぱら用いられる1つのエラー訂正コードチェック記号が
誤っていないデータを訂正するのに無駄に使用され、デ
ータに含まれる他のエラーを訂正するために用いること
ができない。従って、ランレングス制限型エラーフラッ
ギングデコーダの開発には、2つの基準がある。まず、
デコーダは、媒体チャンネルで導入されるエラーをでき
るだけ多く検出しなければならない。第2には、デコー
ダは、エラーとして同フラグを立てられていて正しくデ
コードされるデータの量をできるだけ少なくすべきであ
る。これらの2つの基準のバランスを考慮する際は、デ
コーダは疑わしいデータのみにエラーを示すフラグを立
て、他のエラーは全て後続のエラー訂正デコーダによる
検出及び訂正に委ねるべきである。
【0106】次に、図24には、ショートラン違反エラ
ーを検出し、フラグを立てるための回路を含む従来のM
2 デコーダが示されている。図を分かり易くするため
に、クロック同期回路は図示省略し、新たに付加された
ショートラン違反検出回路の部分は破線で囲んで示して
ある。クロック同期化回路は図25に示されている。A
NDゲートG6〜G9は、シフトレジスタフリップフロ
ップSR1〜SR5の出力を受け、その出力はORゲー
トG10によりOR(論理和)処理されてフリップフロ
ップFF6へ供給される。
【0107】図26は、ショートランエラーを検出し
て、フラグを立てるための図24の回路の動作を説明す
るためのタイミング図である。図には、記録データ(R
ECDATA)及び記録M2 コードシーケンス(REC
CODE)(M2 エンコーダからの出力)が記録クロ
ック信号(REC CLK)及びM2 クロック信号(M
2CLK)と共に示されている。その次には、図24の
デコーダ回路に供給されるM2 コード(M2CODE)
で、1つのM2 クロックだけで分離された一対のコード
遷移を含み、ショートラン順序違反を示している。エラ
ー中で遷移がずれたエラー毎の2つの位置には、デコー
ダはどの遷移がずれ、どの遷移がずれていないかを知る
ことができないため、疑問符(?)が付されている。
【0108】5ビットシフトレジスタSR1〜SR5に
は、ハイのタップが連続して2つ設けられ(QD1、Q
D2)、XORゲートG1の動作による各順序違反に関
して、疑問符(?)を付した4つのエラー位置が可能で
ある(XD1、QT1〜QT5に?で示す)。ANDゲ
ートG6〜G9からの出力は、シフトレジスタフリップ
フロップSR1〜SR5からの対応する入力(QT1,
QT2;QT2,QT3;QT3,QT4;QT4,Q
T5)が両方ともハイになった時点の次のM2クロック
でハイになる。ORゲートG10からのショートランエ
ラー出力(SHORT_ERR)は、ANDゲートG6
〜G9の出力がハイの時、常にハイとなる。このように
して、ショートランエラーが検出された2つのデータセ
ル(4つのM2 クロック)に対しては、ショートランエ
ラーフラグFLAG(フリップフロップFF6からの出
力)が合図される。このエラーフラグは、エラー訂正能
力を強化するために次のエラー訂正デコーダに送られ
る。
【0109】次に、図27には、ロングラン違反エラー
を検出し、フラグを立てるための回路を含む従来のM2
デコーダが示されている。図を分かり易くするために、
クロック同期回路は図示省略し、新たに付加されたロン
グラン違反検出回路の部分は破線で囲んで示してある。
この場合も、クロック同期化回路は図25に示す回路を
使用する。NORゲートG6は、シフトレジスタフリッ
プフロップSR1〜SR6の出力を受け、NORゲート
G7は、シフトレジスタフリップフロップSR3〜SR
8の出力を受ける。これらのNORゲートG6とG7の
出力はゲートG8によってOR処理されて、フリップフ
ロップFF6へ出力される。
【0110】図28は、ロングランエラーを検出して、
フラグを立てるための図27の回路の動作を説明するタ
イミング図である。図には、記録データ(REC DA
TA)及び記録M2 コードシーケンス(REC COD
E)(M2 エンコーダからの出力)が記録クロック信号
(REC CLK)及びM2 クロック信号(M2CL
K)と共に示されている。その次には、図27のデコー
ダ回路に供給されるM2コード(M2CODE)で、
3.5個のデータセル(7M2 クロック)で分離された
一対のコード遷移を含み、ロングラン順序違反を示して
いる。ブロックの終りにある誤った遷移の場所には
“x”が付してあり、他方、エラーの原因(この場合は
7クロックシーケンスの中程の遷移部が1つ消失)は、
アステリスク(*)を付して示されている。デコーダ
は、始めの遷移データがセルの中程で正しく現れている
ため、始めの遷移ではなく、終りの遷移がずれているこ
とを認識する。
【0111】シフトレジスタフリップフロップSR1〜
SR8には、XORゲートG1の動作によって2つのエ
ラー位置(x)、すなわち不正確にデコードされたデー
タビットが起こり得る(XD1、QT1〜QT8)。そ
の1つはシフトレジスタフリップフロップSR3の出力
の誤ったビットに対応する。もう1つは、ゲートG2の
出力(MISSING_1)が誤ってハイとなり、シフ
トレジスタフリップフロップSR1の出力(QT1)が
誤って0ビットになっていることを示す場合である。N
ORゲートG6の出力は、シフトレジスタフリップフロ
ップSR1〜SR6の出力がローのときハイになる。N
ORゲートG6の出力は、シフトレジスタフリップフロ
ップSR3〜SR8の出力が入力されてから2M2 クロ
ック後にローになる。ORゲートG8の出力(LONG
_RUN)は、NORゲートG6及びG7の出力のどち
らかがハイになるとハイになる。FF6におけるORゲ
ートG8の出力とNRZ CLKとの間のタイミング関
係のために、ORゲートG8の出力がハイでNRZ C
LKがローならば、ロングランの終り(x)にエラーを
示すエラーフラグが出力される。
【0112】次に、図29には、不正なM2 同期化シー
ケンスエラーを検出し、フラグを立てるための回路を含
む従来のM2 デコーダが示されている。図を分かり易く
するために、クロック同期回路は図示省略し、新たに付
加された不正同期化シーケンス検出回路の部分は破線で
囲んで示してある。この場合も、クロック同期化回路は
図25に示す回路を使用する。NORゲートG6は、シ
フトレジスタフリップフロップSR3〜SR6の出力を
受ける。NORゲートG6の出力は、ゲートG7によっ
てNORゲートG4の出力と共にOR処理され、ゲート
G7の出力はフリップフロップFF6へ入力される。
【0113】図30は、不正M2 同期化シーケンスエラ
ーを検出して、フラグを立てるための図29の回路の動
作を説明するためのタイミング図である。図には、記録
データ(REC DATA)及び記録M2 コードシーケ
ンス(REC CODE)(M2 エンコーダからの出
力)が記録クロック信号(REC CLK)及びM2
ロック信号(M2CLK)と共に示されている。その次
には、図29のデコーダ回路に供給されるM2 コード
(M2CODE)で、2データセル(4M2 クロック)
で分離された一対のコード遷移を含み、その最初の遷移
が2つのデータセルの間の境界で立ち下がっており、同
期化順序違反エラーを示している。エラー中で遷移がず
れたエラー毎の2つの位置には、デコーダはどの遷移が
ずれ、どの遷移がずれていないかを知ることができない
ため、疑問符(?)が付されている。
【0114】シフトレジスタフリップフロップSR1〜
SR6には、XORゲートG1の動作によって疑問符
(?)を付して識別される4つのエラー位置が可能であ
る(XD1、QT1〜QT6に?で示す)。NORゲー
トG4の出力は、SR1〜SR3からの出力がローで、
SR4の出力がハイのときハイになる。NORゲートG
6の出力は、シフトレジスタフリップフロップSR3〜
SR6の出力が入力されてから2つのM2 クロック後に
ハイになる。ORゲートG7の出力(BAD SYN
C)は、ゲートG4又はG6からの出力がハイのときハ
イになる。FF6におけるゲートG7の出力とNRZ
CLKとの間のタイミング関係のため、ORゲートG7
の出力がハイでNRZ CLKがローならば、実行開始
時のエラー(?で示す同期化エラー)を示すエラーフラ
グが生成される。
【0115】従来のM2 デコーダ回路に付加して図2及
び23のシステムで使用する図24、27及び29のエ
ラー検出回路によると、コード化されたビットストリー
ムにおいてずれた遷移部が検出され、C1エラー訂正デ
コーダによる次の処理及び訂正のために順序違反(S.
V)としてフラグが立てられる。もちろん、各フラッギ
ング回路は必ずしもシステムに組み込む必要がないとい
うことは理解できよう。エラーフラッギング回路は1ビ
ットではなく2つのビットにフラグを立てるので、フラ
グを立てられた場所におけるエラーの正確な位置は確定
しない。もし、これが確定すれば、フラグを立てられた
1つのエラービットを単に反転するだけでよいから、エ
ラー訂正が容易になるであろう。
【0116】以上、添付図面に示すトリプル直交インタ
ーリーブ式エラー訂正システムのいくつかの実施例及び
その構成要素について詳細に説明したが、本発明は本願
で開示したこれらの実施例に限定されるものではなく、
請求の範囲に記載する本発明の精神から逸脱することな
く、種々の変更、修正、置換等を行うことが可能であ
る。
【図面の簡単な説明】
【図1】従来技術のクロスインターリーブ(CIRC)
エラー訂正エンコーダシステムのブロック図である。
【図2】本発明のトリプル直交インターリーブ式エラー
訂正システムの一実施例のブロック図である。
【図3】個々のC3コード化コードワードが連続的に隣
合う列に記憶される外側インターリーバ中の一連のデー
タ平面の説明図である。
【図4】直交シャッフリングを示す一連のデータ平面を
図解した説明図である。
【図5】直交シャッフリングを示す一連のデータ平面を
図解した説明図である。
【図6】特定行位置を維持する平面間直交シャッフリン
グシーケンスを外側インターリーバによって実施する場
合のデータブロックを示す説明図である。
【図7】外側インターリーバ回路のブロック図である。
【図8】内側インターリーバ回路のブロック図である。
【図9】内側インターリーバ回路のブロック図である。
【図10】C2エンコーダから出力され、内側インター
リーバ回路のメモリバッファへ入力されるC2コードワ
ードのデータ平面の説明図である。
【図11】C1エンコーダにより出力されるC1コード
化コードワードのデータ平面の説明図である。
【図12】らせん走査(ヘリカルスキャン)磁気テープ
の概略図である。
【図13】C1デコーダから出力される消去フラグを伴
うデータ平面の説明図である。
【図14】1つのC1コードワード又はC2コードワー
ドを示す説明図である。
【図15】記号正確フラグを生成するためのC1、C2
コードワード及び消去フラグの処理ステップを示す説明
図である。
【図16】記号正確フラグを生成するためのC1、C2
コードワード及び消去フラグの処理ステップを示す説明
図である。
【図17】記号正確フラグを生成するためのC1、C2
コードワード及び消去フラグの処理ステップを示す説明
図である。
【図18】記号正確フラグを生成するためのC1、C2
コードワード及び消去フラグの処理ステップを示す説明
図である。
【図19】記号正確フラグを生成するためのC1、C2
コードワード及び消去フラグの処理ステップを示す説明
図である。
【図20】記号正確フラグを生成するためのC1、C2
コードワード及び消去フラグの処理ステップを示す説明
図である。
【図21】外側デインターリーバへの入力の形のデータ
平面の説明図である。
【図22】媒体チャンネルコード化及びデコーディング
なしのシステムのもう一つの実施例を示すブロック図で
ある。
【図23】エラー訂正能力をできる限り大きくしかつ書
込み時読出し機能を可能にするためのシステムのもう一
つの実施例を示すブロック図である。
【図24】ランレングスの短いエラー(ショートランエ
ラー)を検出し、フラグを立てるための回路を含む本発
明によるM2 デコーダのブロック図である。
【図25】M2 デコーダ用の同期化回路のブロック図で
ある。
【図26】図24の回路のタイミング図である。
【図27】ランレングスの長いエラー(ロングランエラ
ー)を検出し、フラグを立てるための回路を含む本発明
によるM2 デコーダのブロック図である。
【図28】図27の回路のタイミング図である。
【図29】同期シーケンスエラーを検出し、フラグを立
てるための回路を含む本発明によるM2 デコーダのブロ
ック図である。
【図30】図29の回路のタイミング図である。
【符号の説明】
12,16,90,110,150 送信/記録側 160 媒体チャンネルエンコーダ 162 媒体チャンネル 170 媒体チャンネルデコーダ 180,190,202,230,240 受信/再
生側
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダン、エス、ラインズ アメリカ合衆国テクサス州75081、ダラ ス・カウンティ、リチァドスン、センティ ナリ・ドライヴ 1914番 (72)発明者 ウイリアム、ディー、マッコイ アメリカ合衆国テクサス州75098、コゥリ ン・カウンティ、ワイリー、エス・バラド 1950番 (72)発明者 カーク、エイチ、ハンドレイ アメリカ合衆国キャリフォーニァ州94061、 サン・マテオ・カウンティ、レッドウッ ド・シティ、チェシァ・ウエイ 2339番

Claims (63)

    【特許請求の範囲】
  1. 【請求項1】ユーザデータストリームをインターリーブ
    し、コード化する方法において:ユーザデータストリー
    ムを第1のコードグループのシーケンスに分割するステ
    ップと;上記シーケンス中の各コードグループをこれに
    第1のエラー訂正コードを付加することによってコード
    化して第1のコードワードを形成するステップと;コー
    ド化された各第1のコードワードを第1のコードグルー
    プのシーケンスに従い順次結合して第1のコードワード
    のシーケンスを出力するステップと;第1のコードワー
    ドのシーケンスを第1の一連の二次元列×行データ平面
    の形に配列するステップと;データ平面間行シャッフリ
    ングにより第1の一連のデータ平面を直交方向にインタ
    ーリーブして第2の一連の二次元列×行データ平面を形
    成するステップで、これら第2の一連のデータ平面の各
    列が順次出力される第2のコードグループよりなるステ
    ップと;シーケンス中の各第2のコードグループをこれ
    に第2のエラー訂正コードを付加することによってコー
    ド化して第2のコードワードを形成するステップと;コ
    ード化された各第2のコードワードを第2のコードグル
    ープのシーケンスに従い順次結合して第2のコードワー
    ドのシーケンスを出力するステップと; 第2のコード
    ワードのシーケンスをデータ平面の各行が第3のコード
    グループよりなる第2のコードワードの二次元列×行デ
    ータ平面に配列するステップと;第1のデータ平面の行
    を第3のコードグループのシーケンスとして順次出力す
    ることによって、第2のコードワードデータ平面中に配
    列された第2のコードワードをインターリーブするステ
    ップと;シーケンス中の各第3のコードグループをこれ
    に第3のエラー訂正コードを付加することによりコード
    化して第3のコードワードを形成するステップと;コー
    ド化された各第3のコードワードを第3のコードグルー
    プのシーケンスに従い順次結合して、インターリーブさ
    れかつコード化されたユーザデータストリームの形の第
    3のコードワードのシーケンスを出力するステップと;
    を含むことを特徴とする方法。
  2. 【請求項2】第3のコードワードのシーケンスをランレ
    ングス制限コードによりコード化するステップをさらに
    含む請求項1記載の方法。
  3. 【請求項3】第1のコードワードのシーケンスを配列す
    るステップが、第1の一連のデータ平面の各列に整数個
    の第1のコードワードを順次記憶するステップよりなる
    請求項1記載の方法。
  4. 【請求項4】1つ第1のコードワードを第1の一連のデ
    ータ平面の各列に記憶する請求項3記載の方法。
  5. 【請求項5】第2のコードワードのシーケンスを配列す
    るステップが、第2のコードワードデータ平面の各列に
    整数個の第2のコードワードを順次記憶するステップよ
    りなる請求項1記載の方法。
  6. 【請求項6】1つの第2のコードワードを第2のコード
    ワードデータ平面の各列に記憶する請求項5記載の方
    法。
  7. 【請求項7】データ平面間行シャッフリングにより直交
    方向にインターリーブするステップが、第1の一連のデ
    ータ平面の行を所定のシャッフリングアルゴリズムに基
    づいてデータ平面間でシャッフルして第2の一連のデー
    タ平面を形成し、その間に、シャッフルされる行の相対
    的行位置を第1及び第2の一連のデータ平面の間に維持
    するステップよりなる請求項1記載の方法。
  8. 【請求項8】第1のコードワードのシーケンスを配列す
    るステップが、データ平面の1列につき1つの第1のコ
    ードワードを順次記憶するステップよりなり;第2のコ
    ードワードのシーケンスを配列するステップが、データ
    平面の1列につき1つの第2のコードワードを順次記憶
    するステップよりなり;かつ、第3のエラー訂正コード
    が第1及び第2のエラー訂正コードに対して横方向に配
    列されるようにして、第3のコードワードのシーケンス
    を第3のコードワードの二次元列×行データ平面に配列
    するステップで、データ平面の1行につき1つの第3の
    コードワードを順次記憶するステップ;をさらに含む請
    求項1記載の方法。
  9. 【請求項9】第1及び第2の一連のデータ平面及び第2
    のコードワードデータ平面が各々一対のデータ記憶バッ
    ファよりなり、これら一対のデータ記憶バッファが、そ
    の第1のバッファがインターリーブされていないコード
    ワードのシーケンスの部分を受け取って記憶する間、第
    2のバッファが前に記憶されたそのシーケンスの先行す
    る部分をインターリーブされた形で出力するように、読
    出し及び書込みに交互に使用可能である請求項1記載の
    方法。
  10. 【請求項10】第3のコードワードのシーケンスとして
    出力されるインターリーブされ、コード化されたユーザ
    データストリームをデコードし、デインターリーブする
    ステップをさらに含み、そのインターリーブされ、コー
    ド化されたユーザデータストリームがデータに含まれる
    データエラーの総数を伴う第3のコードワードのシーケ
    ンスよりなる第4のコードワードのシーケンスとして供
    給される請求項1記載の方法において、このステップ
    が:データに含まれるデータエラーを検出し、付加され
    た第3のエラー訂正コードに基づいて第1の設定数のデ
    ータエラーを訂正することによって、供給される第4の
    コードワードのシーケンス中の各第4のコードワードを
    デコードするステップで、第3のエラー訂正コードを除
    去したデコード後の各第4のコードワードが、第4のコ
    ードワードのシーケンスに従い結合された第4のコード
    グループで、ほぼ第3のコードグループのシーケンスに
    等しい第4のコードグループのシーケンスとして出力さ
    れ、検出されて訂正されなかったエラーを有するシーケ
    ンス中の各第4のコードグループを示す第1の消去フラ
    グを含む第4のコードグループよりなるステップと;第
    4のコードグループと第1の消去フラグのシーケンスを
    各列が第5のコードワードよりなる第4のコードグルー
    プの二次元列×行データ平面に配列するステップと;第
    4のコードグループのデータ平面中の第4のコードグル
    ープと第1の消去フラグのシーケンスを、データ平面の
    列を第5のコードワードのシーケンスとしてかつデイン
    ターリーブされた第1の消去フラグを含む形で順次出力
    することによってデインターリーブするステップと;デ
    ータに含まれるデータエラーを検出し、付加された第2
    のエラー訂正コード及びデインターリーブされた第1の
    消去フラグに従い第2の設定数のデータエラーを訂正す
    ることによって各第5のコードワードをデコードするス
    テップで、第2のエラー訂正コードを除去したデコード
    後の各第5のコードワードが、第5のコードワードのシ
    ーケンスに従い結合された第5のコードグループで、ほ
    ぼ第2のコードグループのシーケンスに等しい第5のコ
    ードグループのシーケンスとして出力され、検出されて
    訂正されなかったエラーを有するシーケンス中の各第5
    のコードグループを示す第2の消去フラグを含む第5の
    コードグループよりなるステップと;第1と第2の消去
    フラグを結合して、エラーを含むデータがある各第5の
    コードグループ内の場所を指す第3の消去フラグを生成
    するステップと;第3の消去フラグを伴う第5のコード
    グループのシーケンスを第3の一連の二次元列×行デー
    タ平面の形に配列するステップと;データ平面間行アン
    シャッフリングにより第3の一連のデータ平面を直交方
    向にデインターリーブして、第4の一連の二次元列×行
    データ平面を形成するステップで、その第4の一連のデ
    ータ平面の各列が、順次出力されると共にデインターリ
    ーブされた第3の消去フラグを含む第6のコードワード
    よりなるステップと;データに含まれるデータエラーを
    検出し、付加された第1のエラー訂正コード及び第3の
    消去フラグに従い第3の設定数のデータエラーを訂正す
    ることによって各第6のコードワードを順次デコードす
    るステップで、第1のエラー訂正コードを除去したデコ
    ード後の各第6のコードワードが、第6のコードワード
    のシーケンスに従い結合された第6のコードグループよ
    りなると共に第6のコードグループのシーケンスとして
    出力され、第6のコードグループのシーケンスがユーザ
    データストリームよりなる第1のコードグループのシー
    ケンスにほぼ等しいステップと;を含む方法。
  11. 【請求項11】第3のコードワードの出力シーケンスを
    ランレングス制限コードによりコード化するステップ
    と;ランレングス制限コードによりコード化された第3
    のコードワードのシーケンスをデコードして、データエ
    ラーを含む第4のコードワードのシーケンスを生成する
    ステップと;をさらに含む請求項10記載の方法。
  12. 【請求項12】ランレングス制限コードによりデコード
    された第4のコードワードのシーケンス中のランレング
    スエラーを検出するステップと;検出されたランレング
    スエラーを示すランレングス消去フラグを含む第4のコ
    ードワードのシーケンスを出力するステップと;をさら
    に含む請求項11記載の方法。
  13. 【請求項13】各第4のコードワードをデコードするス
    テップが、ランレングス消去フラグを使用して、第1、
    第2及び第3の設定数の訂正されたエラーの和が第3の
    コードワードのシーケンスに導入されたデータに含まれ
    るデータエラーの総数とほぼ等しくなるようにエラー訂
    正能力を高めるステップを含む請求項12記載の方法。
  14. 【請求項14】ランレングス消去フラグと第1の消去フ
    ラグとを結合して、各第5のコードワードのデコーディ
    ングを支援するための第4の消去フラグを生成するステ
    ップをさらに含み、そのステップが:ランレングス消去
    フラグを遅延させて各第4のコードワードをデコードす
    るステップを実行するのに必要な処理に適合するよう調
    節するステップと;遅延させたランレングス消去フラグ
    を第1の消去フラグと同期して論理的に結合するステッ
    プと;よりなる請求項12記載の方法。
  15. 【請求項15】データ平面間シャッフリング及びアンシ
    ャッフルにより直交方向にインターリーブ及びデインタ
    ーリーブするステップが、第3の一連のデータ平面にお
    けるシャッフルされた各行がアンシャッフルされ、その
    行が第1の一連のデータ平面で占めていた位置に対応す
    る第4の一連のデータ平面における位置に戻されるよう
    にして実行される互いに逆方向の行シャッフリング動作
    である請求項10記載の方法
  16. 【請求項16】第1の消去フラグと第2の消去フラグを
    結合するステップが:第1の消去フラグを遅延させて第
    5のコードワードをデコードするステップを実行するの
    に必要な処理に適合するよう調節するステップと;遅延
    した第1の消去フラグ及び第2の消去フラグを同期して
    論理的に結合してエラーを含むデータがある各第5のコ
    ードグループ中の場所を指す第3の消去フラグを生成す
    るステップと;を含む請求項10記載の方法。
  17. 【請求項17】第3のコードワードのシーケンスが媒体
    チャンネルに書き込まれ、かつ媒体チャンネルに書き込
    んでいる間にこれから読出しを行うステップをさらに含
    む請求項10記載の方法において、このステップが:媒
    体チャンネルに第3のコードワードのシーケンスを送信
    した後そこから第3のコードワードのシーケンスを読出
    して、チャンネルで導入されたデータエラーの総数を含
    む第4のコードワードのシーケンスを得るステップと;
    第4のコードワードのシーケンスを所定の部分に分割す
    るステップと;上記各所定の部分に対して生成された第
    1の消去フラグの数をカウントするステップと;各所定
    の部分の第1の消去フラグの数を第1のスレッショルド
    数と比較するステップと;第1のスレッショルドを超え
    るエラーによって影響される第4のコードワードのシー
    ケンスの部分に対応するユーザデータストリームの媒体
    チャンネルへの再書き込みをトリガーするステップと;
    よりなる請求項10記載の方法。
  18. 【請求項18】再書き込みをトリガーするステップが:
    以後のユーザデータストリームの送信を抑止するステッ
    プと;再コード化、再インターリービング及び媒体チャ
    ンネルへの書込みのために媒体チャンネルへ送信された
    ユーザデータストリームの、過度のエラーを含む第4の
    コードワードのシーケンスの部分に対応する部分にアク
    セスするステップと;をさらに含む請求項17記載の方
    法。
  19. 【請求項19】ユーザデータの各部分のチャンネルによ
    り導入されたエラーの数を示す各所定の部分に対して生
    成された第2の消去フラグの数をカウントするステップ
    と;第2の消去フラグの数を第2のスレッショルド数と
    比較するステップと;第2のスレッショルドを超えるエ
    ラーによって影響される第4のコードワードのシーケン
    スの部分に対応するユーザデータストリームの媒体チャ
    ンネルへの再書き込みをトリガーするステップと;をさ
    らに含む請求項17記載の方法。
  20. 【請求項20】第1のコードグループのシーケンスに分
    割されたデータストリームをインターリーブし、コード
    化するための装置において:第1のエラー訂正コードを
    計算し、これを各第1のコードグループに付加して第1
    のコードワードを形成する第1のコード化手段で、その
    各第1のコードワードが第1のコードグループのシーケ
    ンスに従い結合されて、第1のコードワードのシーケン
    スとして出力される第1のコード化手段と;第1のコー
    ドワードのシーケンスを第1の一連の二次元列×行デー
    タ平面に1列ずつ順次記憶するための手段を含む、第1
    のコードワードのシーケンスを直交方向にインターリー
    ブするための手段で、第1のコードワードが所定のシャ
    ッフリング順序によるデータ平面間行シャッフリングに
    よって直交方向にインターリーブされて第2の一連の二
    次元列×行データ平面を形成し、この第2の一連のデー
    タ平面の各列が第2のコードグループのシーケンスとし
    て順次出力される第2のコードグループよりなる手段
    と;第2のエラー訂正コードを計算し、これを各第2の
    コードグループに付加して第2のコードワードを形成す
    る第2のコード化手段で、その各第2のコードワードが
    第2のコードグループのシーケンスに従い結合されて、
    第2のコードワードのシーケンスとして出力される第2
    のコード化手段と;第2のコードワードのシーケンスを
    第2のコードワードの二次元列×行データ平面に1行ず
    つ順次記憶するための手段を含む、第2のコードワード
    のシーケンスをインターリーブするための手段で、各行
    が第3のコードグループよりなり、第2のコードワード
    が、第3のコードグループの行を第3のコードグループ
    のシーケンスとして順次出力することによりインターリ
    ーブされる手段と;第3のエラー訂正コードを計算し
    て、これを各第3のコードグループに付加して第3のコ
    ードワードを形成するための第3のコード化手段で、各
    第3のコードワードが、インターリーブされ、コード化
    されたデータストリームを表す第3のコードワードのシ
    ーケンスを出力するよう結合される第3のコード化手段
    と;を具備したことを特徴とする装置。
  21. 【請求項21】第3のコードワードのシーケンスをラン
    レングス制限コードによりコード化するための手段をさ
    らに含む請求項20記載の装置。
  22. 【請求項22】コード化のための手段がミラー平方エン
    コーダよりなる請求項21記載の装置。
  23. 【請求項23】第1、第2及び第3の各コード化手段が
    リード‐ソロモンエンコーダよりなる請求項20記載の
    装置。
  24. 【請求項24】直交方向にインターリーブするための上
    記手段の記憶するための手段が、交互に読出しと書込み
    に使用することが可能な第1及び第2のデータ記憶バッ
    ファよりなり、その第1のバッファが第1のコードワー
    ドのシーケンスの所定の部分を第1の一連のデータ平面
    として受け取り、記憶する間に、第2のバッファが、第
    1のコードワードのシーケンスの先行部分を前に記憶さ
    れ、第2の一連のデータ平面を形成するよう直交方向に
    インターリーブされた形で出力するよう動作する請求項
    20記載の装置。
  25. 【請求項25】各データ記憶バッファが各々少なくとも
    1つのデータ平面を保持する複数の二次元ランダムアク
    セスメモリよりなる請求項24記載の装置。
  26. 【請求項26】行シャッフリングシーケンスが、一連の
    データ平面間で行がシャッフルされる際、相対的行位置
    を維持する請求項20記載の装置。
  27. 【請求項27】インターリーブするための上記手段の記
    憶するための手段が、交互に読出しと書込みに使用する
    ことが可能な第1及び第2の二次元列‐行データ記憶バ
    ッファよりなり、第2のコードワードのシーケンスの所
    定の部分が第1のバッファの列に書き込まれている間
    に、第2のバッファの各行が、順次読み出されて、前に
    第1のバッファの列に記憶された第2のコードワードの
    シーケンスの先行部分が出力される請求項20記載の装
    置。
  28. 【請求項28】第3のコードワードのシーケンスが媒体
    チャンネルに書き込まれ、これに媒体チャンネルがデー
    タエラーを導入し、これに含まれている導入されたデー
    タエラーの総数を伴うコードワードの第3のシーケンス
    よりなる第4のコードワードのシーケンスを媒体チャン
    ネルから受け取るデコーダ及びデインターリーバをさら
    に含む請求項20記載の装置で:第4のコードワードの
    シーケンスに含まれる第1の数のデータエラーを検出
    し、第3のエラー訂正コードに基づいて訂正するための
    第1のデコーディング手段で、第3のエラー訂正コード
    を除去したデコード後の第4のコードワードが、検出さ
    れて訂正されなかったデータエラーを含む第4のコード
    グループを示す第1の消去フラグを含む第4のコードグ
    ループのシーケンスとして第4のコードワードのシーケ
    ンスに従い出力される第1のデコーディング手段と;第
    4のコードグループと第1の消去フラグのシーケンスを
    各列が第5のコードワードよりなる第4のコードグルー
    プの二次元列‐行データ平面に1行ずつ順次記憶するた
    めの手段を含む第4のコードグループと第1の消去フラ
    グのシーケンスをデインターリーブするための手段で、
    第4のコードグループのシーケンスがデータ平面の列を
    デインターリーブされた第1の消去フラグを含めて第5
    のコードワードのシーケンスとして順次出力することに
    よりデインターリーブされる手段と;第5のコードワー
    ドのシーケンスに含まれる第2の数のデータエラーを検
    出し、第2のエラー訂正コード及び第1の消去フラグに
    基づいて訂正するための第2のデコーディング手段で、
    第2のエラー訂正コードを除去したデコード後の第5の
    コードワードが、検出されて訂正されなかったデータエ
    ラーを含む第5のコードグループを示す第2の消去フラ
    グを含む第5のコードグループのシーケンスとして第5
    のコードワードのシーケンスに従い出力される第2のデ
    コーディング手段と;第1と第2の消去フラグを結合し
    て未訂正のデータエラーがある各第5のコードグループ
    中の場所を識別する第3の消去フラグを生成するための
    手段と;第5のコードグループと第3の消去フラグのシ
    ーケンスを第3の一連の二次元列×行データ平面に1列
    ずつ順次記憶するための手段含む第5のコードグループ
    のシーケンスを直交方向にデインターリーブするための
    手段で、第5のコードグループのシーケンスがデータ平
    面間行アンシャッフリングにより直交方向にデインター
    リーブされて第1の一連のデータ平面に対応する第4の
    一連のデータ平面を形成し、第4の一連のデータ平面の
    各列が第6のコードワードよりなり、第4の一連のデー
    タ平面の列がデインターリーブされた第3の消去フラグ
    を含めて第6のコードワードのシーケンスとして順次出
    力される手段と; データエラーを検出し、第6のコー
    ドワードのシーケンス中に含まれる第3の数のデータエ
    ラーを第1のエラー訂正コード及び第3の消去フラグに
    基づいて訂正するための第3のデコーディング手段で、
    第1のエラー訂正コードを除去したデコード後の第5の
    コードワードが第6のコードワードのシーケンスに従い
    第6のコードグループのシーケンスとして出力され、第
    6のコードグループのシーケンスがデータストリームよ
    りなる第1のコードグループのシーケンスにほぼ等しい
    第3のデコーディング手段と;を具備した装置。
  29. 【請求項29】第3のコードワードのシーケンスをラン
    レングス制限コードによりコード化するための手段と;
    ランレングス制限コードによりコード化された第3のコ
    ードワードのシーケンスをデコードして第4のコードワ
    ードのシーケンスを生成するための手段と:をさらに含
    む請求項28記載の装置。
  30. 【請求項30】ランレングス制限デコードのための手段
    が、第4のコードワードのシーケンス中のランレングス
    エラーを検出し、第4のコードワードのシーケンスに含
    まれるエラーを識別するランレングス消去フラグを出力
    する手段とをさらに含む請求項29記載の装置。
  31. 【請求項31】ランレングス消去フラグを第1の消去フ
    ラグと同期して結合するための手段をさらに含む請求項
    30記載の装置において:ランレングス消去フラグを遅
    延させて、第1のデコーディング手段の処理時間に適合
    するよう調節するための手段と;遅延したランレングス
    消去フラグと第1の消去フラグを論理的に結合して、上
    記第2のデコーディング手段により処理されて第4のコ
    ードグループのシーケンス中のエラーの場所を識別する
    第4の消去フラグを生成するための手段と;を具備した
    装置。
  32. 【請求項32】第1のデコーディング手段が、第3のエ
    ラー訂正コードの他に、ランレングス消去フラグを用い
    て、第4のコードワードのシーケンス中のさらに他のエ
    ラーを検出し、訂正し、これによって第1、第2及び第
    3の訂正されたエラーの和が導入されたエラーの総数と
    ほぼ等しくなるようエラー訂正能力が高められている請
    求項30記載の装置。
  33. 【請求項33】ランレングス制限コードがミラー平方コ
    ードからなり、コード化及びデコードのための手段がミ
    ラー平方エンコーダ及びデコーダからなる請求項30記
    載の装置で、ランレングスエラーを検出するための手段
    が:チャンネルデコーダによりデコードされた第4のコ
    ードワードのシーケンス中のショートランデータ順序違
    反を検出し、フラグを立てるための手段と;チャンネル
    デコーダによりデコードされた第4のコードワードのシ
    ーケンス中のロングランデータ順序違反を検出し、フラ
    グを立てるための手段と;チャンネルデコーダによりデ
    コードされた第4のコードワードのシーケンス中の不正
    なミラー平方同期化シーケンスを検出し、フラグを立て
    るための手段と;を具備した装置。
  34. 【請求項34】第1、第2及び第3のコード化手段がリ
    ード‐ソロモンエンコーダよりなり、第1、第2及び第
    3のデコーディング手段がリード‐ソロモンデコーダよ
    りなる請求項28記載の装置。
  35. 【請求項35】第1の消去フラグと第2の消去フラグを
    結合するための手段が:デインターリーブ後の第1の消
    去フラグを遅延させて、第2のデコーディング手段の処
    理時間に適合するよう調節するための手段と;遅延した
    デインターリーブ後の第1の消去フラグを第2のデコー
    ディング手段から出力される第2の消去フラグと同期し
    て論理的に結合して、第5のコードグループのシーケン
    ス中のエラーを識別する第3の消去フラグを生成する手
    段と;よりなる請求項28記載の装置。
  36. 【請求項36】過度のエラーを含むデータストリームの
    再書き込みをトリガするためのインターリーブされ、コ
    ード化されたデータストリームのための書込み時読出し
    手段をさらに含む請求項28記載の装置において:第3
    のコードグループのシーケンスを媒体チャンネルへ書き
    込まれている間に読み出して、導入されたエラーを含む
    第4のコードワードのシーケンスを得るための手段と;
    第3のデコーディング手段と結合されていて、第4のコ
    ードワードのシーケンスのデータストリームの所定の部
    分において検出されたエラーの数を示す第1の消去フラ
    グの生成数をカウントするための手段と;第1の消去フ
    ラグの数を第1のスレッショルド数と比較するための手
    段と;上記比較の結果、第1の消去フラグの数が第1の
    スレッショルドを超えた時、エラーによって影響される
    データストリームの所定の部分の再書き込みをトリガす
    るための制御手段と;を具備した装置。
  37. 【請求項37】制御手段が:第1のエンコーダへの以後
    のデータストリーム送信を抑止するための手段と;直交
    方向にインターリーブするための手段の第1の一連のデ
    ータ平面に記憶されるエラーのあるデータストリームの
    所定の部分にアクセスして、そのデータストリームを再
    コード化し、再インターリーブするための手段と;をさ
    らに含む請求項36記載の装置。
  38. 【請求項38】第2のデコーディング手段と結合されて
    いて、第5のコードワードのシーケンスのデータストリ
    ームの所定の部分において検出されたエラーの数を示す
    第2の消去フラグの生成数をカウントするための手段
    と;第2の消去フラグの数を第2のスレッショルド数と
    比較するための手段と;をさらに具備し、制御手段が、
    上記比較の結果、第2の消去フラグの数が第2のスレッ
    ショルドを超えた時、エラーによって影響されるデータ
    ストリームの所定の部分の再書き込みをトリガする請求
    項36記載の装置。
  39. 【請求項39】ユーザデータストリームをインターリー
    ブし、コード化する方法において:ユーザデータストリ
    ームを第1のコードグループのシーケンスに分割するス
    テップと;上記シーケンス中の各第1のコードグループ
    をコード化して第1のコードワードを形成するための第
    1のエラー訂正コードを付加するステップと;コード化
    された各第1のコードワードを第1のコードグループの
    シーケンスに従い順次結合して第1のコードワードのシ
    ーケンスを出力するステップと;第1のコードワードの
    シーケンスを第1の一連の二次元列×行データ平面の形
    に配列するステップと;第1の一連のデータ平面を直交
    方向にインターリーブして第2の一連の二次元列×行デ
    ータ平面を形成するステップで、これら第2の一連のデ
    ータ平面の各列が順次出力される第2のコードグループ
    よりなるステップと;シーケンス中の各第2のコードグ
    ループをコード化して第2のコードワードを形成するた
    めの第2のエラー訂正コードを付加するステップと;コ
    ード化された各第2のコードワードを第2のコードグル
    ープのシーケンスに従い順次結合して第2のコードワー
    ドのシーケンスを出力するステップと;を含むことを特
    徴とする方法。
  40. 【請求項40】直交方向インターリービングのステップ
    が、第1の一連のデータ平面の行をデータ平面間でシャ
    ッフルして、第2の一連のデータ平面を形成するステッ
    プよりなり、その際シャッフルされた各行が第1及び第
    2の一連のデータ平面の間で相対的行位置を維持する請
    求項39記載の方法。
  41. 【請求項41】第2のコードワードのシーケンスをデー
    タ平面の各行が第3のコードグループよりなる第2のコ
    ードワードの二次元列×行データ平面に配列するステッ
    プと;第1のデータ平面の行を第3のコードグループの
    シーケンスとして順次出力することによって、第2のコ
    ードワードデータ平面中に配列された第2のコードワー
    ドをインターリーブするステップと;シーケンス中の各
    第3のコードグループをコード化して第3のコードワー
    ドを形成するための第3のエラー訂正コードを付加する
    ステップと;コード化された各第3のコードワードを第
    3のコードグループのシーケンスに従い順次結合して、
    インターリーブされかつコード化されたユーザデータス
    トリームの形の第3のコードワードのシーケンスを出力
    するステップと;をさらに含む請求項39記載の方法。
  42. 【請求項42】データストリームをインターリーブし、
    コード化するための装置において:データストリームを
    受け取り、コード化するための第1のコード化手段で、
    各ユーザコードグループに第1のエラー訂正コードを付
    加することによりデータストリームを一連のユーザコー
    ドグループに分割して、一連の第1のコードワードを出
    力する第1のコード化手段と;第1のコード化手段から
    一連の第1のコードワードを受け取ると共に、一連の第
    1のコードワードを直交方向にインターリーブして直交
    方向にインターリーブされた一連の第2のコードグルー
    プを出力するための第1のインターリービング手段と;
    各第2のコードグループに第2のエラー訂正コードを付
    加することにより直交方向にインターリーブされた一連
    の第2のコードグループを受け取り、コード化して一連
    の第2のコードワードを出力するための第2のコード化
    手段と;第2のコード化手段から一連の第2のコードワ
    ードを受け取ると共に、一連の第2のコードワードをイ
    ンターリーブして一連の第3のコードグループを出力す
    るための第2のインターリービング手段と;各第3のコ
    ードグループに第3のエラー訂正コードを付加すること
    により一連の第3のコードグループを受け取り、コード
    化して、一連の第3のコードワードをインターリーブさ
    れ、コード化されたデータストリームとして出力するた
    めの第3のコード化手段と;を具備したことを特徴とす
    る装置。
  43. 【請求項43】一連の第3のコードワードを受け取り、
    ランレングス制限コードによってコード化するための媒
    体チャンネルコード化手段をさらに含む請求項42記載
    の装置。
  44. 【請求項44】第1のインターリービング手段が、一連
    の第1のコードワードを第1の一連の二次元列×行デー
    タ平面に、データ平面の1列につき第1のコードワード
    1つずつ、順次記憶するための手段を含み、第1のコー
    ドワードが、所定のシャッフリング順序によるデータ平
    面間行シャッフリングによって直交方向にインターリー
    ブされて第2の一連のデータ平面を形成し、第2の一連
    の二次元列×行データ平面の各列が順次出力される第2
    のコードグループよりなる請求項42記載の装置。
  45. 【請求項45】第1のインターリービング手段に記憶す
    るための手段が、読出し及び書込みに交互に使用可能な
    一対のデータ記憶バッファよりなり、その第1バッファ
    が一連の第1のコードワードの所定の部分を第1の一連
    のデータ平面として順次記憶する書込みモードで動作す
    る間、第2のバッファが、一連の第1のコードワードの
    先行部分を前に記憶され、直交方向にインターリーブさ
    れた形で出力して第2の一連のデータ平面を形成する読
    出しモードで動作する請求項44記載の装置。
  46. 【請求項46】各データ記憶バッファが、各々少なくと
    も1データ平面を保持する複数の二次元ランダムアクセ
    スメモリよりなる請求項45記載の装置。
  47. 【請求項47】第2のインターリービング手段が、第2
    のコードワードのシーケンスを第1の二次元列×行デー
    タ平面に、1列につき第2のコードワードを1つずつ、
    順次記憶するための手段を含み、第2のコードワード
    が、第1のデータ平面の行を順次出力することによりイ
    ンターリーブされ、その各行出力が第3のコードグルー
    プよりなる請求項42記載の装置。
  48. 【請求項48】記憶するのための手段が、読出し及び書
    込みに交互に使用可能な一対の二次元列×行データ記憶
    バッファよりなり、一連の第2のコードワードの所定の
    部分が第1のバッファの列に順次書き込まれている間
    に、第2のバッファが、各行を順次読出し、第2のコー
    ドワードのシーケンスの先行部分を前にバッファの列
    に、記憶された形で出力するよう動作する請求項47記
    載の装置。
  49. 【請求項49】第1、第2及び第3のコード化手段がリ
    ード‐ソロモンエンコーダよりなる請求項42記載の装
    置。
  50. 【請求項50】エラーを伴う一連の第3のコードワード
    からなる一連の第4のコードワードをデコードし、デイ
    ンターリーブするための手段をさらに含む請求項42記
    載の装置において:一連の第4のコードワードを受け取
    り、第3のエラー訂正コードに基づいて各第4のコード
    ワード中の第1の数のエラーを訂正すると共に、各第4
    のコードワードから第3の訂正コードをさらに除去して
    一連の第4のコードグループを出力するためのための第
    1のデコーディング手段と;一連の第4のコードグルー
    プを受け取り、デインターリーブして一連の第5のコー
    ドワードを出力するための第1のデインターリービング
    手段と;一連の第5のコードワードを受け取り、エラー
    を検出し、第2のエラー訂正コードに基づいて各第5の
    コードワード中の第2の数のエラーを訂正すると共に、
    各第5のコードワードから第2のエラー訂正コードを除
    去して一連の第5のコードグループを出力するための第
    2のデコーディング手段と;一連の第5のコードグルー
    プを受け取り、直交方向にデインターリーブして一連の
    第6のコードワードを出力するための第2のデインター
    リービング手段と;一連の第6のコードワードを受け取
    り、エラーを検出し、第1のエラー訂正コードに基づい
    て各第6のコードワード中の第3の数のエラーを訂正す
    ると共に、各第6のコードワードから第1のエラー訂正
    コードを除去して一連の第6のコードグループを出力す
    るための第3のデコーディング手段で、一連の第6のコ
    ードグループがデータストリームよりなる一連の第1の
    コードグループにほぼ等しい第3のデコーディング手段
    と;を具備した装置。
  51. 【請求項51】第1のデコーディング手段に付随する手
    段で、検出されて未訂正のエラーが含まれていることを
    示す第1の消去フラグを各第4のコードグループごとに
    出力するための手段をさらに含み、かつ第2のデコーデ
    ィング手段が第1の消去フラグを用いてエラー訂正能力
    を高めるための手段を含む請求項48記載の装置。
  52. 【請求項52】第2のデコーディング手段に付随する手
    段で、検出されて未訂正のエラーが含まれていることを
    示す第2の消去フラグを各第5のコードグループごとに
    出力するための手段と;第1と第2の消去フラグを同期
    して論理的に結合して各第6のコードワード中の検出さ
    れて未訂正のエラーを識別する第3の消去フラグを生成
    するための手段と;をさらに含み、第3のデコーディン
    グ手段が、第1、第2及び第3の訂正されたエラーの和
    がほぼデータに含まれているエラーの数に等しくなるよ
    うに、第3の消去フラグを用いてエラー訂正能力を高め
    る手段を含む請求項51記載の装置。
  53. 【請求項53】エラーを含むコード化され、インターリ
    ーブされたデータストリームの再書き込みをトリガする
    ための書込み時読出し手段をさらに含む請求項50記載
    の装置において:一連の第3のコードワードをこれが書
    き込まれている間に読み出して、データエラーを含む一
    連の第4のコードワードを得るための手段と;第1のデ
    コーディング手段に結合されていて、一連の第4のコー
    ドワードの所定の部分に含まれるエラーの数を示す第1
    の消去フラグの生成数をカウントするための手段と;第
    1の消去フラグの数を第1のスレッショルド数と比較す
    るための手段と;第1のスレッショルド数を超えたと
    き、エラーにより影響される一連の第4のコードワード
    の所定の部分に対応するデータストリームの再書き込み
    をトリガするための制御手段と;を具備した装置。
  54. 【請求項54】制御手段が:上記エラーにより影響され
    るデータの再書き込みの間の、第1のコード化手段への
    さらなるデータストリーム送信を抑止するための手段
    と;再コード化及び再インターリーブを行うために、過
    度のエラーを含む一連の第4のコードワードの所定の部
    分に対応するデータストリームの所定の部分にアクセス
    するための手段と;をさらに具備した請求項53記載の
    装置。
  55. 【請求項55】第2のデコーディング手段と結合されて
    いて、一連の第5のコードワードの所定の部分に含まれ
    るエラーの数を示す第2の消去フラグの生成数をカウン
    トするための手段と;第2の消去フラグの数を第2のス
    レッショルド数と比較するための手段と;をさらに含
    み、制御手段が、第2のスレッショルド数を超えたき、
    エラーによって影響される一連の第5のコードワードの
    所定の部分に対応するデータストリームの再書き込みを
    トリガする請求項53記載の装置。
  56. 【請求項56】一連の第3のコードワードをランレング
    ス制限コードによりコード化するための手段と;ランレ
    ングス制限コードによりコード化された一連の第3のコ
    ードワードをデコードして一連の第4のコードワードを
    生成するための手段と;をさらに具備した請求項50記
    載の装置。
  57. 【請求項57】ランレングス制限コードによりコード化
    されたコードワードをデコードするための手段が、一連
    の第4のコードワード中のランレングス制限エラーを検
    出し、フラグを立てるための手段をさらに含み、かつ第
    1のデコーディング手段が、エラー訂正能力を高めるた
    めにランレングス制限エラーフラグを受け取るための手
    段を有する請求項56記載の装置。
  58. 【請求項58】ランレングス制限エラーフラグと第1の
    消去フラグを同期して論理的に結合して第4の消去フラ
    グを生成するための手段;をさらに含み、第2のデコー
    ディング手段が、第4の消去フラグを用いてデコーディ
    ング及びデインターリービングのための手段のエラー訂
    正能力を高めるための手段を有する請求項57記載の装
    置。
  59. 【請求項59】ランレングス制限コードがミラー平方コ
    ードであり、ランレングス制限コード化及びデコーディ
    ングのための手段がミラー平方エンコーダ及びデコーダ
    であり、かつ検出するための手段が:媒体チャンネルか
    ら受け取られるデコード前の一連のコードワード中のシ
    ョートランデータ順序違反を検出し、ショートランエラ
    ー信号を出力するための手段と;媒体チャンネルから受
    け取られるデコード前の一連のコードワード中のロング
    ランデータ順序違反を検出し、ロングランエラー信号を
    出力するための手段と;媒体チャンネルから受け取られ
    るデコード前の一連のコードワード中の不正なミラー平
    方同期化シーケンスを検出し、同期化シーケンスエラー
    信号を生成するための手段と;ショートラン、ロングラ
    ン及び同期化シーケンスエラー信号に応答して、一連の
    チャンネルデコーダによりデコードされたエラーのある
    第4のコードワード中のデータ位置を識別するランレン
    グス制限エラーフラグを出力するための手段と;を具備
    した請求項57記載の装置。
  60. 【請求項60】一連のユーザコードグループに分割され
    たデータストリームをインターリーブし、コード化する
    のための装置において:ユーザデータを受け取り、コー
    ド化するための第1のコード化手段で、各ユーザコード
    グループに第1のエラー訂正コードを付加して一連の第
    1のコードワードを出力する第1のコード化手段と;第
    1のコード化手段から一連の第1のコードワードを受け
    取ると共に、一連の第1のコードワードを直交方向にイ
    ンターリーブして直交方向にインターリーブされた一連
    の第2のコードグループを出力するためのインターリー
    ビング手段と;直交方向にインターリーブされた一連の
    第2のコードグループを受け取り、各第2のコードグル
    ープに第2のエラー訂正コードを付加して一連の第2の
    コードワードを出力するための第2のコード化手段と;
    を具備したことを特徴とする装置。
  61. 【請求項61】インターリービング手段が、一連の第1
    のコードワードを第1の一連の二次元列×行データ平面
    へ記憶するための手段を含み、これらの第1のコードワ
    ードが所定のシャッフリング順序に基づくデータ平面間
    行シャッフリングにより直交方向にインターリーブされ
    て、各列が順次出力される第2のコードグループよりな
    る第2の一連の二次元列×行データ平面を形成する請求
    項60記載の装置。
  62. 【請求項62】第2のコード化手段から一連の第2のコ
    ードワードを受け取り、かつ第2の一連のコードワード
    をインターリーブして一連の第3のコードグループを出
    力するるための第2のインターリービング手段と;一連
    の第3のコードグループを受け取り、各第3のコードグ
    ループに第3のエラー訂正コードを付加して、インター
    リーブされ、コード化されたユーザデータとして媒体チ
    ャンネルへ送るための一連の第3のコードワードを出力
    するための第3のコード化手段と;をさらに具備した請
    求項60記載の装置。
  63. 【請求項63】第2のインターリービング手段が、第2
    のコードワードのシーケンスを第2のコードワードの二
    次元列×行データ平面に記憶するための手段を有し、第
    2のコードワードがデータ平面の行を順次出力すること
    によりインターリーブされ、その各行出力が第3のコー
    ドグループよりなる請求項62記載の装置。
JP02336993A 1992-01-15 1993-01-18 トリプル直交インターリーブ式エラー訂正システム Expired - Fee Related JP3465113B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/820737 1992-01-15
US07/820,737 US5392299A (en) 1992-01-15 1992-01-15 Triple orthogonally interleaed error correction system

Publications (2)

Publication Number Publication Date
JPH06276178A true JPH06276178A (ja) 1994-09-30
JP3465113B2 JP3465113B2 (ja) 2003-11-10

Family

ID=25231595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02336993A Expired - Fee Related JP3465113B2 (ja) 1992-01-15 1993-01-18 トリプル直交インターリーブ式エラー訂正システム

Country Status (13)

Country Link
US (1) US5392299A (ja)
EP (1) EP0551973B1 (ja)
JP (1) JP3465113B2 (ja)
KR (1) KR100263593B1 (ja)
CN (1) CN1081296A (ja)
AT (1) ATE160658T1 (ja)
AU (1) AU665044B2 (ja)
CA (1) CA2087197C (ja)
DE (1) DE69315360T2 (ja)
FI (1) FI930147A0 (ja)
IL (1) IL104395A (ja)
MX (1) MX9300195A (ja)
NO (1) NO930119L (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033810A (ja) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd エラー訂正デコーディング方法およびその装置

Families Citing this family (279)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69223694T2 (de) * 1991-07-18 1998-04-23 Canon Kk Kodierungs- und Dekodierungssystem zur Fehlerkorrektur
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
CA2064541C (en) * 1992-03-31 1998-09-15 Thomas A. Gray Cycling error count for link maintenance
US5638227A (en) * 1993-12-17 1997-06-10 Matsushita Electric Industrial Co., Ltd. Digital data recording and reproducing apparatus
US5644582A (en) * 1994-03-09 1997-07-01 U.S. Philips Corporation Conversion arrangement for a magnetic recording/reproducing apparatus of the D-type
WO1996024196A1 (en) * 1995-02-01 1996-08-08 Philips Electronics N.V. Method of error protected transmission, method of error protected reception of data and transmission system for transmission of data
JP3206358B2 (ja) * 1995-03-30 2001-09-10 松下電器産業株式会社 データ一時記憶装置
FI97837C (fi) * 1995-04-11 1997-02-25 Nokia Mobile Phones Ltd Tiedonsiirtomenetelmä sekä lähetin
JPH08293802A (ja) * 1995-04-13 1996-11-05 Internatl Business Mach Corp <Ibm> インターリーブ式誤り訂正方法
US5719884A (en) * 1995-07-27 1998-02-17 Hewlett-Packard Company Error correction method and apparatus based on two-dimensional code array with reduced redundancy
US5757822A (en) * 1995-08-24 1998-05-26 Quantum Corporation Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
JPH1051354A (ja) * 1996-05-30 1998-02-20 N T T Ido Tsushinmo Kk Ds−cdma伝送方法
US5968198A (en) * 1996-08-16 1999-10-19 Ericsson, Inc. Decoder utilizing soft information output to minimize error rates
US5996104A (en) * 1996-09-13 1999-11-30 Herzberg; Hanan System for coding system
JP3310185B2 (ja) * 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US5946357A (en) * 1997-01-17 1999-08-31 Telefonaktiebolaget L M Ericsson Apparatus, and associated method, for transmitting and receiving a multi-stage, encoded and interleaved digital communication signal
JP3340933B2 (ja) * 1997-02-15 2002-11-05 東芝デジタルメディアエンジニアリング株式会社 誤り訂正方法及びdvd再生装置
US5920578A (en) * 1997-04-23 1999-07-06 Cirrus Logic, Inc. Method and apparatus for efficiently processing a multi-dimensional code
US6151296A (en) * 1997-06-19 2000-11-21 Qualcomm Incorporated Bit interleaving for orthogonal frequency division multiplexing in the transmission of digital signals
JPH1131977A (ja) * 1997-07-10 1999-02-02 Sony Corp 誤り訂正符号演算器
FI104023B (fi) 1997-07-18 1999-10-29 Nokia Mobile Phones Ltd Tiedonsiirtomenetelmä ja -järjestelmä
JPH11112358A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd データの誤り訂正方法及び誤り訂正装置
FR2769776B1 (fr) * 1997-10-09 1999-12-17 Alsthom Cge Alcatel Procede de codage bloc par code produit applicable notamment au codage d'une cellule atm
KR100272708B1 (ko) * 1997-12-30 2000-11-15 전주범 D-vhs시스템에서 셔플링을 이용한 디지털 데이터의 코딩/디코딩 방법
KR100256965B1 (ko) * 1997-12-30 2000-05-15 윤종용 어드레스 버스의 1 비트 오류 자동 수정 회로 및 방법
AU5565998A (en) * 1998-01-16 1999-08-02 Hewlett-Packard Company Methods and apparatus for data storage on magnetic media including error correction codes
JP3307579B2 (ja) * 1998-01-28 2002-07-24 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記憶システム
JP2002510902A (ja) * 1998-03-30 2002-04-09 テレフオンアクチーボラゲット エル エム エリクソン(パブル) パケット交換システムにおけるブロックのインタリーブ方式
US6367047B1 (en) * 1998-10-20 2002-04-02 Ecrix Multi-level error detection and correction technique for data storage recording device
US6871303B2 (en) * 1998-12-04 2005-03-22 Qualcomm Incorporated Random-access multi-directional CDMA2000 turbo code interleaver
US6304991B1 (en) * 1998-12-04 2001-10-16 Qualcomm Incorporated Turbo code interleaver using linear congruential sequence
US6484283B2 (en) * 1998-12-30 2002-11-19 International Business Machines Corporation Method and apparatus for encoding and decoding a turbo code in an integrated modem system
KR100321978B1 (ko) * 1998-12-31 2002-07-02 윤종용 통신시스템에서반복복호장치및방법
JP4031136B2 (ja) * 1999-01-14 2008-01-09 株式会社東芝 符号化・復号化装置及びディスク記憶装置
JP3502559B2 (ja) * 1999-02-05 2004-03-02 松下電器産業株式会社 消失訂正方法、及び消失訂正回路
US6581178B1 (en) * 1999-02-15 2003-06-17 Nec Corporation Error correction coding/decoding method and apparatus
US6314534B1 (en) * 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
US6356528B1 (en) * 1999-04-15 2002-03-12 Qualcomm Incorporated Interleaver and deinterleaver for use in a diversity transmission communication system
US6956842B1 (en) 1999-05-10 2005-10-18 Ntt Docomo, Inc. Multiplexing method and multiplexing device, and data signal transmission method and data signal transmission device
US7089477B1 (en) * 1999-08-18 2006-08-08 California Institute Of Technology Interleaved serial concatenation forming turbo-like codes
US6606727B1 (en) * 1999-10-29 2003-08-12 Stmicroelectronics, Inc. System and method for providing error correction coding with selectively variable redundancy
US6625774B1 (en) * 1999-10-29 2003-09-23 Stmicroelectronics, Inc. Redundancy system and method for locating errors in interleaved code words
JP3841990B2 (ja) 1999-12-07 2006-11-08 三菱電機株式会社 Fecフレーム構成方法およびfec多重化装置
US7356752B2 (en) * 2000-03-14 2008-04-08 Comtech Telecommunications Corp. Enhanced turbo product codes
JP2001266499A (ja) * 2000-03-23 2001-09-28 Sony Corp データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
JP2001274698A (ja) * 2000-03-24 2001-10-05 Sony Corp 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
JP2003534680A (ja) * 2000-04-04 2003-11-18 コムテック テレコミュニケーションズ コーポレイション 強化型ターボプロダクト符号復号器システム
US6675345B1 (en) * 2000-05-12 2004-01-06 Oak Technology, Inc. Method and apparatus for detecting errors in DVD data
GB2363556B (en) * 2000-05-12 2004-12-22 Global Silicon Ltd Digital audio processing
JP2001332982A (ja) * 2000-05-18 2001-11-30 Mitsubishi Electric Corp 光伝送システム、fec多重化装置、fec多重分離装置、および誤り訂正方法
US7116710B1 (en) * 2000-05-18 2006-10-03 California Institute Of Technology Serial concatenation of interleaved convolutional codes forming turbo-like codes
US6738942B1 (en) * 2000-06-02 2004-05-18 Vitesse Semiconductor Corporation Product code based forward error correction system
US6622277B1 (en) * 2000-06-05 2003-09-16 Tyco Telecommunications(Us)Inc. Concatenated forward error correction decoder
US7032154B2 (en) 2000-06-05 2006-04-18 Tyco Telecommunications (Us) Inc. Concatenated forward error correction decoder
KR100378181B1 (ko) * 2000-06-09 2003-03-29 삼성전자주식회사 Efm/efm+ 디코딩에 의해 검출된 에러위치를 이용한c1/pi 워드의 에러정정 방법 및 장치
JP2002230916A (ja) * 2001-01-29 2002-08-16 Mitsubishi Electric Corp 情報再生装置
US7170849B1 (en) * 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
US8656246B2 (en) * 2001-04-16 2014-02-18 Qualcomm Incorporated Method and an apparatus for use of codes in multicast transmission
US6981198B2 (en) * 2001-04-26 2005-12-27 Storage Technology Corporation Dynamic error correction code shortening
US7389463B2 (en) * 2001-05-29 2008-06-17 Thomson Licensing Hierarchical block coding for a packet-based communications system
US7385949B1 (en) * 2001-06-05 2008-06-10 Broadcom Corporation System and method for de-interleaving data in a wireless receiver
DE10127346C2 (de) * 2001-06-06 2003-07-17 Siemens Ag Datenübertragungssystem auf Multiträgerbasis und Verfahren zum Unterdrücken von Störungen bei einem Datenübertragungssystem auf Multiträgerbasis
JP2003069535A (ja) * 2001-06-15 2003-03-07 Mitsubishi Electric Corp 誤り訂正多重化装置、誤り訂正多重分離装置、これらを用いた光伝送システムおよび誤り訂正多重化伝送方法
US20020199153A1 (en) * 2001-06-22 2002-12-26 Fall Thomas G. Sampling method for use with bursty communication channels
US7278070B2 (en) 2001-09-14 2007-10-02 Texas Instruments Incorporated Interleaving to avoid wideband interference in a multi-carrier communications system
WO2003041991A1 (en) * 2001-10-17 2003-05-22 General Electric Company Signal error detection in railroad communication system
US20030161324A1 (en) * 2002-01-16 2003-08-28 Aviom, Inc. System and method for transmitting and reconstructing audio or video data using intelligent sample interleaving of transmitted data requiring fewer orders of interpolation to accurately reconstruct audio or video data at the receiver in the event of data lost
US7246294B2 (en) * 2002-04-01 2007-07-17 Intel Corporation Method for iterative hard-decision forward error correction decoding
US7231575B2 (en) 2002-04-01 2007-06-12 Intel Corporation Apparatus for iterative hard-decision forward error correction decoding
US7346125B2 (en) * 2002-04-23 2008-03-18 Raytheon Company Method and device for pulse shaping QPSK signals
KR101129348B1 (ko) * 2002-06-21 2012-03-27 톰슨 라이센싱 순방향 에러 정정 방법
EP1388944A1 (en) * 2002-08-10 2004-02-11 Deutsche Thomson-Brandt Gmbh Cross interleave reed-solomon code correction
JP2004080508A (ja) * 2002-08-20 2004-03-11 Nec Electronics Corp 誤り訂正符号の復号方法、そのプログラム及びその装置
GB2396786B (en) * 2002-12-27 2005-12-21 Phyworks Ltd Fibre optic communications
US7137057B2 (en) * 2003-01-07 2006-11-14 Sun Microsystems, Inc. Method and apparatus for performing error correction code (ECC) conversion
GB2397666A (en) * 2003-01-27 2004-07-28 Hewlett Packard Co Logical data grouping in digital storage system
US7831869B2 (en) 2003-01-27 2010-11-09 Hewlett-Packard Development Company, L.P. DDS logical data grouping
US20040157626A1 (en) * 2003-02-10 2004-08-12 Vincent Park Paging methods and apparatus
US8196000B2 (en) * 2003-04-02 2012-06-05 Qualcomm Incorporated Methods and apparatus for interleaving in a block-coherent communication system
US7434145B2 (en) * 2003-04-02 2008-10-07 Qualcomm Incorporated Extracting soft information in a block-coherent communication system
CN100483952C (zh) * 2003-04-02 2009-04-29 高通股份有限公司 块相干通信系统中的低复杂性解调方法和装置
US7231557B2 (en) * 2003-04-02 2007-06-12 Qualcomm Incorporated Methods and apparatus for interleaving in a block-coherent communication system
JP3850433B2 (ja) * 2003-06-02 2006-11-29 松下電器産業株式会社 インタリーブデータに対する誤り訂正方法および装置
TWI254283B (en) * 2003-06-03 2006-05-01 Sunplus Technology Co Ltd Error correction device of block code and method thereof
US7415658B2 (en) * 2003-09-10 2008-08-19 Intel Corporation Forward error correction mapping and de-mapping techniques
US7389468B2 (en) * 2004-09-20 2008-06-17 International Business Machines Corporation Writing and reading of data in probe-based data storage devices
FR2860360B1 (fr) * 2003-09-29 2005-12-09 Canon Kk Dispositif de codage /decodage utilisant un codeur/decodeur de reed-solomon
FR2861517B1 (fr) * 2003-10-23 2006-01-27 Thomson Licensing Sa Methode de reconstruction de paquets perdus et appareils implementant la methode
US20050180332A1 (en) * 2004-02-13 2005-08-18 Broadcom Corporation Low latency interleaving and deinterleaving
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
EP1569349A1 (en) * 2004-02-23 2005-08-31 Alcatel Alternative concatenated coding scheme for digital signals
EP2228936A1 (en) 2004-03-03 2010-09-15 Aware, Inc. Adaptive fec coding in dsl systems according to measured impulse noise
US6897793B1 (en) * 2004-04-29 2005-05-24 Silicon Image, Inc. Method and apparatus for run length limited TMDS-like encoding of data
GB2415336B (en) * 2004-06-18 2006-11-08 Toshiba Res Europ Ltd Bit interleaver for a mimo system
US7516389B2 (en) * 2004-11-04 2009-04-07 Agere Systems Inc. Concatenated iterative and algebraic coding
US7600164B2 (en) * 2004-12-17 2009-10-06 Telefonaktiebolaget Lm Ericsson (Publ) Interleaving/de-interleaving using compressed bit-mapping sequences
US7788570B1 (en) 2005-03-23 2010-08-31 Marvell International Ltd. Optimized Reed-Solomon decoder
US20060236045A1 (en) * 2005-04-13 2006-10-19 Analog Devices, Inc. Apparatus for deinterleaving interleaved data using direct memory access
US7689132B2 (en) * 2005-06-07 2010-03-30 Industrial Technology Research Institute Interference-rejection coding method for an optical wireless communication system and the optical wireless communication system thereof
US7430701B2 (en) * 2005-06-16 2008-09-30 Mediatek Incorporation Methods and systems for generating error correction codes
US20070011557A1 (en) * 2005-07-07 2007-01-11 Highdimension Ltd. Inter-sequence permutation turbo code system and operation methods thereof
US7797615B2 (en) 2005-07-07 2010-09-14 Acer Incorporated Utilizing variable-length inputs in an inter-sequence permutation turbo code system
US7480847B2 (en) * 2005-08-29 2009-01-20 Sun Microsystems, Inc. Error correction code transformation technique
US7712008B2 (en) * 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
US7734984B2 (en) * 2006-04-13 2010-06-08 Trident Microsystems (Far East) Ltd. Erasures assisted block code decoder and related method
MX2009000057A (es) * 2006-07-11 2009-01-23 Lg Electronics Inc Metodo y aparato ecualizador de canal, y sistema receptor.
US7779331B2 (en) * 2006-07-31 2010-08-17 Agere Systems Inc. Systems and methods for tri-column code based error reduction
US7801200B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7802163B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
EP1887446A1 (de) * 2006-08-02 2008-02-13 Siemens Aktiengesellschaft Verfahren zur seriellen asynchronen Übertragung von Daten in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes
US7793196B2 (en) * 2006-08-21 2010-09-07 Lsi Corporation Methods and apparatus for improved error and erasure correction in a Reed-Solomon date channel
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US7930621B2 (en) * 2007-06-01 2011-04-19 Agere Systems Inc. Systems and methods for LDPC decoding with post processing
US8196002B2 (en) * 2007-06-01 2012-06-05 Agere Systems Inc. Systems and methods for joint LDPC encoding and decoding
KR20100061409A (ko) * 2007-09-28 2010-06-07 에이저 시스템즈 인크 복잡성이 감소된 데이터 프로세싱을 위한 시스템들 및 방법들
US20090177943A1 (en) * 2008-01-09 2009-07-09 Broadcom Corporation Error correction coding using soft information and interleaving
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8266495B2 (en) 2008-02-20 2012-09-11 Marvell World Trade Ltd. Systems and methods for performing concatenated error correction
EP2096884A1 (en) 2008-02-29 2009-09-02 Koninklijke KPN N.V. Telecommunications network and method for time-based network access
US8245104B2 (en) * 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
EP2191569B1 (en) * 2008-05-19 2018-11-21 Avago Technologies General IP (Singapore) Pte. Ltd. Systems and methods for mitigating latency in a data detector feedback loop
US8352842B2 (en) * 2008-06-18 2013-01-08 Acterna Llc Determining contribution of burst noise to data errors
CN103354456B (zh) 2008-07-02 2017-06-23 松下电器(美国)知识产权公司 发送装置、接收装置、发送方法和接收方法
US8660220B2 (en) * 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
US8276047B2 (en) * 2008-11-13 2012-09-25 Vitesse Semiconductor Corporation Continuously interleaved error correction
WO2010059264A1 (en) * 2008-11-20 2010-05-27 Lsi Corporation Systems and methods for noise reduced data detection
KR101570472B1 (ko) * 2009-03-10 2015-11-23 삼성전자주식회사 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템
US7990642B2 (en) * 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
JP5502363B2 (ja) * 2009-04-28 2014-05-28 三菱電機株式会社 光伝送装置および光伝送方法
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
US8773790B2 (en) 2009-04-28 2014-07-08 Lsi Corporation Systems and methods for dynamic scaling in a read data processing system
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8458553B2 (en) 2009-07-28 2013-06-04 Lsi Corporation Systems and methods for utilizing circulant parity in a data processing system
US8312343B2 (en) * 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
US8321746B2 (en) 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8176404B2 (en) * 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
KR101623730B1 (ko) * 2009-11-23 2016-05-25 삼성전자주식회사 인터리버 장치
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8743936B2 (en) * 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
FR2955001A1 (fr) * 2010-01-06 2011-07-08 St Microelectronics Grenoble 2 Procede et dispositif d'entrelacement en ligne et en colonne pour blocs de taille variable
US8687740B2 (en) * 2010-02-11 2014-04-01 Electronics And Telecommunications Research Institute Receiver and reception method for layered modulation
US20110195658A1 (en) * 2010-02-11 2011-08-11 Electronics And Telecommunications Research Institute Layered retransmission apparatus and method, reception apparatus and reception method
US20110194645A1 (en) * 2010-02-11 2011-08-11 Electronics And Telecommunications Research Institute Layered transmission apparatus and method, reception apparatus, and reception method
US8824590B2 (en) * 2010-02-11 2014-09-02 Electronics And Telecommunications Research Institute Layered transmission apparatus and method, reception apparatus and reception method
CN102812431A (zh) 2010-03-22 2012-12-05 Lrdc系统有限公司 用于识别与保护一组源数据的完整性的方法
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8804260B2 (en) 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US8869011B2 (en) * 2013-01-03 2014-10-21 International Business Machines Corporation Unequal error protection scheme for headerized sub data sets
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9007231B2 (en) 2013-01-17 2015-04-14 Baker Hughes Incorporated Synchronization of distributed measurements in a borehole
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
KR20140140252A (ko) * 2013-05-29 2014-12-09 한국전자통신연구원 인터리빙 및 디인터리빙을 위한 메모리 엑세스 장치 및 그 방법
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9094046B2 (en) * 2013-09-03 2015-07-28 Lsi Corporation Systems and methods for variable sector count spreading and de-spreading
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US8713399B1 (en) * 2013-10-10 2014-04-29 Antcor S.A. Reconfigurable barrel shifter and rotator
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9286159B2 (en) * 2013-11-06 2016-03-15 HGST Netherlands B.V. Track-band squeezed-sector error correction in magnetic data storage devices
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
US9553611B2 (en) * 2014-11-27 2017-01-24 Apple Inc. Error correction coding with high-degree overlap among component codes
US10201026B1 (en) 2016-06-30 2019-02-05 Acacia Communications, Inc. Forward error correction systems and methods
JP6736046B2 (ja) * 2016-08-01 2020-08-05 京セラ株式会社 デュアルコーディングによるロバストなリレー再送
US10505676B1 (en) 2018-08-10 2019-12-10 Acacia Communications, Inc. System, method, and apparatus for interleaving data
CN112655088A (zh) 2018-09-12 2021-04-13 华为技术有限公司 使用错误校正码和数据路径交织的ic晶粒到ic晶粒互连
KR102478169B1 (ko) * 2020-04-03 2022-12-16 한국전자통신연구원 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868632A (en) * 1972-11-15 1975-02-25 Ibm Plural channel error correcting apparatus and methods
USRE30187E (en) * 1972-11-15 1980-01-08 International Business Machines Corporation Plural channel error correcting apparatus and methods
US3786439A (en) * 1972-12-26 1974-01-15 Ibm Error detection systems
USRE31311E (en) * 1976-03-19 1983-07-12 Ampex Corporation DC Free encoding for data transmission system
JPS5535562A (en) * 1978-09-05 1980-03-12 Matsushita Electric Ind Co Ltd Forming method of digital transmission signal
JPS574629A (en) * 1980-05-21 1982-01-11 Sony Corp Data transmitting method capable of correction of error
EP0076862B1 (en) * 1981-04-16 1990-09-19 Sony Corporation Error correction coding method
US4541091A (en) * 1982-06-11 1985-09-10 Hitachi, Ltd. Code error detection and correction method and apparatus
US4567594A (en) * 1983-06-07 1986-01-28 Burroughs Corporation Reed-Solomon error detecting and correcting system employing pipelined processors
US4677622A (en) * 1983-06-22 1987-06-30 Hitachi, Ltd. Error correction method and system
US4637021A (en) * 1983-09-28 1987-01-13 Pioneer Electronic Corporation Multiple pass error correction
DE3575646D1 (de) * 1984-03-24 1990-03-01 Philips Nv Verfahren zur informationsuebertragung mit fehlerkorrektur fuer datenworte, ein fehlerkorrektur-dekodierverfahren fuer solche datenworte, eine anordnung zur informationsuebertragung zur verwendung mit dem verfahren, ein geraet fuer informationsdekodierung zur verwendung mit dem verfahren und eine anordnung zur verwendung mit solchem geraet.
JPH0697542B2 (ja) * 1985-05-14 1994-11-30 松下電器産業株式会社 インタ−リ−ブ回路
US4730321A (en) * 1986-05-30 1988-03-08 Quantum Corporation Disk drive with improved error correction code
US4791643A (en) * 1986-12-29 1988-12-13 Minnesota Mining And Manufacturing Company Single track orthogonal error correction system
JPS63193723A (ja) * 1987-02-06 1988-08-11 Sony Corp リ−ドソロモン符号の復号方法
US4802170A (en) * 1987-04-29 1989-01-31 Matrox Electronics Systems Limited Error disbursing format for digital information and method for organizing same
JPS63274222A (ja) * 1987-05-01 1988-11-11 Matsushita Electric Ind Co Ltd インタ−リ−ブ方法
EP0341851A3 (en) * 1988-05-12 1991-06-12 Digital Equipment Corporation Method and apparatus for interleaved encoding
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033810A (ja) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd エラー訂正デコーディング方法およびその装置
JP4674371B2 (ja) * 2003-07-10 2011-04-20 三星電子株式会社 エラー訂正デコーディング方法およびその装置

Also Published As

Publication number Publication date
DE69315360T2 (de) 1998-04-09
EP0551973B1 (en) 1997-11-26
EP0551973A2 (en) 1993-07-21
AU665044B2 (en) 1995-12-14
FI930147A0 (fi) 1993-01-14
CN1081296A (zh) 1994-01-26
IL104395A0 (en) 1993-05-13
US5392299A (en) 1995-02-21
IL104395A (en) 1996-06-18
CA2087197A1 (en) 1993-07-16
AU3180293A (en) 1993-07-22
MX9300195A (es) 1994-07-29
EP0551973A3 (en) 1994-04-06
ATE160658T1 (de) 1997-12-15
NO930119D0 (no) 1993-01-13
KR100263593B1 (ko) 2000-08-01
DE69315360D1 (de) 1998-01-08
CA2087197C (en) 2000-03-21
KR930017343A (ko) 1993-08-30
JP3465113B2 (ja) 2003-11-10
NO930119L (no) 1993-07-16

Similar Documents

Publication Publication Date Title
JP3465113B2 (ja) トリプル直交インターリーブ式エラー訂正システム
US5931968A (en) Digital data recording channel
JP3258669B2 (ja) 改善した誤り伝搬によるトレリス・コード
EP1125294B1 (en) Multi-level error detection and correction technique for data storage recording device
KR19990044116A (ko) 3웨이 바이트 인터리빙된 ecc를 갖는 비트 인터리빙된 16/17 비율 변조 코드
KR19990082386A (ko) 디지털 데이터 저장용 인코더
JPS5945556A (ja) デイジタル・デ−タの誤りを補正する装置
US5528607A (en) Method and apparatus for protecting data from mis-synchronization errors
JP2000195193A (ja) 誤り訂正復号装置
KR20030070135A (ko) 에러 정정 코드를 디코딩하는 방법 및 장치
JP2004507030A (ja) ビットストリームを記憶又は復号化する方法
US20020199153A1 (en) Sampling method for use with bursty communication channels
US4606026A (en) Error-correcting method and apparatus for the transmission of word-wise organized data
JP3992443B2 (ja) 符号化方法、復号方法、符号化回路、復号回路、記憶装置、記憶媒体、通信装置
JP3537722B2 (ja) 記録再生装置
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
US6694473B1 (en) Parallel signal decoding method
JPH0628343B2 (ja) 積符号の復号方法
JPS6342343B2 (ja)
JP3653315B2 (ja) エラー訂正方法及びエラー訂正装置
JPS6061961A (ja) 情報記録再生装置
JP2004071051A (ja) 符号化装置および方法、復号化装置および方法、記録装置および方法、再生装置および方法、ならびに、記録再生装置
JPS62164279A (ja) 符号変換装置
JPS6329450B2 (ja)
JPH07202729A (ja) 誤り訂正符号化方法、誤り訂正復号化方法、誤り訂正符号化装置及び誤り訂正復号化装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees