CN1081296A - 三维正交交错误差校正系统 - Google Patents
三维正交交错误差校正系统 Download PDFInfo
- Publication number
- CN1081296A CN1081296A CN93101734A CN93101734A CN1081296A CN 1081296 A CN1081296 A CN 1081296A CN 93101734 A CN93101734 A CN 93101734A CN 93101734 A CN93101734 A CN 93101734A CN 1081296 A CN1081296 A CN 1081296A
- Authority
- CN
- China
- Prior art keywords
- code
- code word
- sequence
- error
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
- H03M13/2764—Circuits therefore
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
Landscapes
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Radio Transmission System (AREA)
- Radar Systems Or Details Thereof (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Geophysics And Detection Of Objects (AREA)
- Vehicle Body Suspensions (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
Abstract
通过三维正交交错误差校正系统对数据进行处
理,对在媒体通道中传送或存贮的数字数据中误差进
行检测和校正。在系统的发送/存贮边,利用在两个
编码步骤之间执行的两个不同交错处理步骤,数据被
三次编码。在接收/读出边,数据被译码和去交错处
理,随着所含误差被检测出并被校正,使原来的数据
得以恢复。使用一种电路以产生符号精度误差标记,
用以识别含有误差的符号,借此允许误差校正译码器
集中致力于校正数据。
Description
本申请发明涉及到一种与存贮设备中所记录或通过通信道所发送的数字数据相关的误差检测和校正系统,特别涉及到一种使用与检测和校正所存贮或所发送的数字数据中误差相关的三维正交交错误差校正代码的系统。
在很多应用中,大量的数字数据必须基本上无误差地发送和/或存贮和接收和/或恢复。例如,精确地发送和存贮诸如社会保密信息,团体销售和财政数据的计算和数据基本信息以及诸如地震或气象数据的卫星通信和研究数据是必不可免的。
数字数据通常由通常被称作“位”的二进制单元组成,一组这样的位(通常是8位)构成了一个数据“字节”或“符号”。字节的多个组(通常为2组)构成数据“字”或可以另外被安置成数据“字组”(通常是28或32字节字组)。通常发生在该数据发送,存贮,接收和恢复过程中的典型误差有两种类型。在信号位中称为“随机”(Random)或分离误差的第一种误差是在双值=进制位系统中由一个值置换其相反值时发生的,被称为“段”(burst)误差的第二种误差是当相邻位的连续顺序处于错误状态时发生的,典型的段字节误差的长度和频度可以是随机或系统的。在其中任一种情况下,这种误差的相对出现率通常是所使用媒体或通道的函数。
由于用于发送或存贮数据的媒体的通道受到引入的多种因素的影响,所以精确地发送或存贮和接收或恢复数字数据历来都是很困难的。例如,这种误差可以被认为是由存贮设备或发送通道中的瞬态所引起的(例如噪声),也可以是通道中,存贮设备中或记录媒体中的某些缺陷所起的经常发生的情况所引起的。所存在的缺陷或瞬态使得数字不能被适当地发送或记录或不能可靠地接收恢复,值得考虑的是找到一种方法,利用这种方法,能够减少通常与数据存贮和发送过程同时产生的发送和存贮误差。
例如,众所周知,可以使用误差校正代码(ECC)和其他的装置确定,减少,校正和/或消除这些误差。这种代码包括周期性地加到所发送或所存贮数据流离散部分上的附加或冗余位。冗余位被加到数据的分散部分以形成代码字。这种公知的用于计算误差出现率的处理方法通常被称为“编码”,一旦被编码,所发送或所存贮数据流中的随机误差就可以利用公知的数字装置很容易地予以确定和校正。这种处理通常被称为“译码”,译码通常包括利用所附加的冗余位针对相关的数据函数部分作奇偶检查,以检测和校正所引入的误差。
尽快许多不同的误差校正代码,但ReedSolomon(R-s)编码系统恐怕是最普及并通常被用于符号编码系统的了。这里所使用的“符号”包括m位,m是2或多个位,通常等于8位,在这种情况下,每个符号等于一个数据字节。一个(N、K)R-S代码表示在该代码中用户数据(数据字或代码组)的K个符号具有附加给它的M-K误差校正(奇偶检查或代码)符号,用以规定一个具有N符号长度的代码字。所产生的N符号代码字能够校正代码字内数据误差T符号的最小值,其中T=(N-K)/2。例如,一个(38,30)R-S代码具有长度为38符号的代码字和长度为30符号以数据字(代码组)。这样,就有8个奇偶检查(代码)符号用于在每个代码字中去校正4个误差的最小值。
用于R-S代码发送的译码器是公知的,这些译码器处理所接收的代码字,并根据代码符号在数据符号上执行检测和校正处理,从而输出校正后代码组。随后,奇偶检查(代码)符号被从代码字中提取出来,并输出校正后的数据字(代码组)。由于R-S代码采用两个代码符号去检测和校正一个误差,所以,它仅能校正T误差,然而,R-S译码器还存在着公知技术中所示的能力,即该译码器的检测和校正能力将被超出,从而使误差仍存在于输出代码中,这样R-S译码器就包括了这样一种输出,即当超出该译码器的误差校正能力时,该输出变成有效。
在这个附加译码器输出上出现的这个信号被称作:“擦除标志(记)”,其中,每一个标志与相信仍含有一个或多个误差的代码字相关。通常,后续译码器使用这些擦除标志去帮助含有误差标志的数据的校正。由于擦除标志仅需要一个代码符号去校正标志的数据误差,因此,它是有意的。后续译码器使用擦除标志能够加强译码器从T的最小值到对误差的最大值的较正能力。
另外,在编码前或后使用交错处理从而提供针对所包括误差的附加保护是一种公知技术。交错处理是在系统的发送边(侧)所执行的一种处理,其中,在原始数据流中数字信息的连续字节被彼此分隔开来。然后在交错处理前互不相邻的那些数字信息的字节被连接起来,并作为一个新的位流输出。当受误差影响到由原始数据流的不同部分联系而成的字节节时,数据流的交错处理使原始流中数字信息的连续字节较少受到连续段误差的不利的影响,在后续的去交错处理过程中,通过把可靠数据从段误差以外的位置交错扦入该位流使段误差被有效地分解和逐点地校正。
现有技术揭示了利用误差校正代码和交错系统相结合,以提供针对在数据发送和存贮操作期间所遇到的随机和段误差的加强保护。例如,在1987年7月7日IEEE通信学报第35卷所公开的,由Deng等人在标题为“链接编码方案的可靠性和容量分析”的文章中所叙述的双重交错误差校正系统。在实现Deng等人所述系统的过程中,链接代码的编码是分三个步骤实现的。这三步处理示于该文章的图1中(这里复制为图1)。第一步,首先借助于外部的编码系统将固定位数的数据消息编码或代码字,然后对代码字进行交错处理,并在第二步由内部编码系统对交错处理的代码和输出以用于媒体通道的发送和存贮。这样一种交错编码系统也被称作交义错编码系统,并主要和与外部和内部编码系统相关的R-S代码相配合使用。诸如在图1中所示系统是公知的,并被缩写为CIRC(交义交错Reed-Solomon代码)。
一系列已公开的专利揭示了分别或相互结合地使用多个编码步骤或多个交错步骤去改善误差检测和校正能力。例如:颁发给麦克唐纳等的美国专利3,786,439和日本专利55-35562就可以被认为一种简单的三维编码方案。麦克唐纳等的专利揭示了一种三维编码方案,利用该方案,第一编码器处理数据流的程序段,第二编码器处理多组编码后程序段,第三编码器处理多个编码后组。在日本专利中,两个误差校正代码被附加到数据部分,利用第三编码器进一步对双重编码的附加数据流进行编码,以用于第三代码的附加和输出,颁发给Machado的美国专利4,730,321和颂发给Peodhar的美国专利4,567,594被认为是一种简单的三维交错方案。多重编码和交错步骤的应用提供了相关于所遇到的随机和段类型误差的改善了的检测和校正能力。
在输出经编码和/或交错处理的数据流的以前,使用数据流上的媒体通道编码器去计算通常由于使用某些发送或记录媒体(例如数字磁带机)所引入的误差数量已经是公知的,媒体通道编码模式通常是一个运行(操作)长度限定(制)代码,该代码防止了数据程序误差。如颁发给Miller的重发行的美国专利31,311中所叙述的,这样一种公知并广泛用于现有技术中的媒体通道编码模式被称为Miller自乘(平方)编码(Miller-Squared encording)。传统的Miller自乘编码器对媒体通道编码数据流进行转换(解码)以用于输出。
与这些现有技校运行长度限定媒体通道译码器相关的缺陷在于译码后的数据流不能能检查由媒体通道所引入的任何误差。这样,这些未经识别的误差就会被传递给随后的解码和去交错处理步骤。由于后续误差校正译码器的内在限制,由媒体通道所引入的未被识别的数据误差就不能被检测出来,或者即使被检测出来,也不能被校正。
总之,加给数据的误差校正代码符号愈多,则系统检测和校正所包括误差的能力愈精确。但是,与多重编码模式,诸如CIRC模式相关的最大缺陷在于每个编码步骤都要向数据流加多个冗余符号,而这就占据了供用户数据使用的空间。误差校正方案当前的技术状态不存在如下的模式,即在致力于误差检测和校正所包括符号的数量最小化的同时,精确地处理与发送和存贮相关的大量数字数据。
本发明提供了一种三维正交交错误差校正系统,该系统通过使用比所发送用户数据数量较少的误差校正符号对数据发送的误差进行检测和校正。根据本发明较广泛的方面,待发送或存贮的数据流由第一误差校正编码器进行编码,以形成一系列代码字。该代码字被输入给交错处理内,在其中,代码字被进行正交交错处理。第二误差校正编码器随后对该一系列代码字进行编码。该代码字进一步由第二交错处理器进行处理,并由第三误差校正编码器进行后续编码。这样,三维正交交错编码数据就为通过所选择的媒体通道进行发送或存贮作好了准备。在系统的接收或读出边,数据从媒体通道中恢复过来,并通过相应的一系列译码和去交错处理器,以和从发送或存贮边相反的顺序对这些数据进行处理,从而恢复用户数据流并校正任一所引入的误差。
特别是,待发送和存贮的数据流被输入给系统,并首先由第一误差校正编码器进行处理。该编码器将原始数据分成每组包含有K个符号的一系列代码组,其中,每个符号由8个数据位(一个字节)组成。第一编码器产生第一误差校正符号(C3),该符号被加到与其相关的符号长度为K的代码组上,以形成一个符号长度为N的代码字。与每个代码字组相关所产生的C3误差校正符号能够校正高达T个有误差发送或存贮的称号,其中T=(N-K)/2。
在加了C3误差校正符号以后,所产生的代码字作为第一系列两维“数据(平)面”被存贮在一个外部交错处理器的列中。这样,外部交错处理器的每列就由整数个符号长度为N的C3编码代码字所组成,其结果是每列的每一行都包含有整数个独立的数据符号或校正符号。
在产生下一个误差校正符号(指定为C2符号)以前,第一系列数据面的行被外部交错处理器正交重排,从而产生第二系列数据面。这种方式的交错处理防止了由于极大的段类型误差所引起的数据丢失。在该正交重排过程中,每一行最好保持它在第二系列数据面上的行位置。例如,若来自第一系列第一数据平面的第一行被重排,那么,该第一行将占据第二(重排的)系列指定目标数据面中的第一行。
紧跟着外部正交交错处理,代码字的该列被从外部交错处理器输出,并由第二误差校正编码器进行处理,其中,第二误差校正符号(C2)被加到每个正交交错处理后的代码字上。然后,C2编码代码字被写入第二(内部)交错处理器中数据面的列中。内部交错处理器中数据面的行被顺序输出,以在C2编码代码字上执行交错处理,第二交错处理步骤提供了对具有适当长度的段类型误差的防护。
在内部交错处理以后,第三误差校正编码器将第二系列数据面中的多个符号行处理成代码字。通过这种处理,第三误差校正符号(C1)被加到横向靠近其它代码符号的符号行上,从而产生C1编码代码字的最后系列数据面。C1编码数据随后被传递以用于被媒体通道所发送或记录。
通过在输入给媒体通道以前,使用运行长度限定代码,诸如Miller自乘代码进一步对最后系列数据面进行编码,提供了加强误差检测和校正。当使用运行长度限定编码器时,必须在接收或读出边使用相应的译码器。本发明所使用的译码器是改进了的Miller自乘译码器,该译码器产生一个顺序违背(反)标志(S.V.),该标志表示在数据流中发生了由媒体通道所引入的错误数据顺序。这些违背标志被接收机或读出边上的译码器用作擦除标志,以帮助对数据流中误差的进一步检测和校正。
在读出边的接收机上,第一误差校正译码器接收C1编码代码字和任一所产生的媒体通道顺序违背标志,校正含有数据符号的任一存在的并可能校正的误差,并去除C1代码符号,当需要校正前面未检测的误差时,到用顺序违背标志,C1译码器仅需要使用一个C1代码符号而不是两个去检测已标志的误差。并不是所接收的或读出的代码字中存在和检测出的所有误差都由C1译码器进行校正的,然而,对于由C1译码器所检测出来的每一个不可校正误差,C1误差标志被输出,以鉴别仍然包含有一个或多个误差的每一行的位置,然后,顺序违背标志和C1误差标志被逻辑地结合起来,产生一个(C1·S.V.)符号精度误差标志,用以更特定和更精确地指向C1所不能校正的(标记)所包含的误差。
除了Cl·S.V.误差标志以外,C1译码代码字(C1代码组)随后被作为一个数据面而写入内部去交错处理器的行。通过顺序地输出数据列,内部去交错处理器对数据进行去交错处理。所执行的去交错处理和在系统发送边由内部交错处理器所执行的交错处理是相反的。C1译码代码字(C1代码组)的列被输出,从而使C2和C3误差校正符号以相应于发送/记录边上C2编码器所输出数据的顺序加到适当的C2代码组上。所包括的每一输出列都是去交错处理的Cl·S.V.误差标志,用以指出每列(行位置)中含有C1译码器未能校正误差的地点。
下一步,由C2译码器对数据进行处理,该译码器使用C2代码符号和Cl·S.V.误差标志去尽可能地检测和校正误差。C2译码器随后从代码字中提取C2代码符号并输出C3代码组。当标志的误差仅需要一个代码符号用于校正时,可由C2译码器所校正的误差范围被Cl·S.V.误差标志所扩展。若所标志的误差或所检测的C2误差不能被C2译码器所校正,那么C2误差标记被输出去指定一个包含有虽被检测出但未被校正的误差的列或代码字。Cl·S.V.和C2误差标志随后被逻辑地接合起来的产生一个C1·C2符号精度标志,该标志将用于识别仍保留在误差中的后续C3译码的符号。
除了C1·C2.符号精度标志以外,译码的C2代码字(C2代码组)也被写入外部去交错处理器的列中以作为一系列数据面。随后,外部去交错处理器不重排正交交错处理器的一系列数据面的行,从而产生一个相应于发送/记录边上外部交错处理器第一系列数据面的数据面。存贮在外部去交错处理数据面内的译码后的C2代码字(C2代码组)按列的顺序输出给具有附加C2误差校正符号的C3译码器。
当C3译码器处理内部去交错处理阵列中的每列时,C1·C2符号精度误差标志也被读出,用以识别在含有被检测出但未被校正误差的C3代码字内的每一个符号。随后,C3译码器尽可能多地检测和校正所包括的误差,从代码字中去除C3代码符号,并将即使不是非常精确地相应于,也是基本上相应于首次输入的原始用户数据符号(数据流)的数据流输出给发送/记录边上的C3编码器。
由于本发明的三维正交交错误差校正处理使用了媒体通道S.V标志和Cl·S.V.标志和C1·C2标志,所以,当每个误差校正译码器优先利用擦除标志,并通过一个单一代码符号去执行误差校正时,可校正数据符号的范围被扩展,并达到从T到2T的最大值。这样,从系统输出的校正的数据流基本上是无误差的。在C3译码和校正处理以后仍含有误差的任一符号可由C3译码器予以标记,以备需要时作进一步处理。
由媒体通道所存贮或发送的数据流的质量和精度可以利用耦合到本发明三维正交交错处理误差校正系统上的同时读写电路(read-whil-writecircuit)进一步改善。利用同时读写电路,可以在向媒体通道写入和对C2和C1误差标志记数的同时,立即读出三维正交交错编码数据面的顺序并进行编码。若所计数标志的数量超过了一予是阈值电平。就要提供一个有关发送或读出恶化的余量,通过能发送或记录边重读,重编码和重发送或重记录含有误差的数据,同时读写电路使得含有数据块的误差被重新写入媒体通道。
通过参照附图对本发明所作的详细叙述可以对本发明的三维正交交错误差校正系统作出最完整的理解。
图1是现有技术中交义交错处理(ClRC)误差校正编码器系统的方框图;
图2中本发明三维正交交错误差校正系统一个实施例的方框图;
图3示出了外部交错处理器中的一系列数据面,在该外部交错处理器中,各C3编码代码字被存贮在连续的相邻列内;
图4A和4B表示出了正交重排的一系列数据面;
图5示出了一个数据块,它示出由外部交错处理器实施的保持有两面正交重排顺序的特殊行;
图6是一个外部交错处理电路的方框图;
图7A和7B示出了一个内部交错处理电路的方框图;
图8示出了当从C2译码器输出并输入给内部交错处理电路的存贮器缓冲器时的C2代码字的数据面;
图9示出了当从C1编码器输出时,C1编码字的数据面;
图10简要地示出了螺旋扫描磁带;
图11示出了当从C1译码器输出时的带有有擦除标志的数据面;
图12示出了单一的C1或C2代码字;
图13A-13F示出了与C1和C2代码字和擦除标志相关并产生一个符号精度标志的处理步骤;
图14示出了在输入给外部去交错处理器时的数据面;
图15的方框图示出了没有媒体通道编码和译码的本系统的另一实施例;
图16的方框图是本系统的另一最佳实施例,该实施例能使误差校正能力最大,且可具同时读写功能;
图17A的方框图示出了依据包括每用于检测和标记短运行(操作)误差电路的本发明的M2译码器;
图17B示出了用于M2译码器的同步电路;
图18中与图17A中电路相关的时序图;
图19的方框图示出了依据包括有用于检测和标记长运行(操作)误差电路的本发明的M2译码器;
图20是用于图19中电路的时序图;
图21的方框图示出了依据包括有用于检测和标记同步顺序误差电路的本发明的M2译码器;
图22是用于图21中电路的时序图。
参看图1,它示出了一种现有技术的双重交错误差校正系统。在执行该双交错误差校正系统的过程中,发送或记录边上的链接代码的编码是分三步实现的。首先,固定位数的数据消息由第一外部编码器2编码成代码字。然后由交错处理器4对代码进行交错处理,最后代码字由第二内部编码器6进行编码并通过媒体通道8进行发送或存贮。在接收或读出边,所发送数据的译码是通过接收来自媒体通道8的数据,执行相应的在互补三步顺序中的译码和去交错处理步骤完成的。这样一种交错处理编码系统主要与R-S编码模式共用于外部和内部编码和译码系统,并被称之为交义交错Reed-Solomon编码系统(ClRC)。误差检测和校正编码(和译码)处理和电路是公知的。
一个(N、K)R-S编码器取含有K个符号的代码组,然后,计算和附加N-K个误差校正代码符号,以在长度上产生具有N个符号的代码字。代码符号的产生是以公知的方式,使用一个特定的发生器对多项和有限域进行(编码)完成的,如Deodhar的美国专利4,567,954所述。附加的代码符号提供检测和校正代码字中T误差的能力,其中,T=(N-K)/2。多于T误差(高达2T误差的最高值)的校正由于使用将要讨论的擦除标志也是可能的。
参看图2、15和16,它们表示依据本发明的三维正交交错误差校正系统的多个实施例。图16的最佳实施例提供一针对所包括数据误差的最大保护和校正。所示多个系统都包含有示于各附图顶部的发送或记录边和示于各附图底部的接收或读出边。系统每个边之间的通信是通过每个图上右手边的媒体通道实现的,它通常是一种将误差引入数据以送的媒体通道。
现在特别参看图2,来自线10上数据流的用于发送和存贮的用户数据在系统的发送或记录道上被接收,用户数据通常是以并行格式所接收的8位符号流但应当理解,具有例如半行格式的其它格式的数据也能为系统所接收和处理。
在系统的发送/记录边,误差校正代码和三个正交错处理组(C3,C2,C1)将被计算,并被附加到用户数据上。这三个误差校正代码将具有符号格式,并附加到由系统所形成的用户数据符号或其他的代码组上,以形成代码字。利用每一组和特定编码多项式中的用户数据符号,根据公知的处理,由产生唯一一个代码符号的编码器产生每一个误差校正代码符号。
在线10上输入的用于发送和存贮的用户数据符号流首先被外部编码器12分成用户代码组序列,每一组都含有予定数量的具有符号格式的用户数据。用户数据每一代码组的长度,即符号的数量由系统确定和建立,并可以在编码器12中编程。
然后,外部编码器12对用户数据序列中的每一用户数据代码组进行处理,外部编码器12以附加到用户数据代码组的一个或多个符号的形式计算第一误差校正代码(此后称C3代码)而产生C3编码代码字。外部编码器12可以是任何其它的能够根据用户数据符号的子集(代码组)产生并附加误差检测和校正符号的系统或设备,最好是一个(N.K)Reed-Solomen(雷得-所罗门)编码器。
线14上外部(C3)编码器12的输出包括一个C3编码代码字的序列(用户代码组加C3代码符号)。线14上C3代码字的序列被存贮在外部交借处理器16的两维存贮器阵列中,以作为第一系列数据面。每个数据面包含m列,每列含有几个单元或行。当然,应当理解,表示阵列每一列中单元数量的“n”和表示代码字中符号数量的“N!”不必表现为相同的数。但在本发明的最佳实施例中,代码字中的符号“N”等于行数“n”。这样C3代码字的序列以每列一个代码字的方式顺序地写入连续数据面相邻的列中,可以考虑下面的例子,即代码序列含有20个代码字,每个字具有15个符号,存贮两个数据面的一个存贮区域,而每个面具有10个列(m=10)和15个行(n=15)根据这个例子,序列中的前10个代码字将被两行一个符号写入第一数据面的10例中,其次的10个代码字将以类似的方式每列15个符号(一个代码字)写入第二数据面10列中。
通过参照图3可以更好地理解由交错处理器16所执行的存贮处理,该图示出了处部交错处理器16的三个数据面,每个数据面具有列标记18和行标记20,每列18的行20都包含有用户数据符号22和附加C3误差校正代码符号24。序列中第一个C3代码字被存贮在第一数据面28的第一列中,在C3编码代码字中顺次的C3代码字被以类似的方式从左到右地顺序存贮在第一数据面28的剩余列18中。在第一数据面被C3代码字以上述方式填满以后,外部交错处理器16变动位置,使得在下面相邻的数据面30和32中顺序存贮顺次的C3代码字。
图2中外部交错处理器16用于正交重排所存贮的数据面系列的行(交错处理)从而产生第二系列数据面。通过链接不相邻代码字和较远地分隔相邻代码字,这种方式和交错处理防止了特大可类似误差。当结合图4A和4B说明并参照下面的叙述时可以对正交交错处理作更好的理解。
图4A所示的每个数据面包括在C3编码步骤中所产生的多个用户数据符号行和多个C3代码符号行。红色,黄色和绿色被指定给数据面,这样,就可以很容易地叙述和很清楚地观察正交行重排处理。红色数据面40的行顺序地被标为R1、R2……R12。相同的作法也用于兰色数据面42的行(B12)和绿色数据面44的行(G12)。由于C3奇偶符号和数据符号被交错处理器16同等对待,所以,误差校正代码符号的行连续跟随用户数据符号行进行标记。
数据面中行的正交交错处理是必交错处理器16执行行重排交错处理实现的,这种处理使两个数据面之间的行重排(面间重排),而不是使单个数据面的内的行重排(面内重排)。根据存贮在外部交错处理器16查询表中的预定面间重排的算法,选择出该数据面的多个独立行,并将其移到另外一个予定的数据面上,以置换和取代那个面中的一行。
这个面间重排处理建立了一个新的(第二)系列数据面(见图4B),每个数据面包括第一系列中的多个数据面以各种彩色浓度所提供的符号行。这样,在该新的多个数据面中的每个数据面就由图4A所示的平面被进行了正交交错处理,并包括有红色、绿色和/或兰色行的混合体。由于行横穿由重排(面间)而Z轴和与从中提取行的每个数据面共面的X-Y面正交,所以,术语“正交交错处理”被用于描述这种重排规则。
在本发明的最佳实施例中,面间正交重排规则保留了相同的行位置,以用于传输给新的多个数据面以后的每个重排的行。这在图4B中得到了最好的展示。其中,随着由交错处理器16所执行的面间正交重排,示出了图4A中第一系列的红、兰和绿色数据面(参考号分别为40、42和44)。图4B中的第一数据面46(第二系列数据面,相应于红色数据面40)包括取自图4A或每个数据面的多个行。如能看到的,每个重排的行都保留了它的相同行位置。例如,在正交重排数据面46中的第二行48含有兰色数据面的第二行(B2)。同样,第6行50含有绿色数据面44的第6行(G6)。在行包含有C3代码符号时,依据重排规则的类似重排就要发生,此后,即便是在进行了正交交错处理以后,代码符号仍将保留在该数据面的底部。
示于图5的数据立方体表示一种特殊的面间重排规则,该规则保留行位置。当然应当理解可以获得其它的重排规则,数据立方体52含有代表交错处理器16中数据面顺序的多个数据面,它仅示出了相应于图4A中的红色(40)、兰色(42)和绿色(44)数据面的前三个。还示出由对角线平面54,它表示在数据立方体52上分配所选择数据面的重排顺序或规则。如图所示,以角线平面54示出了第一(红色)数据面40的行的分配,固此,在立方体52的较上前沿56处的第一行(R1)将被保留作为遵循重排规则的第一数据面的第一行,但第一数据面的最后行(Rn)将被对角线平面54正交重排,从而变成在立方体52较低边沿58处的最后数据面的最后行。通过简单地顺序地面接面地向后移动对角线平面,能够在立方体52上示出由对角线平面54所进行的对来自其它数据面(兰42,绿44等)的行的分配,如虚线对角线平面54′(表示了分配绿色数据面44)所示去分配每个顺序数据面的行。
为了使针对段误差的可以获得的保护最佳化,可以根据所选择的媒体通道,由交错处理器16所执行的行重排规则被编入该交错处理器的程序,例如,若媒体通道对长度X的可误差是敏感的,其中X是实际上的空间或时间,那么,重排规则将使一个列中相邻的符号至少被隔开X距离。利用这种分隔,少于X宽度的段误差将不对数据产生有害影响,只要该误差能由解码器校正,该解码器顺序交错处理不可靠数据成为无误差的数据流。
当在这里示出正交交错处理规则以在保持重排行的相对位置(行位置)的同时提供面间重排时,应当理解也可以应用其他的面间重排规则,例如,规则可以伪随机方式或由所给定算术顺序所规定的任一其它方式提供面间重排。在选择重排规则的过程中,重要的是其他交错处理规则的选择在空间和时间上提供代码字的足够间隔,以防止由于使用所选择的媒体通道所遇到的予期类型的可误差。
下面参看图6,它示出一个类似于在本发明外部交错处理器16中所使用的交错处理器的方框图。在交错处理电路中提供随机存取存贮器(RAM)阵列60(1)-60(j),以用作与在多个数据面中存贮代码字序列所需的具有m列和n行的j两维阵列的存贮区域,所述多个数据面是形成面间正交重排所需要的。每个存贮器阵列60都被连接到地址总线62和数据总线64上。地址总线62被耦合到每个阵列70的地址端口66上,且数据总线64被连接到每个阵列60的输入/输出口68上。
根据由写地址计数器72和读/写控制电路74所顺序产生的存贮器地址,写多路转换器70通过线14接收来自C3编码器12的C3编码代码字的序列(图2),并将单个的代码字写入所选择存贮器阵列60。根据电路74的工作状态,地址点线62上来自写地址计数器72的信号激活所选择存贮器阵列60的输入/输出端口68。通常,写地址计数器72使代码字序列被顺序存贮在由第一阵列60(1)开始的每个存贮阵列60的相邻列中,并在阵列60(j)被填满以前,一直继续下去。
为了从交错处理电路(图6)输出正交交错处理代码字,耦合到查询表78和读/写控制电路74的读地址计数器76顺序地产生第一读地址序列。这些地址引起对查询表78所含内容的顺序存取,从而使得第二地址序列由读/写控制电路74在地址总线上被施加给存贮阵列60。地址总线62上存在的地址使被选择的存贮阵列60对阵列中的列进行存取,并在数据总线64上输出所存贮的代码字。在本发明的该实施例中,交错处理器利用行不保留查询规则,且编码的C3正交重排代码字将随着附加到每个重排代码组末端的C3代码符号一起被输出。在另外一个实施例中,C3代码符号将在整个输出代码字期间被进行分配。
如同由第一序列进行存取并输出给存贮阵列60一样,第二读地址序列可以利用予定指令被程编入查询表78,这些予定指令执行最佳选择的正交交错重排顺序,以提供被选择媒体通道所要求的针对某个长度段误差的予防。由不自存贮阵列60的第二读地址序列进行存取的正交重排代码字通过读多路转换器80在线82上输出。当然应该理解,查询表不要利用行去保留规则,但它可以替换着执行例如列重排的任一其他适当的重排规则去提供段误差防护。
判优逻辑电路84分别通过控制线85、86和88控制写多路转换器70,读多路转换器80和读/写控制电路74的转换。判优逻辑电路84还被耦合到写地址计数器72和读地址计数器76上。判优逻辑电路84工作以保证所选择的读写地址就是由写地址计数器72和查询表78同时对同一逻辑阵列60中的同一地址进行存取所选择的地址。这可以通过将多个存贮阵列60构成用于写和读数据的判优逻辑电路84有选择地进行存取的两个数据缓冲器中的存贮阵列时,早先已经装入数据的第二缓冲器的存贮阵列被依据查询表顺序进行阅读并输出。以执行正交交错处理。一旦一个缓冲器的内容被完全读出,交错处理电路进行工作以接收下一个代码字序列,并在第二缓冲器中重写正交交错处理的输出数据。同时,判优逻辑电路84阅读并输出第一缓冲器中最先存贮的代码字序列。
再参看图2,由外部交错处理器16进行正交交错处理后的C3编码代码字在线62上输出,并被中间误差校正编码器90所接收。代码字的正交重排的C3编码序列由编码器90所接收,并被分成单个的代码组并被处理,从而以一个或多个符号的形式去计算第二误差校正代码(以后称C2代码),上述的一个或多个符号被附加给每个代码组以产生C2编码代码字。若外部交错处理器16利用一个行来保存面间重排规则,且若分隔以后的C2代码组在长度上等于C3代码组,那么,C2代码符号和C3代码符号在每个C2编码代码字的序列由中间编码器90在线100上输出。
除了由外部编码器16提供的予防以外,这种方式的编码加强了对于随机和段误差的予防,中间编码器90最好是一个(N,K)Reed-Solomou编码器,但也可以是任一种编码系统或能够产生和附加误差检测和校正符号的装置。但是,中间误差校正编码器90不必使用与外部误差校正编码器16同样的编码多项式。
在编码以后,C2编码代码字序列(包含有重排用户数据代码组,重排C3代码符号和C2代码符号)在线100上被输出给内部交错处理器110。与图6所示的外部交错处理器16相类似,但修改了交错电路的内部交错处理器110利用两个缓冲器转换处理。与内部交错处理器相关的电路的简要方框图示于图7A和7B。配置交错处理器110以同时地对输入C2编码代码字和输出交错处理后的C2编码代码字进行处理。
参看图7A,在交错处理器110中提供以用于存贮从线100所输入的C2编码代码字序列的数据缓冲器112(a)和112(b)。数据缓冲器112(a)和112(b)是以大得足以保持图3,4A,4B和5所示单一数据面的阵列格式(m列x几行)构成的随机存取存贮器,交错处理器使用缓冲器112(a)和112(b)以交错处理方式同时输入C2编码代码字和输出C2编码代码字。
在输出/读多路转换器118从例如缓冲器112(b)提取的第二缓冲器中提取一个交错处理后数据以用于线120上输出的同时,输入/写多路转换器114在数据总线116上施加一个来自线100的输入C2编码代码字以用于另一缓冲器112(a)的存贮。与双缓冲器交错处理系统有关的读/写功能是由线122上来自地址发生器124(a)和124(b)的读/写控制信号控制的。当写功能向缓冲器112(a)装入新的代码字,而读功能使缓冲器112(b)变空时,读/写控制信号进行转换,从而使下个代码字序列被存入缓冲器112(b)中,而缓冲器112(a)中早先所存贮的代码字以交错处理方式被输出。
如所解释的,代码字的存贮和交错处理是由来自分别耦合到缓冲器112(a)和112(b)的地址发生器124(a)和124(b)的输出控制的。通过读/写线122和由列地址线128及行地址线130所组成的地址总线126,每个地址发生器124都连接到与其相关的缓冲器112上。
参看图7B,地址发生器124由两个计数器132和134组成。列计数器132对模数“m”计数,以提供用于缓冲器112的列地址。行计数器134对模数“n”计数,以提供用于缓冲的行地址。这样,地址计数器就能够对缓冲器112内所存贮的数据面中的每个单元进行存取,以用于存贮和恢复代码字中任一单个符号。
参看图7A的7B,对缓冲器112中数据单元的存取是由来自写多路转换器114并通过线136施加给地址发生器124的控制信号控制的。当控制信号是逻辑低电平时,地址发生器124的行计数器134被允许,以持续地增加行地址。每当行计数器到达它的终点计数(n)时,列计数器132将7被允许去增加列地址,当地址发生器124被供以低电平控制信号时,相关的缓冲器112处于写模式,借此,允许输入C2编码代码字的输入和存贮。相反,当来自多路转换器114的控制信号是逻辑高电平时,列计数器132被持续增加,且当列计数器到达终点计数(m)时,行计数器134将被增加。当地址发生器124被供以高电平控制信号时,相关的缓冲器112处于读模式,并借此允许来自交错处理C2编码代码字存贮器的输出。
在写模式期间,地址发生器124使得输入的C2编码代码字被顺序地写入缓冲器数据面138的列中,如图8中箭头140所示。在读模式期间,地址以发生器124使缓冲器数据面138中所存贮的数据在线120上以行的形式被顺序输出,如图8中箭头142所示。这样,缓冲器122被逐列写入和逐行读出,借此,提供所希望的交错处理。
当列计数器132和行计数器134两者均到达了它们的终点计数(表明全部数据面输入或全部交错处理数据面输出)时,在线122上产生读写控制信号的或非门143和触发器144使控制信号进行转换,并使缓冲器112从读到写或从写到读地改变功能。
再参看图2,内部误差校正编码器150接收线120上的内部交错处理的C2编码代码字的顺序输出行。代码字的交错处理C2编码序列被分成单个的代码组并被处理,用以一个或多个符号的形式计算第三误差校正代码(以后称C1代码),所述的一个或多个符号被附加到交错处理器的C2编码代码字上,以产生C1编码代码字,由C1编码器150所处理的代码组的符号长度通常等于图8所示缓冲器数据面138中列的数量。这样,当在线120上接收数据时,C1代码符号将被附加到交错处理数据面138中每一行的末端上,横对着C2和C3代码符号,该附加的,横对的C1代码符号示于图9的数据面152中。编码器150在线154上顺序地输出C1编码代码字的行。
除了由外部编码器16和中间编码器90提供的予防以外,以这种方式进行的编码提供了对随机误差的加强的予防。内部编码器150最好是一个(N,K)Reed-Solomon编码器,但它可以是在任一种编码系统或能够产生和附加误差检测和校正符号的装置。但是,该内部误差校正编码器150不必使用与外部误差校正编码器16或中间误差校正编码器90相同的代码类型或相同的编码多项式。
由第一编码器12在每个用户代码组中所选择的用户数据量受到限制,所以,在增加了相互正交交错误差校正系统产生的数据面152将包括有规定数量的数据量(重排的用户数据加C1,C2和C3编码数据),如将安装在螺旋扫描记录器的一个磁道上那样。用于螺旋扫描记录器的磁带156示于图10。每一个都能记录一个或多个数据面152的两个螺旋扫描磁道158示于磁带156的表面上。
众所周知,例如根据待记录的数据(位)和值(逻辑1或逻辑0),通过使磁带的一小部分反向磁化,数字数据可以被记录在诸如磁带的磁介质上。在读出时,磁带磁化方向的改变是读出,同时转换成原来的数字信号。
就记录数据而论,位串可能具有多个转移(transitions),即当记录所建立的磁化区域例如彼此相距太管或太远。假如磁化区域彼此靠得太近,那么,读出装置就很难在两个连续数据位之间进行判别,同时也很难识别连续的数据位。若磁化区域彼此相隔太远,那么,用于精确地读出和恢复所记录数据的同步时钟将会丢失,从而阻碍了原始数据的再生。
为了寻址这些关系(Concerns),在本系统的最佳实施例中,在输出给所希望的媒体通道(如磁带机)以前,媒体通道编码器160对由内部编码器150所输出的C1编码代码字的行进行处理。媒体通道编码器160使用运行长度限定自同步代码对C1编码字的输出行进行编码。例如,使用(D,K)运行长度限定代码就不允许数据流中被记录到磁带上的转移产生任何比D时钟脉冲更靠近和不比K时钟脉冲更分开的时钟脉冲。如果编码模式所特有的定序列列违背了这点或选择编码模式所特有的定序法则,那么就要通过编码步骤来改变该数据顺序,以使其违背这些法则。在最佳实施例中所使用的中间通道编码器160是如重新发行的美国专利31,311中所述的Miller自乘(M2)编码器。下面将要说明M2编码法则。在运行长度限定编码以后,C1通道编码代码字被输出给媒体通道162。
如上所述,本发明的系统由如上所述和由图2顶部所示的发送或记录边和如图2底部所示的通过媒体通道162与通信的接收或读出边组成的。传统的系统读出边上的媒体通道代码字并对通道编码数据进行译码,以恢复原来的通道编码信号。然而,由于磁带制造缺陷,媒体通道中噪声的引入或缺陷,从通道输出的通道编码数据可能包含有通道误差。这些误差经常将数据转移引入通道编码数据流,而这是违背通道定序法则的。
利用现有技术的译码器,所包括的通道误差将被译码并引入位流中。它所以发生这种情况是由于根据一般法则,运行长度限定译码器不具有误差检测和校正能力。但是,通道引入顺序违法的识别可能有助于由C1,C2和C3译码器进行的误差校正和识别,这些译码器加强了本发明系统的性能。本发明利用一个改善了的媒体通道译码器170来检测的标记由于媒体通道工作所产生的定序违法误差。当C1通道编码代码字由媒体通道译码器170进行译码时,C1编码代码字被顺序地在线172上输出,并指示通道译码数据中被检测顺序违法误差的顺序违法标志同时在线174上输出。
媒体通道译码器170在线172上输出在每个符号基底上的顺序违法标志用作每个译码C1编码代码字输出中的每一个符号,每一个线174上的顺序违法标志一个符号,该符号包括一种运行长度限定译码法则的违反。通道译码C1编码的代码字序列和识别顺序违法标志序列都被传送给C1误差校正译码器180。根据顺序违法标志的可靠程度,利用顺序违法标志促使误差校正译码加强C1编码器从T到2T的误差校正能力。下面将对本发明系统所使用的M2媒体通道编码法则和译码器作更完整的叙述。
C1译码器180接收C1编码代码字,并使用所接收的通道译码器顺序违法标志用作擦除标志对C1代码组(C2编码代码字)进行译码和校正。如同C1编码器150对C1代码组进行行编码所使用的那样,C1译码器180必须使用相同的编码多项式对C1代码字进行译码。译码器180在线182上输出译码C1代码组。擦除标志鉴别一个知其位置而不知其校正值的误差。通常,当要求用两个代码符号去校正一个来检测的误差时(根据公式T=(N-K)/2),它仅需要使用一个代码符号去校正一个擦除(所检测的误差)。这样,通过有效地使用擦除标志,就能够加强从T到2T误差的校正。
假若超出了C1译码器180的误差校正范围,从而C1代码组中遗留了被检测但未被校正的符号,那么该译码器在线184上输出C1擦除标志,含有在线182上用作输出的C1代码组(C2编码代码字)的有代表性的数据面示于图11。图11还利用箭头符号186示出了由译码器180产生并在线184上输出的多个C1擦除标志。这些C1标志中的每一个都表明,在由该标志所鉴别的行内所包含的多个符号中的某个地方,存在有一个或多个含有未校正误差的符号。系统将使用C1标志按叙述的方式去改善误差校正能力。
C1代码组和C1擦除标志被接着接收,并由内部去交错处理器120进行处理。所接收的数据含有如图11所示格式的数据面,每个数据面都含有重排后的用户数据,C2误差校正代码符号和C1擦除标志。内部去交错处理器190的结构类似于图7A和7B所示的内部交错处理器110。C2代码字的数据面在连续的逐行的基础上序地存贮在交错处理器中的。存贮C2代码字的写方向由图11中的箭头192表示。为了去交错,所存贮的代码字在连续逐列的基础上顺序地从去交错处理190中输出。与去交错后代码字的输出读方向由图11中的箭头194表示。内部去交错处理器190使用与内部交错处理器110所使用类似的比缓冲器系统。但在交错处理器190之间存在着两个本质的差别。首先,行和列的写和读顺序是相反的,所以,对交错处理器110的符号输入顺序就等于从去交错处理器190的符号输出顺序。这样,当中早先存贮的C2编码代码字数据面在逐列基础上被进行去交错处理,并在线196上由另外的缓冲器输出时,输入的C2编码代码字的一个数据面被接通,以在逐行的基础上存贮于第一缓冲器中。
当第一缓冲器被装入数据面而第二缓冲器进行去交错处理并被移空时,去交错处理器190进行转换,以使下一个C2编码代码字(数据面)被存入第二缓冲器,而使早先存贮在第一缓冲器的代码字以去交错方式被输出。去交错处理器的存贮和输出功能是由示于图7A的地址发生器124控制的。参看图7B,耦合到控制信号线136的触发开关118控制地址记数器124的工作,并确定图7A和图7B所示电路是用作交错处理器110还是用作去交错处理器190。
其次,去交错处理器190的存贮器阵列112包括用于C1擦除标志并行存贮的附加存贮区,这就允许待被存贮在去交错处理器的擦除标志靠近在含有行的特定误差中的每个符号。在最佳实施例中,每个符号有位宽。这样,去交错处理器是的存贮器阵列就需要保持9位,8位用于符号,一位用于标志。
线196上输出的多列去交错C2编码代码字和线200上输出的C1擦除标志接着由中间误差校正译码器202进行处理,该译码器202依据C2代码字尽可能多地对所包括的误差进行检测和校正。并再一次利用擦除标志加强C2译码器202从T到2T译码器误差校正能力。然后,译码器202从在线196上接收的C2代码字中提取C2代码符号,并在线204上顺序地输出C2代码组。当由C2译码器202所检测的误差量超过了该译码器的能力范围时,该译码器产生C2擦除标志并在线206上予以输出。用以指示每个含有未校正误差的列。C2擦除标志与由C1译码器180所产生的C1擦除标志一起被用于以将要叙述的方式去改善系统的误差校正能力。
应当指出,由C1和C2译码器180和202所产生的擦除标志的精度可能很低。标志的精度示于图12,其中只示出C1或C2代码字208。代码字208是在长度上包含有K个信息符号的2T(N-K)个校正代码符号的N符号。假设,在每个代码字中有10个校正代码符号,那么,误差校正代码就能够校正高达5个所含的误差(T=(N-K)/2)。
代码字208通常包括从50到255个位置不确定的符号。对于这个例子。如图12所示,假设这些符号210中的6个被带有误差地进行了发送。仅有5个误差能被译码器所校正而不能有6个误差被校正。这将使得包括有被校正的所有符号在内的整个代码字被标定为误差,并被加以标志。如果在被标志字中并非所有符号是正确的,代码字擦除标志正确指示误差的概率由于过半数可能是低的,这将说明擦除标志的低精度。由于将代码字中的正确符号标志为错误的,所以标记擦除标记所增加的效益(即增加的校正能力)被冲淡了。
再次参看图2,下面将要解释本发明的系统是为何剩用两个,即C1和C2擦除标志精确地识别单个符号的,这些符号含有误差,而不是含有带有误差的符号(代码字)块。由于译码器不能直接地校正被标记了的无误差符号,所以符号精度的标记扩展了校正范围。为了得到这个益处,由那些含有误差的列内部去交错处理器190所输出的C1擦除标志由延迟元件212延迟并在线214上输出。C1擦除标志的延时对于调节C2译码器202所需的信号处理时间是必须的。如上所述,C2译码器202在线206上输出C2擦除标志。与门216将用于每个符号从C1和C2擦除标志逻辑地组合起来,并在线218上产生C1·C2符号精度标志,该标志用以识别含有误差的单个符号。
参看图2和图13A-13F,可以最好地理介是如何对C1和C2擦除标志进行处理从而产生C1·C2符号精度标志的。图13A示出了当符号从媒体通道译码器170在线172上输出时,以数据面格式配置的这些符号的阵列。在图13A所示的数据面内,表示了多个带有误差的单个符号220(标记为X)和一串带有误差的邻接符号222。为了举例说明,假设C1译码器180校正了所有单个的误差符号220,但由于译码器误差校正的限制,未能校正邻接符号222的串误差。
图13A所示的数据面由C1译码器180在逐行的基础上接收、译码、部分地校正和在逐行的基础上经线182输出给内部去交错处理器190。图13B以数据面格式,图13C以时间线格式示出了在线182上用作整个数据面的C1译码器的输出(除去C1代码符号的)。在含有被检测但未校正误差的任一行(C1代码组)输出期间,由C1译码器电路所产生的C1擦除标志和线184上的输出是有效的。在邻接符号222的未校正的一串误差输出期间,表示在图13c的C1代码组输出信号的擦除标志信号是有效的。即使一串222中的某些符号被校正,C1擦除标志对每一输出行仍将是有效的,以指出哪一行中存在的符号误差。
C1代码组由内部去交错处理器190进行去交错处理,并在线196上输出。C1擦除标志也经过去交错处理,并由线200输出。在内部去交错处理过程中,C1代码组被逐行输入并在线196上逐列输出,以产生一个如图13D所示的输出时间线信号。如图13D所示,去交错处理只有同步分布的邻接符号222的一串误差和在线200上的C1擦除标志信号的有效部份,从而使C1标志指向一些单元,其中C2代码字包含符号222误差。
线196上的信号被C2译码器202处理,部分地校正,并作为C2代码组(没有C2代码符号)在线204上输出。如图13E所示。C2译码器利用线200上的C1擦除标志去校正邻接符号222中含有少于一串误差的2T符号的每个C2代码组。同样,线206上来自C2译码器202的输出是如图13E中C2代码组信号下面所示的C2擦除标志。在输出任一含有一个或多个具有未被校正误差符号的C2代码组期间,C2擦除标志是有效的,因此,不能精确识别数据符号中一串误差222的剩余部分。
为了产生用于精确识别含有一串误差222剩余部分或该符号中任一其他剩余误差的单个符号的C1·C2精度标志,线200上的擦除标志被延迟,从而使其在时间上与线206上的C2擦除标志输出同步。如图13F所示,延迟的C1擦除标志由延时电路212在线214上输出。同样,在图13F中,在线204上示出了含有一串误差222剩余校正部分的C2代码组符号,和在线206上示出了识别保留有未被校正部分一串误差的每个代码组的C2擦除标志输出。为了识别含有未校正误差的特殊符号,C2擦除标志(线206)和延时的C1擦除标志(线214)相互逻辑与,以产生Cl·C2符号精度标志符号,如图13F线218所示。
译码C2代码组(线204)和Cl·C2符号精度标志(线218)随后被以图14所示的数据面形式输入给外部去交错处理230。除了存贮器阵列具有增加了的存贮容量以用于存贮作为每8位符号和第9位的C1·C2符号精度标志以外,外部去交错处理器230的结构与图6所示的外部交错处理器类似。输入给去交错处理器230的代码组的数据面格式逐列地被写入去交错器的存贮器阵列中。
在这点,通过由读地址计数器和查询表产生一个正确的地址序列,与存贮器中所存贮的数据面相关的处于重排状态的C2代码组(C3代码字)被停止重排并在线232上输出。通过使用查询表,顺序产生的读计数器地址被转换成予定的先顺序地址系列,用于以和外部交错处理器16所接收的相同顺序存取和输出C3代码字。同样,来自去交错处理器230的输出是线234上的C1·C2符号精度标志,该标志用以识别仍含有误差的单个符号。
线232上的去交错处理C3代码字输出和线234上来自外部去交错处理器230的C1·C2符号精度标志输出进一步由C3译码器处理,该译码器尽可能多地检测和校正符号误差。然后,C3代码符号被从代码字中分离出来,仅剩下原来的用户数据(C3代码组)基本上无误差地在线242上输出。
由于C1·C2符号精度标志和C3代码符号的存在,C3译码器240的校正范围从T增加到2T误差。
本技术领域以内的技术人员将理解在上述系统的基础上可以作出很多的修改,且其组成部分不脱离本发明的精神和范围。例如,用于媒体通道编码器和译码器的运行长度限定编码器和译码器可被替换或从本系统中取消。在本发明的另一实施例中,没有媒体通道编码器或译码器,如图15所示。除了由于缺少输入顺序违法标志而使得C1译码器仅局限于校正T误差以外,本发明的该系统以类似的方式工作。在图15中,使用相同的参考数字来识别图2中相同或类似的成份。
另外,在分别为16和30的外部交错处理器和去交错处理器中所使用的查询表的内容或列(m)和行(n)的数量可以被修改,以改变正交交错处理的特性。这样某些不同于行重排的其他的正交交错处理,例如列重排也可以被实施。
在另外一些实施例中,用于外部交错处理器和去交错处理器的多存贮器阵列被单一的存贮器所取代,且所有的交错和去交错处理步骤都是在一个或单一的大存贮器阵列中完成的。进而,编程的中央处理机恐怕能够取代系统的某些成份,并执行三维正交交错处理和编码。另外,可以构成多路处理单元,用于分别地操作系统成份和处理处理器之间的数据通信。
尽管上面已经仅就用于高密度螺旋扫描数字磁带机的最佳实施例对本系统他了叙述,但本发明的三维正交交错误差校正系统的方法和装置可以用于任何一种数据发送,存贮,接收和读出媒体。使用正交行重排提供了对由磁带制造缺陷,滚轮印码,滑痕,数据磁道磨损,噪声引入,媒体通道中的瞬时或循环状态以及其它已知引起误差的缺陷引起的信号下降提供予防。
在同一列但在交义正重排行内的C3和C2代码字的编码提供了长和中等长度误差的予防。另外,把媒体通道检测的顺序违法误差提供给C1译码器使C1译码器可能的误差校正范围示增加了一倍。只要致力于使数据空间与误差检测和校正符号之间的最小比率,使用顺序违法标志和C1·C2符号精度标志一起产生增强的随机误差予防,上述的作法加强了系统的工作。在本发明的另外一个实施例中,如图16所示,附加给图2所示系统的顺序违法(S.V)标志和C1译码器标志被逻辑地组合起来,以输出C1·S.V.符号精度误差标志,该标志被输入给内部去交错处理器190和C2译码器202。
如图16所示,S.V标记在线174上从媒体通道译码器170输出给译码器180。该S.V标记还送到延时器181。延时后在线183上用于输出。S.V标记的延时对于调整C1内部译码器180所要求的信号修理时间是必要的。如上所述,C1译码器180在184线上输出C1擦除标记。与门185逻辑地结合S.V和C1标记以在线184上产生C1·S.V误差标记,输入给内去交错器196,并进而由C2译码器处理。使用媒体通道顺序易失标记,如上所述,该Cl·S.V误差标记和C1·C2符号准确地标记按献给编码符号的数据空间总量比例产生最大随机误差予防。
在本发明的另一实施例中,提供了一附加电路,用于检测和重写包括在发送或记录数据中的误差。用于重写系统的方框图也示于图16,作为图2所示系统的补充。用于重写系统的误差校对码的结构是这样的:即根据写数据将立即作出判断,以便确定所包括的误差是否如此之大,以致于必须重写那个数据(同时读一。-写)。同时读-写系统的发送/记录和接收/读出部份的结构和图2所示相同。
读出部份的结构如下,当它写入媒体通道(例如写入到一螺旋扫描数字式记录器)时,将立即读出该数据。该所写的编码数据分别由C1和C2译码器180和202进行处理。在那里,在每一个数据平面中被检测的包含误差的数被计数并分别在线184和206中输出。
两个和可根据分别来自C1和C2译码器180和202的C1和C2擦除标记输出数进行计算。第一个是每个数据平面C1擦除标记的数字和,第二个是每一数据平面C2擦除标记的数字和。这样,该重写系统确定了包括在从媒体通道读出的数据流部份中的数据误差数。该第一个和(C1)与代表最大容许随机误差的一个阈值相比较,而第二个和(C2)与代表最大容许分段误差的一个阈值相比较。如果超过两个阈值中的任一个,则重写受到超过所检测误差量的阈值影响的数据平面或磁道的程序被触发。C2检测提供一种保护,以免可能有一个或多个由C2译码器译码的符号继续含有未校正的误差。C1和C2的阈值电平由系统用户选择。这样,用户可根据写精度和重写频率之间的折衷方案修正该系统。
参看图16的读-写电路,累加器250计算每个数据平面的C1擦除标记数,并把它输出给比较器252。另一累加器254计算每个数据面的C2擦除标记数,同时也将这个数送到比较器252。比较器252具有两个在线256和258上接收阈值的输入端,用于设置每个数据面或磁道所允许的C1和C2误差数。当对于一个给定的数据平面,两个阈值中之一被超过时,比较器252输出一重写信号于线260上。
线260上的重写信号耦合到数据源(未示出),以便命令该源去停止新数据从该数据流向C3编码器12流动。该信号还耦合到一阻塞与门262,以便阻止新的输入数据流入该系统。在线260上的重写信号进而耦合到外交错器16的随机逻辑电路84(图6)。这样,在对于重写数据平面的存贮器阵列60的起始地址上使随机逻辑电路84出现读出地址计较器76和查询表78。这样,为了在媒体通道上传送,误差数据被部分重读并在线82上输出,并由系统的写部份去交错处理和译码。外交错器16的存贮器阵列60必需具有足够的尺寸,以便贮存对于由重写电路测试所须要的时间周期数据。
如上所述,图2和图16所示本发明的实施例使用内部编码器160,它提供以参考米勒一M2通用运行-长度限定编码方案。当然可理解的是,其它的媒体通道编码方案,或如图15那样的无媒体通道的编码方案可用于本发明的实践。对于实施普通编码M2运行-长度限定编码方案的码,编码器和译码器在授权米勒的美国专利NO,31,311中进行了描述,其公开的事实完全可用作参考。
众所周知,被传送数字数据的形式是被分成若干二进制数单元,每单元包括按二进制方式数据的一位。数据的转移(从逻辑0到逻辑1或相反)不须要在一个二进制数单元起始或终止处出现。由米勒教导的顺序法则指出逻辑。位被识别为在该单元的起始处转移,而逻辑1转移被中间单元处的数据转移识别。该规则的是一个例外是如果它们出现在一个在光转移的二进制数单元中,则转移将被压缩。还提供了一个另外的M2编码顺序法则,来自任一跟随逻辑0的逻辑1的偶数转移将被压缩。
因为按M2编码数据的转移出现在该数据单元的两个位置上,则数据译码的时钟周期在非编码数据的串行数据率的两倍频率上运行。这样,存在两个时钟周期用于每一个数据单元。在颁布的专利NO.31.311中将更充分地说明一般的M2编码和译码的原理,当按照顺序法则在该数据单元中的特定的编码转移位置由于在媒体通道中瞬时或重现条件而重新排列,从而搞不清该转移是表示逻辑1还是逻辑0时,按M2的编码的数据将产生误差。
如在米勒的专利中公开的普通运行一长度限定译码器对数据流进行编码,该译码器提供无误差检测或校正能力,并且避开任何其它包括误差检测和校正电路独立地运行。这样,该译码器不能识别这些情况,在那里媒体通道已经引进了违反M2顺序规则的误差。但是如果这种顺序违反能加以标记的话,它可能是有优点的。使用M2误差标记,当被标记的误差只须要一个码符号进行校正时,改善该误差校正译码是可能的。
在M2编码数据流中存在三个限制成条件(顺序违反)如检测非法的M2编码顺序,很容易在译码测检验。首先,如果在M2代码流中介于转移之间的运行长度短于一个数据单元的最小值(两个M2时钟),则一个短的运行顺序就产生。其次,如果在M2代码流中介于转移之间的运行长度长于三个数据单元的最大值(六个M2时钟),则一个长的运行违反就产生。该第三个限制检查超过两个数据单元的运行长度(四个M2时钟)。如果该转移开始了在一个数据单元中间产生的操作,则该顺序是一个正确的M2同步顺序,并由该译码器用来确定单元边界的位置。但是,如果转移开始了在两个相邻数据单元之间的边界处产生的操作,则一个同步顺序误差被检测。
在一误差检测M2译码器中重要的是由该译码器错误标记的数据事实上包含误差。相反,一个用随后的译码器致力于校正的误差校正代码检验符号将是无用的、无错误的校正数据,并不可用来校正所包括的其它错误,这样,存在两个改善运行-长度限定误差标记译码器的规范。第一,该译码器应检测尽可能多的所产生误差媒体通道。第二,该译码器应当使用错误标记的校正译码数据的数量减至最小。为了平衡这两个规范,该译码器应当只标记有问题有误差的数据,留下所有其它的误差由随后的误差校正译码器作更后的检测和校正。
现在参考图17A,这里表示一种传统的M2译码器,具有包括检测和标记短运行违反误差的电路。为清晰起见,未示时钟同步电路,而附加的短运行违反检测电路用虚线围起来。时钟同步电路表示在图17B中。与门G6-G9接收移位寄存器触发器SR1-SR5的输出,这些与门的输出一起由或门G10相或后输出到触发器FF6。
图18表示图17A说明用于检测和标记短运行误差的电路操作的时序图。记录数据和记录M2代码顺序(从M2编码器输出)同该记录和M2时钟信号一道表示。接着表示M2代码,如由图17A的译码电路接收的那样,包括一对仅仅由一个指示-短运行顺序违反的M2时钟分开的代码转移。当译码器不知道哪一个被移动,哪一个未被移动时,与其中转移被错误移动的每个误差相关的位置被标有?标记。
在五位移位寄存存器SR1-SR5中,具有两个高电平的依次相联的抽头,以及四个可能有错误的用?标志的位置,用于每一个由于操作异或门G1引起的顺序违反。与门G6-G9的输出在该M2时钟后续时间上将是高电平,只要来自移位寄存器触发器SR1-SR5相关输入端都是高电平。只要门G6-G9的输出是高电平,或门G10的短运行误差输出就是高电平。这样,该短运行误差标记(触发器FF6的输出)该信号用于两个数据单元(四个M2时钟),在那里,该短运行误差已被检测。该误差标记通过一后续的误差校正译码器,以提供增强误差校正的能力。
现在参照图19,表示一般的M2译码器,它具有包括检测和标记长违反误差电路。为清晰起见,未示时钟同步电路,而附加的长运行违反检测电路用虚线围起来。另外,该时钟同步电路表示在图17B中。与门G6接收移位寄存器触发器SR1-SR8的输出。与门G6和G7的输出一起由门G8相或,然后输出给触发器FF6。
图20表示一时序,说明图19用于检测和标记长运行误差的电路的工作。记录数据和记录M2代码顺序(从M2编码器的输出)同该记录和M2时钟信号一道示出。接着表示M2代码,如由图19的译码电路所接收的那样,包括一对由指示一长运行违反的由三个半数据单元(七个M2时钟)分开的代码转移,在字组终端上未校正转移的位置用“X”标志,而产生误差的位置,一个在该七个时钟顺序的中间缺1的转移用(x)标志表示。该译码器知道,位移的是终端转移,而不是起始转移,因为起始转移谁确地发生在-数据单元的中间。
在移位寄存器触发器SR1-SR8中,有两个可能的误差位置(x),或由于异或门G1的工作而产生的未校准的译码数据,其一对应在移位寄存器触发器SR3输出端的未校正位。另一位置的产生是由于门G2的输出是未校正的高电平,在位移寄存器SR1的输出端表示一未校正的0位。当移位寄存器触发器SR1-SR6的输出是低电平时,与门G6的输出是高电平,稍后当它接收从移位寄存器触发器SR3-SR8的输出时,与门G6的输出是两个低电平的M2时钟。当与门G6和G7的一个输出是高电平时,或门G8将呈现高电平。由于在或门G8和在FF6的NRx CLK之间的时间关系,如果或门G8输出高电平,而NRx CLK是低电平,则在一长运行(x)端输出指示-误差的误差标记。
现在参看图21,这里表示一般的M2译码器,具有检测和标记非法M2同步顺序误差的电路。为清晰起见,未示时钟同步电路。而附加的非法同步顺序检测电路用虚线围起来。此外,时钟同步电路表示在图17B中。与门G6接收移位寄存器触发器SR3-SR6的输出。与门G6的输出和与门G4的输出经门G7相或,后者具有加到FF6触发器的一个输出。
图22表示时序,说明用于检测和标记非法M2同步顺序误差的图21的电路的工作。记录和M2代码顺序(M2编码器的输出)同该记录和M2时钟信号-道示出。接着示出了M2代码,如由图21译码电路接收的那样,包括一对由两个具有初始转移的数据单元(四个M2时钟)分开的代码转移,该初始转移落在两个指示一同步顺序违反的数据单元之间的边界上,当该译码器不知道哪一个移位,哪一个未移位时,与其间转移已被错误移位的每一个误差相关的两个位置用问号(?)标志。
在移位寄存器触发器SR1-SR6中,由于异或门G1的工作,这里有四个由问号(?)标志的可能的误差位置。当SR1-SR3的输出是低电平,而SR4的输出是高电平时,与门G4的输出将呈现高电平。稍后当它从移位寄存器触发器SR3-SR6的输出接收输入时,与门G6的输出将是两个高电平的M2时钟,当门G4或G6的一个输出是高电平时,或门G7的输出将是高电平。由于在门G7的输出和FF6的NRZ CLK之间的时间关系,当G7的输出是高电平,而NRZ CLK是低电平时,指示在该操作(?同步误差)始端-误差的误差标记将产生。
把图17A、19和21的误差检测电路附加到一般的M2译码器电路并在图2和图16的系统中使用,在该编码后位流中的移动的转移被检测并标记为顺序违反(S.V.),由C1误差校正译码器用于后续处理和校正。
当然将理解到每一个标记电路并不需要包含到该系统中去。在标记的位置中的误差的确切位置将是不确定的,因为误差标记电路标记二位而不是正好一位。另外,当单一的一个标记误差位的信号正好相反时,则误差校正可能是容易的。
虽然,三维交错误差校正系统的某些实施例以及其元件部分在以上详细的说明中已经加以讨论并在附图中加以说明,但是应当理解,本发明并不局限于公开的实施例,而是具有众多的重新配置、改进和替换,但并不偏离由下列权利要求显示和确定的本发明的精神。
Claims (63)
1、一种对用户数据流进行交错处理和编码的方法,包括如下步骤:
把用户数据流分成第一代码组序列;
借助附加一第一误差校正码,把该序列中的每一个第一代码组进行编码,以形成第一代码字;
按照第一代码组的顺序有序地结合每一个编码的第一代码字,以输出第一代码字的序列;
把第一代码字序列配制成两维列乘行数据面的第一系列;
通过内部数据面重新排列对第一系列数据面进行正交交错处理,形成第二序列两维列乘行数据面,第二系列数据面的每列包括用于顺序输出的第二代码组;
借助附加的第二误差校正码,把该序列中的每一个第二代码组进行编码,以形成第二代码字;
按照第二代码组的顺序有序地结合每一个编码的第二代码字,以输出第二代码字序列;
把第二代码字序列配置成第二代码字两维列乘行数据面,数据面的每行包括第三代码组;
借助顺序输出该第一数据面的行,交错处理在该第二代码字数据面中配置的第二代码字,作为第三代码字序列;
借助于附加第二误差校正代码,把该序列中的第三代码组编码,以形成第三代码字,和
按照第三代码组顺序,顺序地结合每一个编码的第三代码字,输出一第三代码字序列,作为被交错处理和编码的用户数据流。
2、根据权利要求1的方法,还包括用运行长度限定码对第三代码字序列进行编码的步骤。
3、按照权利要求1的方法,其中配置第一代码字序列的步骤包括顺序存贮在数据面第一系列每一列中的第一代码字的一个整数的步骤。
4、如权利要求3的方法,其中一个第一代码字被贮存在数据面第一系列的每一列中。
5、如权利要求1的方法,其中配置第二代码字序列的步骤包括顺序贮存在第二代码字数据面的每一列中的第二代码字的一个整数的步骤。
6、如权利要求5的方法,其中一个第二代码字被贮存在第二代码字数据面的每一列中。
7、如权利要求1的方法,其中,借助内部数据面行重排进行正交交错的步骤包括按照一予定重排演算,重排在数据面间第一系列数据面的行以形成第二系列数据面,同时保持数据面第一、第二系列间已重排行的相对行位置的步骤。
8、如权利要求1的方法,其中:
配置第一代码字序列的步骤包括连续在每数据面的列中存贮一个第一代码字;以及
配置第二代码字序列的步骤包括连续地在每个数据面的列中存贮一个第二代码;
进而包括配置第三代码字序列成为第三代码字两维列乘行数据平面,一个第三代码字顺序地贮存在每个数据平面行,因此,该第三误差校正码对该第一和第二误差校正码是横向的。
9、如权利要求1的方法,其中,数据面的第一和第二系列以及第二代码字数据面的每一个都包括一对数据存贮缓冲器,轮流对读和写有效,当第一缓冲器接收去交错代码的序列部份用于贮存时,该第二缓冲器用交错方式正在输出早先存贮的序列的在先部份。
10、如权利要求1的方法,还包括对交错的和编码的用户数据流输出进行译码和去交错处理,作为第三代码字,所接收的作为由具有所引入总数误差量的第三代码字序列组成的第四代码字序列的交错和编码的用户数据流包括如下步骤:
通过检测所包括误差,译码在所接收第四代码字序列中的每一个第四代码字,并根据附加的第三误差校正码,校正误差的第一组数,每一个译码的第四代码字减去所包括第四代码组的第三误差校正代码,该第四代码组按照第四代码字序列而结合,以作为第四代码组序列用于输出,该第四代码组基本上等于第三代码组的序列并包括第一擦除标记,该标记表示包含在一检测的但未校正的误差系列中的每一个第四代码组;
配置第四代码组和第一擦除标记成为第四代码组两维列乘行数据面,每列包括一第五代码字;
通过顺序地输出数据面的列,去交错处理第四代码组序列以及在第四代码组数据面中的第一擦除标记,作为第五代码字序列,并包括去交错处理第一擦除标记:
根据附加的第二误差校正码以及去交错处理的第一擦除标记,通过检测所包括的数据误差和校正第二组数据误差数,对每第五代码字译码,每个被译码的第五代码减去包括第五代码组的第二误差码,该第五代码组按照第五代码字的序列而结合,作为第五代码组序列用于输出,该第一代码组基本上等于第二代码组的序列,后者包括第二擦除标记,该标记表示包含在一检测的但未校正的误差系列中的每一个第五代码组;
结合该第一和第二擦除标记,产生第二擦除标记,该标记指向这样一些位置,其中每一个第五代码组具有有误差的数据;
配置具有第三擦除标记的第五代码组的序列成为两维列乘行数据面的第三序列;
通过连续地输出该数据面的列以用作第五代码字序列,并通过包括去交错处理后的第一擦除标记,对第四代码组数据面中的第四代码组序列和第一擦除标记进行去交错处理;
按照附加的第一误差校正代码和第三擦除标记,通过检测所包括的数据误差和校正第三组数据误差数,按序对每一个第六代码字译码,每一个译码的第六代码字减去第一误差校正码,该第一误差校正码根据与输出相关的第六代码字的顺序组合成第六代码组序列,其中,第六代码组序列基本上等于包括用户数据流的第一代码组序列。
11、如权利要求10的方法,还包括如下步骤:
对具有运行-长度限定码的第三代码字的输出序列译码;以及
对第三代码字的运行-长度限定编码序列译码,以产生包括数据误差的第四代码字序列。
12、如权利要求11的方法,还包括如下步骤:
检测在运行-长度限定译码后第四代码字序列中的运行-长度误差;以及
输出第四代码字,它包括表示被检测的运行-长度误差的运行-长度擦除标记。
13、如权利要求12的方法,其中,译码每个第四代码字还包括使用该运行-长度擦除标记,以提高校正能力,这样,第一、第二和第三组被校正的误差和基本上等于引入第三代码字所包括的数据误差的总数。
14、如权利要求12的方法,还包括结合运行-长度擦除标记和第一擦除标记的步骤,以便产生-第四擦除标记,促进对第一第五代码字译码,该步骤包括如下步骤:
延时运行-长度擦除标记,调整执行对第四代码字译码步骤需要的处理;以及
逻辑上结合延时的运行-长度擦除标记,以便和第一擦除标记同步。
15、如权利要求10的方法,其中,借助于内部数据面重排和反移所进行的正交交错和去交错处理的步骤是相反的行重排操作,这样,使每一个在数据面第三系列中的重排的行是反移的并返回到在数据面第四系列中的一个位置,该位置相应于该行在第一系列数据面中所占据的位置。
16、如权利要求10的方法,其中,结合第一擦除标记和第二擦除标记的步骤包括如下步骤:
延时该第一擦除标记,以调整执行译码第五代码字步骤所需的处理时间,以及
逻辑地同步结合该延时的第一擦除标记和第二擦除标记,以产生对准那些位置的第三擦除标记,这些位置位于具有有误差数据的每一个第五代码组中。
17、如权利要求10的方法,其中,该第三代码字序列被写入一媒体通道,进而包括在读出该媒体通道的同时,对其进行写操作的步骤,其步骤如下:
在传送后从媒体通道读出第三代码字序列,以提供第四代码字序列,后者包括引入数据误差的通道的总数;
把第四代码字分为予定部份;
计算为每一予定部份产生的第一擦除标记的数量;
每部份的第一擦除标记数同第一阈值数相比较;以及
触发一重写进入用户数据的媒体通道,该用户数据流相应于受误差超过第一阈值影响的第四代码字的一部份。
18、如权利要求17的方法,其中触发步骤还包括如下步骤:
禁止用户数据流进一步发送;以及
存取发送到媒体通道该相应于第四代码字序列部份的用户数据流部份,该第四代码字序列包含与重新编码、重新交错处理和对该媒体通道进行写入相关的过量的误差。
19、如权利要求17的方法,还包括如下步骤:
计算为每一予定部份产生的第二擦除标记数,该予定部份表示在每一用户数据部份中引入误差的通道数;
将第二擦除标记数同第二阈值数相比较,以及
触发一重写进入用户数据流的媒体通道,该用户数据流相应于受误差超过第二阈值影响的第四代码字的一部份。
20、用于对划分为第一代码组的一个序列的数据流进行交错处理和编码的设备,包括:
第一编码装置,用于计算和附加第一误差校正码到每一个第一代码组,以形成第一代码字,每一第一代码字按照第一代码组的顺序结合,作为第一代码字序列用于输出;
用于正交交错处理第一代码字的装置包括用于把第一代码字序列顺序逐列地存贮到第一系列两维列乘行数据面的装置,该装置可以根据予定的重排顺序,通过内部数据面行的重排对第一代码字进行正交交错处理,以形成第二系列两维列乘行数据面,第二系列数据面的每列包括第二代码组,作为第二代码组用于顺序输出;
第二编码装置,用于计算和附加第二误差校正码到每一个第二代码组,以形成第二代码字,每一第二代码字按照第二代码组的顺序结合,作为第三代码字用于输出;
用于对第二代码字进行交错处理的装置包括用于第二代码字序列顺序逐行存贮到第二代码字两维列乘行数据面的装置,每行包括第三代码组和通过连续地输出第三代码组的行以用作第三代码组顺序所进行交错处理的第二代码字;以及
第三编码装置,用于计算和附加第三误差校正码到每一第三代码组,以形成第三代码字,每一组合的第三代码字输出第三代码序列,它代表交错处理和编码的数据流。
21、如权利要求20的设备,还包括用来对具有运行-长度限定码的第三代码序列进行编码的装置。
22、如权利要求21的设备,其中,用于编码的装置包括-米勒-M2编码器(Miller-Squared encorder)。
23、如权利要求20的设备,其中每一个第一,第二和第三个编码装置包括-雷得-所罗门(Reed-Solomon)编码器。
24、如权利要求20的设备,其中用于贮存所说用来正交交错处理的装置的装置,包括轮流对读和写有效的第一和第二数据缓冲器,这样,该第一缓冲器接收一予定第一代码字序列部份作为第一数据面系列用于贮存,第二缓冲器输出予先贮存并已被内部交错处理的第一代码字系列的在先部份,以形成第二系列数据面。
25、如权利要求24的设备,其中,每一数据存贮缓冲器包括若干两维随机存取存贮器,每一个至少保持一个数据面。
26、如权利要求20的设备,其中,当该行在数据面系列间重排时,该重排行序列维持相关的行位置。
27、如权利要求20的设备,其中用来贮存所说用于交错处理的装置包括轮流用于读和写的第一和第二两维列乘行数据存贮缓冲器,这样,当第二代码字序列的一予定部份写入第一缓冲器的列时,第二缓冲器的每一行将顺序读出,以输出予先贮存在第一缓冲器列中的第二代码字序列的在先部份。
28、如权利要求20的设备,其中,第三代码字序列被写入媒体通道,该媒体通道在其中引入数据误差,还包括从媒体通道接收第四代码字序列的译码器和去交错处理器,该第四代码字序列包括具有在媒体通道中引入数据误差总量的第三序列代码字,还包括:
第一译码装置,用于根据第三误差校正码去检测数据误差和校正第四代码字序列中所包含误差的第一数量,该译码后第四代码字减去依第四代码字顺序正被输出的第三误差校正码,以用作第四代码组序列,该序列包括表示第四代码组的第一擦除标记,第四代码组含有检测出但未被校正的数据误差;
用于对第四代码组序列和第一擦除标记进行去交错处理的装置包括用于连续逐行地将第四代码组序列和第一擦除标记存贮到第四代码组两维列乘行数据面内的装置,每一列包括第五代码字,通过连续地输出该数据面的列以作为第五代码字序列和包括去交错处理的第一擦除标记,对第四代码组序列进行去交错处理。
第二译码装置,用于检测数据误差,并根据第二误差校正码和第一擦除标记校准在第五代码字中所包括数据误差的第二数据,被译码的第五代码字减去根据第五代码字顺序输出的第二误差校正码作为第五代码组序列,该第五代码组序列包括指示第五代码组的第五擦除标记,该第五代码组含有检测出但未被校正的数据误差;
用来组合第一和第二擦除标记以产生用以识别在具有未校正数据误差的每一第五代码组中某些位置的第三擦除标记的装置;
用于对第五代码组序列进行正交交错处理的装置包括用于连续将第五代码组序列和第三擦除标记逐列存入第三系列两维列乘行面中的装置,通过内部数据面行重排对第五代码组序列进行正交去交错处理以形成相应于第一系列数据面的第四系列数据面,第四系列数据面的每一列包括第六代码字,第四序列数据面的列连续输出以作为第六代码字序列,进而包括去交错后的第三擦除标记;
第三编码装置,用于检测数据误差,和根据第一误差校正码和第三擦除标记校正第六代码字序列中所包括数据误差的第三数量,检测后的第五代码字减去根据第六代码字序列输出的第一误差校正代码,以作为第六代码组序列,其中,第六代码字序列基本上等于包含有数据流的第一代码组序列。
29、根据权利要求28的设备,还包括:
用于对具有运行-长度限定码的第三代码字序列进行编码的装置;和
用于对运行-长度限定编码后的第三代码字序列译码以产生第四代码字序列的装置。
30、如权利要求29的设备,其中用于运行-长度限定译码的装置还包括用于检测第四代码字序列中运行-长度误差和输出用以识别在第四代码字中所包括误差的运行-长度擦除标记的装置。
31、根据权利要求30的设备,还包括将运行-长度擦除标记与第一擦除标记同步结合起来的装置,它包括:
用于延时运行-长度擦除标记以调整第一译码装置处理时间的装置,和
用于逻辑地组合延时的运行-长度擦除标记和第一擦除标记,以产生与所述第二译码装置处理有关的第四擦除标记,用以识别第四代码字序列中的误差位置。
32、如权利要求30的设备,其中,第一译码装置除了使用第三误差校正码外,还使用运行-长度擦除标记去检测和校正第四代码字序列中附加的误差,借此加强误差校正能力,这样,第一、第二和第三校正后误差的总和基本上等于所引入数据误差的总数。
33、根据权利要求30的设备,其中,运行-长度限定码包括米勒-M2码,和用于编码和译码的装置包括米勒-M2编码器和译码器,且其中用于检测的装置包括:
用于检测和标记在通道译码后第四代码字序列中短运行数据顺序违反的装置;
用于检测和标记在通道译码后第四代码字序列中长运行数据顺序违反的装置,和
用于检测和标记在通道译码后第四代码字序列中非法的米勒M2同步顺序的装置。
34、如权利要求28的设备,其中,第一、第二和第三编码装置包括雷得-索罗门(Reed Solomon)编码器,和第一、第二和第三译码器装置包括雷得-索罗门译码器。
35、如权利要求28的装置,其中,用于组合第一擦除标记和第二擦除标记的装置包括:
用于当进行去交错处理时,延时第一擦除标记以调节第二译码装置处理时间的装置,和
用于逻辑地将延迟后第一擦除标记与第二译码装置输出的第二擦除标记同步组合起来,以产生识别第五代码组序列中误差的第三擦除标记的装置。
36、根据权利要求28的设备,还包括同时读写装置,用于对数据流进行交错处理和编码,以触发一个含有过量误差数据流的重写,包括:
用于在向媒体通道写入的同时,读出第三代码组序列,以提供具有所引入误差的第四代码字序列的装置;
耦合到第三译码装置并用于计算所产生的第一擦除标记数量的装置,所述第一擦除标记表示第四代码字内的予定数据流部份中所检测误差的数量;
用于将第一擦除标记的数量和第一阈值数相比较的装置;和
控制装置,用于当比较结果表明第一擦除标记数超过第一阈值时,触发一个受误差影响的数据流予定部份的重写。
37、如权利要求36的设备,其中,控制装置还包括:
用于禁止向第一编码器进一步发送数据流的装置;
用于对存贮于该装置第一系列数据平面内的有误差数据流的予定部份进行存取,以对该数据流进行重编码和重交错处理的装置。
38、如权利要求36的设备,还包括:
耦合到第二译码装置、用来计算所发生的第二擦除标记的量的装置,所述第二擦除标记表示在第五代码字序列内的数据流予定部份中所检测误差的量;和
用于将第二擦除标记的量和第二阈值相比较的装置;
控制装置,用于当比较的结果表明第二擦除标记的量超过第二阈值时,触发一个对受误差影响的数据流予定部份的重写。
39、一种用于对用户数据流进行交错处理和编码的方法,包括如下步骤:
把用户数据流划分成第一代码组序列;
按序对每一第一代码组进行编码并附加第一误差校正码;以形成第一误差校正码;以形成第一代码字;
根据第一代码组的顺序,连续地组合每一编码后第一代码字,以输出第一代码字序列;
配置第一代码字序列成为第一系列两维列乘行数据面;
对第一系列数据面进行正交交错处理以形成第二系列两维列乘行数据面,第二系列数据面的每一列包括用于连续输出的第二代码组;
按序对每一第二代码组编码并附加第二误差校正码,以形成第二代码字;以及
根据第二代码组的顺序连续地组合每个编码后第二代码字,以输出第二代码字序列。
40、如权利要求39的方法,其中,进行正交交错处理的步骤包括重新排列数据面间第一系列数据面的行,以形成第二系列数据面,这样,每个重排行保持了在第一和二系列数据面间的相关行位置。
41、如权利要求39的方法,还包括如下步骤:
配置第二代码字序列成为第二代码字两维列乘行数据面,该数据面的每一行包括第三代码组;
通过连续地输出第一数据面的行以作为第三代码组序列,对第二代码字数据面内配置成的第二代码字进行交错处理;
按序编码每一第三代码组并附加第三误差校正码,以形成第三代码字;和
根据第三代码组的顺序,连续地组合每一编码后第三代码字,以输出用作交错处理后和编码后用户数据的第三代码字序列。
42、用于对数据流进行交错处理和编码的装置,包括:
第一编码装置,用于接收和编码该数据流,
该装置通过向每一个用户代码组附加一个第一误差校正码,从而输出第一代码字序列的手段将数据流分成用户代码组序列;
第一交错处理装置,用于从第一编码装置接收第一代码字序列,并对该第一代码字序列进行正交交错处理,以输出经正交交错处理的第二代码组序列;
第二编码装置,用于接收第二代码组系列和通过向每个第二代码组附加一个第二误差校正码从而输出第二代码字系列的手段,对该经正交交错处理的第二代码组序列进行编码,
第二交错处理装置,用于从第二编码装置接收第二代码字序列,并用于对第二系列代码字进行交错处理,以输出第三代码字序列;和
第三编码装置,用于接收第三代码字序列,并通过对每一第三代码组附加一个第三误差校正码,从而输出用作经交错处理和编码的数据流的手段对第三代码组编码。
43、如权利要求40的设备,还包括媒体通道编码装置,用于接收和编码具有运行-长度限定码的第三代码字序列。
44、如权利要求40的设备,其中,第一交错处理装置包括用于将第一代码字序列连续存入第一系列两维列乘行数据平面中的装置,每一个数据面的列存贮一个第一代码字,借助内部数据面行按照予定重排顺序的重新排列,对第一代码字进行正交交错处理,以形成第二系列数据面,该第二系列两维列乘行数据面的每一列包括用于连续输出的第二代码组。
45、如权利要求44的设备,其中,用于在第一交错处理装置中进行存贮的装置包括对读和写轮流有效的一对数据存贮缓冲器,这样,当第一缓冲器工作于写模式以连续地存贮第一代码字序列的予定部份作为第一序列数据平面时,第二缓冲器工作于读模式以输出早先存贮并经正交交错处理的第一代码字的在先部份,以形成第二系列数据面。
46、如权利要求45的设备,其中,每一数据存贮缓冲器包括多个两维随机取存贮器,其中的每一个至少保持有一个数据面。
47、如权利要求40的设备,其中,第二交错处理装置包括用于将第二代码字序列连续存入第一两维列乘行数据面的装置,每一列存贮一个第二代码字,借助伴随每行输出连续地输出第一数据面的行进行交错处理的第二代码字包括第三代码组。
48、如权利要求47的设备,其中,用于存贮的装置包括对读和写轮流有效的一对两维列乘行数据存贮缓冲器,这样,当第二代码字序列的予定部份被连续写入第一缓冲器的列时,第二缓冲器工作,以连续读出每一行,并输出早先存贮于该缓冲器列中第二代码字序列的在先部份。
49、如权利要求40的设备,其中,第一、第二编码装置包括雷得-所罗门(Reed Solomon)编码器。
50、如权利要求40的设备,还包括用于译码和去交错处理第四代码字序列的装置,第四代码字序列由带有所含误差的第三代码字序列组成,该装置包括:
第一译码装置,用于接收第四代码字序列,检测误差和根据第三误差校正码校正每一第四代码字中误差的第一数量,该第一译码装置还从每个第四代码字中除去该第三校正码,以输出第四代码组序列;
第一去交错处理装置,用于接收和去交错处理第四代码组序列,以输出第五代码字序列;
第二译码装置,用于接收第五代码字序列,检测误差,并根据第二误差校正码校正每一第五代码字中误差的第二数量,第二译码装置从每一第五代码字中除去第二误差校正码,以输出第五代码组序列;
第二去交错处理装置,用于接收和正交去交错处理第五代码组序列,以输出第六代码字序列;和
第三译码装置,用于接收第六代码字序列,检测误差和根据第一误差校正码校正每个第六代码字中误差的第三数量,第三译码装置从每第六代码字中除去第一误差校正码,以输出第六代码组序列,其中,第六代码组序列基本上等于含有数据流的第一代码组序列。
51、如权利要求48的设备,其中还包括与第一译码装置相关的装置,用于伴随每一第四代码组输出一个第一擦除标记,该标记用以指示其中一个检测出但未被校正的误差存在,第二译码装置包括一个使用第一擦除标记加强其中误差校正能力的装置。
52、如权利要求51的设备,还包括:
与第二译码装置相关的装置,用于伴随每一代码组输出一个第二擦除标记,该标记表示检测但未校正误差的存在;和
用于逻辑地使第一和第二擦除标记同步地结合起来以产生第三擦除标记的装置,该第三擦除标记用于识别每一第六代码字中检测但未校正的误差;
其中,第三译码装置包括利用第三擦除标记去加强误差校正能力,从而使第一、第二和第三校正的误差总和基本上等于所含误差量的装置。
53、如权利要求50的设备,还包括同时读写装置,用于触发含有误差的编码和交错处理后数据流的重写,该装置包括:
用于在正被写入的同时读出第三代码字序列,以提供包括数据误差的第四代码字序列的装置;
耦合到第一译码装置的装置,用于计算所产生的第一擦除标记的量,该标记表示第四代码字序列的予定部份中所包含的误差量;
用于将第一擦除标记的量和第一阈值相比较的装置;和
控制装置,用于触发数据流的重写,当第一阈值被超过时,所述数据流相应于受误差影响的第四代码字序列的予定部份。
54、如权利要求53的设备,其中,控制装置还包括:
在重写受影响数据期间,禁止进一步数据流发送给第一编码装置的装置;和
用于对相应于包括有与重编码和重交错处理相关的过量误差的第四代码字序列予定部份的部份数据流进行存取的装置。
55、如权利要求53的设备,还包括:
耦合到第二译码装置的装置,用于计算所产生的第二擦除标记的量,该量用于表示在第五代码字序列予定部份中所含误差的量;
用于该第二擦除标记的量和第二阈值相比较的装置;和
控制装置,用于触发一个数据流的重写,该数据流在第二阈值被超过时,相应于受误差影响的第五代码字序列的予定部份。
56、如权利要求50的设备,还包括:
利用运行-长度限定码对第三代码字序列进行编码的装置;和
用于对运行-长度限定编码的第三代码字序列译码以产生第四代码字序列的装置。
57、如权利要求56的设备,其中,用于对运行-长度限定编码的代码字译码的装置包括用于检测和标记第五代码字序列中运行-长度限定误差的装置,和其中,第一译码装置包括用于接收运行-长度限定误差标记以加强误差校正能力的装置;
58、如权利要求57的设备,还包括:
用于使运行-长度限定误差标记和第一擦除标记逻辑地同步组合起来,以产生第四擦除标记的装置;
其中,第二译码装置包括利用第四擦除标记提高该装置有关译码和去交错处理的误差校正能力的装置。
59、如权利要求57的设备,其中,运行-长度限定码是一个米勒-M2码,和用于运行-长度限定编码和译码的装置是米勒-M2编码器和译码器,且其中用于检测的装置包括:
用于检测从媒体通道所接收的未译码系列代码字中的短运行数据顺序违反,并输出短运行误差信号的装置;
用于检测在从媒体通道接收的代码字未译码系列中的长运行数据顺序违反,并产生长运行误差信号的装置;
用于检测在从媒体通道接收的代码字译码的系列中非法的米勒-M2同步顺序,产生同步顺序误差信号的装置;和
响应短运行、长运行和同步顺序误差信号的装置,用于输出运行-长度限定误差标记,该标记用以识别在有误差的通道译码后第四代码字序列中的数据位置。
60、一种对被分成一系列用户数据组的数据流进行交错处理和编码的设备,包括:
第一编码装置,用于接收和编码用户数据,第一编码装置把一个第一误差校正码附加到每一用户代码组上,以输出第一代码字序列;
交错处理装置,用于从第一编码装置接收第一代码字序列,并用于对第一代码字序列进行正交交错处理,以输出正交交错处理后的第二代码组序列;
第二编码装置,用于对正交交错处理后的第二代码组序列编码,并将第二误差校正代码附加到每个第二代码组上,以输出第二代码字序列。
61、如权利要求60的设备,其中,交错处理装置包括用于把第一代码字序列存入第一系列两维列乘行数据面的装置,借助内部数据面的行按照予定重排顺序重新排列对第一代码字进行正交交错处理,以形成第二系列数据面,该第二系列两维列乘行数据面的每一列包括用于连续输出的第二代码组。
62、如权利要求60的设备,还包括:
第二交错处理装置,用于从第二编码装置接收第二代码字序列,并用于对第二代码字序列进行交错处理,以输出第三代码组序列;和
第三编码装置,用于接收第三代码组序列,并附加一个第三误差校正码到每一第三代码组,以输出用作交错处理和编码用户数据向媒体通道发送的第三代码字序列。
63、如权利要求62的设备,其中,第三交错处理装置包括用于把第二代码字序列存入第二代码字两维列乘行数据面的装置,通过伴随包括第三代码组的每行输出连续地输出数据面的行对第二代码字进行交错处理。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US820,737 | 1992-01-15 | ||
US07/820,737 US5392299A (en) | 1992-01-15 | 1992-01-15 | Triple orthogonally interleaed error correction system |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1081296A true CN1081296A (zh) | 1994-01-26 |
Family
ID=25231595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN93101734A Pending CN1081296A (zh) | 1992-01-15 | 1993-01-14 | 三维正交交错误差校正系统 |
Country Status (13)
Country | Link |
---|---|
US (1) | US5392299A (zh) |
EP (1) | EP0551973B1 (zh) |
JP (1) | JP3465113B2 (zh) |
KR (1) | KR100263593B1 (zh) |
CN (1) | CN1081296A (zh) |
AT (1) | ATE160658T1 (zh) |
AU (1) | AU665044B2 (zh) |
CA (1) | CA2087197C (zh) |
DE (1) | DE69315360T2 (zh) |
FI (1) | FI930147A0 (zh) |
IL (1) | IL104395A (zh) |
MX (1) | MX9300195A (zh) |
NO (1) | NO930119L (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1536767B (zh) * | 1998-12-31 | 2010-04-28 | 三星电子株式会社 | 通信系统中的迭代解码装置和迭代解码方法 |
CN1992534B (zh) * | 2002-08-20 | 2010-06-16 | 恩益禧电子股份有限公司 | 误差校正码的译码方法及其程序和设备 |
CN101877592A (zh) * | 2009-04-28 | 2010-11-03 | 三菱电机株式会社 | 纠错装置以及纠错方法 |
CN102017425A (zh) * | 2008-02-20 | 2011-04-13 | 马维尔国际贸易有限公司 | 用于执行级联纠错的方法和系统 |
CN102308481B (zh) * | 2008-11-13 | 2014-04-09 | 维特赛半导体公司 | 连续交错错误校正 |
Families Citing this family (275)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69223694T2 (de) * | 1991-07-18 | 1998-04-23 | Canon Kk | Kodierungs- und Dekodierungssystem zur Fehlerkorrektur |
US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
CA2064541C (en) * | 1992-03-31 | 1998-09-15 | Thomas A. Gray | Cycling error count for link maintenance |
US5638227A (en) * | 1993-12-17 | 1997-06-10 | Matsushita Electric Industrial Co., Ltd. | Digital data recording and reproducing apparatus |
US5644582A (en) * | 1994-03-09 | 1997-07-01 | U.S. Philips Corporation | Conversion arrangement for a magnetic recording/reproducing apparatus of the D-type |
DK2302808T3 (da) * | 1995-02-01 | 2013-07-29 | Sony Corp | Flerkanalstransmission med interleaving ved adressering på stedet af RAM-hukommelse |
JP3206358B2 (ja) * | 1995-03-30 | 2001-09-10 | 松下電器産業株式会社 | データ一時記憶装置 |
FI97837C (fi) * | 1995-04-11 | 1997-02-25 | Nokia Mobile Phones Ltd | Tiedonsiirtomenetelmä sekä lähetin |
JPH08293802A (ja) * | 1995-04-13 | 1996-11-05 | Internatl Business Mach Corp <Ibm> | インターリーブ式誤り訂正方法 |
US5719884A (en) * | 1995-07-27 | 1998-02-17 | Hewlett-Packard Company | Error correction method and apparatus based on two-dimensional code array with reduced redundancy |
US5757822A (en) * | 1995-08-24 | 1998-05-26 | Quantum Corporation | Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC |
JPH1051354A (ja) * | 1996-05-30 | 1998-02-20 | N T T Ido Tsushinmo Kk | Ds−cdma伝送方法 |
US5968198A (en) * | 1996-08-16 | 1999-10-19 | Ericsson, Inc. | Decoder utilizing soft information output to minimize error rates |
US5996104A (en) * | 1996-09-13 | 1999-11-30 | Herzberg; Hanan | System for coding system |
JP3310185B2 (ja) * | 1996-11-21 | 2002-07-29 | 松下電器産業株式会社 | 誤り訂正装置 |
US5946357A (en) * | 1997-01-17 | 1999-08-31 | Telefonaktiebolaget L M Ericsson | Apparatus, and associated method, for transmitting and receiving a multi-stage, encoded and interleaved digital communication signal |
JP3340933B2 (ja) * | 1997-02-15 | 2002-11-05 | 東芝デジタルメディアエンジニアリング株式会社 | 誤り訂正方法及びdvd再生装置 |
US5920578A (en) * | 1997-04-23 | 1999-07-06 | Cirrus Logic, Inc. | Method and apparatus for efficiently processing a multi-dimensional code |
US6151296A (en) * | 1997-06-19 | 2000-11-21 | Qualcomm Incorporated | Bit interleaving for orthogonal frequency division multiplexing in the transmission of digital signals |
JPH1131977A (ja) * | 1997-07-10 | 1999-02-02 | Sony Corp | 誤り訂正符号演算器 |
FI104023B1 (fi) | 1997-07-18 | 1999-10-29 | Nokia Mobile Phones Ltd | Tiedonsiirtomenetelmä ja -järjestelmä |
JPH11112358A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | データの誤り訂正方法及び誤り訂正装置 |
FR2769776B1 (fr) * | 1997-10-09 | 1999-12-17 | Alsthom Cge Alcatel | Procede de codage bloc par code produit applicable notamment au codage d'une cellule atm |
KR100256965B1 (ko) * | 1997-12-30 | 2000-05-15 | 윤종용 | 어드레스 버스의 1 비트 오류 자동 수정 회로 및 방법 |
KR100272708B1 (ko) * | 1997-12-30 | 2000-11-15 | 전주범 | D-vhs시스템에서 셔플링을 이용한 디지털 데이터의 코딩/디코딩 방법 |
WO1999036913A1 (en) * | 1998-01-16 | 1999-07-22 | Hewlett-Packard Company | Methods and apparatus for data storage on magnetic media including error correction codes |
JP3307579B2 (ja) * | 1998-01-28 | 2002-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ記憶システム |
WO1999050990A1 (en) * | 1998-03-30 | 1999-10-07 | Telefonaktiebolaget Lm Ericsson (Publ) | An interleaving scheme for blocks in a packet switched system |
US6367047B1 (en) * | 1998-10-20 | 2002-04-02 | Ecrix | Multi-level error detection and correction technique for data storage recording device |
US6871303B2 (en) * | 1998-12-04 | 2005-03-22 | Qualcomm Incorporated | Random-access multi-directional CDMA2000 turbo code interleaver |
US6304991B1 (en) | 1998-12-04 | 2001-10-16 | Qualcomm Incorporated | Turbo code interleaver using linear congruential sequence |
US6484283B2 (en) * | 1998-12-30 | 2002-11-19 | International Business Machines Corporation | Method and apparatus for encoding and decoding a turbo code in an integrated modem system |
JP4031136B2 (ja) * | 1999-01-14 | 2008-01-09 | 株式会社東芝 | 符号化・復号化装置及びディスク記憶装置 |
JP3502559B2 (ja) * | 1999-02-05 | 2004-03-02 | 松下電器産業株式会社 | 消失訂正方法、及び消失訂正回路 |
US6581178B1 (en) * | 1999-02-15 | 2003-06-17 | Nec Corporation | Error correction coding/decoding method and apparatus |
US6314534B1 (en) * | 1999-03-31 | 2001-11-06 | Qualcomm Incorporated | Generalized address generation for bit reversed random interleaving |
US6356528B1 (en) * | 1999-04-15 | 2002-03-12 | Qualcomm Incorporated | Interleaver and deinterleaver for use in a diversity transmission communication system |
KR100457895B1 (ko) * | 1999-05-10 | 2004-11-18 | 가부시키가이샤 엔.티.티.도코모 | 다중화 방법과 다중화 장치 및 데이터 신호 송신 방법과데이터 신호 송신 장치 |
US7089477B1 (en) * | 1999-08-18 | 2006-08-08 | California Institute Of Technology | Interleaved serial concatenation forming turbo-like codes |
US6625774B1 (en) * | 1999-10-29 | 2003-09-23 | Stmicroelectronics, Inc. | Redundancy system and method for locating errors in interleaved code words |
US6606727B1 (en) * | 1999-10-29 | 2003-08-12 | Stmicroelectronics, Inc. | System and method for providing error correction coding with selectively variable redundancy |
JP3841990B2 (ja) | 1999-12-07 | 2006-11-08 | 三菱電機株式会社 | Fecフレーム構成方法およびfec多重化装置 |
US7356752B2 (en) * | 2000-03-14 | 2008-04-08 | Comtech Telecommunications Corp. | Enhanced turbo product codes |
JP2001266499A (ja) * | 2000-03-23 | 2001-09-28 | Sony Corp | データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法 |
JP2001274698A (ja) * | 2000-03-24 | 2001-10-05 | Sony Corp | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 |
JP2003534680A (ja) * | 2000-04-04 | 2003-11-18 | コムテック テレコミュニケーションズ コーポレイション | 強化型ターボプロダクト符号復号器システム |
US6675345B1 (en) * | 2000-05-12 | 2004-01-06 | Oak Technology, Inc. | Method and apparatus for detecting errors in DVD data |
GB2363556B (en) * | 2000-05-12 | 2004-12-22 | Global Silicon Ltd | Digital audio processing |
JP2001332982A (ja) * | 2000-05-18 | 2001-11-30 | Mitsubishi Electric Corp | 光伝送システム、fec多重化装置、fec多重分離装置、および誤り訂正方法 |
US7116710B1 (en) | 2000-05-18 | 2006-10-03 | California Institute Of Technology | Serial concatenation of interleaved convolutional codes forming turbo-like codes |
US6738942B1 (en) * | 2000-06-02 | 2004-05-18 | Vitesse Semiconductor Corporation | Product code based forward error correction system |
US7032154B2 (en) | 2000-06-05 | 2006-04-18 | Tyco Telecommunications (Us) Inc. | Concatenated forward error correction decoder |
US6622277B1 (en) * | 2000-06-05 | 2003-09-16 | Tyco Telecommunications(Us)Inc. | Concatenated forward error correction decoder |
KR100378181B1 (ko) * | 2000-06-09 | 2003-03-29 | 삼성전자주식회사 | Efm/efm+ 디코딩에 의해 검출된 에러위치를 이용한c1/pi 워드의 에러정정 방법 및 장치 |
JP2002230916A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 情報再生装置 |
US7170849B1 (en) * | 2001-03-19 | 2007-01-30 | Cisco Systems Wireless Networking (Australia) Pty Limited | Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data |
US8656246B2 (en) * | 2001-04-16 | 2014-02-18 | Qualcomm Incorporated | Method and an apparatus for use of codes in multicast transmission |
US6981198B2 (en) * | 2001-04-26 | 2005-12-27 | Storage Technology Corporation | Dynamic error correction code shortening |
US7389463B2 (en) * | 2001-05-29 | 2008-06-17 | Thomson Licensing | Hierarchical block coding for a packet-based communications system |
US7385949B1 (en) * | 2001-06-05 | 2008-06-10 | Broadcom Corporation | System and method for de-interleaving data in a wireless receiver |
DE10127346C2 (de) * | 2001-06-06 | 2003-07-17 | Siemens Ag | Datenübertragungssystem auf Multiträgerbasis und Verfahren zum Unterdrücken von Störungen bei einem Datenübertragungssystem auf Multiträgerbasis |
JP2003069535A (ja) * | 2001-06-15 | 2003-03-07 | Mitsubishi Electric Corp | 誤り訂正多重化装置、誤り訂正多重分離装置、これらを用いた光伝送システムおよび誤り訂正多重化伝送方法 |
US20020199153A1 (en) * | 2001-06-22 | 2002-12-26 | Fall Thomas G. | Sampling method for use with bursty communication channels |
US7278070B2 (en) * | 2001-09-14 | 2007-10-02 | Texas Instruments Incorporated | Interleaving to avoid wideband interference in a multi-carrier communications system |
EP1438209A1 (en) * | 2001-10-17 | 2004-07-21 | General Electric Company | Signal error detection in railroad communication system |
WO2003063465A2 (en) * | 2002-01-16 | 2003-07-31 | Aviom, Inc. | System and method for transmitting audio or video data using multiple levels of protection |
US7246294B2 (en) * | 2002-04-01 | 2007-07-17 | Intel Corporation | Method for iterative hard-decision forward error correction decoding |
US7231575B2 (en) | 2002-04-01 | 2007-06-12 | Intel Corporation | Apparatus for iterative hard-decision forward error correction decoding |
US7346125B2 (en) * | 2002-04-23 | 2008-03-18 | Raytheon Company | Method and device for pulse shaping QPSK signals |
EP1537674A4 (en) * | 2002-06-21 | 2007-04-04 | Thomson Licensing | PROCEDURE FOR FORWARD FAULT CORRECTION |
EP1388944A1 (en) * | 2002-08-10 | 2004-02-11 | Deutsche Thomson-Brandt Gmbh | Cross interleave reed-solomon code correction |
GB2396786B (en) * | 2002-12-27 | 2005-12-21 | Phyworks Ltd | Fibre optic communications |
US7137057B2 (en) * | 2003-01-07 | 2006-11-14 | Sun Microsystems, Inc. | Method and apparatus for performing error correction code (ECC) conversion |
US7831869B2 (en) | 2003-01-27 | 2010-11-09 | Hewlett-Packard Development Company, L.P. | DDS logical data grouping |
GB2397666A (en) * | 2003-01-27 | 2004-07-28 | Hewlett Packard Co | Logical data grouping in digital storage system |
US20040157626A1 (en) * | 2003-02-10 | 2004-08-12 | Vincent Park | Paging methods and apparatus |
US7434145B2 (en) * | 2003-04-02 | 2008-10-07 | Qualcomm Incorporated | Extracting soft information in a block-coherent communication system |
US7231557B2 (en) * | 2003-04-02 | 2007-06-12 | Qualcomm Incorporated | Methods and apparatus for interleaving in a block-coherent communication system |
US8196000B2 (en) * | 2003-04-02 | 2012-06-05 | Qualcomm Incorporated | Methods and apparatus for interleaving in a block-coherent communication system |
CN100483952C (zh) * | 2003-04-02 | 2009-04-29 | 高通股份有限公司 | 块相干通信系统中的低复杂性解调方法和装置 |
EP1953754A3 (en) * | 2003-06-02 | 2011-04-06 | Panasonic Corporation | Error correction method and apparatus for interleaved data |
TWI254283B (en) * | 2003-06-03 | 2006-05-01 | Sunplus Technology Co Ltd | Error correction device of block code and method thereof |
KR100519771B1 (ko) * | 2003-07-10 | 2005-10-07 | 삼성전자주식회사 | 에러 정정 디코딩 방법 및 그 장치 |
US7415658B2 (en) * | 2003-09-10 | 2008-08-19 | Intel Corporation | Forward error correction mapping and de-mapping techniques |
US7389468B2 (en) * | 2004-09-20 | 2008-06-17 | International Business Machines Corporation | Writing and reading of data in probe-based data storage devices |
FR2860360B1 (fr) * | 2003-09-29 | 2005-12-09 | Canon Kk | Dispositif de codage /decodage utilisant un codeur/decodeur de reed-solomon |
FR2861517B1 (fr) * | 2003-10-23 | 2006-01-27 | Thomson Licensing Sa | Methode de reconstruction de paquets perdus et appareils implementant la methode |
US20050180332A1 (en) * | 2004-02-13 | 2005-08-18 | Broadcom Corporation | Low latency interleaving and deinterleaving |
US7673213B2 (en) * | 2004-02-19 | 2010-03-02 | Trellisware Technologies, Inc. | Method and apparatus for communications using improved turbo like codes |
US7958425B2 (en) * | 2004-02-19 | 2011-06-07 | Trelliware Technologies, Inc. | Method and apparatus for communications using turbo like codes |
EP1569349A1 (en) * | 2004-02-23 | 2005-08-31 | Alcatel | Alternative concatenated coding scheme for digital signals |
CA2555757C (en) | 2004-03-03 | 2015-01-20 | Aware, Inc. | Impulse noise management |
US6897793B1 (en) * | 2004-04-29 | 2005-05-24 | Silicon Image, Inc. | Method and apparatus for run length limited TMDS-like encoding of data |
GB2415336B (en) * | 2004-06-18 | 2006-11-08 | Toshiba Res Europ Ltd | Bit interleaver for a mimo system |
US7516389B2 (en) * | 2004-11-04 | 2009-04-07 | Agere Systems Inc. | Concatenated iterative and algebraic coding |
US7600164B2 (en) * | 2004-12-17 | 2009-10-06 | Telefonaktiebolaget Lm Ericsson (Publ) | Interleaving/de-interleaving using compressed bit-mapping sequences |
US7788570B1 (en) * | 2005-03-23 | 2010-08-31 | Marvell International Ltd. | Optimized Reed-Solomon decoder |
US20060236045A1 (en) * | 2005-04-13 | 2006-10-19 | Analog Devices, Inc. | Apparatus for deinterleaving interleaved data using direct memory access |
US7689132B2 (en) * | 2005-06-07 | 2010-03-30 | Industrial Technology Research Institute | Interference-rejection coding method for an optical wireless communication system and the optical wireless communication system thereof |
US7430701B2 (en) * | 2005-06-16 | 2008-09-30 | Mediatek Incorporation | Methods and systems for generating error correction codes |
US7797615B2 (en) | 2005-07-07 | 2010-09-14 | Acer Incorporated | Utilizing variable-length inputs in an inter-sequence permutation turbo code system |
US20070011557A1 (en) * | 2005-07-07 | 2007-01-11 | Highdimension Ltd. | Inter-sequence permutation turbo code system and operation methods thereof |
US7480847B2 (en) * | 2005-08-29 | 2009-01-20 | Sun Microsystems, Inc. | Error correction code transformation technique |
US7712008B2 (en) * | 2006-01-26 | 2010-05-04 | Agere Systems Inc. | Systems and methods for error reduction associated with information transfer |
US7734984B2 (en) * | 2006-04-13 | 2010-06-08 | Trident Microsystems (Far East) Ltd. | Erasures assisted block code decoder and related method |
CA2656881C (en) * | 2006-07-11 | 2012-08-07 | Lg Electronics Inc. | Channel equalizing method and apparatus, and receiving system |
US7802163B2 (en) * | 2006-07-31 | 2010-09-21 | Agere Systems Inc. | Systems and methods for code based error reduction |
US7801200B2 (en) * | 2006-07-31 | 2010-09-21 | Agere Systems Inc. | Systems and methods for code dependency reduction |
US7779331B2 (en) * | 2006-07-31 | 2010-08-17 | Agere Systems Inc. | Systems and methods for tri-column code based error reduction |
EP1887446A1 (de) * | 2006-08-02 | 2008-02-13 | Siemens Aktiengesellschaft | Verfahren zur seriellen asynchronen Übertragung von Daten in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes |
US7793196B2 (en) * | 2006-08-21 | 2010-09-07 | Lsi Corporation | Methods and apparatus for improved error and erasure correction in a Reed-Solomon date channel |
US7971125B2 (en) * | 2007-01-08 | 2011-06-28 | Agere Systems Inc. | Systems and methods for prioritizing error correction data |
US8418023B2 (en) | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
US8196002B2 (en) * | 2007-06-01 | 2012-06-05 | Agere Systems Inc. | Systems and methods for joint LDPC encoding and decoding |
US7930621B2 (en) * | 2007-06-01 | 2011-04-19 | Agere Systems Inc. | Systems and methods for LDPC decoding with post processing |
JP2010541375A (ja) * | 2007-09-28 | 2010-12-24 | アギア システムズ インコーポレーテッド | 複雑度を低減したデータ処理のためのシステムおよび方法 |
US20090177943A1 (en) * | 2008-01-09 | 2009-07-09 | Broadcom Corporation | Error correction coding using soft information and interleaving |
US8161348B2 (en) * | 2008-02-05 | 2012-04-17 | Agere Systems Inc. | Systems and methods for low cost LDPC decoding |
EP2096884A1 (en) | 2008-02-29 | 2009-09-02 | Koninklijke KPN N.V. | Telecommunications network and method for time-based network access |
US8245104B2 (en) | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
WO2009142620A1 (en) * | 2008-05-19 | 2009-11-26 | Agere Systems Inc. | Systems and methods for mitigating latency in a data detector feedback loop |
US8352842B2 (en) * | 2008-06-18 | 2013-01-08 | Acterna Llc | Determining contribution of burst noise to data errors |
JP5340286B2 (ja) | 2008-07-02 | 2013-11-13 | パナソニック株式会社 | 消失訂正符号化装置及び消失訂正符号化方法 |
US8660220B2 (en) * | 2008-09-05 | 2014-02-25 | Lsi Corporation | Reduced frequency data processing using a matched filter set front end |
US8245120B2 (en) * | 2008-09-17 | 2012-08-14 | Lsi Corporation | Power reduced queue based data detection and decoding systems and methods for using such |
EP2347416A4 (en) * | 2008-11-20 | 2012-05-30 | Lsi Corp | SYSTEMS AND METHOD FOR NOISE-REDUCED DATA DETECTION |
KR101570472B1 (ko) * | 2009-03-10 | 2015-11-23 | 삼성전자주식회사 | 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템 |
US7990642B2 (en) * | 2009-04-17 | 2011-08-02 | Lsi Corporation | Systems and methods for storage channel testing |
JP5631977B2 (ja) | 2009-04-28 | 2014-11-26 | エルエスアイ コーポレーション | 読み取りデータ処理システムにおける動的スケーリングのシステムと方法 |
US8443267B2 (en) * | 2009-04-28 | 2013-05-14 | Lsi Corporation | Systems and methods for hard decision assisted decoding |
US8250434B2 (en) * | 2009-06-18 | 2012-08-21 | Lsi Corporation | Systems and methods for codec usage control during storage pre-read |
US8352841B2 (en) | 2009-06-24 | 2013-01-08 | Lsi Corporation | Systems and methods for out of order Y-sample memory management |
US8458553B2 (en) | 2009-07-28 | 2013-06-04 | Lsi Corporation | Systems and methods for utilizing circulant parity in a data processing system |
US8312343B2 (en) * | 2009-07-28 | 2012-11-13 | Lsi Corporation | Systems and methods for re-using decoding parity in a detector circuit |
US8250431B2 (en) * | 2009-07-30 | 2012-08-21 | Lsi Corporation | Systems and methods for phase dependent data detection in iterative decoding |
US8321746B2 (en) | 2009-07-30 | 2012-11-27 | Lsi Corporation | Systems and methods for quasi-cyclic LDPC code production and decoding |
US8266505B2 (en) * | 2009-08-12 | 2012-09-11 | Lsi Corporation | Systems and methods for retimed virtual data processing |
US8176404B2 (en) * | 2009-09-09 | 2012-05-08 | Lsi Corporation | Systems and methods for stepped data retry in a storage system |
KR101623730B1 (ko) * | 2009-11-23 | 2016-05-25 | 삼성전자주식회사 | 인터리버 장치 |
US8688873B2 (en) | 2009-12-31 | 2014-04-01 | Lsi Corporation | Systems and methods for monitoring out of order data decoding |
US8683306B2 (en) * | 2010-01-04 | 2014-03-25 | Lsi Corporation | Systems and methods for data detection including dynamic scaling |
US8578253B2 (en) | 2010-01-04 | 2013-11-05 | Lsi Corporation | Systems and methods for updating detector parameters in a data processing circuit |
US8743936B2 (en) * | 2010-01-05 | 2014-06-03 | Lsi Corporation | Systems and methods for determining noise components in a signal set |
FR2955001A1 (fr) * | 2010-01-06 | 2011-07-08 | St Microelectronics Grenoble 2 | Procede et dispositif d'entrelacement en ligne et en colonne pour blocs de taille variable |
US20110194645A1 (en) * | 2010-02-11 | 2011-08-11 | Electronics And Telecommunications Research Institute | Layered transmission apparatus and method, reception apparatus, and reception method |
US8824590B2 (en) * | 2010-02-11 | 2014-09-02 | Electronics And Telecommunications Research Institute | Layered transmission apparatus and method, reception apparatus and reception method |
US20110195658A1 (en) * | 2010-02-11 | 2011-08-11 | Electronics And Telecommunications Research Institute | Layered retransmission apparatus and method, reception apparatus and reception method |
US8687740B2 (en) * | 2010-02-11 | 2014-04-01 | Electronics And Telecommunications Research Institute | Receiver and reception method for layered modulation |
WO2011119137A1 (en) | 2010-03-22 | 2011-09-29 | Lrdc Systems, Llc | A method of identifying and protecting the integrity of a set of source data |
US8161351B2 (en) | 2010-03-30 | 2012-04-17 | Lsi Corporation | Systems and methods for efficient data storage |
US9343082B2 (en) | 2010-03-30 | 2016-05-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for detecting head contact |
US8418019B2 (en) | 2010-04-19 | 2013-04-09 | Lsi Corporation | Systems and methods for dynamic scaling in a data decoding system |
US8527831B2 (en) | 2010-04-26 | 2013-09-03 | Lsi Corporation | Systems and methods for low density parity check data decoding |
US8443249B2 (en) | 2010-04-26 | 2013-05-14 | Lsi Corporation | Systems and methods for low density parity check data encoding |
US8381071B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for decoder sharing between data sets |
US8381074B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for utilizing a centralized queue based data processing circuit |
US8208213B2 (en) | 2010-06-02 | 2012-06-26 | Lsi Corporation | Systems and methods for hybrid algorithm gain adaptation |
US8681439B2 (en) | 2010-09-13 | 2014-03-25 | Lsi Corporation | Systems and methods for handling sector gaps in inter-track interference compensation |
US8295001B2 (en) | 2010-09-21 | 2012-10-23 | Lsi Corporation | Systems and methods for low latency noise cancellation |
US9219469B2 (en) | 2010-09-21 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for filter constraint estimation |
US8443250B2 (en) | 2010-10-11 | 2013-05-14 | Lsi Corporation | Systems and methods for error correction using irregular low density parity check codes |
US8385014B2 (en) | 2010-10-11 | 2013-02-26 | Lsi Corporation | Systems and methods for identifying potential media failure |
US8661071B2 (en) | 2010-10-11 | 2014-02-25 | Lsi Corporation | Systems and methods for partially conditioned noise predictive equalization |
US8560930B2 (en) | 2010-10-11 | 2013-10-15 | Lsi Corporation | Systems and methods for multi-level quasi-cyclic low density parity check codes |
US8750447B2 (en) | 2010-11-02 | 2014-06-10 | Lsi Corporation | Systems and methods for variable thresholding in a pattern detector |
US8566379B2 (en) | 2010-11-17 | 2013-10-22 | Lsi Corporation | Systems and methods for self tuning target adaptation |
US8667039B2 (en) | 2010-11-17 | 2014-03-04 | Lsi Corporation | Systems and methods for variance dependent normalization for branch metric calculation |
US8810940B2 (en) | 2011-02-07 | 2014-08-19 | Lsi Corporation | Systems and methods for off track error recovery |
US8699167B2 (en) | 2011-02-16 | 2014-04-15 | Lsi Corporation | Systems and methods for data detection using distance based tuning |
US8446683B2 (en) | 2011-02-22 | 2013-05-21 | Lsi Corporation | Systems and methods for data pre-coding calibration |
US8854753B2 (en) | 2011-03-17 | 2014-10-07 | Lsi Corporation | Systems and methods for auto scaling in a data processing system |
US8693120B2 (en) | 2011-03-17 | 2014-04-08 | Lsi Corporation | Systems and methods for sample averaging in data processing |
US8611033B2 (en) | 2011-04-15 | 2013-12-17 | Lsi Corporation | Systems and methods for selective decoder input data processing |
US8670955B2 (en) | 2011-04-15 | 2014-03-11 | Lsi Corporation | Systems and methods for reliability assisted noise predictive filtering |
US8887034B2 (en) | 2011-04-15 | 2014-11-11 | Lsi Corporation | Systems and methods for short media defect detection |
US8566665B2 (en) | 2011-06-24 | 2013-10-22 | Lsi Corporation | Systems and methods for error correction using low density parity check codes using multiple layer check equations |
US8499231B2 (en) | 2011-06-24 | 2013-07-30 | Lsi Corporation | Systems and methods for reduced format non-binary decoding |
US8560929B2 (en) | 2011-06-24 | 2013-10-15 | Lsi Corporation | Systems and methods for non-binary decoding |
US8862972B2 (en) | 2011-06-29 | 2014-10-14 | Lsi Corporation | Low latency multi-detector noise cancellation |
US8595576B2 (en) | 2011-06-30 | 2013-11-26 | Lsi Corporation | Systems and methods for evaluating and debugging LDPC iterative decoders |
US8650451B2 (en) | 2011-06-30 | 2014-02-11 | Lsi Corporation | Stochastic stream decoding of binary LDPC codes |
US8566666B2 (en) | 2011-07-11 | 2013-10-22 | Lsi Corporation | Min-sum based non-binary LDPC decoder |
US8879182B2 (en) | 2011-07-19 | 2014-11-04 | Lsi Corporation | Storage media inter-track interference cancellation |
US8830613B2 (en) | 2011-07-19 | 2014-09-09 | Lsi Corporation | Storage media inter-track interference cancellation |
US8819527B2 (en) | 2011-07-19 | 2014-08-26 | Lsi Corporation | Systems and methods for mitigating stubborn errors in a data processing system |
US8539328B2 (en) | 2011-08-19 | 2013-09-17 | Lsi Corporation | Systems and methods for noise injection driven parameter selection |
US8854754B2 (en) | 2011-08-19 | 2014-10-07 | Lsi Corporation | Systems and methods for local iteration adjustment |
US9026572B2 (en) | 2011-08-29 | 2015-05-05 | Lsi Corporation | Systems and methods for anti-causal noise predictive filtering in a data channel |
US8656249B2 (en) | 2011-09-07 | 2014-02-18 | Lsi Corporation | Multi-level LDPC layer decoder |
US8756478B2 (en) | 2011-09-07 | 2014-06-17 | Lsi Corporation | Multi-level LDPC layer decoder |
US8681441B2 (en) | 2011-09-08 | 2014-03-25 | Lsi Corporation | Systems and methods for generating predictable degradation bias |
US8661324B2 (en) | 2011-09-08 | 2014-02-25 | Lsi Corporation | Systems and methods for non-binary decoding biasing control |
US8767333B2 (en) | 2011-09-22 | 2014-07-01 | Lsi Corporation | Systems and methods for pattern dependent target adaptation |
US8850276B2 (en) | 2011-09-22 | 2014-09-30 | Lsi Corporation | Systems and methods for efficient data shuffling in a data processing system |
US8578241B2 (en) | 2011-10-10 | 2013-11-05 | Lsi Corporation | Systems and methods for parity sharing data processing |
US8479086B2 (en) | 2011-10-03 | 2013-07-02 | Lsi Corporation | Systems and methods for efficient parameter modification |
US8689062B2 (en) | 2011-10-03 | 2014-04-01 | Lsi Corporation | Systems and methods for parameter selection using reliability information |
US8862960B2 (en) | 2011-10-10 | 2014-10-14 | Lsi Corporation | Systems and methods for parity shared data encoding |
US8996597B2 (en) | 2011-10-12 | 2015-03-31 | Lsi Corporation | Nyquist constrained digital finite impulse response filter |
US8707144B2 (en) | 2011-10-17 | 2014-04-22 | Lsi Corporation | LDPC decoder with targeted symbol flipping |
US8788921B2 (en) | 2011-10-27 | 2014-07-22 | Lsi Corporation | Detector with soft pruning |
US8604960B2 (en) | 2011-10-28 | 2013-12-10 | Lsi Corporation | Oversampled data processing circuit with multiple detectors |
US8683309B2 (en) | 2011-10-28 | 2014-03-25 | Lsi Corporation | Systems and methods for ambiguity based decode algorithm modification |
US8443271B1 (en) | 2011-10-28 | 2013-05-14 | Lsi Corporation | Systems and methods for dual process data decoding |
US8527858B2 (en) | 2011-10-28 | 2013-09-03 | Lsi Corporation | Systems and methods for selective decode algorithm modification |
US8531320B2 (en) | 2011-11-14 | 2013-09-10 | Lsi Corporation | Systems and methods for memory efficient data decoding |
US8700981B2 (en) | 2011-11-14 | 2014-04-15 | Lsi Corporation | Low latency enumeration endec |
US8751913B2 (en) | 2011-11-14 | 2014-06-10 | Lsi Corporation | Systems and methods for reduced power multi-layer data decoding |
US8760991B2 (en) | 2011-11-14 | 2014-06-24 | Lsi Corporation | Systems and methods for post processing gain correction |
US8719686B2 (en) | 2011-11-22 | 2014-05-06 | Lsi Corporation | Probability-based multi-level LDPC decoder |
US8631300B2 (en) | 2011-12-12 | 2014-01-14 | Lsi Corporation | Systems and methods for scalable data processing shut down |
US8625221B2 (en) | 2011-12-15 | 2014-01-07 | Lsi Corporation | Detector pruning control system |
US8819515B2 (en) | 2011-12-30 | 2014-08-26 | Lsi Corporation | Mixed domain FFT-based non-binary LDPC decoder |
US8707123B2 (en) | 2011-12-30 | 2014-04-22 | Lsi Corporation | Variable barrel shifter |
US8751889B2 (en) | 2012-01-31 | 2014-06-10 | Lsi Corporation | Systems and methods for multi-pass alternate decoding |
US8850295B2 (en) | 2012-02-01 | 2014-09-30 | Lsi Corporation | Symbol flipping data processor |
US8775896B2 (en) | 2012-02-09 | 2014-07-08 | Lsi Corporation | Non-binary LDPC decoder with low latency scheduling |
US8749907B2 (en) | 2012-02-14 | 2014-06-10 | Lsi Corporation | Systems and methods for adaptive decoder message scaling |
US8782486B2 (en) | 2012-03-05 | 2014-07-15 | Lsi Corporation | Systems and methods for multi-matrix data processing |
US8610608B2 (en) | 2012-03-08 | 2013-12-17 | Lsi Corporation | Systems and methods for reduced latency loop correction |
US8731115B2 (en) | 2012-03-08 | 2014-05-20 | Lsi Corporation | Systems and methods for data processing including pre-equalizer noise suppression |
US8873182B2 (en) | 2012-03-09 | 2014-10-28 | Lsi Corporation | Multi-path data processing system |
US8977937B2 (en) | 2012-03-16 | 2015-03-10 | Lsi Corporation | Systems and methods for compression driven variable rate decoding in a data processing system |
US9230596B2 (en) | 2012-03-22 | 2016-01-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for variable rate coding in a data processing system |
US9043684B2 (en) | 2012-03-22 | 2015-05-26 | Lsi Corporation | Systems and methods for variable redundancy data protection |
US8612826B2 (en) | 2012-05-17 | 2013-12-17 | Lsi Corporation | Systems and methods for non-binary LDPC encoding |
US8880986B2 (en) | 2012-05-30 | 2014-11-04 | Lsi Corporation | Systems and methods for improved data detection processing |
US9019647B2 (en) | 2012-08-28 | 2015-04-28 | Lsi Corporation | Systems and methods for conditional positive feedback data decoding |
US8930780B2 (en) | 2012-08-28 | 2015-01-06 | Lsi Corporation | Systems and methods for non-zero syndrome based processing |
US8751915B2 (en) | 2012-08-28 | 2014-06-10 | Lsi Corporation | Systems and methods for selectable positive feedback data processing |
US9324372B2 (en) | 2012-08-28 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for local iteration randomization in a data decoder |
US8949702B2 (en) | 2012-09-14 | 2015-02-03 | Lsi Corporation | Systems and methods for detector side trapping set mitigation |
US9112531B2 (en) | 2012-10-15 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced local iteration randomization in a data decoder |
US8634152B1 (en) | 2012-10-15 | 2014-01-21 | Lsi Corporation | Systems and methods for throughput enhanced data detection in a data processing circuit |
US9048870B2 (en) | 2012-11-19 | 2015-06-02 | Lsi Corporation | Low density parity check decoder with flexible saturation |
US8929009B2 (en) | 2012-12-19 | 2015-01-06 | Lsi Corporation | Irregular low density parity check decoder with low syndrome error handling |
US9130589B2 (en) | 2012-12-19 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low density parity check decoder with dynamic scaling |
US8869011B2 (en) * | 2013-01-03 | 2014-10-21 | International Business Machines Corporation | Unequal error protection scheme for headerized sub data sets |
US8773791B1 (en) | 2013-01-14 | 2014-07-08 | Lsi Corporation | Systems and methods for X-sample based noise cancellation |
US9003263B2 (en) | 2013-01-15 | 2015-04-07 | Lsi Corporation | Encoder and decoder generation by state-splitting of directed graph |
US9007231B2 (en) | 2013-01-17 | 2015-04-14 | Baker Hughes Incorporated | Synchronization of distributed measurements in a borehole |
US9009557B2 (en) | 2013-01-21 | 2015-04-14 | Lsi Corporation | Systems and methods for reusing a layered decoder to yield a non-layered result |
US8885276B2 (en) | 2013-02-14 | 2014-11-11 | Lsi Corporation | Systems and methods for shared layer data decoding |
US8930792B2 (en) | 2013-02-14 | 2015-01-06 | Lsi Corporation | Systems and methods for distributed low density parity check decoding |
US9214959B2 (en) | 2013-02-19 | 2015-12-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for skip layer data decoding |
US8797668B1 (en) | 2013-03-13 | 2014-08-05 | Lsi Corporation | Systems and methods for penalty based multi-variant encoding |
US9048873B2 (en) | 2013-03-13 | 2015-06-02 | Lsi Corporation | Systems and methods for multi-stage encoding of concatenated low density parity check codes |
US9048874B2 (en) | 2013-03-15 | 2015-06-02 | Lsi Corporation | Min-sum based hybrid non-binary low density parity check decoder |
US9281843B2 (en) | 2013-03-22 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for reduced constraint code data processing |
US9048867B2 (en) | 2013-05-21 | 2015-06-02 | Lsi Corporation | Shift register-based layered low density parity check decoder |
US9274889B2 (en) | 2013-05-29 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for data processing using global iteration result reuse |
KR20140140252A (ko) * | 2013-05-29 | 2014-12-09 | 한국전자통신연구원 | 인터리빙 및 디인터리빙을 위한 메모리 엑세스 장치 및 그 방법 |
US8959414B2 (en) | 2013-06-13 | 2015-02-17 | Lsi Corporation | Systems and methods for hybrid layer data decoding |
US8917466B1 (en) | 2013-07-17 | 2014-12-23 | Lsi Corporation | Systems and methods for governing in-flight data sets in a data processing system |
US8817404B1 (en) | 2013-07-18 | 2014-08-26 | Lsi Corporation | Systems and methods for data processing control |
US8908307B1 (en) | 2013-08-23 | 2014-12-09 | Lsi Corporation | Systems and methods for hard disk drive region based data encoding |
US9196299B2 (en) | 2013-08-23 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced data encoding and decoding |
US9047882B2 (en) | 2013-08-30 | 2015-06-02 | Lsi Corporation | Systems and methods for multi-level encoding and decoding |
US9129651B2 (en) | 2013-08-30 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with quadrature amplitude modulation |
US9094046B2 (en) * | 2013-09-03 | 2015-07-28 | Lsi Corporation | Systems and methods for variable sector count spreading and de-spreading |
US9298720B2 (en) | 2013-09-17 | 2016-03-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for fragmented data recovery |
CN104518801A (zh) | 2013-09-29 | 2015-04-15 | Lsi公司 | 非二进制的分层低密度奇偶校验解码器 |
US8713399B1 (en) * | 2013-10-10 | 2014-04-29 | Antcor S.A. | Reconfigurable barrel shifter and rotator |
US9219503B2 (en) | 2013-10-16 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for multi-algorithm concatenation encoding and decoding |
US9286159B2 (en) * | 2013-11-06 | 2016-03-15 | HGST Netherlands B.V. | Track-band squeezed-sector error correction in magnetic data storage devices |
US9323606B2 (en) | 2013-11-21 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for FAID follower decoding |
US9130599B2 (en) | 2013-12-24 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods of converting detector output to multi-level soft information |
RU2014104571A (ru) | 2014-02-10 | 2015-08-20 | ЭлЭсАй Корпорейшн | Системы и способы для эффективного с точки зрения площади кодирования данных |
US9378765B2 (en) | 2014-04-03 | 2016-06-28 | Seagate Technology Llc | Systems and methods for differential message scaling in a decoding process |
US9553611B2 (en) * | 2014-11-27 | 2017-01-24 | Apple Inc. | Error correction coding with high-degree overlap among component codes |
US10201026B1 (en) | 2016-06-30 | 2019-02-05 | Acacia Communications, Inc. | Forward error correction systems and methods |
US10804999B2 (en) * | 2016-08-01 | 2020-10-13 | Kyocera Corporation | Robust relay retransmissions with dual-coding |
US10505676B1 (en) | 2018-08-10 | 2019-12-10 | Acacia Communications, Inc. | System, method, and apparatus for interleaving data |
CN112655088A (zh) | 2018-09-12 | 2021-04-13 | 华为技术有限公司 | 使用错误校正码和数据路径交织的ic晶粒到ic晶粒互连 |
KR102478169B1 (ko) * | 2020-04-03 | 2022-12-16 | 한국전자통신연구원 | 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE30187E (en) * | 1972-11-15 | 1980-01-08 | International Business Machines Corporation | Plural channel error correcting apparatus and methods |
US3868632A (en) * | 1972-11-15 | 1975-02-25 | Ibm | Plural channel error correcting apparatus and methods |
US3786439A (en) * | 1972-12-26 | 1974-01-15 | Ibm | Error detection systems |
USRE31311E (en) * | 1976-03-19 | 1983-07-12 | Ampex Corporation | DC Free encoding for data transmission system |
JPS5535562A (en) * | 1978-09-05 | 1980-03-12 | Matsushita Electric Ind Co Ltd | Forming method of digital transmission signal |
JPS574629A (en) * | 1980-05-21 | 1982-01-11 | Sony Corp | Data transmitting method capable of correction of error |
WO1982003719A1 (en) * | 1981-04-16 | 1982-10-28 | Odaka Kentaro | Error correction coding method |
US4541091A (en) * | 1982-06-11 | 1985-09-10 | Hitachi, Ltd. | Code error detection and correction method and apparatus |
US4567594A (en) * | 1983-06-07 | 1986-01-28 | Burroughs Corporation | Reed-Solomon error detecting and correcting system employing pipelined processors |
DE3483375D1 (de) * | 1983-06-22 | 1990-11-15 | Hitachi Ltd | Verfahren und system zur fehlerkorrektur. |
US4637021A (en) * | 1983-09-28 | 1987-01-13 | Pioneer Electronic Corporation | Multiple pass error correction |
EP0156440B1 (en) * | 1984-03-24 | 1990-01-24 | Koninklijke Philips Electronics N.V. | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device |
JPH0697542B2 (ja) * | 1985-05-14 | 1994-11-30 | 松下電器産業株式会社 | インタ−リ−ブ回路 |
US4730321A (en) * | 1986-05-30 | 1988-03-08 | Quantum Corporation | Disk drive with improved error correction code |
US4791643A (en) * | 1986-12-29 | 1988-12-13 | Minnesota Mining And Manufacturing Company | Single track orthogonal error correction system |
JPS63193723A (ja) * | 1987-02-06 | 1988-08-11 | Sony Corp | リ−ドソロモン符号の復号方法 |
US4802170A (en) * | 1987-04-29 | 1989-01-31 | Matrox Electronics Systems Limited | Error disbursing format for digital information and method for organizing same |
JPS63274222A (ja) * | 1987-05-01 | 1988-11-11 | Matsushita Electric Ind Co Ltd | インタ−リ−ブ方法 |
EP0341851A3 (en) * | 1988-05-12 | 1991-06-12 | Digital Equipment Corporation | Method and apparatus for interleaved encoding |
US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
-
1992
- 1992-01-15 US US07/820,737 patent/US5392299A/en not_active Expired - Lifetime
-
1993
- 1993-01-07 EP EP93250005A patent/EP0551973B1/en not_active Expired - Lifetime
- 1993-01-07 DE DE69315360T patent/DE69315360T2/de not_active Expired - Fee Related
- 1993-01-07 AT AT93250005T patent/ATE160658T1/de not_active IP Right Cessation
- 1993-01-13 NO NO93930119A patent/NO930119L/no unknown
- 1993-01-13 CA CA002087197A patent/CA2087197C/en not_active Expired - Fee Related
- 1993-01-14 CN CN93101734A patent/CN1081296A/zh active Pending
- 1993-01-14 MX MX9300195A patent/MX9300195A/es not_active IP Right Cessation
- 1993-01-14 IL IL10439593A patent/IL104395A/en not_active IP Right Cessation
- 1993-01-14 AU AU31802/93A patent/AU665044B2/en not_active Ceased
- 1993-01-14 FI FI930147A patent/FI930147A0/fi unknown
- 1993-01-14 KR KR1019930000448A patent/KR100263593B1/ko not_active IP Right Cessation
- 1993-01-18 JP JP02336993A patent/JP3465113B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1536767B (zh) * | 1998-12-31 | 2010-04-28 | 三星电子株式会社 | 通信系统中的迭代解码装置和迭代解码方法 |
CN1992534B (zh) * | 2002-08-20 | 2010-06-16 | 恩益禧电子股份有限公司 | 误差校正码的译码方法及其程序和设备 |
CN102017425A (zh) * | 2008-02-20 | 2011-04-13 | 马维尔国际贸易有限公司 | 用于执行级联纠错的方法和系统 |
CN102308481B (zh) * | 2008-11-13 | 2014-04-09 | 维特赛半导体公司 | 连续交错错误校正 |
CN101877592A (zh) * | 2009-04-28 | 2010-11-03 | 三菱电机株式会社 | 纠错装置以及纠错方法 |
CN101877592B (zh) * | 2009-04-28 | 2014-05-28 | 三菱电机株式会社 | 纠错装置以及纠错方法 |
Also Published As
Publication number | Publication date |
---|---|
DE69315360D1 (de) | 1998-01-08 |
KR930017343A (ko) | 1993-08-30 |
AU665044B2 (en) | 1995-12-14 |
EP0551973A2 (en) | 1993-07-21 |
FI930147A0 (fi) | 1993-01-14 |
KR100263593B1 (ko) | 2000-08-01 |
CA2087197C (en) | 2000-03-21 |
JPH06276178A (ja) | 1994-09-30 |
AU3180293A (en) | 1993-07-22 |
CA2087197A1 (en) | 1993-07-16 |
NO930119D0 (no) | 1993-01-13 |
MX9300195A (es) | 1994-07-29 |
DE69315360T2 (de) | 1998-04-09 |
EP0551973A3 (en) | 1994-04-06 |
ATE160658T1 (de) | 1997-12-15 |
NO930119L (no) | 1993-07-16 |
JP3465113B2 (ja) | 2003-11-10 |
EP0551973B1 (en) | 1997-11-26 |
IL104395A (en) | 1996-06-18 |
IL104395A0 (en) | 1993-05-13 |
US5392299A (en) | 1995-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1081296A (zh) | 三维正交交错误差校正系统 | |
CA1241403A (en) | Device for correcting and concealing errors in a data stream, and video and/or audio reproduction apparatus comprising such a device | |
CN102272841B (zh) | 用于将数据写入多磁道数据磁带的方法和相关设备、装置 | |
JP3258669B2 (ja) | 改善した誤り伝搬によるトレリス・コード | |
EP1125294B1 (en) | Multi-level error detection and correction technique for data storage recording device | |
CN1053986C (zh) | 调制方法和解调方法以及调制装置和解调装置 | |
CN1140363A (zh) | 纠错编码译码方法和利用这种方法的电路 | |
US20050154959A1 (en) | Method and apparatus for embedding an additional layer of error correction into an error correcting code | |
CN1143267C (zh) | 数字音频信号译码方法和装置 | |
US6378100B1 (en) | Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words | |
US20100017682A1 (en) | Error correction code striping | |
JP4290881B2 (ja) | エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置 | |
RU2273092C2 (ru) | Способ, устройство и носитель для кодирования состоящей из многих слов информации | |
US6631492B2 (en) | Multitrack data recording and read out of recorded multitrack digital data for error correction | |
CN1200509A (zh) | 以小存储器容量进行纠错处理的方法和装置 | |
CN1461530A (zh) | 对信息字进行编码的方法和装置,对信息字进行译码的方法和装置、存储介质和信号 | |
EP2806378B1 (en) | Method, apparatus and storage medium for two-dimensional data storage | |
EP0817481B1 (en) | Reproducing apparatus and recording and reproducing apparatus | |
JPH08509351A (ja) | セミサイクリックコードに基づく誤り補正可能データ伝送方法及び装置 | |
EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
JPH08212711A (ja) | データ形成方法、データ再生方法、データ形成再生方法、データ形成装置、データ再生装置およびディスク | |
JPH0137048B2 (zh) | ||
JP2008072190A (ja) | データ伝送装置 | |
JPH0212672A (ja) | 光カード | |
GB2042776A (en) | Improvements in or relating to digital data recording and decoding systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |