KR20050006891A - 에러 정정 디코딩 방법 및 그 장치 - Google Patents

에러 정정 디코딩 방법 및 그 장치 Download PDF

Info

Publication number
KR20050006891A
KR20050006891A KR1020030046876A KR20030046876A KR20050006891A KR 20050006891 A KR20050006891 A KR 20050006891A KR 1020030046876 A KR1020030046876 A KR 1020030046876A KR 20030046876 A KR20030046876 A KR 20030046876A KR 20050006891 A KR20050006891 A KR 20050006891A
Authority
KR
South Korea
Prior art keywords
error correction
code
error
decoding
errors
Prior art date
Application number
KR1020030046876A
Other languages
English (en)
Other versions
KR100519771B1 (ko
Inventor
이준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0046876A priority Critical patent/KR100519771B1/ko
Priority to US10/886,663 priority patent/US7203895B2/en
Priority to EP04016230A priority patent/EP1499026A1/en
Priority to JP2004204770A priority patent/JP4674371B2/ja
Publication of KR20050006891A publication Critical patent/KR20050006891A/ko
Application granted granted Critical
Publication of KR100519771B1 publication Critical patent/KR100519771B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2954—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using Picket codes or other codes providing error burst detection capabilities, e.g. burst indicator codes and long distance codes [LDC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

에러 정정 디코딩 방법 및 그 장치가 개시된다. 본 발명에 따른 에러 정정 디코딩 방법은 (a) 소정 크기의 데이터 및 그에 대응하는 코드워드를 저장하는 룩업 테이블을 이용하여 입력 코드워드에 대응하는 데이터를 출력하는 단계; (b) (a)단계에서 입력 코드워드가 룩업 테이블에 존재하지않는다면 소정 에러값을 출력하는 단계; (c) (a)단계에서 출력되는 데이터 또는 (b)단계에서 출력되는 에러값을 정렬하여 에러 정정 블록을 구성하는 단계; 및 (d) 에러 정정 블록에서 에러값이 존재하는 위치 및 에러 개수를 참조하여 에러 정정 블록을 구성하는 코드들간에 이레이져 정보의 교환없이 독립적으로 에러 정정 디코딩을 수행하는 단계를 포함함을 특징으로한다.

Description

에러 정정 디코딩 방법 및 그 장치{Error correction decoding method and apparatus thereof}
본 발명은 에러 정정 디코딩 방법 및 그 장치에 관한 것으로, 특히 룩업 테이블 기반의 디코딩 결과에 따른 에러 선언 정보를 이용하여 정보 데이터에 포함된 에러를 정정하는 에러 정정 디코딩 방법 및 그 장치에 관한 것이다.
일반적으로 고밀도 기록 시스템을 위한 에러 정정 코드는 두 개의 에러 정정 코드를 이용하는 프러덕트 코드(product code) 형태로 구성된다. 두 개의 에러 정정 코드는 이너 코드(inner code)와 아웃터 코드(outer code)를 말하는데, 이너 코드는 에러 정정을 위한 데이터 블록에서 가로 방향의 코드(N1,K1)를 말하고, 아웃터 코드는 세로 방향의 코드(N2,K2)를 말한다. 여기서 Ni는 코드워드 길이, 즉 에러 정정 엔코더의 출력이고, ki는 정보 데이터의 길이, 즉 에러 정정 엔코더의 입력이며, 에러 정정 코드의 에러 정정 능력을 나타내는 t는 t=(Ni-Ki)/2로 나타낸다. 프러덕트 코드는 디코딩시 이너 코드와 아웃터 코드간에 이레이져(erasure) 정보를 교환하면서 에러 정정을 수행하여 최대 2t바이트의 에러를 정정할 수 있다. 그 과정은 다음과 같다. 첫번째 과정으로, 디코더(미도시)는 이너 코드(또는 아웃터 코드)에 대해 이레이져 디코딩이 아닌 일반적인 디코딩을 세로(또는 가로)의 크기만큼 반복한 후, 아웃터 코드(또는 이너 코드)에 공급할 이레이져 정보, 즉 디코딩을 수행할 코드워드의 어느 위치에 에러가 발생했는가를 나타내는 에러 선언 정보를 생성한다. 여기서, 디코더가 이너 코드(또는 아웃터 코드)에 대해 우수한 에러 정정 능력을 발휘하는 이레이져 디코딩을 수행하지 못하는 이유는 외부로부터 이레이져 정보를 받을 수 없기 때문이다. 두번째 과정으로, 디코더는 아웃터 코드(또는 이너 코드)에 대해 이너 코드(또는 아웃터 코드)로부터 공급받은 이레이져 정보를 이용하여 이레이져 디코딩을 가로(또는 세로)의 크기만큼 반복한 후, 이너 코드(또는 아웃터 코드)에 공급할 이레이져 정보를 생성한다. 이러한 디코딩 과정을 주어진 횟수만큼 반복한다. 이 때, 디코딩을 수행할 코드워드에 발생한 에러가 이너 코드(또는 아웃터 코드)의 에러 정정 능력을 초과하는 경우, 에러 정정 코드 포맷의 가로(또는 세로) 크기 만큼의 이레이져가 선언된다. 기록 시스템을 위해 사용하는 에러 정정 코드는 리드-솔로몬(Reed-Solomon) 코드이며, 이 코드의 주된 사용이유는 기록 시스템의 주된 에러 패턴인 버스트 에러(burst error)에 우수한 능력을 보이기 때문이다.
리드-솔로몬 코드에서 이레이져 정보가 중요한 이유는 올바른 이레이져 정보가 공급된다면 리드-솔로몬 코드의 디코딩 능력을 극대화할 수 있기 때문이다. 그러나, 종래의 이레이져 선언 방법의 문제점은 이레이져 정보가 에러가 발생한 위치에서만 선언되어야하는데, 에러가 발생하지않는 곳에도 이레이져가 선언된다는 것이다. 즉, 이너 코드 및 아웃터 코드가 서로 부정확한 이레이져 정보를 교환하여 디코딩을 수행함으로써, 성능 열화를 초래한다.
도 1은 종래의 에러 정정 코드로서 리드-솔로몬 프러덕트 코드(RS-PC)의 구조를 나타낸 것이다. 도시된 바에 따른 RS-PC는 행 방향으로 (182, 179)의 코드와 열 방향으로 (208, 192)의 코드로 구성된다. (182, 179) RS-PC는 이너 코드로 참고되며, 에러 정정 능력은 5바이트, 이레이져 디코딩시에는 최대 10바이트이다. (208, 192) RS 코드는 아웃터 코드로 참고되며, 에러 정정 능력은 8바이트, 이레이져 디코딩시에는 최대 16바이트이다. RS-PC 디코딩 과정은 다음과 같다. 먼저, 이너 코드에 대해 행 단위로 208번 디코딩이 수행되면서 아웃터 코드에 공급할 이레이져 정보가 생성된다. 아웃터 코드에 대해서는 이너 코드의 디코딩시 생성된 이레이져 정보를 이용하여 열 단위로 172번 이레이져 디코딩을 수행하며 이너 코드에 공급할 이레이져 정보를 생성한다. 이러한 과정을 한 세트 디코딩과정이라 하고, 이 과정을 수 회 반복할 수 있다.
도 2a 및 도 2b는 도 1의 RS-PC 구조의 이레이져 선언 예를 각각 도시한 것이다. 도 2a는 도 1의 RS-PC구조의 코드를 디코딩하는 과정에서 첫 행에 에러가 6개 발생한 경우이다. 도면에서 "X"는 에러가 발생한 위치를 나타낸다. 이 경우, 디코더는 이너코드의 첫 행 전체를 이레이져로 선언, 즉, 첫 행 모두에 에러가 발생하였다고 선언하여 부정확한 에러 정보를 아웃터 코드에 전달한다.
도 2b는 도 1의 RS-PC구조의 코드를 디코딩하는 과정에서 첫 열부터 3열까지 행방향으로 16개 에러가 발생하고, 4열부터 10열까지 행방향으로 17개의 에러가 발생한 경우를 도시한 것이다. 도면에서 "X"는 에러가 발생한 위치를 나타낸다. 이 경우, 디코더는 이너코드의 디코딩 과정에서 17개의 이레이져 정보를 생성한 후 아웃터 코드에 전달한다. 그 결과, 최대 이레이져 정정 능력이 16바이트인 아웃터 코드에 대해 디코더는 정확한 이레이져 정보가 공급되었다면 에러정정이 가능한 3번째 열까지의 에러도 정정하지 못하게된다. 즉, 부정확한 이레이져 정보에 의해 에러 정정 범위에 포함되는 에러도 정정할 수 없는 결과가 된다.
도 3은 종래의 다른 에러 정정 코드로서, 피켓코드(Picket Code)의 구조를 도시한 것이다. 피켓코드는 행방향으로 긴 모양의 구조를 가지며, 싱크 코드(synccode, 30), 복수의 LDC(Long Distance Code, 31) 그리고 복수의 BIS(Burst Indicator Code, 32)로 구성된다. 각 LDC 및 BIS는 RS코드를 기반으로 형성된다. BIS는 RS(62,30)를 기반으로 형성되고, 에러 정정 능력은 16바이트, 이레이져 디코딩시에는 최대 32바이트가 된다. LDC는 RS(248, 216)를 기반으로 형성되고, 에러 정정 능력은 16, 이레이져 디코딩시에는 최대 32바이트가 된다. 피켓코드에서 LDC영역은 대부분 정보 데이터와 패리티 정보로 구성되고, BIS영역은 섹터 정보, 제어 정보 및 패리티 정보 등으로 구성된다. 피켓 코드의 이레이져 선언 방법은 다음과 같다. 이레이져는 싱크 코드와 BIS에 발생한 에러가 동일 행에 있을 때, 또는 하나의 BIS와 다른 하나의 BIS에 발생한 에러가 동일 행에 있을 때 해당 행의 전체가 에러로 선언된다. 디코딩은 선언된 이레이저 정보를 이용하여 LDC에서 이레이져 디코딩을 수행하여 이루어진다. 그러나 LDC에 공급된 이레이져 정보가 부정확한 것이라면 에러 정정 효율이 저하된다. 도 4a는 피켓 코드에서 에러 정정에 실패한 예를 도시한 것이다. 도시된 바와 같이, 두 BIS(40, 41)의 동일 행들에 연속적으로 16행을 초과하는 에러가 발생한 경우 디코더(미도시)는 에러 정정 실패를 선언하고 LDC영역(42)에는 어떠한 이레이져 정보도 주지 못한다. 결과적으로, 디코더는 LDC에도 에러 정정실패를 선언하며 그에 따라 에러 정정 효율도 저하된다.
도 4b는 피켓코드의 에러 정정 실패의 다른 예를 도시한 것이다. 도시된 바에 따르면, 동일선상에 있는 두 BIS(43, 44) 근처에 띄엄띄엄 32행의 에러가 발생하고, LDC영역(45)에 16개 이하의 에러가 발생한 예이다. 디코더(미도시)가 BIS에 공급된 이레이져 정보를 사용하지않고 LDC를 디코딩하였다면 16개 이하의 에러는모두 정정가능하다. 그러나 피켓 코드의 디코딩은 BIS의 이레이져 정보를 이용하여 LDC를 디코딩하는 것이다. 결과적으로 이레이져 디코딩시 이레이져 선언의 수(감지된 에러정보)와 감지하지못한 에러의 수가 LDC의 최대 정정 능력이 32를 초과할 경우 에러 정정 실패를 선언하게된다.
피켓 코드의 성능 저하의 주된 원인은 BIS로부터 LDC에 대해 공급된 부정확한 이레이져 정보에 기인한다고 할 수 있다.
따라서, RS-PC 또는 피켓 코드에서 보다 정확한 이레이져 정보를 제공하는 것이 필요하다.
본 발명이 이루고자하는 기술적 과제는 기록 시스템에서 사용되는 룩업 테이블 기반의 변조 디코딩에 따른 에러선언 정보를 에러정정 디코딩의 이레이져 정보로 사용하는 에러 정정 디코딩 방법 및 그 장치를 제공하는데 있다.
도 1은 종래의 에러 정정 코드로서 리드-솔로몬 프러덕트 코드(RS-PC)의 구조를 나타낸 것이다.
도 2a 및 도 2b는 도 1의 RS-PC 구조의 이레이져 선언 예를 각각 도시한 것이다.
도 3은 종래의 다른 에러 정정 코드로서, 피켓코드(Picket Code)의 구조를 도시한 것이다.
도 4a는 피켓 코드에서 에러 정정에 실패한 예를 도시한 것이다.
도 4b는 피켓코드의 에러 정정 실패의 다른 예를 도시한 것이다.
도 5는 본 발명이 적용되는 기록 시스템의 구조를 블록도로 도시한 것이다.
도 6은 본 발명에 따른 에러 정정 디코딩 장치에 대한 블록도이다.
도 7(a)는 RS-PC에 랜덤 에러가 존재할 때, 종래의 에러 정정과 본 발명의 에러 정정 결과를 도시한 것이다.
도 7(b)는 RS-PC 및 피켓 코드에 랜덤 에러가 존재할 때, 종래의 에러 정정 방법을 적용한 결과와 피켓 코드에 본 발명의 에러 정정 방법을 적용한 결과를 비교하여 도시한 것이다.
도 8(a)는 RS-PC에 짧은 랜덤 에러가 존재할 때, 종래의 에러 정정과 본 발명의 에러 정정 결과를 도시한 것이다.
도 8(b)는 RS-PC 및 피켓 코드에 짧은 랜덤 에러가 존재할 때, 종래의 에러 정정 방법을 적용한 결과와 피켓 코드에 본 발명의 에러 정정 방법을 적용한 결과를 비교하여 도시한 것이다.
도 9(a)는 RS-PC에 긴 랜덤 에러가 존재할 때, 종래의 에러 정정과 본 발명의 에러 정정 결과를 도시한 것이다.
도 9(b)는 RS-PC 및 피켓 코드에 긴 랜덤 에러가 존재할 때, 종래의 에러 정정 방법을 적용한 결과와 피켓 코드에 본 발명의 에러 정정 방법을 적용한 결과를 비교하여 도시한 것이다.
도 10(a)는 RS-PC에 랜덤 에러, 짧은 랜덤 에러 및 긴 랜덤 에러가 동일한 비율로 동시에 존재할 때, 종래의 에러 정정과 본 발명의 에러 정정 결과를 도시한 것이다.
도 10(b)는 RS-PC 및 피켓 코드에 랜덤 에러, 짧은 랜덤 에러 및 긴 랜덤 에러가 존재할 때, 종래의 에러 정정 방법을 적용한 결과와 피켓 코드에 본 발명의 에러 정정 방법을 적용한 결과를 비교하여 도시한 것이다.
상기 기술적 과제를 이루기위한, 본 발명의 에러 정정 디코딩 방법은 (a) 소정 크기의 데이터 및 그에 대응하는 코드워드를 저장하는 룩업 테이블을 이용하여 입력 코드워드에 대응하는 데이터를 출력하는 단계; (b) 상기 단계에서 상기 입력 코드워드가 상기 룩업 테이블에 존재하지않는다면 소정 에러값을 출력하는 단계; (c) 상기 (a)단계에서 출력되는 데이터 또는 상기 (b)단계에서 출력되는 에러값을 정렬하여 에러 정정 블록을 구성하는 단계; 및 (d) 상기 에러 정정 블록에서 상기 에러값이 존재하는 위치 및 에러 개수를 참조하여 상기 에러 정정 블록을 구성하는코드들간에 이레이져 정보의 교환없이 독립적으로 에러 정정 디코딩을 수행하는 단계를 포함함을 특징으로한다.
상기 기술적 과제를 이루기위한, 본 발명의 에러 정정 디코딩 장치는 소정 크기의 데이터에 대한 코드워드를 저장하는 룩업 테이블; 입력된 코드워드에 대해 상기 룩업 테이블을 참조하여 해당 데이터를 출력하고, 상기 입력된 코드워드가 상기 룩업 테이블에 존재하지않으면 소정 에러값을 출력하는 제1디코더; 및 상기 제1디코더에서 출력되는 데이터 및 에러값을 소정 에러정정블록으로 구성하고, 상기 에러가 존재하는 위치 및 에러 개수를 참조하여 상기 에러정정블록을 구성하는 코드들간에 이레이져 정보의 교환없이 독립적으로 에러 정정 디코딩을 수행하는 제2디코더를 포함함을 특징으로한다.
이하에서 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.
도 5는 본 발명이 적용되는 기록 시스템의 구조를 블록도로 도시한 것이다. 도시된 바에 따른 기록 시스템 구조는 에러 정정 엔코더(50), 변조 엔코더(51), 변조기, 기록 매체(53), 감지부(54), 변조 디코더(55) 및 에러 정정 디코더(56)를 구비한다.
에러 정정 엔코더(50)는 입력신호를 1차원 또는 2차원 배열의 적어도 하나의 에러 정정 코드를 이용하여 엔코딩한다. 에러 정정 코드로는 선형 블록 코드로서, RS코드와 같은 프러덕트 코드 또는 피켓 코드 등이 사용될 수 있다.
변조 엔코더(51)는 에러 정정 엔코더(50)의 엔코딩 결과에 대해 자신이 참조하는 룩업 테이블(미도시)을 이용하여 엔코딩한다. 변조기(52)는 변조 엔코더(51)에서 출력된 코드를 기록 매체(53)에 기록할 수 있도록 공지의 NRZ(Non-Return to Zero) 또는 NRZI(Non-Return to Zero Inverted) 등의 변조 방법을 이용하여 변조한다.
감지부(54)는 기록매체(53)로부터 독출된 신호를 등화(equalizing)하고 등화된 신호 레벨을 감지하여 데이터를 복조한다.
변조 디코더(55)는 변조 엔코더(51)에서 참조하는 룩업테이블을 역으로 참조하여 감지부(54)에서 복조된 데이터를 디코딩한다. 디코딩시 에러가 발생하면 이를 에러 정정 디코더(56)에 알린다. 변조 디코더(55)는 디코딩 과정에서 변조 디코더(55)에 입력되는 코드워드가 룩업테이블에 존재하지않을 경우, 이를 디코딩 결과와 구분하기위해 코드워드와 구분되는 초기값을 출력함으로써 에러가 발생했음을 나타낸다. 상기 초기값은 제작자에 의해 결정되는 임의의 값으로, 에러정정 코드 포맷에 존재하지않는 값(E)으로 설정된다.
에러 정정 디코더(56)는 변조 디코더(55)가 알려주는 에러 정보에 따라 변조 디코더(55)에서 디코딩된 결과를 이용하여 에러 정정 블록을 형성하고, 에러 정정 블록에 대해 에러 정정 디코딩을 수 회 반복할 수 있다. 상기 에러 정정 블록은 1차원 또는 2차원 배열의 적어도 하나 이상의 에러 정정 코드로 구성된다.
도 6은 본 발명에 따른 에러 정정 디코딩 장치에 대한 블록도로서, 변조 디코더(55)에 의한 에러 정보 지시를 개념적으로 도시한 것이다. 도시된 바에 따르면, 변조 디코더(55)는 감지부(54)로부터 입력되는 데이터를 룩업 테이블(60)에 저장된 데이터와 비교하고, 룩업 테이블(60)의 해당 데이터에 대응하는 디코딩 결과데이터(61)를 에러 정정 디코더(56)에 출력한다.
변조 디코더(55)는 입력 데이터가 룩업 테이블(60)에 존재하면, 입력 데이터 자체에 에러가 존재하는지의 여부에 따라 올바른 데이터(C) 혹은 감지되지않는 에러(U)로 출력한다. 입력 데이터에 에러가 존재하지않으면 룩업 테이블(60)을 통해 올바른 데이터(C)가 출력된다. 만일 에러가 존재한다면 룩업 테이블(60)에 존재하는 다른 값, 즉 감지되지 않는 에러 데이터(U)가 출력된다. 상기 입력 데이터가 룩업 테이블(61)에 존재하지않는다면, 변조 디코더(55)는 에러임을 나타내는 이레이져 정보(E)를 출력한다. 이 때, E값은 C 또는 U값과 구별되도록 룩업 테이블(60)에 존재하지않는 데이터로 미리 정해지는 것이 바람직하다.
에러 정정 디코더(56)의 성능은 감지하지못한 에러 U의 개수에 의해 좌우된다. 그 이유는, RS코드를 예로 들면, 에러 정정 능력과 에러 사이에는 2U+E≤T (T는 RS코드가 정정할 수 있는 최대 바이트 수)의 관계가 성립하기때문이다. 에러정정 디코더(56)는 종래와 같이 디코딩 과정에서 이레이져 정보를 생성하는 대신 변조 디코터(55)로부터 공급되는 이레이져 정보를 사용한다. 결과적으로 디코딩시 에러 정정 블록을 구성하는 두 개의 에러정정코드 사이에 잘못된 이레이져 정보의 교환을 막을 수 있게되어 에러 정정 효율의 증가를 가져온다.
상기 에러정정 디코더(56)에 의한 에러정정 디코딩 과정을 보다 상세하게 설명하면 다음과 같다. 먼저, 변조 디코딩 과정에서 발생한 에러 정보의 값, 즉 초기값을 유한체 GF(2n) 상에 존재하지않은 값으로 설정한다. 다음으로, 변조 디코딩 결과를 이용하여 에러 정정을 수행하기위한 1차원 또는 2차원 배열의 에러 정정 블록을 구성한다.
상기 에러 정정 블록을 구성하는 에러 정정 코드가 RS코드를 포함한 프러덕트 코드라면, 에러 정정 디코더(56)는 이너코드와 아웃터 코드간 이레이져 정보의 교환없이 변조 디코더(55)에 의해 공급된 이레이져 정보를 이용하여 각각 독립적으로 디코딩을 수행한다. 디코딩을 수행하는 중에 이너코드(또는 아웃터 코드)가 에러 정정 실패가 선언될 경우, 즉 코드워드에 발생된 에러의 수가 이너 코드(또는 아웃터 코드)의 에러 정정 범위 밖에 있을 때, 현재 디코딩하고있는 블록에 존재하고있는 에러들은 정정되지않고 나머지 데이터에 대해서만 정정이 이루어진다. 상기 에러들의 정정은 아웃터 코드(또는 이너 코드)로 전가된다. 다시 설명하면, 본 발명에서는 코드율 향상을 위해 하나의 에러정정 코드에 대해서는 에러 정정 능력을 작게, 다른 하나의 에러정정 코드에 대해서는 에러 정정 능력을 크게했기 때문에, 하나의 에러 정정 코드, 예를 들어 이너코드에 대한 디코딩시 정정하지못한 에러는 다른 에러 정정 코드, 예를 들어 아웃터 코드의 디코딩시 정정이 가능하다. 아웃터 코드는 이너코드에서 에러 정정된 결과와 변조 디코더(55)에 의해 공급된 이레이져 정보를 이용하여 디코딩을 수행한다.
상기 에러 정정 코드가 피켓 코드라면, 변조 디코더(55)에 의해 공급된 이레이져 정보를 이용하여 BIS코드와 LDC간에 이레이져 정보의 교환없이 변조 디코더(55)에 의해 공급된 이레이져 정보를 이용하여 각각 독립적으로 디코딩을 수행한다. 예를 들어, BIS코드에 대해 상기 이레이져 정보를 이용하여 에러 정정 디코딩을 수행한 다음, LDC에 대해 마찬가지로 이레이져 정보를 이용하여 에러 정정 디코딩을 수행한다. 디코딩 수행중 BIS코드나 LDC에 에러 정정 실패를 선언할 경우, 즉 코드워드에 발생된 에러의 수가 BIS코드나 LDC의 에러 정정 범위 밖에 있을 때, 현재 디코딩하고있는 블록에 존재하고있는 에러들은 정정되지않고 나머지 데이터에 대해서만 정정이 이루어진다. 이러한 디코딩 과정을 에러정정코드에 대해 반복 수행함으로써 보다 우수한 에러정정 능력을 얻을 수 있다.
본 발명은 디코딩을 수행하고있는 블록에 에러 정정 실패가 선언될 경우, 디코딩 블록은 변함없이 그대로 유지되며 기존 디코딩 방법처럼 디코딩 블록 모두가 에러가 발생했다는 잘못된 이레이져 정보를 생성하지않는다.
도 7 내지 도 10은 에러가 존재할 때 종래의 에러 정정 방법과 본 발명의 에러 정정 방법을 적용한 결과를 도시한 것이다.
도 7(a)는 RS-PC에 랜덤 에러가 존재할 때, 종래의 에러 정정과 본 발명의 에러 정정 결과를 도시한 것이다. 도 7(b)는 RS-PC 및 피켓 코드에 랜덤 에러가 존재할 때, 종래의 에러 정정 방법을 적용한 결과와 피켓 코드에 본 발명의 에러 정정 방법을 적용한 결과를 비교하여 도시한 것이다.
도 8(a)는 RS-PC에 짧은 랜덤 에러가 존재할 때, 종래의 에러 정정과 본 발명의 에러 정정 결과를 도시한 것이다. 도 8(b)는 RS-PC 및 피켓 코드에 짧은 랜덤 에러가 존재할 때, 종래의 에러 정정 방법을 적용한 결과와 피켓 코드에 본 발명의 에러 정정 방법을 적용한 결과를 비교하여 도시한 것이다. 여기서, 짧은 랜덤 에러라 함은 사용자가 임의로 정한 에러 바이트로서, 본 실시예에서는 5 내지 20바이트사이의 에러를 선택하였다.
도 9(a)는 RS-PC에 긴 랜덤 에러가 존재할 때, 종래의 에러 정정과 본 발명의 에러 정정 결과를 도시한 것이다. 도 9(b)는 RS-PC 및 피켓 코드에 긴 랜덤 에러가 존재할 때, 종래의 에러 정정 방법을 적용한 결과와 피켓 코드에 본 발명의 에러 정정 방법을 적용한 결과를 비교하여 도시한 것이다. 여기서, 긴 랜덤 에러라 함은 상기 짧은 랜덤 에러보다 많은 바이트 수의 에러를 말하는 것으로, 본 실시예에서는 40 내지 180바이트의 사이의 에러를 선택하였다.
도 10(a)는 RS-PC에 랜덤 에러, 짧은 랜덤 에러 및 긴 랜덤 에러가 동일한 비율로 동시에 존재할 때, 종래의 에러 정정과 본 발명의 에러 정정 결과를 도시한 것이다. 도 10(b)는 RS-PC 및 피켓 코드에 랜덤 에러, 짧은 랜덤 에러 및 긴 랜덤 에러가 존재할 때, 종래의 에러 정정 방법을 적용한 결과와 피켓 코드에 본 발명의 에러 정정 방법을 적용한 결과를 비교하여 도시한 것이다.
도 7(a), 도 8(a), 도 9(a) 및 도 10(a)에 따르면, 종래의 에러 정정 방법에 비해 본 발명에 따른 에러 정정 결과가 우수하고, 본 발명의 에러 정정 방법을 반복하여 적용할수록 에러 정정 효율이 높아지는 것을 알 수 있다.
도 7(b), 도 8(b), 도 9(b) 및 도 10(b)에 따르면, 종래의 에러 정정 방법을 RS-PC에 적용한 에러 정정 결과보다 피켓 코드에 적용한 에러 정정 결과가 우수함을 알 수 있고, 본 발명의 에러 정정 방법을 피켓 코드에 적용한 결과가 가장 우수함을 알 수 있다.
본 발명에 따르면, 변조 디코더에서 출력되는 에러 정보를 에러 정정 디코디시의 이레이져 정보로 사용함으로써 기존의 에러 정정 알고리즘을 크게 변형시키지않고서도 기존의 방법보다 우수한 에러 정정 능력을 얻을 수 있다.

Claims (24)

  1. (a) 소정 크기의 데이터 및 그에 대응하는 코드워드를 저장하는 룩업 테이블을 이용하여 입력 코드워드에 대응하는 데이터를 출력하는 단계;
    (b) 상기 단계에서 상기 입력 코드워드가 상기 룩업 테이블에 존재하지않는다면 소정 에러값을 출력하는 단계;
    (c) 상기 (a)단계에서 출력되는 데이터 또는 상기 (b)단계에서 출력되는 에러값을 정렬하여 에러 정정 블록을 구성하는 단계; 및
    (d) 상기 에러 정정 블록에서 상기 에러값이 존재하는 위치 및 에러 개수를 참조하여 상기 에러 정정 블록을 구성하는 코드들간에 이레이져 정보의 교환없이 독립적으로 에러 정정 디코딩을 수행하는 단계를 포함함을 특징으로하는 에러 정정 디코딩 방법.
  2. 제1항에 있어서, 상기 에러 정정 블록은
    1차원 또는 2차원 배열의 적어도 하나의 에러 정정 코드로 구성됨을 특징으로하는 에러 정정 디코딩 방법.
  3. 제2항에 있어서, 상기 에러 정정 코드는
    선형 블록 코드임을 특징으로하는 에러 정정 디코딩 방법
  4. 제3항에 있어서, 상기 (d)단계는
    (d1) 상기 에러 정정 블록을 구성하는 코드들중 선택된 제1코드에 대해 상기 에러가 존재하는 위치 및 에러 개수를 참조하여 에러 정정 디코딩하는 단계; 및
    (d2) 상기 (d1)단계에서 에러 정정된 결과를 기반으로 상기 (d1)단계에서 선택되지않는 제2코드에 대해 상기 에러가 존재하는 위치 및 에러 개수를 참조하여 에러 정정 디코딩하는 단계를 구비함을 특징으로하는 에러 정정 디코딩 방법.
  5. 제4항에 있어서, 상기 (d1)단계는
    상기 에러의 개수가 상기 제1코드의 에러 정정 능력을 벗어나면, 상기 에러들을 정정하지않고 나머지 데이터에 대해서만 디코딩하는 단계를 더 구비함을 특징으로하는 에러 정정 디코딩 방법.
  6. 제4항에 있어서, 상기 (d2)단계는
    상기 (d1)단계에서 에러정정된 결과, 상기 제2코드의 에러 개수가 상기 제2코드의 에러 정정 능력을 벗어나면 상기 제2코드에서의 에러들을 정정하지않고 나머지 데이터에 대해서만 디코딩하는 단계를 더 구비함을 특징으로하는 에러 정정 디코딩 방법.
  7. 제4항에 있어서,
    상기 (d1)단계 및 (d2)단계를 반복하여 수행하는 단계를 더 구비함을 특징으로하는 에러 정정 디코딩 방법.
  8. 제4항에 있어서, 상기 에러 정정 블록은
    프러덕트 코드로 구성되는 것을 특징으로하는 에러 정정 디코딩 방법.
  9. 제8항에 있어서, 상기 프러덕트 코드는
    리드-솔로몬 프러덕트 코드임을 특징으로하는 에러 정정 디코딩 방법.
  10. 제3항에 있어서, 상기 (d)단계는
    (d1) 상기 에러 정정 블록을 구성하는 코드들중 선택된 제1코드에 대해 상기 에러가 존재하는 위치 및 에러 개수를 참조하여 에러 정정 디코딩하는 단계; 및
    (d2) 상기 에러 정정 블록을 구성하는 코드들중 상기 (d1)단계에서 선택되지않는 제2코드에 대해 상기 에러가 존재하는 위치 및 에러 개수를 참조하여 에러 정정 디코딩하는 단계를 구비함을 특징으로하는 에러 정정 디코딩 방법.
  11. 제10항에 있어서, 상기 (d1)단계는
    상기 에러의 개수가 상기 제1코드의 에러 정정 능력을 벗어나면, 상기 에러들을 정정하지않고 나머지 데이터에 대해서만 디코딩하는 단계를 더 구비함을 특징으로하는 에러 정정 디코딩 방법.
  12. 제10항에 있어서, 상기 (d2)단계는
    상기 에러 개수가 상기 제2코드의 에러 정정 능력을 벗어나면 상기 제2코드에서의 에러들을 정정하지않고 나머지 데이터에 대해서만 디코딩하는 단계를 더 구비함을 특징으로하는 에러 정정 디코딩 방법.
  13. 제10항에 있어서,
    상기 (d1)단계 및 (d2)단계를 반복하여 수행하는 단계를 더 구비함을 특징으로하는 에러 정정 디코딩 방법.
  14. 제10항에 있어서, 상기 에러 정정 블록은
    피켓코드로 구성되는 것을 특징으로하는 에러 정정 디코딩 방법.
  15. 소정 크기의 데이터에 대한 코드워드를 저장하는 룩업 테이블;
    입력된 코드워드에 대해 상기 룩업 테이블을 참조하여 해당 데이터를 출력하고, 상기 입력된 코드워드가 상기 룩업 테이블에 존재하지않으면 소정 에러값을 출력하는 제1디코더; 및
    상기 제1디코더에서 출력되는 데이터 및 에러값을 소정 에러정정블록으로 구성하고, 상기 에러가 존재하는 위치 및 에러 개수를 참조하여 상기 에러정정블록을 구성하는 코드들간에 이레이져 정보의 교환없이 독립적으로 에러 정정 디코딩을 수행하는 제2디코더를 포함함을 특징으로하는 에러 정정 디코딩 장치.
  16. 제15항에 있어서, 상기 에러정정블록은
    1차원 또는 2차원 배열의 적어도 하나의 에러 정정 코드로 구성됨을 특징으로하는 에러 정정 디코딩 장치.
  17. 제16항에 있어서, 상기 제2디코더는
    상기 에러정정블록을 구성하는 코드들중 제1코드에 대해 먼저 상기 에러가 존재하는 위치 및 에러 개수를 참조하여 에러 정정 디코딩하고, 상기 제1코드에 대해 에러 정정된 결과를 기반으로하여 상기 에러 존재 위치 및 에러 개수를 참조하여 제2코드에 대해 에러 정정 디코딩하는 것을 특징으로하는 에러 정정 디코딩 장치.
  18. 제17항에 있어서, 상기 제2디코더는
    상기 제1코드에 발생된 에러의 개수가 상기 제1코드의 에러 정정 능력을 벗어나면, 상기 에러들을 정정하지않고 나머지 데이터에 대해서만 디코딩하는 것을 특징으로하는 에러 정정 디코딩 장치.
  19. 제17항에 있어서, 상기 제2디코더는
    상기 제1코드에 대해 에러정정한 결과를 기반으로하여 상기 제2코드에 존재하는 에러 개수가 상기 제2코드의 에러 정정 능력을 벗어나면 상기 제2코드에서의 에러들을 정정하지않고 나머지 데이터에 대해서만 디코딩하는 것을 특징으로하는 에러 정정 디코딩 장치.
  20. 제17항에 있어서, 상기 제2디코더는
    상기 제1 또는 제2코드에 대한 에러 정정 결과를 반영하여 상기 제1 또는 제2코드에 대한 에러 정정 디코딩을 순차적으로 반복하는 것을 특징으로하는 에러 정정 디코딩 장치.
  21. 제16항에 있어서, 상기 제2디코더는
    상기 에러정정블록을 구성하는 코드들중 제1코드에 대해 상기 에러가 존재하는 위치 및 에러 개수를 참조하여 에러 정정 디코딩하고, 상기 에러정정블록을 구성하는 코드들중 상기 제1코드에 의해 에러정정이 수행되지않는 제2코드에 대해 에러 정정 디코딩하는 것을 특징으로하는 에러 정정 디코딩 장치.
  22. 제21항에 있어서, 상기 제2디코더는
    상기 제1코드에 발생된 에러의 개수가 상기 제1코드의 에러 정정 능력을 벗어나면, 상기 에러들을 정정하지않고 나머지 데이터에 대해서만 디코딩하는 것을특징으로하는 에러 정정 디코딩 장치.
  23. 제21항에 있어서, 상기 제2디코더는
    상기 제2코드에 발생된 에러 개수가 상기 제2코드의 에러 정정 능력을 벗어나면 상기 제2코드에 발생된 에러들을 정정하지않고 나머지 데이터에 대해서만 디코딩하는 것을 특징으로하는 에러 정정 디코딩 장치.
  24. 제21항에 있어서, 상기 제2디코더는
    상기 제1 또는 제2코드에 대한 에러 정정 결과를 반영하여 상기 제1 또는 제2코드에 대한 에러 정정 디코딩을 순차적으로 반복하는 것을 특징으로하는 에러 정정 디코딩 장치.
KR10-2003-0046876A 2003-07-10 2003-07-10 에러 정정 디코딩 방법 및 그 장치 KR100519771B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0046876A KR100519771B1 (ko) 2003-07-10 2003-07-10 에러 정정 디코딩 방법 및 그 장치
US10/886,663 US7203895B2 (en) 2003-07-10 2004-07-09 Error correction decoding method and apparatus
EP04016230A EP1499026A1 (en) 2003-07-10 2004-07-09 Error correction decoding method and apparatus
JP2004204770A JP4674371B2 (ja) 2003-07-10 2004-07-12 エラー訂正デコーディング方法およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0046876A KR100519771B1 (ko) 2003-07-10 2003-07-10 에러 정정 디코딩 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20050006891A true KR20050006891A (ko) 2005-01-17
KR100519771B1 KR100519771B1 (ko) 2005-10-07

Family

ID=33476017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0046876A KR100519771B1 (ko) 2003-07-10 2003-07-10 에러 정정 디코딩 방법 및 그 장치

Country Status (4)

Country Link
US (1) US7203895B2 (ko)
EP (1) EP1499026A1 (ko)
JP (1) JP4674371B2 (ko)
KR (1) KR100519771B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835134B1 (ko) * 2006-08-22 2008-06-04 한국과학기술원 순방향 오류정정 복호화 방법 및 복호화기.

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW509900B (en) * 2000-02-29 2002-11-11 Via Tech Inc Error correction method for correcting errors in digital data
US7328395B1 (en) 2004-04-13 2008-02-05 Marvell International Ltd. Iterative Reed-Solomon error-correction decoding
US8286051B2 (en) * 2005-07-15 2012-10-09 Mediatek Inc. Method and apparatus for burst error detection and digital communication device
WO2008045292A2 (en) * 2006-10-04 2008-04-17 Marvell World Trade Ltd. Error correction decoding methods and apparatus
TWI404368B (zh) * 2008-09-08 2013-08-01 Mediatek Inc 數位通訊裝置及解碼方法
KR101919990B1 (ko) * 2011-03-10 2018-11-19 삼성전자주식회사 데이터 처리 시스템 및 그것의 에러 정정 코드 처리 방법
CN115176226A (zh) * 2020-02-28 2022-10-11 富士胶片株式会社 信息处理装置、信息处理方法及信息处理程序

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69227795T2 (de) * 1991-03-30 1999-05-27 Toshiba Kawasaki Kk Kodiereinrichtung für digitale Signale mit verbesserter Kanal-Blockkodierung
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5390195A (en) * 1992-04-03 1995-02-14 Ampex Corporation Miller-squared decoder with erasure flag output
KR950002304B1 (ko) * 1992-10-07 1995-03-16 삼성전자주식회사 다중 오류정정 방법
JP3528929B2 (ja) * 1993-09-22 2004-05-24 ソニー株式会社 磁気記録装置
US6079041A (en) * 1995-08-04 2000-06-20 Sanyo Electric Co., Ltd. Digital modulation circuit and digital demodulation circuit
KR100229015B1 (ko) * 1996-08-06 1999-11-01 윤종용 디지탈 처리시스템의 에러정정장치 및 방법
JP3154679B2 (ja) 1996-10-18 2001-04-09 三菱電機株式会社 連接符号の誤り訂正復号装置及び復号方法
US6378100B1 (en) * 1997-12-29 2002-04-23 U.S. Philips Corporation Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words
JP4009798B2 (ja) * 1998-08-24 2007-11-21 ソニー株式会社 復調装置および方法
US6445313B2 (en) * 2000-02-07 2002-09-03 Lg Electronics Inc. Data modulating/demodulating method and apparatus for optical recording medium
KR100378181B1 (ko) 2000-06-09 2003-03-29 삼성전자주식회사 Ｅｆｍ/ｅｆｍ+ 디코딩에 의해 검출된 에러위치를 이용한ｃ1/ｐｉ 워드의 에러정정 방법 및 장치
JP2002152055A (ja) * 2000-11-10 2002-05-24 Matsushita Electric Ind Co Ltd 積符号の誤り訂正方法、及び誤り訂正回路
US6996764B2 (en) * 2001-04-18 2006-02-07 Sharp Kabushiki Kaisha Coding method, recording medium, decoding method, and recording-medium reproducing apparatus
JP2003109328A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 記憶装置及びそのエラー訂正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835134B1 (ko) * 2006-08-22 2008-06-04 한국과학기술원 순방향 오류정정 복호화 방법 및 복호화기.

Also Published As

Publication number Publication date
JP4674371B2 (ja) 2011-04-20
EP1499026A1 (en) 2005-01-19
JP2005033810A (ja) 2005-02-03
US7203895B2 (en) 2007-04-10
US20050022095A1 (en) 2005-01-27
KR100519771B1 (ko) 2005-10-07

Similar Documents

Publication Publication Date Title
US9183080B2 (en) Device for encoding and decoding using smaller block of symbols
US20060015801A1 (en) Method for encoding and decoding error correction block
KR960003094B1 (ko) 프로덕트 코드를 디코딩하는 디코더 및 방법
US8276045B2 (en) ECC interleaving for multi-track recording on magnetic tape
US6903887B2 (en) Multiple level (ML), integrated sector format (ISF), error correction code (ECC) encoding and decoding processes for data storage or communication devices and systems
JP5295351B2 (ja) 長手位置情報を含むシーケンシャル・データ記憶媒体および該媒体中の該長手位置情報を符号化する方法
JP2009295273A (ja) 誤り訂正符号エンティティのための消失訂正のコンピュータ実現化方法
KR100519771B1 (ko) 에러 정정 디코딩 방법 및 그 장치
US20070204188A1 (en) Error correction method and reproduction apparatus
US20050022096A1 (en) Error correction encoding apparatus and method and error correction decoding apparatus and method
JP2005522138A (ja) エラー訂正コードに追加のエラー訂正レイヤを埋め込む方法及び装置
JPH08293802A (ja) インターリーブ式誤り訂正方法
US6615384B1 (en) Encoding/decoding method and apparatus and disk storage device
JP2005064608A (ja) 信号処理方法及び信号処理回路
JP2792670B2 (ja) 誤り訂正符号の復号方法
KR0175331B1 (ko) 에러 정정 방법
JPH0628343B2 (ja) 積符号の復号方法
KR20040067103A (ko) 고밀도 광디스크의 에러정정 블록 엔코딩 및 디코딩 방법
KR20040067104A (ko) 고밀도 광디스크의 에러정정 블록 엔코딩 및 디코딩 방법
Kim et al. A new error correction algorithm for high-density optical storage systems
JPS6329450B2 (ko)
JPH07114372B2 (ja) エラ−訂正符号の復号方法
JP2004140816A (ja) 誤り訂正方法および再生装置
JP2000244333A (ja) リードソロモン符号の設定方法
JPH0783276B2 (ja) 誤り訂正符号の復号方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130610

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee