JPH1093446A - ディジタル処理システムの誤り訂正装置及び方法 - Google Patents

ディジタル処理システムの誤り訂正装置及び方法

Info

Publication number
JPH1093446A
JPH1093446A JP9210998A JP21099897A JPH1093446A JP H1093446 A JPH1093446 A JP H1093446A JP 9210998 A JP9210998 A JP 9210998A JP 21099897 A JP21099897 A JP 21099897A JP H1093446 A JPH1093446 A JP H1093446A
Authority
JP
Japan
Prior art keywords
data
error
error flag
decoding
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9210998A
Other languages
English (en)
Inventor
Inu Ri
胤雨 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1093446A publication Critical patent/JPH1093446A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【課題】 ２つの誤り訂正コードを用いるディジタル処
理システムにおいて２つのコードで全ての誤り及びイレ
ージャを訂正することにより誤り訂正効率を向上させる
ことのできる装置及び方法を提供する。 【解決手段】 本発明は、ディジタル処理システムの誤
り訂正装置において、チャネルデータをソースデータに
復調し、復調過程で誤り発生時に誤りフラグを発生する
復調部と、前記復調データ及び誤りフラグを入力とし、
誤り訂正可能なコード単位でデータを区分するための同
期信号を検出する同期検出部と、前記同期信号に行単位
で前記復調データ及び誤りフラグをデコーディングして
誤り及びイレージャを訂正する第１デコーダと、前記同
期信号によって列単位で前記復調データ及び誤りフラグ
をデコーディングして誤り及びイレージャをデコーディ
ングする第２デコーダとから構成されたことを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はディジタル処理シス
テムの誤り訂正装置及び方法に係り、特に、イレージャ
(erasure)及び誤りを同時に訂正し得る装置及び方法に
関する。
【０００２】
【従来の技術】通常、ディジタルデータを伝送するシス
テムでは伝送しようとするデータを変調(modulation)及
び符号化(coding)して送信し、受信するシステムでは受
信データを復調(demodulation)及びデコーディングして
処理する。また、ディジタルデータを記録及び再生する
システムでは記録データを変調及び符号化して記録媒体
に貯蔵し、記録されたデータを再生する時に変調及び符
号化されたデータを逆に復調及びデコーディングして再
生する。本発明の実施例では前記ディジタル処理システ
ムをディジタル記録／再生システムと仮定して説明す
る。
【０００３】上記ディジタル記録／再生システムでは記
録されたデータを再生する場合、復号過程で再生時に生
じる誤りを訂正して正確なデータを再生できるようにす
る。図１は、前記ディジタル記録／再生システムで記録
データを再生する信号処理系統のブロック構成を示す図
である。同図を参照すれば、ヘッド１１１はチャネルＡ
の記録／再生ヘッドであり、ヘッド１３１はチャネルＢ
の記録／再生ヘッドである。従って、チャネルＡにデー
タをアクセスして再生する１１１〜１２２の構成と、チ
ャネルＢのデータをアクセスして再生する１３１〜１４
２の構成は同一形態をもつ。従って、説明の便宜上、チ
ャネルＡの経路を通じて記録されたデータを再生する経
路を中心として説明する。
【０００４】まず、チャネルＡのヘッド１１１は記録媒
体からデータを読み出し、増幅部１１２は前記ヘッド１
１１から読み出される信号を増幅して出力する。ＰＬＬ
(Phase Locked Loop)は前記増幅された信号からクロッ
クを再生してデータと共に復調部１１４に出力する。こ
の復調部１１４は受信される直列データを並列データに
変換した後、記録時に変調された状態のデータを元の８
ビットデータに復調して出力する。そうすると、同期検
出部(sync. detector)１１６は前記並列データの連続し
たデータ列から同期信号を検出し、誤り訂正部としての
Ｃ２復号部(decoder)１１７及びＣ１復号部１１８は前
記同期検出部１１６から出力される同期検出信号に応じ
て受信されるデータの誤りを訂正する。ここで、前記誤
りの種類では誤りデータの位置を知っているイレージャ
(erasure)と誤りデータの位置を知らない誤りがある。
前記Ｃ２復号部１１７及びＣ１復号部１１８の動作につ
いては図２を参照して詳しく後述する。ＣＲＣ(Cyclic
Redundancy Check)部１１９は前記復号部１１７及び１
１８で誤り訂正されたデータが正常に訂正されたかを確
認し、ＴＢＣ(Time Base Correction)部１２０は前記Ｃ
ＲＣ部１１９から出力されるデータに含まれたジッタ部
分を除去する。デシャフリング部(deshuffling part)１
２１は前記ＴＢＣ部１２０から出力されるデータを元の
データフォーマットで再整列し、隠蔽部(concealment p
art)１２２は前記再整列されたデータのうち、誤り訂正
されていないデータを人が感じないように元のデータと
類似した値に変換して出力する。マルチプレクサ(multi
plexer)１５１は前記Ａチャネルの隠蔽部１２２及びＢ
チャネルの隠蔽部１４２から出力されるデータを多重化
して出力し、Ｄ／Ａ変換器(Digital to Analog Convert
er)１５２は前記多重化されるデータをアナログ信号に
変換出力し、ＬＰＦ(Low Pass Filter)部１５３は前記
アナログ信号を音声信号帯域に低域濾波して出力する。
【０００５】図２は、図１により誤り訂正機能を行う系
統の構成を示す図である。同図はＡチャネルの１１４〜
１１８及びＢチャネルの１３４〜１３８の構成を示して
おり、ここでは前記Ａチャネルの構成を中心として説明
する。図２を参照すると、復調部１１４はＡチャネルの
ヘッド１１１で再生される直列データを入力とし、入力
された直列データを８ビットの並列データに変換し、記
録時に変調されたデータを元のデータに復調して出力す
る。このような動作を行う従来の復調部１１４は図３に
示すように構成される。ここで、前記記録媒体に記録さ
れるデータの変調コード(modulation code)は８ビット
データを１６ビットに変換するＥＦＭプラスコード(Eig
ht to Sixteen Moudulation plus code)を使用すると仮
定する。前記図３を参照すると、まず直並列変換器(Ser
ial to Parallel Converter)３１１は直列クロックＳ＿
ＣＬＫによって再生される直列データを入力とし、並列
クロックＰ＿ＣＬＫによって入力されたデータを８ビッ
トの並列データに変換出力する。メモリ制御部３１２は
前記並列クロックＰ＿ＣＬＫによって前記直並列変換部
３１１から出力される８ビット並列データを入力とし、
入力された８ビットの並列データを１６ビットの並列デ
ータに再整列して出力し、前記１６ビット並列データに
同期する読出し制御信号(memory read enable signal)
を発生する。ＲＯＭ３１３は復調データテーブル(demod
ulation datatable)を備え、前記メモリ制御部３１２か
ら出力される１６ビットデータをアドレスとして入力す
る。このとき、前記２16個の可能なコードワードのうち
２8個のコードワードを使用するので、前記ＲＯＭ３１
３で貯蔵される復調データテーブルには２8個の正しい
変換データが貯蔵され、残りの領域には“００”或いは
“ＦＦ”が貯蔵される。従って、前記ＲＯＭ３１３は前
記メモリ制御部３１２から出力される１６ビットのデー
タをアドレスとして入力し、前記メモリ制御部３１２か
ら読出し制御信号の発生時に活性化されて該当のアドレ
ス位置に貯蔵されたデータを読み出してラッチ３１４に
出力する。前記ラッチ３１４は前記並列クロックＰ＿Ｃ
ＬＫによって前記ＲＯＭ３１３から出力される復調デー
タをラッチして同期検出部１１６に出力する。従って、
前記復調部１１４は前記記録媒体から再生された１６ビ
ットの変調データを元の８ビットデータに復調する機能
を行う。
【０００６】同期検出部１１６は復調部１１４から出力
される復調データの同期を検出して、同期検出されたデ
ータを発生する。Ｃ２復号部１１７は前記同期検出され
たデータ中の誤りを訂正し、誤り訂正されていないデー
タには該当データと誤りフラグ(error flag)を発生す
る。Ｃ１復号部１１８は前記Ｃ２復号部１１７の出力を
入力とし、誤りデータ及びイレージャデータを訂正して
最終的に誤りの訂正されたデータを出力する。ここで、
前記Ｃ２復号部１１７及びＣ１復号部１１８はAdvanced
Hardware Architectures社で製造及び販売するＲＥＥ
Ｄ-ＳＯＬＯＭＯＮＥＣＣ ＣＯＰＲＯＣＥＳＳＯＲ Ｉ
ＣのＡＨＡ４３１０、ＡＨＡ４５１０、ＡＨＡ４８１
０、ＡＨＡ４０１０を使用することができる。
【０００７】このような構成を参照して従来の誤り訂正
動作を説明すると、ディジタル形態に変換されて記録／
再生或いは伝送されるデータは処理過程で外部の影響に
よってデータの誤りが生ずる。通常、このような誤りに
対する対応策として、誤り訂正コード(Error Correctio
n Code：ＥＣＣ)を用いてデータに生じた誤りを訂正す
る。ここで、誤り(error)とは一般的な誤りと誤りフラ
グ(error flag)の無い誤りを意味し、イレージャとは誤
りフラグによって誤りがあることが分かる誤りを意味す
る。ここでは前記のような誤り訂正コードとしてＣ１コ
ード及びＣ２コードを使用すると仮定する。現在、大部
分のディジタル記録／再生装置で用いられている誤り訂
正コードとしてはリードソロモンコード(Reed-Solomon
code)がある。このソロモンコードを用いるディジタル
処理システムでは図４に示すように、ブロックコード単
位で誤り訂正機能を行う。即ち、ブロックコード単位で
復調データを復号する時、Ｃ２復号部１１７はブロック
コードの行単位データの誤りを訂正し、Ｃ１復号部１１
８はブロックコードの列単位データの誤りを訂正する。
即ち、誤り訂正に際して、まず行単位でデータとＣ２コ
ードを分析して誤りを訂正し、その後列単位でデータと
Ｃ１コードを分析して誤りを訂正する。
【０００８】まずチャネルに合うように変換されたデー
タは復調部１１４でソースデータに変換され、このよう
に変換されるデータストリーム(data stream)はこのよ
うなデータストリーム内部で生ずる誤りを訂正するため
にＣ２復号部１１７に入力される。その後、前記Ｃ２復
号部１１７はデコーディング動作を行って誤りの生じた
データを訂正する。このとき、前記誤り訂正過程で一つ
のコード内に誤りが無いか或いは訂正可能な誤りが生じ
た場合には誤りを訂正して訂正されたデータを出力し、
訂正できない程度の誤りが発生した場合には元のデータ
と共に誤りフラグを前記Ｃ１復号部１１８に伝達する。
そうすると、前記Ｃ１復号部１１８は前記Ｃ２復号部１
１７から出力されるデータと誤りフラグを用いてデコー
ディングを行い、このときのデコーディングは誤りとイ
レージャを含んで行う。一般に、リードソロモンコード
は付加情報の１／２だけの誤りを訂正することができ、
イレージャ訂正の場合には付加情報の長さだけ訂正する
ことができる。
【０００９】通常、ディジタルデータの伝送や記録／再
生中に発生する誤りは２種類の形態があって、そのうち
の一つはランダム誤差(random error)であり、他の一つ
は連続して誤りの発生するバースト誤り(burst error)
である。このような誤りを効果的に訂正するためにブロ
ックコード(block code)或いはプロダクトコード(produ
ct code)を使用するが、ここではＣ１コード及びＣ２コ
ードを使用すると仮定する。前記構成をもつ従来の誤り
訂正装置では図４のようなブロックコードにおいて、一
番目のＣ２コードで誤り訂正を行い、二番目のＣ１コー
ドで誤りとイレージャ訂正を行うようになる。これは復
調部１１４で再生されるデータに誤りが生じた場合、こ
のデータに該当する変換データが復調データテーブルを
備えるＲＯＭ３１３にない場合には“００”或いは“Ｆ
Ｆ”を出力するが、誤り発生を表示するための誤りフラ
グを発生しないためである。従って、前記復調部１１４
の出力を入力とするＣ２復号部１１７は前記復調部１１
４から誤りフラグを入力としないので、イレージャ訂正
を行うことができなくなる。このとき、前記リードソロ
モンコードは付加情報長さの１／２だけ誤りを訂正し、
イレージャ訂正の場合には付加情報の長さだけ訂正する
ことができるので、前記図４に示すように前記Ｃ２コー
ドの付加情報は１０になり、前記Ｃ１コードの付加情報
は１６になる。従って、上記したように従来の誤り訂正
装置において、Ｃ２復号部１１７で誤りのみ訂正し、Ｃ
１復号部１１８で誤りとイレージャを訂正する場合、訂
正可能なブロック当たり誤りの量はＣ２＝５＊１０８＝
１０４０及びＣ１＝１６＊１７２＝２７５２バイトにな
る。
【００１０】しかし、前記Ｃ２復号部１１７及びＣ１復
号部１１８は両方とも誤り及びイレージャを訂正できる
能力をもったデコーダである。従って、従来の復号部で
は通常二番目のコードでバースト誤りを訂正するが、一
番目のコードでもイレージャを訂正し得るならば、誤り
訂正能力は一層向上することであろう。
【００１１】
【発明が解決しようとする課題】従って本発明の目的
は、２つの誤り訂正コードを用いるディジタル処理シス
テムにおいて２つのコードで全ての誤り及びイレージャ
を訂正することにより誤り訂正効率を向上させることの
できる装置及び方法を提供することにある。
【００１２】
【課題を解決するための手段】このような目的を達成す
るために本発明は、ディジタル処理システムの誤り訂正
装置において、チャネルデータをソースデータに復調
し、復調過程で誤り発生時に誤りフラグを発生する復調
部と、前記復調データ及び誤りフラグを入力とし、誤り
訂正可能なコード単位でデータを区分するための同期信
号を検出する同期検出部と、前記同期信号に行単位で前
記復調データ及び誤りフラグをデコーディングして誤り
及びイレージャを訂正する第１デコーダと、前記同期信
号によって列単位で前記復調データ及び誤りフラグをデ
コーディングして誤り及びイレージャをデコーディング
する第２デコーダとから構成されたことを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の好適な実施例を添
付の図面を参照して詳しく説明する。図５は、本発明の
実施例によるディジタル処理システムの誤り訂正装置の
構成を示すものである。また、同図のような構成を有す
る本発明の実施例による誤り訂正装置は、図１に示した
ディジタル処理装置に用いられることができる。そし
て、前記図５の誤り訂正装置はそれぞれチャネルＡ及び
チャネルＢの経路に位置する。
【００１４】図５を参照すると、復調部５１１は該当す
るチャネルのＰＬＬから出力される直列エータを並列デ
ータに変換した後、変調されたデータを元のデータに復
調する。また、復調部５１１は前記再生過程で発生する
データの誤り有無を判断した後、誤り発生時に誤りフラ
グを発生する。従って、本発明の実施例による復調部５
１１は８ビットの復調データ及び誤りフラグを発生す
る。
【００１５】図６は本発明の実施例による復調部５１１
の構成を示す図である。ここで、前記記録媒体に記録さ
れるデータの変調コード(modulation code)としては８
ビットデータを１６ビットに変換するＥＦＭプラスコー
ド(Eight to Sixteen Modulation plus code)を使用す
ると仮定する。同図を参照すると、まず直並列変換器６
１１は直列クロックＳ＿ＣＬＫによって再生される直列
データを入力とし、並列クロックＰ＿ＣＬＫによって入
力されたデータを８ビットの並列データに変換して出力
する。前記メモリ制御部６１２は前記並列クロックＰ＿
ＣＬＫによって前記直並列変換器６１１から出力される
８ビット並列データを入力とし、入力された８ビットの
並列データを１６ビットの並列データに再整列して出力
し、前記１６ビット並列データに同期する読出し制御信
号(memory read enable signal)を発生する。ＲＯＭ６
１３は復調データテーブルを備え、前記メモリ制御部６
１２から出力される１６ビットデータをアドレスとして
入力する。このとき、前記２16個の可能なコードワード
のうち２8個のコードワードを使用するので、前記ＲＯ
Ｍ６１３で貯蔵される復調データテーブルには２8個の
正しい変換データが貯蔵され、残りの領域には“００”
或いは“ＦＦ”が貯蔵される。従って、前記ＲＯＭ６１
３は前記メモリ制御部６１２から出力される１６ビット
のデータをアドレスとして入力し、前記メモリ制御部６
１２から読出し制御信号の発生時に活性化されて該当ア
ドレス位置に貯蔵されたデータを読み出してラッチ６１
５に出力する。このラッチ６１５は前記並列クロックＰ
＿ＣＬＫによって前記ＲＯＭ６１３から出力される復調
データをラッチして同期検出部５１２に出力する。ま
た、ＲＯＭ６１４は復調誤りフラグテーブルを貯蔵して
いる。この復調誤りフラグテーブルは２8個のコードワ
ード領域に“０”を貯蔵し、その他の領域には“１”を
貯蔵している。ここで、誤りフラグが“１”の場合には
現在のデータが誤りであることを表し、誤りフラグが
“０”の場合には現在データが正常状態であることを表
す。前記ＲＯＭ６１４は前記メモリ制御部６１２から出
力される１６ビットデータをアドレスとして入力し、前
記メモリ制御部６１２から読出し制御信号発生時に該当
アドレス位置の誤りフラグを読み取って出力する。ラッ
チ６１６は前記ＲＯＭ６１４から出力される誤りフラグ
を同期検出部５１２に出力する。従って、前記復調部５
１１は２16個のコードワードのうち実際に用いられてい
る２8個のコードワードを除いたデータが誤りによって
発生した場合、データバスへは８ビットの“００”また
は“ＦＦ”が出力され、同時に１ビットの誤りフラグが
出力される。従って、前記復調部５１１は前記記録媒体
から再生された１６ビットの変調データを元の８ビット
データに復調するとともに、誤りデータ発生時に該当デ
ータと誤りフラグを発生して出力する。
【００１６】前記同期検出部５１２は前記復調部５１１
から出力される復調データの同期を検出して、同期検出
されたデータと共に誤りフラグを出力する。Ｃ２復号部
５１３は前記同期検出されたデータと誤りフラグを検査
して誤り及びイレージャ訂正機能を行い、誤り訂正され
ていないデータには該当データと誤りフラグを発生す
る。Ｃ１復号部５１４は前記Ｃ２復号部５１３の出力を
入力とし、誤りデータ及びイレージャデータを訂正して
最終的に誤りの訂正されたデータを出力する。ここで、
前記Ｃ２復号部５１３及びＣ１復号部５１４はAdvanced
Hardware Architectures社で製造及び販売するＲＥＥ
Ｄ-ＳＯＬＯＭＯＮ ＥＣＣ ＣＯＰＲＯＣＥＳＳＯＲ Ｉ
ＣのＡＨＡ４３１０、ＡＨＡ４５１０、ＡＨＡ４８１
０、ＡＨＡ４０１０を使用することができる。
【００１７】上記のような構成を参照して、本発明の誤
り訂正動作について説明する。復調部５１１は図６に示
したように再生される直列データを受信して並列データ
に変換する。このとき、前記再生される直列データは１
６ビットの変調データになり、直並列変換器６１１はこ
れを８ビット単位で並列変換して出力する。その後、メ
モリ制御部６１２はこれを１６ビット並列データに再整
列させてＲＯＭ６１３及び６１４のアドレスとして印加
する。このとき、ＲＯＭ６１３は復調データテーブルを
備え、前記メモリ制御部６１２の指定する位置に貯蔵さ
れた８ビットの復調データを読み取って出力する。そし
て、前記ＲＯＭ６１４は誤りフラグテーブルを備え、前
記メモリ制御部６１２の指定する位置に貯蔵された１ビ
ットの誤りフラグを読み取って出力する。従って、前記
復調部５１１は１６ビットの変調データを８ビットデー
タに復調し、このとき誤りが生ずると、誤りフラグをセ
ットさせる。本発明の実施例で用いられたチャネルコー
ドは前記ＥＦＭプラスコードであって、８ビットのデー
タが１６ビットのチャネルデータに変わる固定長さをも
つコードである。即ち、上記したように２16個のコード
のうち２8個のコードのみ使用して伝送するか記録／再
生する。従って、再生データの中に誤りが生じて一つの
コードが他のコードになった場合には誤りが生じたかど
うか判断できないが、使用されていないコードになった
場合には誤りが生じたことが分かる。従って、前記誤り
フラグテーブルを貯蔵するＲＯＭ６１４は前記ＲＯＭ６
１３と連動してアクセス動作を行い、このとき使用して
いないコードが指定される場合には誤りフラグをセット
させることになる。
【００１８】上記のように復調部５１１で発生する８ビ
ット並列データ及び１ビット誤りフラグは同期検出部５
１２に印加され、この同期検出部５１２は伝送或いは再
生されるデータ列の中から同期信号を検出して、前記Ｃ
２復号部５１３が誤り及びイレージャを訂正できるよう
にするコード単位でデータを区分する同期信号を発生す
る。前記同期検出部５１２は前記のように検出された同
期信号とともにデータ及び誤りフラグを前記Ｃ２復号部
５１３に出力する。
【００１９】その後、Ｃ２復号部５１３は同期検出部５
１２から出力されるデータと同期信号を用いて誤りとイ
レージャを訂正する。このとき、図４に示したブロック
コードで行方向に全て１０バイトの付加情報が位置する
ので、前記Ｃ２復号部５１３は５つの誤り或いは１０個
のイレージャを訂正することができる。即ち、Ｃ２復号
部５１３は復調部５１１から復調データとともに誤りフ
ラグが出力されるので誤り及びイレージャ訂正を同時に
行え、付加情報が１０バイトで構成されているので最大
１０個のイレージャを訂正することができる。前記Ｃ２
復号部５１３の訂正能力を越える誤りが生じた場合、誤
りフラグとともに該当データを前記Ｃ１復号部５１４で
最終的に訂正するようになる。このとき、前記図４のブ
ロックコードで列方向に全て１６バイトの付加情報が位
置するので、前記Ｃ１復号部５１４は１６個のイレージ
ャを訂正することができる。
【００２０】従って、本発明の実施例により２つの誤り
訂正機能を行う復号部を備えるディジタル処理システム
では各復号部が全ての誤り及びイレージャを訂正するこ
とができて、誤り訂正機能を向上させる。即ち、上記図
４のようなブロックコードのイレージャを訂正する場
合、前記Ｃ２復号部５１３はＣ２＝１０＊２０８＝２０
８０バイトのイレージャを訂正することができ、Ｃ１復
号部５１４は１６＊１７２＝２７５２バイトのイレージ
ャを訂正することができる。本発明の実施例では２個の
デコーダを備えるディジタル処理システムの例を示して
いるが、３つ以上のデコーダを備えるシステムでも同様
に適用可能である。
【００２１】
【発明の効果】以上述べてきたように本発明は、２つの
デコーダを備えるディジタル処理システムではＣ２コー
ドで訂正できる誤りの個数を増加させることができる。
この場合、算術的に２倍の誤り訂正効果を有するが、実
際的にＣ２で多くの誤りが訂正されるので、相対的にＣ
１の誤り訂正負担を減少させることができ、これにより
システムで訂正できない誤りの発生率を著しく減少させ
ることができる。
【図面の簡単な説明】
【図１】 ディジタル記録／再生システムの信号処理系
統を示す図。
【図２】 図１による誤り訂正装置の従来の構成を示す
図。
【図３】 図２による復調部の従来の構成を示す図。
【図４】 ディジタル記録／再生システムで用いられる
ブロックコードの構成を示す図。
【図５】 ディジタル処理システムで本発明の実施例に
よる誤り訂正装置の構成を示す図。
【図６】 図５における本発明の実施例による復調部の
構成を示す図。
【符号の説明】
１１１、１３１ ヘッド １１２、１３２ 増幅部 １１３、１３３ ＰＬＬ １１４、１３４ 復調部 １１６、１３６ 同期検出部 １１７、１３７ Ｃ２復号部 １１８、１３８ Ｃ１復号部 １１９、１３９ ＣＲＣ部 １２０、１４０ ＴＢＣ部 １２１、１４１ デシャフリング部 １２２、１４２ 隠蔽部 １５１ マルチプレクサ １５２ Ｄ／Ａ変換器 １５３ ＬＰＦ部 ３１１ 直並列変換器 ３１２ メモリ制御部 ３１３ ＲＯＭ ３１４ ラッチ ５１１ 復調部 ５１２ 同期検出部 ５１３ Ｃ２復号部 ５１４ Ｃ１復号部 ６１１ 直並列変換部 ６１２ メモリ制御部 ６１３、６１４ ＲＯＭ ６１５、６１６ ラッチ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル処理システムの誤り訂正装置
    において、チャネルデータをソースデータに復調し、復
    調過程で誤り発生時に誤りフラグを発生する復調部と、
    前記復調データ及び誤りフラグを入力とし、誤り訂正可
    能なコード単位でデータを区分するための同期信号を検
    出する同期検出部と、前記同期信号に行単位で前記復調
    データ及び誤りフラグをデコーディングして誤り及びイ
    レージャを訂正する第１デコーダと、前記同期信号によ
    って列単位で前記復調データ及び誤りフラグをデコーデ
    ィングして誤り及びイレージャをデコーディングする第
    ２デコーダとから構成されたことを特徴とするディジタ
    ル処理システムの誤り訂正装置。
  2. 【請求項２】 前記復調部は復調データを貯蔵するテー
    ブルを記憶するメモリ及び誤りフラグを貯蔵する誤りフ
    ラグテーブルを記憶するメモリを備え、受信されるＥＦ
    Ｍ変調データを前記メモリのアドレスとして復調データ
    及び誤りフラグを発生する請求項１記載のディジタル処
    理システムの誤り訂正装置。
  3. 【請求項３】 ディジタル処理システムの誤り訂正方法
    において、チャネルデータをソースデータに復調し、復
    調過程で誤り発生時に誤りフラグを発生する過程と、前
    記復調データ及び誤りフラグを入力として誤り訂正可能
    なコード単位でデータを区分するための同期信号を検出
    する過程と、前記同期信号に行単位で前記復調データ及
    び誤りフラグをデコーディングして誤り及びイレージャ
    を訂正する第１復号過程と、前記同期信号によって列単
    位で前記復調データ及び誤りフラグをデコーディングし
    て誤り及びイレージャを訂正する第２復号過程とからな
    ることを特徴とするディジタル処理システムの誤り訂正
    方法。
  4. 【請求項４】 ８ビット単位で入力されるＥＦＭ変調デ
    ータを１６ビットのデータに再整列する過程と、前記再
    整列された１６ビットのデータを復調データを貯蔵する
    メモリのテーブルのアドレスとして印加して復調データ
    を発生する過程と、前記再整列された１６ビットのデー
    タを誤りフラグを貯蔵して誤りフラグテーブルを記憶す
    るメモリのアドレスとして印加して誤りフラグを発生す
    る過程とからなる請求項３記載のディジタル処理システ
    ムの誤り訂正方法。
JP9210998A 1996-08-06 1997-08-05 ディジタル処理システムの誤り訂正装置及び方法 Pending JPH1093446A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960032761A KR100229015B1 (ko) 1996-08-06 1996-08-06 디지탈 처리시스템의 에러정정장치 및 방법
KR199632761 1996-08-06

Publications (1)

Publication Number Publication Date
JPH1093446A true JPH1093446A (ja) 1998-04-10

Family

ID=19468930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9210998A Pending JPH1093446A (ja) 1996-08-06 1997-08-05 ディジタル処理システムの誤り訂正装置及び方法

Country Status (6)

Country Link
US (1) US6029266A (ja)
JP (1) JPH1093446A (ja)
KR (1) KR100229015B1 (ja)
CN (1) CN1087084C (ja)
DE (1) DE19733738B4 (ja)
GB (1) GB2316584B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772384B1 (en) 1999-02-05 2004-08-03 Matsushita Electric Industrial Co., Ltd. Method and circuit for erasure correction
JP2005033810A (ja) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd エラー訂正デコーディング方法およびその装置
JP2005327291A (ja) * 2004-05-14 2005-11-24 Microsoft Corp 部分的複製を使用する、Ｗｅｂコンテンツの分散型ホスティング

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620184B1 (ko) * 1999-02-04 2006-09-01 엘지전자 주식회사 재생데이터의 오류정정방법
GB2368754B (en) * 2000-10-31 2004-05-19 Hewlett Packard Co Error detection and correction
JP2002230916A (ja) * 2001-01-29 2002-08-16 Mitsubishi Electric Corp 情報再生装置
US7389463B2 (en) * 2001-05-29 2008-06-17 Thomson Licensing Hierarchical block coding for a packet-based communications system
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
US6862355B2 (en) * 2001-09-07 2005-03-01 Arbitron Inc. Message reconstruction from partial detection
US7904504B2 (en) 2001-10-31 2011-03-08 Hewlett-Packard Development Company, L.P. Policy enforcement and access control for distributed networked services
EP1537674A4 (en) * 2002-06-21 2007-04-04 Thomson Licensing PROCEDURE FOR FORWARD FAULT CORRECTION
CN1312696C (zh) * 2003-06-18 2007-04-25 凌阳科技股份有限公司 区块码错误校正装置及方法
US7243293B2 (en) * 2003-12-23 2007-07-10 International Business Machines Corporation (18, 9) Error correction code for double error correction and triple error detection
CN100414510C (zh) * 2003-12-30 2008-08-27 中国科学院空间科学与应用研究中心 实时差错检测与纠错芯片
US7404133B2 (en) * 2004-12-12 2008-07-22 Hewlett-Packard Development Company, L.P. Error detection and correction employing modulation symbols satisfying predetermined criteria
CN100368997C (zh) * 2005-07-12 2008-02-13 中国科学院空间科学与应用研究中心 一种静态数据存储的纠错编码装置
TWI282087B (en) * 2005-11-24 2007-06-01 Realtek Semiconductor Corp Decoding device in optical disc drive and related decoding method thereof
US9166627B2 (en) * 2013-08-07 2015-10-20 International Business Machines Corporation Combination error and erasure decoding for product codes
CN112859377B (zh) * 2019-11-28 2023-03-14 京东方科技集团股份有限公司 一种复用寄存器、三维显示装置及其控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8200207A (nl) * 1982-01-21 1983-08-16 Philips Nv Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur.
DE3486471T2 (de) * 1983-12-20 1999-09-02 Sony Corp Verfahren und Vorrichtung zur Dekodierung eines Fehler-Korrektur-Code
US5247523A (en) * 1989-07-12 1993-09-21 Hitachi, Ltd. Code error correction apparatus
US5276561A (en) * 1989-07-28 1994-01-04 Sony Corporation Apparatus for reproducing digital signal
JP2586169B2 (ja) * 1990-03-06 1997-02-26 日本電気株式会社 復調システム
JPH04192959A (ja) * 1990-11-27 1992-07-13 Fujitsu Ltd 構内ページングシステム
JP3318841B2 (ja) * 1992-08-20 2002-08-26 ソニー株式会社 再生装置および再生方法
CN1082227C (zh) * 1994-03-01 2002-04-03 索尼公司 数字信号编码方法及装置、数字信号记录媒体、数字信号译码方法及装置
US5781565A (en) * 1994-09-09 1998-07-14 Sony Corporation Data recording/reproducing method, data reproducing apparatus and recording medium
US5835509A (en) * 1994-10-24 1998-11-10 Sony Corporation Method of and apparatus for recording and reproducing data and transmitting data
US5719884A (en) * 1995-07-27 1998-02-17 Hewlett-Packard Company Error correction method and apparatus based on two-dimensional code array with reduced redundancy
JPH1013385A (ja) * 1996-06-27 1998-01-16 Fujitsu Ltd パケットデータ誤り訂正方法及び装置並びにパケット受信装置
US5812603A (en) * 1996-08-22 1998-09-22 Lsi Logic Corporation Digital receiver using a concatenated decoder with error and erasure correction

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772384B1 (en) 1999-02-05 2004-08-03 Matsushita Electric Industrial Co., Ltd. Method and circuit for erasure correction
JP2005033810A (ja) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd エラー訂正デコーディング方法およびその装置
JP4674371B2 (ja) * 2003-07-10 2011-04-20 三星電子株式会社 エラー訂正デコーディング方法およびその装置
JP2005327291A (ja) * 2004-05-14 2005-11-24 Microsoft Corp 部分的複製を使用する、Ｗｅｂコンテンツの分散型ホスティング

Also Published As

Publication number Publication date
DE19733738A1 (de) 1998-06-10
GB2316584A (en) 1998-02-25
US6029266A (en) 2000-02-22
DE19733738B4 (de) 2004-09-30
KR100229015B1 (ko) 1999-11-01
CN1173668A (zh) 1998-02-18
GB2316584B (en) 1998-10-14
GB9716433D0 (en) 1997-10-08
CN1087084C (zh) 2002-07-03
KR19980014002A (ko) 1998-05-15

Similar Documents

Publication Publication Date Title
JPH1093446A (ja) ディジタル処理システムの誤り訂正装置及び方法
US20030053548A1 (en) Wireless infrared digital audio system
US20040257900A1 (en) Data recording method, recording medium and reproduction apparatus
US6614849B1 (en) Wireless infrared digital audio receiving system
JPH10190486A (ja) 符号化装置および復号化装置および符号化復号化システム並びに方法
JP2001168809A (ja) 無線赤外線デジタル・オーディオ送信システム
US6895173B2 (en) Combined DVD/CD data processor
JP2004312687A (ja) エラー訂正のための符号化装置及び方法と復号化装置及び方法
JP3260095B2 (ja) 誤り訂正符号及び誤り検出符号の復号器並びにその復号方法
US5838696A (en) Record carrier and devices for reading and recording such a record carrier
JPH048979B2 (ja)
JPH0823970B2 (ja) ディジタルデータ処理システム
JPH02131625A (ja) 誤り訂正装置
JPH1049997A (ja) 記録媒体およびその記録装置ならびに再生装置
JP3811498B2 (ja) 同期検出方法及び同期検出回路
JP2646896B2 (ja) ディジタル信号復号装置
JP3691062B2 (ja) 記録坦体及びそのような記録坦体を読み取る装置
JP3551879B2 (ja) 誤り訂正装置及び方法
KR950003662B1 (ko) 에러 정정 시스템
JP3239370B2 (ja) データ復号装置
JP2000067532A (ja) 誤り訂正符号化／復号化方式及び誤り訂正符号化／復号化装置
JPH06124548A (ja) データ再生装置
JP4280005B2 (ja) 誤り訂正装置、及び誤り訂正装置を用いた受信機
JP2000067531A (ja) 誤り訂正符号化／復号化方式及び誤り訂正符号化／復号化装置
JPH01228327A (ja) データ伝送方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000425