JP3239370B2

JP3239370B2 - データ復号装置

Info

Publication number: JP3239370B2
Application number: JP41634390A
Authority: JP
Inventors: 保旭前田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-12-28
Filing date: 1990-12-28
Publication date: 2001-12-17
Anticipated expiration: 2016-12-17
Also published as: JPH04232663A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、誤り訂正符号化処理さ
れたデータを復号化するデータ復号装置に関するもので
ある。

【０００２】

【従来の技術】従来より、ＰＣＭデータを誤り訂正符号
化処理すると共に補助情報を付加して光ディスクに記録
するようなフォーマットとしては、例えばいわゆるＣＩ
ＲＣ（クロス・インターリーブ・リード−ソロモン符
号）によってＰＣＭのディジタルオーディオデータ（メ
インデータ）を誤り訂正符号化処理すると共に、上記補
助情報としてサブコードを付加するいわゆるコンパクト
ディスク（ＣＤ）の信号フォーマットが存在する。

【０００３】図５に、上記ＣＤの信号フォーマットを示
す。すなわちこの図５の信号フォーマットにおいては、
先頭から順に、フレーム同期パターン，サブコード，デ
ィジタルオーディオデータ及び誤り訂正に用いるパリテ
ィビットで１フレームが構成されている。該１フレーム
は、フレーム同期パターンに２４チャンネルビットと、
サブコードに１バイト（１バイトはＥＦＭ（８−１４変
調）により１４チャンネルビット）と、各ディジタルオ
ーディオデータ及びパリティビットで計３２バイトと、
上記フレーム同期パターン以降の各バイトの間にそれぞ
れ接続用の３チャンネルビットとで、全体として５８８
チャンネルビットとなっている。

【０００４】また、図６に示すように、上記サブコード
が９８個で１ブロック（すなわちフレームが９８個分）
を構成するようになっている。このブロックの先頭の２
つのサブコードには、Ｓ₀，Ｓ₁の２つの同期パターン
が配され、残りの９６フレーム分の各サブコードには、
それぞれ１ビット分のいわゆるＰチャンネル（Ｐ₁〜Ｐ
₉₆），Ｑチャンネル（Ｑ₁〜Ｑ₉₆）及びその他の情報が
配されるようになっている。上記Ｐチャンネルは、例え
ば音楽と音楽の間のいわゆる曲間部分を“１”で示すも
のである。

【０００５】更に、図６のサブコードのみを取り出して
説明すると、図７に示すように上記Ｓ₀，Ｓ₁の２つの
同期パターンを先頭にして９６バイトからなる１つのブ
ロックを形成しており、このうち、Ｐ₁〜Ｐ₉₆とＱ₁〜
Ｑ₉₆がアクセスのために使われている。また、Ｒ〜Ｗの
６ビット分は、静止画や文字表示等の特殊な用途のため
に用いられるものである。更に、この１サブコードフレ
ームの周波数及び周期は、それぞれ７．３５ｋＨｚ÷９
８＝７５Ｈｚ及び１３．３ｍｓｅｃとなっている。

【０００６】上記Ｑチャンネルは、図８に示すように、
上記９６フレーム分の９６ビットが、コントロール４ビ
ットと、アドレス４ビットと、データ７２ビットと、Ｃ
ＲＣ（又はＣＲＣＣ；巡回符号）１６ビットとに分けら
れている。更に、上記アドレスの４ビットには、（００
０１），（００１０），（００１１）の３つのケースが
あり、残りの２つはメーカーコード等となっている。

【０００７】ここで、上記（０００１）すなわち“１”
の時、上記７２ビットのデータは、図９に示すようなフ
ォーマットとなる。すなわちこの図９に示すフォーマッ
トは、先頭から順に、楽章番号（トラックマーク）と、
インデックスマークと、分，秒，フレーム番号による楽
章内の経過時間と、０と、分，秒，フレーム番号による
絶対時間とで構成されるものである。なお、該絶対時間
とは、ディスクに記録されたデータが最初から最後まで
再生される場合の経過時間である。

【０００８】ここで、上記フォーマットのＣＤを従来の
再生装置で再生する場合において、ディスクから再生さ
れた上記ＥＦＭ変調された信号（２値信号）からは、先
ず、この２値信号に基づくクロックが検出（クロック再
生）される。このクロック再生は、通常、ＰＬＬ（フェ
イズ・ロック・ループ）の構成により成され、該クロッ
ク（以下ＰＬＬ系クロックとする）の周波数は４．３２
１８ＭＨｚ（７．３５ｋＨｚ×５８８）である。上記従
来の再生装置おいては、当該ＰＬＬ系クロックによって
２値のデータを取り込み、上記ＥＦＭの復調が行われ
る。この時、上記２値のデータからは上記フレーム同期
パターンも検出され、該フレーム同期パターンの後の上
記サブコードデータの復調が行われる。

【０００９】上記ＥＦＭ復調後のデータは、上記ＣＩＲ
Ｃに基づく誤り訂正と検出とが行われて、誤ったデータ
については訂正が行われる。その後、ディジタル／アナ
ログ変換が行われて、アナログのオーディオ信号とされ
る。

【００１０】

【発明が解決しようとする課題】ところで、上記誤り訂
正符号化処理されたデータは、通常、ＲＡＭを用いるこ
とで復号化されるようになっている。すなわち、ＲＡＭ
の読出アドレスを制御することでインターリーブを解く
ようにしている。また、一般に、このＲＡＭの書込アド
レスは、上記ＰＬＬ系クロックに基づいて形成されてい
るのに対し、読出アドレスは外部回路の水晶発振器から
のクロック（以下水晶系クロックとする）が用いられて
いる。

【００１１】しかし、上記ＰＬＬ系クロックは、上述し
たようにディスクからの再生信号に基づいて形成されて
いるため、通常、モータの回転或いはディスクの偏心等
に起因するジッタの影響を受けている。これに対し、上
記水晶系クロックにはほとんどジッタ分がないため、上
記ＰＬＬ系クロックと水晶系クロックとではこのジッタ
分だけの時間差が存在することになる。

【００１２】また、上記ディジタルオーディオデータ等
のメインデータは、ＰＣＭデータのみで構成されてお
り、該メインデータ自身には時間情報が存在しない。こ
のようなことから、例えば、上述したように時間情報を
有するサブコードを用い、このサブコードのタイミング
で上記メインデータを区切るようにした場合、上記ジッ
タのため再現性のある区切りのポイントが得られない。
このため、上述したジッタ分だけ、上記ＲＡＭのデータ
がオーバーラップしたり、壊れてしまったりするように
なる。すなわち、上記サブコードのタイミングで、メイ
ンデータとしてのディジタルオーディオデータを例えば
つなぐような場合、上述のように再現性のある区切りが
得られないため、音とび等が発生するようになってしま
う。

【００１３】更に、例えば、読取エラーやピックアップ
のフォーカスはずれ等によってデータが得られなくなる
場合に対して、上記ＲＡＭに記録されたデータを倍速で
バースト的に読み出すようにして補償するようなシステ
ムにおいても、上述同様に、メインデータに時間情報が
ないため、上記サブコードのタイミングで便宜上データ
をつなぐようにすると、上述のジッタ分だけデータが無
くなったりオーバーラップしたりするようになる。

【００１４】このようなことから、例えば、再生時に再
生装置に振動が加わった場合等には、データのつなぎ不
良になり、例えば音とび等が起こるようになる。

【００１５】そこで、本発明は、上述の実情に鑑みて提
案されるものであって、ＣＤフォーマットで信号が記録
されたディスクから読み出されたデータのメインデータ
のつなぎを、データの欠落，オーバーラップなしで実現
することができ、また、振動に対して強いデータ復号装
置を提供することを目的とするものである。

【００１６】

【課題を解決するための手段】本発明に係るデータ復号
装置は、上述した課題を解決するために提案されたもの
であり、メインデータ及び当該メインデータの時間情報
を含む補助情報が記録されるディスクから、上記メイン
データ及び上記補助情報を復号するデータ復号装置にお
いて、上記ディスクから再生された再生信号からクロッ
クを検出するクロック検出手段と、上記再生信号から上
記メインデータ及び上記補助信号を復号する復号手段
と、上記再生信号から上記補助情報の同期信号を検出す
る同期信号検出手段と、上記同期信号検出手段により検
出された同期信号に対応する特定マークを上記復号手段
により復号されたメインデータに付加する付加手段と、
上記付加手段により上記特定マークが付加されたメイン
データを、上記クロックに基づいて記憶手段に書き込み
／記憶手段から読み出す書込／読出手段と、上記書込／
読出手段により読み出されるメインデータから、外部ク
ロックに同期して上記特定マークを検出する特定マーク
検出手段と、上記外部クロックに同期して上記メインデ
ータを出力すると共に、上記特定マークの検出に同期し
て上記補助情報を出力する同期出力手段とを有すること
を特徴とするものである。ここで、上記特定マークとし
ては、上記メインデータの最上位ビットを用いることが
でき、あるいは、上記メインデータを補間する際の補間
ポインタの内の使用されていないビットを用いることが
できる。

【００１７】

【作用】本発明のデータ復号装置によれば、補助情報の
検出出力に応じてメインデータに特定のマークを付加し
た後、ＲＡＭを用いて復号化すると共に、この特定のマ
ークの検出タイミングと外部クロックとに基づいて補助
情報の同期信号出力を得るようにしているため、補助情
報とメインデータとが同期して得られるようになる。

【００１８】

【実施例】以下、本発明のデータ復号装置の実施例を図
面を参照しながら説明する。本発明実施例のデータ復号
装置は、図１に示すように、例えばＰＣＭディジタルオ
ーディオデータを誤り訂正符号化（ＣＩＲＣ）処理した
メインデータ（オーディオデータ）と共に該メインデー
タの絶対時間情報を含む補助情報であるサブコードが付
加されるフォーマットのデータが記録されたディスクか
ら、上記メインデータとサブコードとが再生され、上記
メインデータをＲＡＭ１５へ書込／読出して上記誤り訂
正符号の復号化処理を行うデータ復号装置である。この
データ復号装置において、サブコードシンク検出回路２
０で上記サブコードの同期信号の検出出力に応じて上記
メインデータに特定のマーク（例えばＬ６ｎ，ＡとＬ６
ｎ，Ｂの上位側に１ビット付加してこのビットに“１”
を立てる）を付加した後、該特定のマークが付加された
メインデータを再生信号から得られた前記ＰＬＬ系クロ
ックに基づいて上記ＲＡＭ１５に対して書込／読出を行
い、当該ＲＡＭ１５から読み出された上記特定のマーク
の検出出力と外部クロック（前記水晶系クロック）とに
基づいて、上記サブコードの同期信号出力を得るように
したものである。

【００１９】すなわち、この図１において、入力端子１
には、例えばＣＤから光学ピックアップによって読み取
られた信号をＲＦアンプを介して２値化した信号（ＥＦ
Ｍ信号）が供給される。この入力ＥＦＭ信号は、ラッチ
回路１１に供給される。ここで、当該ラッチ回路１１の
クロック入力端子には、リカバークロック（例えば電圧
制御発振器（ＶＣＯ）からの出力ＶＣＯＩ）に基づいて
上記入力ＥＦＭ信号の位相検出を行う位相検出回路（Ｐ
ＤＯ）３０と外部回路のＰＬＬ回路３１とから成るルー
プによって形成されたＰＬＬ系クロック（ＥＦＭのビッ
トクロック）が、供給されている。このラッチ回路１１
の出力はエッジ検出回路１２に送られ、該エッジ検出回
路１２からのエッジ情報が２３ビットのシフトレジスタ
に送られる。このシフトレジスタ１３は、各段毎に出力
を持っており、全２３ビットを用いてフレーム同期信号
（すなわちＥＦＭの同期信号）の検出を行う。これによ
りデコーダとしての同期が取られるようになる。なお、
上記ＰＬＬ回路３１を本実施例装置内に含む構成とする
ことも可能である。

【００２０】上記２３ビットのシフトレジスタ１３から
は、１４ビット分のデータが出力され、ＥＦＭ復調回路
１４に送られる。当該ＥＦＭ復調回路１４には、端子９
を介して外部回路の水晶発振器から供給される外部クロ
ックに基づいて動作する水晶系タイミング発生回路１９
からの水晶系クロックが供給されている。したがって、
当該ＥＦＭ復調回路１４では、この水晶系クロックに基
づいて上記１４ビットのデータを通常の８ビットデータ
に変換（復調）する処理が行われる。この８ビットデー
タはＲＡＭ１５に送られる。なお、上記水晶発振器も本
実施例装置内に含むようにすることも可能である。

【００２１】本実施例装置の上記ＲＡＭ１５における書
込／読出アドレスデータは、上記ＰＬＬ系クロックに基
づいて生成されている。すなわち、この書込／読出アド
レスデータはＲＡＭアドレス発生回路２４で生成さるも
のであって、当該ＲＡＭアドレス発生回路２４には、上
記ＰＬＬ系クロックが供給されるＰＬＬ系タイミング発
生回路２３からのタイミングクロックに基づいて動作す
るようになっている。したがって、当該ＲＡＭアドレス
発生回路２４では、上記ＰＬＬ系クロックに基づいた上
記ＲＡＭ１５の書込／読出アドレスデータが生成されて
いる。また、読出アドレスデータは、上記誤り訂正符号
化された上記８ビットデータを復号化（誤り訂正符号化
の復号化すなわちインターリーブを解く）するようなア
ドレスデータとなっている。更に、このＲＡＭ１５は、
上記１０８ＥＦＭフレーム分のデータを蓄積できるもの
であり、したがって、当該ＲＡＭ１５からは、この１０
８ＥＦＭフレーム分毎に、上記インターリーブの解かれ
たデータが得られるようになる。

【００２２】その後、このインターリーブが元に戻され
たデータは、誤り検出・訂正回路１６に送られる。当該
誤り検出・訂正回路１６では、図２に示すように、ＣＤ
フォーマットでの前記ＣＩＲＣにおける２段のリード・
ソロモン符号（Ｃ１，Ｃ２）のエラー検出と訂正とが行
われる。この誤り検出・訂正回路１６も上記水晶系クロ
ックに基づいて動作するようになっている。当該誤り検
出・訂正回路１６でエラーの検出がなされた場合、その
データに対しては補間回路１７により平均値演算又は前
置ホールド処理がなされ、その後、バッファ１８を介し
て、パラレル又はシリアルのデータとして出力される。
このバッファ１８は、上記水晶系クロックに基づいて動
作しているものであり、したがって、該バッファ１８の
出力は該水晶系クロックに基づいたものとなっている。

【００２３】また、サブコードのデータは、上記ＥＦＭ
復調回路１４によって取り出された後、サブコード復調
回路２１に送られるようになっている。当該サブコード
復調回路２１では、サブコード復調が行われた、その
後、ＣＲＣチェック（巡回符号誤り検出）回路２２に送
られる。当該ＣＲＣチェック回路２２で誤り検出がなさ
れた後、上記バッファ１８に送られる。

【００２４】ところで、このバッファ１８においては、
上記メインデータと、上記サブコードのデータとの同期
が取られるようになっている。このようなことを行うた
め、本実施例では以下のようなことを行っている。

【００２５】すなわち、本実施例においては、前記サブ
コードのＳ₀又はＳ₁（本実施例ではＳ₁）に続くメイ
ンデータの特定の２バイトのそれぞれ上位側に１ビット
分付加してこのビットに“１”を立て、この２バイトの
“１”と、上記水晶系クロックとに基づいてサブコード
の同期をとるようにしている。当該特定の２バイトとし
ては、図３に示すように、上記ＥＦＭフレームの上記サ
ブコードのＳ₁の後に必ず続いてくるメインデータの２
バイトのＬ６ｎ，ＡとＬ６ｎ，Ｂを用い、この２バイト
に上記“１”を立てるようにしている。

【００２６】このようなことを行うため、上記シフトレ
ジスタ１３からの１４ビット出力は、サブコードシンク
検出回路２０にも送られる。当該サブコードシンク検出
回路２０では、上記サブコードのＳ₁を検出する。この
サブコードシンク検出回路２０からの検出出力は、上記
Ｓ₁に続く２バイト分のみ“Ｈ”となるようなものであ
る。換言すれば、この２バイトは、上記メインデータの
Ｌ６ｎ，ＡとＬ６ｎ，Ｂに相当するものである。したが
って、このサブコードシンク検出回路２０の検出出力が
上記ＲＡＭ１５に送られることで、当該ＲＡＭ１５に該
検出出力と同時に供給されてくる上記Ｌ６ｎ，ＡとＬ６
ｎ，Ｂの８ビットの上位側に１ビット付加されて９ビッ
トとされ、この９ビットの最上位ビットに“１”が立て
られるようになる。このため、このＲＡＭ１５は、少な
くとも処理単位が９ビットのＲＡＭを用いるようにす
る。

【００２７】また、上記サブコードシンク検出回路２０
は、例えば上記Ｓ₁の検出エラーが発生した場合の対策
を行うための回路をも有している。すなわち、当該サブ
コードシンク検出回路２０は、上記Ｓ₀の検出をも行っ
ており、この時上記Ｓ₁の検出エラーが発生したなら
ば、先に検出している上記Ｓ₀の後の次のサブコードバ
イト（すなわち上記Ｓ₁を有するサブコードバイト）が
来た時に、上述した検出出力に相当する“Ｈ”を出力す
るようになっている。更に、Ｓ₀とＳ₁の両方がエラー
となったときには、このエラー発生以前の出力すなわち
前のフレームで検出されたＳ₀又はＳ₁に基づくタイミ
ングから１３．３ｍｓ（１フレーム）後に補間出力（上
記検出出力に相当する“Ｈ”）を出すよになっている。

【００２８】ここで、上記１３．３ｍｓ毎に一度来る上
記Ｌ６ｎの場合、上記９ビットＲＡＭ１５に供給される
データには、最上位に“１”が立っていることになる
が、本実施例のＲＡＭ１５においては、この単位で従来
同様のＣＩＲＣの復号化処理を行うようるしている。す
なわち、上記９ビット単位でインターリーブを元に戻す
処理を行うようにしている。このＲＡＭ１５の出力が上
記誤り検出・訂正回路１６と補間回路１７とを介して上
記バッファ１８に送られる。

【００２９】更に、本実施例の上記バッファ１８には、
シンクビット検出回路１８ａが配されている。このシン
クビット検出回路１８ａは、上記ＲＡＭ１５の出力の最
上位ビット（シンクビット）に“１”が立っていたなら
ば、上記メインデータの２バイトのＬ６ｎ，ＡとＬ６
ｎ，Ｂすなわち図４のＬ，Ｒチャンネル切換用のクロッ
クＬＲＣＫの一周期にわたって“Ｈ”を出力するロジッ
クからなるものである。このため、このシンクビット検
出回路１８ａの出力が上記サブコードの同期信号出力
（図４のＳＢＳＹ）として用いられるようになる。

【００３０】したがって、上記バッファ１８において
は、上記水晶系クロックに基づいてメインデータの読み
出しを行うと共に、図４に示した上記サブコードの同期
信号出力ＳＢＳＹを受けて、シフトクロックを上げるよ
うにして、上記ＣＲＣチェック回路２２からのサブコー
ドのデータを読み出すようにすることで、上記サブコー
ドの前記Ｑのデータ（ＳＵＢＱ）や、当該ＳＵＢＱをＣ
ＲＣしたデータ（ＣＲＣＦ）等を読み取ることができる
ようになる。上記サブコード同期信号出力ＳＢＳＹは端
子３から出力され、サブコードのＱのデータＳＵＢＱは
端子４から、メインデータは端子６から出力される。

【００３１】また、水晶系タイミング発生回路１９から
は、上記Ｌ，Ｒチャンネル切換用のクロックＬＲＣＫが
端子７を介して出力され、システムクロックＳＣＫが端
子８を介して出力されるようにもなっている。

【００３２】なお、上記図４は、本実施例装置の各部の
信号波形を示すものであり、通常は、上記ＬＲＣＫとＳ
ＣＫに同期してメインデータが出力されている。また、
サブコード同期信号出力ＳＢＳＹは、例えば上記ＬＲＣ
Ｋに同期して出力され、上記Ｓ₁のあるＥＦＭフレーム
の先頭のＬ６ｎのデータが出力される時、Ｌ６ｎ，Ｒ６
ｎの上記ＬＲＣＫの一周期にわたり出力される。また、
上記ＳＵＢＱやＣＲＣＦは、端子５から供給される外部
からのクロックＳＱＣＫによって読み込まれている。

【００３３】上述したように、本実施例においては、サ
ブコードのＳ₁又はＳ₀に続く特定のメインデータの２
バイトのそれぞれ最上位に１ビット分付加してこのビッ
トに“１”を立て、これを９ビットＲＡＭ１５に書込／
読出してインターリーブを解いた後、この最上位の
“１”を検出してこれに基づいてサブコードの同期信号
出力ＳＢＳＹを得るようにしているため、メインデータ
とサブコードとを同期させることができるようになって
いる。また、バッファ１８は水晶系クロックに基づいて
動作しているため、上記メインデータとサブコードと
は、この水晶系クロックに同期したものとなっている。
このようなことから、サブコードのタイミングで上記メ
インデータを区切るようにした場合に、ジッタが存在し
ても、メインデータがオーバーラップしたり、壊れてし
まったりすることがない。すなわち、このサブコードの
タイミングでメインデータを区切った場合でも、再現性
のある区切りのポイントを得ることができる。また、例
えば、読取エラーやピックアップのフォーカスはずれ等
によってデータが得られなくなる場合に対して、上記Ｒ
ＡＭに記録されたデータを倍速でバースト的に読み出す
ようにして補償するようなシステムにおいても、メイン
データが無くなったりオーバーラップしたりするような
ことはない。更に、メインデータと補助情報の読み取り
は見かけ上従来と同様にすることができる。このような
ことから、例えば、再生時に再生装置に振動が加わった
場合でも、例えば音とび等が起こることがなく、耐震性
の高い再生装置を得ることができるようになる。

【００３４】本実施例では、上述したように補助情報と
してのサブコードの例えばＳ₁が存在するＥＦＭフレー
ムの先頭サンプル値（メインデータ）のＬ６ｎの出力時
に、サブコード同期信号を出力するようにした例につい
て述べているが、このサブコードのＳ₁や先頭サンプル
値のＬ６ｎは、他のものであってもよく、再現性のある
ものであればよい。

【００３５】また、上述の実施例では、メインデータの
最上位ビット（Ｌ６ｎ）をサブコード同期信号出力用の
フラグとして用いる例を示したが、その他、例えば、上
記ＲＡＭ１５の読み出し制御時において、上記補間回路
１７での補間の際の補間ポインタのバイトを用いること
も考えられる。すなわち、この補間回路１７において
は、サンプル値が補間値であることを示す補間ポインタ
があり、これは通常８ビットの内１ビットしか使用され
ていないものである。このため、この使用されていない
７ビットの内の１ビットを上記サブコード同期信号出力
用フラグとして用いることができる。

【００３６】更に、サブコードとこのサブコード同期信
号出力とを従来と同じタイミングで出力するようなモー
ドと、本実施例のようなタイミングで出力するモードと
を切換可能に構成することも可能である。

【００３７】

【発明の効果】上述のように、本発明のデータ復号装置
においては、補助情報の検出出力に応じてメインデータ
に特定のマークを付加した後、ＲＡＭを用いて復号化す
ると共に、この特定のマークの検出タイミングと外部ク
ロックとに基づいて補助情報の同期信号出力を得るよう
にしているため、補助情報とメインデータとが同期して
得られるようになり、例えば、補助情報のタイミングで
上記メインデータを区切るようにした場合に、ジッタが
存在しても再現性のある区切りのポイントを得ることが
でき、メインデータがオーバーラップしたり、壊れてし
まったりすることがない。また、例えば、読取エラーや
ピックアップのフォーカスはずれ等によってデータが得
られなくなる場合にたいして、上記ＲＡＭに記録された
データを倍速でバースト的に読み出すようにして補償す
るようなシステムにおいても、メインデータが無くなっ
たりオーバーラップしたりするようなことはない。更
に、メインデータと補助情報の読み取りは見かけ上従来
と同様にすることができる。このようなことから、例え
ば、再生時に再生装置に振動が加わった場合等には、デ
ータのつなぎ不良になり、例えば音とび等が起こること
がなく、耐震性の高いデータ復号装置を得ることができ
るようになる。

【図面の簡単な説明】

【図１】本発明実施例のデータ復号装置の概略構成のブ
ロック図である。

【図２】ＣＩＲＣを説明するための図である。

【図３】ＥＦＭフレームを示す図である。

【図４】本実施例装置の各部の信号波形を示す波形図で
ある。

【図５】ＣＤ信号フォーマットを示す図である。

【図６】サブコードフレームを示す図である。

【図７】サブコードの内容を説明するための図である。

【図８】Ｑチャンネルのフレーム構造を示す図である。

【図９】７２ビットデータフォーマットを示す図であ
る。

【符号の説明】

１１・・・・ラッチ回路１２・・・・エッジ検出回路１３・・・・シフトレジスタ１４・・・・ＥＦＭ復調回路１５・・・・ＲＡＭ１６・・・・誤り検出・訂正回路１７・・・・補間回路１８・・・・バッファ１８ａ・・・シンクビット検出回路１９・・・・水晶系タイミング発生回路２０・・・・サブコードシンク検出回路２１・・・・サブコード復調回路２２・・・・ＣＲＣチェック回路２３・・・・ＰＬＬ系タイミング発生回路２４・・・・ＲＡＭアドレス発生回路３０・・・・位相検出回路

Claims

(57)【特許請求の範囲】

【請求項１】メインデータ及び当該メインデータの時
間情報を含む補助情報が記録されるディスクから、上記
メインデータ及び上記補助情報を復号するデータ復号装
置において、上記ディスクから再生された再生信号からクロックを検
出するクロック検出手段と、上記再生信号から上記メインデータ及び上記補助信号を
復号する復号手段と、上記再生信号から上記補助情報の同期信号を検出する同
期信号検出手段と、上記同期信号検出手段により検出された同期信号に対応
する特定マークを上記復号手段により復号されたメイン
データに付加する付加手段と、上記付加手段により上記特定マークが付加されたメイン
データを、上記クロックに基づいて記憶手段に書き込み
／記憶手段から読み出す書込／読出手段と、上記書込／読出手段により読み出されるメインデータか
ら、外部クロックに同期して上記特定マークを検出する
特定マーク検出手段と、上記外部クロックに同期して上記メインデータを出力す
ると共に、上記特定マークの検出に同期して上記補助情
報を出力する同期出力手段とを有することを特徴とする
データ復号装置。
【請求項２】上記特定マークとして、上記メインデー
タの最上位ビットを用いることを特徴とする請求項１記
載のデータ復号装置。
【請求項３】上記特定マークとして、上記メインデー
タを補間する際の補間ポインタの内の使用されていない
ビットを用いることを特徴とする請求項１記載のデータ
復号装置。