JP3301910B2 - デジタルデータのエンコード回路 - Google Patents
デジタルデータのエンコード回路Info
- Publication number
- JP3301910B2 JP3301910B2 JP05302996A JP5302996A JP3301910B2 JP 3301910 B2 JP3301910 B2 JP 3301910B2 JP 05302996 A JP05302996 A JP 05302996A JP 5302996 A JP5302996 A JP 5302996A JP 3301910 B2 JP3301910 B2 JP 3301910B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital data
- efm
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＤ(Mini Disk)やＣ
Ｄ(Compact Disk)等の記録媒体に対してデジタルデータ
を書き込む際、デジタルデータを所定の方式に応じて変
調するエンコード回路に関する。
Ｄ(Compact Disk)等の記録媒体に対してデジタルデータ
を書き込む際、デジタルデータを所定の方式に応じて変
調するエンコード回路に関する。
【０００２】
【従来の技術】音声情報などのデジタルデータが記録さ
れたディスクを再生するプレーヤでは、ディスクに生じ
る傷や装置の機械的な不具合によって符号誤りが発生す
る場合がある。このため、デジタルデータには、再生時
に符号誤りの訂正を可能にするためのパリティデータが
予め付加される。このパリティデータによる符号誤りの
訂正処理としては、ＭＤプレーヤやＣＤプレーヤの場
合、リードソロモン符号を用いたＣＩＲＣ(Cross-Inter
leave Reed-Solomon Code)方式が用いられる。
れたディスクを再生するプレーヤでは、ディスクに生じ
る傷や装置の機械的な不具合によって符号誤りが発生す
る場合がある。このため、デジタルデータには、再生時
に符号誤りの訂正を可能にするためのパリティデータが
予め付加される。このパリティデータによる符号誤りの
訂正処理としては、ＭＤプレーヤやＣＤプレーヤの場
合、リードソロモン符号を用いたＣＩＲＣ(Cross-Inter
leave Reed-Solomon Code)方式が用いられる。
【０００３】ＣＩＲＣ方式では、ディスクにデータを記
録する際、１６ビットで構成される音声データが２分割
されて８ビットのシンボルデータが生成される。このシ
ンボルデータは、左右の各チャンネルの音声データ各々
６個から生成される合計２４個が１つのデータ群として
取り扱われる。即ち、図４に示すように、１６ビットの
音声データが左（Ｌ）チャンネル及び右（Ｒ）チャンネ
ルともに６個単位で１フレームが構成されており、各音
声データが２分割されて８ビットのシンボルデータが１
フレームで２４個生成される。この１フレームのシンボ
ルデータに対しては、ＣＩＲＣ符号化処理により、リー
ドソロモン符号法に基づくＣ１符号及びＣ２符号からな
る８ビットのパリティデータがそれぞれ４個ずつ付加さ
れる。これにより、シンボルデータは、１フレームで合
計３２個となる。パリティデータが付加されて１フレー
ムが３２個となったシンボルデータは、ＥＦＭ(Eight t
oFourteen Modulation)変調によってそれぞれ８ビット
から１４ビットのエンコードデータに変換される。そし
て、１４ビットのエンコードデータが３ビットのＤＳＶ
(Digial Sum Variation)調整データを挟んでシリアルに
配列される。このとき、１フレームの先頭には、各シン
ボルデータと同様にＥＦＭ変調された１４ビットのサブ
コードデータと、２４ビットの同期データとがそれぞれ
ＤＳＶ調整データを挟んで付加される。これにより、図
４に示すように、３２個のエンコードデータがサブコー
ドデータ及び同期データと共に配列された、１フレーム
が５８８ビットで表されるＥＦＭデータが生成される。
録する際、１６ビットで構成される音声データが２分割
されて８ビットのシンボルデータが生成される。このシ
ンボルデータは、左右の各チャンネルの音声データ各々
６個から生成される合計２４個が１つのデータ群として
取り扱われる。即ち、図４に示すように、１６ビットの
音声データが左（Ｌ）チャンネル及び右（Ｒ）チャンネ
ルともに６個単位で１フレームが構成されており、各音
声データが２分割されて８ビットのシンボルデータが１
フレームで２４個生成される。この１フレームのシンボ
ルデータに対しては、ＣＩＲＣ符号化処理により、リー
ドソロモン符号法に基づくＣ１符号及びＣ２符号からな
る８ビットのパリティデータがそれぞれ４個ずつ付加さ
れる。これにより、シンボルデータは、１フレームで合
計３２個となる。パリティデータが付加されて１フレー
ムが３２個となったシンボルデータは、ＥＦＭ(Eight t
oFourteen Modulation)変調によってそれぞれ８ビット
から１４ビットのエンコードデータに変換される。そし
て、１４ビットのエンコードデータが３ビットのＤＳＶ
(Digial Sum Variation)調整データを挟んでシリアルに
配列される。このとき、１フレームの先頭には、各シン
ボルデータと同様にＥＦＭ変調された１４ビットのサブ
コードデータと、２４ビットの同期データとがそれぞれ
ＤＳＶ調整データを挟んで付加される。これにより、図
４に示すように、３２個のエンコードデータがサブコー
ドデータ及び同期データと共に配列された、１フレーム
が５８８ビットで表されるＥＦＭデータが生成される。
【０００４】このようなＥＦＭデータは、の内容が
「１」のときに極性を反転し、「０」のときに極性を維
持するＥＦＭ信号として１フレーム毎に連続してディス
クに書き込まれる。即ち、図５に示すように、ＥＦＭデ
ータのデータ配列に応じてハイレベルまたはローレベル
となる２値のＥＦＭ信号が生成され、このＥＦＭ信号の
レベルの変化がディスクの記録トラック上に一定の線速
度で配列されることになる。
「１」のときに極性を反転し、「０」のときに極性を維
持するＥＦＭ信号として１フレーム毎に連続してディス
クに書き込まれる。即ち、図５に示すように、ＥＦＭデ
ータのデータ配列に応じてハイレベルまたはローレベル
となる２値のＥＦＭ信号が生成され、このＥＦＭ信号の
レベルの変化がディスクの記録トラック上に一定の線速
度で配列されることになる。
【０００５】一方、ＥＦＭ信号が記録されたディスクか
らデータを読み出して音声データを再生する際には、書
き込み時とは逆の処理が施される。即ち、読み出したＥ
ＦＭ信号に対してＥＦＭ復調を施して３２個のシンボル
データを生成し、この３２個のシンボルデータに対して
Ｃ１符号及びＣ２符号に基づくデコード処理を施すこと
により２４個のシンボルデータを生成する。このデコー
ド処理では、ディスクから読み出されるデータに符号誤
りが発生した場合、その符号誤りが訂正される。そし
て、２４個のシンボルデータを２個ずつ組み合わせるこ
とにより、１２個の音声データを生成する。このように
復元された音声データは、左右の各チャンネル毎にＤ／
Ａ変換され、オーディオ信号としてオーディオアンプへ
送られる。
らデータを読み出して音声データを再生する際には、書
き込み時とは逆の処理が施される。即ち、読み出したＥ
ＦＭ信号に対してＥＦＭ復調を施して３２個のシンボル
データを生成し、この３２個のシンボルデータに対して
Ｃ１符号及びＣ２符号に基づくデコード処理を施すこと
により２４個のシンボルデータを生成する。このデコー
ド処理では、ディスクから読み出されるデータに符号誤
りが発生した場合、その符号誤りが訂正される。そし
て、２４個のシンボルデータを２個ずつ組み合わせるこ
とにより、１２個の音声データを生成する。このように
復元された音声データは、左右の各チャンネル毎にＤ／
Ａ変換され、オーディオ信号としてオーディオアンプへ
送られる。
【０００６】
【発明が解決しようとする課題】ＥＦＭ変調によって生
成されるＥＦＭデータは、シンボルデータ部分で同期デ
ータと類似した配列が発生しないようにすると共に、Ｅ
ＦＭ信号の周期が極端に長くなるのを防止するため、デ
ータの配列を「０」の連続配列数が２〜１０個の範囲と
なるようにしている。即ち、８ビットのシンボルデータ
を１４ビットに変換する際には、「１」が少なくとも２
個の「０」を挟んで隣り合うようにすると共に、「０」
が１１個以上連続しないようにして変換データを設定し
ている。
成されるＥＦＭデータは、シンボルデータ部分で同期デ
ータと類似した配列が発生しないようにすると共に、Ｅ
ＦＭ信号の周期が極端に長くなるのを防止するため、デ
ータの配列を「０」の連続配列数が２〜１０個の範囲と
なるようにしている。即ち、８ビットのシンボルデータ
を１４ビットに変換する際には、「１」が少なくとも２
個の「０」を挟んで隣り合うようにすると共に、「０」
が１１個以上連続しないようにして変換データを設定し
ている。
【０００７】また、ＤＳＶ調整データは、ディスクに書
き込まれるＥＦＭ信号のＤＣレベルの平均値を中間値に
近付けるようにするためのものであり、前後のデータの
関係から最もバランスのよい値が選ばれる。但し、この
ＤＳＶ調整データについても、上述のデータ配列の規則
を満たす必要があり、直前または直後のデータの状態に
よって特定される場合もある。例えば、１つ前のデータ
の終わりが「１」であり、次のデータの始まりが「１」
である場合には、ＤＳＶ調整データは「０００」以外に
設定できない。
き込まれるＥＦＭ信号のＤＣレベルの平均値を中間値に
近付けるようにするためのものであり、前後のデータの
関係から最もバランスのよい値が選ばれる。但し、この
ＤＳＶ調整データについても、上述のデータ配列の規則
を満たす必要があり、直前または直後のデータの状態に
よって特定される場合もある。例えば、１つ前のデータ
の終わりが「１」であり、次のデータの始まりが「１」
である場合には、ＤＳＶ調整データは「０００」以外に
設定できない。
【０００８】このようなＤＳＶ調整データの設定におい
ては、ＥＦＭ信号によってアップダウンカウンタをカウ
ント動作させ、そのカウント値を所定の基準値に近付け
るようにして値が選択される。しかしながら、音声デー
タが連続して特定の値に偏っている場合、ＥＦＭデータ
にも偏りが生じ、その結果、ＤＳＶ調整データによる調
整を行っているにも拘わらず、ＥＦＭ信号のＤＣレベル
の平均値が中間値から大きくずれることがある。このよ
うな平均値のずれが続くと、ＤＳＶ調整データの内容を
決定するためのアップダウンカウンタのカウント値も基
準値に対して大きくずれることになるため、再び基準値
に近付くまでに長い時間を要する。これにより、ＥＦＭ
信号のＤＣレベルの平均値が不安定となる。
ては、ＥＦＭ信号によってアップダウンカウンタをカウ
ント動作させ、そのカウント値を所定の基準値に近付け
るようにして値が選択される。しかしながら、音声デー
タが連続して特定の値に偏っている場合、ＥＦＭデータ
にも偏りが生じ、その結果、ＤＳＶ調整データによる調
整を行っているにも拘わらず、ＥＦＭ信号のＤＣレベル
の平均値が中間値から大きくずれることがある。このよ
うな平均値のずれが続くと、ＤＳＶ調整データの内容を
決定するためのアップダウンカウンタのカウント値も基
準値に対して大きくずれることになるため、再び基準値
に近付くまでに長い時間を要する。これにより、ＥＦＭ
信号のＤＣレベルの平均値が不安定となる。
【０００９】ＥＦＭ信号は、プレーヤ側でディスクから
読み出される際、位相ロックループの基準信号に用いら
れるため、ＤＣレベルの平均値の変動が大きくなると、
位相ロックループのジッタ成分が大きくなり、動作が不
安定になるという問題が生じる。そこで本発明は、ＥＦ
Ｍ信号のＤＣレベルの平均値を一定に保つようにすると
共に、特殊な動作状態が続いた場合には、短時間で正常
な動作状態に回復させるようにすることを目的とする。
読み出される際、位相ロックループの基準信号に用いら
れるため、ＤＣレベルの平均値の変動が大きくなると、
位相ロックループのジッタ成分が大きくなり、動作が不
安定になるという問題が生じる。そこで本発明は、ＥＦ
Ｍ信号のＤＣレベルの平均値を一定に保つようにすると
共に、特殊な動作状態が続いた場合には、短時間で正常
な動作状態に回復させるようにすることを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、連続して入力される一定のビット長を有する第１の
デジタルデータを変調処理して第２のデジタルデータを
生成し、第２のデジタルデータを連続して出力するエン
コード回路であって、上記第１のデジタルデータを１デ
ータ毎に変調処理して所定のフォーマットに従う第２の
デジタルデータを生成する変調回路と、上記第２のデジ
タルデータを取り込み、一定のビット長を有する調整デ
ータを挟んでシリアルに出力する出力回路と、を備え、
上記出力回路は、出力信号の状態に応じてカウントアッ
プまたはカウントダウンを繰り返すと共にカウント値が
任意の範囲に制限されるアップダウンカウンタを含み、
そのカウント値に応じて上記調整データの内容を決定す
ることにある。
解決するために成されたもので、その特徴とするところ
は、連続して入力される一定のビット長を有する第１の
デジタルデータを変調処理して第２のデジタルデータを
生成し、第２のデジタルデータを連続して出力するエン
コード回路であって、上記第１のデジタルデータを１デ
ータ毎に変調処理して所定のフォーマットに従う第２の
デジタルデータを生成する変調回路と、上記第２のデジ
タルデータを取り込み、一定のビット長を有する調整デ
ータを挟んでシリアルに出力する出力回路と、を備え、
上記出力回路は、出力信号の状態に応じてカウントアッ
プまたはカウントダウンを繰り返すと共にカウント値が
任意の範囲に制限されるアップダウンカウンタを含み、
そのカウント値に応じて上記調整データの内容を決定す
ることにある。
【００１１】以上の構成により、変調回路で特殊な動作
状態が続いて出力回路のアップダウンカウンタのカウン
ト値が制限範囲を越えたときには、アップダウンカウン
タの動作が停止する。従って、出力信号の偏りが継続的
に発生するような場合には、特定の期間の出力信号が無
視されて調整データの内容が決定されるため、出力信号
が偏りの無い状態に戻ったときには、出力回路の動作が
短期間で最適な状態となる。
状態が続いて出力回路のアップダウンカウンタのカウン
ト値が制限範囲を越えたときには、アップダウンカウン
タの動作が停止する。従って、出力信号の偏りが継続的
に発生するような場合には、特定の期間の出力信号が無
視されて調整データの内容が決定されるため、出力信号
が偏りの無い状態に戻ったときには、出力回路の動作が
短期間で最適な状態となる。
【００１２】
【発明の実施の形態】図１は、本発明のデジタルデータ
のエンコード回路の構成を示すブロック図である。エン
コード回路は、シンボル生成回路１、パリティデータ付
加回路２、ＥＦＭ変調回路３及び出力回路４により構成
される。シンボル生成回路１は、左右のチャンネルが交
互に入力される１６ビット構成の音声データをそれぞれ
２分割して８ビット構成のシンボルデータを生成し、こ
のシンボルデータを所定の順序で連続して出力する。こ
のシンボル生成回路１は、シリアルに転送される音声デ
ータを転送クロックに同期して順次取り込み、同一の周
期でシンボルデータをシリアルに出力する。パリティデ
ータ付加回路２は、シンボル生成回路１から連続して入
力されるシンボルデータを所定の規則で並び替え、リー
ドソロモン符号法に基づいて生成されるパリティデータ
を付加して１フレーム単位でＥＦＭ変調回路３へ供給す
る。このパリティデータ付加回路２では、例えば、連続
して入力されるシンボルデータが選択的に遅延されて並
び替えられ、２４個のシンボルデータに対して４つのＣ
２符号からなるパリティデータが付加される。このパリ
ティデータは、シンボルデータと同じ８ビット構成であ
り、シンボルデータと同様に扱われる。さらに、シンボ
ルデータが選択的に遅延されて並び替えられ、４個のパ
リティデータ（Ｃ２符号）を含む２８個のシンボルデー
タに対して４つのＣ１符号からなるパリティデータが付
加される。これにより、８個のパリティデータを含む３
２個のシンボルデータが１つの単位、即ち、１フレーム
としてＥＦＭ変調回路３に供給される。
のエンコード回路の構成を示すブロック図である。エン
コード回路は、シンボル生成回路１、パリティデータ付
加回路２、ＥＦＭ変調回路３及び出力回路４により構成
される。シンボル生成回路１は、左右のチャンネルが交
互に入力される１６ビット構成の音声データをそれぞれ
２分割して８ビット構成のシンボルデータを生成し、こ
のシンボルデータを所定の順序で連続して出力する。こ
のシンボル生成回路１は、シリアルに転送される音声デ
ータを転送クロックに同期して順次取り込み、同一の周
期でシンボルデータをシリアルに出力する。パリティデ
ータ付加回路２は、シンボル生成回路１から連続して入
力されるシンボルデータを所定の規則で並び替え、リー
ドソロモン符号法に基づいて生成されるパリティデータ
を付加して１フレーム単位でＥＦＭ変調回路３へ供給す
る。このパリティデータ付加回路２では、例えば、連続
して入力されるシンボルデータが選択的に遅延されて並
び替えられ、２４個のシンボルデータに対して４つのＣ
２符号からなるパリティデータが付加される。このパリ
ティデータは、シンボルデータと同じ８ビット構成であ
り、シンボルデータと同様に扱われる。さらに、シンボ
ルデータが選択的に遅延されて並び替えられ、４個のパ
リティデータ（Ｃ２符号）を含む２８個のシンボルデー
タに対して４つのＣ１符号からなるパリティデータが付
加される。これにより、８個のパリティデータを含む３
２個のシンボルデータが１つの単位、即ち、１フレーム
としてＥＦＭ変調回路３に供給される。
【００１３】ＥＦＭ変調回路３は、パリティデータ付加
回路２から１フレーム毎に入力されるシンボルデータを
それぞれ１４ビットのエンコードデータに変換し、出力
回路４へ供給する。このＥＦＭ変調回路３でのＥＦＭ変
調処理は、出力回路４で付加される同期データに類似し
たパターンが同期データ以外に生じないようにするため
のものであり、ＥＦＭデータの各ビットの配列が所定の
規則を満たすように変換される。即ち、「０」の連続数
を２〜１０個とするデータ配列を有する１４ビットのデ
ータを８ビットのデータに１対１で対応付けるようにし
て変換テーブルを設定し、８ビットで表される２５６種
類のシンボルデータに応答して１４ビットのエンコード
データを得られるように構成される。尚、このＥＦＭ変
調回路３は、後述するサブコードデータに対しても同様
の処理を施して１４ビットに変換する。出力回路４は、
ＥＦＭ変調回路３から１フレーム（３２個）毎に入力さ
れるエンコードデータに２４ビットの同期データ及び１
４ビットのサブコードデータを付加し、各データの間に
３ビットのＤＳＶ調整データを挟んでＥＦＭデータとし
てシリアルに出力する。ここで、同期データは、再生側
でディスクからＥＦＭ信号を読み出すときに１フレーム
の先頭位置を検出するためのものであり、所定のデータ
配列を有する固定パターンとして与えられる。また、サ
ブコードデータは、音声データの時間情報等を表すもの
であり、本来８ビットのデータがシンボルデータと同様
に、ＥＦＭ変調回路３によって１４ビットに変換されて
与えられる。そして、ＤＳＶ調整データは、ＥＦＭ信号
を継続的にモニタし、そのモニタ状態と次のフレームの
ＥＦＭデータの状態とに応じて、ＥＦＭ信号のＤＣレベ
ルの平均値を所定の基準値に近付けるのに最適な値が選
択される。即ち、ＥＦＭ信号がハイレベルのときに１ク
ロックずつカウントアップし、ロウレベルのときに１ク
ロックずつカウントダウンするアップダウンカウンタを
用い、そのアップダウンカウンタのカウント値が所定の
基準値に近付くようにＤＳＶ調整データが選択される。
このとき、アップダウンカウンタについては、カウント
値が基準値から大きくずれることがないように動作範囲
が制限される。この動作範囲は、ＤＳＶ調整の条件設定
によって任意に設定される。尚、実際のＤＳＶ調整デー
タについては、ＤＳＶ調整データを含むＥＦＭデータ
で、各ビットのデータ配列における「０」の連続数を２
〜１０としなければならないため、「０００」、「１０
０」、「０１０」、「００１」の１つが選択されて設定
される。
回路２から１フレーム毎に入力されるシンボルデータを
それぞれ１４ビットのエンコードデータに変換し、出力
回路４へ供給する。このＥＦＭ変調回路３でのＥＦＭ変
調処理は、出力回路４で付加される同期データに類似し
たパターンが同期データ以外に生じないようにするため
のものであり、ＥＦＭデータの各ビットの配列が所定の
規則を満たすように変換される。即ち、「０」の連続数
を２〜１０個とするデータ配列を有する１４ビットのデ
ータを８ビットのデータに１対１で対応付けるようにし
て変換テーブルを設定し、８ビットで表される２５６種
類のシンボルデータに応答して１４ビットのエンコード
データを得られるように構成される。尚、このＥＦＭ変
調回路３は、後述するサブコードデータに対しても同様
の処理を施して１４ビットに変換する。出力回路４は、
ＥＦＭ変調回路３から１フレーム（３２個）毎に入力さ
れるエンコードデータに２４ビットの同期データ及び１
４ビットのサブコードデータを付加し、各データの間に
３ビットのＤＳＶ調整データを挟んでＥＦＭデータとし
てシリアルに出力する。ここで、同期データは、再生側
でディスクからＥＦＭ信号を読み出すときに１フレーム
の先頭位置を検出するためのものであり、所定のデータ
配列を有する固定パターンとして与えられる。また、サ
ブコードデータは、音声データの時間情報等を表すもの
であり、本来８ビットのデータがシンボルデータと同様
に、ＥＦＭ変調回路３によって１４ビットに変換されて
与えられる。そして、ＤＳＶ調整データは、ＥＦＭ信号
を継続的にモニタし、そのモニタ状態と次のフレームの
ＥＦＭデータの状態とに応じて、ＥＦＭ信号のＤＣレベ
ルの平均値を所定の基準値に近付けるのに最適な値が選
択される。即ち、ＥＦＭ信号がハイレベルのときに１ク
ロックずつカウントアップし、ロウレベルのときに１ク
ロックずつカウントダウンするアップダウンカウンタを
用い、そのアップダウンカウンタのカウント値が所定の
基準値に近付くようにＤＳＶ調整データが選択される。
このとき、アップダウンカウンタについては、カウント
値が基準値から大きくずれることがないように動作範囲
が制限される。この動作範囲は、ＤＳＶ調整の条件設定
によって任意に設定される。尚、実際のＤＳＶ調整デー
タについては、ＤＳＶ調整データを含むＥＦＭデータ
で、各ビットのデータ配列における「０」の連続数を２
〜１０としなければならないため、「０００」、「１０
０」、「０１０」、「００１」の１つが選択されて設定
される。
【００１４】そして、出力回路４から出力されるＥＦＭ
データは、「１」で極性を反転させ、「０」で極性を維
持するＥＦＭ信号に変換され、そのＥＦＭ信号のレベル
の変化がディスクに記録される。図２は、ＤＳＶ調整デ
ータの生成部の構成の一例を示すブロック図である。
尚、この生成部は、出力回路４に含まれるものである。
データは、「１」で極性を反転させ、「０」で極性を維
持するＥＦＭ信号に変換され、そのＥＦＭ信号のレベル
の変化がディスクに記録される。図２は、ＤＳＶ調整デ
ータの生成部の構成の一例を示すブロック図である。
尚、この生成部は、出力回路４に含まれるものである。
【００１５】ＤＳＶ調整データの生成部は、アップダウ
ンカウンタ１１、ＤＳＶ判定部１２、調整データ生成部
１３及びＮＡＮＤゲート１４ａ、１４ｂより構成され
る。アップダウンカウンタ１１は、一対のＮＡＮＤゲー
ト１４ａ、１４ｂの出力に応答してアップカウントまた
はダウンカウントされ、カウント値をＤＳＶ判定部１２
へ供給する。ＤＳＶ判定部１２は、アップダウンカウン
タ１１のカウント値が基準値より大きいときには、ＥＦ
Ｍ信号のＤＣレベルの平均値を引き下げるように指示す
る信号［Ｓ−］を発生し、逆に、小さいときには、ＥＦ
Ｍ信号の平均値を引き上げるように指示する信号［Ｓ
＋］を発生する。これらの信号［Ｓ−］、［Ｓ＋］は、
調整データ生成部１３に供給される。また、ＤＳＶ判定
部１２は、アップダウンカウンタ１１のカウント値がＤ
ＳＶ調整の条件設定に応じて任意に設定される上限値ま
たは下限値に達すると、アップダウンカウンタのカウン
ト動作を停止させる信号［Ｌ＋］または［Ｌ−］を発生
する。これらの信号［Ｌ＋］、［Ｌ−］は、一対のＮＡ
ＮＤゲート１４ａ、１４ｂの入力に供給される。調整デ
ータ生成部１３は、ＤＳＶ判定部１２からの信号［Ｓ
−］あるいは［Ｓ＋］に応答し、次のＥＦＭデータの内
容に応じたＤＳＶ調整データを生成する。３ビットのＤ
ＳＶ調整データは、上述のデータ配列の規則により、
「０００」、「１００」、「０１０」、「００１」の４
種類であり、この内、前後のＥＦＭデータの内容によっ
て付加できないものが除かれた中から最適なものが選択
される。このＤＳＶ調整データの選択では、信号［Ｓ
−］に対して次のＥＦＭデータがＥＦＭ信号のＤＣレベ
ルの平均値を引き上げるようにするものが選択され、信
号［Ｓ＋］に対して次のＥＦＭデータがＥＦＭ信号のＤ
Ｃレベルの平均値を引き上げるようにするものが選択さ
れる。
ンカウンタ１１、ＤＳＶ判定部１２、調整データ生成部
１３及びＮＡＮＤゲート１４ａ、１４ｂより構成され
る。アップダウンカウンタ１１は、一対のＮＡＮＤゲー
ト１４ａ、１４ｂの出力に応答してアップカウントまた
はダウンカウントされ、カウント値をＤＳＶ判定部１２
へ供給する。ＤＳＶ判定部１２は、アップダウンカウン
タ１１のカウント値が基準値より大きいときには、ＥＦ
Ｍ信号のＤＣレベルの平均値を引き下げるように指示す
る信号［Ｓ−］を発生し、逆に、小さいときには、ＥＦ
Ｍ信号の平均値を引き上げるように指示する信号［Ｓ
＋］を発生する。これらの信号［Ｓ−］、［Ｓ＋］は、
調整データ生成部１３に供給される。また、ＤＳＶ判定
部１２は、アップダウンカウンタ１１のカウント値がＤ
ＳＶ調整の条件設定に応じて任意に設定される上限値ま
たは下限値に達すると、アップダウンカウンタのカウン
ト動作を停止させる信号［Ｌ＋］または［Ｌ−］を発生
する。これらの信号［Ｌ＋］、［Ｌ−］は、一対のＮＡ
ＮＤゲート１４ａ、１４ｂの入力に供給される。調整デ
ータ生成部１３は、ＤＳＶ判定部１２からの信号［Ｓ
−］あるいは［Ｓ＋］に応答し、次のＥＦＭデータの内
容に応じたＤＳＶ調整データを生成する。３ビットのＤ
ＳＶ調整データは、上述のデータ配列の規則により、
「０００」、「１００」、「０１０」、「００１」の４
種類であり、この内、前後のＥＦＭデータの内容によっ
て付加できないものが除かれた中から最適なものが選択
される。このＤＳＶ調整データの選択では、信号［Ｓ
−］に対して次のＥＦＭデータがＥＦＭ信号のＤＣレベ
ルの平均値を引き上げるようにするものが選択され、信
号［Ｓ＋］に対して次のＥＦＭデータがＥＦＭ信号のＤ
Ｃレベルの平均値を引き上げるようにするものが選択さ
れる。
【００１６】ＮＡＮＤゲート１４ａは、ＥＦＭ信号の反
転信号とメインクロックとを受けてアップ信号［Ｕ］を
発生し、ＮＡＮＤゲート１４ｂは、ＥＦＭ信号とメイン
クロックとを受けてダウン信号［Ｄ］を発生する。この
アップ信号［Ｕ］及びダウン信号［Ｄ］は、それぞれア
ップダウンカウンタ１１に供給され、アップダウンカウ
ンタ１１をアップカウント及びダウンカウントする。ま
た、ＮＡＮＤゲート１４ａ、１４ｂには、ＤＳＶ判定部
１２からの信号［Ｌ＋］、［Ｌ−］がそれぞれ入力さ
れ、アップダウンカウンタ１１の動作範囲を制限するよ
うに構成される。これにより、ＥＦＭ信号がハイレベル
にあるときには、メインクロックに同期したアップ信号
［Ｕ］によってアップダウンカウンタ１１がアップカウ
ントされ、ＥＦＭ信号がロウレベルにあるときには、メ
インクロックに同期したダウン信号［Ｄ］によってアッ
プダウカウンタ１１がダウンカウントされる。そして、
アップダウンカウンタ１１のカウント値が、ＤＳＶ判定
部１２に設定される上限値あるいは下限値に達すると、
制限信号［Ｌ＋］あるいは［Ｌ−］が立ち下がってＮＡ
ＮＤゲート１４ａからのアップ信号［Ｕ］及びＮＡＮＤ
ゲート１４ｂからのダウン信号［Ｄ］の出力が停止され
る。
転信号とメインクロックとを受けてアップ信号［Ｕ］を
発生し、ＮＡＮＤゲート１４ｂは、ＥＦＭ信号とメイン
クロックとを受けてダウン信号［Ｄ］を発生する。この
アップ信号［Ｕ］及びダウン信号［Ｄ］は、それぞれア
ップダウンカウンタ１１に供給され、アップダウンカウ
ンタ１１をアップカウント及びダウンカウントする。ま
た、ＮＡＮＤゲート１４ａ、１４ｂには、ＤＳＶ判定部
１２からの信号［Ｌ＋］、［Ｌ−］がそれぞれ入力さ
れ、アップダウンカウンタ１１の動作範囲を制限するよ
うに構成される。これにより、ＥＦＭ信号がハイレベル
にあるときには、メインクロックに同期したアップ信号
［Ｕ］によってアップダウンカウンタ１１がアップカウ
ントされ、ＥＦＭ信号がロウレベルにあるときには、メ
インクロックに同期したダウン信号［Ｄ］によってアッ
プダウカウンタ１１がダウンカウントされる。そして、
アップダウンカウンタ１１のカウント値が、ＤＳＶ判定
部１２に設定される上限値あるいは下限値に達すると、
制限信号［Ｌ＋］あるいは［Ｌ−］が立ち下がってＮＡ
ＮＤゲート１４ａからのアップ信号［Ｕ］及びＮＡＮＤ
ゲート１４ｂからのダウン信号［Ｄ］の出力が停止され
る。
【００１７】このＤＳＶ調整データの発生部では、ＥＦ
Ｍ信号の過去の累計値がアップダウンカウンタ１１のカ
ウント値として保持され、その累計値に応じて次のＥＦ
Ｍデータに対する最適なＤＳＶ調整データが生成され
る。そして、ＥＦＭデータの偏りによってＥＦＭ信号の
過去の累計値、即ち、アップダウンカウンタ１１のカウ
ント値が基準値から大きくずれたときには、その値を上
限値あるいは下限値で制限することにより、ＥＦＭ信号
の一部が無視されるようになる。例えば、図３に示すよ
うにＥＦＭデータが与えられたとき、カウント動作の制
限値が基準値に対して±４に設定されているとすれば、
カウント値が基準値より４だけ大きくなったところでア
ップダウンカウンタ１１のカウント動作が停止されてカ
ウント値が固定される。このように、アップダウンカウ
ンタ１１のカウント動作が停止されている間は、ＤＳＶ
長データの発生部ではＥＦＭ信号が無視される。そし
て、ＥＦＭ信号が反転すると、すぐにアップダウンカウ
ンタ１１がダウンカウントされはじめ、カウント値が低
下してカウント動作の制限は解除される。従って、アッ
プダウンカウンタ１１のカウント動作を制限しなかった
場合（図３の破線で示すカウント値の場合）よりも、ア
ップダウンカウンタ１１のカウント値が短い時間で基準
値に近付くようになる。
Ｍ信号の過去の累計値がアップダウンカウンタ１１のカ
ウント値として保持され、その累計値に応じて次のＥＦ
Ｍデータに対する最適なＤＳＶ調整データが生成され
る。そして、ＥＦＭデータの偏りによってＥＦＭ信号の
過去の累計値、即ち、アップダウンカウンタ１１のカウ
ント値が基準値から大きくずれたときには、その値を上
限値あるいは下限値で制限することにより、ＥＦＭ信号
の一部が無視されるようになる。例えば、図３に示すよ
うにＥＦＭデータが与えられたとき、カウント動作の制
限値が基準値に対して±４に設定されているとすれば、
カウント値が基準値より４だけ大きくなったところでア
ップダウンカウンタ１１のカウント動作が停止されてカ
ウント値が固定される。このように、アップダウンカウ
ンタ１１のカウント動作が停止されている間は、ＤＳＶ
長データの発生部ではＥＦＭ信号が無視される。そし
て、ＥＦＭ信号が反転すると、すぐにアップダウンカウ
ンタ１１がダウンカウントされはじめ、カウント値が低
下してカウント動作の制限は解除される。従って、アッ
プダウンカウンタ１１のカウント動作を制限しなかった
場合（図３の破線で示すカウント値の場合）よりも、ア
ップダウンカウンタ１１のカウント値が短い時間で基準
値に近付くようになる。
【００１８】ここで、アップダウンカウンタ１１のカウ
ント動作を制限してＥＦＭ信号の特定期間を無視するよ
うにした場合、アップダウンカウンタ１１のカウント値
によって表されるＥＦＭ信号の過去の累計値は、不正確
なものとなる。しかしながら、ＥＦＭデータに偏りがあ
るときには、ＤＳＶ調整データによって正しい調整を行
うことができないため、ＥＦＭ信号の累計値が不正確で
あっても問題はない。この場合、ＥＦＭデータの偏りが
なくなってアップダウンカウンタ１１がカウント動作を
再開したときに、そのカウント値を短い時間で基準値に
戻すように構成した方が都合がよい。
ント動作を制限してＥＦＭ信号の特定期間を無視するよ
うにした場合、アップダウンカウンタ１１のカウント値
によって表されるＥＦＭ信号の過去の累計値は、不正確
なものとなる。しかしながら、ＥＦＭデータに偏りがあ
るときには、ＤＳＶ調整データによって正しい調整を行
うことができないため、ＥＦＭ信号の累計値が不正確で
あっても問題はない。この場合、ＥＦＭデータの偏りが
なくなってアップダウンカウンタ１１がカウント動作を
再開したときに、そのカウント値を短い時間で基準値に
戻すように構成した方が都合がよい。
【００１９】
【発明の効果】本発明によれば、ＥＦＭデータに偏りが
生じた場合でも、ＥＦＭ信号の一部が無視されるように
なるため、ＤＳＶ調整データの判定で判定基準となるＥ
ＦＭ信号の累計値が基準値から大きくずれることがなく
なる。これにより、ＥＦＭデータの偏りがなくなったと
きには、ＤＳＶ調整データの判定基準となるアップダウ
ンカウンタのカウント値が素早く基準値に近付くように
なり、回路の応答性が向上される。
生じた場合でも、ＥＦＭ信号の一部が無視されるように
なるため、ＤＳＶ調整データの判定で判定基準となるＥ
ＦＭ信号の累計値が基準値から大きくずれることがなく
なる。これにより、ＥＦＭデータの偏りがなくなったと
きには、ＤＳＶ調整データの判定基準となるアップダウ
ンカウンタのカウント値が素早く基準値に近付くように
なり、回路の応答性が向上される。
【図１】本発明のエンコード回路の構成を示すブロック
図である。
図である。
【図２】ＤＳＶ調整データの発生部の構成を示すブロッ
ク図である。
ク図である。
【図３】ＥＦＭデータとアップダウンカウンタのカウン
ト値の関係を示す波形図である。
ト値の関係を示す波形図である。
【図４】音声データからＥＦＭデータが生成されるエン
コード処理の過程のデータのフォーマット図である。
コード処理の過程のデータのフォーマット図である。
【図５】ＥＦＭデータとＥＦＭ信号との関係を示す波形
図である。
図である。
１ シンボル生成回路 ２ パリティデータ付加回路 ３ ＥＦＭ変調回路 ４ 出力回路 １１ アップダウンカウンタ １２ ＤＳＶ判定部 １３ 調整データ発生部 １４ａ、１４ｂ ＮＡＮＤゲート
Claims (2)
- 【請求項１】 連続して入力される一定のビット長を有
する第１のデジタルデータを変調処理して第２のデジタ
ルデータを生成し、第２のデジタルデータを連続して出
力するエンコード回路であって、上記第１のデジタルデ
ータを１データ毎に変調処理して所定のフォーマットに
従う第２のデジタルデータを生成する変調回路と、上記
第２のデジタルデータを取り込み、一定のビット長を有
する調整データを挟んでシリアルに出力する出力回路
と、を備え、上記出力回路は、出力信号の状態に応じて
カウントアップまたはカウントダウンを繰り返すアップ
ダウンカウンタを含み、そのカウント値が基準値に近づ
くように上記調整データの内容を決定すると共に、カウ
ント値が上記アップダウンカウンタの動作範囲よりも狭
く設定される制限範囲を越えたときにカウント動作を停
止することを特徴とするデジタルデータのエンコード回
路。 - 【請求項２】 上記デジタルデータが所定の個数単位で
まとめられた１フレーム毎に、上記第１のデジタルデー
タと同一のビット長を有するパリティデータを付加する
パリティ付加回路をさらに備え、上記パリティデータを
含む１フレーム分の上記第１のデジタルデータを上記変
調回路に供給することを特徴とする請求項１に記載のデ
ジタルデータのエンコード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05302996A JP3301910B2 (ja) | 1996-03-11 | 1996-03-11 | デジタルデータのエンコード回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05302996A JP3301910B2 (ja) | 1996-03-11 | 1996-03-11 | デジタルデータのエンコード回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246980A JPH09246980A (ja) | 1997-09-19 |
| JP3301910B2 true JP3301910B2 (ja) | 2002-07-15 |
Family
ID=12931476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05302996A Expired - Fee Related JP3301910B2 (ja) | 1996-03-11 | 1996-03-11 | デジタルデータのエンコード回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301910B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102565A1 (ja) * | 2003-05-13 | 2004-11-25 | Matsushita Electric Industrial Co., Ltd. | デジタル変調装置およびデジタル変調方法 |
-
1996
- 1996-03-11 JP JP05302996A patent/JP3301910B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09246980A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6963296B2 (en) | Recording method, recording apparatus, transmitting apparatus, reproducing method, reproducing apparatus, receiving apparatus, recording medium, and transmission medium | |
| SK200985A3 (en) | Information signal transmission with error-protection coding | |
| US5537422A (en) | Synchronization signal detector, synchronization signal detecting method and demodulator | |
| JP2000286709A (ja) | 変調方法、変調装置、復調方法、復調装置及び記録媒体 | |
| EP0472415B1 (en) | Error correction encoding apparatus | |
| EP0395125A2 (en) | A PCM recording and reproducing apparatus | |
| JP2557340B2 (ja) | デジタル再生装置におけるデインタ−リ−ブ処理用メモリの制御方法 | |
| JPH0472921A (ja) | 符号変調方法 | |
| JP2003323762A (ja) | デジタルデータの記録媒体、記録方法、記録装置、再生方法、再生装置、送信方法および送信装置 | |
| JP3301910B2 (ja) | デジタルデータのエンコード回路 | |
| CA2276296A1 (en) | Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa | |
| US7030784B2 (en) | Method and apparatus for coding information, method and apparatus for decoding coded information, method of fabricating a recording medium, the recording medium and modulated signal | |
| JPH06276100A (ja) | 変調装置及び復調装置 | |
| US5684784A (en) | CAV recording/ reproducing apparatus for dividing input data in an amount proportional if the radial lengths of a plurality of recording areas | |
| JPH1049997A (ja) | 記録媒体およびその記録装置ならびに再生装置 | |
| US7167524B2 (en) | Method of inserting sync data in modulated data and recording medium containing the sync data | |
| JPH053773B2 (ja) | ||
| KR20050026906A (ko) | 데이터 기록 방법 및 장치 | |
| JP3714301B2 (ja) | 記録装置、記録方法、再生装置、再生方法、及び記録媒体 | |
| WO2003098625A1 (fr) | Support d'enregistrement, procede d'enregistrement, dispositif d'enregistrement, et procede de reproduction et dispositif de reproduction | |
| JP2658741B2 (ja) | 光学的記録再生方法 | |
| JP3239370B2 (ja) | データ復号装置 | |
| KR100224923B1 (ko) | 디지털 비디오 디스크 기록장치의 엔코더 | |
| JP3668982B2 (ja) | データ復調装置 | |
| JPH0991885A (ja) | 同期情報付加方法及び同期情報付加装置、並びに同期情報検出方法及び同期情報検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |