JPH0472921A - 符号変調方法 - Google Patents
符号変調方法Info
- Publication number
- JPH0472921A JPH0472921A JP2184014A JP18401490A JPH0472921A JP H0472921 A JPH0472921 A JP H0472921A JP 2184014 A JP2184014 A JP 2184014A JP 18401490 A JP18401490 A JP 18401490A JP H0472921 A JPH0472921 A JP H0472921A
- Authority
- JP
- Japan
- Prior art keywords
- code data
- group
- bit
- data
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 28
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えばヘリカルスキャン方式のＶＴＲ（ビ
デオテープレコーダ）等のように、回転トランスを介し
てデジタルデータの記録を行なうシステムにおいて高密
度記録を行なうための符号変調方式に係り、特にその零
ビットの連続数の上限を小さくするようにしたものに関
する。
デオテープレコーダ）等のように、回転トランスを介し
てデジタルデータの記録を行なうシステムにおいて高密
度記録を行なうための符号変調方式に係り、特にその零
ビットの連続数の上限を小さくするようにしたものに関
する。
（従来の技術）
周知のように、首記したヘリカルスキャン方式ＶＴＲ等
の如（、回転トランスを介してデジタルデータの記録を
行なうシステムにあっては、低域成分を伝送するのが困
難なため、低周波の電カスベクトルを持たない、いわゆ
るＤＣ（直流）フリーの変調方式が望まれることになる
。そして、このＤＣフリーでかつ高密度記録を実現する
ための、デジタルデータの変調方式は、従来より種々の
ものが考えられており、例えば文献（ＮａｔｊｏｎａＴ
ｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ、３２
Ｎｏ、４ Ａｕｇ、 １９Ｈ）には、デジタルデー
タを８ビット単位で１４ビットのコードデータに変換す
る、８−１４変調方式と称されるコード変換方式が記載
されている。この方式は、デンシティレシオが１．１４
であり、従来より一般的であったＭＦＭ変調方式の１．
０よりも高密度でかつＤＣフリーとなっている。
の如（、回転トランスを介してデジタルデータの記録を
行なうシステムにあっては、低域成分を伝送するのが困
難なため、低周波の電カスベクトルを持たない、いわゆ
るＤＣ（直流）フリーの変調方式が望まれることになる
。そして、このＤＣフリーでかつ高密度記録を実現する
ための、デジタルデータの変調方式は、従来より種々の
ものが考えられており、例えば文献（ＮａｔｊｏｎａＴ
ｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ、３２
Ｎｏ、４ Ａｕｇ、 １９Ｈ）には、デジタルデー
タを８ビット単位で１４ビットのコードデータに変換す
る、８−１４変調方式と称されるコード変換方式が記載
されている。この方式は、デンシティレシオが１．１４
であり、従来より一般的であったＭＦＭ変調方式の１．
０よりも高密度でかつＤＣフリーとなっている。
ここで、上記８−１４変調方式におけるコード割当ては
、ＣＤ Ｓ （Ｃｏｄｅｗｏｒｄ Ｄｉｇｉｔａｌ
Ｓｕｍ）値が［０］の変調コードに対しては、デジタ
ルブタに１対１で対応させ、ＣＤＳ値が［０］以外の変
調コードについては、ＣＤＳ値が正のグループと負のグ
ループとに分け、１つのデジタルデータに２つの変調コ
ードを対応させる、つまり１対２対応させるようにして
いる。そして、第６図は、このような対応関係を示して
いる。すなわち、ＤＳＶ （Ｄｉｇｉｔａｌ Ｓｕｍ
Ｖａｒｊａｔｉｏｎ ）値は、変調コード列をＮＲ
Ｚ Ｉ （Ｎｏｎ Ｒｃｔｕｒｎ ｔｏ Ｚｅ
ｒ。
、ＣＤ Ｓ （Ｃｏｄｅｗｏｒｄ Ｄｉｇｉｔａｌ
Ｓｕｍ）値が［０］の変調コードに対しては、デジタ
ルブタに１対１で対応させ、ＣＤＳ値が［０］以外の変
調コードについては、ＣＤＳ値が正のグループと負のグ
ループとに分け、１つのデジタルデータに２つの変調コ
ードを対応させる、つまり１対２対応させるようにして
いる。そして、第６図は、このような対応関係を示して
いる。すなわち、ＤＳＶ （Ｄｉｇｉｔａｌ Ｓｕｍ
Ｖａｒｊａｔｉｏｎ ）値は、変調コード列をＮＲ
Ｚ Ｉ （Ｎｏｎ Ｒｃｔｕｒｎ ｔｏ Ｚｅ
ｒ。
Ｉｎ−ｖｅｒｔｅｄ）変換した後の波形が、Ｈ（ハイ）
レベルのとき［１］ （正極性）とし、Ｌ（ロー）レベ
ルのとき［−１］ （負極性）と定めた場合の積分値
である。ただし、ＮＲＺ Ｉ変換の波形は、Ｌレベルか
ら開始されるものとする。また、ＣＤＳ値は、１つの変
調コード内のＤＳＶである。そして、変調コードがＤＣ
フリーであるということは、ＤＳＶの絶対値か常に小さ
いということであるため、コード変換にあたっては、直
前のＤＳＶと波形極性とを監視し、ＤＳＶの変動範囲が
有限になるように適当なグループから変調コードを選択
するようにしている。
レベルのとき［１］ （正極性）とし、Ｌ（ロー）レベ
ルのとき［−１］ （負極性）と定めた場合の積分値
である。ただし、ＮＲＺ Ｉ変換の波形は、Ｌレベルか
ら開始されるものとする。また、ＣＤＳ値は、１つの変
調コード内のＤＳＶである。そして、変調コードがＤＣ
フリーであるということは、ＤＳＶの絶対値か常に小さ
いということであるため、コード変換にあたっては、直
前のＤＳＶと波形極性とを監視し、ＤＳＶの変動範囲が
有限になるように適当なグループから変調コードを選択
するようにしている。
一方、８−１４変調方式では、変調後の１４ビット単位
で伝送されるコードデータ列において、データ“０”の
ビット（以下零ビットという）が連続することを許され
る最小値ｄを１．最大値ｋを８と定めている。つまり、
データ“１”のビットと次のデータ“１”のビットとの
間に介在される零ビットの連続数は、１以上８以下とな
っている。逆な言い方をすれば、データ“１″のビット
が連続することはなく、データ“１”のビットと次のデ
ータ“１”のビットとの間には、最低でも１つの零ビッ
トが介在されることになる。このため、１４ビツトのコ
ードデータ内で、零ビットの連続数を８以下にすること
はもちろんのこと、１４ビツトのコードデータ同志の継
ぎ目においても、零ビットの連続数を８以下にするため
に、１４ビツトのコードデータの始端側及び終端側の零
ビットの連続数を、それぞれ４以下としている。
で伝送されるコードデータ列において、データ“０”の
ビット（以下零ビットという）が連続することを許され
る最小値ｄを１．最大値ｋを８と定めている。つまり、
データ“１”のビットと次のデータ“１”のビットとの
間に介在される零ビットの連続数は、１以上８以下とな
っている。逆な言い方をすれば、データ“１″のビット
が連続することはなく、データ“１”のビットと次のデ
ータ“１”のビットとの間には、最低でも１つの零ビッ
トが介在されることになる。このため、１４ビツトのコ
ードデータ内で、零ビットの連続数を８以下にすること
はもちろんのこと、１４ビツトのコードデータ同志の継
ぎ目においても、零ビットの連続数を８以下にするため
に、１４ビツトのコードデータの始端側及び終端側の零
ビットの連続数を、それぞれ４以下としている。
このようにすれば、第７図（ａ）に示す先行する１４ビ
ツトコードデータの終端側の零ビットの連続数が４で、
これに続く同図（ｂ）に示す１４ビツトコードデータの
始端側の零ビットの連続数が４でであっても、両コード
データの継ぎ目における零ビットの連続数を、同図（Ｃ
）に示すように８とすることができる。
ツトコードデータの終端側の零ビットの連続数が４で、
これに続く同図（ｂ）に示す１４ビツトコードデータの
始端側の零ビットの連続数が４でであっても、両コード
データの継ぎ目における零ビットの連続数を、同図（Ｃ
）に示すように８とすることができる。
ところで、デジタルデータを記録するＶＴＲ等では、自
己ビット同期やクロストーク抑圧等の目的から、ビット
の極性反転間隔は短い方がよいとされている。このため
、８−１４変調方式において、例えば零ビットの連続数
の上限を上述した８から６に引き下げることを考え、上
記と同様の手法で、１４ビツトのコードデータ内での零
ビットの連続数に６．１４ビットのコードデータの始端
側及び終端側の零ビットの連続数に３の上限を与えてみ
ると、使用できるコードデータが不足して変調コードを
組むことかできなくなるという問題が生じる。
己ビット同期やクロストーク抑圧等の目的から、ビット
の極性反転間隔は短い方がよいとされている。このため
、８−１４変調方式において、例えば零ビットの連続数
の上限を上述した８から６に引き下げることを考え、上
記と同様の手法で、１４ビツトのコードデータ内での零
ビットの連続数に６．１４ビットのコードデータの始端
側及び終端側の零ビットの連続数に３の上限を与えてみ
ると、使用できるコードデータが不足して変調コードを
組むことかできなくなるという問題が生じる。
また、コンパクトディスク等に用いられているＥＦＭ変
調方式では、第８図に示すように、８ビット単位のデジ
タルデータを１４ビット単位のコードデータに変換し、
各コードデータの継ぎ目に３ビツトのつなぎコードデー
タを挿入するようにしている。このつなぎコードデータ
は、コードデータ列をＮＲＺＩ変換して記録する際に、
前後の記録波形のＨレベルとＬレベルとの関係が対応す
るように、強制的に波形の反転を行なうために挿入され
ている。この場合、上記８−１４変調方式のように、零
ビットの連続数に上限を与えるという使い方をしている
のではないが、必要な場所で極性反転を行なわせるとい
う意味で、結果的に同様な操作を行なっていることにな
り、３ビツトの冗長なつなぎコードデータを加えること
から、記録効率が下がり高密度記録に反することになる
。
調方式では、第８図に示すように、８ビット単位のデジ
タルデータを１４ビット単位のコードデータに変換し、
各コードデータの継ぎ目に３ビツトのつなぎコードデー
タを挿入するようにしている。このつなぎコードデータ
は、コードデータ列をＮＲＺＩ変換して記録する際に、
前後の記録波形のＨレベルとＬレベルとの関係が対応す
るように、強制的に波形の反転を行なうために挿入され
ている。この場合、上記８−１４変調方式のように、零
ビットの連続数に上限を与えるという使い方をしている
のではないが、必要な場所で極性反転を行なわせるとい
う意味で、結果的に同様な操作を行なっていることにな
り、３ビツトの冗長なつなぎコードデータを加えること
から、記録効率が下がり高密度記録に反することになる
。
（発明が解決しようとする課題）
以上のように、従来の符号変調方式では、例えば８−１
４変調方式の場合、零ビットの連続数の上限は８が限度
であり、それ以上に小さくするためには、新たな冗長ビ
ットの付加を許容する必要があり、高密度記録の妨げに
なるという問題を有している。
４変調方式の場合、零ビットの連続数の上限は８が限度
であり、それ以上に小さくするためには、新たな冗長ビ
ットの付加を許容する必要があり、高密度記録の妨げに
なるという問題を有している。
そこで、この発明は上記事情を考慮してなされたもので
、新たな冗長ビット等を付加することなく、零ビットの
連続数の上限を小さくすることができる極めて良好な符
号変調方式を提供することを目的とする。
、新たな冗長ビット等を付加することなく、零ビットの
連続数の上限を小さくすることができる極めて良好な符
号変調方式を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明に係る符号変調方式は、ｍビット単位のデジタ
ルデータを、該ｍビットよりもビット数の多いｎビット
単位のコードデータに変換した後、ＮＲＺ Ｉ変換する
もので、ＣＤＳ値が［０］のコードデータはデジタルデ
ータと１対１に対応させるとともに、ＣＤＳ値が［０］
以外のコードデータはＣＤＳ値が正と負の各グループか
らそれぞれ選出したコードデータと１対２対応させてお
き、ＤＳＶ値とＮＲＺＩ変換の波形極性とに基づいて、
ＤＳＶ値が［０］となるようにコードデータを選択する
ものを対象としている。
ルデータを、該ｍビットよりもビット数の多いｎビット
単位のコードデータに変換した後、ＮＲＺ Ｉ変換する
もので、ＣＤＳ値が［０］のコードデータはデジタルデ
ータと１対１に対応させるとともに、ＣＤＳ値が［０］
以外のコードデータはＣＤＳ値が正と負の各グループか
らそれぞれ選出したコードデータと１対２対応させてお
き、ＤＳＶ値とＮＲＺＩ変換の波形極性とに基づいて、
ＤＳＶ値が［０］となるようにコードデータを選択する
ものを対象としている。
そして、コードデータ内で零ビットの連続数の上限値ｌ
（と、コードデータの終端側の零ビットの連続数の上限
値ｋｅ （≦１０とが設定されたとき、コードデータ
を始端側の零ビットの連続数ｋｓが、ｋ＜ｋｅ 十ｋｓ を満足するＡ群と満足しないＢ群と始端ビットが零ビッ
トでない０群とに分け、コードデータの終端ビットが零
ビットでないとき、該コードデータに続くコードデータ
をＡ群、Ｂ群から選択し、コードデータの終端ビットが
零ビットであるとき、該コードデータに続くコードデー
タをＡ群、０群から選択する際、Ｂ群のコードデータと
ＣＤＳの極性の等しいまたはＣＤＳ値が［０コである０
群のコードデータを用意しておき、Ｂ群のコードデータ
が選択される場合、該コードデータに対応する０群のコ
ードデータを変調出力として選択するようにしたもので
ある。
（と、コードデータの終端側の零ビットの連続数の上限
値ｋｅ （≦１０とが設定されたとき、コードデータ
を始端側の零ビットの連続数ｋｓが、ｋ＜ｋｅ 十ｋｓ を満足するＡ群と満足しないＢ群と始端ビットが零ビッ
トでない０群とに分け、コードデータの終端ビットが零
ビットでないとき、該コードデータに続くコードデータ
をＡ群、Ｂ群から選択し、コードデータの終端ビットが
零ビットであるとき、該コードデータに続くコードデー
タをＡ群、０群から選択する際、Ｂ群のコードデータと
ＣＤＳの極性の等しいまたはＣＤＳ値が［０コである０
群のコードデータを用意しておき、Ｂ群のコードデータ
が選択される場合、該コードデータに対応する０群のコ
ードデータを変調出力として選択するようにしたもので
ある。
（作用）
上記のような手段によれば、デジタルデータに対応する
コードデータを選定する際に、コードデータの始端側の
零ビットの連続数の制限を緩和することができるので、
使用するころができるコードデータの数を有機的に増加
させることができるため、新たな冗長ビット等を付加し
なくても、零ビットの連続数の上限を小さくすることが
できるものである。
コードデータを選定する際に、コードデータの始端側の
零ビットの連続数の制限を緩和することができるので、
使用するころができるコードデータの数を有機的に増加
させることができるため、新たな冗長ビット等を付加し
なくても、零ビットの連続数の上限を小さくすることが
できるものである。
（実施例）
以下、この発明の一実施例について図面を参照して詳細
に説明する。この実施例では、８ビット単位の入力デジ
タルデータを１４ビット単位の変調コードデータに変換
する８−１４変調方式について述べる。すなわち、１４
ビツトの変調コードデータ（２１４個）のなかから、次
に示す（１）〜（３）の全ての条件を満たすビットパタ
ーンを有するものの数を、ＣＤＳ値別に調べる。
に説明する。この実施例では、８ビット単位の入力デジ
タルデータを１４ビット単位の変調コードデータに変換
する８−１４変調方式について述べる。すなわち、１４
ビツトの変調コードデータ（２１４個）のなかから、次
に示す（１）〜（３）の全ての条件を満たすビットパタ
ーンを有するものの数を、ＣＤＳ値別に調べる。
（１）１４ビツトの変調コードデータのうち、データ“
１”のビットが２つ以上連続するパターンが存在しない
もの、 （２）１４ビツトの変調コードデータのうち、零ビット
の連続数が６以下のもの、 （３）１４ビツトの変調コードデータのうち、終端側で
の零ビットの連続数が４以下のもの、そして、第２図は
、上記（１）〜（３）の全ての条件を満たすビットパタ
ーンを有する変調コードデータの数を、ＣＤＳ値毎に示
したものである。
１”のビットが２つ以上連続するパターンが存在しない
もの、 （２）１４ビツトの変調コードデータのうち、零ビット
の連続数が６以下のもの、 （３）１４ビツトの変調コードデータのうち、終端側で
の零ビットの連続数が４以下のもの、そして、第２図は
、上記（１）〜（３）の全ての条件を満たすビットパタ
ーンを有する変調コードデータの数を、ＣＤＳ値毎に示
したものである。
ただし、第２図では、同じＣＤＳ値の変調コードデータ
を、さらに、次に示すＡ群、Ｂ群、Ｃ群の各条件を満た
す３つに分類して、その数を示している。
を、さらに、次に示すＡ群、Ｂ群、Ｃ群の各条件を満た
す３つに分類して、その数を示している。
Ａ群：１４ビツトの変調コードデータのうち、始端ビッ
トが零ビットで、がっ始端側の零ビットの連続数が２以
下のもの、 Ｂ群：１４ビツトの変調コードデータのうち、始端ビッ
トが零ビットで、がっ始端側の零ビットの連続数が３以
下のもの、 Ｃ群：１４ビツトの変調コードデータのうち、始端ビッ
トがデータ“１“であるもの、 ここで、８ビツト（２８個＝２５６個）の入力デジタル
データに対して、第２図に示した各群の変調コードデー
タを第３図に示すように対応づけるわけであるが、その
入力デジタルデータと変調コードデータとの組み合わせ
方のルールは、第１に、先に述べたように、ＣＤＳ値が
［０］の変調コードデータに対しては、入力デジタルデ
ータに１対コで対応させ、ＣＤＳ値が［０］以外の変調
コードデータについては、ＣＤＳ値が正のグルプと負の
グループとに分け、１つの入力デジタルデータに対して
各グループがら１つづつの変調コードデータを対応つま
り１対２対応させる。
トが零ビットで、がっ始端側の零ビットの連続数が２以
下のもの、 Ｂ群：１４ビツトの変調コードデータのうち、始端ビッ
トが零ビットで、がっ始端側の零ビットの連続数が３以
下のもの、 Ｃ群：１４ビツトの変調コードデータのうち、始端ビッ
トがデータ“１“であるもの、 ここで、８ビツト（２８個＝２５６個）の入力デジタル
データに対して、第２図に示した各群の変調コードデー
タを第３図に示すように対応づけるわけであるが、その
入力デジタルデータと変調コードデータとの組み合わせ
方のルールは、第１に、先に述べたように、ＣＤＳ値が
［０］の変調コードデータに対しては、入力デジタルデ
ータに１対コで対応させ、ＣＤＳ値が［０］以外の変調
コードデータについては、ＣＤＳ値が正のグルプと負の
グループとに分け、１つの入力デジタルデータに対して
各グループがら１つづつの変調コードデータを対応つま
り１対２対応させる。
そして、このときに使用する変調コードデータは、上記
Ａ群及びＢ群より選択し、第２に、Ｂ群の変調コードデ
ータを選択した場合には、このＢ群の変調コードデータ
とＣＤＳの極性の等しい、あるいはＣＤＳ値が［０１の
Ｃ群の変調コードデータを、Ｂ群の変調コードデータの
サブコードブタとして対応させる。このため、例えば１
つの８ビツト入カデジタルデータに対して、ＣＤＳ値が
正及び負の両方ともＢ群の変調コードデータを選択した
場合には、選択された２つの変調コードデータに対して
、それぞれＣ群の変調コードデータがサブコードデータ
として対応されるため、入カデジタルデータ対変調コー
ドデータは１対４対応となる。
Ａ群及びＢ群より選択し、第２に、Ｂ群の変調コードデ
ータを選択した場合には、このＢ群の変調コードデータ
とＣＤＳの極性の等しい、あるいはＣＤＳ値が［０１の
Ｃ群の変調コードデータを、Ｂ群の変調コードデータの
サブコードブタとして対応させる。このため、例えば１
つの８ビツト入カデジタルデータに対して、ＣＤＳ値が
正及び負の両方ともＢ群の変調コードデータを選択した
場合には、選択された２つの変調コードデータに対して
、それぞれＣ群の変調コードデータがサブコードデータ
として対応されるため、入カデジタルデータ対変調コー
ドデータは１対４対応となる。
ここで、入力されたデジタルデータに対して、以上のよ
うに対応関係の決定された変調コードデータを得るため
には、入力デジタルデータと変調コードデータとを１対
］に対応させた、以下に示す如き６種類の変換テーブル
ａ −ｆを予め設定しておき、これら各変換テーブルａ
−ｆを後述するルールに基づいて選択し、その選択さ
れた変換テーブルから入力デジタルデータに対応する変
調コードデータを取り出すことにより実現される。そし
て、これら６種類の変換テーブルａ −ｆには、それぞ
れ次のような条件の変調コードデータが、入力デジタル
データと１対１の対応関係で設定されている。
うに対応関係の決定された変調コードデータを得るため
には、入力デジタルデータと変調コードデータとを１対
］に対応させた、以下に示す如き６種類の変換テーブル
ａ −ｆを予め設定しておき、これら各変換テーブルａ
−ｆを後述するルールに基づいて選択し、その選択さ
れた変換テーブルから入力デジタルデータに対応する変
調コードデータを取り出すことにより実現される。そし
て、これら６種類の変換テーブルａ −ｆには、それぞ
れ次のような条件の変調コードデータが、入力デジタル
データと１対１の対応関係で設定されている。
ａ：Ａ群及びＢ群の変調コードデータのうち、ＣＤＳが
０または正の変調コードデータで構成されるもの、 ｂ：Ａ群及びＢ群の変調コードデータのうち、ＣＤＳか
○または負の変調コードデータで構成されるもの、 Ｃ：変換テーブルａ、ｂそれぞれを用いた変換時に、Ｃ
ＤＳの絶対値が大きくない方の変調コードデータで構成
されるもの、 ｄ：変換テーブルａの変調コードデータのうち、Ｂ群を
Ｃ群でおきかえた変調コードデータで構成されるもの、 ｅ：変換テーブルｂの変調コードデータのうち、Ｂ群を
Ｃ群でおきかえた変調コードデータで構成されるもの、 ｆ：変換テーブルｄ、ｅそれぞれを用いた変換時に、Ｃ
ＤＳの絶対値が大きくない方の変調コードデータで構成
されるもの、 そして、第４図は、先に第２図で示したＡ群。
０または正の変調コードデータで構成されるもの、 ｂ：Ａ群及びＢ群の変調コードデータのうち、ＣＤＳか
○または負の変調コードデータで構成されるもの、 Ｃ：変換テーブルａ、ｂそれぞれを用いた変換時に、Ｃ
ＤＳの絶対値が大きくない方の変調コードデータで構成
されるもの、 ｄ：変換テーブルａの変調コードデータのうち、Ｂ群を
Ｃ群でおきかえた変調コードデータで構成されるもの、 ｅ：変換テーブルｂの変調コードデータのうち、Ｂ群を
Ｃ群でおきかえた変調コードデータで構成されるもの、 ｆ：変換テーブルｄ、ｅそれぞれを用いた変換時に、Ｃ
ＤＳの絶対値が大きくない方の変調コードデータで構成
されるもの、 そして、第４図は、先に第２図で示したＡ群。
Ｂ群及びＣ群の各変調コードデータのうちＣＤＳの極性
が正のものをＡ＋、Ｂ＋、Ｃ＋とし、０のものをＡｏ
、Ｂｏ 、Ｃｏとし、負のものをＡＢ−、Ｃ−とするよ
うに分け、各変換テーブルミルｆ毎に、これら９つのコ
ードデータ群に含まれる変調コードデータの数をそれぞ
れ示したものである。
が正のものをＡ＋、Ｂ＋、Ｃ＋とし、０のものをＡｏ
、Ｂｏ 、Ｃｏとし、負のものをＡＢ−、Ｃ−とするよ
うに分け、各変換テーブルミルｆ毎に、これら９つのコ
ードデータ群に含まれる変調コードデータの数をそれぞ
れ示したものである。
以上のように、入力デジタルデータ対変調コードデータ
が１対１に対応する６種類の変換テーブルａ −ｂを設
定した後、次の２つのルールＩ、 ＩＩに基づいて、変
調コードデータの選択が行なわれる。
が１対１に対応する６種類の変換テーブルａ −ｂを設
定した後、次の２つのルールＩ、 ＩＩに基づいて、変
調コードデータの選択が行なわれる。
■＝先に述べた８−１４変調方式の場合と同様にＤＳＶ
値が“Ｏ“に近づくような変調コードデータを選択する
。
値が“Ｏ“に近づくような変調コードデータを選択する
。
■：直前の変調コードデータの終端ビットがデータ“１
”のときはＡまたはＢ群から変調コードデータを選択し
、直前の変調コードデータの終端ビットがデータ“０”
のときはＡまたは０群から変調コードデータを選択する
。
”のときはＡまたはＢ群から変調コードデータを選択し
、直前の変調コードデータの終端ビットがデータ“０”
のときはＡまたは０群から変調コードデータを選択する
。
そして、上記２つのルールＩ、ＩＩを満足するというこ
とは、上述した６種類の変換テーブルａ〜ｆを選択する
ことでいえば、ＤＳＶと波形極性と直前の変調コードデ
ータの終端ビットとの関係から、第１図に示すように変
換テーブルａ −ｆを選択することになる。すなわち、
直前の変調コードデータの終端ビットがデータ“１＃の
ときにおいて、零ビットの連続数の上限はそれに続く変
調コードデータの始端側でのみ保証されていればよく、
下限はそれに続く変調コードデータの始端ビットで保証
されなければならないことになる。この実施例では、零
ビットの連続数の下限は１であるから、始端ビットが零
ビットであるＡ、Ｂ群からつまり変換テーブルａ、ｂ、
ｃから変調コードデータが選択されることになる。
とは、上述した６種類の変換テーブルａ〜ｆを選択する
ことでいえば、ＤＳＶと波形極性と直前の変調コードデ
ータの終端ビットとの関係から、第１図に示すように変
換テーブルａ −ｆを選択することになる。すなわち、
直前の変調コードデータの終端ビットがデータ“１＃の
ときにおいて、零ビットの連続数の上限はそれに続く変
調コードデータの始端側でのみ保証されていればよく、
下限はそれに続く変調コードデータの始端ビットで保証
されなければならないことになる。この実施例では、零
ビットの連続数の下限は１であるから、始端ビットが零
ビットであるＡ、Ｂ群からつまり変換テーブルａ、ｂ、
ｃから変調コードデータが選択されることになる。
また、直前の変調コードデータの終端ビットが零ビット
のときにおいて、零ビットの連続数の上限はそれに続く
変調コードデータの始端ビットと合わせて保証されなけ
ればならないことになる。
のときにおいて、零ビットの連続数の上限はそれに続く
変調コードデータの始端ビットと合わせて保証されなけ
ればならないことになる。
この実施例では、先に述べた条件（３）から、１４ビツ
トの変調コードデータのうち終端側での零ビットの連続
数の上限は４であり、かつ上記条件（２）から、１４ビ
ツトの変調コードデータのうち零ビットの連続数の上限
は６としているため、それに続く変調コードデータの始
端側の零ビットの連続数の上限は２までとなる。さらに
、この場合には、零ビットの連続数の下限が１であると
いう条件は、直前の変調コードデータの終端ビットで保
証されているので、それに続く変調コードデータの始端
ビットがデータ“１”であることに何ら不都合は生じな
い。このため、直前の変調コードデータの終端ビットが
零ビットのときは、Ａ。
トの変調コードデータのうち終端側での零ビットの連続
数の上限は４であり、かつ上記条件（２）から、１４ビ
ツトの変調コードデータのうち零ビットの連続数の上限
は６としているため、それに続く変調コードデータの始
端側の零ビットの連続数の上限は２までとなる。さらに
、この場合には、零ビットの連続数の下限が１であると
いう条件は、直前の変調コードデータの終端ビットで保
証されているので、それに続く変調コードデータの始端
ビットがデータ“１”であることに何ら不都合は生じな
い。このため、直前の変調コードデータの終端ビットが
零ビットのときは、Ａ。
０群からつまり変換テーブルｄ、ｅ、ｆから変調コード
データが選択されることになる。
データが選択されることになる。
次に、第５図は、この発明の方式を用いた８１４変調回
路の具体的構成を示している。すなわち、入力−子１１
には８ビット単位のデジタルデータが入力され、前述し
た変換テーブルａ −ｆが記憶されて、８−１４変換回
路を構成するＲＯＭ（リード・オンリー・メモリ）１８
に供給される。
路の具体的構成を示している。すなわち、入力−子１１
には８ビット単位のデジタルデータが入力され、前述し
た変換テーブルａ −ｆが記憶されて、８−１４変換回
路を構成するＲＯＭ（リード・オンリー・メモリ）１８
に供給される。
このＲＯＭ１ｇからは、コンパレータ１７からの直前の
ＤＳＶの極性（正、零、負）を示す出力と、排他的論理
和回路（以下ＥＸオア回路という）２０からの直前のＮ
ＲＺ １変換後の波形極性を示す出力と、フリップフロ
ップ回路（以下ＦＦ回路という）２３からの直前の変調
コードデータの最終ビットの値を示す出力とに基づいて
、先に第１図に示したルールにしたがって変換テーブル
ａ〜ｆが選択されて、１４ビツトの変調コードデータが
パラレルで読み出される。
ＤＳＶの極性（正、零、負）を示す出力と、排他的論理
和回路（以下ＥＸオア回路という）２０からの直前のＮ
ＲＺ １変換後の波形極性を示す出力と、フリップフロ
ップ回路（以下ＦＦ回路という）２３からの直前の変調
コードデータの最終ビットの値を示す出力とに基づいて
、先に第１図に示したルールにしたがって変換テーブル
ａ〜ｆが選択されて、１４ビツトの変調コードデータが
パラレルで読み出される。
また、各変調コードデータのＣＤＳ値（ここではＮＲＺ
Ｉ変換の開始点の波形極性は負とする）を記憶してい
るＲＯＭ１２には、上記ＲＯＭ１８と同じ入力が供給さ
れて、ＲＯＭ１ｇから出力される変調コードデータのＣ
ＤＳ値が出力される。
Ｉ変換の開始点の波形極性は負とする）を記憶してい
るＲＯＭ１２には、上記ＲＯＭ１８と同じ入力が供給さ
れて、ＲＯＭ１ｇから出力される変調コードデータのＣ
ＤＳ値が出力される。
この場合、直前の波形極性が正のときは、ＤＳＶ値に加
算される実効的なＣＤＳ値は正負が反転するので、正負
反転回路１３とスイッチ１４とを用いて、加算回路１５
とＦＦ回路１６とからなるＤＳＶ算出回路には、実効的
なＣＤＳ値が供給されるようにしている。そして、この
ＤＳＶ算出回路を構成する加算回路１５では、スイッチ
１４て導出された出力とＦＦ回路１６の出力とから、常
に新しいＤＳＶを算出しており、この算出されたＤＳＶ
値は上記コンパレータ１７に供給されてデータ“０”と
比較され、正か零か負かを示すデ夕が出力される。
算される実効的なＣＤＳ値は正負が反転するので、正負
反転回路１３とスイッチ１４とを用いて、加算回路１５
とＦＦ回路１６とからなるＤＳＶ算出回路には、実効的
なＣＤＳ値が供給されるようにしている。そして、この
ＤＳＶ算出回路を構成する加算回路１５では、スイッチ
１４て導出された出力とＦＦ回路１６の出力とから、常
に新しいＤＳＶを算出しており、この算出されたＤＳＶ
値は上記コンパレータ１７に供給されてデータ“０”と
比較され、正か零か負かを示すデ夕が出力される。
さらに、上記ＲＯＭ１ｇから１４ビツトパラレルで出力
される変調コードデータは、シフトレジスタ１つでシリ
アルデータに変換された後、上記ＥＸオア回路２０とＦ
Ｆ回路２１とからなるＮＲＺ Ｉ変換回路でＮＲＺ Ｉ
変換されて出力端子２２から取り出される。
される変調コードデータは、シフトレジスタ１つでシリ
アルデータに変換された後、上記ＥＸオア回路２０とＦ
Ｆ回路２１とからなるＮＲＺ Ｉ変換回路でＮＲＺ Ｉ
変換されて出力端子２２から取り出される。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
［発明の効果コ
以上詳述したようにこの発明によれば、新たな冗長ビッ
ト等を付加することなく、零ビットの連続数の上限を小
さくすることができる極めて良好な符号変調方式を提供
することができる。
ト等を付加することなく、零ビットの連続数の上限を小
さくすることができる極めて良好な符号変調方式を提供
することができる。
第１図はこの発明に係る符号変調方式の一実施例を説明
するための図、第２図は同実施例で設定した条件を満た
すビットパターンを有する変調コードデータの数をＣＤ
Ｓ値毎に示した図、第３図は同実施例で設定した８ビッ
ト単位のデジタルデータと１４ビット単位の変調コード
データとの対応関係を示す図、第４図は同実施例で設定
した各変換テーブルに含まれる変調コードデータの数を
示す図、第５図はこの発明の方式を用いた８１４変調回
路の具体例を示すブロック構成図、第６図はＤＳＶの制
御手段を説明するための図、第７図は従来の８−１４変
調方式における変調コドデータの継ぎ目部分を説明する
ための図、第８図はＥＦＭ変調方式におけるつなぎコー
ドデータを説明するための図である。 １１・・・入力端子、１２・・・ＲＯＭ、１３・・・正
負反転回路、１４・・・スイッチ、１５・・・加算回路
、１６・・ＦＦ回路、１７・・・コンパレータ、１８・
ＲＯＭ、１９・・・シフトレジスタ、２０・・・ＥＸオ
ア回路、２１・・・ＦＦ回路、２２・・・出力端子、２
３・・・ＦＦ回路。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 ｒ、Ｉ）ｓ 個数
するための図、第２図は同実施例で設定した条件を満た
すビットパターンを有する変調コードデータの数をＣＤ
Ｓ値毎に示した図、第３図は同実施例で設定した８ビッ
ト単位のデジタルデータと１４ビット単位の変調コード
データとの対応関係を示す図、第４図は同実施例で設定
した各変換テーブルに含まれる変調コードデータの数を
示す図、第５図はこの発明の方式を用いた８１４変調回
路の具体例を示すブロック構成図、第６図はＤＳＶの制
御手段を説明するための図、第７図は従来の８−１４変
調方式における変調コドデータの継ぎ目部分を説明する
ための図、第８図はＥＦＭ変調方式におけるつなぎコー
ドデータを説明するための図である。 １１・・・入力端子、１２・・・ＲＯＭ、１３・・・正
負反転回路、１４・・・スイッチ、１５・・・加算回路
、１６・・ＦＦ回路、１７・・・コンパレータ、１８・
ＲＯＭ、１９・・・シフトレジスタ、２０・・・ＥＸオ
ア回路、２１・・・ＦＦ回路、２２・・・出力端子、２
３・・・ＦＦ回路。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 ｒ、Ｉ）ｓ 個数
Claims (1)
- 【特許請求の範囲】 ｍビット単位のデジタルデータを、該ｍビットよりも
ビット数の多いｎビット単位のコードデータに変換した
後、ＮＲＺＩ変換するもので、ＣＤＳ値が［０］のコー
ドデータは前記デジタルデータと１対１に対応させると
ともに、ＣＤＳ値が［０］以外のコードデータはＣＤＳ
値が正と負の各グループからそれぞれ選出したコードデ
ータと１対２対応させておき、ＤＳＶ値とＮＲＺＩ変換
の波形極性とに基づいて、ＤＳＶ値が［０］となるよう
にコードデータを選択する符号変調方式において、前記
コードデータ内で零ビットの連続数の上限値ｋと、前記
コードデータの終端側の零ビットの連続数の上限値ｋｅ
（≦ｋ）とが設定されたとき、前記コードデータを始端
側の零ビットの連続数ｋｓが、 ｋ＜ｋｅ＋ｋｓ を満足するＡ群と満足しないＢ群と始端ビットが零ビッ
トでないＣ群とに分け、前記コードデータの終端ビット
が零ビットでないとき、該コードデータに続くコードデ
ータを前記Ａ群、Ｂ群から選択し、前記コードデータの
終端ビットが零ビットであるとき、該コードデータに続
くコードデータを前記Ａ群、Ｃ群から選択する際、前記
Ｂ群のコードデータとＣＤＳの極性の等しいまたはＣＤ
Ｓ値が［０］である前記Ｃ群のコードデータを用意して
おき、前記Ｂ群のコードデータが選択される場合、該コ
ードデータに対応するＣ群のコードデータを変調出力と
して選択するようにしてなることを特徴とする符号変調
方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2184014A JP2809832B2 (ja) | 1990-07-13 | 1990-07-13 | 符号変調方法 |
| US07/728,686 US5196848A (en) | 1990-07-13 | 1991-07-12 | Code modulation system using modulated data code tables |
| KR1019910011964A KR950006085B1 (ko) | 1990-07-13 | 1991-07-13 | 부호변조장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2184014A JP2809832B2 (ja) | 1990-07-13 | 1990-07-13 | 符号変調方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472921A true JPH0472921A (ja) | 1992-03-06 |
| JP2809832B2 JP2809832B2 (ja) | 1998-10-15 |
Family
ID=16145826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2184014A Expired - Fee Related JP2809832B2 (ja) | 1990-07-13 | 1990-07-13 | 符号変調方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5196848A (ja) |
| JP (1) | JP2809832B2 (ja) |
| KR (1) | KR950006085B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0511498B1 (en) * | 1991-03-30 | 1998-12-09 | Kabushiki Kaisha Toshiba | Encoding apparatus for digital signal with improved block channel coding |
| JPH05284035A (ja) * | 1992-03-31 | 1993-10-29 | Sony Corp | 情報変換方法 |
| JP3355666B2 (ja) * | 1992-10-22 | 2002-12-09 | ソニー株式会社 | 変調回路 |
| JP3613689B2 (ja) * | 1993-10-27 | 2005-01-26 | 三菱電機株式会社 | 情報変換装置 |
| US5544178A (en) * | 1994-06-10 | 1996-08-06 | Cirrus Logic, Inc. | Method and apparatus for encoding data in a PRML class-IV digital communication channel |
| JP3541439B2 (ja) * | 1994-07-08 | 2004-07-14 | ソニー株式会社 | 信号変調方法及び装置、並びに信号復調装置及び方法 |
| WO1996032780A1 (fr) * | 1995-04-12 | 1996-10-17 | Kabushiki Kaisha Toshiba | Dispositif et procede de conversion-decodage de codes et support d'enregistrement |
| JPH08287622A (ja) * | 1995-04-12 | 1996-11-01 | Toshiba Corp | データ復号装置及び方法と記録媒体 |
| US5608397A (en) * | 1995-08-15 | 1997-03-04 | Lucent Technologies Inc. | Method and apparatus for generating DC-free sequences |
| JP3339539B2 (ja) * | 1995-12-13 | 2002-10-28 | 松下電器産業株式会社 | デジタル変調装置、その方法及び記録媒体 |
| KR100374032B1 (ko) * | 1997-09-11 | 2003-05-22 | 삼성전자주식회사 | 이동통신시스템의코딩및주파수다이버시티구현방법및장치 |
| DE10163556A1 (de) * | 2001-12-21 | 2003-08-07 | Thomson Brandt Gmbh | Verfahren zum Kodieren eines Datenstroms |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176866A (en) * | 1981-04-24 | 1982-10-30 | Sony Corp | Encoder of binary signal |
| JPS61196469A (ja) * | 1985-02-25 | 1986-08-30 | Matsushita Electric Ind Co Ltd | デイジタル変調方法 |
| EP0193153B1 (en) * | 1985-02-25 | 1991-11-13 | Matsushita Electric Industrial Co., Ltd. | Digital data recording and reproducing method |
| US4775985A (en) * | 1987-04-06 | 1988-10-04 | Sony Corporation | Method of dc-free 8/9 nrz coding using a unique sync word pattern |
-
1990
- 1990-07-13 JP JP2184014A patent/JP2809832B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-12 US US07/728,686 patent/US5196848A/en not_active Expired - Fee Related
- 1991-07-13 KR KR1019910011964A patent/KR950006085B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5196848A (en) | 1993-03-23 |
| KR920003293A (ko) | 1992-02-29 |
| JP2809832B2 (ja) | 1998-10-15 |
| KR950006085B1 (ko) | 1995-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4387364A (en) | Method and apparatus for reducing DC components in a digital information signal | |
| JP3457093B2 (ja) | 記録媒体並びにデジタル変復調方法およびその装置 | |
| JPH0544206B2 (ja) | ||
| JPS63260226A (ja) | ８−９コード化方式 | |
| JPH10508456A (ja) | ｍビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア | |
| JPH0472921A (ja) | 符号変調方法 | |
| EP0557130B1 (en) | Data conversion method and recording/reproducing apparatus using the same | |
| JP3306271B2 (ja) | 符号化方法、符号化回路、及び復号回路 | |
| JP2600156B2 (ja) | ２値信号の符号化方法 | |
| JP3011436B2 (ja) | ディジタル信号変調方式 | |
| JP2578754B2 (ja) | デイジタルデ−タ記録方法 | |
| JPS60106254A (ja) | ４−６群変調方法 | |
| JPH0454415B2 (ja) | ||
| JPS60114053A (ja) | 符号変換方式 | |
| KR970010524B1 (ko) | 디지탈 변조방법 및 장치 | |
| JP4095440B2 (ja) | 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法 | |
| JP2962027B2 (ja) | 情報変換方法および情報記録装置 | |
| JP2713011B2 (ja) | 情報変換方法および情報記録装置・情報再生装置 | |
| JP2573067B2 (ja) | 情報変換装置 | |
| JP2978181B2 (ja) | Ｎｔｍ変調方式 | |
| KR970010528B1 (ko) | 디지탈 변조방법 및 장치 | |
| JP2636868B2 (ja) | ８／９符号変換方法 | |
| JP3243137B2 (ja) | データ変換方法 | |
| JPS59888B2 (ja) | デ−タ符号器 | |
| KR100575658B1 (ko) | 정보 코딩을 위한 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |