JP3541439B2 - 信号変調方法及び装置、並びに信号復調装置及び方法 - Google Patents
信号変調方法及び装置、並びに信号復調装置及び方法 Download PDFInfo
- Publication number
- JP3541439B2 JP3541439B2 JP15717594A JP15717594A JP3541439B2 JP 3541439 B2 JP3541439 B2 JP 3541439B2 JP 15717594 A JP15717594 A JP 15717594A JP 15717594 A JP15717594 A JP 15717594A JP 3541439 B2 JP3541439 B2 JP 3541439B2
- Authority
- JP
- Japan
- Prior art keywords
- channel bit
- bit pattern
- bit
- code sequence
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1461—8 to 14 modulation, e.g. the EFM code used on CDs or mini-discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1465—8 to 16 modulation, e.g. the EFM+ code used on DVDs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1473—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof modulation code without any merging bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Dc Digital Transmission (AREA)
- Radar Systems Or Details Thereof (AREA)
- Stereo-Broadcasting Methods (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Error Detection And Correction (AREA)
- Packaging For Recording Disks (AREA)
- Burglar Alarm Systems (AREA)
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
- Holo Graphy (AREA)
- Amplitude Modulation (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【産業上の利用分野】
本発明は、デジタル音声信号、デジタルビデオ信号、デジタルデータ信号等を記録する際に用いられる信号変調方法及び装置、並びに信号復調装置及び方法に関し、再生専用の光ディスクのマスタリング装置、又は追記型や書き換え型の光ディスクの記録再生装置等に適用可能な信号変調方法及び装置、並びに信号復調装置及び方法に関するものである。
【0002】
【従来の技術】
デジタル音声、ビデオ、データなどのデジタル信号を記録媒体に記録する場合において、デジタル信号は、誤り検出訂正符号が付加された後、変調回路に供給され記録再生系の特性に適した符号に変換(チャネルコーディング)される。
例えばいわゆるコンパクトディスク(CD)等の光ディスクは、コンピュータの記憶装置、画像情報のパッケージメディアとして、非常に汎用性の高い記録媒体である。光ディスクシステムは、1.2mm程度の厚みを有する透明基板を介して、反射面に記録されている信号を再生する。光ディスクには、ディジタル化されたオーディオ信号、ビデオ信号、ディジタルデータなどの情報が記録されるが、この際、ディジタル信号は、誤り検出訂正符号が付加された後、変調回路に供給され、記録再生系の特性に適した符号に変換、いわゆるチャネルコーディングされる。
【0003】
ここで、上記いわゆるコンパクトディスク(CD)方式の信号フォーマットの概要は、次のようになっている。すなわち、
サンプリング周波数 44.1kHz
量子化数 16ビット(直線)
変調方式 EFM
チャネルビットレート 4.3218Mb/s
誤り訂正方式 CIRC
データ伝送レート 2.034Mb/s
であり、変調方式としては8−14変換あるいはEFMが用いられる。
【0004】
EFMは、入力される8ビット符号(以下、シンボルという)を14チャネルビットの符号に変換し、24チャネルビットの同期信号と14チャネルビットのサブコードを付加した後、これらの符号間を3チャネルビットのマージンビットで連結し、NRZI記録する変調方式である。
図12は上記CD方式のフレーム構成を示す図である。
【0005】
この図12に示すように、1シンクフレーム(6標本値区間、LおよびRチャネル各6サンプル、1サンプルは16ビットデータ)期間にCIRC(クロスインターリーブリードソロモンコード)エンコーダから変調回路に入力する24シンボルのデータ(音楽信号)と8シンボルのパリティは、それぞれ14チャネルビットに変換され、3チャネルビットのマージンビットで連結されて図示のように、フレームあたり588チャネルビットとされ、4.3218Mbpsのチャネルビットレートでディスク上にNRZI記録される。
【0006】
変調回路に入力する各シンボルは、たとえば、ルックアップテーブルROMを参照して、“1”と“1”間の“0”の個数が2個以上かつ10個以下のチャネルビットパターンにそれぞれ変換される。フレーム同期信号Sfのチャネルビットパターンは“100000000001000000000010”であり、マージンビットパターンは“000”、“001”、“010”および“100”のうちの一つが選択される。1サブコーディングフレームは98フレームで構成され、第0および第1フレームのサブコードとしてサブコードシンク信号S0(=“00100000000001”)、S1(=“00000000010010”)が付加される(図13参照)。
【0007】
図14は、入力データのサンプル値の1例について、EFM後のチャネルビットパターンとDSV(デジタルサムバリエーション)を示す図である。
16ビットの1サンプルは、上位8ビットと下位8ビットに分割され、CIRCエンコーダを介して変調回路に入力され、8−14変換されてそれぞれ14チャネルビットのインフォメーションビットとされる。インフォメーションビットの“1”と“1”の間には前述のように2個以上かつ10個以下の“0”が介在する。マージンビットとして“000”、“001”、“010”および“100”のうちの1種が選ばれ、インフォメーションビット同士の連結箇所についてもこの規則が常に成立するようにされ、17チャネルビット(ただし、フレーム同期信号Sfの場合は27チャネルビット)を単位とするEFM信号が変調回路から4.3218Mbpsで出力される。
【0008】
このように任意のチャネルビット“1”と次のチャネルビット“1”の間には2個以上10個以下のチャネルビット“0”が介在するので、NRZI記録波形のハイレベルまたはローレベルの継続期間(記録波長)は必ず3T以上11T以下となる(図14参照)。
この場合、最短記録波長は3T、最長記録波長は11Tである。Tはチャネルクロック4.3218MHzの1周期であり、以下、これをEFMの変調規則の3T〜11Tルールという。
【0009】
NRZI記録波形のDCバランスの指標としてDSVを考える。DSVは記録波形の時間積分として与えられる。すなわち、記録波形のハイレベルが単位時間Tだけ継続したときのDSVの変化分を+1とし、ローレベルが単位時間Tだけ継続したときのDSVの変化分を−1とする。
時刻t0 におけるDSVの初期値を零と仮定した場合のDSVの時間に関する変化を図14の最下段に示す。ここで、期間t1 〜t2 における変調信号は、17チャネルビットパターン“01000001000001001”によって一義的に決まるものではなく、時刻t1 における変調信号レベル、すなわち、期間t0 〜t1 における変調信号波形の最終レベル(以下、CWLLという)に依存する。
【0010】
従って、図示の変調信号波形は、時刻t0 においてCWLLがローレベル(CWLL=“0”)の場合であり、時刻t0 においてCWLL=“1”(ハイレベル)の場合の変調信号波形はハイレベルとローレベルを置き換えた逆パターンになる。
同様に、DSVの増減も上記CWLLに依存し、時刻t0 においてCWLL=“0”の場合、インフォメーションビットパターン“01000100100010”によるDSVの変化分(以下、14NWDという)、すなわち期間t0 〜t0 +14におけるDSVの変化分は、図14に示すように+2である。図とは逆に、時刻t0 においてCWLL=“1”なら14NWD=−2となる。また、期間t0 +14〜t1 +14におけるDSVの変化分を17NWDという。
【0011】
次に、期間t0 +14〜t1 に挿入されるマージンビットについて説明する。4種類のマージンビット“000”、“001”、“010”および“100”のうち、上記変調規則の3T〜11Tルールにより“001”と“100”は挿入できず、“010”または“000”が挿入可能である。すなわち、マージンビットの前に出力される前回のインフォメーションビットパターンの終端の“0”の個数をBとし、後に出力される今回のインフォメーションビットパターンの先端の“0”の個数をAとすれば、B=1かつA=1であるためマージンビットの先端は“0”かつ終端は“0”でなければならず、挿入可能なマージンビットパターンは“0X0”となる。ここで、Xは任意(Don't care)を表す。
【0012】
図14の最下段には、マージンビットとして“010”を挿入したときのDSVを実線で、また“000”を挿入したときのDSVを破線で示している。
一般に、ある連結点でマージンビットを挿入する際には、上記変調規則の3T〜11Tルールを満たすようなものを選択しなければならない。また、マージンビットの挿入によって、フレーム同期パターンと同じ11Tの2回繰り返しパターンが生じるのも禁止しなければならない。
【0013】
これらの規則を満たすマージンビットについて、それぞれを挿入した場合、それまでの累積DSVに加えてマージンビットおよび次のインフォメーションビットパターンの終端までの累積DSVを求め、その絶対値が最も小さくなるようなものを最適マージンビットとして選択する。
図14の例では、マージンビットとして“010”を挿入した場合の時刻t1 +14におけるDSVが+3、“000”を挿入したときの同時刻でのDSVが−1であるから、この場合は“000”が選択されることになる。
【0014】
このようなアルゴリズムにより求められたマージンビットは、2つの14ビットデータの連結箇所においても上記変調規則の3T〜11Tルールが成立し、かつフレームシンク信号の誤発生を防止すると共に、EFM信号の累積DSVを極力零に近づけるようなものとなっている。
【0015】
【発明が解決しようとする課題】
ところで、従来のEFMの方式は、最短ランレングスが2に制限されているため、ランレングス等の制限だけを満たすためならマージンビットは2ビットあれば十分である。マージンビットを2ビットに減らすことができれば、記録波長等の物理的な大きさを変えることなく、データの記録密度を(17/16)倍に向上することができる。
【0016】
しかし、2ビットのマージンビットは3種類しか存在せず、またランレングス等の制限から挿入可能なマージンビットが1種類のみに限られることもしばしば起こる。従って、従来のDSV制御方式ではDSV制御不可能な区間が多く存在し、結果として変調信号の低周波成分が十分に抑圧されず、サーボの安定性やデータ復調時の誤り率などに悪影響を及ぼしてしまうことになる。
【0017】
本発明は、このような実情に鑑みてなされたものであり、信号変調時の上記マージンビットを用いずに、入力されたMビット、例えば8ビットの符号系列を、直接にNチャネルビット、例えば16チャネルビットに変換し、DSV制御への悪影響を低減することができ、充分な低周波成分の抑圧が行い得るような信号変調方法及び装置、並びに信号復調装置及び方法の提供を目的とするものである。
【0018】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る信号変調方法は、入力されるMビットの符号系列を変換テーブルを参照してN(ただし、M、Nは整数、M<N)ビットのチャネルビットパターンに変換し、このチャネルビットパターンを、次のチャネルビットパターンと直接結合する信号変調方法であって、上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、上記すべてのユニットテーブルの各表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、上記すべてのユニットテーブルの各裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、1つの上記ユニットテーブルにおいて、複数の符号系列に同一のチャネルビットパターンが割り当てられているときには、次の符号系列が参照するユニットテーブルが異なるように構成されており、上記ユニットテーブルの表テーブル及び裏テーブルを選択的に参照してMビットの符号系列をNビットのチャネルビットパターンに変換することにより、所定の変調規則を満足しつつ低周波成分が抑圧された変調信号を出力することを特徴とする。
【0019】
ここで、上記入力符号系列を8ビットとし、入力される8ビットの符号系列を16ビットのチャネルビットパターンに変換する際に、1チャネルクロックの周期をTとするとき、最短波長が3Tで最長波長が11Tとなる変調規則を満足するチャネルビットパターンとすることが好ましい。
【0020】
また、本発明に係る信号変調装置は、入力されるMビットの符号系列を変換テーブルを参照してN(ただし、M、Nは整数、M<N)ビットのチャネルビットパターンに変換し、このチャネルビットパターンを、次のチャネルビットパターンと直接結合して出力する信号変調装置であって、上記変換テーブルを参照してMビットの符号系列をNビットのチャネルビットパターンに変換する変換部と、上記変換されたチャネルビットパターンを出力する出力部とを有し、上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、1つの上記ユニットテーブルにおいて、複数の符号系列に同一のチャネルビットパターンが割り当てられているときには、次の符号系列が参照するユニットテーブルが異なるように構成され、入力された符号系列に対応するチャネルビットパターンが表テーブル、および裏テーブルの双方に存在する場合には、一方のテーブルに属するユニットテーブルから選択されたチャネルビットパターンを出力することにより、変調信号の低周波成分を抑圧することを特徴とする。
【0021】
上記入力符号系列を8ビットとし、入力される8ビットの符号系列を16ビットのチャネルビットパターンに変換する際に、1チャネルクロックの周期をTとするとき、最短波長が3Tで最長波長が11Tとなる変調規則を満足するチャネルビットパターンとすることが好ましい。
【0022】
また、本発明に係る信号復調装置は、Mビットの符号系列が変換テーブルを参照してN(ただし、M、Nは整数、M<N)ビットのチャネルビットパターンに変換され、この変換されたチャネルビットパターンが、次のチャネルビットパターンと直接結合されて得られた変調信号を復調する信号復調装置であって、上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、変調の際に参照された上記ユニットテーブルに属するチャネルビットパターンの中から、現在供給されているチャネルビットパターンの次のチャネルビットパターンに基づいて特定されるNビットのチャネルビットパターンをMビットの符号系列に変換する変換部と、上記変換された符号系列を出力する出力部とを有することを特徴とする。
【0023】
上記入力符号系列を8ビットとし、入力される8ビットの符号系列を16ビットのチャネルビットパターンに変換する際に、1チャネルクロックの周期をTとするとき、最短波長が3Tで最長波長が11Tとなる変調規則を満足するチャネルビットパターンとすることが好ましい。
【0024】
さらに、本発明に係る信号復調方法は、Mビットの符号系列が変換テーブルを参照してN(ただし、M、Nは整数、M<N)ビットのチャネルビットパターンに変換され、この変換されたチャネルビットパターンが、次のチャネルビットパターンと直接結合されて得られた変調信号を復調する信号復調方法であって、上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、変調の際に参照された上記変換テーブルに属するチャネルビットパターンの中から、現在供給されているチャネルビットパターンの次のチャネルビットパターンに基づいて特定されるNビットのチャネルビットパターンをMビットの符号系列に変換して出力することを特徴とする。
【0025】
上記入力符号系列を8ビットとし、入力される8ビットの符号系列を16ビットのチャネルビットパターンに変換する際に、1チャネルクロックの周期をTとするとき、最短波長が3Tで最長波長が11Tとなる変調規則を満足するチャネルビットパターンとすることが好ましい。
【0028】
【作用】
本発明の構成によれば、変換テーブルの2重化部分は、対応する符号の組が互いにデジタルサムバリエーション(DSV)の変化量が正負逆でかつ絶対値が近い値となっているため、いずれか一方を選ぶことでDSVの制御が行え、また上記2重化部分に、上記デジタルサムバリエーションの変化量の絶対値が大きい符号を配する構成とする変換テーブルを用いているため、変調信号の低周波成分を十分に抑圧することができる。
【0029】
また、変換テーブルを複数種類持ち、直前の符号によって次の変換で使用されるテーブルを切替えることで、マージンビットを用いることなく、各シンボルを結合することが可能となる。各テーブルにおいて、累積DSVに正と負の逆の作用を与える2種類のテーブルを作成し、その2種類のテーブルを適切に切替えながら変調することにより、変調信号の低周波成分の抑圧が行える。
【0030】
さらに、変調信号を復調する際に、あらかじめNチャネルビットパターン分余分に信号を読んでおき、その情報とあわせて復号を行うことで、この方式で変調された信号を復号することが可能となる。
具体的には、従来の方法ではインフォメーションビット14ビットとマージンビット3ビットの合計17ビットに変換されていた8ビットの入力信号を、16チャネルビットの符号に変換することが可能となる。
【0031】
【実施例】
本発明に係る信号変調方法は、入力されるMビット符号系列をそれぞれN(ただし、M、Nは整数、M<N)チャネルビットパターンに変換し、このNチャネルビットパターンを、次のNチャネルビットパターンと直接結合することを前提とするものである。上記Mビット符号系列から上記Nチャネルビットパターンに変換する変換テーブルは、一部が2重化されており、この2重化部分は、対応する符号の組が互いにデジタルサムバリエーションの変化量が正負逆でかつ絶対値が近い値となる構成としている。
【0032】
このような変換テーブルの一例を図1に示す。
この図1に示すように、変換テーブルは、複数種類、例えば4種類のユニットテーブルT1 、T2 、T3 、T4 から成っており、各ユニットテーブルは、それぞれ2重化部分を有している。すなわち、1つのユニットテーブルにおける全ての入力信号値に対する1組の符号(チャネルビットパターン)のテーブルをTaとするとき、その一部分が2重化されてテーブルTbとなっており、図1の具体例では、入力信号値が0〜87の88個の符号が2重化されている。ここで、本明細書においては、テーブルTaを表テーブル、テーブルTbを裏テーブルともいう。
【0033】
従って、図1の具体例では、8ビットの入力信号値0〜255に対応する256個の16ビット符号、あるいは16チャネルビットパターンの4種類のテーブル(表テーブル)T1a、T2a、T3a、T4aと、それぞれのテーブルT1a、T2a、T3a、T4aの入力信号値が0〜87の各88個の16チャネルビットパターンに対するそれぞれ2重化された16チャネルビットパターンのテーブル(裏テーブル)T1b、T2b、T3b、T4bとにより、変換テーブルが構成されている。そして本発明の実施例においては、この変換テーブルの2重化部分、すなわちテーブルT1a、T2a、T3a、T4aの入力信号値が0〜87の部分の16ビット符号と、テーブルT1b、T2b、T3b、T4bの16ビット符号とについては、対応する符号の組が互いにデジタルサムバリエーションの変化量が正負逆でかつ絶対値が近い値となる構成としている。
【0034】
以下、図1の変換テーブルを用いる信号変調方法の実施例について説明する。この図1に示す実施例では、入力される8ビット信号を16ビット符号に変換している。これは、従来のいわゆるEFM方式においては、入力される8ビット信号が14ビットのインフォメーションビットに変換され、3ビットのマージンビットを介して結合されるのに対し、この実施例の方式は、マージンビットを排除して、入力8ビット信号を直接16ビット符号に変換している。以下、この変調方式を8−16変調方式と呼ぶ。この8−16変調も、“1”と“1”の間の“0”の個数が2個以上かつ10個以下であるという、EFMの条件(3T〜11Tルール)を満足する。
【0035】
EFMにおいては、入力される8ビット信号を14ビット符号に変換するテーブルは1種類であるが、8−16変調方式においては、入力される8ビット信号を16ビット符号に変換するテーブルを数種類設ける。上記図1の実施例では、4種類のユニットテーブルT1 、T2 、T3 、T4 を用いている。
ここで、ユニットテーブルの種類分けに用いられる「状態値」について説明する。
【0036】
この状態値は、入力される8ビット信号を16ビット符号に変換する際、どの変換テーブルを用いればよいのかを決定するためのインデクスとしての役割を持つ。従って、状態値の数は変換テーブルの上記ユニットテーブルの種類数と等しい数だけ存在する。すなわち、本実施例においては、4種類のユニットテーブルT1 、T2 、T3 、T4 にそれぞれ対応して、4つの状態値(「1」〜「4」)が存在することになる。
【0037】
状態値は、1つの8ビットのシンボルを16ビットの符号に変換するごとに変化する。16ビットの符号が“1”で終るか“10”で終った場合は、状態値は「1」へ変化する。16ビットの符号が2個以上5個以下の連続する“0”で終った場合は、状態値は「2」または「3」へ変化する。16ビットの符号が6個以上9個以下の連続する“0”で終った場合は、状態値は「4」へ変化する。
【0038】
入力される8ビット信号を16ビットの符号に変換するためのテーブルは、以下の特徴を持つ。
状態値が「1」である際に使用されるユニットテーブルT1 は、“1”と“1”の間の“0”の個数が2個以上かつ10個以下であるという条件(3T〜11Tルール)を満足するため、最低2個の“0”で始まる16ビットの符号ばかりで構成される。なぜなら、状態値が「1」に変化する前に変調された16ビットの符号は、“1”か“10”で終わるものだからである。
【0039】
状態値が「2」または「3」である際に使用されるユニットテーブルT2 またはT3 は、同様な理由から、0個から5個の連続する“0”で始まる16ビットの符号ばかりで構成されるが、状態値が「2」である際に使用されるユニットテーブルT2 は、MSBを1ビット目とした場合の、1ビット目と13ビット目の両方が“0”である符号で構成され、状態値が「3」である際に使用されるユニットテーブルT3 は、1ビット目と13ビット目のどちらかあるいは両方が“1”である符号で構成される。
【0040】
状態値が「4」である際に使用されるユニットテーブルT4 は、“1”か“01”で始まる16ビットの符号ばかりで構成される。
ここで、異なる2つの状態値に共通に使用できる16ビットの符号というものが存在する。例えば、連続する3個の“0”で始まり、1ビット目と13ビット目が“0”である16ビットの符号などは、状態値が「1」である際にも使用できるし、状態値が「2」である際にも使用できる。このような符号は、復号を行う場合のことを考え、必ず、入力8ビット信号の値が同じになるようにテーブルを構成する必要がある。
【0041】
また、状態値が次に「2」または「3」に変化するタイプの16ビットの符号は、入力される8ビット信号の全く異なる2種類の値に対して割り当てることが可能である。このような場合は、その符号からだけでは、一意に復号が行えないことになるが、次に変化する状態値の値を、必ず、一方を「2」に、もう一方を「3」にしておくことにより、これを正しく復号することが可能になる。この方法に関しては後述する。
【0042】
さらに、全てのユニットテーブルのそれぞれの符号に対し、入力された8ビット信号がその符号に変換された場合、次の状態値が「1」から「4」までのどれに変化するかを示す、もう一つのテーブルを設ける。16ビットの符号が2個以上5個以下の連続する“0”で終った場合は、状態値が次に「2」に変化するか「3」に変化するかを符号の特徴だけから決めることはできないが、このテーブルを参照することで、次の状態値を一意に決定することができるようになる。なお、同期シンクパターンの後は、状態値は必ず「1」となるものとする。
【0043】
図1の例では、次の状態値をSで示しており、これらの変化方向の状態値Sから成るテーブルがそれぞれ構成されるわけである。
これらのテーブルを用いて、変調器は、入力される8ビットのシンボルを16ビットの符号へ変調する。内部のメモリに現在の状態値を記憶しておき、その状態から参照すべきテーブルを得、入力される8ビットの信号をそのテーブルで16ビットの符号へ変換し、変調を行う。また、それと同時に、次の変換を行う際に参照すべきテーブルを得ることができるように、次の状態値をテーブルから求め、記憶しておく。実際のハードウエアの構成例については、後述する。
【0044】
次に、DSV(デジタルサムバリエーション又はデジタルサムバリュー)の制御について述べる。
上記各状態値ごとに、ランレングスの制限(3T〜11Tルール)を満たし、問題なく使用できる16ビットの符号が何通り存在するかを考える。この際、フレーム同期パターンと同じ11Tの2回繰り返しパターンが生じることを禁止するため、10個の“0”が並んでおり、その後の“1”の後に5個の“0”が並んで終わるような16ビットの符号はあらかじめ除いておく。この符号の次に、5個の“0”が連続して始まるような16ビットの符号が結合された際、11Tの2回繰り返しパターンが生じてしまうからである。また、16ビットの符号に変換後、状態値が「2」または「3」に変化する場合、その符号は2通りに使用できることになるので、これらの符号は2倍にカウントする。
【0045】
これを計算すると、状態値が「1」である際に使用できる16ビットの符号は344通り、状態値が「2」である際に使用できる16ビットの符号は345通り、状態値が「3」である際に使用できる16ビットの符号は344通り、状態値が「4」である際に使用できる16ビットの符号は411通り、となる。入力される信号は8ビットであるから、256通りの符号があればよいことになり、各状態値について、少なくとも88通りの符号が余ることになる。そこで、この88の余った符号を、DSVの制御用に用いる。すなわち、余った符号を用いて、エントリ数88のテーブル、いわゆる裏テーブルを別に設ける。本実施例では、入力される8ビットの信号が、“0”から“87”であるものについて、この裏テーブルを構成するものとする。
【0046】
ここで、このDSV制御方式において、最も効率良くDSV制御を行うために、表、裏それぞれのテーブルの構成方針を以下のようにする。
なお、前述したように、異なる2つの状態値に共通に使用できる16ビットの符号というものが存在する。これらの符号は、必ず、入力8ビット信号の値が同じになるようにテーブルを構成する必要があるため、その制限を考慮に入れると、テーブルの構成方法は、実際にはかなり複雑になる。ここでは、効率良くDSVを制御するためのテーブルの構成方法を示すのが目的であるから、簡単のため、各状態値を独立に考え、各状態値において使用できる16ビットの符号は、入力8ビット信号の各値に自由に割り当てることができるものとして説明する。
【0047】
図2は、上述したような変換テーブルの構成方法、より具体的には変換テーブルの4種類のユニットテーブルのうちの任意の1つについての構成方法を説明するためのフローチャートである。
この図2において、ステップS101では、16ビット符号の全パターンを求め、次のステップS102で、上記ランレングスの制限(3T〜11T)の条件を満足するビットパターンあるいは符号を選択する。次のステップS103においては、上述した状態値毎の条件に従う符号に分類する。この状態値毎に使用できる16ビットの符号は、上述したように344通り〜411通りある。例えば状態値が「1」である際に使用できる16ビットの符号は、344通りある。
【0048】
次に、ステップS104においては、上記各状態値毎の全ての符号について、その直前のレベル(=CWLL)がローレベルである場合のDSVの変化量を計算する。符号の長さは16ビットであり、ランレングスの制限(3T〜11T)があることを考えると、1符号あたりのDSVの変化量は、最小で−10、最大で+10となる。上記状態値が例えば「1」の場合には、最小−10〜最大+6となる。
【0049】
次のステップS105では、例えば上記状態値が「1」の場合の344通りの16ビットの符号を、DSVの変化量が正方向に大きいものから、負方向に大きいものへと、順に並べる。いわゆるソートする。
次に、ステップS106においては、DSVの変化量が正方向へ大きいものから順に、88個の16ビット符号を選びだし、例えば上記状態値が「1」の場合の図3に示す表テーブルT1aにおける、入力8ビット信号の“0”から“87”に順次割り当てる。この際、選び出された88個の16ビット符号の中でも、DSVの変化量の絶対値の大きなものほど、入力8ビット信号の小さい値に割り当てられるようにする。また、DSVの変化量が負方向へ大きいものから順に、88個の16ビット符号を選びだし、例えば図3の裏のテーブルT1bにおける、入力8ビット信号の“0”から“87”に割り当てる。この際、選び出された88個の16ビット符号の中でも、DSVの変化量の絶対値の大きなものほど、入力8ビット信号の小さい値に割り当てられるようにする。最後に、DSVの変化量の絶対値が小さいものから順に、168個の16ビット符号を選びだし、例えば図3の表のテーブルT1aにおける、入力8ビット信号の“88”から“255”に割り当てる。
【0050】
実際には、状態値が「1」である場合は、図3に示すように、使用できる16ビットの符号は344通りであるので、この段階で使用できる全ての符号が選ばれることになる。
また、状態値が「2」、「3」及び「4」である際に用いられる変換テーブルの各ユニットテーブルにおける入力信号値の割り当ての例を、それぞれ図4、図5及び図6に示す。
【0051】
なお、これらの図3〜図6においては、上記ソーティングをかける際にDSVの変化量が同じ16ビット符号の順序を、上記図1の例と異ならせているが、いずれのテーブルを用いても何等問題はない。
このような構成方針で表のテーブルTaと裏のテーブルTbとを構成することにより、入力された8ビット信号が“0”から“87”の間の値であった場合は、DSVの変化量の絶対値が比較的大きく、かつ極性が逆である2つの16ビットの符号のどちらかを選択することができるため、効率良くDSV制御を行うことができるようになる。また、入力された8ビット信号が“88”から“255”の間の値であった場合は、16ビットの符号は一意に決定し、DSV制御を行うことはできないが、これらの16ビットの符号は、DSVの変化量の絶対値が比較的小さいものばかりが選ばれているから、累積DSVの絶対値を常に小さく保つことが可能となる。
【0052】
ここで定義したエントリ数88の裏テーブルTbは、エントリ数が少ないことを除いて、エントリ数が256の表テーブルTaと全く同じ特徴を持つ。
この裏テーブルTbを表テーブルTaとともに用いて、DSVの制御を行う。入力された8ビット信号が“0”から“87”の間であった場合には、入力された8ビットの信号を16ビットの符号に変換する際、表テーブルTaと裏テーブルTbのどちらを使用するかを適当に選択することができる。従って、本発明の実施例においては、従来のEFMにおけるDSV制御の場合のように、累積DSVを常に計算し、表テーブルTaを用いて変換を行った場合の累積DSVと、裏テーブルTbを用いて変換を行った場合の累積DSVをそれぞれ求め、累積DSVの絶対値がより零に近くなる方を選択しながら変換を行う。
【0053】
次に、このような構成の変換テーブルを用いた本実施例の信号変調方式のアルゴリズムを、図7を参照しながら説明する。
ステップS1において、8ビット信号が入力されると、ステップS2で現在の状態値を獲得した後、ステップS3で、8ビット入力信号の値が87以下か否かを判別する。
【0054】
このステップS3でYES、すなわち入力信号値が87以下と判別されたときには、ステップS4に進んで、現在の状態値に応じた上記表のテーブルTaを参照して入力信号値に対応する16ビット符号を獲得し、累積DSV値xa を計算する。また、ステップS5では、現在の状態値に応じた上記裏のテーブルTbを参照して入力信号値に対応する16ビット符号を獲得し、累積DSV値xb を計算する。次のステップS6では、これらの累積DSV値xa 、xb の各絶対値の大小関係、すなわち|xa|≦|xb|か否か、を判別している。
【0055】
上記ステップS3でNO、すなわち入力信号値が87よりも大とされた場合には、ステップS7に進み、現在の状態値に応じた上記表テーブルTaを参照して入力信号値に対応する16ビット符号を獲得し、ステップS10に進む。上記ステップS6でYES、すなわち|xa|≦|xb|と判別されたときには、上記表テーブルTaを参照して16ビット符号を獲得し、ステップS10に進む。上記ステップS6でNO、すなわち裏テーブルTbの符号の累積DSV値xb の絶対値の方が小さいと判別されたときには、上記裏テーブルTbを参照して16ビット符号を獲得し、ステップS10に進む。
【0056】
ステップS10において、累積DSVの計算及び更新を行った後、ステップS11では、次回の状態値用テーブル、すなわち上記図1の次回状態値Sをまとめたテーブルを参照し、状態値を更新する。次のステップS12では、獲得された16ビット符号を出力する。
次に図8は、本発明による信号変調方式の一実施例を実現する信号変調装置の構成例を示すブロック図である。
【0057】
この図8において、8ビットの入力信号は、比較回路10、及びアドレス発生回路21に入力される。
比較回路10は、入力された8ビットの信号の値を“88”なる値と比較する。入力された8ビットの信号の値が、“88”未満であった場合は、前述したようなDSV制御を行うことができるようになるので、比較回路10は、セレクタ11、及びセレクタ12へ、DSV制御を行うモードに入ることを指示する。
【0058】
セレクタ11は、比較回路10から、DSV制御を行うモードに入れという指令を受けた場合は、アドレス発生回路14、及びアドレス発生回路17へ、入力された8ビットの信号を供給する。入力された8ビットの信号の値が“88”以上であった場合は、DSV制御が行えず、比較回路10からDSV制御は行わないという指令が送られるので、入力された8ビットの信号の供給は行わない。
【0059】
状態値記憶用メモリ13は、現在の状態値が「1」から「4」までの間のどの値であるかを記憶しておくためのメモリである。
累積DSV記憶用メモリ25は、現在の累積DSVの値を記憶しておくためのメモリである。
16ビット符号用の変換テーブルROM23は、8ビットの入力信号値が変換されるべき16ビットの符号を格納しておくテーブルROMである。前述したように各状態値ごとに4つのユニットテーブルT1 、T2 、T3 、T4 があり、さらに入力信号値“0”〜“87”については16ビット符号が2重化され、前記表テーブルTaに含まれる符号と裏テーブルTbの符号とが存在する。従って、計8種類のテーブルT1a〜T4bが存在する。これらのテーブルT1a〜T4bを用いることにより、8ビットの入力信号値と、状態値と、表テーブルと裏テーブルのどちらを使用するかを示す値との、3つのパラメータから決定されるアドレスを受けとり、それに対応する16ビットの符号を返すことができる。
【0060】
次回状態値決定用テーブルROM27は、8ビットの入力信号値が16ビットの符号に変換された後、状態値がいくつに変化するかを格納しておくテーブルROMである。各状態値ごとに4つのテーブルがあり、さらに入力信号値“0”〜“87”については2重化されて、表テーブルの他に裏テーブルが存在する。すなわち、上記符号用テーブルT1a、T1b、T2a、T2b、T3a、T3b、T4a、T4bにそれぞれ対応して、次回状態値決定用テーブルT1a-S、T1b-S、T2a-S、T2b-S、T3a-S、T3b-S、T4a-S、T4b-Sが設けられている。これらのテーブルT1a-S〜T4b-Sは、8ビットの入力信号値と、現在の状態値と、表テーブルと裏テーブルのどちらを使用するかを示す値との、3つのパラメータから決定されるアドレスを受けとり、それに対応する次回の状態値を返す。
【0061】
アドレス発生回路14は、8ビットの入力信号と、状態値記憶用メモリ13から供給された現在の状態値を得、16ビット符号用テーブルROM23から、第1テーブルを使った場合の16ビットの符号を得るためのアドレスを発生し、読み出し回路15へ供給する。
読み出し回路15は、アドレス発生回路14からのアドレス信号を受け取り、このアドレス信号を用いて、16ビット符号用テーブルROM23から16ビットの符号を得る。この符号は、累積DSV計算回路16へ供給される。
【0062】
累積DSV計算回路16は、読み出し回路15から受けとった16ビットの符号と、累積DSV記憶用メモリ25から受けとった現在の累積DSVの値とから、この符号を用いた時に、累積DSVがいくつになるかを計算し、比較回路20へ供給する。
アドレス発生回路17は、8ビットの入力信号と、状態値記憶用メモリ13から供給された現在の状態値を得、16ビット符号用テーブルROM23から、第2テーブルを使った場合の16ビットの符号を得るためのアドレスを発生し、読み出し回路18へ供給する。
【0063】
読み出し回路18は、アドレス発生回路17からのアドレス信号を受け取り、このアドレス信号を用いて、16ビット符号用テーブルROM23から16ビットの符号を得る。この符号は、累積DSV計算回路19へ供給される。
累積DSV計算回路19は、読み出し回路18から受けとった16ビットの符号と、累積DSV記憶用メモリ25から受けとった現在の累積DSVの値とから、この符号を用いた時に、累積DSVがいくつになるかを計算し、比較回路20へ供給する。
【0064】
比較回路20は、累積DSV計算回路16と、累積DSV計算回路19とから、それぞれ第1テーブルを用いて変換を行った場合の累積DSVの値と、第2テーブルを用いて変換を行った場合の累積DSVの値を得、これの絶対値を比較する。より絶対値の小さい累積DSVを与えるテーブルはどちらかを判断し、どちらのテーブルを使用すべきかの信号を、セレクタ12へ供給する。
【0065】
セレクタ12は、比較回路10から、DSV制御を行うモードに入れという指令を受けた場合は、比較回路20から送られた第1テーブルと第2テーブルのどちらを使用するかを示す信号を、アドレス発生回路21へ供給する。比較回路10からDSV制御は行わないという指令を受けた場合は、セレクタ12は、アドレス発生回路21へ、必ず第1テーブルを使用するように指示する信号を供給する。
【0066】
アドレス発生回路21は、8ビットの入力信号の値と、状態値記憶用メモリ13から受けとった現在の状態値と、セレクタ12から受けとった、第1テーブルと第2テーブルのどちらを使用するかの信号とを用いて、16ビット符号用テーブルROM23から16ビットの符号を得るためのアドレス、及び次回状態値決定用テーブルROMから次回の状態値を得るためのアドレスを発生し、読み出し回路22、及び読み出し回路26へ供給する。
【0067】
読み出し回路22は、アドレス発生回路21からのアドレス信号を受け取り、このアドレス信号を用いて、16ビット符号用テーブルROM23から16ビットの符号を得る。この符号は、16ビットの符号出力となり、この変調器から出力される。また、読み出し回路22は、この16ビットの符号を、累積DSV計算回路24へ供給する。
【0068】
累積DSV計算回路24は、読み出し回路22から受け取った16ビットの符号と、累積DSV記憶用メモリ25から受けとった累積DSVとから、この16ビットの符号を使用後、累積DSVがいくつに変化するかを計算し、累積DSV記憶用メモリ25の内容をその計算値で更新する。
読み出し回路26は、アドレス発生回路21からのアドレス信号を受け取り、このアドレス信号を用いて、次回状態値決定用テーブルROM27から、次回の状態値を得る。さらに、読み出し回路26は、この次回の状態値を、状態値記憶用メモリ13に対して出力し、状態値記憶用メモリ13の内容を更新する。
【0069】
次に、図9の曲線Aは、上述した本発明の実施例の信号変調方法や装置を用いて、入力された8ビットのサンプル信号を変調し、生成された記録波形の低周波成分をフーリエ変換によって求めたものを示している。
図9の曲線Bは、従来のEFM方式を用いて同じサンプル信号を変調し、生成された記録波形の低周波成分を、フーリエ変換によって求めたものである。図9の曲線Cは、従来のEFM方式において、マージンビットを2ビットとした方式を用いて同じサンプル信号を変調し、生成された記録波形の低周波成分を、フーリエ変換によって求めたものである。
【0070】
この図9の各曲線A、B、Cから明らかなように、本発明の実施例によれば、変調効率は、従来のEFM方式においてマージンビットを2ビットとした方式と同じ(すなわち、従来のEFM方式の(17/16)倍)でありながら、低周波成分のレベルを、従来のEFM方式を用いた場合とほとんど同等のレベルまで低減することが可能であることがわかる。
【0071】
次に、本発明の変調方式によって変調された信号を受信して、元通り8ビットの信号に復調する方法について説明する。
従来のEFMの変調方式においては、14ビットのインフォメーションビットと、8ビットの入力信号とは、完全に1対1に対応しているため、14ビットのインフォメーションビットから8ビットの信号への逆変換は、特に問題なく行うことができる。
【0072】
本発明の実施例においては、異なる8ビット入力信号に対して、同じ16ビットの符号が割り当てられている場合があるので、復調器は、16ビットの符号を受けとっただけでは逆変換を行うことができない。そこで、本発明の実施例における復調器は、16ビットの符号を受けとった段階で逆変換が行えない場合は、もう1シンボル分、16ビットの符号を受けとり、その符号と合わせて逆変換を行う。本実施例の復調方式のアルゴリズムを、図10に示す。
【0073】
この図10に示す復調アルゴリズムの要点を説明する。
前述したように、入力される8ビット信号の全く異なる2種類の値に対して、共通に割り当てることが可能である16ビットの符号は、状態値が次に「2」または「3」に変化するタイプのものに限られる。また、このような16ビットの符号は、次に変化する状態値は、必ず、一方が「2」、もう一方が「3」となっている。状態値が「2」の時に使用されるテーブルは、MSBを1ビット目とした場合の、1ビット目と13ビット目の両方が“0”である符号で構成され、状態値が「3」である際に使用されるテーブルは、1ビット目と13ビット目のどちらかあるいは両方が“1”である符号で構成される。
【0074】
これらの条件から、逆変換を行おうとしている16ビットの符号により、状態値が「2」に変化するなら、次に来る16ビットの符号は、1ビット目と13ビット目の両方が“0”であることになり、逆変換を行おうとしている16ビットの符号により、状態値が「3」に変化するなら、次に来る16ビットの符号は、1ビット目と13ビット目のどちらかあるいは両方が“1”であることになる。従って、復調器は、16ビットの符号を受けとった段階で、逆変換が行えない場合、もう1シンボル分、16ビットの符号を受けとり(図10のステップS25参照)、その符号の1ビット目と13ビット目を調べる(ステップS26)。ステップS27で両方とも“0”か否かを判別し、両方“0”であった場合は、逆変換しようとしている16ビットの符号は、次に状態値を「2」に変化させる方の符号であり、どちらかあるいは両方とも“1”であった場合は、逆変換しようとしている16ビットの符号は、次に状態値を「3」に変化させる方の符号であるということがわかるので、一意に逆変換ができることになる(ステップS28、S29)。
【0075】
この操作について、前記図1の変換テーブルを参照しながら例をあげて説明する。
前記図1の変換テーブルにおける状態値が1のユニットテーブルT1 の表テーブルT1aの場合において、8ビットの入力信号”5”と”6”に対する16ビットの符号は、どちらも“0010000000100100”である。従って、復調器は、“0010000000100100”という符号を受けとっても、逆変換を行うことができない。そこで、この場合は、復調器は、もう1シンボル分符号を読む。そうして読まれた16ビットの符号が、例えば“0010000000001001”であったとすれば、これは13ビット目が“1”であるから、状態値が「3」である場合に変換された符号である。同じ“0010000000100100”という符号であっても、入力信号値が”5”である場合は状態値は次に「2」へ変化し、入力信号値が”6”である場合は状態値は次に「3」へ変化するので、復調器は、入力信号の値は、状態値を次に「3」に変化させる方、すなわち”6”、と判断することができ、誤りなく復号を行うことができる。
【0076】
なお、図10のフローチャートにおいて、ステップS21で16ビット符号を入力し、ステップS22でテーブルを参照して、ステップS23で一意に復号可能と判別されれば、ステップS24に進んで、復号した8ビット信号を出力すればよいことは勿論である。
次に図11は、本発明の実施例としての信号復調装置の構成例を示したブロック図である。
【0077】
この図11において、16ビットの入力符号は、1シンボル遅延回路31、及びAND回路34へ入力される。
1シンボル遅延回路31は、入力された16ビットの符号を、1シンボル分遅延させる。1シンボル分遅延された16ビットの符号は、復号用の第1のテーブルITaが書き込まれた復号用テーブルROM32、及び復号用の第2のテーブルITbが書き込まれた復号用テーブルROM33に供給される。
【0078】
復号用第1テーブルITaが書き込まれた復号用テーブルROM32は、16ビットの符号を受けとって、逆変換を行い、8ビットの信号を出力する。16ビットの符号を受けとっても、それだけでは一意に逆変換が行えないタイプの16ビットの符号に対しては、変調器側で、この符号を出力した後、状態値が「2」に変化する方の8ビットの信号値を出力するようにする。出力される8ビットの信号値は、判定回路35へ供給される。
【0079】
復号用第2テーブルITbが書き込まれた復号用テーブルROM33は、復号用テーブルROM32同様、16ビットの符号を受けとって、逆変換を行い、8ビットの信号を出力するが、全ての場合において逆変換を行うわけではない。復号用テーブルROM33は、16ビットの符号から一意に逆変換が行えるものについては、何も出力しないか、特別なデータを出力するようにする。16ビットの符号を受けとっても、それだけでは一意に逆変換が行えないタイプの16ビットの符号に対しては、変調器側で、この符号を出力した後、状態値が「3」に変化する方の8ビットの信号値を出力するようにする。出力される8ビットの信号値は、判定回路35へ供給される。
【0080】
AND回路34は、入力された16ビットの符号と、比較値発生回路36からの16進数で“8008”である16ビットの符号“1000 0000 0000 1000” とのANDを取ることによって、入力16ビット符号の1ビット目と13ビット目の符号を検査し、得られた16ビットのAND出力の数値の全ビットが“0”の時は“0”を、そうでない時は“1”を、それぞれ出力する。“8008”は、MSBを1ビット目とした場合に、1ビット目と13ビット目のみが“1”であり、それ以外は“0”である符号であるから、AND回路34からの出力は、入力された16ビットの符号が、1ビット目と13ビット目の両方が“0”である場合は“0”、1ビット目と13ビット目のどちらかあるいは両方が“1”である場合は“1”となる。
【0081】
判定回路35は、復号用第1テーブルROM32、及び復号用第2テーブルROM33から供給される8ビットの信号値と、AND回路34から供給される信号を受けとる。まず、復号用第2テーブルROM33から8ビットの信号値が送られて来ない時、あるいは特別なデータが送られてきた時は、入力された16ビットの符号が一意に8ビットの信号値へ復号されたということであるから、判定回路35は、復号用第1テーブル32から送られた8ビットの信号値を、そのまま出力信号として出力する。次に、復号用第2テーブルROM33から8ビットの信号値が送られて来た時は、入力された16ビットの符号が一意に8ビットの信号値へ復号できなかったということである。復号用第1テーブルROM32、及び復号用第2テーブル33から送られてくるデータは、1シンボル遅延回路31を通ってきているから、AND回路34に入力された16ビットの符号は、1シンボル分先読みした符号ということになる。従って、AND回路34に入力された16ビットの符号が、状態値「2」である時に変換される符号である場合、すなわちAND回路34の出力信号が“0”である場合は、判定回路35は、復号用第1テーブルROM32から受けとった8ビットの信号を、出力信号として出力する。AND回路34に入力された16ビットの符号が、状態値「3」である時に変換される符号である場合、すなわちAND回路34の出力信号が“1”である場合は、判定回路35は、復号用第2テーブルROM33から受けとった8ビットの信号を、出力信号として出力する。
【0082】
以上説明したような本発明の実施例は、特に、高密度光ディスクに、ディジタル音声、ビデオ、データなどの信号を記録する際の変調や復調に適用して好ましいものである。この高密度光ディスクにおける信号フォーマットの概要としては、例えば次のようにすればよい。すなわち、
変調方式 8−16変換の一種
チャネルビットレート 24.4314Mbps
誤り訂正方式 CIRC
データ伝送レート 12.216Mbps
である。
【0083】
なお、本発明は、上述したような実施例のみに限定されるものではなく、例えば、入力信号のNビットや変換出力信号のMチャネルビットは、N=8、M=16の各値に限定されず、任意の数値に設定することができる。
【0084】
【発明の効果】
以上説明したように、本発明によれば、変換テーブルの2重化部分は、対応する符号の組が互いにデジタルサムバリエーションの変化量が正負逆でかつ絶対値が近い値となる構成とし、また上記デジタルサムバリエーションの変化量の絶対値が大きい符号を配する構成としているため、変調信号の低周波成分の抑圧が適切に行われるようになる。
【0085】
また、変換テーブルを複数種類持ち、直前の符号によって次の変換で使用されるテーブルを切替えることで、マージンビットを用いることなく、各Nチャネルビットパターンを結合することが可能となる。
各テーブルにおいて、累積DSVに正と負の逆の作用を与える2種類のテーブルを作成し、その2種類のテーブルを適切に切替えながら変調することにより、変調信号の低周波成分を十分に抑圧することが可能となる。
【0086】
ここで、従来よりいわゆるCDにおいて採用されている8−14変換、いわゆるEFMと比較すると、マージンビットを用いることなく、8ビットの入力信号を16チャネルビットの符号に変換することが可能となるため、8ビットをインフォメーションビット14ビットに変換し、3ビットのマージンビットと合わせて合計17ビットに変換していた従来の方法と比較して、低周波成分の抑圧を実現しながらデータ記録密度を(17/16)倍に高めることができ、変換効率が6%程向上する。
【0087】
また、記録密度を向上させるためには、8ビットのシンボルをインフォメーションビット14ビットに変換し、マージンビットを2ビットとして合計16ビットに変換する方法が考えられるが、この方法に比べると、累積DSVに正と負の逆の作用を与える2種類のテーブルを作成し、その2種類のテーブルを適切に切替えながら変調を行うことができるため、変調信号の低周波成分を十分に抑圧することができる。
【0088】
さらに、変調信号を復調する際に、あらかじめ1シンボル分余分に信号を読んでおき、その情報とあわせて復号を行うことで、この方式で変調された信号を復号することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例に用いられる変換テーブルの一例を示す図である。
【図2】変換テーブルを構成するアルゴリズムの一例を示すフローチャートである。
【図3】状態値が1のときのユニットテーブルの一例を示す図である。
【図4】状態値が2のときのユニットテーブルの一例を示す図である。
【図5】状態値が3のときのユニットテーブルの一例を示す図である。
【図6】状態値が4のときのユニットテーブルの一例を示す図である。
【図7】本発明の実施例となる信号変調方法のアルゴリズムの一例を示すフローチャートである。
【図8】本発明の実施例となる信号変調装置の構成例を示すフローチャートである。
【図9】本発明の実施例における変調信号の低域成分がどの程度低減されるかを従来例との比較で示したグラフである。
【図10】信号復調方法のアルゴリズムの一例を示すフローチャートである。
【図11】本発明の実施例となる信号復調装置の構成例を示すブロック図である。
【図12】従来の変調出力信号のフレーム構成を示す図である。
【図13】従来の変調出力信号のサブコーディングフレーム構造を示す図である。
【図14】従来のサンプル値とEFM変調波形を示す図である。
【符号の説明】
10、20 比較回路
11、12 セレクタ
13 状態値記憶用メモリ
14、17、21 アドレス発生回路
15、18、22、26 読み出し回路
16、19、24 累積DSV計算回路
23 符号用テーブルROM
25 累積DSV用メモリ
27 次回状態値決定用ROM
Claims (8)
- 入力されるMビットの符号系列を変換テーブルを参照してN(ただし、M、Nは整数、M<N)ビットのチャネルビットパターンに変換し、このチャネルビットパターンを、次のチャネルビットパターンと直接結合する信号変調方法であって、
上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、
上記すべてのユニットテーブルの各表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、
上記すべてのユニットテーブルの各裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、
1つの上記ユニットテーブルにおいて、複数の符号系列に同一のチャネルビットパターンが割り当てられているときには、次の符号系列が参照するユニットテーブルが異なるように構成されており、
上記ユニットテーブルの表テーブル及び裏テーブルを選択的に参照してMビットの符号系列をNビットのチャネルビットパターンに変換することにより、所定の変調規則を満足しつつ低周波成分が抑圧された変調信号を出力する
ことを特徴とする信号変調方法。 - 上記入力符号系列を8ビットとし、入力される8ビットの符号系列を16ビットのチャネルビットパターンに変換する際に、1チャネルクロックの周期をTとするとき、最短波長が3Tで最長波長が11Tとなる変調規則を満足するチャネルビットパターンとすることを特徴とする請求項1記載の信号変調方法。
- 入力されるMビットの符号系列を変換テーブルを参照してN(ただし、M、Nは整数、M<N)ビットのチャネルビットパターンに変換し、このチャネルビットパターンを、次のチャネルビットパターンと直接結合して出力する信号変調装置であって、
上記変換テーブルを参照してMビットの符号系列をNビットのチャネルビットパターンに変換する変換部と、
上記変換されたチャネルビットパターンを出力する出力部と
を有し、
上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、
上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、
上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、
1つの上記ユニットテーブルにおいて、複数の符号系列に同一のチャネルビットパターンが割り当てられているときには、次の符号系列が参照するユニットテーブルが異なるように構成され、
入力された符号系列に対応するチャネルビットパターンが表テーブル、および裏テーブルの双方に存在する場合には、一方のテーブルに属するユニットテーブルから選択されたチャネルビットパターンを出力することにより、変調信号の低周波成分を抑圧するようにした
ことを特徴とする信号変調装置。 - 上記入力符号系列を8ビットとし、入力される8ビット符号系列を16ビットのチャネルビットパターンに変換する際に、1チャネルクロックの周期をTとするとき、最短波長が3Tで最長波長が11Tとなる変調規則を満足するチャネルビットパターンとすることを特徴とする請求項3記載の信号変調装置。
- Mビットの符号系列が変換テーブルを参照してN(ただし、M、Nは整数、M<N)ビットのチャネルビットパターンに変換され、この変換されたチャネルビットパターンが、次のチャネルビットパターンと直接結合されて得られた変調信号を復調する信号復調装置であって、
上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、
上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、
上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、
変調の際に参照された上記ユニットテーブルに属するチャネルビットパターンの中から、現在供給されているチャネルビットパターンの次のチャネルビットパターンに基づいて特定されるNビットのチャネルビットパターンをMビットの符号系列に変換する変換部と、
上記変換された符号系列を出力する出力部とを有する
ことを特徴とする信号復調装置。 - 上記入力符号系列を8ビットとし、入力される8ビットの符号系列を16ビットのチャネルビットパターンに変換する際に、1チャネルクロックの周期をTとするとき、最短波長が3Tで最長波長が11Tとなる変調規則を満足するチャネルビットパターンとすることを特徴とする請求項5記載の信号復調装置。
- Mビットの符号系列が変換テーブルを参照してN(ただし、M、Nは整数、M<N)ビットのチャネルビットパターンに変換され、この変換されたチャネルビットパターンが、次のチャネルビットパターンと直接結合されて得られた変調信号を復調する信号復調方法であって、
上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、
上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、
上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、
変調の際に参照された上記変換テーブルに属するチャネルビットパターンの中から、現在供給されているチャネルビットパターンの次のチャネルビットパターンに基づいて特定されるNビットのチャネルビットパターンをMビットの符号系列に変換して出力する
ことを特徴とする信号復調方法。 - 上記入力符号系列を8ビットとし、入力される8ビットの符号系列を16ビットのチャネルビットパターンに変換する際に、1チャネルクロックの周期をTとするとき、最短波長が3Tで最長波長が11Tとなる変調規則を満足するチャネルビットパターンとすることを特徴とする請求項7記載の信号復調方法。
Priority Applications (37)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15717594A JP3541439B2 (ja) | 1994-07-08 | 1994-07-08 | 信号変調方法及び装置、並びに信号復調装置及び方法 |
EP99113783A EP0971355B1 (en) | 1994-07-08 | 1995-07-07 | Record medium storing a signal |
US08/612,952 US5818367A (en) | 1994-07-08 | 1995-07-07 | Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus |
CA002362133A CA2362133C (en) | 1994-07-08 | 1995-07-07 | Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus |
KR1019960701288A KR100352353B1 (ko) | 1994-07-08 | 1995-07-07 | 신호변조방법,신호변조장치,신호복조방법및신호복조장치 |
AT01103087T ATE308824T1 (de) | 1994-07-08 | 1995-07-07 | Signalmodulationsverfahren und signaldemodulationsverfahren |
AT99113783T ATE441250T1 (de) | 1994-07-08 | 1995-07-07 | Aufzeichnungsmedium zur signalspeicherung |
EP01120568A EP1168331B1 (en) | 1994-07-08 | 1995-07-07 | Signal demodulating method and signal demodulating apparatus |
ES95924525T ES2160169T3 (es) | 1994-07-08 | 1995-07-07 | Metodo de modulacion de señales, modulador de señales, metodo de desmodulacion de señales y desmodulador de señales. |
EP95924525A EP0718843B1 (en) | 1994-07-08 | 1995-07-07 | Signal modulation method, signal modulator, signal demodulation method and signal demodulator |
DE69522650T DE69522650T2 (de) | 1994-07-08 | 1995-07-07 | Signalmodulations- und -demodulationsverfahren und -vorrichtung |
EP06004498A EP1701448B1 (en) | 1994-07-08 | 1995-07-07 | Optical disk record medium storing a 8 to 16 bits converted signal and corresponding optical disc recording system |
RU96107886/28A RU2171505C2 (ru) | 1994-07-08 | 1995-07-07 | Способы и устройства модулирования и демодулирования сигналов |
AT95924525T ATE205629T1 (de) | 1994-07-08 | 1995-07-07 | Signalmodulations- und -demodulationsverfahren und -vorrichtung |
AT06004498T ATE523966T1 (de) | 1994-07-08 | 1995-07-07 | Optisches aufzeichnungsmedium und entsprechendes aufzeichnungssystem zur speicherung eines 8-zu-16 bit gewandelten signals |
ES06004498T ES2373371T3 (es) | 1994-07-08 | 1995-07-07 | Medio de registro de disco óptico que almacena una señal convertida de 8-bites a 16-bites y sistema de registro de disco óptico correspondiente. |
EP01103087A EP1126619B1 (en) | 1994-07-08 | 1995-07-07 | Signal modulating method and signal demodulating method |
ES01103087T ES2246943T3 (es) | 1994-07-08 | 1995-07-07 | Metodo de modulacion de señal y metodo de desmodulacion de señal. |
CN95190776A CN1103104C (zh) | 1994-07-08 | 1995-07-07 | 信号调制方法、信号调制装置、信号解调方法和信号解调装置 |
CN2006101016708A CN1917069B (zh) | 1994-07-08 | 1995-07-07 | 信号调制方法、信号调制装置、信号解调方法和信号解调装置 |
DE69534573T DE69534573T2 (de) | 1994-07-08 | 1995-07-07 | Signalmodulationsverfahren und Signaldemodulationsverfahren |
CA002171113A CA2171113C (en) | 1994-07-08 | 1995-07-07 | Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus |
PL95313410A PL177830B1 (pl) | 1994-07-08 | 1995-07-07 | Sposób i urządzenie do modulacji sygnału oraz sposób i urządzenie do demodulacji sygnału |
DE69535995T DE69535995D1 (de) | 1994-07-08 | 1995-07-07 | Aufzeichnungsmedium zur Signalspeicherung |
PCT/JP1995/001364 WO1996002054A1 (fr) | 1994-07-08 | 1995-07-07 | Procede de modulation de signaux, modulateur de signaux, procede de demodulation de signaux et demodulateur de signaux |
ES99113783T ES2332617T3 (es) | 1994-07-08 | 1995-07-07 | Medio de registro que almacena una señal. |
AU28991/95A AU701638B2 (en) | 1994-07-08 | 1995-07-07 | Signal modulation method, signal modulator, signal demodulation method and signal demodulator |
CNB2004100324399A CN1310248C (zh) | 1994-07-08 | 1995-07-07 | 信号调制方法、信号调制装置、信号解调方法和信号解调装置 |
ES01120568T ES2389937T3 (es) | 1994-07-08 | 1995-07-07 | Método de desmodulación de señal y aparato de desmodulación de señal. |
TW084107701A TW271024B (ja) | 1994-07-08 | 1995-07-25 | |
US08/687,969 US5870037A (en) | 1994-07-08 | 1996-07-26 | Method and apparatus, demodulating method and signal demodulating apparatus |
AU10084/99A AU718089B2 (en) | 1994-07-08 | 1999-01-08 | Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus |
JP2000217864A JP3954778B2 (ja) | 1994-07-08 | 2000-07-18 | 記録媒体、並びに記録媒体の製造方法及び装置 |
CNB001217194A CN1201323C (zh) | 1994-07-08 | 2000-07-21 | 盘型记录媒体 |
HK02101790.8A HK1042764B (zh) | 1994-07-08 | 2002-03-08 | 盤型記錄媒體 |
HK05102626A HK1071630A1 (en) | 1994-07-08 | 2002-03-08 | Signal modulation method, signal modulator, signaldemodulation method and signal demodulator |
HK07107769.7A HK1100236A1 (en) | 1994-07-08 | 2002-03-08 | Signal modulation method, signal modulator, signal demodulation method and signal demodulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15717594A JP3541439B2 (ja) | 1994-07-08 | 1994-07-08 | 信号変調方法及び装置、並びに信号復調装置及び方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000217864A Division JP3954778B2 (ja) | 1994-07-08 | 2000-07-18 | 記録媒体、並びに記録媒体の製造方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0831100A JPH0831100A (ja) | 1996-02-02 |
JP3541439B2 true JP3541439B2 (ja) | 2004-07-14 |
Family
ID=15643835
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15717594A Expired - Lifetime JP3541439B2 (ja) | 1994-07-08 | 1994-07-08 | 信号変調方法及び装置、並びに信号復調装置及び方法 |
JP2000217864A Expired - Lifetime JP3954778B2 (ja) | 1994-07-08 | 2000-07-18 | 記録媒体、並びに記録媒体の製造方法及び装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000217864A Expired - Lifetime JP3954778B2 (ja) | 1994-07-08 | 2000-07-18 | 記録媒体、並びに記録媒体の製造方法及び装置 |
Country Status (15)
Country | Link |
---|---|
US (1) | US5818367A (ja) |
EP (5) | EP0971355B1 (ja) |
JP (2) | JP3541439B2 (ja) |
KR (1) | KR100352353B1 (ja) |
CN (4) | CN1310248C (ja) |
AT (4) | ATE205629T1 (ja) |
AU (2) | AU701638B2 (ja) |
CA (2) | CA2171113C (ja) |
DE (3) | DE69535995D1 (ja) |
ES (5) | ES2332617T3 (ja) |
HK (2) | HK1042764B (ja) |
PL (1) | PL177830B1 (ja) |
RU (1) | RU2171505C2 (ja) |
TW (1) | TW271024B (ja) |
WO (1) | WO1996002054A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100644599B1 (ko) * | 2000-09-06 | 2006-11-13 | 삼성전자주식회사 | 개선된 dc 억압 능력을 갖는 rll 코드 변복조 방법 |
US5870037A (en) * | 1994-07-08 | 1999-02-09 | Sony Corporation | Method and apparatus, demodulating method and signal demodulating apparatus |
KR100231379B1 (ko) * | 1995-04-12 | 1999-11-15 | 니시무로 타이조 | 코드 변환/복호 장치 및 방법 |
US5969651A (en) * | 1996-03-08 | 1999-10-19 | Sony Corporation | Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus |
JP4032399B2 (ja) * | 1996-09-09 | 2008-01-16 | ソニー株式会社 | 情報伝送装置、情報伝送方法及び光ディスク装置 |
EP0854482B1 (en) * | 1997-01-16 | 2004-03-31 | SGS-THOMSON MICROELECTRONICS S.r.l. | System for decoding the EFM and EFM-PLUS format in optical disc (CD and DVD) read units and corresponding method of decoding |
US6297753B1 (en) | 1999-01-29 | 2001-10-02 | Victor Company Of Japan, Ltd. | Eight-to-fifteen modulation using no merging bit and optical disc recording or reading systems based thereon |
KR100294893B1 (ko) * | 1999-03-09 | 2001-07-12 | 윤종용 | 개선된 dc 억압 능력을 갖는 rll 코드 생성 방법 과 생성된 rll 코드 변복조 방법 |
KR100565046B1 (ko) * | 1999-04-21 | 2006-03-30 | 삼성전자주식회사 | 개선된 dc 억압 능력을 갖는 rll 코드 배치 방법, 변복조 방법 및 복조 장치 |
JP3551359B2 (ja) * | 1999-05-25 | 2004-08-04 | 日本ビクター株式会社 | 変調装置、復調装置 |
TW538372B (en) * | 1999-10-02 | 2003-06-21 | Mediatek Inc | Zero digital sum value control device and method |
JP3709818B2 (ja) * | 2000-10-31 | 2005-10-26 | 日本ビクター株式会社 | 符号化テーブル及びそれを用いた変調装置、伝送装置並びに記録媒体 |
EP1750256B1 (en) | 2000-12-26 | 2008-12-24 | Panasonic Corporation | Recording medium, recording method, reproduction method, recording apparatus and reproduction apparatus |
IL152008A0 (en) * | 2001-02-02 | 2003-04-10 | Koninkl Philips Electronics Nv | Method of converting a series of m-bit information words into a modulated signal |
JP2002319242A (ja) * | 2001-02-13 | 2002-10-31 | Victor Co Of Japan Ltd | 記録方法、記録装置、伝送装置、再生方法、再生装置、受信装置、記録媒体及び伝送媒体 |
KR100669623B1 (ko) * | 2001-03-12 | 2007-01-15 | 엘지전자 주식회사 | 디지털 데이터 변환방법 |
KR100817936B1 (ko) * | 2001-05-14 | 2008-03-31 | 엘지전자 주식회사 | 일련의 데이터 워드를 변조신호로 변환하는 방법 및 장치 |
CN100428633C (zh) * | 2001-06-29 | 2008-10-22 | 日本胜利株式会社 | 数字信号的调制方法及调制装置 |
DE10163556A1 (de) * | 2001-12-21 | 2003-08-07 | Thomson Brandt Gmbh | Verfahren zum Kodieren eines Datenstroms |
CN1647196A (zh) * | 2002-04-11 | 2005-07-27 | 皇家飞利浦电子股份有限公司 | 随机的dc控制 |
US6876315B1 (en) * | 2004-03-12 | 2005-04-05 | International Business Machines Corporation | DC-balanced 6B/8B transmission code with local parity |
US7528623B2 (en) * | 2007-02-02 | 2009-05-05 | Teradyne, Inc. | Distributing data among test boards to determine test parameters |
EP2112764A1 (en) * | 2008-04-25 | 2009-10-28 | Thomson Licensing | Method for encoding a sequence of integers, storage device and signal carrying an encoded integer sequence and method for decoding a sequence of integers |
JP5450857B2 (ja) * | 2013-03-07 | 2014-03-26 | 株式会社日立製作所 | 情報処理装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57176866A (en) * | 1981-04-24 | 1982-10-30 | Sony Corp | Encoder of binary signal |
US4825403A (en) * | 1983-05-16 | 1989-04-25 | Data General Corporation | Apparatus guaranteeing that a controller in a disk drive system receives at least some data from an invalid track sector |
US4487751A (en) * | 1983-06-15 | 1984-12-11 | Olin Corporation | Process for calcium hypochlorite |
NL8402445A (nl) * | 1984-01-20 | 1985-08-16 | Philips Nv | Werkwijze voor het coderen van n-bits informatiewoorden naar m-bits codewoorden, inrichting voor het uitvoeren van die werkwijze, werkwijze voor het decoderen van m-bits codewoorden naar n-bits informatiewoorden en inrichting voor het uitvoeren van die werkwijze. |
NL8400212A (nl) * | 1984-01-24 | 1985-08-16 | Philips Nv | Werkwijze voor het coderen van een stroom van databits, inrichting voor het uitvoeren van de werkwijze en inrichting voor het decoderen van de volgens de werkwijze verkregen stroom kanaalbits. |
DE3583819D1 (de) * | 1984-05-21 | 1991-09-26 | Matsushita Electric Ind Co Ltd | Verfahren und vorrichtung zur erzeugung eines lauflaengenbegrenzten kodes. |
GB8423165D0 (en) * | 1984-09-13 | 1984-10-17 | Indep Broadcasting Authority | Digital recording/reproducing apparatus |
EP0178813B1 (en) * | 1984-10-01 | 1993-08-18 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for encoding binary data |
DE3682412D1 (de) * | 1985-02-25 | 1991-12-19 | Matsushita Electric Ind Co Ltd | Digitales datenaufzeichnungs- und -wiedergabeverfahren. |
US4988999A (en) * | 1989-04-12 | 1991-01-29 | Nippon Hoso Kyokai | Digital modulation method |
JP2809832B2 (ja) * | 1990-07-13 | 1998-10-15 | 株式会社東芝 | 符号変調方法 |
EP0472375B1 (en) * | 1990-08-18 | 1999-01-27 | Mitsubishi Denki Kabushiki Kaisha | Data conversion method and pilot signal formation method using the same |
JPH04225625A (ja) * | 1990-12-27 | 1992-08-14 | Sony Corp | ディジタル変調方式 |
JP2741112B2 (ja) * | 1991-03-29 | 1998-04-15 | シャープ株式会社 | ディジタル変調方式およびディジタル変調装置 |
JPH0589477A (ja) * | 1991-09-27 | 1993-04-09 | Pioneer Electron Corp | 光デイスク |
JP3334810B2 (ja) * | 1992-02-14 | 2002-10-15 | ソニー株式会社 | 符号化方法、再生方法、および、再生装置 |
JP3318873B2 (ja) * | 1992-03-10 | 2002-08-26 | ソニー株式会社 | 符号化装置および復号化装置 |
JPH05284035A (ja) * | 1992-03-31 | 1993-10-29 | Sony Corp | 情報変換方法 |
JP3427392B2 (ja) * | 1992-05-25 | 2003-07-14 | ソニー株式会社 | 符号化方法 |
KR0141126B1 (ko) * | 1992-08-31 | 1998-07-15 | 윤종용 | 디지탈 기록재생시스템에 있어서 코드변환제어장치 및 방법 |
JPH06197024A (ja) * | 1992-11-09 | 1994-07-15 | Sony Corp | 変調方法、変調装置及び復調装置 |
US5341134A (en) * | 1992-12-30 | 1994-08-23 | Datatape Incorporated | Simple coding scheme for DC free channel codes of form M/N, where M=N-1 and M and N are positive integers |
JPH06284015A (ja) * | 1993-03-26 | 1994-10-07 | Toshiba Corp | ディジタル変調装置 |
JP3013651B2 (ja) * | 1993-04-27 | 2000-02-28 | 日本ビクター株式会社 | デジタル変調装置 |
CA2183355C (en) * | 1994-02-15 | 2006-05-30 | Kornelis Antonie Schouhamer Immink | Method of converting a series of m-bit information words to a modulated signal, method of producing a record carrier, coding device, decoding device, recording device, reading device, signal, as well as a record carrier |
-
1994
- 1994-07-08 JP JP15717594A patent/JP3541439B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-07 AT AT95924525T patent/ATE205629T1/de active
- 1995-07-07 CN CNB2004100324399A patent/CN1310248C/zh not_active Expired - Lifetime
- 1995-07-07 AT AT99113783T patent/ATE441250T1/de active
- 1995-07-07 CA CA002171113A patent/CA2171113C/en not_active Expired - Lifetime
- 1995-07-07 AT AT06004498T patent/ATE523966T1/de active
- 1995-07-07 US US08/612,952 patent/US5818367A/en not_active Expired - Lifetime
- 1995-07-07 ES ES99113783T patent/ES2332617T3/es not_active Expired - Lifetime
- 1995-07-07 CA CA002362133A patent/CA2362133C/en not_active Expired - Lifetime
- 1995-07-07 EP EP99113783A patent/EP0971355B1/en not_active Expired - Lifetime
- 1995-07-07 AT AT01103087T patent/ATE308824T1/de active
- 1995-07-07 CN CN95190776A patent/CN1103104C/zh not_active Expired - Lifetime
- 1995-07-07 EP EP06004498A patent/EP1701448B1/en not_active Expired - Lifetime
- 1995-07-07 ES ES06004498T patent/ES2373371T3/es not_active Expired - Lifetime
- 1995-07-07 KR KR1019960701288A patent/KR100352353B1/ko not_active IP Right Cessation
- 1995-07-07 WO PCT/JP1995/001364 patent/WO1996002054A1/ja active IP Right Grant
- 1995-07-07 EP EP95924525A patent/EP0718843B1/en not_active Expired - Lifetime
- 1995-07-07 ES ES01120568T patent/ES2389937T3/es not_active Expired - Lifetime
- 1995-07-07 EP EP01120568A patent/EP1168331B1/en not_active Expired - Lifetime
- 1995-07-07 AU AU28991/95A patent/AU701638B2/en not_active Expired
- 1995-07-07 PL PL95313410A patent/PL177830B1/pl unknown
- 1995-07-07 DE DE69535995T patent/DE69535995D1/de not_active Expired - Lifetime
- 1995-07-07 ES ES01103087T patent/ES2246943T3/es not_active Expired - Lifetime
- 1995-07-07 CN CN2006101016708A patent/CN1917069B/zh not_active Expired - Lifetime
- 1995-07-07 RU RU96107886/28A patent/RU2171505C2/ru active
- 1995-07-07 DE DE69534573T patent/DE69534573T2/de not_active Expired - Lifetime
- 1995-07-07 ES ES95924525T patent/ES2160169T3/es not_active Expired - Lifetime
- 1995-07-07 DE DE69522650T patent/DE69522650T2/de not_active Expired - Lifetime
- 1995-07-07 EP EP01103087A patent/EP1126619B1/en not_active Expired - Lifetime
- 1995-07-25 TW TW084107701A patent/TW271024B/zh not_active IP Right Cessation
-
1999
- 1999-01-08 AU AU10084/99A patent/AU718089B2/en not_active Expired
-
2000
- 2000-07-18 JP JP2000217864A patent/JP3954778B2/ja not_active Expired - Lifetime
- 2000-07-21 CN CNB001217194A patent/CN1201323C/zh not_active Expired - Lifetime
-
2002
- 2002-03-08 HK HK02101790.8A patent/HK1042764B/zh not_active IP Right Cessation
- 2002-03-08 HK HK07107769.7A patent/HK1100236A1/xx not_active IP Right Cessation
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3541439B2 (ja) | 信号変調方法及び装置、並びに信号復調装置及び方法 | |
JP3772264B2 (ja) | 連続した入力ブロックを符号化する方法 | |
JP2005339792A (ja) | 記録担体 | |
JP3363432B2 (ja) | データ符号化システム | |
JPH10508456A (ja) | mビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア | |
JP3935217B2 (ja) | mビット情報ワードのシーケンスから変調信号への変換 | |
US5870037A (en) | Method and apparatus, demodulating method and signal demodulating apparatus | |
JP3306271B2 (ja) | 符号化方法、符号化回路、及び復号回路 | |
JP3664091B2 (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置 | |
JP3355666B2 (ja) | 変調回路 | |
US5969651A (en) | Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus | |
JP2003536315A (ja) | バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス | |
JP3013745B2 (ja) | ディジタル変復調方法,その装置,記録媒体,その製造方法 | |
JP4124263B2 (ja) | 信号変調方法及び装置、信号復調装置及び方法、記録媒体及び記録媒体の製造方法並びに製造装置 | |
JP4059211B2 (ja) | 復調方法、および復調装置 | |
JP4059253B2 (ja) | 変調方法、変調装置および情報記録媒体 | |
KR20050026906A (ko) | 데이터 기록 방법 및 장치 | |
JP4059210B2 (ja) | 情報記録媒体 | |
JP4059212B2 (ja) | 変調方法、および変調装置 | |
JP3782640B2 (ja) | ディジタル変調装置 | |
IL127149A (en) | Digital signal modulation method and apparatus | |
JP2002237137A (ja) | 光ディスク装置および光ディスク装置用ラン長制限符号 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031007 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |