JP4059253B2 - 変調方法、変調装置および情報記録媒体 - Google Patents

Description

本発明は、変調方法、変調装置および情報記録媒体に関し、特にディジタル情報信号を、（１，ｋ）ラン・レングス・リミテッド（以下、「（１，ｋ）ＲＬＬ」と記す）制限で、ｋ＝７以上で１２以下の何れかなる制限をもつ記録符号系列によって光ディスクや磁気ディスクなどの記憶媒体に記録するためにディジタル情報信号を、（１，ｋ）ラン・レングス・リミテッド（以下、「（１，ｋ）ＲＬＬ」と記す）制限で、ｋ＝７以上で１２以下の何れかなる制限をもつ情報符号系列を変調、復調、記録するのに好適な変調方法、変調装置および情報記録媒体に関するものである。

従来より、光ディスクあるいは磁気ディスクなどの記録媒体に、一連のディジタル情報信号を記録するための記録変調方式としては、（１，７）ＲＬＬがよく使われている。しかし従来から使われている（１，７）ＲＬＬでは、直流（ＤＣ）付近の信号成分抑圧が困難であり、ビットパタンによっては大きなＤＣ成分を生じ、例えば、サーボ信号帯域に情報信号成分のスペクトルが混入し、サーボ性能に悪影響が及ぶ問題が生ずる事が予想される。

これに対して、特許文献１では、特定ビットパタンの繰り返しを防止する事で、ＤＣ成分の抑圧を図るための提案がなされている。また、特許文献２では、（１，７）ＲＬＬ規則を乱さないように冗長ビットを挿入することで、ＤＣ成分の抑圧を図るための提案がなされている。

あるいは、特許文献３によれば、（１，８）ＲＬＬ規則による８／１２変調を用いて、最大ラン長を（１，７）ＲＬＬ規則に比べ符号語数に余裕を持たせ、この余裕分をＤＣ成分の抑圧制御に用いる提案がなされている。
特開平６−１９５８８７号公報 特開平１０−３４０５４３号公報 特開２０００−１０５９８１号公報

然るに、特許文献１によると、ビット反転や、ランダマイズ等の手段によって特定パタンの繰り返しの低減は図れるものの、十分にＤＣ成分の抑圧をすることは困難である。また、特許文献２によれば、ＤＣ成分の抑圧は前者に比べれば大きいものの、冗長ビットの挿入による記録容量の低下が生じてしまう。特許文献３によれば、ＤＣ成分の抑圧が冗長ビット無しに図れるものの、１２ビットの符号化テーブルを複数必要とし、符号化規則が複雑になる。更に、最短ビットの反転が連続する場合では、復調のための位相同期をかかりにくくするという問題点を有していた。

本発明は上記の問題点に鑑みてなされたもので、冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７以上で１２以下の何れかの制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて達成すると共に、最短ビット反転の連続を阻止し復調時に用いるクロック抽出のための位相同期をかかり易くしようとするものである。

本発明は上述した問題点を解決するために、４ビット単位の複数の入力データ語を前記複数の入力データ語に対応する６ビット単位の複数の出力符号語に符号化するための変換をする際に、前記各入力データ語に対応する前記各出力符号語と、次の前記入力データ語を符号化するために使用される符号化テーブルを指定する符号化テーブル指定情報とを含む複数の符号化テーブルを用いて、前記各出力符号語を直接結合して得られた２進数の出力符号語列が（１,ｋ）ＲＬＬ（ラン・レングス・リミテッド）規則で７≦ｋ≦１２を満足するＤＳＶ制御を行う変調方法において、前記出力符号語列の中に前記各入力データ語に対応する最短で反転したビット列からなる最短ビット出力符号語が２回以上連続する場合は、２回目に現れる前記最短ビット出力符号語を、前記複数の符号化テーブルのうち最短ビット出力符号語で指定されることの無い符号化テーブル指定情報によって選択される符号化テーブルの中のＭＳＢ及びＬＳＢが「０」であり、且つ「０」が２個以上連続する出力符号語に置換して行うことを特徴とする変調方法を提供する。

また、本発明は上述した問題点を解決するために、４ビット単位の複数の入力データ語を前記複数の入力データ語に対応する６ビット単位の複数の出力符号語に符号化するための変換をする際に、前記各入力データ語に対応する前記各出力符号語と、次の前記入力データ語を符号化するために使用される符号化テーブルを指定する符号化テーブル指定情報とを含む複数の符号化テーブルを用いて、前記各出力符号語を直接結合して得られた２進数の出力符号語列が（１,ｋ）ＲＬＬ（ラン・レングス・リミテッド）規則で７≦ｋ≦１２を満足するＤＳＶ制御を行う変調装置において、前記出力符号語列の中に前記各入力データ語に対応する最短で反転したビット列からなる最短ビット出力符号語が２回以上連続する場合は、２回目に現れる前記最短ビット出力符号語を、前記複数の符号化テーブルのうち最短ビット出力符号語で指定されることの無い符号化テーブル指定情報によって選択される符号化テーブルの中のＭＳＢ及びＬＳＢが「０」であり、且つ「０」が２個以上連続する出力符号語に置換する置換手段を備えたことを特徴とする変調装置を提供する。

また、本発明は上述した問題点を解決するために、４ビット単位の複数の入力データ語を前記複数の入力データ語に対応する６ビット単位の複数の出力符号語に符号化するための変換をする際に、前記各入力データ語に対応する前記各出力符号語と、次の前記入力データ語を符号化するために使用される符号化テーブルを指定する符号化テーブル指定情報とを含む複数の符号化テーブルを用いて、前記各出力符号語を直接結合して得られた２進数の出力符号語列が（１,ｋ）ＲＬＬ（ラン・レングス・リミテッド）規則で７≦ｋ≦１２を満足するＤＳＶ制御を行って変調記録された情報記録媒体において、前記出力符号語列の中に前記各入力データ語に対応する最短で反転したビット列からなる最短ビット出力符号語が２回以上連続する場合は、２回目に現れる前記最短ビット出力符号語を、前記複数の符号化テーブルのうち最短ビット出力符号語で指定されることの無い符号化テーブル指定情報によって選択される符号化テーブルの中のＭＳＢ及びＬＳＢが「０」であり、且つ「０」が２個以上連続する出力符号語に置換されていることを特徴とする情報記録媒体を提供する。

以上説明したように本発明によれば、連続する２進数のデータ系列を４ビット単位の入力データ語に変換した後に、（１，７）ＲＬＬ規則またはｋ＝８以上１２以下の何れかのＲＬＬ規則を満足する６ビット単位の出力符号語列に変換が可能であり、また、出力符号語列に冗長ビットを加えることなくＤＳＶ制御が可能であるから、出力符号語列のＤＣ成分の効果的な抑圧が可能である変調装置とその復調装置を提供することができると共に、最短ビット反転の連続を阻止し復調時に用いるクロック抽出のための位相同期をかかり易くできるという利点を有する。

以下、図１〜図９を参照して、本発明の変調方法、変調装置および情報記録媒体に関する実施形態を説明する。図１は本発明の変調装置の基本構成図、図２は本発明の変調装置のブロック構成図、図３は図２に示す符号化部周辺のブロック構成図、図４は図２に示す変調装置の符号化動作を説明するためのフローチャート、図５は本発明の変調装置によるRLL（１，７）規則を満たすためのDSV制御を説明するためのフローチャート、図６は発明の変調装置によるRLL（１，８）規則を満たすためのDSV制御を説明するためのフローチャート。

図８は本発明の変調装置に用いられる４つの符号化テーブル” Ｓ（ｋ）＝０”〜” Ｓ（ｋ）＝３”の各内容を表す図であり、Ｓ（ｋ）はテーブルの状態、Ｄ（ｋ）は入力データ語、Ｃ（ｋ）は出力符号語であり、デシマルとバイナリの表記をしてある。またＳ（ｋ＋１）は次にとるテーブルを示す状態である。

さて、（１，７）ＲＬＬあるいは（１，８）ＲＬＬ制限を満足する６ビット単位の出力符号語の種類は図７のようになる。この符号語種類を基にした符号化テーブルの一例としては、図８に示すような４つの符号化テーブル（符号化テーブル番号Ｓ（ｋ）＝”０”〜”３”）が構成できる。Ｓ（ｋ）＝”０”〜Ｓ（ｋ）＝”３”は、４つの符号化テーブルにそれぞれ割り当てられた符号化テーブル選択番号を表す。

また、図８中のＳ（ｋ＋１）は、次の符号化を行うために用いる符号化テーブルを選択する符号化テーブル選択番号を表す。なお、データ語Ｄ（ｋ）と符号語Ｃ（ｋ）との割り当ては符号化規則を乱さずかつ復調に支障をきたさないよう配置を変えることは可能である。

例えば、図１５に示す符号化テーブルは図８のテーブルのデータ語Ｄ（ｋ）と符号語Ｃ（ｋ）の割り当てを換えた配置をしており、このようにデータ語Ｄ（ｋ）と符号語Ｃ（ｋ）との割り当てを符号化規則を乱さないよう配置換えが可能であり、本発明の実施は図８の符号化テーブルの構成以外でも本発明は有効である。

また、本発明によるＤＳＶの制御則を満たしながら、例えば８ビットのデータ語を１２ビットの符号語ビットに割り当てるように、４の整数倍のビットからなるデータ語を６の整数倍の符号ビットに変換する符号化テーブルの構成は、本発明から容易に類推ができ、本発明に含まれる事は明らかである。

まず図１を用いて、本発明の変調装置１について説明をする。変調がなされるべき画像、音声等を図示せぬ離散化手段によってバイナリ系列に変換されたディジタル情報信号はフォーマット部１１で誤り訂正符号の付加やセクタ構造化等のいわゆるフォーマット化がなされたのち４ビットごとのソースコード系列となり４−６変調器１２に加えられる。

４−６変調器１２は一例として図８に示した符号化テーブル１３を用いて後述の符号化処理を行うとともに所定の同期語を付加したのち、ＮＲＺＩ変換回路１４にてＮＲＺＩ変換して記録信号として記録駆動回路１５に送出し、記録媒体（記憶媒体）２伝送符号化手段３１にて伝送符号化がなされ伝送媒体３に送出される。

図２は図１の４−６変調部１２について、より詳細に動作を説明するための構成例を示したブロック図である。入力データ語（ソースコード）Ｄ（ｋ）は符号語選択肢有無検出回路１２１と符号化テーブルアドレス演算部１２２、同期語生成部１２３にそれぞれ加えられる。符号語選択肢有無検出回路１２１ではＤ（ｋ）と状態Ｓ（ｋ）を用いてＤＳＶ極性の異なる符号語候補があるかどうかを検出する。

この検出結果とＤ（ｋ）とを基に符号化テーブルアドレス演算がなされ複数の符号化テーブル１３から符号化候補をＣ（ｋ）０、Ｃ（ｋ）１として前者を符号語メモリ「０」１２４、後者を符号語メモリ「１」１２５に送出する。

符号語メモリ「０」１２４、符号語メモリ「１」１２５にはＤＳＶ演算メモリ「０」１２６、ＤＳＶ演算メモリ「１」１２７が接続され、符号語Ｃ（ｋ）０，Ｃ（ｋ）１が符号語メモリ「０」１２４、符号語メモリ「１」１２５に入力される毎にＣＤＳの計算を行い記憶されているＤＳＶ値を更新する。ここで、符号語選択肢有無検出回路１２１によって選択肢があるソースコードＤ（ｋ）が検出された場合、絶対値比較部１２８によって、ＤＳＶメモリ「０」１２６、ＤＳＶメモリ「１」１２７に蓄えられているＤＳＶの絶対値が比較され、メモリ制御部１２９でＤＳＶの絶対値が小さい符号語メモリに蓄えられた符号語を選択し出力符号語として外部出力するとともに選択されなかった符号語メモリ、ＤＳＶ演算メモリの内容を、選択した符号語メモリ、ＤＳＶ演算メモリの内容に入れ替える。

図３が図２の符号化テーブル周辺を詳細に示した図であり、図４が以上述べた内容を詳細に示すフローチャートである。なお、本説明では符号語メモリを２つにし、符号語選択肢有無検出回路１２１で選択肢をもつＤ（ｋ）が検出された場合、すぐに出力符号語を出す場合について説明をしたが、符号語メモリは２つに限られたものではなく、選択肢をもつＤ（ｋ）が検出された場合、すぐに出力符号語を出す必要はなく、さらに何個かのメモリをもち、選択可能なソースコードをいくつか見て一番ＤＳＶの小さな符号語列を選択出力する方法でも本発明は有効である。図３において、最大ラン長設定１３０は、（１，７）ＲＬＬに制限をするかあるいはｋを８以上に制限をするかの制御信号を、符号語選択肢有無検出回路に出力する手段であり、動作の詳細は後述する。また、同図において、最小ラン繰り返し検出１３１は最短反転の繰り返し数を監視する手段であり、動作の詳細は後述する。

つぎに図８、図９を用いて４ビット単位の入力データ語Ｄ（ｋ）を（１，７）ＲＬＬ制限による符号化する場合について具体的に説明する。入力データ語Ｄ（ｋ）、Ｄ（ｋ＋１）・・・として「４，５，６，７，８（デシマル）」を例として用いる。符号化の初期状態では、説明を省略する同期語の挿入などの操作によって、符号化テーブルの初期選択番号を決定し、例えば、符号化テーブルＳ（ｋ）＝”０”が選択される。この符号化テーブルＳ（ｋ）＝”０”に、入力データ語Ｄ（ｋ）＝４を入力すると、出力符号語Ｃ（ｋ）＝１８（デシマル）が出力され、また、次の符号化テーブル選択番号Ｓ（ｋ＋１）＝”１”が選択される。次に、選択された符号化テーブルＳ（ｋ）＝”１”に、入力データ語Ｄ（ｋ）＝５を入力すると、出力符号語Ｃ（ｋ）＝２（デシマル）が出力され、また、次の符号化テーブル選択番号Ｓ（ｋ＋１）＝”２”が選択されることになる。以下同様に、符号化テーブルＳ（ｋ）＝”２”に入力データ語Ｄ（ｋ）＝６を入力すると、出力符号語Ｃ（ｋ）＝１８が出力され、符号化テーブル選択番号Ｓ（ｋ＋１）＝”３”が選択され、次に符号化テーブルＳ（ｋ）＝”３”に入力データ語Ｄ（ｋ）＝７を入力すると、出力符号語Ｃ（ｋ）＝２１が出力され、符号化テーブル選択番号Ｓ（ｋ＋１）＝”０”が選択され、そして、符号化テーブルＳ（ｋ）＝”０”に入力データ語Ｄ（ｋ）＝８を入力すると、出力符号語Ｃ（ｋ）＝２１が出力され、符号化テーブル選択番号Ｓ（ｋ＋１）＝”１”が選択されることになる。

この結果、入力データ語Ｄ（ｋ）として「４，５，６，７，８（デシマル）」は出力符号語Ｃ（ｋ）として「０１００１０，００００１０，０１００１０，０１０１０１，０１０１０１（バイナリ）」に符号化されて順次出力される。従って、前記した５つの出力符号語Ｃ（ｋ）を順次直接結合した一連の出力符号語列は、
０１００１０００００１００１００１００１０１０１０１０１０１
となり、（１，７）ＲＬＬの制限を満足する出力符号語列を得ることができる。

この例では選択肢が存在するソースコードが出現をしていないがこのように、図１から図３に示した変調装置によって、図８になる符号化テーブルを用いることで４ビットごとのソースコードＤ（ｋ）とひとつ前の符号語を出力した際に出力されたＳ（ｋ＋１）を１ワード（ソースコードでの４ビット長）遅延させたＳ（ｋ）とによって、（１，７）ＲＬＬ制限を満足する符号語列を順次直接結合する事によって得ることができる。

つぎに図５を用いて符号語選択肢有無検出回路１２１の動作について詳細に説明をする。図５が（１，７）ＲＬＬの場合の選択肢有無演算回路１２１がなす動作についてフローチャートに示したものである。ステップ２０１の条件１についてみると、ひとつ前に符号化がなされた符号語C(k-1)のLSB側のゼロランを検出し４の場合（ステップ２０１でＹｅｓの場合）、すなわち図８の符号化テーブルでC(k-1)がバイナリで０１００００のとき、S(k)=3で、D(k)が0〜3の場合（条件１−１、ステップ２０２でＹｅｓの場合）にはC(k)0としてS(k)＝３のテーブルから符号語を選択し、C(k)1としてS(k)=1の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２０６）。S(k)=2でD(k)が7以上の時（条件１−２、ステップ２０３でＹｅｓの場合）、C(k)0としてS(k)＝２のテーブルから符号語を選択し、C(k)1としてS(k)=1の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２０７）。ステップ２０１、ステップ２０２およびステップ２０３でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ２０８）として判断を終了する。

同様に、条件２（ステップ２０４）では、Ｃ（ｋ−１）のＬＳＢ側のゼロランが５のとき、あるいは条件３（ステップ２０５）ではＣ（ｋ−１）のＬＳＢ側のゼロランが１か２の時にも図５のフローチャートに従った判断によって選択肢があるかどうかを検出する。

ステップ２０４の条件２についてみると、ひとつ前に符号化がなされた符号語C(k-1)のLSB側のゼロランを検出し５の場合（ステップ２０４でＹｅｓの場合）、すなわち図８の符号化テーブルでC(k-1)がバイナリで１０００００のとき、S(k)=3で、D(k)が0〜1の場合（条件２−１、ステップ２０９でＹｅｓの場合）にはC(k)0としてS(k)＝３のテーブルから符号語を選択し、C(k)1としてS(k)=1の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２１０）。S(k)=2でD(k)が10以上の時（条件２−２、ステップ２１１でＹｅｓの場合）、C(k)0としてS(k)＝２のテーブルから符号語を選択し、C(k)1としてS(k)=1の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２１２）。ステップ２０４、ステップ２０９およびステップ２１１でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ２０８）として判断を終了する。

ステップ２０５の条件３についてみると、ひとつ前に符号化がなされた符号語C(k-1)のLSB側のゼロランを検出し１か２の場合（ステップ２０５でＹｅｓの場合）、すなわち図８の符号化テーブルでC(k-1)がバイナリで０１００１０、０１０１００、００００１０、０００１００，００１０１０，１００１００，１０１０１０あるいは１０００１０のとき、S(k)=2で、D(k)が0〜1の場合（ステップ２１３でＹｅｓの場合）にはC(k)0としてS(k)＝２のテーブルから符号語を選択し、C(k)1としてS(k)=０の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２１４）。ステップ２０５およびステップ２１３でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ２０８）として判断を終了する。

ステップ２１５の条件４についてみると、ひとつ前に符号化がなされた符号語C(k-1)のLSB側のゼロランを検出し、１の場合（ステップ２１５でＹｅｓの場合）、０１００１０、００００１０、００１０１０，１０１０１０あるいは１０００１０のとき、Ｓ（ｋ）＝２でＤ（ｋ）が１２か１３すなわちバイナリで１０１０１０のとき（ステップ２１６でＹｅｓの場合）、次に接続される符号語のＭＳＢ（最上位ビット）が１の場合（ステップ２１７でＹｅｓのとき）にはＣ（ｋ）０としてＳ（ｋ）＝２の符号語、Ｃ（ｋ）１としてＳ（ｋ）＝０の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２１８）。ステップ２１５、ステップ２１６およびステップ２１７でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ２０８）として判断を終了する。

さて、C(k-1)が０１００００でS(k)=3でD(k)が３以下の場合、S(k)=1の符号語と交換が可能で有る事はどちらを選んでも最大の０の連続が７に収まり、（１，７）ＲＬＬ規則を乱すことがないことが明らかであり、また、C(k-1)が０１００００の場合は次に取る符号語がS(k)=２または３で符号化がなされることが符号化テーブル１３によって限定されており、かつS(k)が１，２，３の符号化テーブル１３に含まれる符号語は各々独立しているすなわち同じ符号語が存在していないことから復号時に問題が生じることはない。

同様に、C(k-1)が１０００００すなわちLSB側のゼロランが５のときも同様に（１，７）ＲＬＬ規則を乱すことがなく、さらに復号時の問題は生じない。

Ｃ（ｋ−１）のＬＳＢ側のゼロランが１か２の符号語は次にＳ（ｋ）＝１または２または３を取る符号語であり、Ｓ（ｋ）＝０の符号化テーブルに含まれる符号語はＳ（ｋ）＝２または３に含まれる符号語と同じ符号語が存在している。しかし、Ｓ（ｋ）＝０の符号語のうち、Ｄ（ｋ）＝０または１の符号語である０００００１は他のテーブルに存在しないユニークな符号語であり、Ｓ（ｋ）＝２の符号語と交換をしても復号時の問題は生じない。

同様に、Ｃ（ｋ−１）のＬＳＢ側のゼロランが１の符号語は次にＳ（ｋ）＝１または２または３を取る符号語であり、Ｓ（ｋ）＝０の符号化テーブルに含まれる符号語はＳ（ｋ）＝２または３に含まれる符号語と同じ符号語が存在している。しかし、Ｓ（ｋ）＝０の符号語のうち、Ｄ（ｋ）＝１２または１３の符号語である００００００は他のテーブルに存在しないユニークな符号語であり、かつ次の符号語の最上位ビットが１であれば、ｋ＝７が維持でき、Ｓ（ｋ）＝２の符号語と交換をしても復号時の問題は生じない。

以上説明をしたように、図５に従った符号語の交換によってＤＳＶの制御ができることは交換される符号語に含まれる１の偶奇が異なることから説明ができる。すなわち、Ｃ（ｋ−１）が０１００００で、Ｓ（ｋ）＝３でＤ（ｋ）＝０だった場合、Ｃ（ｋ）０は１０１００１であり、Ｃ（ｋ）１は００１００１である。ＮＲＺＩ変換する際の直前の極性が１だったとすると、前者は００１１１１であり、最終ビットが１なので０となる一方、後者は１１１０００であり最終ビットが１なので１になる。図１０にこの様子を示す。ａ）が前者でありｂ）が後者である。上段がＣ（ｋ−１）、Ｃ（ｋ），Ｃ（ｋ＋１）であり、下段がＮＲＺＩ変換後の符号語である。図１０から明らかなように、Ｃ（ｋ）を交換することでＮＲＺＩ変換後の極性が変わりＤＳＶ値が変化をする。よってＤＳＶの小さくなるようなパタンを選択することによってＤＣ成分の抑圧ができるのである。

次に図６を用いて（１，８）ＲＬＬ制限を持つ符号語の変調法について説明を行う。（１，７）ＲＬＬか（１，８）ＲＬＬかは図３の最大ラン長設定１３０によって決められるかあるいは初期設定からどちらかに決めておく。また、（１，８）ＲＬＬの場合の符号化テーブルは図８の（１，７）ＲＬＬと同様の符号化テーブルが使用できる。

さて、（１，８）ＲＬＬの場合は最大ラン長が（１、７）ＲＬＬより1ビット長く許されているので条件が図５と比較をして異なってくる。図６中、条件１ではC(k-1)のLSB側のゼロランが４か５の時（ステップ３０１でＹｅｓの場合）、S(k)=3のテーブルが選択され、かつD(k)が０〜３の場合（条件１−１、ステップ３０２でＹｅｓの場合）、C(k)0にS(k)=3の符号語、C(k)1にS(k)=1の符号語が選択可能である（ステップ３０３）。また、LSB側のゼロランが４か５の時（ステップ３０１でＹｅｓの場合）、S(k)=２のテーブルが選択され、かつD(k)が７以上の場合（条件１−２、ステップ３０４でＹｅｓの場合）、C(k)0にS(k)=２の符号語、C(k)1にS(k)=1の符号語が選択可能である（ステップ３０５）。ステップ３０１、ステップ３０２およびステップ３０４でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ３０６）として判断を終了する。

同様に、条件２ではC(k-1)のLSB側のゼロランが１の時（ステップ３０７でＹｅｓの場合）、Ｓ（ｋ）＝２が選択された場合、D(k)=１２か１３であれば（ステップ３０８でＹｅｓの場合）、C(k)0にはＳ（ｋ）＝２の符号語、C(k)1にはS(k)=0の符号語が選択可能である（ステップ３０９）。ステップ３０７およびステップ３０８でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ３０６）として判断を終了する。

また、条件３ではC(k-1)のLSB側のゼロランが３以下のとき（ステップ３１０でＹｅｓの場合）、S(k)=2でD(k)が０または１の時（ステップ３１１でＹｅｓの場合）、C(k)0にはＳ（ｋ）＝２の符号語、C(k)1にはS(k)=0の符号語が選択可能である（ステップ３１２）。テップ３１０およびステップ３１１でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ３０６）として判断を終了する。

条件４ではＣ（ｋ−１）のＬＳＢ側のゼロランが２のとき（ステップ３１３でＹｅｓの場合）、Ｓ（ｋ）＝２でＤ（ｋ）が１２か１３の場合（ステップ３１４でＹｅｓの場合）、次に選択される符号語のＭＳＢが１の場合（ステップ３１５でＹｅｓの場合）、Ｃ（ｋ）０にはＳ（ｋ）＝２の符号語、Ｃ（ｋ）１にはＳ（ｋ）＝０の符号語が選択可能である（ステップ３１６）。ステップ３１３、３１４および３１５で何れかＮｏの場合にはＣ（ｋ）０、Ｃ（ｋ）１ともＤ（ｋ）、Ｓ（ｋ）で選択された符号語“選択肢なし”（ステップ３０６）として判断を終了する。

以上説明をしたように図６の条件判断に従えば、（１，８）ＲＬＬ規則を満たしたＤＣ成分の抑圧がなされた符号語の生成が可能である。

ｋ＝９の（１，９）ＲＬＬ規則の符号化の場合には、ステップ３０１の判断にゼロランが６の場合が加わり、ｋ＝９が満足される場合、ステップ３０３、ステップ３０５が実行される。また、ステップ３１５の判断が不要になり、つぎの符号語がいずれの場合でもＣ（ｋ）０にはＳ（ｋ）＝２の符号語、Ｃ（ｋ）１にはＳ（ｋ）＝０の符号語が選択可能になる。

ｋ＝１０の（１，１０）ＲＬＬ規則の符号化の場合には、図６のステップ３０１の判断にゼロランが６の場合が加わり、さらにステップ３１３で、ゼロランが３も選択が可能になり、ステップ３１５の判断が不要になり、つぎの符号語がいずれの場合でもＣ（ｋ）０にはＳ（ｋ）＝２の符号語、Ｃ（ｋ）１にはＳ（ｋ）＝０の符号語が選択可能になる。

ｋ＝１１の（１，１１）ＲＬＬ規則の符号化場合にはさらにステップ３１３で、ゼロランが４の場合も選択が可能になり、ステップ３１５の判断が不要になり、つぎの符号語がいずれの場合でもＣ（ｋ）０にはＳ（ｋ）＝２の符号語、Ｃ（ｋ）１にはＳ（ｋ）＝０の符号語が選択可能になる。

ｋ＝１２の（１，１２）ＲＬＬ規則の場合にはさらにステップ３１３で、ゼロランが５の場合も選択が可能になり、ステップ３１５の判断が不要になり、つぎの符号語がいずれの場合でもＣ（ｋ）０にはＳ（ｋ）＝２の符号語、Ｃ（ｋ）１にはＳ（ｋ）＝０の符号語が選択可能になる。

さて、以上説明したように、本発明になる符号化テーブルを用いることによって（１，７）ＲＬＬ制限あるいはｋ＝８以上で１２以下のいずれかのＲＬＬ制限を持つ符号生成可能な変調方法、あるいは変調装置を実現が可能である。

なお、以上述べたＤＳＶ制御を踏まえて、４ビットのデータ語を６ビットの符号語に変換する変調方法あるいは変調装置はあらかじめ選択可能なビットパタンを複数備え、例えば８ビットのデータ語を１２ビットの符号語あるいは４の整数倍のビットからなるデータ語を６の整数倍ビットからなる符号語に変換する符号化テーブルを構成することは容易であり、本発明に含まれる。

つぎに図２乃至図４を用いてＤＳＶ制御の方法について上述した符号語の選択をふまえた説明を加える。説明では図５に示した（１，７）ＲＬＬの変調過程を用いるが、ｋ＝８以上で１２以下のいずれかのＲＬＬ制限の符号語でも図６に示したように選択肢があるかどうかの判断をすることによって同様にＤＳＶ制御が可能である。

まず、図４において、初期テーブル設定（ステップ１０１）は符号語に付加される同期語等の後続のＳ（ｋ）を決定することで設定が可能である。次に４ビットのソースコードＤ（ｋ）を入力し（ステップ１０２）、Ｓ（ｋ）とＤ（ｋ）とによって図８の符号化テーブルに従って符号化を行う。この過程でひとつ前に符号化したＣ（ｋ−１）を見てＬＳＢ側のゼロラン長を演算し、符号語の選択肢があるかどうかを図５の条件に従って判断をする（ステップ１０３）。なお、図２、図３ではＣ（ｋ−１）が符号出力の手段から入力されているが、ひとつ前の入力データと、状態Ｓ（ｋ）を保持することによって求めることも可能である。

符号化テーブルに選択可能符号語が存在しない場合（ステップ１０３で「しない」場合）は符号語メモリ「０」１２４、符号語メモリ「１」１２５に符号化テーブルから出力された符号語をＣ（ｋ）０，Ｃ（ｋ）１として（ステップ１０７）それぞれ符号語メモリ「０」１２４，符号語メモリ「１」１２５に付加してＣＤＳを演算し、ＤＳＶメモリ１２６、ＤＳＶメモリ１２７を更新する（ステップ１０８）。

符号化テーブルに選択可能符号語が存在する場合（ステップ１０３で「する」場合）、選択肢が存在することを示す信号を符号語選択肢有無検出回路１２１から出力し、ＤＳＶメモリ０，１の絶対値を絶対値演算回路によって演算をし、符号語メモリから絶対値の小さい符号系列を出力手段から出力する（ステップ１０４）。その後、選択した符号語系列に選択しなかった符号語メモリの内容を入れ替えると同時にＤＳＶ演算メモリを採用した値に採用しなかった値を入れ替える（ステップ１０５）。その後、図５、図６の説明で述べたように、符号語候補として選択が可能な符号語をＳ（ｋ）で決定される一方の符号化テーブルと他方の符号化テーブルから選択をしＣ（ｋ）０，Ｃ（ｋ）１として出力する（ステップ１０６）。その後、符号語メモリ「０」１２４、符号語メモリ「１」１２５に符号化テーブルから出力された符号語をＣ（ｋ）０，Ｃ（ｋ）１として（ステップ１０７）＜符号語候補Ｃ（ｋ）０，Ｃ（ｋ）１それぞれについてＣＤＳを計算し、ＤＳＶメモリ「０」、「１」を更新し、符号語メモリ「０」、「１」にＣ（ｋ）０，Ｃ（ｋ）１を付加し、ＤＳＶメモリ１２６、ＤＳＶメモリ１２７を更新する（ステップ１０８）。

以上の操作を符号化の終了（ステップ１０９）まで行うことによってＤＣ成分が抑圧された符号語の生成が終了する。

次に本発明になる最短ビットの反転が連続した場合のビット操作について説明をする。最短ビットの反転は伝送路の周波数特性が低い時に位相同期をかかりにくくする場合があり、このような伝送路について、本発明では次に述べるような手段によって最短ビット反転の連続を阻止することが可能である。

図８の符号化テーブルによれば、最短ビット反転の連続は０１０１０１の繰り返しまたは１０１０１０の繰り返しとによって発生する。０１０１０１の繰り返しはＳ（ｋ）＝０またはＳ（ｋ）＝３ののち、Ｄ（ｋ）＝７が連続した場合に生じる。このときは、最小ラン繰り返しカウントによってＳ（ｋ）＝０で、Ｄ（ｋ）＝７ののち、例えばＤ（ｋ＋１）＝７、Ｄ（ｋ＋２）＝７の場合、Ｄ（ｋ＋１）＝１３を選択する。本来この符号語はＳ（ｋ＋２）＝３の符号語であるので、Ｃ（ｋ＋１）＝００００００の後、ＲＬＬ規則を乱さないようにＳ（ｋ＋２）＝１の符号語を選ぶことで０１０１０１の繰り返しが発生したことを検出し、復号することが可能である。

例えばｋ＝９から１２の場合には、Ｓ（ｋ）＝０で、Ｄ（ｋ）＝７ののち、例えばＤ（ｋ＋１）＝７、Ｄ（ｋ＋２）＝７となる場合、Ｄ（ｋ＋１）＝１３を選択して（Ｃ（ｋ＋１）＝００００００を選択して）Ｓ（ｋ＋２）＝１を出力する。このとき、Ｄ（ｋ＋２）は７なのでＣ（ｋ＋２）＝４すなわちバイナリで０００１００が出力される。復号時は００００００ののち、０００１００を検出した場合に最小ランの繰り返し制限による符号語の入れ替えが生じた事を認識し、Ｄ（ｋ＋１），Ｄ（ｋ＋２）とも正常に復号することが可能である。ｋ＝８の場合には、例えば,Ｄ（ｋ＋２）を１０から１５の何れかにかえ同様に復号することが可能である。

さて、１０１０１０の繰り返しの場合はＳ（ｋ）＝２でＤ（ｋ）＝１２のとき、符号語は１０１０１０で、Ｓ（ｋ＋１）＝２となり、その後、Ｄ（ｋ＋１）＝１２の時、符号語は１０１０１０でＳ（ｋ＋２）＝２でＤ（ｋ＋２）＝１２で１０１０１０の符号語が出力される。この場合はＳ（ｋ＋１）を０に変えることによって１０１０１０を００００００に交換することができ、後に述べる復調方法によって問題なく復調することが可能である。以上述べたように、本発明によれば、最小反転の繰り返しを阻止することが可能である。

図３を用いて以上の動作を再度説明する。最小ラン繰り返し監視１３１はＳ（ｋ）とＤ（ｋ）を監視しながら最小反転の繰り返しが起こるＤ（ｋ）とＳ（ｋ）の繰り返しをカウント（最小ラン繰り返しカウント）をする。この情報を符号語選択肢有無検出回路に送出し、最小ランの繰り返しを上述の手段によって阻止する。

さらに、符号語選択肢有無検出回路には最大ラン長設定１３０が接続されており、最大ランの設定すなわち（１，７）ＲＬＬの変調を行うか、あるいはｋ＝８以上１２以下のうち、何れかの変調を行うかの設定をする。この設定は図示せぬシステムコントローラ等の手段によって切り替えることが可能である。

つぎに本発明による変調方法および変調装置により生成された信号を復調する復調方法と復調装置について説明をする。図１１は復調装置の実施の一例である。入力符号語のビット列はNRZI復調手段５０１でNRZI復調され、同期検出回路５０２によって同期語が検出され、NRZI復調された信号および同期語はパラレル６ビットに変換するためのタイミング信号であるワードクロックによってシリアル／パラレル変換器５０３によって６ビットごとの符号列Ｃ（ｋ）に構成される。こののちワードレジスタ５０４に入力され１ワード遅延がなされた符号語Ｃ（ｋ−１）は符号語の判定情報の検出装置５０５に入力され後述の判定情報が演算出力される。判定情報と入力符号語Ckは状態演算器５０６に入力され４つの符号化テーブルのうちどの符号化テーブルによって符号化がなされたかを示す状態Ｓ（ｋ）を出力し、アドレス生成部５０７にてＣ（ｋ−１）とＳ（ｋ）とに指定されるアドレスにより例えば図１３に示す復号テーブル５０８から出力データ語が出力される。

判定情報は図１２に示すように０，１，２の３つの場合わけがなされLSB側のゼロラン長によって次の符号語がどの符号化テーブルによって符号化がなされるのかを示すものである。すなわち、ひとつ前の符号語Ｃ（ｋ−１）と現在の符号語がどの符号化テーブルで符号化がなされているのかを知ることによってＣ（ｋ−１）がＤ（ｋ−１）に復調される。

（式１）
if（判定情報＝＝０）[
if（C(k)が0の符号化テーブルにある符号語）
S(k)=0;
elseif（C(k)が1の符号化テーブルにある符号語）
S(k)=1;]
if（判定情報==1）[
if（C(k)が1の符号化テーブルにある符号語）
S(k)=1;
elseif（C(k)が2の符号化テーブルにある符号語）
S(k)=2;
elseif（C(k)が3の符号化テーブルにある符号語|| 1 ）
S(k)=3;
elseif (C(k)==０&& C(k-1)==32)
S(k)=3;
elseif(C(k)==0&& C(k-1)==42)
S(k)=2;]
if（判定情報==2）[
if（C(k)が3の符号化テーブルにある符号語||９||５||2）
S(k)=3;
elseif（C(k)が2の符号化テーブルにある符号語||１０||８）
S(k)=2;
elseif (C(k)==21)
S(k)=0;]
if（D(k-1)==2）[
if（C(k)が4）
D(k-1)は7;
]
式１がＣ（ｋ）と判定情報とからＳ（ｋ）を求めるための演算であり、C言語によって記述されている。本演算によれば、判定情報とＣ（ｋ）、Ｃ（ｋ−１）とからＳ（ｋ）が求まり、図１３の復号テーブルによってCk-1をDk-1に復号可能である。なお、本演算では（１，７）ＲＬＬの場合、k=8から12の場合さらに、k=9より大の最小ラン長の制限を設けた場合についてすべての復号演算を含んでいる。このため、（１，７）ＲＬＬでもk=8から12の場合についてもＤＳＶの制御方法すなわち図５、図６のいずれを選んだ場合でも復調装置は同一のもので正常に復調がなされる。

たとえば、図１４のように０１００００ ００１００１ ０００００１ ０００１０１ ０１０００１ なる符号語列が図１１に示す復調装置に入力された時、Ｃ（ｋ−１）＝０１００００の判定情報はＬＳＢ側のゼロラン長が４である事から図１２のように、判定情報は２である。また、次の符号語Ｃ（ｋ）が００１００１（デシマルで９）と続いており、式１の最初の条件判定に当てはまるからＳ（ｋ）は３であることがわかる。よって図１３の復号テーブルのＣ（ｋ−１）で、０１００００の行のＳ（ｋ）が３であることから、Ｄ（ｋ−１）として１５と求まる。すなわち、ｋ時点のＣ（ｋ）が生成された符号化テーブルの状態情報（番号）Ｓ（ｋ）からｋ−１時点のＣ（ｋ−１）に対応するＤ（ｋ−１）が復号されるのである。同様にして００１００１は判定情報が０であり、続く符号語の０００００１は符号化テーブルのＳ（ｋ）＝０にあるため、図１３の復号テーブルによってＤ（ｋ−１）は０と求まる。同様にして０００００１はＤ（ｋ−１）が１、０００１０１はＤ（ｋ−１）が２と求まる。なお、００１００１はＤＳＶ制御のために図５の条件１−１で交換がなされた符号語であるが、正常に復号ができていることが以上の説明によって明らかである。

本発明の変調装置の基本構成図である。 本発明の変調装置のブロック構成図である。 図２に示す符号化部周辺のブロック構成図である。 図２に示す変調装置の符号化動作を説明するためのフローチャートである。 本発明の（１，７）ＲＬＬの場合のＤＳＶ制御を示すフローチャートである。 本発明の（１，８）ＲＬＬの場合のＤＳＶ制御を示すフローチャートである。 ４ビット単位のデシマル入力データ語に対応する６ビット単位のバイナリ出力符号語を表す図である。 本発明の変調装置に用いられる４つの符号化テーブルＳ（ｋ）＝０〜Ｓ（ｋ）＝３の各内容を表す図である。 本発明の変調装置における符号化過程を説明する図である。 本発明の変調装置の動作を説明するための図である。 復調装置のブロック図である。 復調装置に用いられる判定情報を示す図である。 復調装置に用いられる復号テーブルを示す図である。 復調装置の動作を説明するための図である。 符号化テーブルの他の例を示す図である。

符号の説明

１…変調装置、
２…記録媒体、
３…伝送媒体、
１１…フォーマット部、
１２…４−６変調部、
１３…符号化テーブル、
１４…ＮＲＺＩ変換回路、
１５…記録駆動回路、
３１…伝送符号部、
１２１…符号語選択肢有無検出回路、
１２２…符号化テーブルアドレス演算部
１２３…同期語生成部、
１２６、１２７…ＤＳＶ演算メモリ、
１２４、１２５…符号語メモリ、
１２８…絶対値比較部、
１２９…メモリ制御符号化出力部、
５０１…ＮＲＺＩ復調、
５０２…同期検出回路、
５０３…シリアル／パラレル変換器、
５０４…ワードレジスタ、
５０５…符号語判定情報検出装置、
５０６…状態演算器、
５０７…アドレス生成部、
５０８…復号テーブル、

Claims (3)

1. ４ビット単位の複数の入力データ語を前記複数の入力データ語に対応する６ビット単位の複数の出力符号語に符号化するための変換をする際に、前記各入力データ語に対応する前記各出力符号語と、次の前記入力データ語を符号化するために使用される符号化テーブルを指定する符号化テーブル指定情報とを含む複数の符号化テーブルを用いて、前記各出力符号語を直接結合して得られた２進数の出力符号語列が（１,ｋ）ＲＬＬ（ラン・レングス・リミテッド）規則で７≦ｋ≦１２を満足するＤＳＶ制御を行う変調方法において、
   前記出力符号語列の中に前記各入力データ語に対応する最短で反転したビット列からなる最短ビット出力符号語が２回以上連続する場合は、２回目に現れる前記最短ビット出力符号語を、前記複数の符号化テーブルのうち最短ビット出力符号語で指定されることの無い符号化テーブル指定情報によって選択される符号化テーブルの中のＭＳＢ及びＬＳＢが「０」であり、且つ「０」が２個以上連続する出力符号語に置換して行うことを特徴とする変調方法。
2. ４ビット単位の複数の入力データ語を前記複数の入力データ語に対応する６ビット単位の複数の出力符号語に符号化するための変換をする際に、前記各入力データ語に対応する前記各出力符号語と、次の前記入力データ語を符号化するために使用される符号化テーブルを指定する符号化テーブル指定情報とを含む複数の符号化テーブルを用いて、前記各出力符号語を直接結合して得られた２進数の出力符号語列が（１,ｋ）ＲＬＬ（ラン・レンス・リミテッド）規則で７≦ｋ≦１２を満足するＤＳＶ制御を行う変調装置において、
   前記出力符号語列の中に前記各入力データ語に対応する最短で反転したビット列からなる最短ビット出力符号語が２回以上連続する場合は、２回目に現れる前記最短ビット出力符号語を、前記複数の符号化テーブルのうち最短ビット出力符号語で指定されることの無い符号化テーブル指定情報によって選択される符号化テーブルの中のＭＳＢ及びＬＳＢが「０」であり、且つ「０」が２個以上連続する出力符号語に置換する置換手段を備えたことを特徴とする変調装置。
3. ４ビット単位の複数の入力データ語を前記複数の入力データ語に対応する６ビット単位の複数の出力符号語に符号化するための変換をする際に、前記各入力データ語に対応する前記各出力符号語と、次の前記入力データ語を符号化するために使用される符号化テーブルを指定する符号化テーブル指定情報とを含む複数の符号化テーブルを用いて、前記各出力符号語を直接結合して得られた２進数の出力符号語列が（１,ｋ）ＲＬＬ（ラン・レングス・リミテッド）規則で７≦ｋ≦１２を満足するＤＳＶ制御を行って変調記録された情報記録媒体において、
   前記出力符号語列の中に前記各入力データ語に対応する最短で反転したビット列からなる最短ビット出力符号語が２回以上連続する場合は、２回目に現れる前記最短ビット出力符号語を、前記複数の符号化テーブルのうち最短ビット出力符号語で指定されることの無い符号化テーブル指定情報によって選択される符号化テーブルの中のＭＳＢ及びＬＳＢが「０」であり、且つ「０」が２個以上連続する出力符号語に置換されていることを特徴とする情報記録媒体。

Images