JP4224825B2

JP4224825B2 - デジタルデータ変調装置

Info

Publication number: JP4224825B2
Application number: JP2004223309A
Authority: JP
Inventors: 俊夫森
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2004-07-30
Filing date: 2004-07-30
Publication date: 2009-02-18
Anticipated expiration: 2024-07-30
Also published as: JP2006040499A

Description

本発明は、光ディスク等で用いられるデジタル変調装置等に関し、特に入力データを記録用のＮＲＺＩ信号に高速に変調する装置に関する。

従来のデジタルデータ変調装置について、図４〜図８を用いて説明する。
図４は光ディスクの記録に用いられるデジタルデータ変調装置を示すブロック図、図５はデジタルデータ変調装置の構成を示すブロック図、図６はデータ変調方式のデータ変換テーブルの一部を示すテーブル、図７、図８はデジタルデータ変調装置の動作を説明するフローチャートである。

光ディスクに用いられるデジタルデータ変調装置は、図4に示すように、符号変換器１６およびＮＲＺＩ（ＮｏｎＲｅｔｕｒｎｔｏＺｅｒｏＩｎｖｅｒｔｅｄ）変換器１７から構成されている。入力データは、符号変換・ＮＲＺＩ変換（直前ビットに対して１で反転、０はそのままのビットに変換する。）され、光ディスクの記録に適したコードに変調されて、光ディスクに書き込まれる。変調方式の例として、ＤＶＤで用いられるＦＥＭ（ＥｉｇｈｔｔｏＦｏｕｒｔｅｅｎＭｏｄｕｌａｔｉｏｎ）Ｐｌｕｓ変調が知られている（例えば、特許文献１参照。）。以下、この変調方式を例にとって説明する。

一般に光ディスクの記録データ列は、クロックの抽出のためデータの反転回数は多いほどよく、記録密度向上のため反転間隔は広いほどよい。ＥＦＭＰｌｕｓ変調は、８ビットのユーザデータを、１６ビットのコードに符号変換して、そのコードをＮＲＺＩ信号に変換するもので、同一ビットが連続する数（ＮＲＺＩ変換前の表現で、「０ラン長」ともいう。）は２〜１０に制限されている。
図６に変換テーブルの例を示す。変換テーブルには、０〜２５５の入力データに対応した４つの状態（状態１、状態２、状態３、状態４）の主変換テーブルと、８８未満の入力データに対応した４つの状態の副変換テーブル、合計８つのテーブルがある。各テーブルは、ユーザデータに対応して符号変換される符号語（以下コードともいう。）と、前記コードに付随し、４つの状態のテーブルから次にユーザデータが入力された時に使うテーブルを指定する状態（以下、次の状態という。）情報をもつ。
また、状態１、状態４で入力データが８８以上の場合は、副変換テーブルとして、状態１では状態４の主変換テーブルを、状態４では状態１の主変換テーブルを使うことが許されている。ただし直前の記録用データと副変換データの接続部では、０ラン長２〜１０の制限は守らねばならない。
ＥＦＭＰｌｕｓ変調では、ユーザデータが入力されると、前記次の状態（初期条件は、状態１とする。）で指定された主・副２つの変換テーブルを使って符号変換し、符号変換された主・副２つのコードより、ＤＳＶ（ＤｉｇｉｔａｌＳｕｍＶａｌｕｅ）の絶対値が小さくなるコードを選択することで、低周波成分を抑圧している。なおＤＳＶとは、ＮＲＺＩ信号列の１を＋１、０を−１として総和をとったもので、ＮＲＺＩ信号列の直流成分の大きさを表すものである。

前記変調方式によるデジタルデータ変調装置は、図５に示すように、主・副コード符号変換部２２、データ変換ＲＯＭ２３、コード選択部２４により構成されている。以下その概要を述べる。
主・副コード符号変換部２２は、入力されたユーザデータから、データ変換ＲＯＭ２３の前記変換テーブルを参照することにより、主・副２系統それぞれに対して、前記コードおよび前記コードに付随する次の状態情報を読み出して出力する。コード選択部２４は、入力した前記主・副２つのコードから１つコードを選択して、ＮＲＺＩ信号に変換して記録データとして出力する。

次に、前記デジタルデータ変調装置の動作を、図７のフローチャートを用いて説明する。なお、フローチャート中の破線は、情報の参照経路を示す。
主・副コード符号変換部２２は、直前コードが確定すると、ユーザデータを入力（ステップＳ２１）して、後述するステップＳ２５で記憶された次の状態に従って、データ変換ＲＯＭ２３の前記次の状態の主・副変換テーブルを参照して、主・副２つのコードに符号変換（ステップＳ２２、詳細は、図８フローチャートにより後述する。）する。コード選択部２４は、後述するステップＳ２５で記憶されたＤＳＶなどの情報を参照して、主・副２つのコードより１つを選択（ステップＳ２３、詳細は、図８フローチャートにより後述する。）、出力コードを確定する。そして出力コードをＮＲＺＩ変換した出力データを記録データとして出力（ステップＳ２６）し、次のデータ入力に備えて、次の状態、ＤＳＶおよび出力データを記憶（ステップＳ２５）して、次のデータ入力部（ステップＳ２１）に戻る。

次に、前記主・副コード符号変換部ステップＳ２２の入力データを主・副コードに符号変換する方法について、図８フローチャートにより説明する。
データが入力されると、データが８８以上かどうか判定（ステップ３１）し、８８未満の場合は、ステップＳ２５で記憶された次の状態に従って主・副コードを符号変換、ＤＳＶ計算ステップＳ４５にとぶ。
データが８８以上の場合、ステップＳ２５で記憶された次の状態を判定（ステップＳ３３、Ｓ３５、Ｓ３７）して、状態１の場合は、主コードを状態１の主コードとし、副コードを状態４の主コードとして（ステップＳ３４）、０ラン長検査ステップＳ４１にとぶ。状態４の場合は、主コードを状態４の主コードとし、副コードを状態１の主コードとして（ステップＳ３６）、０ラン長検査ステップＳ４１にとぶ。次の状態が状態２または状態３の場合は、主コードは次の状態の主コードとし、副コードは無しとする（ステップＳ３８、Ｓ３９）する。

次に、前記コード選択部ステップＳ２３の主・副コードから１つを選択する方法について、図８フローチャートにより説明する。
データが８８以上で状態１、４の場合は、データ接続部の０ラン長が２〜１０の基準を満たすかどうかの検査（ステップＳ４１）を行う。０ラン長検査にパスした場合は、ＤＳＶ計算ステップＳ４５へとぶ。パスしなかった場合は、副コード無しとされる。
前記状態１、４、および状態２、３で、副コード無しの場合は、主コードが選択（ステップＳ４２、Ｓ４３、Ｓ４４）される。
ＤＳＶ計算ステップＳ４５では、主・副コードそれぞれのＤＳＶを計算する。ついで、前記計算された主コードのＤＳＶと副コードのＤＳＶを比較して、主・副コードのＤＳＶの絶対値が異なる場合は、ＤＳＶの絶対値の小さい方のコードを選択（ステップＳ４６、Ｓ４７、Ｓ４８、Ｓ４９）する。主・副コードのＤＳＶがまったく等しい場合は、主・副コードの反転回数の多いものを選択（ステップＳ５０、Ｓ５１、Ｓ５２、Ｓ５３）する。主・副コードのＤＳＶの絶対値が等しく極性が異なる場合は、直前データのＤＳＶと異なる極性になっている方のコードを選択（ステップＳ５４、Ｓ５５、Ｓ５６）する。
以上のように、コード選択部ステップＳ２４では、主・副コードから１つを選択する。

また、ＤＳＶの抑制効果を上げるために、後方（既に出力したデータ）のＤＳＶだけでなく前方（これから変調する予定のデータ）のＤＳＶを使ってＤＳＶを制御するルックアヘッド方式の変調方法が知られている。（例えば、特許文献２参照。）
さらにルックアヘッド方式の変調装置として、回路規模を抑えかつ高速化を可能にした回路構成方式が知られている。（例えば、特許文献３参照。）
特開平９−１６２７４４号公報（第５−６頁、第８−１０図）特開平９−１６２７４４号公報（第７頁）特開平２００３−３６６１１号公報（第５−６頁、第１図）

しかしながら、前記従来の装置では、直前コードが確定して次の状態が決定しない限りは、データを入力して変換候補（主・副コード）を更新する事ができず、回路のスループットが変換に要する時間以下にならないため、高速に動作させるのが困難になる。
またルックアヘッド方式を用いた方法では、前方データのＤＳＶも加味するため、更に回路のスループットが低下すると共に、前方データの値によりスループットが大きく変動すると言う問題がある。また、スループットが１クロックでなく、更に一定でないため、後段の回路とのやり取りを円滑にする為に、大きな出力バッファを持つ必要があった。

そこで、本発明は上記のような問題点を解消するためになされたもので、データ変調回路のスループットを改善し、回路の動作周波数を抑えると共に、スループット１クロックを実現し出力バッファのないデジタルデータ変調装置を提供することを目的とする。

本願発明は、ｐビットの入力データ語を、複数の状態からなる主符号化テーブルと副符号化テーブルを用いて、ｑビット（ただし、ｑ＞ｐ、ｐ、ｑは共に正の整数）のコードを出力データ語として出力するデジタルデータ変調装置において、前記主符号化テーブルと前記副符号化テーブルの組を複数個格納する複数の第１記憶手段と、直前に出力された前記出力データ語、過去の全ての前記出力データ語のＤＳＶ及び前記直前に出力された出力データ語に付随した次の状態を格納する第２記憶手段と、前記複数の第1記憶手段に接続されて、かつ並列配置され、前記ｐビットの入力データ語から、前記複数の第１記憶手段に格納された前記主符号化テーブルと前記副符号化テーブルにより、前記ｑビットの主コードと副コードとにそれぞれ符号変換を行う複数の符号変換手段と、前記複数の符号変換手段に接続され、前記第２記憶手段に格納されている前記直前に出力された出力データ語及び前記過去の全ての前記出力データ語のＤＳＶに基づいて、前記複数の符号変換手段で変換された前記ｑビットの主コードと副コードの中から、各一つを出力する複数のコード選択手段と、前記複数のコード選択手段で出力された各一つのコードの中から、前記第２記憶手段に格納されている前記直前に出力された出力データ語に付随した次の状態に対応する１つのコードを選択出力する状態選択手段と、前記状態選択手段で選択出力された１つのコードを前記出力データ語として出力する出力手段とを有することを特徴とするデジタルデータ変調装置を提供する。

本発明によれば、複数のコード選択手段で出力された各一つのコードの中から、第２記憶手段に格納されている直前に出力された出力データ語に付随した次の状態に対応する１つのコードを選択出力する状態選択手段を備えているので、直前コードの確定を待たず、データを入力して符号変換し、変換候補（主・副コード）を更新する事ができる。このため並列動作が可能となり、回路のスループットが変換に要する時間以下となり、低い動作周波数での高速な動作が可能となる。
また前述したルックアヘッド方式は、その採用を見送ることで、回路のスループットの低下を抑え、また出力バッファの不用なデジタルデータ変調装置を提供している。なお、ルックアヘッド方式を採用するかどうかは、変調方式の互換性には影響なく、ＤＳＶの抑制効果についても、ルックアヘッド方式を使用しなくても実用上は十分である。

以下に本発明の各実施形態に係るデジタルデータ変調装置について、図１〜図３を用いて説明する。図1は、本発明の実施形態におけるデジタルデータ変調装置を示し、（Ａ）は、全体の構成を示すブロック図、（Ｂ）は、（Ａ）のデータＲＯＭの構成を示すブロック図である。図2は本発明のデジタルデータ変調装置における動作を説明するフローチャートである。図3は、デジタルデータ変調装置の動作における時間関係を示し、（Ａ）は本発明のタイミングチャート、（Ｂ）は従来例のタイミングチャートである。

本発明のデジタルデータ変調装置は、図１（Ａ）に示すように、４系統の変調処理部を備えた並列変調処理部１、前記４系統の変調処理部による合計４つの出力から１つのコードを選んで出力する出力処理部５より構成されている。前記４系統の変調処理部は、いずれも、主・副コード符号変換部２、データＲＯＭ３、コード選択部４から構成されている。また前記データＲＯＭ３は、図１（Ｂ）に示すように、４系統の変調処理部それぞれの状態に応じた、符号語テーブル９、次の状態テーブル１０、ＣＳＶ（ＣｏｄｅＳｕｍＶａｌｕｅ）テーブル１１、頭０ラン長テーブル１２、反転回数テーブル１３を持ち、各テーブルはそれぞれ主・副２つのテーブルより構成されている。

まず並列変調処理部１の動作を説明する。入力されたユーザデータは、それぞれ状態を１〜４に固定された４系統の変調処理部に入力される。
個々の変調処理部は、状態が異なるだけで、動作は同一である。すなわち、ユーザデータを入力して、それぞれ状態１〜４に応じて符号変換されたコード、前記コードに付随する次の状態情報およびＤＳＶを出力する。次に、前記動作を、各変調処理部の構成に従って説明する。

主・副コード符号変換部２は、入力されたユーザデータから、データ変換ＲＯＭ３の符号語テーブル９および次の状態テーブル１０を参照することにより、主・副２系統それぞれに対して、前記符号変換されたコードおよび前記コードに付随する次の状態情報を読み出し、コード選択部４へ出力する。
この符号変換方法は、従来例で述べた図８フローチャートの主・副コード符号変換部（ステップＳ２２）による符号変換方法と同一である。異なるところは、状態の指定の仕方で、従来例では次の状態情報を入力して指定するのに対して、本実施例では最初から次の状態が固定されている４つの系統を並列に持つことである。このため本実施例では、次の状態の情報無しで、入力データだけで主・副コード符号変換が可能となる。

コード選択部４では、入力された主・副コードから、後述するメモリ８に記憶されている直前の出力データおよびＤＳＶを参照して、主コードまたは副コードどちらか１つの系統を選択して、符号変換されたコード、前記コードに付随する次の状態情報およびＤＳＶを出力する。この選択方法は、従来例で述べた図８フローチャートのコード選択部（ステップＳ２３）による選択方法と同一である。

データＲＯＭ３は、図６に示した本来の符号変換テーブルであるコードテーブル９と次の状態テーブル１０のほかに、前記コードテーブルを使ってあらかじめ準備されたＣＳＶテーブル１１、頭０ラン長テーブル１２、反転回数テーブル１３を持つ。なお、ＣＳＶは、変換候補の初期値を１としてＮＲＺＩ信号に変換し、１を＋１、０を−１として１６ビット分の総和で、これは、変換コード（１６ビット）当たりのＤＳＶ値に相当する。また頭０ラン長は、変換コードの先頭の０ラン長を表す。反転回数は、変換コードの１の数に相当し、変換コードをＮＲＺＩに変換した時の反転回数を表す。
そして、これらテーブルの値と後述するメモリ８に記憶されているＤＳＶ、出力データ（出力コードの後端の０ラン数、出力データの最終ビットの極性で置き換えることもできる。）を使うことにより、コード選択部４での判定計算処理は、以下に述べるように簡単化・高速化できる。ＤＳＶは、メモリ８に記憶されている直前データでのＤＳＶと、ＣＳＶテーブルのＣＳＶの和として計算される。０ラン長はメモリ８に記憶されている直前出力データ後端の０ラン長と頭０ラン長テーブルの値の和により計算される。なおこれらＤＳＶ、０ラン長の計算は、ＮＲＺＩ変換後のデータによる計算となるため、直前出力データの最終ビット極性により、極性を補正しながら加算する必要がある。

次に出力処理部５について説明する。出力処理部５は、状態１〜４の各コード選択部４の４系統の出力から、メモリ８に記憶されている次の状態の情報に従い、状態選択ＳＷ６により、前記次の状態の出力を選択する。前記選択入力したコードは、ＮＲＺＩ出力部７でＮＲＺＩ変換して記録データ（出力データ）として出力される。また同時に、次に入力されるユーザデータの変調処理のため、前記選択入力されたコード、次の状態およびＤＳＶから、メモリ８に記憶されている次の状態、ＤＳＶ、出力データを更新して記憶する。

次に、図２のフローチャートを用いて、本実施例のデジタルデータ変調装置の動作を説明する。なお、フローチャート中の破線は、情報の経路を示す。
まずユーザデータが入力される（ステップＳ１）。４系統全ての状態に対して、それぞれ主・副コードの符号変換を行う（ステップＳ２）。直前コードの確定後ＤＳＶなどのデータを入力（破線）して、状態ごとに主・副コードより１つを選択する（ステップＳ３）。状態ごとに選択された４つの前記コードより、次の状態（破線）のコードを選択（ステップＳ４）、ＮＲＺＩ変換して出力（ステップＳ６）する。次の状態、ＤＳＶなどを記憶する（ステップＳ５）。以下この繰り返しとなる。
ここで従来方式と比較する。従来方式では、図７のフローチャートに示したように、主・副コードの符号変換（ステップＳ２２）には、ステップＳ２５で記憶された直前データの次の状態の情報（破線）が必要である。本実施例では、４系統の主・副コード符号変換部で、それぞれ全ての状態の主・副コード符号変換２を行うため、次の状態の情報は、状態選択ＳＷ６（ステップＳ４）で初めて必要（破線）となる。このため、主・副コード符号変換（ステップＳ２）は、ユーザデータ入力だけで実行可能となり、装置としてみると、主・副コード符号変換部２とコード選択部４の並列動作が可能となる。

次に高速対応性について従来例と本実施例を比較して説明する。図３は、データ変調装置の動作におけるタイミング関係を示したもので、（Ａ）は本実施例を、（Ｂ）は従来例を表す。また各矢線は、Ｔ０は直前のコードが確定されたタイミング、Ｔ１はデータ入力タイミング、Ｔ２は主・副コード符号変換終了タイミング、Ｔ３は出力コード確定出力タイミングでの情報経路を表す。また従来例図３（Ｂ）でみて、主・副コード符号変換に要する時間はＴ１〜Ｔ２、出力コード選択に要する時間はＴ２〜Ｔ３である。ただし出力コード選択には出力処理も含むものとする。
そして本実施例と従来例の違いは、直前コードのデータ出力からのＴ０の矢線が、従来例図３（Ｂ）ではデータ入力に向ける必要があるのに対して、本実施例図３（Ａ）では出力コード選択の先頭に向けることが可能である。すなわち本実施例では、主・副コード符号変換処理には状態を特定する必要がないため、図３（Ａ）に示すように、主・副コード符号変換と直前コードの出力コード選択をオーバーラップすなわち並列処理することができる。このため、主・副コード符号変換に要する時間、出力コード選択に要する時間を同一として、従来例（Ｂ）に比較すると、本実施例（Ａ）では、データ入力の頻度が上がっている。すなわち並列処理により高速化対応が可能である。

以上のように、本発明の実施形態によれば、上記した構成があるので、直前コードの確定を待たず、データを入力して主・副コードの符号変換が可能となり、主・副コード符号変換と出力コード選択を並列処理することができる。このため、データの更新レートを変調にかかる時間より短くする事が可能になり、低い動作周波数での高速な動作が可能になった。
また、ＤＳＶの計算経路や主・副変換候補の選択経路の回路を最適化する事により、１クロックでの動作が可能であり、実回路でのスループット１クロックの実現も可能になった。このため、従来の回路では、後段とのタイミング調整やスループットの平均化のために必要だったバッファーメモリーも、スループット１クロックが実現できた事により、データが常に準備出来るため、必要無くなると同時に、動作クロックも必要最低限にする事が可能になった。

本発明の実施形態におけるデジタルデータ変調装置を示し、（Ａ）は、全体の構成を示すブロック図、（Ｂ）は、（Ａ）のデータＲＯＭの構成を示すブロック図である。本発明によるデジタルデータ変調装置の動作を示すフローチャートである。デジタルデータ変調装置の動作における時間関係を示し、（Ａ）は本発明のタイミングチャート、（Ｂ）は従来例のタイミングチャートである。光ディスクの記録に用いられるデジタルデータ変調装置を示すブロック図である。従来技術によるデジタルデータ変調装置の構成を示すブロック図である。データ変調方式のデータ変換テーブルの一部を示した図である。従来技術によるデジタルデータ変調装置の動作を示すフローチャートである。従来技術によるデジタルデータ変調装置の動作を示すフローチャートである。

符号の説明

１…並列変調処理部、２…主・副コード符号変換部、３…データＲＯＭ、４…コード選択部、５…出力処理部、６…状態選択ＳＷ、７…ＮＲＺＩ出力部、８…メモリ、９…符号語テーブル、１０…次の状態テーブル、１１…ＣＳＶテーブル、１２…頭０ラン長テーブル、１３…反転回数テーブル

Claims

ｐビットの入力データ語を、複数の状態からなる主符号化テーブルと副符号化テーブルを用いて、ｑビット（ただし、ｑ＞ｐ、ｐ、ｑは共に正の整数）のコードを出力データ語として出力するデジタルデータ変調装置において、
前記主符号化テーブルと前記副符号化テーブルの組を複数個格納する複数の第１記憶手段と、
直前に出力された前記出力データ語、過去の全ての前記出力データ語のＤＳＶ及び前記直前に出力された出力データ語に付随した次の状態を格納する第２記憶手段と、
前記複数の第1記憶手段に接続されて、かつ並列配置され、前記ｐビットの入力データ語から、前記複数の第１記憶手段に格納された前記主符号化テーブルと前記副符号化テーブルにより、前記ｑビットの主コードと副コードとにそれぞれ符号変換を行う複数の符号変換手段と、
前記複数の符号変換手段に接続され、前記第２記憶手段に格納されている前記直前に出力された出力データ語及び前記過去の全ての前記出力データ語のＤＳＶに基づいて、前記複数の符号変換手段で変換された前記ｑビットの主コードと副コードの中から、各一つを出力する複数のコード選択手段と、
前記複数のコード選択手段で出力された各一つのコードの中から、前記第２記憶手段に格納されている前記直前に出力された出力データ語に付随した次の状態に対応する１つのコードを選択出力する状態選択手段と、
前記状態選択手段で選択出力された１つのコードを前記出力データ語として出力する出力手段と
を有することを特徴とするデジタルデータ変調装置。