KR20040074588A - 변조 장치 및 방법 - Google Patents

Abstract

본 발명은 변조 장치를 간단한 회로 구성으로 구현할 수 있고 다른 시스템에 용이하게 응용할 수 있는 변조 장치 및 방법에 관한 것이다. 패턴 변환부(32)는 DSV 제어 비트 결정 및 삽입부(31)로부터 제공되며 기본 데이터 길이가 2비트인 데이터를 변환 테이블에 따라 기본 코드 길이가 3비트인 가변 길이 코드로 변환시킨다. 최소 실행 길이 제한 코드 검출부(33)는 DSV 제어 비트를 구비한 데이터열로부터 패턴 변환부(32)에 의하여 변환된 채널 비트열로부터의 최소 실행 연속 위치를 검출한다. 연속 최소 실행 치환부(34)는 최소 실행 길이 제한 코드 검출부(33)로부터 제공된 위치 정보에 기초하여 패턴 변환부(32)로부터 제공된 채널 비트열의 소정 위치를 소정 패턴으로 치환하고 최소 실행 길이를 소정 회수 이하로 제한한다. 본 발명은 변조 장치에 적용 가능하다.

Description

변조 장치 및 방법 {MODULATION APPARATUS AND METHOD}

데이터를 소정 전송로에 전송하거나 또는 예를 들면 자기 디스크, 광디스크, 광자기 디스크 등의 기록 매체에 기록하거나 할 때, 전송로나 기록 매체에 적합하도록 데이터를 변조한다. 이러한 변조 방법의 하나로서 블록 코드가 알려져 있다. 이 블록 코드는, 데이터열을 m×i비트로 이루어지는 단위[이하 데이터어(data word)라고 함]에 블록화하고, 이 데이터어를 적당한 코드화 규칙(coding rule)에 따라, n×i비트로 이루어지는 코드워드로 변환하는 것이다. 그리고 이 코드는 i=1 때에는 고정 길이 코드(fixed length code)가 되며, 또 i가 복수 개 선택할 수 있을 때, 즉, 1 내지 imax(최대의 i)의 범위의 소정 i를 선택하여 변환했을 때에는 가변 길이 코드(variable length code)로 된다. 이 블록 코드화된 코드는 가변 길이 코드(d, k; m, n; r)로 나타내진다.

여기서 i는 구속 길이(constraint length)라고 하고, imax는 r(최대 구속 길이)로 된다. 또한 d는 연속하는 "1"의 사이에 들어가는, "0"의 최소 연속 개수, 예를 들면 "O"의 최소 실행 길이(minimum run length)를 나타내고, k는 연속하는"1"의 사이에 들어가는, "O"의 최대 연속 개수, 예를 들면 "O"의 최대 실행 길이(maximum run length)를 나타낸다.

그런데 전술한 방법으로 얻을 수 있는 가변 길이 코드를 광디스크나 광자기 디스크 등에 기록하는 경우, 예를 들면 콤팩트 디스크나 미니 디스크의 경우 가변 길이 코드에서, "1"을 반전으로 하고, "O"를 비반전로 하여, NRZI(Non Return to Zero Inverted) 변조하고, NRZI 변조된 가변 길이 코드[이하, 기록 파형열(recording waveform string)이라고도 함]에 따라 기록이 행해지고 있다. 또, 기록 밀도가 그다지 크지 않았던 초기의 ISO(International Organization for Standardization) 규격의 광자기 디스크에서는 기록 변조된 비트열이, NRZI 변조되지 않고 그대로 기록되어 있었다.

기록 파형열의 최소 반전 간격(minimum inversion interval)을 Tmin으로 하고 최대 반전 간격을 Tmax로 하면, 선속 방향(linear velocity direction)으로 고밀도 기록을 행하기 위해서는, 최소 반전 간격 Tmin는 긴 것, 즉 최소 실행 길이 d는 큰 쪽이 좋고, 클록 재생의 면에서는 최대 반전 간격 Tmax는 짧은 것, 즉 최대 실행 길이 k는 작은 것이 바람직하고, 이 조건을 만족하기 위해서 여러 가지의 변조 방법이 제안되어 있다.

구체적으로는, 예를 들면 광디스크, 자기 디스크, 또는 광자기 디스크 등에서, 제안 또는 실제로 사용되고 있는 변조 방식으로서, 가변 길이 코드인 RLL(1-7)[(1, 7; m, n; r)로도 표기됨]나 RLL(2-7)[(2, 7; m, n; r)로도 표기됨], 그리고 ISO 규격 MO에 이용되고 있는 고정 길이 RLL(1-7)[(1, 7; m, n; 1)로도 표기됨] 등이 있다. 현재 개발 연구되고 있는 기록 밀도가 높은 광디스크나 광자기 디스크 등의 디스크 장치에서는, 최소 실행 길이 d=1의 RLL 코드(RunLength Limited Code)가 되고 이용되고 있다.

가변 길이 RLL(1-7) 코드의 변환 테이블은, 예를 들면 이하와 같은 테이블이다.

[표 1]

RLL (1, 7; 2, 3; 2)

데이터 코드

i=1 11 00x

10 010

01 10x

i=2 0011 000 00x

0010 000 010

0001 100 00x

0000 100 010

여기서 변환 테이블 안의 기호 x는, 다음에 계속되는 채널 비트가 "0"일 때 "1"로 되고, 또 다음에 계속되는 채널 비트가 "1"일 때 "O"으로 여겨진다. 최대 구속 길이 r은 2이다.

가변 길이 RLL(l-7)의 파라미터는(1, 7; 2, 3; 2)이며, 기록 파형열의 비트 간격을 T로 하면, (d+1)T로 나타내지는 최소 반전 간격 Tmin은 2(=1+1) T로 된다.데이터열의 비트 간격을 T데이터로 하면, 이 (m/n)X2로 나타내지는 최소 반전 간격 Tmin는 1.33(=(2/3)X2) T데이터로 된다. (k+1)T로 나타내지는 최대 반전 간격 Tmax는 8(= 7 + 1) T (= (m/n)× 8 T데이터 = (2/3)× 8T데이터= 5.33T데이터)이다. 또한 검출 창폭(detection window margin) Tw는 (m/n)×T데이터로 나타내지고, 그 값은 0.67(= 2/3) T데이터로 된다.

그런데, 표 1의 RLL(1-7)에 의한 변조를 행한 채널 비트열에 있어서는, 발생 빈도로서는 Tmin인 2T가 가장 많고, 이하 3T, 4T로 계속된다. 2T나 3T와 같은 에지 정보가 빠른 주기로 많이 발생하는 것이 클록 재생(clock playback)에는 유리한 경우가 많다.

그런데, 선속 방향의 기록 밀도를 또한 높게 하면 이번에는 반대로 Tmin가 문제가 된다. 즉 최소 실행 길이인 2T가 연속하여 계속 발생했을 때는 기록 파형에 왜곡이 생기기 쉬워진다. 왜냐하면 2T의 파형 출력은 다른 파형 출력보다 작기 때문에, 예를 들면 노이즈(noise), 디포커스(defocusing), 또는 탄젠셜 틸트(tangential tilt) 등의 영향을 받기 쉬워지기 때문이다.

이와 같이, 고선밀도 기록 시에는, Tmin(2T)가 연속한 기록은 노이즈 등의 외란의 영향을 받기 쉬워지고, 따라서 데이터 재생시에 있어서, 에러가 발생하기 쉬워진다. 이 경우, 데이터 재생 에러의 패턴으로서 연속하는 Tmin(2T)의 상승 에지(leading edge)와 하강 에지(trailing edge)가 일제히 시프트하여 잘못되는 경우가 많은데, 즉 발생하는 비트 에러 길이가 길어진다.

그런데, 기록 매체에 데이터의 기록, 또는 데이터의 전송 시, 기록 매체 또는 전송로에 적절한 코드화 변조를 하지만, 이들 변조 코드에 직류 성분이 포함되어 있으면, 예를 들면, 디스크 장치의 서보 제어에 있어서의 트래킹 에러(tracking error) 등 각종 에러 신호에 변동이 생기기 쉬워지거나 또는 지터(jitter)가 발생하기 쉬워진다. 따라서, 변조 코드에는 직류 성분을 가능한 한 포함하지 않는 것이 바람직하다.

그래서, DSV(Digital Sum Value) 제어가 제안되어 있다. DSV는 채널 비트열을 NRZI 변조하여(즉 레벨 코드화하여) 그 비트열(데이터의 심볼)의 "1"을 +1, "0"을 -1로서 코드를 가산했을 때 그 총계를 의미한다. 코드열의 직류 성분의 기준으로 되는 DSV의 절대치를 작게 하는 것 즉, DSV 제어를 행하는 것은 코드열의 직류 성분을 억제하게 된다.

상기 표 1에 나타낸 가변 길이 RLL(1-7) 테이블에 의한 변조 코드는, DSV 제어를 하지 않았다. 이러한 경우의 DSV 제어는 변조 후의 코드화 열(채널 비트열)에서, 소정 간격으로 DSV 계산을 행하고 소정 DSV 제어 비트를 코드화 열(채널 비트열) 내에 삽입함으로써 실현된다.

그렇지만, DSV 제어 비트는 기본적으로는 용장 비트(redundant bit)이다. 따라서 코드 변환의 효율의 관점에서, DSV 제어 비트는 가능한 한 적은 것이 바람직하다.

또한, 삽입되는 DSV 제어 비트에 따라, 최소 실행 길이 d 및 최대 실행 길이 k는 변화하지 않는 것이 좋다. (d, k)가 변하면 기록 재생 특성에 영향을 미치기 때문이다.

다만 실제의 RLL 코드는, 최소 실행 길이는 반드시 지킬 필요가 있지만, 최대 실행 길이에 대해서는 반드시 그렇지 않다. 경우에 따라서는 최대 실행 길이를 초과하는 패턴을 동기 신호에 사용하는 포맷도 존재한다. 예를 들면, DVD(Digital Versatile Disk)의 8-16코드에 있어서의 최대 실행 길이는 11T이지만, 동기 신호 패턴 부분에 있어서 최대 실행 길이를 넘는 14T를 주어 동기 신호의 검출 능력을 향상시키고 있다.

따라서, 변환 효율이 뛰어난 RLL(1-7) 방식에 있어서, 고밀도화에 대응하여, 고선밀도로 보다 적합하도록 최소 실행 길이를 제어하는 것과 DSV 제어를 가능한 한 효율적으로 행하는 것이 중요하다.

이상에 대해서, 예를 들면, 출원인이 먼저 출원한, 일본국 특개평11(1999)-177431호 공보에서, 데이터열(데이터 sequence)에 제1 DSV 제어 비트를 삽입한 제1 데이터열과, 제2 DSV 제어 비트를 삽입한 제2 데이터열을 생성하는 DSV 제어 비트 삽입 수단과, 최소 실행 길이 d가 1로 되고 또한, 데이터열의 요소 내의 "1"의 개수와, 변환되는 코드워드 스트링(codeword string)의 요소 내의 "1"의 개수를 2로 나누었을 때의 나머지가 어느 쪽이나 1 또는 O과 일치하는 것과 같은 변환 테이블을 사용하여, 제1 데이터열과 제2 데이터열의 양쪽 모두를 변조하는 변조 수단과, 변환 테이블을 사용하여 변조된 제1 데이터열의 제1 구간 DSV와 제2 데이터열의 제2 구간 DSV를 계산하고, 그것들을 지금까지의 누적 DSV와 가산한 값으로부터, 변환 테이블을 사용하여 변조된 제1 데이터열과 제2 데이터열의 한쪽을 선택하여 출력하는 DSV 계산 수단을 구비하는 것을 특징으로 하는 변조 장치가 개시되어 있다.

도 1은 종래의 변조 장치의 구성예를 나타내는 블록도이다.

도 1에 나타낸 바와 같이, 변조 장치(10)는 입력 데이터열에 대해서 소정 간격으로 DSV 비트로서, "1" 또는 "0"을 삽입하는 DSV 비트 삽입부(11)를 구비한다. 이 DSV 비트 삽입부(11)에서는, DSV 비트 "1"을 삽입하는 데이터열과, DSV 비트 "0"을 삽입하는 데이터열이 준비된다. 변조부(12)는 DSV 비트 삽입부(11)로 DSV 비트의 삽입된 데이터열을 변조한다. DSV 제어부(13)는 변조부(12)로 변조된 코드워드 스트링을 NRZI화하여 레벨 데이터로 한 후에 DSV 계산을 행하고, 최종적으로 DSV 제어가 행해진 기록 코드 스트링을 출력한다.

다른 예로서, 출원인이 먼저 출원한, 일본국 특개평11(1999)-346154호 공보에 변환 코드로서, d=1, k=7, m=2, n=3의 기본 코드와, 데이터열의 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지와, 변환되는 코드워드 스트링내의 「1」의 개수를 2로 나눈 나머지가, 어느 쪽이나 1 또는 0과 일치하는 것 같은 변환 규칙과, 최소 실행 길이 d의 연속을 소정 회수 이하로 제한하는 제1 치환 코드와, 실행 길이 제한을 지키기 위한 제2 치환 코드를 가지는 것을 특징으로 하는 변환 테이블이 개시되어 있다.

도 2는 종래의 변조 장치의 다른 구성예를 나타내는 블록도이다.

도 2에 나타낸 바와 같이, 변조 장치(20)는, DSV 제어 비트인 1 또는 O을 결정하여 입력 데이터열에, 임의의 간격으로 삽입하는 DSV 제어 비트 결정 삽입부(21), DSV 제어 비트가 삽입된 데이터열을 변조하는 변조부(22) 및 변조부(22)의 출력을 기록 파형열로 변환하는 NRZI화부(23)를 구비한다. 또, 변조장치(20)는 타이밍 신호(timing signal)를 생성하고 각 부분에 공급하여 타이밍을 관리하는 타이밍 관리부(24)를 구비한다.

그렇지만, 전술한 바와 같은 변조 장치를 실현하는 회로의 구성이 복잡하게 되는 문제가 있었다. 또한, 회로의 구성이 복잡하기 때문에 다른 시스템에의 응용이 어려운 면도 있었다.

본 발명은 변조 장치 및 방법에 관한 것이며, 특히 데이터 전송이나 기록 매체에의 기록에 사용하는데 바람직한 변조 장치 및 방법에 관한 것이다.

도 1은 종래의 변조 장치의 구성예를 나타내는 블록도이다.

도 2는 종래의 변조 장치의 다른 구성예를 나타내는 블록도이다.

도 3은 본 발명을 적용한 변조 장치의 구성예를 나타내는 블록도이다.

도 4는 도 1의 변조 장치의 처리를 설명하는 도면이다.

도 5는 변조 장치의 상세한 구성예를 나타내는 블록도이다.

도 6은 변조 장치의 다른 상세한 구성예를 나타내는 블록도이다.

도 7은 입력 데이터열로부터 채널 비트열로의 변환에서 레지스터 구성을 나타내는 모식도이다.

도 8은 시프트 레지스터로부터 DSV 제어 비트가 부가된 데이터열이 공급된 불확정 코드 검출 처리부, 변환 코드 검출부 및 종단 코드의 동작의 구체적인 예를 나타낸 도면이다.

도 9는 데이터열로부터 최소 실행 길이 제한 코드를 검출하는 최소 실행 길이 제한 코드 검출부의 동작의 구체적인 예를 나타낸 도면이다.

도 10은 최소 실행 길이 제한 코드 검출부가 변조 정보 레지스터를 참조하여 최소 실행 길이 제한 코드를 검출하는 동작을 상세하게 나타낸 도면이다.

도 11은 최소 실행 길이 제한 코드 검출부가 변조 정보 레지스터를 참조하여 최소 실행 길이 제한 코드를 검출하는 동작을 상세하게 나타낸 도면이다.

본 발명은 이러한 상황을 감안하여 이루어진 것이며, 변조 장치를 실현하는 회로의 구성을 간단하게 하고, 다른 시스템에의 응용을 용이하게 행할 수 있도록 하는 것이다.

본 발명의 변조 장치는, 데이터열의 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지와, 변환되는 코드워드 스트링의 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 0인 코드화 규칙을 가지는 변환 코드를 포함하는 변환 테이블에 따라, 입력 데이터를 코드워드로 변환하는 변환 수단, 변환 테이블의 변환 코드에 포함되는 최소 실행 길이를 소정 회수 이하로 제한하는 최소 실행 길이 제한 코드를 입력 데이터로부터 검출하는 최소 실행 길이 제한 코드 검출 수단과, 최소 실행 길이 제한 코드 검출 수단에 의한 검출 결과에 따라 최소 실행 길이를 소정 회수 이하로 제한하도록 변환 수단에 의해 변환된 코드워드 스트링을 치환하는 연속 최소 실행 길이 치환 수단을 구비하는 것을 특징으로 한다.

상기 변환 수단에 의하여 변환 테이블에 포함되는 소정 변환 코드에 따른 변환의 회수를 카운트(count)하고, 그 정보를 유지하는 변조 정보 기억 수단을 추가로 구비하고, 최소 실행 길이 제한 코드 검출 수단은 변조 정보 기억 수단에 의해 유지되고 있는 정보의 내용에 따라, 입력 데이터로부터의 최소 실행 길이 제한 코드의 검출이 제어 되도록 할 수 있다.

상기 연속 최소 실행 길이 치환 수단에 의해 최소 실행 길이가 소정 회수 이하로 제한된 코드워드 스트링의 임의의 위치에, 변환 테이블의 변환 코드로서 존재하지 않는 고유한 패턴을 포함하는 동기 신호를 삽입하는 동기 신호 삽입 수단과, 동기 신호 삽입 수단에 의해 동기 신호가 삽입된 코드워드 스트링을 NRZI 변환하고, 기록 코드 스트링을 생성하는 NRZI 변환 수단을 추가로 구비하도록 할 수 있다.

상기 변환 수단은, d=1, k=7, m=2, n=3의 기본 코드를 가지는 상기 변환 테이블의 변환 코드에 포함되는 소정 패턴을, 입력 데이터로부터 검출하는 변환 코드 검출 수단과, 변환 테이블의 변환 코드에 포함되는 코드를 임의의 위치에 있어서 종단시키기 위한 종단 코드(termination code)를 입력 데이터로부터 검출하는 종단 코드 검출 수단과, 변환 테이블의 변환 코드에 포함되어 직전 또는 직후의 코드워드가 「1」일때 「O」이 되고, 「O」일 때 「1」이 되는 기호를 *로 할 때, 「000」또는 「101」이 되는 캐릭터(character) 「*0*」을 가지는 불확정 캐릭터를 포함하는 불확정 코드를 입력 데이터로부터 검출하는 불확정 코드 검출 수단과, 불확정 코드 검출 수단에 의해 검출된 불확정 코드에 포함되는 불확정 캐릭터 심볼(symbol)인 * 값을 결정하는 불확정 비트 결정 수단과, 변환 코드 검출 수단, 종단 코드 검출 수단 및 불확정 코드 검출 수단의 검출 결과 및 불확정 비트 결정수단에 의한 코드의 결정 결과에 따라 이용되는 변환 테이블의 변환 코드를 결정하는 변환 패턴 결정 수단을 구비하도록 할 수 있다.

상기 종단 코드 검출 수단은 종단 위치를 특정하기 위한 정보를 공급하는 종단 위치 카운터를 가지고, 입력 데이터로부터 변환 테이블의 변환 코드에 포함되는 소정 패턴을 검출하고, 종단 위치 카운터에 의해 공급되는 정보가 종단 위치를 나타내는 것에 따라 종단 코드를 검출함으로써 판정하도록 할 수 있다. 상기 불확정 코드 검출 수단은 변환 패턴 결정 수단에 의해 결정된 변환 패턴의 최종 비트의 정보 및 동기 신호 삽입 수단에 의해 삽입된 동기 신호의 패턴의 최종 비트의 정보를 취득하고, 불확정 비트 결정 수단은 불확정 코드 검출 수단이 취득한 변환 패턴의 최종 비트의 정보 및 동기 신호의 패턴의 최종 비트의 정보에 따라 불확정 캐릭터 심볼인 * 값을 결정하도록 할 수 있다.

상기 변환 패턴 결정 수단은 종단 코드에 따라 입력 데이터열을 변환하는 변환 패턴을 결정할 것인지 아닌지를 판정하고, 동기 신호 삽입 수단은 변환 패턴 결정 수단에 의한 판정 결과에 따라 소정 처리를 한 동기 신호를 코드워드 스트링의 임의의 위치에 삽입하도록 할 수 있다.

상기 소정 처리에 있어서, 동기 신호의 시작 비트는 종단 코드에 따라 변환 패턴을 결정한 것으로 변환 패턴 결정 수단이 판정했을 경우 「1」로 설정되고, 종단 코드에 따라 변환 패턴을 결정하지 않은 것으로 변환 패턴 결정 수단이 판정했을 경우, 「O」으로 설정되도록 할 수 있다.

본 발명의 변조 방법은 데이터열의 요소 내의 「1」의 개수를 2로 나누었을때의 나머지와, 변환되는 코드워드 스트링의 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 0과 일치하는 것과 같은 변환 규칙을 가지는 변환 코드를 포함하는 변환 테이블에 따라, 입력 데이터를 코드워드로 변환하는 변환 단계, 변환 테이블의 변환 코드에 포함되는 최소 실행 길이를 소정 회수 이하로 제한하는 최소 실행 길이 제한 코드를 입력 데이터로부터 검출하는 최소 실행 길이 제한 코드 검출 단계, 최소 실행 길이 제한 코드 검출 스텝의 처리에 의한 검출 결과에 따라 최소 실행 길이를 소정 회수 이하로 제한하도록 변환 단계의 처리에 의해 변환된 코드워드 스트링을 치환하는 연속 최소 실행 길이 치환 스텝을 포함하는 것을 특징으로 한다.

상기 변환 단계의 처리에 의하여 변환 테이블에 포함되는 소정 변환 코드에 따른 변환의 회수를 카운트하고, 그 정보의 유지를 제어하는 변조 정보 유지 스텝을 추가로 구비하고, 최소 실행 길이 제한 코드 검출 단계의 처리는 변조 정보 유지 단계의 처리에 의해 유지가 제어되고 있는 정보의 내용에 따라 입력 데이터로부터의 최소 실행 길이 제한 코드의 검출을 제어하도록 할 수 있다.

상기 연속 최소 실행 길이 치환 단계에서 최소 실행 길이가 소정 회수 이하로 제한된 코드워드 스트링의 임의의 위치에 변환 테이블의 변환 코드로서 존재하지 않는 고유 패턴을 포함하는 동기 신호를 삽입하는 동기 신호 삽입 단계, 동기 신호 삽입 단계의 처리에 의해 동기 신호가 삽입된 코드워드 스트링을 NRZI 변환하고, 기록 코드 스트링을 생성하는 NRZI 변환 단계를 또한 포함하도록 할 수 있다.

상기 변환 단계는, d=1, k=7, m=2, n=3의 기초 코드를 가지는 변환 테이블의변환 코드에 포함되는 소정 패턴을 입력 데이터로부터 검출하는 변환 코드 검출 단계, 변환 테이블의 변환 코드에 포함되는 코드를 임의의 위치에 있어서 종단시키기 위한 종단 코드를 입력 데이터로부터 검출하는 종단 코드 검출 단계, 변환 테이블의 변환 코드에 포함되어 직전 또는 직후의 코드워드가 「1」일 때 「0」으로 되고, 「O」일 때 「1」이 되는 기호를 *로 할 때, 「000」또는 「101」이 되는 코드 「*0*」을 가지는 불확정 코드를 포함하는 불확정 코드를 입력 데이터로부터 검출하는 불확정 코드 검출 단계, 불확정 코드 검출 단계의 처리에 의해 검출된 불확정 코드에 포함되는 불확정 캐릭터 심볼인 *값을 결정하는 불확정 비트 결정 단계, 그리고 변환 코드 검출 단계, 종단 코드 검출 단계 및 불확정 코드 검출 단계의 검출 결과 및 불확정 비트 결정 단계의 처리에 의한 코드의 결정 결과에 따라 이용하는 변환 테이블의 변환 코드를 결정하는 변환 패턴 결정 단계를 포함하도록 할 수 있다.

종단 위치를 특정하기 위한 정보를 공급하는 종단 위치 카운터를 가지는 변조 장치의 변조 방법에서, 종단 코드 검출 단계는 입력 데이터로부터 변환 테이블의 변환 코드에 포함되는 소정 패턴을 검출하고, 종단 위치 카운터에 의해 공급되는 정보가 종단 위치를 나타내는 것에 따라 종단 코드를 검출함으로써 판정하도록 할 수 있다.

상기 불확정 코드 검출 단계의 처리는, 변환 패턴 결정 단계의 처리에 의해 결정된 변환 패턴의 최종 비트의 정보 및 동기 신호 삽입 단계의 처리에 의해 삽입된 동기 신호의 패턴의 최종 비트의 정보의 취득을 제어하고 불확정 비트 결정 단계는 불확정 코드 검출 단계의 처리에 의해 취득이 제어된 변환 패턴의 최종 비트의 정보 및 동기 신호의 패턴의 최종 비트의 정보에 따라 불확정 캐릭터 심볼인 *값을 결정하도록 할 수 있다.

상기 변환 패턴 결정 단계는 종단 코드에 따라 입력 데이터열을 변환하는 변환 패턴을 결정할 것인지 아닌지를 판정하고, 동기 신호 삽입 단계는 변환 패턴 결정 단계의 처리에 의한 판정 결과에 따라 소정 처리를 한 동기 신호를 코드워드 스트링의 임의의 위치에 삽입하도록 할 수 있다.

상기 소정 처리에 있어서, 동기 신호의 시작 비트(start bit)는 종단 코드에 따라 변환 패턴을 결정함으로써 변환 패턴 결정 단계가 판정했을 경우,「1」로 설정되며, 종단 코드에 따라 변환 패턴을 결정하지 않은 것으로 변환 패턴 결정 단계에서 판정했을 경우,「O」으로 설정되도록 할 수 있다.

본 발명의 기록 매체의 프로그램은, 데이터열의 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지와, 변환되는 코드워드 스트링의 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 O과 일치하는 변환 규칙을 가지는 변환 코드를 포함하는 변환 테이블에 따라 입력 데이터를 코드워드로 변환하는 변환 단계, 변환 테이블의 변환 코드에 포함되는 최소 실행 길이를 소정 회수 이하로 제한하는 최소 실행 길이 제한 코드를 입력 데이터로부터 검출하는 최소 실행 길이 제한 코드 검출 단계, 최소 실행 길이 연속 제한코드 검출 단계의 처리에 의한 검출 결과에 따라 최소 실행 길이를 소정 회수 이하로 제한하도록 변환 단계의 처리에 의해 변환된 코드워드 스트링을 치환하는 연속 최소 실행 길이 치환 단계를 포함하는 것을 특징으로 한다.

본 발명의 프로그램은 데이터열의 요소 내의「1」의 개수를 2로 나누었을 때의 나머지와, 변환되는 코드워드 스트링의 요소 내의 「l」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 O과 일치하는 변환 규칙을 가지는 변환 코드를 포함하는 변환 테이블에 따라 입력 데이터를 코드워드로 변환하는 변환 단계, 변환 테이블의 변환 코드에 포함되는, 최소 실행 길이를 소정 회수 이하로 제한하는 최소 실행 길이 제한 코드를 입력 데이터로부터 검출하는 최소 실행 길이 제한 코드 검출 단계, 그리고 최소 실행 길이 제한 코드 검출 단계의 처리에 의한 검출 결과에 따라 최소 실행 길이를 소정 회수 이하로 제한하도록 변환 단계의 처리에 의해 변환된 코드워드 스트링을 치환하는 연속 최소 실행 길이 치환 단계를 컴퓨터에 실행시킨다.

본 발명의 변조 장치와 방법 및 프로그램에서 데이터열의 요소 내의「1」의 개수를 2로 나누었을 때의 나머지와, 변환되는 코드워드 스트링의 요소 내의「1」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 0인 코드화 규칙을 가지는 변환 코드를 포함하는 변환 테이블에 따라 입력 데이터가 코드워드로 변환되어 변환 테이블의 변환 코드에 포함되는 최소 실행 길이를 소정 회수 이하로 제한하는 최소 실행 길이 제한 코드가 입력 데이터로부터 검출되어 그 검출 결과에 따라 최소 실행 길이를 소정 회수 이하로 제한하도록 입력 데이터가 변환된 코드워드 스트링을 치환할 수 있다.

이하에 있어서는 설명의 편의상 변환되기 전의 데이터의「0」과「1」의 스트림(stream)(변환전의 데이터열)을 (000011)와 같이 ( )로 구획하여 나타내고, 변환된 후의 코드의「0」과「1」의 스트림(코드워드 스트링)을 "O00100100"과 같이 " "로 구획하여 나타내기로 한다. 이하에 나타내는 표 2는, 본 발명의 데이터를 코드로 변환하는 변환 테이블의 예를 나타내고 있다.

표 2의 변환 테이블에서 최소 실행 길이 d=1, 최대 실행 길이 k=7이며, 데이터로 변환되는 채널 비트의 변환 비율 m:n = 2:3 이다. 또한, 최대 구속 길이 r=4의 가변 길이 테이블이다. 이 변환 테이블은 변환 코드로서, 그것이 없으면 변환 처리를 할 수 없는 기본 코드[데이터열(11)로부터(00000011)까지의 코드], 없어도 변환 처리는 가능하지만 있으면 보다 효과적인 변환 처리가 가능해지는 치환 코드[데이터열(110111)의 코드] 및 코드를 임의의 위치에서 종단시키기 위한 종단 코드[데이터열(00), (0000), (000010), (000000)의 코드]에 의해 구성되는 종단 테이블(termination table)을 포함하고 있다. 또한, 이 변환 테이블에는 동기 신호도 규정되어 있다.

표 2는 기본 코드의 요소에 불확정 코드(*를 포함하는 코드)를 포함하고 있으며, 불확정 코드는 직전 및 직후의 코드워드 스트링의 여하에 불구하고, 최소 실행 길이 d와 최대 실행 길이 k를 지키도록 "0" 이나"1"로 결정된다. 즉 표 2에서, 변환하는 2비트의 데이터열이 (11)이었을 때, 그 직전의 코드워드 스트링에 의해, "000" 또는 "101"이 선택되어 어느 쪽인가로 변환된다. 즉, 직전의 코드워드 스트링의 1채널 비트가 "1"인 경우, 최소 실행 길이 d를 지키기 위해서, 2비트의 데이터(11)는 코드워드 "O00"으로 변환되며, 직전의 코드워드 스트링의 1채널 비트가 "O"인 경우 최대 실행 길이 k가 지켜지도록 코드워드 "101"로 변환된다.

또한, 표 2의 변환 테이블은, 최소 실행 길이를 제한하는 치환 코드를 포함하고 있다. 데이터열이 (110111)이며, 또한 직후의 데이터열이 (01), (001), 또는 (00000)인 경우, 또는, 데이터열 (110111)의 직후의 데이터열이 (0000)로 계속되고, 여기서 종단되는 경우, 데이터열(110111)은 코드워드"001000000"으로 치환된다. 그리고, 직후의 데이터열이 전술한 바와 같은 데이터열이 아닌 경우, 이 데이터열 (110111)은 2비트 단위[(11),(01),(11)]로 코드화되어 코드워드 스트링 "101010101"또는 "O00010101"로 변환된다.

또한, 표 2의 변환 코드는, 데이터열의 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지와, 변환되는 코드워드 스트링의 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 0으로 동일(대응하는 어느 요소도, 「1」의 개수가 홀수 또는 짝수)하게 되도록 하는 변환 규칙을 가지고 있다. 예를 들면, 변환 코드 중의 데이터열의 요소(000001)는, "O10100100"의 코드워드 스트링의 요소에 대응하고 있지만, 각각의 요소의 「1」의 개수는, 데이터열에서는 1개, 대응하는 코드워드 스트링에서는 3개이며, 어느 쪽이나 2로 나누었을 때의 나머지가 1(홀수)과 일치하고 있다. 마찬가지로, 변환 코드 중의 데이터열의 요소 (00000000)는, "O10100100100"의 코드워드 스트링의 요소에 대응하고 있지만, 각각「1」의 개수는 데이터열에서는 0개, 대응하는 코드워드 스트링에서는 4개이며, 어느 쪽이나 2로 나누었을 때의 나머지가 0(짝수)과 일치하고 있다.

다음, 도 3을 참조하여 본 발명에 관한 변조 장치의 실시예를 설명한다. 이 실시예에서는, 데이터열이 표 2에 따라 가변 길이 코드(d, k; m, n; r)=(1, 7; 2, 3; 4)로 변환된다.

도 3에 나타낸 바와 같이, 변조 장치(30)는 DSV 제어 비트로서「1」또는 「O」을 결정하고, 입력 데이터열에 임의의 간격으로 삽입하는 DSV 제어 비트 결정 삽입부(31), 결정된 DSV 제어 비트가 삽입된 데이터열을 소정 변환 테이블을 사용하여 채널 비트로 변환하는 패턴 변환부(32), 패턴 변환부(32)에 대해 변환된 채널비트열로부터 최소 실행 길이의 연속되는 위치를 DSV 제어 비트가 삽입된 데이터열로부터 검출하고, 이 결과 위치 정보를 출력하는 최소 실행 길이 제한 코드 검출부(33), 최소 실행 길이 제한 코드 검출부(33)로부터 공급되는 위치 정보에 따라 패턴 변환부(32)로부터 공급되는 채널 비트열의 소정 부분을 소정 패턴으로 치환함으로써 최소 실행 길이를 소정 회수 이내로 제한하는 연속 최소 실행 치환부(34), 연속 최소 실행 치환부(34)로부터 공급된 채널 비트열의 소정 위치에 동기 신호를 삽입하는 동기 신호 삽입부(35) 및 동기 신호 삽입부(35)의 출력을 기록 파형열로 변환하는 NRZI부(36)를 구비한다. 또한, 변조 장치(30)는 타이밍 신호를 생성하고, DSV 제어 비트 결정 삽입부(31), 패턴 변환부(32), 최소 실행 길이 제한 코드 검출부(33), 연속 최소 실행 치환부(34), 동기 신호 삽입부(35) 및 NRZI부(36)에 공급하여 타이밍을 관리하는 타이밍 관리부(37)를 구비한다.

도 4는 도 3의 변조 장치(30)의 처리를 설명하는 도면이다. DSV 제어 비트 결정 삽입부(31)에서, DSV 제어 비트의 결정 및 삽입은 데이터열 내의 임의의 간격으로 DSV의 계산 간격으로 되는 DSV 구간 건너서 행해진다. 도 4에서, DSV 구간은 길이가 임의의 데이터1, 데이터2 또는 데이터3에 상당하게 된다. 도 4에 나타낸 바와 같이, 입력 데이터어 중 우선 데이터1과 데이터2의 사이에 DSV 제어 비트를 삽입하기 위해서 DSV 제어 비트 결정 삽입부(31)는 데이터1까지의 DSV를 합산한 합산 DSV를 계산한다. DSV는 데이터1을 채널 비트열로 변환하고, 또한 레벨 코드화(NRZI변조)한 각 레벨을 레벨 H(1)를 「+1」 레벨 L(0)를 「-1」로 할당하고 그러한 값을 합산하여 얻을 수 있다. 마찬가지로, 다음의 구간 데이터2에 있어서의 구간 DSV가 계산된다. 다음, 데이터1과 데이터2 사이에 삽입되는 DSV 제어 비트 x1로서, 데이터1, DSV 제어 비트 x1 및 데이터2에 의한 DSV의 절대치가 「영(零)」에 가까워지는 값을 결정한다.

DSV 제어 비트 x1을 (1)로 설정하면, 데이터1의 뒤의 구간 데이터2의 레벨 코드는 반전되고, 또한 (O)으로 설정하면 데이터1의 뒤의 구간 데이터2의 레벨 코드는 비반전으로 된다. 왜냐하면, 상기 표 2의 각 테이블 안의 요소는 데이터열의 요소 내의「1」의 개수와, 변환되는 코드워드 스트링의 요소 내의「1」의 개수를, 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 0과 일치하도록 되어 있으므로, 데이터열 내에 있어서, (1)을 삽입하는 것은, 즉, 변환되는 코드워드 스트링에 "1"을 삽입하게 되기(즉 「반전」되기)때문이다.

이실행 방식으로, 도 4의 DSV 제어 비트 x1이 결정되면, 다음에 소정 데이터 간격을 두고, 데이터2와 데이터3 사이에, DSV 제어 비트 x2를 삽입하고, 마찬가지로 DSV 제어를 행한다. 그리고, 그 때의 합산 DSV는 데이터l, x1, 그리고 데이터2까지의 모든 DSV로 한다.

또, 데이터1에는 프레임 사이에 동기를 취하기 위한 프레임 동기 신호[이하, FS(Frame Sync)라고 함]가 삽입된다. 이 때문에 DSV 제어 비트가 삽입되는 간격인 DSV 구간으로 되는 데이터1은 짧게 설정된다. FS 및 데이터1에 대응하는 채널 비트로 이루어지는 Cbit1을 포함하는 채널 비트열로 변환된 DSV 구간의 길이인 스팬1(span1), 데이터2에 대응하는 채널 비트로 이루어지는 Cbit2를 포함하는 DSV 구간의 길이인 스팬2 및 데이터3에 대응하는 채널 비트로 이루어지는 Cbit3를 포함하는 DSV 구간의 길이인 스팬3가 모두 같은 길이(스팬1=스팬2=스팬3)가 되도록, 데이터1의 길이는 결정된다. 즉, 삽입된 FS가 FS(비트)이며, 데이터2 및 데이터3가 모두 y(비트)인 경우, 변환 테이블의 변환율이 m:n = 2와 3이므로, 데이터1은 y-FS*2/3(비트)으로 된다. 또한, DSV 제어 비트는 채널 비트열 변환이 됨으로써 변환율 만큼 각각 길어져, x1는 Cx1으로, x2는 Cx2로, 그리고 x3는 Cx3으로 각각 변환된다.

이상과 같이, 채널 비트열(NRZI화 후의 기록 코드 스트링)은 FS가 삽입된 후, 같은 간격으로 DSV 제어 비트가 삽입되어 DSV 제어를 한다.

도 5는 변조 장치(30)의 상세한 구성예를 나타내는 블록도이다. 도 5에서, 입력 데이터열은 DSV 제어 비트 결정 삽입부(31)에서, DSV 제어 비트가 삽입되고 시프트 레지스터(51)에 공급된다.

시프트 레지스터(51)는 데이터를 2비트씩 시프트시키면서 최소 실행 길이 제한 코드 검출부(33) 및 패턴 변환부(32)의 불확정 코드 검출 처리부(61), 변환 코드 검출부(62) 및 종단 코드 검출부(63)에 공급하도록 되고 있다. 이 때 시프트 레지스터(51)는 각 부가 그 처리를 행하는데 필요한 비트수를 각 부에 공급한다.

최소 실행 길이 제한 코드 검출부(33)는 입력 데이터로부터 표 2 중의 (110111) 패턴을 검출한다. 최소 실행 길이 제한 코드 검출부(33)는, 미리 소정 비트 수의 데이터열을 기억하고 있고, 입력 데이터로부터 (110111)를 검출하면, 후속하는 입력 데이터열을 검사한다. 그리고, (1101l1)의 직후에 계속되는 패턴이 (01), (001) 또는 (00000)인 경우, 또는 (11011l)의 직후에 계속되는 패턴이(0000)이며, 또한 입력 데이터가 여기서 종단되는 경우, 최소 실행 길이 제한 코드 검출부(33)는, 최소 실행 길이 제한 코드의 검출 여부를 판정하고, 그 정보를 연속 최소 실행 치환부(34)에 공급한다.

그리고, 최소 실행 길이 제한 코드 검출부(33)는 미리 소정 비트수의 데이터열을 기억하고 있고, 상기와는 역으로, 입력 데이터로부터 (01), (001), 또는 (00000)을 검출했을 경우, 입력 데이터로부터 (0000)를 검출한다. 또한, 입력 데이터가 여기서 종단되는 경우, 그 직전의 입력 데이터열을 6 데이터분을 검사하도록 하고, 검사 결과가 (1l0111)인 경우 최소 실행 길이 제한 코드를 검출 여부를 판정하고 그 정보를 연속 최소 실행 치환부(34)에 공급하도록 할 수 있다.

불확정 코드 검출 처리부(61)는 표 2의 구속 길이 r=1에서의 (11)를 입력 데이터로부터 검출한다. 불확정 코드 검출 처리부(61)는 입력 데이터가(11)인 경우, 그 정보를 선택부(selector)(65) 및 변환 패턴 결정부(66)에 공급한다. 그리고, 직전 패턴의 최종 채널 비트의 정보를 변환 패턴 결정부(66) 또는 동기 신호 삽입부(35)로부터 취득하여[즉, 변조 장치(30)에서 직전의 패턴의 최종 채널 비트의 정보는 불확정 코드 검출 처리부(61)에 피드백(feedback)된다], 그 취득한 최종 채널 비트가 0인 경우는 변환하는 코드를 "101"로 결정하고, 최종 채널 비트가 1인 경우는 변환하는 코드를 "000"으로 결정하도록 불확정 비트 결정부(67)에 정보를 제공한다.

변환 코드 검출부(62)는 표 2의 종단 테이블(termination table) 이외의 부분으로부터 (11) 및 (11O11l) 이외의 패턴을 검출한다. 그리고, 구속 길이 r=1 내지 4에 있어서, 각각 데이터열 패턴이 검출되었을 경우, 그 정보를 변환 패턴 결정부(66)에 공급한다.

종단 코드 검출부(63)는 표 2의 종단 테이블로부터 종단 코드의 패턴을 검출한다. 즉, 종단 코드 검출부(63)는 입력 데이터로부터(00), (0000), (000010) 또는 (000000)을 검출하고, 또한 내부의 종단 위치 카운터에 의해 주어지는 정보가 종단 위치를 나타내는 것으로 판정한 경우, 종단 코드를 검출함으로써 판정하고, 그 정보를 변환 패턴 결정부(66)에 공급한다. 이로써, 변조 장치(30)에서는 시프트 레지스터(51)로부터 공급된 데이터, 즉 DSV 제어 비트가 삽입된 데이터열로부터 종단 위치를 판정할 수 있다.

그리고, 도 5에서 패턴 변환부(32)는 전술한 불확정 코드 검출 처리부(61), 변환 코드 검출부(62) 및 종단 코드 검출부(63) 이외에 구속 길이 r=1 내지 4의 변환 패턴을 기억하는 기억부(64), 사용하는 변환 패턴을 선택하는 선택기(65), 입력 데이터를 채널 비트로 변환하는 변환 패턴 결정부(66) 및 채널 비트열에 대해 불확정인 비트를 결정하는 불확정 비트 결정부(67)등으로 구성된다.

기억부(64)는 표 2에 나타낸 바와 같은 변환 테이블의 구속 길이 r=1의 변환 패턴인 2-3 변환 패턴(71), 구속 길이 r=2의 변환 패턴인 4-6 변환 패턴(72), 구속 길이 r=3의 변환 패턴인 6-9 변환 패턴(73) 및 구속 길이 r=4의 변환 패턴인 8-12 변환 패턴(74)을 기억하고 있고 각 패턴을 선택부(65)에 공급한다.

전술한 2-3 변환 패턴(71), 4-6 변환 패턴(72), 6-9 변환 패턴(73) 및 8-12변환 패턴(74)은 불확정 코드 검출 처리부(61), 변환 코드 검출부(62), 종단 코드검출부(63), 또는 최소 실행 길이 제한 코드 검출부(33)로부터 공급되는 정보가 예를 들면, 변환되는 채널 비트열과 1대 1로 대응하는 식별용의 정보를 가지며, 테이블의 각 요소에 대해서 개별적으로 식별 가능한 정보인 경우, 표 2의 데이터열로부터 채널 비트열에의 대응 테이블과 같은 구조 이외의 구조로도 구성할 수 있다.

선택부(65)는 불확정 코드 검출 처리부(61)에 공급된 정보에 따라, 기억부(64)에 기억되어 있는 2-3 변환 패턴(71), 4-6 변환 패턴(72), 6-9 변환 패턴(73), 및 8-12변환 패턴(74) 중에서, 사용하는 변환 패턴을 선택하여 취득하고 변환 패턴 결정부(66)에 공급한다. 그리고, 불확정 코드 검출 처리부(61)가 입력 데이터로부터 (11)을 검출했을 경우, 선택부(65)는 취득한 2-3 변환 패턴(71)을 불확정 비트 결정부(67)에 공급한다.

변환 패턴 결정부(66)는 불확정 코드 검출 처리부(61), 변환 코드 검출부(62), 및 종단 코드 검출부(63)로부터 취득한 정보에 따라, 선택부(65) 또는 불확정 비트 결정부(67)로부터 공급된 변환 패턴 중에서 사용하는 변환 코드를 선택하고, 연속 최소 실행 치환부(34)에 공급하도록 되어 있다. 또한, 변환 패턴 결정부(66)는 결정한 변환 패턴의 최종 채널 비트의 정보를 불확정 코드 검출 처리부(61)에 공급한다. 또한, 동기 신호 삽입부(35)에서 동기 신호가 채널 비트열의 소정 위치에 삽입되는 경우, 변환 패턴 결정부(66)는 필요에 따라, 종단 테이블이 사용되었는가 여부 등의 정보로 이루어지는 종단 처리 정보를 동기 신호 삽입부(35)에 공급한다.

불확정 비트 결정부(67)는 불확정 코드 검출 처리부(61)에 공급된 정보에 따라, 선택부(65)로부터 공급되는 2-3 변환 패턴(71)의 불확정 코드를 결정하고 그 정보를 변환 패턴 결정부(66)에 공급한다.

그리고, 패턴 변환부(32)로부터 출력된 채널 비트열에서 최소 실행 길이의 연속 회수는 제한이 없다. 최소 실행 길이는 연속 최소 실행 치환부(34)에 의하여 제한된다.

연속 최소 실행 치환부(34)는 최소 실행 길이 제한 코드 검출부(33)로부터 공급되는 정보에 따라, 변환 패턴 결정부(66)로부터 공급되는 채널 비트열의 소정 부분에 대해서 치환 처리를 행하고, 최소 실행 길이를 제한한다. 그리고, 연속 최소 실행 치환부(34)는 최소 실행 길이를 제한한 채널 비트열을 동기 신호 삽입부(35)에 공급한다.

동기 신호 삽입부(35)는 연속 최소 실행 치환부(34)로부터 공급된 채널 비트열로 변환 테이블의 변환 코드로서 존재하지 않는 고유한 패턴을 포함하는 동기 신호를 삽입한다. 동기 신호 삽입부(35)는 소정 간격에 대해 채널 비트열의 입력을 중단하고 소정 동기 신호 패턴을 삽입한다. 동기 신호 삽입부(35)에 의해 채널 비트열에 삽입된 동기 신호 패턴은 다른 것과 구별이 가능한 채널 비트열의 형식으로 삽입되고 있고, 필요에 따라 변환 패턴 결정부(66)로부터 공급되는 종단 처리 정보를 참조하여 결정된다. 동기 신호 삽입부(35)는 채널 비트열에 동기 신호를 삽입하면, 그 동기 신호를 삽입한 채널 비트열을 NRZI부(36)에 공급한다. 동기 신호 삽입부(35)는 채널 비트열에 삽입한 동기 신호의 최종 채널 비트의 정보를 불확정 코드 검출 처리부(61)에 공급한다.

종단 처리 정보는 데이터열에 표 2의 종단 테이블의 (00) 또는 (0000)의 종단 패턴이 검출되었을 경우, 변환 패턴 결정부(66)로부터 동기 신호 삽입부(35)에 공급된다. 동기 신호 삽입부(35)는 복조시의 정합성을 위해서 데이터열이 종단 테이블을 사용하여 채널 비트열화 되었는지 여부를 식별하여 동기 신호를 삽입한다.

예를 들면, 동기 신호 내의 선두 채널 비트에 종단 테이블 식별용 비트가 설정되고, 종단 테이블이 사용된 경우, 이 종단 테이블 식별용 비트에 1이 삽입되고, 통상 테이블을 사용했을 경우는 종단 테이블 식별용 비트에 O이 삽입되도록 함으로써, 종단 테이블을 사용하여 데이터열이 채널 비트열화 되었는지 여부를 식별한다.

NRZI부(36)는 동기 신호 삽입부(35)에 공급된 채널 비트열을 채널 비트열의 1을 반전, O을 비반전으로 하여 비트열을 재배열하도록 NRZI화하여 기록 코드 스트링을 생성한다. 바꾸어 말하면, NRZI화 전의 채널 비트열은 NRZI화 후의 기록 코드 스트링의 에지(edge) 위치를 나타내는 비트열이며, NRZI화 후의 기록 코드 스트링은 기록 데이터의 H/L의 레벨을 나타내는 비트열에 상당한다.

전술한 바와 같이, 불확정 비트 결정부(67)는 구속 길이 r=1에 대해서만 형성되어 있도록 설명했지만, 이에 한정되지 않고 예를 들면, 도 6에 나타낸 바와 같이, 다른 구속 길이에 대해서도 설정되어 있어도 된다.

도 6은 변조 장치(30)의 다른 상세한 구성예를 나타내는 블록도이다.

도 6에 있어서, 구속 길이 r=1에 대해서는 불확정 비트 결정부(67)가 설치되고, 구속 길이 r=2에 대해서는 불확정 비트 결정부(81)가 설치되고, 구속 길이 r=3에 대해서는 불확정 비트 결정부(82)가 설치되고, 구속 길이 r=4에 대해서는 불확정 비트 결정부(83)가 구비되어 있다. 이로써, 변조 장치(3O)는 표 2에 나타낸 바와 같은 변환 테이블이 구속 길이 r=1, r=2, r=3 및 r=4의 모두에 불확정 코드를 가지는 경우에도 불확정 비트를 결정할 수 있다.

다음에 도 5를 참조하여 설명한 실시예의 동작에 대해 설명한다.

먼저, DSV 제어 비트 결정 삽입부(31)에서 입력 데이터열에 DSV 제어 비트가 삽입되고 시프트 레지스터(51)에 공급된다.

도 7은 입력 데이터열로부터 채널 비트열로의 변환에서 레지스터 구성을 나타내는 모식도이다. 도 7에서, 데이터열을 전술한 표 2에 따라 채널 비트열로 변환할 때 필요한 레지스터의 구성예가 나타나고 있고, 레지스터에는 변환전의 DSV 제어 비트가 삽입된 데이터열을 기억하기 위해서 데이터[0:11]의 12비트, 패턴 변환부(32)의 변환 후의 채널 비트열을 기억하기 위해서, cbit[0:17]의 l8비트가 구성되어 있다. 또, 그 밖에 타이밍용 레지스터 등도 포함한다.

다시 도 5를 참조하면, 시프트 레지스터(51)로부터 패턴 변환부(32)의 불확정 코드 검출 처리부(61), 변환 코드 검출부(62) 및 종단 코드 검출부(63) 및 최소 실행 길이 제한 코드 검출부(33)에, 데이터가 2비트 단위로 각각이 검출 등에 필요한 비트 수만큼 공급된다.

도 8은 시프트 레지스터(51)로부터 DSV 제어 비트가 부가된 데이터열이 공급된 불확정 코드 검출 처리부(61), 변환 코드 검출부(62) 및 종단 코드 검출부(63)의 동작의 구체적인 예를 나타낸 도면이다.

도 8에서, DSV 제어 비트가 부가된 데이터열이 데이터[0:11]의 12비트에, 데이터[O]로부터 차례로 입력되어 레지스터 숫자의 큰 쪽으로 클록마다 시프트 되어 간다. 그리고, 데이터[11]까지 시프트된 데이터는 다음 시프트 동작에서 버려진다.

데이터[0,1]에 2 데이터가 입력되면, 불확정 코드 검출 처리부(61), 변환 코드 검출부(62) 및 종단 코드 검출부(63)는 데이터[0,1]를 참조한다.

그리고, 데이터[O, 1]=[1,1]인 경우, (11)을 검출한 불확정 코드 검출 처리부(61)는 전술한 바와 같이 동작하고, 그 정보를 선택부(65) 및 변환 패턴 결정부(66)에 공급하고, 변환 패턴 결정부(66) 또는 동기 신호 삽입부(35)로부터 취득한 직전의 패턴의 최종 채널 비트에 따라, "l01" 또는 "000"으로 변환하도록 불확정 비트 결정부(67)에 정보를 공급한다.

또, 데이터[O, 1]=[O, 1]또는 데이터[O, 1]=[1, O]인 경우, (10) 또는 (01)을 검출한 변환 코드 검출부(62)는 표 2에 나타낸 바와 같은 변환 테이블의 구속 길이 r-1의 변환 코드를 사용하여, 각각 "OO1" 또는 "010"으로 변환하도록, 그 정보를 변환 패턴 결정부(66)에 공급한다. 그리고, 데이터[O, 1]=[O, O]인 경우, (OO)를 검출한 종단 코드 검출부(63)는 전술한 바와 같이, 내부의 종단 위치 카운터를 참조한다. 그리고, 그 종단 위치 카운터가 제공하는 정보가 종단 위치를 나타낸다고 판정했을 경우, "000"으로 변환하여 종단하도록 그 정보를 변환 패턴 결정부(66)에 공급한다.

종단 코드 검출부(63)의 내부에 가지는 종단 위치 카운터에 의해 주어지는 정보가 종단 위치를 나타내지 않는 경우, (OO)은 구속 길이 r=1에 대해 패턴 변환되지 않는다. 2 데이터가 시프트 레지스터(51)에 입력된 시점에서 변환 패턴이 확정하지 않는 경우, 시프트 레지스터(51)에는 2 데이터가 더 입력된다.

새롭게 2 데이터(합계 4 데이터)가 입력되면, 변환 코드 검출부(62) 및 종단 코드 검출부(63)는 데이터[0,1,2,3]를 참조한다. 그리고, 데이터[0,1,2,3]=[1,1,0,0], 데이터[0,1,2,3]=[0,1,0,0], 또는 데이터 [0,1,2,3]=[1,0,0,0]인 경우, (0011), (0010), 또는 (0001)을 검출한 변환 코드 검출부(62)는 전술한 바와 같이 동작하고, 표 2에 나타낸 바와 같은 변환 테이블의 구속 길이 r=2의 변환 코드를 사용하여, 각각 "010100", "O10000", 또는 "O00100"로 변환하도록 정보를 변환 패턴 결정부(66)에 공급한다.

그리고, 데이터[0,1,2,3]=[0,0,0,0]인 경우, (0000)를 검출한 종단 코드 검출부(63)는 전술한 바와 같이 내부의 종단 위치 카운터를 참조한다. 그리고, 그 종단 위치 카운터가 제공하는 정보가 종단 위치를 나타내는 것으로 판정했을 경우, "010100"으로 변환하여, 종단하도록 그 정보를 변환 패턴 결정부(66)에 공급한다.

종단 코드 검출부(63)의 내부의 종단 위치 카운터에 의해 주어지는 정보가 종단 위치를 나타내지 않는 경우, (0000)는 구속 길이 r=2에 대해 패턴 변환되지 않는다. 4 데이터가 시프트 레지스터(51)에 입력된 시점에서 변환 패턴이 확정하지 않는 경우, 시프트 레지스터(51)에는, 2 데이터가 더 입력된다.

이상으로 나타내는 구속 길이 r=2의 경우, 데이터[2,3]=[0,0]인 것은 이미 구속 길이 r=1에 대해 판정이 끝난 상태이므로, 데이터[O,1]에 대한 것만을 판정할 수 있다.

새로이 2 데이터(합계 6 데이터)가 입력되면, 변환 코드 검출부(62) 및 종단 코드 검출부(63)는 데이터[0,1,2,3,4,5]를 참조한다. 그리고, 데이터[0,1,2,3,4,5]=[1,1,0,0,0,0], 또는 데이터[0,1,2,3,4,5]=[1,0,0,0,0,0]인 경우, (0000l1) 또는 (000001)을 검출한 변환 코드 검출부(62)는 전술한 바와 같이 동작하고, 표 2에 나타낸 바와 같은 변환 테이블의 구속 길이 r=3의 변환 코드를 사용하여, 각각 "000100100" 또는 "010100100"으로 변환하도록 정보를 변환 패턴 결정부(66)에 공급한다.

그리고, 데이터[0,1,2,3,4,5] = [0,0,0,0,0,0] 또는 데이터 [0,1,2,3,4,5] = [0,1,0,0,0,0]인 경우, (000000) 또는(000010)을 검출한 종단 코드 검출부(63)는 전술한 바와 같이, 내부의 종단 위치 카운터를 참조한다. 그리고, 그 종단 위치 카운터가 제공하는 정보가 종단 위치를 나타낸다고 판정했을 경우, 각각 "Ol0100000"또는 "O00100000"으로 변환하여, 종단하도록 그 정보를 변환 패턴 결정부(66)에 공급한다.

종단 코드 검출부(63)의 종단 위치 카운터가 제공하는 정보가 종단 위치를 나타내지 않는 경우, (000000) 또는(000010)은 구속 길이 r=3에 대해 패턴 변환되지 않는다. 6 데이터가 시프트 레지스터(51)에 입력된 시점에서 변환 패턴이 확정하지 않는 경우, 시프트 레지스터(51)에는 2 데이터가 더 입력된다.

이상으로 나타내는 구속 길이 r=3의 경우에 있어서, 데이터[2,3,4,5]=[0,0,0,0]인 것은 이미 구속 길이 r=2에 대해 판정이 끝난 상태이므로 데이터[O, 1]에 대한 것만을 판정할 수 있다.

새로이 2 데이터(합계 8 데이터)가 입력되면, 변환 코드 검출부(62)는 데이터[0,1,2,3,4,5,6,7]를 참조한다. 그리고, 데이터[0,1,2,3,4,5,6,7] = [0,0,0,0,0,0,0,0], 데이터[0,1,2,3,4,5,6,7] = [1,0,0,0,0,0,0,0], 데이터 [0,1,2,3,4,5,6,7] = [0,1,0,0,0,0,0,0], 또는, 데이터[0,1,2,3,4,5,6,7] = [1,1,0,0,0,0,0,0], 또는, 데이터[0,1,2,3,4,5,6,7] = [0,0,0,1,0,0,0,0], 데이터 [0,1,2,3,4,5,6,7] = [1,0,0,1,0,0,0,0], 데이터[0,1,2,3,4,5,6,7] = [0,1,0,1, 0,0,0,0], 또는 데이터[0,1,2,3,4,5,6,7] = [1,1,0,1,0,O,0,0]인 경우, (00000000), (00000001), (00000010), 또는(0000001), 또는 (00001000), (00001001), (00001010), 또는 (00001011)을 검출한 변환 코드 검출부(62)는 전술한 바와 같이 동작하고, 표 2에 나타낸 바와 같은 변환 테이블의 구속 길이 r=4의 변환 코드를 사용하여, 각각 "010100100100", "010100000010", "010100000001", 또는 "O10l0000010l" 또는, "O00100100100", "O00100000010", "000100000001", 또는"000100000101"로 변환하도록 정보를 변환 패턴 결정부(66)에 공급한다.

이상에 나타낸 구속 길이 r=4의 경우에 있어서, 데이터[4,5,6,7]=[0,0,0,0]인 것은 이미 구속 길이 r=2에 대해 판정이 끝난 상태이므로, 데이터[0,1,2,3]에 대한 것만을 판정할 수 있다.

이상과 같이, 입력된 DSV 제어 비트 구비 데이터열은 채널 비트열로 변환된다. 그리고, 다음의 패턴 변환은 패턴이 확정된 후, 다시 구속 길이 1로부터 시작되는 동작을 반복한다. 도 7에 나타낸 바와 같이, 채널 비트열이 18비트의 레지스터에 의해 공급 될 때까지 데이터 변환은 종료되고, 이 데이터 변환이 종료한 채널 비트열이 동기 신호 삽입부(35)에 공급된다.

또한, 최소 실행 길이 제한 코드 검출부(33)는 DSV 제어 비트 구비 데이터열이 입력된 시프트 레지스터(51)를 참조하고 최소 실행 길이 제한 코드를 검출한다.

도 9는 데이터열로부터 최소 실행 길이 제한 코드를 검출하는 최소 실행 길이 제한 코드 검출부(33)의 동작의 구체적인 예를 나타낸 도면이다.

도 9에서, DSV 제어 비트 구비 데이터열이 도 8의 경우와 같이, 데이터[O:11]에 데이터[O]로부터 차례로 입력되어 레지스터 숫자가 큰 쪽으로 클록마다 시프트된다. 그리고, 데이터[11]까지 시프트된 데이터는 다음의 시프트 동작시에 버려진다.

또한, 최소 실행 길이 제한 코드 검출부(33)는 데이터[0:11]를 참조하기 전에, 도 8에 나타낸 바와 같이, 데이터열의 채널 비트열에의 패턴 변환이 1번 행해져 변환된 채널 비트열은 도 7에 나타낸 바와 같은 채널 비트열 cbit[0:17]의 레지스터에 기억된다.

구속 길이 r=1에 있어서, 데이터[0,1]=[1,0]이며, 직전의 6 데이터가 데이터[2,3,4,5,6,7]=[1,1,1,0,1,1]이며, 변조 정보 레지스터가 조건에 일치하는 경우, 즉, (01)을 검출하는 경우, 그 직전의 6 데이터에 대해 (110111)를 검출하고, 또한, 변조 정보 레지스터가 조건에 일치하는 경우, 최소 실행 길이 제한 코드 검출부(33)는 최소 실행 길이 제한 코드를 검출함으로써 판정하고, 그 정보를 연속 최소 실행 치환부(34)에 공급한다.

구속 길이 r=2에서, 데이터[0,1,2,3]=[0,1,0,1] 또는데이터[0,1,2,3]=[1,1,0,0]이며 데이터[4,5,6,7,8,9]=[1,1,1,0,1,1]이고, 변조 정보 레지스터가 조건에 일치하는 경우, 즉 (0010) 또는 (0011)을 검출하는 경우, 그 직전의 6 데이터에 대해(110111)를 검출하고, 또한, 변조 정보 레지스터가 조건에 일치하는 경우, 최소 실행 길이 제한 코드 검출부(33)는 최소 실행 길이 제한 코드를 검출함으로써 판정한다. 그 정보를 연속 최소 실행 치환부(34)에 공급한다.

또한, 구속 길이 r=2에 있어서, 종단 위치를 나타내는 데이터[0, 1, 2, 3]=[0, 0, 0, 0]인 경우, 직전의 6 데이터가 데이터[4,5,6,7,8,9]=[1,1,1,0,1,1]이며, 변조 정보 레지스터가 조건에 일치하는 경우, 즉, (0000)을 검출하는 경우, 종단하는 종단 위치를 검출하고, 그 직전의 6 데이터에 대해(110111)를 검출하고, 또한, 변조 정보 레지스터가 조건에 일치하는 경우, 최소 실행 길이 제한 코드 검출부(33)는 최소 실행 길이 제한 코드를 검출함으로써 판정하고, 그 정보를 연속 최소 실행 치환부(34)에 공급한다.

또한, 구속 길이 r=3에 있어서, 데이터[0,1,2,3,4,5]=[0,0,0,0,0,0] 또는 데이터[0,1,2,3,4,5]=[1,0,0,0,0,0]이며, 직전의 6 데이터가 데이터[6,7,8,9,10, 11]=[1,1,1,O,1,1]이며, 변조 정보 레지스터가 조건에 일치하는 경우, 즉, (000000) 또는 (000001)을 검출하는 경우, 그 직전의 6 데이터에 대해 (110111)를 검출하고, 또한 변조 정보 레지스터가 조건에 일치하는 경우, 최소 실행 길이 제한 코드 검출부(33)는 최소 실행 길이 제한 코드를 검출함으로써 판정하고, 그 정보를 연속 최소 실행 치환부(34)에 공급한다.

연속 최소 실행 치환부(34)는 최소 실행 길이 제한 코드 검출부(33)로부터공급된 정보에 따라 채널 비트열을 소정 채널 비트열로 치환한다.

이 때, 데이터[2,3,4,5,6,7]=[1,1,1,0,1,1]의 경우, 즉, 구속 길이 r=1에 대해 최소 실행 길이 제한 코드가 검출되었을 경우, 치환할 수 있는 채널 비트열은 cbit[3,4,5,6,7,8,9,10,11]이다. 또, 데이터[4,5,6,7,8,9]=[1,1,1,0,1,1]의 경우, 즉, 구속 길이 r=2에 대해 최소 실행 길이 제한 코드가 검출되었을 경우, 치환할 수 있는 채널 비트열은, cbit[6,7,8,9,10,11,12,13,14]이다. 마찬가지로, 데이터[6,7,8,9,10,11]=[1,1,1,0,1,1]의 경우, 즉, 구속 길이 r=3에 대해 최소 실행 길이 제한 코드가 검출되었을 경우, 치환할 수 있는 채널 비트열은 cbit[9,10, l1, 12,13,14,15,16,17]이다.

이상과 같이 하여, 채널 비트열로부터 채널 비트열로 치환 변환을 한다. 이와 같이, 변조 장치(30)는 치환에 즈음하여 새롭게 레지스터를 추가할 필요는 없고 간단한 구성으로 실현될 수 있다. 또한, 도 7에 나타낸 바와 같이, 채널 비트열은 18비트의 레지스터에 의해 공급되기 전에 치환 처리를 완료하고 이 치환된 채널 비트열이 동기 신호 삽입부(35)에 공급된다.

다음, 도 10을 참조하여 최소 실행 길이 제한 코드 검출부(33)의 동작을 상세하게 설명한다. 도 10은 최소 실행 길이 제한 코드 검출부(33)가 변조 정보 레지스터를 참조하여 최소 실행 길이 제한 코드를 검출하는 동작을 상세하게 나타낸 도면이다.

도 lO에서, DSV 제어 비트 구비 데이터열(DSV control-bit-containing data sequence)은 차례로 레지스터에 입력되어 패턴 변환부(32)에 의하여 2 데이터에 대해서 3비트의 채널 비트열로 변환된다. 즉, t1, t2, t3, t4, t5, t6, t7의 차례로 DSV 제어 비트 구비 데이터열이 2 데이터 단위로 패턴 변환 처리가 되어 채널 비트열로 변환된다. 패턴 변환부(32)가 DSV 제어 비트 구비 데이터열을 채널 비트열로 변환할 수 없는 경우는, 전술한 바와 같이, DSV 제어 비트 구비 데이터열이 더 입력되어 2 데이터 단위(4 데이터, 6 데이터 및 8 데이터)로 참조하여 패턴 변환 처리가 반복된다.

변조 정보 레지스터(91)는 2비트의 데이터를 기억할 수 있도록 구성되어 있어 데이터는 1비트씩 입력되어 다음의 데이터가 입력되면, 전에 입력 데이터가 시프트 하도록 구성되어 있다. DSV 제어 비트 구비 데이터열로부터(11)가 검출되어 "*0*"로 변환되었을 경우, 변조 정보 레지스터(91)에는 데이터 「1」이 입력되어 이전에 입력 데이터가 시프트된다. 한편, (11)이 검출되었지만, "*0*"로 변환되지 않은 경우는, 변조 정보 레지스터(91)에 데이터 「0」이 입력되어 이전에 입력 데이터가 시프트된다.

변조 정보 레지스터(91)는 2비트가 모두 「1」인 경우, 또는 모두 「0」이 입력되어 있지 않은 경우, 최소 실행 길이 제한 코드 검출부(33)는 변조 정보 레지스터(91)가 조건을 만족하는지 판정한다. 그리고, 연속 최소 실행 치환부(34)에 의하여 채널 비트열의 치환을 행하면 변환 정보 레지스터(91)의 2비트는 「0」으로 클리어된다(cleared).

예를 들면, 도 1O의 t1에서, DSV 제어 비트 구비 데이터열로부터 (11)이 검출되면, 전술한 바와 같이 (11)은 "000"의 채널 비트열로 변환된다. 이 때, 초기치로서 [0,0]이 들어가 있던 변조 정보 레지스터(91)에는, 데이터 「1」이 입력되어 [1,0]으로 된다. 그리고, t2에서, DSV 제어 비트 구비 데이터열로부터 (11)이 검출되면, 전술한 바와 같이 (11)은 "101"의 채널 비트열로 변환된다. 이 때, 변조 정보 레지스터(91)에는, 데이터 「1」이 입력되어 t1에 대해 입력 데이터가 시프트된다. 즉 변조 정보 레지스터(91)는 [1,1]로 된다.

t3에서, DSV 제어 비트 구비 데이터열로부터(01)가 검출되면, (01)은 "010"로 변환된다. 이 때, 변조 정보 레지스터(91)에는 새로운 데이터는 입력되지 않고, 변조 정보 레지스터(91)는 [1, l] 그대로이다. t4에서, DSV 제어 비트 구비 데이터열로부터 (11)가 검출되면, (11)은“101"으로 변환된다. 이로써, 변조 정보 레지스터(91)에는, 데이터 「1」이 입력되어 t1에 대해 입력 데이터가 시프트된다. 즉 변조 정보 레지스터(91)는 [1,1]로 된다.

t5에서, DSV 제어 비트 구비 데이터열로부터 (00)를 검출한다. 전술한 바와 같이, (00)는 변환되지 않고 t6로 이행한다. 마찬가지로, t6에 있어서도, (00)가 검출되어 t7로 이행한다. 그리고, t7에 대해 (01)가 검출되고 (000001)는"010100100"으로 변환된다. 이 때, 변조 정보 레지스터(91)에는 새로운 데이터는 입력되지 않기 때문에 변조 정보 레지스터(91)는 이전의 값을 유지한다. 그리고, 도 9에 나타낸 바와 같이, 최소 실행 길이 제한 코드 검출부(33)는, (000001)을 검출하고, 직전의 6 데이터에 대해 (110111)을 검출한다. 또한, 직전의 6 데이터가 (11O111)을 검출한 시점의 변조 정보 레지스터(91)가 [1,1]이므로, 최소 실행 길이 제한 코드 검출부(33)는 최소 실행 길이 제한 코드를 검출하였는지판정하고, 연속 최소 실행 치환부(34)에서, 채널 비트열을 치환하여 t2 내지 t4에서 "101010101"이 "O01000000"으로 치환된다.

이상과 같이 치환을 하면, 변조 정보 레지스터(91)는 입력 데이터가 클리어 되어 [0,0]이 된다.

도 11은 최소 실행 길이 제한 코드 검출부(33)가 변조 정보 레지스터를 참조하여 최소 실행 길이 제한 코드를 검출하는 동작의 상세한 다른 예를 나타낸 도면이다.

도 11의 t1 동안, DSV 제어 비트 구비 데이터열로부터 (OO)가 검출되면, 전술한 바와 같이, (00)는 변환되지 않고 t2로 이행한다. 그리고, t2에서, DSV 제어 비트 구비 데이터열로부터 (11)가 검출되어(O011)는 "O10100"의 채널 비트열로 변환된다. 이 때, 초기치로서 [0,0]이 들어가 있던 변조 정보 레지스터(91)에는 데이터「0」가 입력되어 변조 정보 레지스터(91)는 [0,0]으로 된다.

t3에서, DSV 제어 비트 구비 데이터열로부터 (01)가 검출되면 (01)은 "010"으로 변환된다. 이 때, 변조 정보 레지스터(91)는 새로운 데이터가 입력되지 않기 때문에, 이전의 값을 유지하여 [0,0]으로 된다. t4에서, DSV 제어 비트 구비 데이터열로부터 (11)이 검출되면 (11)은 "101"로 변환된다. 이로써, 변조 정보 레지스터(91)에는 데이터 「1」이 입력되어 t2 동안 입력 데이터가 시프트된다. 즉 변조 정보 레지스터(91)는 [1,0]으로 된다.

t5에서, DSV 제어 비트 구비 데이터열로부터 (00)이 검출되면 전술한 바와 같이, (00)은 변환되지 않고 t6로 이행한다. 마찬가지로, t6에서도, (00)가 검출되면 t7로 이행한다. 그리고, t7에 대해 (01)이 검출되면 (000001)은 "010100100"으로 변환된다. 이 때, 변조 정보 레지스터(91)는 새로운 데이터가 입력되지 않기 때문에, 변조 정보 레지스터(91)는 이전의 값을 유지한다. 그리고, 도 9에 나타낸 바와 같이, 최소 실행 길이 제한 코드 검출부(33)는 (000001)을 검출하고, 직전의 6 데이터에 대해 (l10111)를 검출하고 있다. 그러나, 변조 정보 레지스터(91)가 [1,0]이므로, 최소 실행 길이 제한 코드 검출부(33)는 최소 실행 길이 제한 코드를 검출하였는지를 판정하고, 연속 최소 실행 치환부(34)에 있어서, 채널 비트열의 치환은 행해지지 않는다.

이상과 같이 하여, 최소 실행 길이 제한 코드 검출부(33)는 변조 정보 레지스터(91)를 참조하고, 최소 실행 길이 제한 코드를 검출한다.

이상과 같이 구성함으로써 변조 장치(30)를 간단하게 구성할 수 있다. 그리고, 최소 실행 길이 제한 코드 검출부(33) 및 연속 최소 실행 치환부(34)를 패턴 변환부(32)와는 별도로 구성함으로써, 여러 가지 사양 외에 시스템에의 응용을 용이하게 행할 수 있다.

예를 들면, 최소 실행 길이를 제한하지 않아도 되는 시스템에 응용하는 경우, 최소 실행 길이 제한 코드 검출부(33)에의 접속을 절단하여 변조 장치(30)를 적용할 수 있다.

그리고, 상기한 처리를 행하는 컴퓨터 프로그램을 사용자에게 제공하는 제공 매체로서 자기 디스크, CD-ROM, 고체 메모리 등의 기록 매체 외에, 네트워크, 위성 등의 통신 매체를 이용할 수 있다.

이상과 같이, 본 발명의 변조 장치 및 방법에 의하면, 구속 길이 r=3에 대해 변환되지 않는 데이터열을 구속 길이 r=4에 대해 판정해 변환하고, 또한, 최소 실행 길이 제한 코드 검출부 및 연속 최소 실행 치환부를 패턴 변환부와 별도로 구성하도록 했으므로, 변조 장치를 실현하는 회로의 구성을 간단하게 하고, 다른 시스템에의 응용을 용이하게 할 수 있다.

Claims (18)

1. 기본 데이터 길이가 m비트인 데이터를 기본 코드 길이가 n비트인 가변 길이 코드(d, k; m, n; r)로 변환하는 변조 장치에서,

   데이터열(data sequence)의 각 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지와 변환되는 코드워드 스트링(codeword string)의 각 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 0인 코드화 규칙을 가지는 변환 코드를 포함하는 변환 테이블에 기초하여 입력 데이터를 코드워드로 변환하는 변환 수단(conversion means),

   상기 변환 테이블의 변환 코드에 포함되는 최소 실행 길이 d를 소정 회수 이하로 제한하는 최소 실행 길이 제한 코드를 상기 입력 데이터로부터 검출하는 최소 실행 길이 제한 코드 검출 수단(minimum-run-length limitation code detection means), 그리고

   상기 최소 실행 길이 제한 코드 검출 수단에 의해 검출된 상기 최소 실행 길이 제한 코드에 따라, 상기 최소 실행 길이를 소정 회수 이하로 제한하도록, 상기 변환 수단에 의해 변환된 상기 코드워드 스트링을 치환하는 연속 최소 실행 길이 치환 수단(consecutive minimum-run-length replacement means)

   을 구비하는 것을 특징으로 하는 변조 장치.
2. 제1항에서,

   상기 변환 테이블에 포함되는 상기 변환 코드 중 특정 변환 코드에 기초하여 상기 변환 수단에 의해 수행된 변환 회수를 카운트하고, 상기 변환 회수를 나타내는 정보를 기억하는 변조 정보 기억 수단을 더 포함하고,

   상기 최소 실행 길이 제한 코드 검출 수단은 상기 변조 정보 기억 수단에 의해 기억되는 정보에 따라, 상기 입력 데이터로부터 상기 최소 실행 길이 제한 코드를 검출하도록 제어되는 변조 장치.
3. 제2항에서,

   상기 변환 테이블의 변환 코드로서 존재하지 않는, 임의의 위치에 있는 고유 패턴을 포함하는 동기 신호(synchronization signal)를 상기 연속 최소 실행 길이 치환 수단에 의해 상기 최소 실행 길이가 상기 소정 회수 이하로 제한된 상기 코드워드 스트링내로 삽입하는 동기 신호 삽입 수단, 그리고

   기록 코드 스트링(recording code string)을 생성하도록 상기 동기 신호 삽입 수단에 의해 상기 동기 신호가 삽입되는 상기 코드워드 스트링을 NRZI 변환하는 NRZI 변환 수단

   을 더 포함하는 변조 장치.
4. 제3항에서,

   상기 변환 수단은

   d=1, k=7, m=2, n=3의 기본 코드를 가지는 상기 변환 테이블의 변환 코드에포함되는 소정 패턴을 상기 입력 데이터로부터 검출하는 변환 코드 검출 수단,

   상기 변환 테이블의 변환 코드에 포함되며, 코드를 임의의 위치에서 종단시키기 위한 종단 코드를 상기 입력 데이터로부터 검출하는 종단 코드 검출 수단,

   상기 변환 테이블의 변환 코드에 포함되며, 직전 또는 직후의 코드워드가 「1」 일 때 「O」이 되고, 「O」일 때 「1」이 되는 기호를 *로 할 때, 「O00」또는 「101」이 되는 캐릭터(character) 「*0*」을 가지는 불확정 캐릭터를 포함하는 소정의 불확정 코드를 상기 입력 데이터로부터 검출하는 불확정 코드 검출 수단,

   상기 불확정 코드 검출 수단에 의해 검출된 상기 불확정 코드에 포함되는 상기 불확정 캐릭터의 심볼인 * 값을 결정하는 불확정 비트 결정 수단, 그리고

   상기 변환 코드 검출 수단, 상기 종단 코드 검출 수단 및 상기 불확정 코드 검출 수단의 검출 결과 및 상기 불확정 비트 결정 수단에 의해 결정된 상기 값에 따라, 사용되는 상기 변환 테이블의 상기 변환 코드를 결정하는 변환 패턴 결정 수단

   을 포함하는 변조 장치.
5. 제4항에서,

   상기 종단 코드 검출 수단은 종단 위치를 특정하기 위한 정보를 공급하는 종단 위치 카운터(termination position counter)를 포함하며, 상기 입력 데이터로부터 상기 변환 테이블의 변환 코드에 포함되는 소정 패턴을 검출하고 상기 종단 위치 카운터에 의해 공급되는 상기 정보가 상기 종단 위치를 나타낼 때 상기 종단 코드의 검출 여부를 판정하는 변조 장치.
6. 제4항에서,

   상기 불확정 코드 검출 수단은 상기 변환 패턴 결정 수단에 의해 결정된 상기 변환 패턴의 최종 비트를 나타내는 정보 및 상기 동기 신호 삽입 수단에 의해 삽입된 상기 동기 신호의 패턴의 최종 비트를 나타내는 정보를 취득하고,

   상기 불확정 비트 결정 수단은 상기 불확정 코드 검출 수단이 취득한 상기 변환 패턴의 최종 비트를 나타내는 정보 및 상기 동기 신호의 패턴의 최종 비트를 나타내는 정보에 기초하여 상기 불확정 캐릭터의 심볼인 * 값을 결정하는

   변조 장치.
7. 제4항에서,

   상기 변환 패턴 결정 수단은, 상기 종단 코드에 기초하여 상기 입력 데이터열의 변환에 따른 상기 변환 패턴을 결정할 것인지 아닌지를 판정하고,

   상기 동기 신호 삽입 수단은 상기 변환 패턴 결정 수단에 의한 상기 판정 결과에 따라 소정 처리를 한 상기 동기 신호를 임의의 위치에 있는 상기 코드워드 스트링 내로 삽입하는

   변조 장치.
8. 제7항에서,

   상기 소정 처리에서, 상기 동기 신호의 시작 비트(start bit)는 상기 종단 코드에 따라 상기 변환 패턴을 결정한 것으로 상기 변환 패턴 결정 수단이 판정했을 경우 「1」로 설정되며, 상기 종단 코드에 따라 상기 변환 패턴을 결정하지 않은 것으로 상기 변환 패턴 결정 수단이 판정했을 경우 「O」으로 설정되는 변조 장치.
9. 기본 데이터 길이가 m비트인 데이터를 기본 코드 길이가 n비트의 가변 길이 코드(d, k; m, n; r)로 변환하는 변조 장치의 변조 방법에서,

   데이터열의 각 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지와 변환되는 코드워드 스트링의 각 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 0인 코드화 규칙을 가지는 변환 코드를 포함하는 변환 테이블에 기초하여 입력 데이터를 코드워드로 변환하는 변환 단계,

   상기 변환 테이블의 변환 코드에 포함되는 최소 실행 길이를 소정 회수 이하로 제한하는 최소 실행 길이 제한 코드를 상기 입력 데이터로부터 검출하는 최소 실행 길이 제한 코드 검출(minimum-run-length limitation code detection) 단계, 그리고

   상기 최소 실행 길이 제한 코드 검출 단계의 처리에 의해 상기 최소 실행 길이 제한 코드에 결과에 따라, 상기 최소 실행 길이를 소정 회수 이하로 제한하도록 상기 변환 단계의 처리에 의해 변환된 상기 코드워드 스트링을 치환하는 연속 최소 실행 길이 치환(consecutive-minimum-run replacement) 단계

   를 포함하는 변조 방법.
10. 제9항에서,

    상기 변환 테이블에 포함되는 상기 변환 코드 중 특정 변환 코드에 따라 상기 변환 단계에서 처리된 변환 회수를 카운트하고 상기 변환 카운트를 나타내는 정보 기억을 제어하는 변조 정보 기억 단계를 더 포함하고,

    상기 최소 실행 길이 제한 코드 검출 단계에서, 상기 변조 정보 기억 단계의 처리에 의해 기억된 정보에 따라, 상기 입력 데이터로부터의 상기 최소 실행 길이 제한 코드의 검출이 제어되는

    변조 방법.
11. 제10항에서,

    상기 변환 테이블의 변환 코드로서 존재하지 않는, 임의의 위치에 있는 고유패턴을 포함하는 동기 신호를 상기 연속 최소 실행 길이 치환 단계의 처리에 의해 상기 최소 실행 길이가 소정 회수 이하로 제한된 상기 코드워드 스트링 내로 삽입하는 동기 신호 삽입 단계, 그리고

    기록 코드 스트링을 생성하도록 상기 동기 신호 삽입 단계의 실행에 의해 상기 동기 신호가 삽입되는 상기 코드워드 스트링을 NRZI 변환하는 NRZI 변환 단계

    를 더 포함하는 변조 방법.
12. 제11항에서,

    상기 변환 단계는

    d=1, k=7, m=2, n=3의 기초 코드를 가지는 상기 변환 테이블의 변환 코드에 포함되는 소정 패턴을 상기 입력 데이터로부터 검출하는 변환 코드 검출 단계,

    상기 변환 테이블의 변환 코드에 포함되며, 코드를 임의의 위치에서 종단시키기 위한 종단 코드를 상기 입력 데이터로부터 검출하는 종단 코드 검출 단계,

    상기 변환 테이블의 변환 코드에 포함되며, 직전 또는 직후의 코드워드가 「1」 일 때 「0」으로 되고, 「0」일 때 「1」이 되는 기호를 *로 할 때, 「O00」또는 「101」이 되는 캐릭터 「*0*」을 가지는 불확정 캐릭터를 포함하는 불확정 코드를 상기 입력 데이터로부터 검출하는 불확정 코드 검출 단계,

    상기 불확정 코드 검출 단계에서 검출된 상기 불확정 코드에 포함되는 상기 불확정 캐릭터 심볼인 * 값을 결정하는 불확정 비트 결정 단계, 그리고

    상기 변환 코드 검출 단계, 상기 종단 코드 검출 단계 및 상기 불확정 코드 검출 단계에 의해 얻어진 검출 결과 및 상기 불확정 비트 결정 단계의 실행에 의해 결정된 상기 값에 따라, 사용되는 상기 변환 테이블의 상기 변환 코드를 결정하는 변환 패턴 결정 단계

    를 포함하는 변조 방법.
13. 제12항에서,

    상기 변조 장치는 종단 위치를 특정하기 위한 정보를 공급하는 종단 위치 카운터를 포함하며,

    상기 종단 코드 검출 단계에서, 상기 입력 데이터로부터 상기 변환 테이블의 변환 코드에 포함되는 소정 패턴을 검출하고, 상기 종단 위치 카운터에 의해 공급되는 상기 정보가 종단 위치를 나타낼 때 상기 종단 코드의 검출 여부를 판정하는 변조 방법.
14. 제12항에서,

    상기 불확정 코드 검출 단계는 상기 변환 패턴 결정 단계의 실행에 의해 결정된 상기 변환 패턴의 최종 비트를 나타내는 정보 및 상기 동기 신호 삽입 단계의 실행에 의해 삽입된 상기 동기 신호의 패턴의 최종 비트를 나타내는 정보의 취득을 제어하는 단계를 포함하고,

    상기 불확정 비트 결정 단계는 상기 불확정 코드 검출 단계의 실행에 의해 취득된 상기 변환 패턴의 최종 비트를 나타내는 정보 및 상기 동기 신호의 패턴의 최종 비트를 나타내는 정보에 따라 상기 불확정 캐릭터 심볼인 * 값을 결정하는 변조 방법.
15. 제12항에서,

    상기 변환 패턴 결정 단계에서, 상기 종단 코드에 기초하여 상기 입력 데이터열의 변환에 따른 상기 변환 패턴을 결정할 것인지 아닌지를 판정하고,

    상기 동기 신호 삽입 단계의 처리는 상기 변환 패턴 결정 단계에서의 상기판정 결과에 따라 소정 처리를 한 상기 동기 신호를 임의의 위치에 있는 상기 코드워드 스트링 내로 삽입하는 변조 방법.
16. 제15항에서,

    상기 소정 처리에서, 상기 동기 신호의 시작 비트는 상기 종단 코드에 따라 상기 변환 패턴을 결정한 것으로 상기 변환 패턴 결정 단계에서 판정되었을 경우 「1」로 설정되며, 상기 종단 코드에 따라 상기 변환 패턴을 결정하지 않은 것으로 상기 변환 패턴 결정 단계에서 판정되었을 경우 「O」으로 설정되는 변조 방법.
17. 기본 데이터 길이가 m비트인 데이터를 기본 코드 길이가 n비트인 가변 길이 코드(d, k; m, n; r)로 변환하는 변조 장치에 적합하며, 내부에 기록된 컴퓨터 판독 가능 프로그램을 구비한 기록 매체로서,

    데이터열의 각 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지와 변환되는 코드워드 스트링의 각 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 0인 코드화 규칙을 가지는 변환 코드를 포함하는 변환 테이블에 따라 입력 데이터를 코드워드로 변환하는 변환 단계,

    상기 변환 테이블의 변환 코드에 포함되며, 최소 실행 길이 d를 소정 회수 이하로 제한하는 최소 실행 길이 제한 코드를 상기 입력 데이터로부터 검출하는 최소 실행 길이 제한 코드 검출 단계, 그리고

    상기 최소 실행 길이 제한 코드 검출 단계의 처리에 의해 검출된 상기 최소실행 길이 제한 코드에 따라, 상기 최소 실행 길이를 소정 회수 이하로 제한하도록, 상기 변환 단계에서 변환된 상기 코드워드 스트링을 치환하는 연속 최소 실행 길이 치환 단계

    를 포함하는 기록 매체.
18. 기본 데이터 길이가 m비트인 데이터를 기본 코드 길이가 n비트인 가변 길이 코드(d, k; m, n; r)로 변환하는 변조 장치를 제어하는 컴퓨터 실행 가능 프로그램으로서,

    데이터열의 각 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지와 변환되는 코드워드 스트링의 요소 내의 「1」의 개수를 2로 나누었을 때의 나머지가, 어느 쪽이나 1 또는 0인 코드화 규칙을 가지는 변환 코드를 포함하는 변환 테이블에 따라 입력 데이터를 코드워드로 변환하는 변환 단계,

    상기 변환 테이블의 변환 코드에 포함되며, 최소 실행 길이를 소정 회수 이하로 제한하는 최소 실행 길이 제한 코드를 상기 입력 데이터로부터 검출하는 최소 실행 길이 제한 코드 검출 단계, 그리고

    상기 최소 실행 길이 제한 코드 검출 단계의 실행에 의해 검출된 상기 최소 실행 길이 제한 코드에 따라 상기 최소 실행 길이를 소정 회수 이하로 제한하도록 상기 변환 단계에서 변환된 상기 코드워드 스트링을 치환하는 연속 최소 실행 길이 치환 단계

    를 포함하는 프로그램.