JP2007026601A - 情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラム - Google Patents

情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラム Download PDF

Info

Publication number
JP2007026601A
JP2007026601A JP2005210833A JP2005210833A JP2007026601A JP 2007026601 A JP2007026601 A JP 2007026601A JP 2005210833 A JP2005210833 A JP 2005210833A JP 2005210833 A JP2005210833 A JP 2005210833A JP 2007026601 A JP2007026601 A JP 2007026601A
Authority
JP
Japan
Prior art keywords
level
run length
information recording
code data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005210833A
Other languages
English (en)
Inventor
Kosuke Nakamura
耕介 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005210833A priority Critical patent/JP2007026601A/ja
Priority to US11/490,694 priority patent/US7307555B2/en
Priority to CNA2006101085591A priority patent/CN1901076A/zh
Publication of JP2007026601A publication Critical patent/JP2007026601A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1457Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

【課題】 より正確なDCレベル制御によるデータ記録を可能とした装置および方法を提供する。
【解決手段】 記録媒体に対する記録データに基づいて生成される変調データのDSVに基づいてDCレベル制御を行う構成において、DCレベルの算出処理を、再生信号の波形に対応するDCレベル寄与度を考慮した係数を適用して実行する。本構成により、実際の再生信号に対応する正確なDCレベル制御が可能となり、低域成分の低減効果が増大し、例えば再生信号の低域成分の増加に伴うサーボの不安定性への影響の削減が可能となり、サーボの安定性維持のための制御を強化する必要がなく、消費電力の低減、良好な再生信号の取得を実現できる。
【選択図】 図4

Description

本発明は、情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラムに関する。さらに詳細には、光ディスクなどの情報記録媒体に対するデータ記録処理を実行する情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラムに関する。
音楽データ、画像データなどのデータを、記録媒体にデジタルデータとして記録する際には、所定の記録フォーマットに従った記録処理が行われる。例えば、記録対象のオリジナルデータに対して誤り検出/訂正符号が付加され、特定のデータ記録再生処理に応じたフォーマットに変換(コーディング)されて記録されることになる。
例えば、光ディスクに信号を記録する際には、映画や音楽などのコンテンツデータの他、データ再生の際に利用可能なサーボ信号や基準クロック信号を生成するために必要となる信号を付加したフォーマットデータを生成し、様々なデータ記録再生方式に従った変調処理を行った上で記録処理が行なわれる。
このような変調方式の代表的なものとして、たとえば、CD(コンパクトディスク)や「MiniDisc(ソニー株式会社の登録商標)」に用いられているEFM方式や、DVD(デジタルバーサタイルディスク)に用いられている8−16変調方式、光磁気ディスクに用いられている(1、7)RLL変調方式、BD(Blu−rayディスク)に用いられている17PP変調方式などがある。
例えば、(1、7)RLL変調方式は、2ビットデータを3ビットデータへ変調する処理を基本とする変調を実行する。(1、7)RLL変調方式では、変調後のビットにおいて連続する[0]の数が、最小1つ、最大7個の範囲となるRLL(1,7)のランレングス制限に従った変調データとするデータ変換方式である。なお、この変換処理においては、変換テーブルが使用される。このような変調データに基づいて、同期信号が設定されたレコーディングフレーム(Recording Frame)と呼ばれる記録単位が生成されて記録信号処理回路を介して光ディスクなどの情報記録媒体に記録される。
上述した各種の変調処理においては、DC制御がなされてデータ記録がなされる。たとえば、データのある一定間隔毎に変調時のDSV(Digital Sum Value:デジタルサムバリュー)の絶対値が、小さくなるようにDC制御ビット(DC−Control bit)が挿入されて記録データの生成処理が行われる。
このDC制御処理は、最終的なディスクに対する記録信号であるNRZI(Non Return to Zero Inverted)信号の低域成分を出来るだけ少なくする制御のために行なわれる処理である。低域成分が変調信号に含まれると、再生時にこの低域成分が光ピックアップのサーボ信号に漏れこみ、当該サーボに悪影響を及ぼす。これを防止するため、DC制御ビットの挿入を行なってNRZI信号の低域成分を出来るだけ少なくするものである。なお、NRZI(Non Return to Zero Inverted)信号は、変調データの[0]または[1]の値に応じてパルスの正負を反転させて生成される信号である。
デジタルサムバリュー(DSV)は、情報記録媒体に対する記録信号であるNRZI変換信号のDCバランスの指標である。具体的には、記録ビット系列(NRZI変換信号)のビット[0]を「−1」、ビット[1]を「+1」として累積した値をDSVとし、例えばDSVが0からの乖離をより小さくすることのできるように、DC制御ビット(DC−Control bit)の「0」または、「1」を選択して挿入される。
すなわち、DSVは、記録波系列において、ビット値に対応するシンボル1、0について、各々+1点、−1点とし、波形列の開始時点からのシンボルの和を次々に求めた値である。DSVは、変調信号の直流成分の評価の目安に使われる。DSVの絶対値が小さければ、直流成分、または低周波成分が少ないことになる。従って、DSVの絶対値が小さくなるように挿入するDC制御ビットの値が決定される。なお、一般的なDC制御ビット、DSVの説明については、例えば非特許文献1に記載されている。
一方、光ディスクからのデータ再生において、光ビームの大きさに対してディスクに形成されたピットの大きさが小さくなると、反射光の変化が少なくなり再生信号の振幅が小さくなる。すなわち、ディスクにおけるピット長、ピット間隔が小さくなる(空間周波数が高くなる)と再生振幅が小さくなる傾向がある。空間周波数に対する振幅の変化をMTF(Modulation Transfer Function)と呼ぶ。このように、再生波形は光学的特性(MTF)により、高い周波数では再生信号の振幅が減衰する特性があることが知られている。なお、光ディスクにおける再生処理に関する一般的説明は、例えば非特許文献2に記載されている。
ラジオ技術社「光ディスク」180ベージ オーム社「DVD読本」P98
上述したように、データ記録処理においては、記録信号であるNRZI(Non Return to Zero Inverted)信号の低域成分を出来るだけ少なくする制御のため、記録ビット系列(NRZI変換信号)のビット値に対応するシンボル1、0について、各々+1点、−1点とし、波形列の開始時点からのシンボルの和をDSVとし、DSV値を0からの乖離がより小さくなるように、DC制御ビットの値を選択して挿入する。
しかし、これまでのDSV制御においては、記録される信号の周波数の高低には関係なく、シンボルの「1」、「0」のデータ数のみにより制御する構成である。従って、たとえばシンボルが「1」に対応する記録データに高い周波数の記録データが続き、シンボルが「0」に低い周波数の記録データが続くと、DSVの絶対値は、上記制御によって0に近く制御されるが、データ再生においては、シンボル「1」に対応するデータ部分の再生信号の平均振幅は、シンボルが「0」に対応するデータ部分の再生信号の平均振幅に比較して小さくなる。この結果、再生信号にはシンボル「0」側に偏りを持った低域成分がのってしまい、適切な低域成分の制御ができなくなってしまうという問題が発生することになる。
本発明は、上述の問題点に鑑みてなされたものであり、シンボル「1」およびシンボル「0」に対応する記録データの周波数の高低に偏りがある場合にも、適切な低域成分の制御を実現する情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラムを提供することを目的とする。
本発明の第1の側面は、
情報記録処理装置において、
情報記録媒体に対する記録データの変調処理を実行し、符号データを生成する変調部と、
前記符号データの構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行するDCレベル演算部とを有し、
前記DCレベル演算部の算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DC制御のなされた符号データを生成または選択し、該生成または選択データを情報記録媒体に対する記録データとして設定する構成を有することを特徴とする情報記録処理装置にある。
さらに、本発明の情報記録処理装置の一実施態様において、前記情報記録処理装置は、さらに、前記DCレベル演算部の算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DSV(Digiatal Sum Value)を適用したDC制御ビット設定処理を実行するDC制御ビット挿入部と、前記DC制御ビット挿入部によるDC制御ビット挿入後のデータに対するNRZI変換処理を実行するNRZI変換部とを有する構成であることを特徴とする。
さらに、本発明の情報記録処理装置の一実施態様において、前記変調部は、記録データの変調処理により複数の符号データ候補を選択する構成であり、前記DCレベル演算部は、前記複数の符号データ候補の各々について、各符号データ候補の構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行する構成であり、前記変調部は、前記各符号データ候補に対応する複数のラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DSV(Digiatal Sum Value)を適用した、最終的な符号データ決定処理を実行する構成であることを特徴とする。
さらに、本発明の情報記録処理装置の一実施態様において、前記DCレベル演算部の適用する符号データの構成ビットのラン長に対応して設定された係数は、ビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積比を反映した係数であることを特徴とする。
さらに、本発明の情報記録処理装置の一実施態様において、前記DCレベル演算部は、情報記録媒体からの再生信号の波形に対応するDCレベル寄与度を考慮したラン長対応係数に、各ラン長対応ビットのNRZI変換値によって決定される係数乗算値を乗算した結果を各ラン長ビットに対応するDCレベルとして算出する処理を実行する構成であることを特徴とする。
さらに、本発明の情報記録処理装置の一実施態様において、前記DCレベル演算部は、前記係数乗算値を、各ラン長対応ビットのNRZI変換値が1の場合は1、各ラン長対応ビットのNRZI変換値が0の場合は−1、として決定する処理を実行する構成であることを特徴とする。
さらに、本発明の第2の側面は、
情報記録媒体に対する記録データの変調処理を実行し、符号データを生成する変調ステップと、
前記符号データの構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行するDCレベル演算ステップと、
前記DCレベル演算ステップにおいて算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DC制御のなされた符号データを生成または選択し、該生成または選択データを情報記録媒体に対する記録データとして設定するステップと、
を有することを特徴とする情報記録処理方法にある。
さらに、本発明の情報記録処理方法の一実施態様において、前記情報記録処理方法は、さらに、前記DCレベル演算ステップにおいて算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DSV(Digiatal Sum Value)を適用したDC制御ビット設定処理を実行するDC制御ビット挿入ステップと、前記DC制御ビット挿入ステップにおけるDC制御ビット挿入後のデータに対するNRZI変換処理を実行するNRZI変換ステップとを有することを特徴とする。
さらに、本発明の情報記録処理方法の一実施態様において、前記変調ステップは、記録データの変調処理により複数の符号データ候補を選択する処理を実行し、前記DCレベル演算ステップは、前記複数の符号データ候補の各々について、各符号データ候補の構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行し、前記情報記録処理方法は、さらに、前記各符号データ候補に対応する複数のラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DSV(Digiatal Sum Value)を適用した最終的な符号データ決定処理を実行するステップを有することを特徴とする。
さらに、本発明の情報記録処理方法の一実施態様において、前記DCレベル演算ステップにおいて適用する符号データの構成ビットのラン長に対応して設定された係数は、ビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積比を反映した係数であることを特徴とする。
さらに、本発明の情報記録処理方法の一実施態様において、前記DCレベル演算ステップは、情報記録媒体からの再生信号の波形に対応するDCレベル寄与度を考慮したラン長対応係数に、各ラン長対応ビットのNRZI変換値によって決定される係数乗算値を乗算した結果を各ラン長ビットに対応するDCレベルとして算出する処理を実行することを特徴とする。
さらに、本発明の情報記録処理方法の一実施態様において、前記DCレベル演算ステップは、前記係数乗算値を、各ラン長対応ビットのNRZI変換値が1の場合は1、各ラン長対応ビットのNRZI変換値が0の場合は−1、として決定する処理を実行することを特徴とする。
さらに、本発明の第3の側面は、
情報記録処理装置において記録データの生成処理を実行させるコンピュータ・プログラムであり、
情報記録媒体に対する記録データの変調処理を実行し、符号データを生成する変調ステップと、
前記符号データの構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行するDCレベル演算ステップと、
前記DCレベル演算ステップにおいて算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DC制御のなされた符号データを生成または選択し、該生成または選択データを情報記録媒体に対する記録データとして設定するステップと、
を有することを特徴とするコンピュータ・プログラムにある。
なお、本発明のコンピュータ・プログラムは、例えば、様々なプログラム・コードを実行可能なコンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体、例えば、CDやFD、MOなどの記録媒体、あるいは、ネットワークなどの通信媒体によって提供可能なコンピュータ・プログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、コンピュータ・システム上でプログラムに応じた処理が実現される。
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
本発明の構成によれば、記録媒体に対する記録データに基づいて生成される変調データのDSVに基づいてDCレベル制御を行う構成において、DCレベルの算出処理を、再生信号の波形に対応するDCレベル寄与度を考慮した係数を適用して実行する構成とした。本構成によって、実際の再生信号に対応する正確なDCレベル制御が可能となり、低域成分の低減効果が増大する。これにより、例えば再生信号の低域成分の増加に伴うサーボの不安定性への影響を削減することが可能となり、サーボの安定性維持のための制御を強化する必要がなく、消費電力の低減、良好な再生信号の取得が実現される。
以下、図面を参照しながら本発明の情報記録処理装置、および情報記録処理方法の詳細について説明する。
図1は、本発明の情報記録処理装置のデジタル変調処理手段の一実施例構成を示す図である。図1は、例えば、(1、7)RLLなどのように、変調された符号データ列に対し、所定のDC制御間隔ごとにDC制御ビットを挿入していく変調処理を実行するデジタル変調処理手段の構成例を示している。
図1に示すデジタル変調処理手段の各構成部の処理について説明する。図1に示す変調部101は、(1、7)RLL変調方式に従い、2ビットデータを3ビットデータへ変調する処理を実行する。(1、7)RLL変調方式では、変調後のビットにおいて連続する[0]の数が、最小1つ、最大7個の範囲となるRLL(1,7)のランレングス制限に従った変調データとするデータ変換方式である。なお、この変換処理においては、変換テーブルが使用される。具体的な変換テーブルの例を図2に示す。
図2に示すように、変換テーブルは、各入力ビットに対応した変調データビットが対応付けられたテーブルとして構成される。例えば入力データが[00000000]である場合、変調データビットは、[010100100100]とされる。入力データが[11]である場合、先行変調データビットが[xx1]であれば[000]、先行変調データビットが[xx0]であれば[101]とされる。
2ビットから3ビットへのデータ変換をこのテーブルに従って実行することにより、RLL(1,7)ランレングス規則に従った変調データとしての符号データが生成される。
変調部101において変調された符号データは、DCレベル演算部102、DC制御ビット挿入部103に出力される。DCレベル演算部102は、変調部101において生成済みの符号データのラン長を判別し、各ラン長に対応して予め設定された係数に基づく生成値を乗算したDCレベル値を積算し、その積算結果をDC制御ビット挿入部103に出力する。このDCレベル演算部102における処理の詳細については後述する。
DC制御ビット挿入部103は、予め定められたDC制御ビット挿入間隔データ毎に、DCレベル演算部102より入力されたDCレベル積算値を参照し、変調開始時からのDCレベル積算値の合計の絶対値がより0に近づくように挿入すべきDC制御ビットの値を決定し、変調部101より入力された符号データ列に対して、各DC制御ビット挿入データ間隔毎に、決定した値を持つ適切なDC制御ビットを挿入する。DC制御ビットの挿入されたDC制御符号データ列は、NRZI変換部104に出力される。
NRZI変換部104はDC制御ビット挿入部103から、入力されたDC制御符号データ列をNRZI信号に変換し、記録データ列として出力する。出力信号が、ディスク106にピックアップ105を介して記録される。
NRZI変換部104においては、変調データの[0]または[1]の値に応じてパルスの正負を反転させるNRZI(Non Return to Zero Inverted)信号を生成しこれを記録信号として情報記録媒体106に記録する。
図3にNRZI変換部104において実行する記録信号としてのNRZI生成処理構成を示す。NRZI変換部104は、NRZ変換手段121、排他論理和手段(XOR)122、遅延手段123からなり、変調済みのデータとしてのチャンネルビットを入力し、NRZ変換手段121、排他論理和手段(XOR)122、遅延手段123における信号処理によって、記録信号としてのNRZI変換パルスを生成して出力する。
図3(a)が入力信号としての入力データ、(b)がNRZ変換手段121からの出力信号、(c)が最終的な出力としての記録信号であるNRZI変換パルスを示している。このNRZI変換パルスが記録信号としてピックアップ105に出力されてサーボ回路の制御の下に情報記録媒体106に記録される。図3(a)に示す入力信号としての入力データは、変調処理が実行されDC制御ビットが挿入されたDC制御符号データ列である。
次に、図4を参照して、DCレベル演算部102の構成および処理の詳細について説明する。DCレベル演算部102は、先に、図1を参照して説明したように、変調部101において生成済みの符号データのラン長を判別し、そのラン長に対応した係数をかけたDCレベル値を積算し、その積算結果をDC制御ビット挿入部103に出力する処理を実行する。
DCレベル演算部102は、図4に示すように、符号データシフトレジスタ201、ラン長判別部202、係数レジスタ203、係数演算器204、加算器205、DCレベル積算結果レジスタ206を有する。
変調部101において生成された変調データとしての符号化データは、符号データシフトレジスタ201に入力される。符号データシフトレジスタ201に入力された符号データは、ラン長判別部202に出力される。符号データシフトレジスタ201は、ラン長判別部202に符号データを出力後、ラン長判別部202において符号データのラン長が判別され、後述するラン長対応係数の決定処理が完了するまで、シフトレジスタに入力された符号データを保持する。
ラン長判別部202における符号データの構成データに対応するラン長判別処理が終了し、係数レジスタ203から判別された各ラン長に対応する係数値が係数演算器204に出力されるタイミングにおいて、符号データシフトレジスタ201は、その出力係数に対応する符号データを、係数演算器204に出力する。
ラン長判別部202は符号データシフトレジスタ201から入力された符号データの解析を実行し、符号データに含まれるビット値0の長さ(ラン長)を判別する。ラン長判別部202は、判別した各符号ビットのラン長情報をビット毎に係数レジスタ203に出力する。
係数レジスタ203は、再生時の信号波形の形状や信号振幅から求められるシステム対応の係数を格納するレジスタを有し、ラン長判別部202から入力されるラン長情報をもとに、ラン長に対応してレジスタに記憶されている係数を、係数演算器204に出力する。
係数レジスタ203に格納される係数は、符号データを構成するビット列のラン長に対応した係数である。たとえばDVDシステムでは、一例として、図5(a)に示すようなラン長に対応した係数が格納されたラン長対応係数テーブルに基づいて、係数が決定される。すなわち、
ラン長=2→係数=3.0
ラン長=3→係数=4.0
ラン長=4→係数=5.0
ラン長=5→係数=6.0
: :
このようなラン長に対応する係数を格納したテーブルに基づいて、係数レジスタ203は、各ラン長に対応する係数を決定して、係数演算器204に出力する。なお、ラン長対応係数テーブルに設定される係数は、予めレジスタ設定値として格納しておいてもよく、あるいは、システムに応じて最適値を外部から入力して適宜、更新値を設定する構成としてもよい。
図5(b)には、符号データシフトレジスタ201からラン長判別部202に入力されるデータ例を示している。図に示す符号データの例には、ビット値0が2,3,4の各ラン長からなるビット列が含まれ、例えばラン長2のビット列に対しては係数3.0が選択され、ラン長3のビット列に対しては係数4.0、ラン長4のビット列に対しては係数5.0が選択されて係数演算器204に出力される。
係数演算器204は、符号データシフトレジスタ201から、符号データを入力するとともに、係数レジスタ203から、その符号データを構成する各符号ビットのラン長に対応してテーブルから選択された係数を入力する。
係数演算器204は、符号データの構成ビット列の各ラン長に対応する係数値に基づく演算を実行し、演算結果を加算器205に出力する。具体的には、入力符号データビットをNRZI変換した結果が1となるビット列については、そのビット列に対してラン長対応係数テーブルから選択された係数値をそのまま、加算器205に出力する。一方、符号データビットをNRZI変換した結果が0となるビット列については、そのビット列に対してラン長対応係数テーブルから選択された係数値に「−1」を乗算して、その乗算値を各ビット列に対応するDCレベルとして加算器205に出力する。これは、その符号データの再生時の信号振幅を反映したDCレベル値として加算器205に出力する処理を実行していることに相当する。
図6を参照して、係数演算器204における処理、すなわち、符号データの再生時の信号振幅を反映したDCレベル値の算出について説明する。以降、NRZI変換後のパルスの長さをデータ長として説明する。すなわち、データ長=ラン長+1である。図6(A)は、最終的な記録信号として生成されるNRZI変換パルスの例を示している。(B)は、この記録信号をピックアップで読み取った場合の再生時の信号を示している。再生信号は、図に示すように、記録信号のデータ長が短い場合、振幅が小さく、記録信号のデータ長が長い場合、振幅が大きくなる傾向にある。
図6(C)は、再生信号におけるDCレベル寄与度を説明する図である。再生信号におけるDCレベル、すなわち直流成分は、例えば、DCレベル=0のラインから上側では+、下側では−に寄与することになる。従って、再生信号波形とレベル=0とによって囲まれる領域Ra〜Rdの面積の積算値が、最終的なDCレベルの積算値となり、図に示すレベル=0のラインから上側の面積Ra+,Rb+,Rc+,Rd+は、DCレベルとして+値を加算する寄与を行い、一方、図に示すレベル=0のラインから下側の面積Ra−,Rb−,Rc−は、DCレベルとして−値を加算する寄与を果たすことになる。
たとえば面積Raが記録信号としての符号データのラン長=2に相当するビット列に対する再生信号の波形とレベル=0のラインによって囲まれる領域の面積であり、面積Rdがラン長=5に相当するビット列に対する再生信号波形とレベル=0のラインによって囲まれる領域の面積である場合、
RaとRdの面積比は、実際の再生信号においては、NRZI変換パルスのデータ長の比、すなわちラン長+1の比
Ra:Rd=3:6にはならない。
Raは、(3/6)Rdより小さい面積となる。
例えば、
Ra:符号データラン長=2のビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積、
Rb:符号データのラン長=3のビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積、
Rc:符号データのラン長=4のビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積、
Rd:符号データのラン長=5のビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積、
である場合、Ra〜Rdの各面積比が、NRZI変換パルスのデータ長の比、すなわちラン長+1の比
Ra:Rb:Rc:Rd=3:4:5:6
が成立すれば、従来のDC制御ビットによる調整処理によって、確実にDSVの絶対値が0に近く制御され、適切な低域成分の制御ができることになり、問題がない。すなわち、符号データの記録ビット系列(NRZI変換信号)のビット値に対応するシンボル1、0について、各々+1点、−1点とし、波形列の開始時点からのシンボルの和をDSVとし、DSV値を0からの乖離がより小さくなるように、DC制御ビットの値を選択して挿入することによって問題は発生しない。
しかし、図6に示すように、
Ra:Rb:Rc:Rd=3:4:5:6
は成立しない。通常の再生信号においては、
Raは、(3/6)Rdより小さく、
Rbは、(4/6)Rdより小さく、
Rcは、(5/6)Rdより小さい面積となる。
従って、従来の手法によるDSV制御、すなわち、符号データの記録ビット系列(NRZI変換信号)のビット値に対応するシンボル1、0について、各々+1点、−1点とし、波形列の開始時点からのシンボルの和(積算値)としてのDSV値を0からの乖離がより小さくなるように、DC制御ビットの値を選択して挿入した場合であっても、たとえば図6(C)に示すレベル=0のラインから上側に波形を持つ記録データに高い周波数(ラン長=短い)の記録データが続き、レベル=0のラインから下側に波形を持つ記録データに低い周波数(ラン長=長い)の記録データが続いた場合には、DCレベルとして−値を加算する寄与を果たすデータのDCレベル寄与度が、DCレベルとして+値を加算する寄与を果たすデータのDCレベル寄与度より大きくなってしまう。その結果、DCレベルの0からの乖離が発生してしまい、適切な低域成分の制御ができなくなってしまうという問題が発生することになる。
係数演算器204は、この問題を解決するための処理を行なっている。すなわち、符号データの再生時の信号振幅を反映したDCレベル値を考慮して、波形列の開始時点からのDCレベルの積算値として示されるDSVを、実際の再生信号の波形に対応した値として計算可能とする処理を実行するものである。
係数演算器204は、符号データシフトレジスタ201から入力する符号データを構成する各符号ビットのラン長に対応する係数を係数レジスタ203から入力して、符号データの構成ビット列の各ラン長に対応する係数値に基づく演算を実行し、演算結果を加算器205に出力する。係数演算器204は、入力符号データビットをNRZI変換した結果が1となるビットについては、そのビットに対してラン長対応係数テーブルから選択された係数値をそのまま、加算器205に出力する。一方、符号データビットをNRZI変換した結果が0となるビットについては、そのビットに対してラン長対応係数テーブルから選択された係数値に「−1」を乗算して、その乗算値を、加算器205に出力する。
図7を参照して、係数演算器204の具体的な演算処理例について説明する。図7(1)は、符号データシフトレジスタ201から入力する符号データである。(2)は、(1)に示す符号データのNRZI変換結果を示している。(3)は、先に、図5を参照して説明したラン長対応係数テーブルに基づいて、係数レジスタ203から入力した各ラン長データに対応する登録係数を示している。
ラン長=2のビット列301に対する登録係数は3.0、
ラン長=3のビット列302に対する登録係数は4.0、
ラン長=4のビット列303に対する登録係数は5.0、
である。
図7(4)は、各ラン長データ301〜303部分のNRZI変換結果に基づいて設定される係数乗算値を示している。
ラン長=2のビット列301に対するNRZI変換結果は1であるので、係数乗算値=+1、
ラン長=3のビット列302に対するNRZI変換結果は0であるので、係数乗算値=−1、
ラン長=4のビット列303に対するNRZI変換結果は1であるので、係数乗算値=+1、
となる。
図7(5)は、係数演算器204から加算器205に対して出力される出力DCレベルを示している。
ラン長=2のビット301に対する出力DCレベルは3.0、
ラン長=3のビット302に対する出力DCレベルは−4.0、
ラン長=4のビット303に対する出力DCレベルは5.0、
となる。
この出力DCレベルに基づくDSV算出を行なうことで、実際の再生信号の波形に対応したDSVが計算可能となる。先に、図5を参照して説明したラン長対応係数テーブルには、実際の再生信号の波形に基づく係数が登録されている。図8を参照して、登録係数について説明する。
図8(a)は先に図5を参照して説明したと同様のラン長対応係数テーブルである。各ラン長に対応する係数として、
ラン長=2のビット列301に対する登録係数=a、
ラン長=3のビット列302に対する登録係数=b、
ラン長=4のビット列303に対する登録係数=c、
ラン長=4のビット列303に対する登録係数=d、
の各係数が登録されている。
図8(b)に示すデータは、図6(C)を参照して説明した再生信号におけるDCレベル寄与度を説明する図である。再生信号におけるDCレベル、すなわち直流成分は、例えば、レベル=0のラインから上側では+、下側では−に寄与することになる。図8(b)において、
Ra:符号データラン長=2のビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積、
Rb:符号データのラン長=3のビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積、
Rc:符号データのラン長=4のビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積、
Rd:符号データのラン長=5のビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積、
である。
図8(c)に示すように、図8(a)に示すラン長対応係数テーブルに登録される係数の比[a:b:c:d]は、
a:b:c:d≒Ra/3:Rb/4:Rc/5:Rd/6
として設定される。
すなわち、係数演算器204は、実際の再生信号波形に基づいて算出されるDCレベルの寄与度を考慮した係数を適用して、各ラン長ビット列に対応するDCレベルを算出して、加算器205に出力するDCレベルを計算する処理を行なう構成を持つ。
従来の手法は、この係数a〜dを全て1としていることと同等である。すなわち、
Ra:Rb:Rc:Rd≒3:4:5:6
が成立している上で本手法を用いたのと同等である。
加算器205は、係数演算器204から入力されるDCレベル値を、これまでに算出済みのDCレベル積算値と加算する処理を実行する。すなわち、DCレベル積算結果レジスタ206から、これまでの入力波形に基づいて算出済みのDCレベル積算値と、係数演算器204から入力されるDCレベル値を加算して、DCレベル積算結果レジスタ206に出力する。
DCレベル積算結果レジスタ206は加算器205からDCレベル積算値が入力される毎、入力されるDCレベル積算値をレジスタに保持し、その積算結果を加算器205にフィードバック出力するとともに、この積算結果をDCレベル演算部102の出力として、DC制御ビット挿入部103に対して出力する。
DC制御ビット挿入部103は、予め定められたDC制御ビット挿入間隔データ毎に、DCレベル演算部102より入力されたDCレベル積算値を参照し、変調開始時からのDCレベル積算値の合計の絶対値がより0に近づくように挿入すべきDC制御ビットの値を決定し、変調部101より入力された符号データ列に対して、各DC制御ビット挿入データ間隔毎に、決定した値を持つ適切なDC制御ビットを挿入する。DC制御ビットの挿入されたDC制御符号データ列は、NRZI変換部104に出力され、NRZI変換部104において、DC制御済みの符号データ列をNRZI信号に変換し、変換後のデータが記録データとしてピックアップ105を介してディスク106に記録される。
このように、本発明においては、DCレベルの算出処理を、再生信号の波形に対応するDCレベル寄与度を考慮した係数を適用して実行する構成としたので、実際の再生信号に対応する正確なDCレベル制御が可能となり、低域成分の低減効果が増大することになり、例えば再生信号の低域成分の増加に伴うサーボの不安定性への影響を削減することが可能となり、サーボの安定性維持のための制御を強化する必要がなく、消費電力の低減、良好な再生信号の取得が可能となる。
上述した処理例は、図1に示すデジタル変調処理手段、すなわち、例えば、(1、7)RLLなどのように、変調された符号データ列に対し、所定のDC制御間隔ごとにDC制御ビットを挿入していく変調処理を実行するデジタル変調処理手段に対応した処理例として説明したが、本発明の処理、すなわち、再生信号の波形に対応するDCレベル寄与度を考慮した係数を適用して実行する処理は、その他の構成を持つデジタル変調処理手段においても適用可能である。
たとえば、図9に示すデジタル変調処理手段は、8−16変調などのように、入力データ1ワード毎に、DCレベル積算値を参照して符号データを決定するデジタル変調処理手段の構成例を示している。
図9に示すデジタル変調処理手段において、変調部501は、たとえば8−16変調を行なう場合、8ビットワードの入力データを、変換テーブルに従い16ビット符号データに変換する。この際、既に処理済のデータに基づくDCレベル積算値を参照し、予め用意されている複数の符号データ候補の中から、変調開始時からのDCレベル積算値の合計の絶対値が0に近くなるものを複数選択する。変調部501は、選択された1つ以上の符号データ候補を、DCレベル演算部502に出力する。
DCレベル演算部502は、変調部501から入力される符号データ候補の数に対応する並列演算可能な複数のDCレベル演算部を持つ。これらのDCレベル演算部は、先に図4を参照して説明したと同様の構成を有し、各符号データ候補個別にそれぞれ符号データを構成するビット列のラン長を判別し、図5を参照して説明したと同様のラン長対応係数テーブルを参照して、各ラン長に対応した係数を取得する。
DCレベル演算部502の各々は、さらに、図7を参照して説明したNRZI変換結果に対応して算出する係数乗算値との乗算によって出力DCレベルを決定し、さらに、決定したDCレベルと、過去の符号データに基づくDSV値との積算結果を算出して、算出したDCレベル積算値を各符号データ候補毎に変調部501にそれぞれ出力する。
変調部501は、これらの複数の符号データ候補に対応する複数のDCレベル積算値の中から、絶対値がより0に近いものを選択して、最終的な出力符号データとし、NRZI変換部503に出力する。NRZI変換部503は変調部501から入力された符号データ列をNRZI信号に変換し、記録データ列として出力し、ディスクに記録する。
この構成においても、DCレベルの算出処理は、再生信号の波形に対応するDCレベル寄与度を考慮した係数を適用して実行する構成とすることで、実際の再生信号に対応する正確なDCレベル制御が可能となり、低域成分の低減効果が増大することになり、例えば再生信号の低域成分の増加に伴うサーボの不安定性への影響を削減することが可能となり、サーボの安定性維持のための制御を強化する必要がなく、消費電力の低減、良好な再生信号の取得が可能となる。
次に、図10を参照して、本発明の情報記録処理における変調処理およびDCレベル制御シーケンスについて説明する。ステップS101において、記録データに対応する変調処理を実行し、符号データを生成する。なお、変調処理としては、例えば、図1の構成を持つデジタル変調処理手段では、(1、7)RLL変調方式に従った変調処理、また、図9を参照して説明した構成では、例えば、8−16変調による複数の符号データ候補の生成がなされる。
次に、ステップS102において、符号データ(または符号データ候補)の構成ビット列のラン長が検出される。さらに、ステップS103において、各検出ラン長
に対応する係数が、ラン長対応係数テーブルから取得される。例えば、図5を参照して説明したラン長対応係数テーブルが利用される。テーブルに登録された係数は、先に図6を参照して説明したように、再生信号波形とレベル0のラインによって構成される領域の面積比を反映した係数である。
次に、ステップS104において、各ラン長ビット列のNRZI変換結果に基づいて係数乗算値(+1または−1)を決定する。なお、ここでは、実際にNRZI変換処理を行なう必要はなく、符号データ列に基づいて推定されるNRZIパルス列に基づいて決定すればよい。
次に、ステップS105において、各ラン長ビット列に対応する登録係数と係数乗算値を乗算して、各ラン長ビット列に対応するDCレベルを算出する。この処理は、先に図7を参照して説明した処理である。
次に、ステップS106において、ステップS105で算出したDCレベルと、すでに算出済みの符号データ列に基づくDCレベル積算値(DSV)とを加算して、DSVの更新値を算出する。
次に、ステップS107において、DCレベル積算値(DSV)に基づいて、DC制御ビットを決定する。あるいは、複数の符号データ候補から、最終的な符号データを決定する。
図1を参照した構成では、DC制御ビット挿入部において、DSVを0に近づけるようなDC制御ビットを決定して、DC制御ビット挿入を実行し、図9を参照して説明した構成では、変調部501が、複数の符号データ候補に対応する複数のDCレベル積算値の中から、絶対値がより0に近いものを選択して、最終的な出力符号データとする。
このようにした生成されたDC制御のなされた符号データが、NRZI変換部に出力され、NRZI変換部においてNRZI信号に変換され、記録データとしてディスクに記録される。
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
なお、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。
例えば、プログラムは記録媒体としてのハードディスクやROM(Read Only Memory)に予め記録しておくことができる。あるいは、プログラムはフレキシブルディスク、CD−ROM(Compact Disc Read Only Memory),MO(Magneto optical)ディスク,DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的あるいは永続的に格納(記録)しておくことができる。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウエアとして提供することができる。
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。
なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
以上、説明したように、本発明の構成によれば、記録媒体に対する記録データに基づいて生成される変調データのDSVに基づいてDCレベル制御を行う構成において、DCレベルの算出処理を、再生信号の波形に対応するDCレベル寄与度を考慮した係数を適用して実行する構成とした。本構成によって、実際の再生信号に対応する正確なDCレベル制御が可能となり、低域成分の低減効果が増大する。これにより、例えば再生信号の低域成分の増加に伴うサーボの不安定性への影響を削減することが可能となり、サーボの安定性維持のための制御を強化する必要がなく、消費電力の低減、良好な再生信号の取得が実現される。
本発明の情報記録処理装置のデジタル変調処理手段の一実施例構成を示す図である。 デジタル変調処理手段の実行する変調処理の一例を説明する図である。 NRZI変換処理の詳細を説明する図である。 本発明の情報記録処理装置のDCレベル演算部の構成および処理について説明する図である。 ラン長対応係数テーブルの構成例を説明する図である。 ラン長対応係数テーブルに設定される係数について説明する図である。 本発明の情報記録処理装置のDCレベル演算部の処理について説明する図である。 ラン長対応係数テーブルに設定される係数について説明する図である。 本発明の情報記録処理装置のデジタル変調処理手段の一実施例構成を示す図である。 本発明の情報記録処理装置の処理シーケンスについて説明するフローチャートを示す図である。
符号の説明
101 変調部
102 DCレベル演算部
103 DC制御ビット挿入部
104 NRZI変換部
105 ピックアップ
106 ディスク
121 NRZ変換手段
122 XOR
123 遅延手段
201 符号データシフトレジスタ
202 ラン長判別部
203 係数レジスタ
204 係数演算器
205 加算器
206 DCレベル積算結果レジスタ
501 変調部
502 DCレベル演算部
503 NRZI変換部

Claims (13)

  1. 情報記録処理装置において、
    情報記録媒体に対する記録データの変調処理を実行し、符号データを生成する変調部と、
    前記符号データの構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行するDCレベル演算部とを有し、
    前記DCレベル演算部の算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DC制御のなされた符号データを生成または選択し、該生成または選択データを情報記録媒体に対する記録データとして設定する構成を有することを特徴とする情報記録処理装置。
  2. 前記情報記録処理装置は、さらに、
    前記DCレベル演算部の算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DSV(Digiatal Sum Value)を適用したDC制御ビット設定処理を実行するDC制御ビット挿入部と、
    前記DC制御ビット挿入部によるDC制御ビット挿入後のデータに対するNRZI変換処理を実行するNRZI変換部と、
    を有する構成であることを特徴とする請求項1に記載の情報記録処理装置。
  3. 前記変調部は、記録データの変調処理により複数の符号データ候補を選択する構成であり、
    前記DCレベル演算部は、前記複数の符号データ候補の各々について、各符号データ候補の構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行する構成であり、
    前記変調部は、前記各符号データ候補に対応する複数のラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DSV(Digiatal Sum Value)を適用した、最終的な符号データ決定処理を実行する構成であることを特徴とする請求項1に記載の情報記録処理装置。
  4. 前記DCレベル演算部の適用する符号データの構成ビットのラン長に対応して設定された係数は、ビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積比を反映した係数であることを特徴とする請求項1に記載の情報記録処理装置。
  5. 前記DCレベル演算部は、
    情報記録媒体からの再生信号の波形に対応するDCレベル寄与度を考慮したラン長対応係数に、各ラン長対応ビットのNRZI変換値によって決定される係数乗算値を乗算した結果を各ラン長ビットに対応するDCレベルとして算出する処理を実行する構成であることを特徴とする請求項1に記載の情報記録処理装置。
  6. 前記DCレベル演算部は、
    前記係数乗算値を、
    各ラン長対応ビットのNRZI変換値が1の場合は1、
    各ラン長対応ビットのNRZI変換値が0の場合は−1、
    として決定する処理を実行する構成であることを特徴とする請求項5に記載の情報記録処理装置。
  7. 情報記録媒体に対する記録データの変調処理を実行し、符号データを生成する変調ステップと、
    前記符号データの構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行するDCレベル演算ステップと、
    前記DCレベル演算ステップにおいて算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DC制御のなされた符号データを生成または選択し、該生成または選択データを情報記録媒体に対する記録データとして設定するステップと、
    を有することを特徴とする情報記録処理方法。
  8. 前記情報記録処理方法は、さらに、
    前記DCレベル演算ステップにおいて算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DSV(Digiatal Sum Value)を適用したDC制御ビット設定処理を実行するDC制御ビット挿入ステップと、
    前記DC制御ビット挿入ステップにおけるDC制御ビット挿入後のデータに対するNRZI変換処理を実行するNRZI変換ステップと、
    を有することを特徴とする請求項7に記載の情報記録処理方法。
  9. 前記変調ステップは、記録データの変調処理により複数の符号データ候補を選択する処理を実行し、
    前記DCレベル演算ステップは、前記複数の符号データ候補の各々について、各符号データ候補の構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行し、
    前記情報記録処理方法は、さらに、
    前記各符号データ候補に対応する複数のラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DSV(Digiatal Sum Value)を適用した最終的な符号データ決定処理を実行するステップを有することを特徴とする請求項7に記載の情報記録処理方法。
  10. 前記DCレベル演算ステップにおいて適用する符号データの構成ビットのラン長に対応して設定された係数は、ビット列対応の再生信号とDCレベル=0ラインによって規定される領域の面積比を反映した係数であることを特徴とする請求項7に記載の情報記録処理方法。
  11. 前記DCレベル演算ステップは、
    情報記録媒体からの再生信号の波形に対応するDCレベル寄与度を考慮したラン長対応係数に、各ラン長対応ビットのNRZI変換値によって決定される係数乗算値を乗算した結果を各ラン長ビットに対応するDCレベルとして算出する処理を実行することを特徴とする請求項7に記載の情報記録処理方法。
  12. 前記DCレベル演算ステップは、
    前記係数乗算値を、
    各ラン長対応ビットのNRZI変換値が1の場合は1、
    各ラン長対応ビットのNRZI変換値が0の場合は−1、
    として決定する処理を実行することを特徴とする請求項11に記載の情報記録処理方法。
  13. 情報記録処理装置において記録データの生成処理を実行させるコンピュータ・プログラムであり、
    情報記録媒体に対する記録データの変調処理を実行し、符号データを生成する変調ステップと、
    前記符号データの構成ビットのラン長に対応して設定された係数に基づいて、ラン長対応のDCレベル算出処理を実行するDCレベル演算ステップと、
    前記DCレベル演算ステップにおいて算出したラン長対応のDCレベルに基づくDCレベル積算結果に基づいて、DC制御のなされた符号データを生成または選択し、該生成または選択データを情報記録媒体に対する記録データとして設定するステップと、
    を有することを特徴とするコンピュータ・プログラム。
JP2005210833A 2005-07-21 2005-07-21 情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラム Abandoned JP2007026601A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005210833A JP2007026601A (ja) 2005-07-21 2005-07-21 情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラム
US11/490,694 US7307555B2 (en) 2005-07-21 2006-07-21 Information recording processing apparatus, information recording processing method and computer program
CNA2006101085591A CN1901076A (zh) 2005-07-21 2006-07-21 信息记录处理设备、信息记录处理方法和计算机程序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005210833A JP2007026601A (ja) 2005-07-21 2005-07-21 情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラム

Publications (1)

Publication Number Publication Date
JP2007026601A true JP2007026601A (ja) 2007-02-01

Family

ID=37656917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005210833A Abandoned JP2007026601A (ja) 2005-07-21 2005-07-21 情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラム

Country Status (3)

Country Link
US (1) US7307555B2 (ja)
JP (1) JP2007026601A (ja)
CN (1) CN1901076A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961386B2 (ja) * 2008-05-20 2012-06-27 株式会社日立製作所 光情報記録装置、光情報記録方法、光情報記録再生装置および光情報記録再生方法
WO2014130642A2 (en) * 2013-02-25 2014-08-28 Mei, Inc. System to accept an item of value

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06197024A (ja) * 1992-11-09 1994-07-15 Sony Corp 変調方法、変調装置及び復調装置
JP2003208764A (ja) * 2002-01-16 2003-07-25 Sony Corp 変調装置および方法、記録媒体、並びにプログラム
JP4178795B2 (ja) * 2002-01-23 2008-11-12 ソニー株式会社 変調装置および方法、dsv制御ビット生成方法、記録媒体、並びにプログラム
TWI277064B (en) * 2003-09-29 2007-03-21 Mediatek Inc A method of determining a merging bit in an optical storage device

Also Published As

Publication number Publication date
CN1901076A (zh) 2007-01-24
US20070024478A1 (en) 2007-02-01
US7307555B2 (en) 2007-12-11

Similar Documents

Publication Publication Date Title
JPH10106161A (ja) 光学的情報再生装置
JPH07262694A (ja) ディジタル信号再生装置
JPH06295540A (ja) ディジタル信号検出回路
US6807137B2 (en) Encoding method and apparatus therefor, and optical-disk recording method and apparatus therefor
JPH10134519A (ja) 変調装置および復調装置とそれらの方法
JP3722331B2 (ja) 変調装置および方法、並びに記録媒体
JP2008159231A (ja) 光ディスク記録再生装置、及び光ディスク記録再生方法
JP2006120233A (ja) 光ディスク装置
JP3584967B2 (ja) データの再生装置及び再生方法
JP2007026601A (ja) 情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラム
JP3717024B2 (ja) 復調装置および方法
US7525887B2 (en) Playback signal processing apparatus and optical disc device
JP3445398B2 (ja) ディジタル信号再生装置
US6898166B2 (en) Synchronous signal generating method, recording apparatus, transmitting apparatus, recording medium, and transmission medium
JP3352348B2 (ja) 符号変調回路
US6812868B2 (en) Run length limited code generation method, run length limited code recording/reproducing apparatus, and run length limited code recording/reproduction method
JP4005616B2 (ja) デジタル変調装置およびデジタル変調方法
JP4983032B2 (ja) 復調テーブル、復調装置および方法、プログラム、並びに記録媒体
JP4027774B2 (ja) 情報記録装置及び情報再生装置
JP4253196B2 (ja) 情報記録方法と情報再生方法と情報記録媒体
JP4826888B2 (ja) 復調テーブル、復調装置および復調方法、プログラム、並びに記録媒体
JP4213632B2 (ja) データ再生装置
JP3761036B2 (ja) 記録媒体再生装置および記録媒体再生方法並びに光ディスク
JP2010027139A (ja) 復号装置、復号方法、記録再生装置、記録再生方法、およびプログラム
JP2004164829A (ja) ジッタ検出装置およびジッタ検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090817