JP3722331B2 - 変調装置および方法、並びに記録媒体 - Google Patents
変調装置および方法、並びに記録媒体 Download PDFInfo
- Publication number
- JP3722331B2 JP3722331B2 JP34241797A JP34241797A JP3722331B2 JP 3722331 B2 JP3722331 B2 JP 3722331B2 JP 34241797 A JP34241797 A JP 34241797A JP 34241797 A JP34241797 A JP 34241797A JP 3722331 B2 JP3722331 B2 JP 3722331B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- length
- string
- conversion table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1457—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、変調装置および方法、並びに記録媒体に関し、特にデータ伝送や記録媒体への記録に適するように、ＤＳＶ制御と同時にデータを変調するようにした変調装置および方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
データを所定の伝送路に伝送したり、または例えば磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録する際、伝送や記録に適するようにデータの変調が行われる。このような変調方法の１つとして、ブロック符号が知られている。このブロック符号は、データ列をｍ×ｉビットからなる単位（以下データ語という）にブロック化し、このデータ語を適当な符号則に従ってｎ×ｉビットからなる符号語に変換するものである。そしてこの符号は、ｉ＝１のときには固定長符号となり、またｉが複数個選べるとき、すなわち１乃至ｉmax（最大のｉ）の範囲の所定のｉを選択して変換したときには可変長符号となる。このブロック符号化された符号は可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）と表す。
【０００３】
ここでｉは拘束長と称され、ｉmaxはｒ（最大拘束長）となる。またｄは、連続する”１”の間に入る、”０”の最小連続個数、例えば０の最小ランを示し、ｋは連続する”１”の間に入る、”０”の最大連続個数、例えば０の最大ランを示している。
【０００４】
ところで上述のようにして得られる可変長符号を、例えば光ディスクや光磁気ディスク等に記録する場合、コンパクトディスクやミニディスク等では、可変長符号に対して、”１”を反転し、”０”を無反転する、ＮＲＺＩ(Non Return to Zero Inverted)変調を行い、ＮＲＺＩ変調化された可変長符号（以下記録波形列という）に基づき記録を行っている。また他にも、ＩＳＯ規格の光磁気ディスクのように、記録変調したビット列を、ＮＲＺＩ変調を行なわずにそのまま記録を行なうシステムもある。
【０００５】
記録波形列の最小反転間隔をＴminとし、最大反転間隔をＴmaxとするとき、線速方向に高密度記録を行うためには、最小反転間隔Ｔminは長い方が、すなわち最小ランｄは大きい方が良く、またクロックの再生の面からは、最大反転間隔Ｔmaxは短いほうが、すなわち最大ランｋは小さい方が望ましく、種々の変調方法が提案されている。
【０００６】
具体的には、例えば光ディスク、磁気ディスク、又は光磁気ディスク等において提案されている変調方式として、可変長ＲＬＬ（１−７）、固定長ＲＬＬ（１−７）、そして可変長であるＲＬＬ（２−７）などがある。
【０００７】
可変長ＲＬＬ（１−７）符号の変換テーブルは例えば以下の通りである。
【０００８】
【０００９】
ここで変換テーブル内の記号ｘは、次に続くチャネルビットが０であるときに１とされ、また次に続くチャネルビットが１であるときに０とされる。拘束長ｒは２である。
【００１０】
可変長ＲＬＬ（１−７）のパラメータは（１，７；２，３；２）であり、記録波形列のビット間隔をＴとすると、最小反転間隔Ｔminは２（＝１＋１）Ｔとなる。また、データ列のビット間隔をＴdataとすると、最小反転間隔Ｔminは１．３３（＝（２／３）×２）Ｔdataとなり、最大反転間隔Ｔmaxは８Ｔ（５．３３Ｔdata）となる。さらに検出窓幅Ｔwは（ｍ／ｎ）×Ｔで表され、その値は０．６７（＝２／３）Ｔとなる。
【００１１】
ところでＲＬＬ（１−７）による変調を行ったチャネルビット列は、発生頻度としてはＴｍｉｎである２Ｔが一番多く、以下３Ｔ、４Ｔと続く。２Ｔや３Ｔのようなエッジ情報が早い周期で多く発生することは、クロック再生には有利となりうるが、２Ｔが連続し続けると、むしろ記録波形に歪みが生じ易くなってくる。すなわち、２Ｔの波形出力は小さく、デフォーカスやタンジェンシャルチルトによる影響を受け易い。またさらに、高線密度記録の場合、最小マークの連続した記録はノイズ等外乱の影響を受け易く、データ再生誤りを起こし易くなる。
【００１２】
そこで、本出願人は、特願平９−２５６７４５号として、Ｔｍｉｎの連続を制限した符号を先に提案した。これをＲＭＬ符号（Repeated Minimum run-length Limited code）と呼ぶことにする。
【００１３】
この提案においては可変長符号（ｄ，k；ｍ，ｎ；ｒ）を、例えば可変長符号（１，７；２，３；３）であるとするとき、すなわち０の最小ランであるｄを１ビット、０の最大ランであるｋを７ビット、基本データ長であるｍを２ビット、基本符号長であるｎを３ビット、最大拘束長であるｒを３とするとき、変換テーブルは、例えば次の表に示すような変換テーブルとされている。
【００１４】
ここで、拘束長ｒは３である。
【００１５】
上記表２において、データ列が”１０”となった場合、特に、さらに次の４データを参照し、合計６データ列が”１００１１０”となったとき、最小ランの繰り返しを制限するコードとして、それに対応する特別の符号を与えることで、表２による変調では、最小ランの繰り返しを最大で５回までにすることができた。
【００１６】
こうすることによって、高線密度にデータを記録再生する処理を安定化することができる。
【００１７】
記録媒体への記録、あるいはデータの伝送の際には、各媒体（伝送）に適した符号化変調が行われるが、これら変調符号に直流成分が含まれているとき、たとえばディスク装置のサーボの制御におけるトラッキングエラーなどの、各種のエラー信号に変動が生じ易くなったり、あるいはジッターが発生し易くなったりする。従って、直流成分はなるべく含まない方が良い。
【００１８】
ここで上記した、可変長ＲＬＬ（１−７）テーブル、及び、ＲＭＬ（１−７）テーブルによる変調符号は、ＤＳＶ制御が行われていない。このような場合のＤＳＶ制御は、変調後の符号化列において、所定の間隔においてＤＳＶ制御を行い、所定のＤＳＶ制御ビットを符号化列（チャネルビット列）内に挿入することで、行うことが出来る。
【００１９】
ＤＳＶ(Digital Sum Value)制御とは、チャネルビット列をＮＲＺＩ化し（すなわちレベル符号化し）、そのビット列（データのシンボル）の”１”を＋１、”０”を−１として符号を加算していったときの総和を意味する。ＤＳＶは符号列の直流成分の目安となり、ＤＳＶの絶対値を小さくることは、符号列の直流成分を抑制することとなる。
【００２０】
このＤＳＶ制御ビットは、
２×（ｄ＋１）
すなわち、ｄ＝１の場合では、２×（１＋１）＝４ビットとすることができる。このとき、任意の間隔において、最小ランおよび最大ランを守ることができ、かつ、反転と非反転も可能な完全なＤＳＶ制御が行われる。
【００２１】
しかし、ＤＳＶ制御ビットは、基本的には冗長ビットである。従って符号変換の効率から考えれば、ＤＳＶ制御ビットはなるべく少ない方が良い。
【００２２】
そこで、例えば制御ビットを、
１×（ｄ＋１）
すなわち、ｄ＝１の場合では、１×（１＋１）＝２ビットとすることができる。この場合、任意の間隔において、反転と非反転が可能な完全なＤＳＶ制御が行われる。ただし、最小ランは守られるが、最大ランは大きくなり、（ｋ＋２）となる。符号としては、最小ランは必ず守る必要があるが、最大ランについてはその限りではない。場合によっては最大ランを破るパターンを同期信号に用いるフォーマットも存在する。例えば、ＤＶＤのＥＦＭプラスは、最大ランが１１Ｔだが、フォーマットの都合上１４Ｔを許している。
【００２３】
【発明が解決しようとする課題】
以上のように、ＲＬＬ符号のうちのＤＳＶ制御の行われていないＲＬＬ（１−７）符号やＲＭＬ（１−７）符号には、ＤＳＶ制御を行う制御ビットを任意の間隔で入れる必要がある。ところが、ｄ＝１の符号では、最小ランおよび最大ランを守るためには制御ビットとして４ビット、最大ランを守らないで制御を行う時も制御ビットとして２ビットを必要とした。
【００２４】
本発明は、このような状況に鑑みてなされたものであり、最小ラン及び最大ランを守りながら、効率の良い制御ビットで、完全なＤＳＶ制御を行うことができるようにすることを目的とする。
【００２５】
また本発明は、データ変換をより効率よく行えるようにすることを目的とする。
【００２６】
また本発明は、最大ランｋは７とし、データ再生をより安定して行うことができるようにすることを目的とする。
【００２７】
また本発明は、さらに、最小ランの繰り返しを制限し、かつ拘束長ｒを増加させないで、データ再生をより安定して行うことができるようにすることを目的とする。
【００２８】
【課題を解決するための手段】
本発明の第１の変調装置は、変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００２９】
本発明の第１の変調方法は、変換テーブルが、最小ランｄが１であり、可変長構造を有し、その要素は、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３０】
本発明の第２の変調装置は、変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３１】
本発明の第２の変調方法は、変換テーブルが、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３２】
本発明の第３の変調装置は、変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３３】
本発明の第３の変調方法は、変換テーブルが、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３４】
本発明の第１の記録媒体は、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調方式の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列を記録している。
【００３５】
本発明の第２の記録媒体は、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列を記録している。
本発明の第３の記録媒体は、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列を記録している。
【００３６】
本発明の第１の変調装置および方法においては、変換テーブルが、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有している。
【００３７】
本発明の第２の変調装置および方法においては、変換テーブルが、同一の不確定符号中に２箇所の不確定ビットを有する要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する。
【００３８】
本発明の第３の変調装置および方法においては、変換テーブルが、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する。
【００３９】
本発明の第１の記録媒体においては、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調方式の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列が記録されている。
本発明の第２の記録媒体においては、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列が記録されている。
本発明の第３の記録媒体においては、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列を記録されている。
【００４０】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００４１】
請求項１に記載の変調装置は、変調手段（例えば、図１の変調部１２）の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００４２】
請求項４に記載の変調装置は、入力されたデータのＤＳＶを制御して、変調手段に供給するＤＳＶ制御手段（例えば、図１のＤＳＶビット決定挿入部１１）をさらに備えることを特徴とする。
【００４３】
請求項７に記載の変調装置は、変調手段（例えば、図１の変調部１２）の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００４４】
請求項１３に記載の変調装置は、変調手段（例えば、図１の変調部１２）の変換テーブルは、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００４５】
請求項１６に記載の変調装置は、入力されたデータのＤＳＶを制御して、変調手段に供給するＤＳＶ制御手段（例えば、図１のＤＳＶビット決定挿入部１１）をさらに備えることを特徴とする。
【００４６】
以下、本発明の実施の形態を図面を参照しながら説明する。以下の実施の形態は、本発明を、データを可変長符号（ｄ，k；ｍ，ｎ；ｒ）に変換する変換テーブルを用いる変調装置に適用したものであり、表３乃至表１３が、本発明の特徴を示す変換テーブルである。
【００４７】
＜表３＞
RLL(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
10 100
01 010
1110 000 100
1101 101 010
1111 001 010
1100 101 000
0010 000 010
0001 001 000
001110 001 001 010
001101 101 001 000
001111 101 001 010
001100 001 001 000
000010 000 101 010
000000 000 101 000
00000110 001 001 001 010
00000101 010 000 001 000
00000111 010 000 001 010
00000100 001 001 001 000
00001110 101 001 001 010
00001101 000 101 001 000
00001111 000 101 001 010
00001100 101 001 001 000
表３は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素は、それぞれ一意に決定する要素を持っている（上記した表１または表２におけるｘのような不確定ビットを含む不確定符号は有していない）。すなわち、変換データ列の２ビットが表３で一致すれば、直ちに、そのデータを、符号語列に変換することができる。
【００４８】
表３は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”１１１０”は”０００１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で３個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。同様に、データ列の要素”１１１１”は”００１０１０”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で４個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。表３では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。
【００４９】
また別の例として、最大ランｋが８の場合のテーブルを表４に示す。その拘束長ｒ＝３である。最大ランｋ＝８を与えるためには、少なくとも拘束長ｒは３が必要である。
＜表４＞
RLL(1,8) plus data-bit-DSV control
(d,k;m,n;r)=(1,8;2,3;3)
データ 符号
10 100
01 010
1110 000 100
1101 001 000
1111 101 000
1100 001 010
0010 101 010
0001 000 010
001110 001 001 010
001101 101 001 000
001111 001 001 000
001100 101 001 010
000010 000 101 010
000001 000 001 000
000011 000 101 000
000000 000 001 010
【００５０】
＜表５＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
10 100
01 010
1110 000 100
1101 101 010
1111 001 010
1100 101 000
0010 000 010
0001 001 000
001110 001 001 010
001101 101 001 000
001111 101 001 010
001100 001 001 000
000010 000 101 010
000000 000 101 000
00000110 001 001 001 010
00000101 010 000 001 000
00000111 010 000 001 010
00000100 001 001 001 000
00001110 101 001 001 010
00001101 000 101 001 000
00001111 000 101 001 010
00001100 101 001 001 000
11011101 100 000 001 000
【００５１】
表５は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内に、最小ランの連続を制限する、置き換えコードを持っている。すなわち、データ変換後の符号語列は、最小ランの繰り返し回数が制限されており、最大で７回まで最小ランの繰り返しがある。
【００５２】
表５は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”１１１０”は”０００１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で３個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。同様に、データ列の要素”１１１１”は”００１０１０”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で４個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。
【００５３】
表５では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。また最小ランの繰り返しを制限するコードを付加しても拘束長は増加しない。
【００５４】
＜表６＞
RLL(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0* (Before 0 * = 1, Before 1 :* = 0)
10 010
01 001
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 000 100 000 010
00000101 000 100 000 001
00000100 000 100 000 101
00000011 010 100 100 100
00000010 010 100 000 010
00000001 010 100 000 001
00000000 010 100 000 101
【００５５】
表６は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素に、不確定符号を持っている。 すなわち、表６で変換データ列の２ビットが”１１”であったとき、その直前の変換データ列によって、”０００”あるいは、”１０１”が選択される。直前の変換データ列が、”０１”、”０００００１０１”、”０００００１００”、”０００００００１”、または”００００００００”であるとき、最小ランを守るために、データ”１１”は符号”０００”に変換される。それ以外では、データ”１１”は、符号”１０１”に変換される。
【００５６】
表６は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”００１１”は”０１０１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で２個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。同様に、データ列の要素”００１０”は”０００１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で１個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。なお、表６中の不確定符号（*0*）は、各要素に２箇所与えられているが、これは、要素内の”１”の個数を、２で割ったときの余りをそろえるようにするものである。
【００５７】
表６では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。
【００５８】
＜表７＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0* (Before 0 * = 1, Before 1 :* = 0)
10 010
01 001
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 000 100 000 010
00000101 000 100 000 001
00000100 000 100 000 101
00000011 010 100 100 100
00000010 010 100 000 010
00000001 010 100 000 001
00000000 010 100 000 101
10111011 001 000 000 010
【００５９】
表７は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素に、不確定符号を持ち、さらに最小ランの連続を制限する、置き換えコードを持っている。すなわち、データ変換後の符号語列は、最小ランの繰り返し回数が制限されており、最大で７回まで最小ランの繰り返しがある。
【００６０】
また、表７で変換データ列の２ビットが”１１”であったとき、その直前の変換データ列によって”０００”あるいは”１０１”が選択される。直前の変換データ列が、”０１”、”０００００１０１”、”０００００１００”、”０００００００１”、または”００００００００”であるとき、最小ランを守るために、”１１”は”０００”に変換される。それ以外では、”１１”は”１０１”に変換される。
【００６１】
表７は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”００１１”は”０１０１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で２個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。同様に、データ列の要素”００１０”は”０００１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で１個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。なお、表７中の不確定符号は、各要素に２箇所与えられているが、これは、要素内の”１”の個数を、２で割ったときの余りをそろえるようにするものである。
【００６２】
表７では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。また最小ランの繰り返しを制限するコードを付加しても拘束長は増加しない。
【００６３】
＜表８＞
RLL(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0*
10 100
01 010
0011 001 010
0010 001 000
0001 000 010
000011 001 001 000
000010 001 001 010
00000111 001 001 001 000
00000110 001 001 001 010
00000101 100 000 001 000
00000100 100 000 001 010
00000011 010 000 001 000
00000010 010 000 001 010
00000001 010 000 101 000
00000000 010 000 000 100
【００６４】
表８は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素に、不確定符号を持っている。すなわち、表８で変換データ列の２ビットが”１１”であったとき、次の変換データ列によって”０００”あるいは”１０１”が選択される。次の変換データ列が、”１０”であるとき、又は”０００００１０１”、”０００００１００”であるとき、最小ランを守るために、”１１”の変換は”０００”となる。それ以外では、”１１”の変換は”１０１”となる。
【００６５】
表８は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”００１１”は”００１０１０”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で２個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。同様に、データ列の要素”００１０”は”００１０００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で１個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。
【００６６】
なお、表８中の不確定符号は、各要素に２箇所与えられているが、これは、要素内の”１”の個数を、２で割ったときの余りをそろえるようにするものである。
【００６７】
表８では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。
【００６８】
＜表９＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0*
10 100
01 010
0011 001 010
0010 001 000
0001 000 010
000011 001 001 000
000010 001 001 010
00000111 001 001 001 000
00000110 001 001 001 010
00000101 100 000 001 000
00000100 100 000 001 010
00000011 010 000 001 000
00000010 010 000 001 010
00000001 010 000 101 000
00000000 010 000 000 100
01110111(01) 010 000 101 001
【００６９】
表９は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素に、不確定符号を持ち、さらに最小ランの連続を制限する、置き換えコードを持っている。すなわち、データ変換後の符号語列は、最小ランの繰り返し回数が制限されており、最大で１０回まで最小ランの繰り返しがある。
【００７０】
表９は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”００１１”は”００１０１０”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で２個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。同様に、データ列の要素”００１０”は”００１０００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で１個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。なお、表９中の不確定符号は、各要素に２箇所与えられているが、これは、要素内の”１”の個数を、２で割ったときの余りをそろえるようにするものである。
【００７１】
表９では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。また最小ランの繰り返しを制限するコードを付加しても拘束長は実質増加していない。
【００７２】
表３乃至表９のような変換テーブルを用いた時、従来通りデータ列を変調し、変調後のチャネルビット列の所定の間隔で、これまでと同様にＤＳＶ制御を行うことができる。しかし、表３乃至表９を用いた場合、データ列と、変換される符号語列の関係を生かして、さらに効率良くＤＳＶ制御を行うことができる。
【００７３】
即ち、変換テーブルにおいて、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている時、上記のように挿入するチャネルビットで、「反転」を表す”１”、あるいは「非反転」を表す”０”を、データビット列で挿入し、「反転」するならば”１”を挾み、「非反転」ならば”０”を挾むことと同様になる。
【００７４】
例えば表７において、データ変換する３ビットが”００１”と続いた時に、その後ろにおいてＤＳＶ制御ビットを挾むことにすると、データ変換は、”００１−ｘ”となる。
ここでｘに”１”を与えれば、
データ列 符号語列
0011 010 100
となり、また”０”を与えれば、
データ列 符号語列
0010 000 100
となる。符号語列をＮＲＺＩ化してレベル符号化すると、たとえば
データ列 符号語列 レベル符号列
0011 010 100 011000
0010 000 100 000111
となり、最後のレベル符号列が反転している。すなわち、ＤＳＶ制御ビットの”１”と”０”を選択することによって、データ列内においても、ＤＳＶ制御が行えることになる。
【００７５】
このことは、すなわち、ＤＳＶ制御による冗長度で考えると、データ列内の１ビットでＤＳＶ制御を行うと、チャネルビット列で表現すれば、表７の変換率ｍ＝２、ｎ＝３より、１．５チャネルビットでＤＳＶ制御を行っていることに相当する。もしチャネルビット列においてＤＳＶ制御を行うものとすると、例えば２チャネルビットで行えるが、Ｔｍａｘ（最大反転間隔）が増加する。
【００７６】
図１は、上記した変換テーブルを用いてデータを変調し、出力する変調装置の構成例を表している。この変調装置は、図１に示すように、データ列より、所定の間隔でＤＳＶ制御を行い、所定の間隔でＤＳＶビットである”１”あるいは”０”を決定し、挿入を行うＤＳＶビット決定挿入部１１、ＤＳＶビット決定挿入部１１より出力された、ＤＳＶビットの挿入されたデータ列を変調する変調部１２、および変調部１２より出力された変調符号列を、記録波形列に変換するＮＲＺＩ化部１３とを備える。また図示はしないが、タイミング信号を生成し、各部に供給してタイミングを管理するタイミング管理部も設けられている。
【００７７】
図２は、図１中にあるＤＳＶビット決定挿入の処理を説明する図である。ＤＳＶビットの決定及び挿入は、データ列内の任意の所定の間隔おきに行われている。図２に示すように、まずＤＡＴＡ１とＤＡＴＡ２の間にＤＳＶ制御ビットを挿入するために、ＤＡＴＡ１までの積算ＤＳＶを計算する。また次の区間のＤＡＴＡ２における区間ＤＳＶを計算する。ＤＳＶ値は、ＤＡＴＡ１とＤＡＴＡ２を、それぞれ、チャネルビット列に変換し、さらにレベル符号化（ＮＲＺＩ化）したものを、レベルＨ（”１”）を＋１、レベルＬ（”０”）を−１として、積算することによって得られる。挿入されるＤＳＶ制御ビットは、ＤＡＴＡ１までの積算ＤＳＶ値に、次のＤＡＴＡ２の区間ＤＳＶを、ＤＳＶ制御ビットを介して結合した場合の、積算ＤＳＶの絶対値が、「ゼロ」に近づくような値に決定する。
【００７８】
図２中のＤＳＶビットとしての「ｘ１」に、”１”を与える時は、ＤＡＴＡ１の後のＤＡＴＡ２の区間ＤＳＶの符号を反転することを示し、また”０”を与える時は、ＤＡＴＡ２の区間ＤＳＶを非反転することを意味する。上記表３乃至表９の各テーブル内の要素は、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するようになっているので、データ列内において、”１”を挿入することは、すなわち、以降の変換される符号語列にも”１”が挿入されること、すなわち「反転」されることを意味する。
【００７９】
このようにして、図２中のＤＡＴＡ１とＤＡＴＡ２の間のＤＳＶ制御ビットとしての「ｘ１」が決定したら、次に所定のデータ間隔をおいて、ＤＡＴＡ２とＤＡＴＡ３の間のＤＳＶ制御ビットとしての「ｘ２」で同様にＤＳＶ制御を行う。なおそのときの積算ＤＳＶ値は、ＤＡＴＡ１、ｘ１、そしてＤＡＴＡ２までの全てのＤＳＶ値とする。
【００８０】
そして図２に示すとおり、あらかじめデータ列内において、ＤＳＶビットを挿入し、その後で変調を行い、チャネルビット列を発生させる。
【００８１】
図３は、図１の変調装置における、変調部１２の構成例を示すブロック図である。図３において、シフトレジスタ３１は、ＤＳＶビット決定挿入部１１より供給されるＤＳＶ制御ビット挿入後のデータを２ビットずつシフトさせながら、拘束長判定部３２、Ｔminくり返し制限コード検出部３３、および、すべての変換部３４−１乃至３４−ｒに出力するようになされている。
【００８２】
拘束長判定部３２は、データの拘束長ｉを判定し、マルチプレクサ３５に出力するようになされている。Ｔminくり返し制限コード検出部３３は、専用のコードを検出したとき、その信号を拘束長判定部３２に出力する。
【００８３】
Ｔminくり返し制限コード検出部３３によりＴminくり返し制限コードが検出されたとき、拘束長判定部３２では所定の拘束長をマルチプレクサ３５に出力する。このとき、拘束長判定部３２では、別の拘束長を判定している場合があるが、Ｔminくり返し制限コード検出部３３からの出力がある場合、そちらを優先させて拘束長を決定する。
【００８４】
変換部３４−１乃至３４−ｒは、内蔵している変換テーブル（表３乃至表７のうちのいずれかの変換テーブル）を参照し、供給されたデータに対応する変換則が登録されているか否かを判断し、登録されている場合は、その変換則に従ってそのデータの変換を行った後、変換後の符号をマルチプレクサ３５に出力するようになされている。また、データが変換テーブルに登録されていない場合、変換部３４−１乃至３４−ｒは、供給されたデータを破棄するようになされている。
【００８５】
マルチプレクサ３５は、拘束長判定部３２より供給される拘束長ｉに対応する変換部３４−ｉが変換した符号を受け取り、その符号を、シリアルデータとして、バッファ３６を介して出力するようになされている。
【００８６】
また図示しないタイミング管理部は、クロックを発生し、クロックに同期してタイミング信号を生成し、各部に供給してタイミング管理を行っている。
【００８７】
次に、この実施の形態の動作について説明する。
【００８８】
最初に、シフトレジスタ３１より、各変換部３４−１乃至３４−ｒ、拘束長判定部３２、Ｔminくり返し制限コード検出部３３にデータが２ビット単位で供給される。
【００８９】
拘束長判定部３２は、例えば表５に示す変換テーブルを内蔵しており、この変換テーブルを参照して、データの拘束長ｉを判定し、判定結果（拘束長ｉ）をマルチプレクサ３５に出力する。
【００９０】
Ｔminくり返し制限コード検出部３３は、表５に示す変換テーブルのうちのくり返し制限コード部分（表５の場合、データ「１１０１１１０１」を変換 する部分）を内蔵しており、この変換テーブルを参照して、Ｔminの繰り返しを制限しているコードを検出し、このコード（「１１０１１１０１」）を検出した時、それに対応する拘束長ｉ＝４を示す検出信号を拘束長判定部３２に出力する。
【００９１】
拘束長判定部３２では、Ｔmin繰り返し制限コード検出部３３からの検出信号があった場合には、そのとき別の拘束長を独自に判定していたとしても、それを選択せず、Ｔmin繰り返し制限コードに基づく拘束長をマルチプレクサ３５に出力する。
【００９２】
図４は、拘束長判定部３２及びＴmin繰り返し制限コード検出部３３の動作を説明する図である。Ｔmin繰り返し制限コード検出部３３は、表５に示すテーブルの、「１１０１１１０１」の変換部分を持っており、入力された８ビットのデータが、これと一致する場合、所定の検出信号を拘束長判定部３２に出力する。また拘束長判定部３２は、表５に示すテーブルを内蔵しており、入力されたデータの２ビットが「１０」、または「０１」のいずれかに一致するか否かを最初に判定する。入力されたデータが「１０」、または「０１」のいずれかに一致する場合、拘束長判定部３２は、拘束長ｉが１であると判定する。入力されたデータが「１０」、または「０１」のいずれにも一致しない場合は、さらに２ビット追加して、合計４ビットを参照し、「１１１０」、「１１０１」、「１１１１」、「１１００」、「００１０」、または「０００１」、のいずれかに一致するか否かを判断する。
【００９３】
入力されたデータが「１１１０」、「１１０１」、「１１１１」、「１１００」、「００１０」、または「０００１」、のいずれかに一致する場合、拘束長判定部３２は、拘束長ｉが２であると判定する。
【００９４】
ところで入力されたデータが「１１０１」であったときは、Ｔminくり返し制限コード検出部３３において、始めの４ビットに加えてさらに４ビット先まで見て、合計８ビットが、「１１０１１１０１」（Ｔminくり返し制限コード）に一致するか否かを判定しており、もし入力された８ビットが「１１０１１１０１」でなかった時は、拘束長判定部３２は、拘束長ｉが２であると判定する。一方、「１１０１１１０１」であったときは、Ｔminくり返し制限コード検出部３３からの出力信号により、拘束長判定部３２は、結局、拘束長ｉ＝２の代わりに、拘束長ｉが４であると判定する。そして、入力されたデータが、上記「１１１０」、「１１０１」、「１１１１」、「１１００」、「００１０」、または「０００１」のいずれにも一致しない場合は、さらに２ビット追加して、合計６ビットを参照する。
【００９５】
以下同様にして、表５のテーブルに従って、全部で８ビットまで参照して、全ての”１”と”０”のデータ列の拘束長を決定する。
【００９６】
拘束長判定部３２は、このようにして判定した拘束長ｉを、マルチプレクサ３５に出力する。
【００９７】
なお、拘束長判定部３２の拘束長判定の処理は、図４に示す他、拘束長の大きい方から、ｉ＝４、ｉ＝３、ｉ＝２、ｉ＝１の順に行うようにしてもよい。このときも同様にして拘束長の判定が行われる。
【００９８】
一方、変換部３４−ｉ（３４−１乃至３４−ｒ）は、それぞれ、各拘束長ｉに対応するテーブルを有しており、供給されたデータに対応する変換則が、そのテーブルに登録されている場合、その変換則を利用して、供給された２×ｉビットのデータを３×ｉビットの符号に変換し、その符号をマルチプレクサ３５に出力する。
【００９９】
マルチプレクサ３５は、拘束長判定部３２より供給された拘束長ｉに対応する変換部３４−ｉが出力する符号を選択し、その符号をシリアルデータとして、バッファ３６を介して出力する。
【０１００】
ここで例えば、表５において、ｉ＝４のＴmin繰り返し制限テーブルが存在しないとすると、それは例えば、表３となる。このとき、データとして「１１０１１１０１１１０１１１０１」が入力されると、その変換後の符号語列は、最初の「１１０１」をｉ＝２のデータとして、「１０１−０１０」の符号に変換される。次の「１１０１」、さらにその次の「１１０１」も同様に「１０１−０１０」の符号に変換される。
【０１０１】
このようにして生成された符号を、例えばＮＲＺＩ化を行ってレベル符号に変換すると、「１」のタイミングにおいて、その論理が反転する信号となるので、この符号語列は、「１１００１１ ００１１００ １１００１１」となり、２Ｔの最小反転間隔が９回連続する符号となる。ここで、さらにデータ列として「１１０１」が連続して入力されれば、２Ｔの最小反転間隔がずっと続くことになる。
【０１０２】
これに対して、表５におけるｉ＝４の変換テーブルを採用すれば、データのうち「１１０１１１０１」という特別のコードは、符号「１０００００００１０００」に変換される。その結果、最小反転間隔Ｔminが何回も続くことが防止される。この表５の場合、最小反転間隔Ｔminが連続する回数は７回までである。
【０１０３】
表５はＴmin繰り返し制限コードとして、
１１０１１１０１ １００ ０００ ００１ ０００
を与えたが、ここでさらに重複しないコードをさらにＴmin繰り返し制限コードとしてあらたに与えて次のように２つのＴmin繰り返し制限コードを持つことも出来る。
１１０１１１０１ １００ ０００ ００１ ０００
００００１０１１ １００ ０００ ００１ ０１０
このとき表５は、次の表１０のようになる。そしてこの表８の場合、最小反転間隔Ｔminが連続する回数は６回までとなる。
【０１０４】
＜表１０＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
10 100
01 010
1110 000 100
1101 101 010
1111 001 010
1100 101 000
0010 000 010
0001 001 000
001110 001 001 010
001101 101 001 000
001111 101 001 010
001100 001 001 000
000010 000 101 010
000000 000 101 000
00000110 001 001 001 010
00000101 010 000 001 000
00000111 010 000 001 010
00000100 001 001 001 000
00001110 101 001 001 010
00001101 000 101 001 000
00001111 000 101 001 010
00001100 101 001 001 000
11011101 100 000 001 000
00001011 100 000 001 010
【０１０５】
同様に、表７はＴmin繰り返し制限コードとして、
１０１１１０１１ ００１ ０００ ０００ ０１０
を与えたが、ここでさらに重複しないコードをさらにＴmin繰り返し制限コードとして新たに与えて次のように２つのＴmin繰り返し制限コードを持つことも出来る。
１０１１１０１１ ００１ ０００ ０００ ０１０
１１１０１１００ ００１ ０００ ０００ １０１
このとき表７は、次の表１１のようになる。そしてこの表１１の場合、最小反転間隔Ｔminが連続する回数は６回までとなる。
【０１０６】
＜表１１＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0* (Before 0 * = 1, Before 1 :* = 0)
10 010
01 001
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 000 100 000 010
00000101 000 100 000 001
00000100 000 100 000 101
00000011 010 100 100 100
00000010 010 100 000 010
00000001 010 100 000 001
00000000 010 100 000 101
10111011 001 000 000 010
11101100 001 000 000 101
【０１０７】
図３の実施の形態は、変換テーブルあるいは逆変換テーブルを、表５から、表３、表４、表６乃至表１１に変更しても、同様にして適用することが出来る。ただし、表３、表４、または表８は、最小ランの繰り返し制限コードを持たないので、図３のＴmin繰り返し制限コード検出部３３は不要となる。またさらに、表８、表９においては、テーブル内に不確定ビットが含まれているので、不確定ビットの処理を持つ必要がある。
【０１０８】
ところで表５は別の例として、表１２に示すように、符号語列の先頭と最後を逆に配列した場合でも実現する。
＜表１２＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
10 001
01 010
1110 001 000
1101 010 101
1111 010 100
1100 000 101
0010 010 000
0001 000 100
001110 010 100 100
001101 000 100 101
001111 010 100 101
001100 000 100 100
000010 010 101 000
000000 000 101 000
00000110 010 100 100 100
00000101 000 100 000 010
00000111 010 100 000 010
00000100 000 100 100 100
00001110 010 100 100 101
00001101 000 100 101 000
00001111 010 100 101 000
00001100 000 100 100 101
11011101 000 100 000 001
【０１０９】
また同様にして表９も別の例として、表１３に示すように、符号語列の先頭と最後を逆に配列した場合でも実現する。
＜表１３＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0*
10 001
01 010
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 010 100 100 100
00000101 000 100 000 001
00000100 010 100 000 001
00000011 000 100 000 010
00000010 010 100 000 010
00000001 000 101 000 010
00000000 001 000 000 010
01110111(01) 100 101 000 010
【０１１０】
ただし、表１０において、不確定ビットは、直前の１ビットを参照して、直前が１であれば不確定ビットを０とし、また直前が０であれば不確定ビットを１とする。
【０１１１】
また表３乃至表９のデータ列、符号列の各拘束長内で配列の順序は異なってもよい。たとえば表５の拘束長ｉ＝１の部分の、
のような符号列の並びとなっても良い。ただし、データ列の要素の”１”の個数と、符号語列の要素の”１”の個数は、それぞれ２で割った時の余りが、どちらも１あるいは０で一致するようにしなければならない。
【０１１２】
次に、Ｔminの連続を制限し、かつデータ列内においてＤＳＶ制御ビットを挿入したデータ列を変調したシミュレーションの結果について以下に示す。
【０１１３】
シミュレーションを行ったのは、変換テーブルとして表５を用いたものである。
【０１１４】
任意に作成したランダムデータ１３１０７２００ビットを、表５の変調コードテーブルを用いて、４７データビットおきにＤＳＶ制御を行い、さらにＤＳＶビットを挿入したデータ列を、表５のテーブルによって変調した際の、Ｔminの連続の分布のシミュレーション結果は以下の通りである。Ｔminの繰り返しは７回までであり、有効に短くすることができている。また平均反転間隔は、総チャネルビット列を、各Ｔの総和で割ったもので、３．３４Ｔであった。
【０１１５】
【０１１６】
また同チャネルビット列のＤＳＶ制御は、ＮＲＺＩ化後の”１”をhighとし、”０”をlowとしたときの差、および、ＤＳＶ値のプラス側のピーク及びマイナス側のピークは以下の通りである。なお、ＤＳＶビットとして４７データ列おきにＤＳＶ制御ビットを挿入した場合の冗長率は、４７データ列に対して１データであるから、１／（１＋４７）＝２．０８％である。
【０１１７】
【０１１８】
なお、従来の例えばＲＬＬ（１−７）符号やＲＭＬ（１−７）符号は、データ列内のＤＳＶ制御が出来ないので、チャネルビット列発生後にＤＳＶ制御ビットを挾むことにより、ＤＳＶ制御は実現する。しかし、最大ランを守った上でＤＳＶ制御を行うためには、４チャネルビットを必要とし、上記表３乃至表９に較べると効率が悪い。
【０１１９】
またさらに、上記シミュレーションにおいて、発生させたチャネルビット列を表５に基づいて復調し、さらに４７ビットおきにＤＳＶビットを抜き出したデータ列は、元のランダムデータと一致するのを確認した。
【０１２０】
以上のように、本発明によれば、可変長テーブルにおいて、一意に決定する変換規則をもち、最小ラン長の繰り返し回数の制限を行った上に、さらに変換テーブルの要素内の”１”の個数と、変換される符号語列の要素内の”０”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するようにしたので、
（１）ＤＳＶの制御を少ない冗長度で行うことができる。
（２）冗長が少ない上に、最小ラン、最大ランを守ることができる。
（３）挿入ＤＳＶビットは同一ビット数であるため、エラー伝搬が起こりにくい。
さらに、最小ランの繰り返しが制限されていない符号語列と比較すると、
（４）高線密度でのタンジェンシャルチルトに対する許容度が向上する。
（５）信号レベルの小さい部分が減少し、ＡＧＣやＰＬＬ等の波形処理の精度が向上し、総合特性を高めることができる。
（６）従来と比較して、ビタビ復号等の際のパスメモリ長が短く設計でき、回路規模を小さくすることができる。
【０１２１】
なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
【０１２２】
【発明の効果】
以上の如く、本発明の第１の変調装置および方法、並びに記録媒体によれば、変換テーブル内の要素が、それぞれ一意に決定する要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を持つようにしたので、データ列内でＤＳＶ制御が行えるようになり、冗長度が少なく、ＤＳＶ制御が行えると同時に、最大ランｋも少なくとも７にすることが可能となる。
【０１２３】
本発明の第２の変調装置および方法、並びに記録媒体によれば、変換テーブルが、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を持つようにしたので、データ列内でＤＳＶ制御が行えるようになり、冗長度が少なく、ＤＳＶ制御が行えると同時に、最大ランｋも少なくとも７にすることが可能となる。さらに、変換テーブルの拘束長を伸ばさないで最小ランの連続を、制限することが出来るので、エラー伝搬長の増加が少ない状態で、安定してクロック再生を行うことが可能となる。
【０１２４】
本発明の第３の変調装置および方法、並びに記録媒体によれば、変換テーブルが、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を持つようにしたので、データ列内でＤＳＶ制御が行えるようになり、冗長度が少なく、ＤＳＶ制御が行えると同時に、最大ランｋも少なくとも７にすることが可能となる。
【図面の簡単な説明】
【図１】本発明の変調装置の構成を示すブロック図である。
【図２】図１のＤＳＶビット決定挿入部１１の動作を説明する図である。
【図３】図１の変調部１２の構成を示すブロック図である。
【図４】図３の拘束長判定部３２及び最小ラン繰り返し制限コード検出部３３の動作を説明する図である。
【符号の説明】
１１ ＤＳＶビット決定挿入部， １２ 変調部， １３ ＮＲＺＩ化部， ３１ シフトレジスタ， ３２ 拘束長判定部， ３３ Ｔminくり返し制限コード検出部， ３４−１乃至３４−ｒ 変換部， ３５ マルチプレクサ， ３６ バッファ
【発明の属する技術分野】
本発明は、変調装置および方法、並びに記録媒体に関し、特にデータ伝送や記録媒体への記録に適するように、ＤＳＶ制御と同時にデータを変調するようにした変調装置および方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
データを所定の伝送路に伝送したり、または例えば磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録する際、伝送や記録に適するようにデータの変調が行われる。このような変調方法の１つとして、ブロック符号が知られている。このブロック符号は、データ列をｍ×ｉビットからなる単位（以下データ語という）にブロック化し、このデータ語を適当な符号則に従ってｎ×ｉビットからなる符号語に変換するものである。そしてこの符号は、ｉ＝１のときには固定長符号となり、またｉが複数個選べるとき、すなわち１乃至ｉmax（最大のｉ）の範囲の所定のｉを選択して変換したときには可変長符号となる。このブロック符号化された符号は可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）と表す。
【０００３】
ここでｉは拘束長と称され、ｉmaxはｒ（最大拘束長）となる。またｄは、連続する”１”の間に入る、”０”の最小連続個数、例えば０の最小ランを示し、ｋは連続する”１”の間に入る、”０”の最大連続個数、例えば０の最大ランを示している。
【０００４】
ところで上述のようにして得られる可変長符号を、例えば光ディスクや光磁気ディスク等に記録する場合、コンパクトディスクやミニディスク等では、可変長符号に対して、”１”を反転し、”０”を無反転する、ＮＲＺＩ(Non Return to Zero Inverted)変調を行い、ＮＲＺＩ変調化された可変長符号（以下記録波形列という）に基づき記録を行っている。また他にも、ＩＳＯ規格の光磁気ディスクのように、記録変調したビット列を、ＮＲＺＩ変調を行なわずにそのまま記録を行なうシステムもある。
【０００５】
記録波形列の最小反転間隔をＴminとし、最大反転間隔をＴmaxとするとき、線速方向に高密度記録を行うためには、最小反転間隔Ｔminは長い方が、すなわち最小ランｄは大きい方が良く、またクロックの再生の面からは、最大反転間隔Ｔmaxは短いほうが、すなわち最大ランｋは小さい方が望ましく、種々の変調方法が提案されている。
【０００６】
具体的には、例えば光ディスク、磁気ディスク、又は光磁気ディスク等において提案されている変調方式として、可変長ＲＬＬ（１−７）、固定長ＲＬＬ（１−７）、そして可変長であるＲＬＬ（２−７）などがある。
【０００７】
可変長ＲＬＬ（１−７）符号の変換テーブルは例えば以下の通りである。
【０００８】
ここで変換テーブル内の記号ｘは、次に続くチャネルビットが０であるときに１とされ、また次に続くチャネルビットが１であるときに０とされる。拘束長ｒは２である。
【００１０】
可変長ＲＬＬ（１−７）のパラメータは（１，７；２，３；２）であり、記録波形列のビット間隔をＴとすると、最小反転間隔Ｔminは２（＝１＋１）Ｔとなる。また、データ列のビット間隔をＴdataとすると、最小反転間隔Ｔminは１．３３（＝（２／３）×２）Ｔdataとなり、最大反転間隔Ｔmaxは８Ｔ（５．３３Ｔdata）となる。さらに検出窓幅Ｔwは（ｍ／ｎ）×Ｔで表され、その値は０．６７（＝２／３）Ｔとなる。
【００１１】
ところでＲＬＬ（１−７）による変調を行ったチャネルビット列は、発生頻度としてはＴｍｉｎである２Ｔが一番多く、以下３Ｔ、４Ｔと続く。２Ｔや３Ｔのようなエッジ情報が早い周期で多く発生することは、クロック再生には有利となりうるが、２Ｔが連続し続けると、むしろ記録波形に歪みが生じ易くなってくる。すなわち、２Ｔの波形出力は小さく、デフォーカスやタンジェンシャルチルトによる影響を受け易い。またさらに、高線密度記録の場合、最小マークの連続した記録はノイズ等外乱の影響を受け易く、データ再生誤りを起こし易くなる。
【００１２】
そこで、本出願人は、特願平９−２５６７４５号として、Ｔｍｉｎの連続を制限した符号を先に提案した。これをＲＭＬ符号（Repeated Minimum run-length Limited code）と呼ぶことにする。
【００１３】
この提案においては可変長符号（ｄ，k；ｍ，ｎ；ｒ）を、例えば可変長符号（１，７；２，３；３）であるとするとき、すなわち０の最小ランであるｄを１ビット、０の最大ランであるｋを７ビット、基本データ長であるｍを２ビット、基本符号長であるｎを３ビット、最大拘束長であるｒを３とするとき、変換テーブルは、例えば次の表に示すような変換テーブルとされている。
【００１４】
【００１５】
上記表２において、データ列が”１０”となった場合、特に、さらに次の４データを参照し、合計６データ列が”１００１１０”となったとき、最小ランの繰り返しを制限するコードとして、それに対応する特別の符号を与えることで、表２による変調では、最小ランの繰り返しを最大で５回までにすることができた。
【００１６】
こうすることによって、高線密度にデータを記録再生する処理を安定化することができる。
【００１７】
記録媒体への記録、あるいはデータの伝送の際には、各媒体（伝送）に適した符号化変調が行われるが、これら変調符号に直流成分が含まれているとき、たとえばディスク装置のサーボの制御におけるトラッキングエラーなどの、各種のエラー信号に変動が生じ易くなったり、あるいはジッターが発生し易くなったりする。従って、直流成分はなるべく含まない方が良い。
【００１８】
ここで上記した、可変長ＲＬＬ（１−７）テーブル、及び、ＲＭＬ（１−７）テーブルによる変調符号は、ＤＳＶ制御が行われていない。このような場合のＤＳＶ制御は、変調後の符号化列において、所定の間隔においてＤＳＶ制御を行い、所定のＤＳＶ制御ビットを符号化列（チャネルビット列）内に挿入することで、行うことが出来る。
【００１９】
ＤＳＶ(Digital Sum Value)制御とは、チャネルビット列をＮＲＺＩ化し（すなわちレベル符号化し）、そのビット列（データのシンボル）の”１”を＋１、”０”を−１として符号を加算していったときの総和を意味する。ＤＳＶは符号列の直流成分の目安となり、ＤＳＶの絶対値を小さくることは、符号列の直流成分を抑制することとなる。
【００２０】
このＤＳＶ制御ビットは、
２×（ｄ＋１）
すなわち、ｄ＝１の場合では、２×（１＋１）＝４ビットとすることができる。このとき、任意の間隔において、最小ランおよび最大ランを守ることができ、かつ、反転と非反転も可能な完全なＤＳＶ制御が行われる。
【００２１】
しかし、ＤＳＶ制御ビットは、基本的には冗長ビットである。従って符号変換の効率から考えれば、ＤＳＶ制御ビットはなるべく少ない方が良い。
【００２２】
そこで、例えば制御ビットを、
１×（ｄ＋１）
すなわち、ｄ＝１の場合では、１×（１＋１）＝２ビットとすることができる。この場合、任意の間隔において、反転と非反転が可能な完全なＤＳＶ制御が行われる。ただし、最小ランは守られるが、最大ランは大きくなり、（ｋ＋２）となる。符号としては、最小ランは必ず守る必要があるが、最大ランについてはその限りではない。場合によっては最大ランを破るパターンを同期信号に用いるフォーマットも存在する。例えば、ＤＶＤのＥＦＭプラスは、最大ランが１１Ｔだが、フォーマットの都合上１４Ｔを許している。
【００２３】
【発明が解決しようとする課題】
以上のように、ＲＬＬ符号のうちのＤＳＶ制御の行われていないＲＬＬ（１−７）符号やＲＭＬ（１−７）符号には、ＤＳＶ制御を行う制御ビットを任意の間隔で入れる必要がある。ところが、ｄ＝１の符号では、最小ランおよび最大ランを守るためには制御ビットとして４ビット、最大ランを守らないで制御を行う時も制御ビットとして２ビットを必要とした。
【００２４】
本発明は、このような状況に鑑みてなされたものであり、最小ラン及び最大ランを守りながら、効率の良い制御ビットで、完全なＤＳＶ制御を行うことができるようにすることを目的とする。
【００２５】
また本発明は、データ変換をより効率よく行えるようにすることを目的とする。
【００２６】
また本発明は、最大ランｋは７とし、データ再生をより安定して行うことができるようにすることを目的とする。
【００２７】
また本発明は、さらに、最小ランの繰り返しを制限し、かつ拘束長ｒを増加させないで、データ再生をより安定して行うことができるようにすることを目的とする。
【００２８】
【課題を解決するための手段】
本発明の第１の変調装置は、変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００２９】
本発明の第１の変調方法は、変換テーブルが、最小ランｄが１であり、可変長構造を有し、その要素は、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３０】
本発明の第２の変調装置は、変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３１】
本発明の第２の変調方法は、変換テーブルが、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３２】
本発明の第３の変調装置は、変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３３】
本発明の第３の変調方法は、変換テーブルが、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００３４】
本発明の第１の記録媒体は、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調方式の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列を記録している。
【００３５】
本発明の第２の記録媒体は、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列を記録している。
本発明の第３の記録媒体は、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列を記録している。
【００３６】
本発明の第１の変調装置および方法においては、変換テーブルが、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有している。
【００３７】
本発明の第２の変調装置および方法においては、変換テーブルが、同一の不確定符号中に２箇所の不確定ビットを有する要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する。
【００３８】
本発明の第３の変調装置および方法においては、変換テーブルが、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する。
【００３９】
本発明の第１の記録媒体においては、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調方式の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列が記録されている。
本発明の第２の記録媒体においては、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列が記録されている。
本発明の第３の記録媒体においては、基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、前記変調手段の変換テーブルは、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とするデータ構造を有するデータ列を記録されている。
【００４０】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００４１】
請求項１に記載の変調装置は、変調手段（例えば、図１の変調部１２）の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００４２】
請求項４に記載の変調装置は、入力されたデータのＤＳＶを制御して、変調手段に供給するＤＳＶ制御手段（例えば、図１のＤＳＶビット決定挿入部１１）をさらに備えることを特徴とする。
【００４３】
請求項７に記載の変調装置は、変調手段（例えば、図１の変調部１２）の変換テーブルは、最小ランｄが１であり、可変長構造を有し、その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００４４】
請求項１３に記載の変調装置は、変調手段（例えば、図１の変調部１２）の変換テーブルは、最小ランｄが１であり、可変長構造を有し、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有することを特徴とする。
【００４５】
請求項１６に記載の変調装置は、入力されたデータのＤＳＶを制御して、変調手段に供給するＤＳＶ制御手段（例えば、図１のＤＳＶビット決定挿入部１１）をさらに備えることを特徴とする。
【００４６】
以下、本発明の実施の形態を図面を参照しながら説明する。以下の実施の形態は、本発明を、データを可変長符号（ｄ，k；ｍ，ｎ；ｒ）に変換する変換テーブルを用いる変調装置に適用したものであり、表３乃至表１３が、本発明の特徴を示す変換テーブルである。
【００４７】
＜表３＞
RLL(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
10 100
01 010
1110 000 100
1101 101 010
1111 001 010
1100 101 000
0010 000 010
0001 001 000
001110 001 001 010
001101 101 001 000
001111 101 001 010
001100 001 001 000
000010 000 101 010
000000 000 101 000
00000110 001 001 001 010
00000101 010 000 001 000
00000111 010 000 001 010
00000100 001 001 001 000
00001110 101 001 001 010
00001101 000 101 001 000
00001111 000 101 001 010
00001100 101 001 001 000
表３は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素は、それぞれ一意に決定する要素を持っている（上記した表１または表２におけるｘのような不確定ビットを含む不確定符号は有していない）。すなわち、変換データ列の２ビットが表３で一致すれば、直ちに、そのデータを、符号語列に変換することができる。
【００４８】
表３は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”１１１０”は”０００１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で３個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。同様に、データ列の要素”１１１１”は”００１０１０”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で４個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。表３では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。
【００４９】
また別の例として、最大ランｋが８の場合のテーブルを表４に示す。その拘束長ｒ＝３である。最大ランｋ＝８を与えるためには、少なくとも拘束長ｒは３が必要である。
＜表４＞
RLL(1,8) plus data-bit-DSV control
(d,k;m,n;r)=(1,8;2,3;3)
データ 符号
10 100
01 010
1110 000 100
1101 001 000
1111 101 000
1100 001 010
0010 101 010
0001 000 010
001110 001 001 010
001101 101 001 000
001111 001 001 000
001100 101 001 010
000010 000 101 010
000001 000 001 000
000011 000 101 000
000000 000 001 010
【００５０】
＜表５＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
10 100
01 010
1110 000 100
1101 101 010
1111 001 010
1100 101 000
0010 000 010
0001 001 000
001110 001 001 010
001101 101 001 000
001111 101 001 010
001100 001 001 000
000010 000 101 010
000000 000 101 000
00000110 001 001 001 010
00000101 010 000 001 000
00000111 010 000 001 010
00000100 001 001 001 000
00001110 101 001 001 010
00001101 000 101 001 000
00001111 000 101 001 010
00001100 101 001 001 000
11011101 100 000 001 000
【００５１】
表５は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内に、最小ランの連続を制限する、置き換えコードを持っている。すなわち、データ変換後の符号語列は、最小ランの繰り返し回数が制限されており、最大で７回まで最小ランの繰り返しがある。
【００５２】
表５は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”１１１０”は”０００１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で３個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。同様に、データ列の要素”１１１１”は”００１０１０”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で４個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。
【００５３】
表５では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。また最小ランの繰り返しを制限するコードを付加しても拘束長は増加しない。
【００５４】
＜表６＞
RLL(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0* (Before 0 * = 1, Before 1 :* = 0)
10 010
01 001
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 000 100 000 010
00000101 000 100 000 001
00000100 000 100 000 101
00000011 010 100 100 100
00000010 010 100 000 010
00000001 010 100 000 001
00000000 010 100 000 101
【００５５】
表６は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素に、不確定符号を持っている。 すなわち、表６で変換データ列の２ビットが”１１”であったとき、その直前の変換データ列によって、”０００”あるいは、”１０１”が選択される。直前の変換データ列が、”０１”、”０００００１０１”、”０００００１００”、”０００００００１”、または”００００００００”であるとき、最小ランを守るために、データ”１１”は符号”０００”に変換される。それ以外では、データ”１１”は、符号”１０１”に変換される。
【００５６】
表６は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”００１１”は”０１０１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で２個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。同様に、データ列の要素”００１０”は”０００１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で１個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。なお、表６中の不確定符号（*0*）は、各要素に２箇所与えられているが、これは、要素内の”１”の個数を、２で割ったときの余りをそろえるようにするものである。
【００５７】
表６では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。
【００５８】
＜表７＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0* (Before 0 * = 1, Before 1 :* = 0)
10 010
01 001
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 000 100 000 010
00000101 000 100 000 001
00000100 000 100 000 101
00000011 010 100 100 100
00000010 010 100 000 010
00000001 010 100 000 001
00000000 010 100 000 101
10111011 001 000 000 010
【００５９】
表７は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素に、不確定符号を持ち、さらに最小ランの連続を制限する、置き換えコードを持っている。すなわち、データ変換後の符号語列は、最小ランの繰り返し回数が制限されており、最大で７回まで最小ランの繰り返しがある。
【００６０】
また、表７で変換データ列の２ビットが”１１”であったとき、その直前の変換データ列によって”０００”あるいは”１０１”が選択される。直前の変換データ列が、”０１”、”０００００１０１”、”０００００１００”、”０００００００１”、または”００００００００”であるとき、最小ランを守るために、”１１”は”０００”に変換される。それ以外では、”１１”は”１０１”に変換される。
【００６１】
表７は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”００１１”は”０１０１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で２個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。同様に、データ列の要素”００１０”は”０００１００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で１個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。なお、表７中の不確定符号は、各要素に２箇所与えられているが、これは、要素内の”１”の個数を、２で割ったときの余りをそろえるようにするものである。
【００６２】
表７では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。また最小ランの繰り返しを制限するコードを付加しても拘束長は増加しない。
【００６３】
＜表８＞
RLL(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0*
10 100
01 010
0011 001 010
0010 001 000
0001 000 010
000011 001 001 000
000010 001 001 010
00000111 001 001 001 000
00000110 001 001 001 010
00000101 100 000 001 000
00000100 100 000 001 010
00000011 010 000 001 000
00000010 010 000 001 010
00000001 010 000 101 000
00000000 010 000 000 100
【００６４】
表８は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素に、不確定符号を持っている。すなわち、表８で変換データ列の２ビットが”１１”であったとき、次の変換データ列によって”０００”あるいは”１０１”が選択される。次の変換データ列が、”１０”であるとき、又は”０００００１０１”、”０００００１００”であるとき、最小ランを守るために、”１１”の変換は”０００”となる。それ以外では、”１１”の変換は”１０１”となる。
【００６５】
表８は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”００１１”は”００１０１０”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で２個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。同様に、データ列の要素”００１０”は”００１０００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で１個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。
【００６６】
なお、表８中の不確定符号は、各要素に２箇所与えられているが、これは、要素内の”１”の個数を、２で割ったときの余りをそろえるようにするものである。
【００６７】
表８では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。
【００６８】
＜表９＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0*
10 100
01 010
0011 001 010
0010 001 000
0001 000 010
000011 001 001 000
000010 001 001 010
00000111 001 001 001 000
00000110 001 001 001 010
00000101 100 000 001 000
00000100 100 000 001 010
00000011 010 000 001 000
00000010 010 000 001 010
00000001 010 000 101 000
00000000 010 000 000 100
01110111(01) 010 000 101 001
【００６９】
表９は、最小ランｄ＝１で、可変長構造を持ち、変換テーブル内の要素に、不確定符号を持ち、さらに最小ランの連続を制限する、置き換えコードを持っている。すなわち、データ変換後の符号語列は、最小ランの繰り返し回数が制限されており、最大で１０回まで最小ランの繰り返しがある。
【００７０】
表９は、さらに、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。すなわち、データ列の要素”００１１”は”００１０１０”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で２個、対応する符号語列では２個であり、どちらも２で割った余りが０で一致している。同様に、データ列の要素”００１０”は”００１０００”の符号語列に対応しているが、それぞれ”１”の個数は、データ列で１個、対応する符号語列では１個であり、どちらも２で割った余りが１で一致している。なお、表９中の不確定符号は、各要素に２箇所与えられているが、これは、要素内の”１”の個数を、２で割ったときの余りをそろえるようにするものである。
【００７１】
表９では、拘束長ｒ＝４である。最大ランｋ＝７を与えるためには、少なくとも拘束長ｒは４が必要である。また最小ランの繰り返しを制限するコードを付加しても拘束長は実質増加していない。
【００７２】
表３乃至表９のような変換テーブルを用いた時、従来通りデータ列を変調し、変調後のチャネルビット列の所定の間隔で、これまでと同様にＤＳＶ制御を行うことができる。しかし、表３乃至表９を用いた場合、データ列と、変換される符号語列の関係を生かして、さらに効率良くＤＳＶ制御を行うことができる。
【００７３】
即ち、変換テーブルにおいて、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている時、上記のように挿入するチャネルビットで、「反転」を表す”１”、あるいは「非反転」を表す”０”を、データビット列で挿入し、「反転」するならば”１”を挾み、「非反転」ならば”０”を挾むことと同様になる。
【００７４】
例えば表７において、データ変換する３ビットが”００１”と続いた時に、その後ろにおいてＤＳＶ制御ビットを挾むことにすると、データ変換は、”００１−ｘ”となる。
ここでｘに”１”を与えれば、
データ列 符号語列
0011 010 100
となり、また”０”を与えれば、
データ列 符号語列
0010 000 100
となる。符号語列をＮＲＺＩ化してレベル符号化すると、たとえば
データ列 符号語列 レベル符号列
0011 010 100 011000
0010 000 100 000111
となり、最後のレベル符号列が反転している。すなわち、ＤＳＶ制御ビットの”１”と”０”を選択することによって、データ列内においても、ＤＳＶ制御が行えることになる。
【００７５】
このことは、すなわち、ＤＳＶ制御による冗長度で考えると、データ列内の１ビットでＤＳＶ制御を行うと、チャネルビット列で表現すれば、表７の変換率ｍ＝２、ｎ＝３より、１．５チャネルビットでＤＳＶ制御を行っていることに相当する。もしチャネルビット列においてＤＳＶ制御を行うものとすると、例えば２チャネルビットで行えるが、Ｔｍａｘ（最大反転間隔）が増加する。
【００７６】
図１は、上記した変換テーブルを用いてデータを変調し、出力する変調装置の構成例を表している。この変調装置は、図１に示すように、データ列より、所定の間隔でＤＳＶ制御を行い、所定の間隔でＤＳＶビットである”１”あるいは”０”を決定し、挿入を行うＤＳＶビット決定挿入部１１、ＤＳＶビット決定挿入部１１より出力された、ＤＳＶビットの挿入されたデータ列を変調する変調部１２、および変調部１２より出力された変調符号列を、記録波形列に変換するＮＲＺＩ化部１３とを備える。また図示はしないが、タイミング信号を生成し、各部に供給してタイミングを管理するタイミング管理部も設けられている。
【００７７】
図２は、図１中にあるＤＳＶビット決定挿入の処理を説明する図である。ＤＳＶビットの決定及び挿入は、データ列内の任意の所定の間隔おきに行われている。図２に示すように、まずＤＡＴＡ１とＤＡＴＡ２の間にＤＳＶ制御ビットを挿入するために、ＤＡＴＡ１までの積算ＤＳＶを計算する。また次の区間のＤＡＴＡ２における区間ＤＳＶを計算する。ＤＳＶ値は、ＤＡＴＡ１とＤＡＴＡ２を、それぞれ、チャネルビット列に変換し、さらにレベル符号化（ＮＲＺＩ化）したものを、レベルＨ（”１”）を＋１、レベルＬ（”０”）を−１として、積算することによって得られる。挿入されるＤＳＶ制御ビットは、ＤＡＴＡ１までの積算ＤＳＶ値に、次のＤＡＴＡ２の区間ＤＳＶを、ＤＳＶ制御ビットを介して結合した場合の、積算ＤＳＶの絶対値が、「ゼロ」に近づくような値に決定する。
【００７８】
図２中のＤＳＶビットとしての「ｘ１」に、”１”を与える時は、ＤＡＴＡ１の後のＤＡＴＡ２の区間ＤＳＶの符号を反転することを示し、また”０”を与える時は、ＤＡＴＡ２の区間ＤＳＶを非反転することを意味する。上記表３乃至表９の各テーブル内の要素は、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するようになっているので、データ列内において、”１”を挿入することは、すなわち、以降の変換される符号語列にも”１”が挿入されること、すなわち「反転」されることを意味する。
【００７９】
このようにして、図２中のＤＡＴＡ１とＤＡＴＡ２の間のＤＳＶ制御ビットとしての「ｘ１」が決定したら、次に所定のデータ間隔をおいて、ＤＡＴＡ２とＤＡＴＡ３の間のＤＳＶ制御ビットとしての「ｘ２」で同様にＤＳＶ制御を行う。なおそのときの積算ＤＳＶ値は、ＤＡＴＡ１、ｘ１、そしてＤＡＴＡ２までの全てのＤＳＶ値とする。
【００８０】
そして図２に示すとおり、あらかじめデータ列内において、ＤＳＶビットを挿入し、その後で変調を行い、チャネルビット列を発生させる。
【００８１】
図３は、図１の変調装置における、変調部１２の構成例を示すブロック図である。図３において、シフトレジスタ３１は、ＤＳＶビット決定挿入部１１より供給されるＤＳＶ制御ビット挿入後のデータを２ビットずつシフトさせながら、拘束長判定部３２、Ｔminくり返し制限コード検出部３３、および、すべての変換部３４−１乃至３４−ｒに出力するようになされている。
【００８２】
拘束長判定部３２は、データの拘束長ｉを判定し、マルチプレクサ３５に出力するようになされている。Ｔminくり返し制限コード検出部３３は、専用のコードを検出したとき、その信号を拘束長判定部３２に出力する。
【００８３】
Ｔminくり返し制限コード検出部３３によりＴminくり返し制限コードが検出されたとき、拘束長判定部３２では所定の拘束長をマルチプレクサ３５に出力する。このとき、拘束長判定部３２では、別の拘束長を判定している場合があるが、Ｔminくり返し制限コード検出部３３からの出力がある場合、そちらを優先させて拘束長を決定する。
【００８４】
変換部３４−１乃至３４−ｒは、内蔵している変換テーブル（表３乃至表７のうちのいずれかの変換テーブル）を参照し、供給されたデータに対応する変換則が登録されているか否かを判断し、登録されている場合は、その変換則に従ってそのデータの変換を行った後、変換後の符号をマルチプレクサ３５に出力するようになされている。また、データが変換テーブルに登録されていない場合、変換部３４−１乃至３４−ｒは、供給されたデータを破棄するようになされている。
【００８５】
マルチプレクサ３５は、拘束長判定部３２より供給される拘束長ｉに対応する変換部３４−ｉが変換した符号を受け取り、その符号を、シリアルデータとして、バッファ３６を介して出力するようになされている。
【００８６】
また図示しないタイミング管理部は、クロックを発生し、クロックに同期してタイミング信号を生成し、各部に供給してタイミング管理を行っている。
【００８７】
次に、この実施の形態の動作について説明する。
【００８８】
最初に、シフトレジスタ３１より、各変換部３４−１乃至３４−ｒ、拘束長判定部３２、Ｔminくり返し制限コード検出部３３にデータが２ビット単位で供給される。
【００８９】
拘束長判定部３２は、例えば表５に示す変換テーブルを内蔵しており、この変換テーブルを参照して、データの拘束長ｉを判定し、判定結果（拘束長ｉ）をマルチプレクサ３５に出力する。
【００９０】
Ｔminくり返し制限コード検出部３３は、表５に示す変換テーブルのうちのくり返し制限コード部分（表５の場合、データ「１１０１１１０１」を変換 する部分）を内蔵しており、この変換テーブルを参照して、Ｔminの繰り返しを制限しているコードを検出し、このコード（「１１０１１１０１」）を検出した時、それに対応する拘束長ｉ＝４を示す検出信号を拘束長判定部３２に出力する。
【００９１】
拘束長判定部３２では、Ｔmin繰り返し制限コード検出部３３からの検出信号があった場合には、そのとき別の拘束長を独自に判定していたとしても、それを選択せず、Ｔmin繰り返し制限コードに基づく拘束長をマルチプレクサ３５に出力する。
【００９２】
図４は、拘束長判定部３２及びＴmin繰り返し制限コード検出部３３の動作を説明する図である。Ｔmin繰り返し制限コード検出部３３は、表５に示すテーブルの、「１１０１１１０１」の変換部分を持っており、入力された８ビットのデータが、これと一致する場合、所定の検出信号を拘束長判定部３２に出力する。また拘束長判定部３２は、表５に示すテーブルを内蔵しており、入力されたデータの２ビットが「１０」、または「０１」のいずれかに一致するか否かを最初に判定する。入力されたデータが「１０」、または「０１」のいずれかに一致する場合、拘束長判定部３２は、拘束長ｉが１であると判定する。入力されたデータが「１０」、または「０１」のいずれにも一致しない場合は、さらに２ビット追加して、合計４ビットを参照し、「１１１０」、「１１０１」、「１１１１」、「１１００」、「００１０」、または「０００１」、のいずれかに一致するか否かを判断する。
【００９３】
入力されたデータが「１１１０」、「１１０１」、「１１１１」、「１１００」、「００１０」、または「０００１」、のいずれかに一致する場合、拘束長判定部３２は、拘束長ｉが２であると判定する。
【００９４】
ところで入力されたデータが「１１０１」であったときは、Ｔminくり返し制限コード検出部３３において、始めの４ビットに加えてさらに４ビット先まで見て、合計８ビットが、「１１０１１１０１」（Ｔminくり返し制限コード）に一致するか否かを判定しており、もし入力された８ビットが「１１０１１１０１」でなかった時は、拘束長判定部３２は、拘束長ｉが２であると判定する。一方、「１１０１１１０１」であったときは、Ｔminくり返し制限コード検出部３３からの出力信号により、拘束長判定部３２は、結局、拘束長ｉ＝２の代わりに、拘束長ｉが４であると判定する。そして、入力されたデータが、上記「１１１０」、「１１０１」、「１１１１」、「１１００」、「００１０」、または「０００１」のいずれにも一致しない場合は、さらに２ビット追加して、合計６ビットを参照する。
【００９５】
以下同様にして、表５のテーブルに従って、全部で８ビットまで参照して、全ての”１”と”０”のデータ列の拘束長を決定する。
【００９６】
拘束長判定部３２は、このようにして判定した拘束長ｉを、マルチプレクサ３５に出力する。
【００９７】
なお、拘束長判定部３２の拘束長判定の処理は、図４に示す他、拘束長の大きい方から、ｉ＝４、ｉ＝３、ｉ＝２、ｉ＝１の順に行うようにしてもよい。このときも同様にして拘束長の判定が行われる。
【００９８】
一方、変換部３４−ｉ（３４−１乃至３４−ｒ）は、それぞれ、各拘束長ｉに対応するテーブルを有しており、供給されたデータに対応する変換則が、そのテーブルに登録されている場合、その変換則を利用して、供給された２×ｉビットのデータを３×ｉビットの符号に変換し、その符号をマルチプレクサ３５に出力する。
【００９９】
マルチプレクサ３５は、拘束長判定部３２より供給された拘束長ｉに対応する変換部３４−ｉが出力する符号を選択し、その符号をシリアルデータとして、バッファ３６を介して出力する。
【０１００】
ここで例えば、表５において、ｉ＝４のＴmin繰り返し制限テーブルが存在しないとすると、それは例えば、表３となる。このとき、データとして「１１０１１１０１１１０１１１０１」が入力されると、その変換後の符号語列は、最初の「１１０１」をｉ＝２のデータとして、「１０１−０１０」の符号に変換される。次の「１１０１」、さらにその次の「１１０１」も同様に「１０１−０１０」の符号に変換される。
【０１０１】
このようにして生成された符号を、例えばＮＲＺＩ化を行ってレベル符号に変換すると、「１」のタイミングにおいて、その論理が反転する信号となるので、この符号語列は、「１１００１１ ００１１００ １１００１１」となり、２Ｔの最小反転間隔が９回連続する符号となる。ここで、さらにデータ列として「１１０１」が連続して入力されれば、２Ｔの最小反転間隔がずっと続くことになる。
【０１０２】
これに対して、表５におけるｉ＝４の変換テーブルを採用すれば、データのうち「１１０１１１０１」という特別のコードは、符号「１０００００００１０００」に変換される。その結果、最小反転間隔Ｔminが何回も続くことが防止される。この表５の場合、最小反転間隔Ｔminが連続する回数は７回までである。
【０１０３】
表５はＴmin繰り返し制限コードとして、
１１０１１１０１ １００ ０００ ００１ ０００
を与えたが、ここでさらに重複しないコードをさらにＴmin繰り返し制限コードとしてあらたに与えて次のように２つのＴmin繰り返し制限コードを持つことも出来る。
１１０１１１０１ １００ ０００ ００１ ０００
００００１０１１ １００ ０００ ００１ ０１０
このとき表５は、次の表１０のようになる。そしてこの表８の場合、最小反転間隔Ｔminが連続する回数は６回までとなる。
【０１０４】
＜表１０＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
10 100
01 010
1110 000 100
1101 101 010
1111 001 010
1100 101 000
0010 000 010
0001 001 000
001110 001 001 010
001101 101 001 000
001111 101 001 010
001100 001 001 000
000010 000 101 010
000000 000 101 000
00000110 001 001 001 010
00000101 010 000 001 000
00000111 010 000 001 010
00000100 001 001 001 000
00001110 101 001 001 010
00001101 000 101 001 000
00001111 000 101 001 010
00001100 101 001 001 000
11011101 100 000 001 000
00001011 100 000 001 010
【０１０５】
同様に、表７はＴmin繰り返し制限コードとして、
１０１１１０１１ ００１ ０００ ０００ ０１０
を与えたが、ここでさらに重複しないコードをさらにＴmin繰り返し制限コードとして新たに与えて次のように２つのＴmin繰り返し制限コードを持つことも出来る。
１０１１１０１１ ００１ ０００ ０００ ０１０
１１１０１１００ ００１ ０００ ０００ １０１
このとき表７は、次の表１１のようになる。そしてこの表１１の場合、最小反転間隔Ｔminが連続する回数は６回までとなる。
【０１０６】
＜表１１＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0* (Before 0 * = 1, Before 1 :* = 0)
10 010
01 001
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 000 100 000 010
00000101 000 100 000 001
00000100 000 100 000 101
00000011 010 100 100 100
00000010 010 100 000 010
00000001 010 100 000 001
00000000 010 100 000 101
10111011 001 000 000 010
11101100 001 000 000 101
【０１０７】
図３の実施の形態は、変換テーブルあるいは逆変換テーブルを、表５から、表３、表４、表６乃至表１１に変更しても、同様にして適用することが出来る。ただし、表３、表４、または表８は、最小ランの繰り返し制限コードを持たないので、図３のＴmin繰り返し制限コード検出部３３は不要となる。またさらに、表８、表９においては、テーブル内に不確定ビットが含まれているので、不確定ビットの処理を持つ必要がある。
【０１０８】
ところで表５は別の例として、表１２に示すように、符号語列の先頭と最後を逆に配列した場合でも実現する。
＜表１２＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
10 001
01 010
1110 001 000
1101 010 101
1111 010 100
1100 000 101
0010 010 000
0001 000 100
001110 010 100 100
001101 000 100 101
001111 010 100 101
001100 000 100 100
000010 010 101 000
000000 000 101 000
00000110 010 100 100 100
00000101 000 100 000 010
00000111 010 100 000 010
00000100 000 100 100 100
00001110 010 100 100 101
00001101 000 100 101 000
00001111 010 100 101 000
00001100 000 100 100 101
11011101 000 100 000 001
【０１０９】
また同様にして表９も別の例として、表１３に示すように、符号語列の先頭と最後を逆に配列した場合でも実現する。
＜表１３＞
RML(1,7) plus data-bit-DSV control
(d,k;m,n;r)=(1,7;2,3;4)
データ 符号
11 *0*
10 001
01 010
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 010 100 100 100
00000101 000 100 000 001
00000100 010 100 000 001
00000011 000 100 000 010
00000010 010 100 000 010
00000001 000 101 000 010
00000000 001 000 000 010
01110111(01) 100 101 000 010
【０１１０】
ただし、表１０において、不確定ビットは、直前の１ビットを参照して、直前が１であれば不確定ビットを０とし、また直前が０であれば不確定ビットを１とする。
【０１１１】
また表３乃至表９のデータ列、符号列の各拘束長内で配列の順序は異なってもよい。たとえば表５の拘束長ｉ＝１の部分の、
【０１１２】
次に、Ｔminの連続を制限し、かつデータ列内においてＤＳＶ制御ビットを挿入したデータ列を変調したシミュレーションの結果について以下に示す。
【０１１３】
シミュレーションを行ったのは、変換テーブルとして表５を用いたものである。
【０１１４】
任意に作成したランダムデータ１３１０７２００ビットを、表５の変調コードテーブルを用いて、４７データビットおきにＤＳＶ制御を行い、さらにＤＳＶビットを挿入したデータ列を、表５のテーブルによって変調した際の、Ｔminの連続の分布のシミュレーション結果は以下の通りである。Ｔminの繰り返しは７回までであり、有効に短くすることができている。また平均反転間隔は、総チャネルビット列を、各Ｔの総和で割ったもので、３．３４Ｔであった。
【０１１５】
また同チャネルビット列のＤＳＶ制御は、ＮＲＺＩ化後の”１”をhighとし、”０”をlowとしたときの差、および、ＤＳＶ値のプラス側のピーク及びマイナス側のピークは以下の通りである。なお、ＤＳＶビットとして４７データ列おきにＤＳＶ制御ビットを挿入した場合の冗長率は、４７データ列に対して１データであるから、１／（１＋４７）＝２．０８％である。
【０１１７】
なお、従来の例えばＲＬＬ（１−７）符号やＲＭＬ（１−７）符号は、データ列内のＤＳＶ制御が出来ないので、チャネルビット列発生後にＤＳＶ制御ビットを挾むことにより、ＤＳＶ制御は実現する。しかし、最大ランを守った上でＤＳＶ制御を行うためには、４チャネルビットを必要とし、上記表３乃至表９に較べると効率が悪い。
【０１１９】
またさらに、上記シミュレーションにおいて、発生させたチャネルビット列を表５に基づいて復調し、さらに４７ビットおきにＤＳＶビットを抜き出したデータ列は、元のランダムデータと一致するのを確認した。
【０１２０】
以上のように、本発明によれば、可変長テーブルにおいて、一意に決定する変換規則をもち、最小ラン長の繰り返し回数の制限を行った上に、さらに変換テーブルの要素内の”１”の個数と、変換される符号語列の要素内の”０”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するようにしたので、
（１）ＤＳＶの制御を少ない冗長度で行うことができる。
（２）冗長が少ない上に、最小ラン、最大ランを守ることができる。
（３）挿入ＤＳＶビットは同一ビット数であるため、エラー伝搬が起こりにくい。
さらに、最小ランの繰り返しが制限されていない符号語列と比較すると、
（４）高線密度でのタンジェンシャルチルトに対する許容度が向上する。
（５）信号レベルの小さい部分が減少し、ＡＧＣやＰＬＬ等の波形処理の精度が向上し、総合特性を高めることができる。
（６）従来と比較して、ビタビ復号等の際のパスメモリ長が短く設計でき、回路規模を小さくすることができる。
【０１２１】
なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
【０１２２】
【発明の効果】
以上の如く、本発明の第１の変調装置および方法、並びに記録媒体によれば、変換テーブル内の要素が、それぞれ一意に決定する要素で構成され、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を持つようにしたので、データ列内でＤＳＶ制御が行えるようになり、冗長度が少なく、ＤＳＶ制御が行えると同時に、最大ランｋも少なくとも７にすることが可能となる。
【０１２３】
本発明の第２の変調装置および方法、並びに記録媒体によれば、変換テーブルが、同一の不確定符号中に２箇所の不確定ビットを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を持つようにしたので、データ列内でＤＳＶ制御が行えるようになり、冗長度が少なく、ＤＳＶ制御が行えると同時に、最大ランｋも少なくとも７にすることが可能となる。さらに、変換テーブルの拘束長を伸ばさないで最小ランの連続を、制限することが出来るので、エラー伝搬長の増加が少ない状態で、安定してクロック再生を行うことが可能となる。
【０１２４】
本発明の第３の変調装置および方法、並びに記録媒体によれば、変換テーブルが、最小ランの連続を制限するコードを有し、かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を持つようにしたので、データ列内でＤＳＶ制御が行えるようになり、冗長度が少なく、ＤＳＶ制御が行えると同時に、最大ランｋも少なくとも７にすることが可能となる。
【図面の簡単な説明】
【図１】本発明の変調装置の構成を示すブロック図である。
【図２】図１のＤＳＶビット決定挿入部１１の動作を説明する図である。
【図３】図１の変調部１２の構成を示すブロック図である。
【図４】図３の拘束長判定部３２及び最小ラン繰り返し制限コード検出部３３の動作を説明する図である。
【符号の説明】
１１ ＤＳＶビット決定挿入部， １２ 変調部， １３ ＮＲＺＩ化部， ３１ シフトレジスタ， ３２ 拘束長判定部， ３３ Ｔminくり返し制限コード検出部， ３４−１乃至３４−ｒ 変換部， ３５ マルチプレクサ， ３６ バッファ
Claims (31)
- 基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換して出力する変調手段を備える変調装置において、
前記変調手段の変換テーブルは、
最小ランｄが１であり、
可変長構造を有し、
その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、
かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する
ことを特徴とする変調装置。 - 前記変換テーブルは、最大ランｋは少なくとも７とされている
ことを特徴とする請求項１に記載の変調装置。 - 前記変換テーブルは、最大ランｋが７であるとき、拘束長が少なくとも４とされている
ことを特徴とする請求項１に記載の変調装置。 - 入力されたデータのＤＳＶを制御して、前記変調手段に供給するＤＳＶ制御手段をさらに備える
ことを特徴とする請求項１に記載の変調装置。 - 前記変換テーブルは、最小ランの連続を制限するコードを有する
ことを特徴とする請求項１に記載の変調装置。 - 基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換して出力する変調方法において、
前記変換テーブルが、
最小ランｄが１であり、
可変長構造を有し、
その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、
かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する
ことを特徴とする変調方法。 - 基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換して出力する変調手段を備える変調装置において、
前記変調手段の変換テーブルは、
最小ランｄが１であり、
可変長構造を有し、
その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、
かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する
ことを特徴とする変調装置。 - 前記不確定符号を構成する不確定ビットの値は、その不確定符号の前または後における符号語列のビット値において“０”がｄビット以上連続して続くとき、”１”とされ、それ以外のとき、”０”とされる
ことを特徴とする請求項７に記載の変調装置。 - 前記変換テーブルでは、最大ランｋが少なくとも７とされている
ことを特徴とする請求項７に記載の変調装置。 - 前記変換テーブルでは、最大ランｋが７であるとき、拘束長が少なくとも４とされている
ことを特徴とする請求項７に記載の変調装置。 - 前記変換テーブルは、最小ランの連続を制限するコードを有する
ことを特徴とする請求項７に記載の変調装置。 - 基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換して出力する変調方法において、
前記変換テーブルが、
最小ランｄが１であり、
可変長構造を有し、
その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、
かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する
ことを特徴とする変調方法。 - 基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換して出力する変調手段を備える変調装置において、
前記変調手段の変換テーブルは、
最小ランｄが１であり、
可変長構造を有し、
最小ランの連続を制限するコードを有し、
かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する
ことを特徴とする変調装置。 - 前記変換テーブルでは、最大ランｋが少なくとも７とされている
ことを特徴とする請求項１３記載の変調装置。 - 前記変換テーブルでは、最大ランｋが７であるとき、拘束長が少なくとも４とされている
ことを特徴とする請求項１３記載の変調装置。 - 入力されたデータのＤＳＶを制御して、前記変調手段に供給するＤＳＶ制御手段をさらに備える
ことを特徴とする請求項１３に記載の変調装置。 - 基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換して出力する変調方法において、
前記変換テーブルが、
最小ランｄが１であり、
可変長構造を有し、
最小ランの連続を制限するコードを有し、
かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する
ことを特徴とする変調方法。 - 基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成 されたデータ列であって、
前記変調方式の変換テーブルは、
最小ランｄが１であり、
可変長構造を有し、
その要素は、拘束長が異なるいずれのデータ列に対しても、そのデータ列から変換される符号語列が一意に定まる要素で構成され、
かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する
ことを特徴とするデータ構造を有するデータ列を記録した記録媒体。 - 前記変換テーブルは、最大ランｋは少なくとも７とされている
ことを特徴とする請求項１８に記載の記録媒体。 - 前記変換テーブルは、最大ランｋが７であるとき、拘束長が少なくとも４とされている
ことを特徴とする請求項１８に記載の記録媒体。 - 入力されたデータのＤＳＶが制御されたものである
ことを特徴とする請求項１８に記載の記録媒体。 - 前記変換テーブルは、最小ランの連続を制限するコードを有する
ことを特徴とする請求項１８に記載の記録媒体。 - 基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、
前記変調手段の変換テーブルは、
最小ランｄが１であり、
可変長構造を有し、
その要素は、同一の不確定符号中に２箇所の不確定ビットを有し、
かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有する
ことを特徴とするデータ構造を有するデータ列を記録した記録媒体。 - 前記不確定符号を構成する不確定ビットの値は、その不確定符号の前または後における符号語列のビット値において”０”がｄビット以上連続して続くとき、”１”とされ、それ以外のとき、”０”とされる
ことを特徴とする請求項２３に記載の記録媒体。 - 前記変換テーブルでは、最大ランｋが少なくとも７とされている
ことを特徴とする請求項２３に記載の記録媒体。 - 前記変換テーブルでは、最大ランｋが７であるとき、拘束長が少なくとも４とされている
ことを特徴とする請求項２３に記載の記録媒体。 - 前記変換テーブルは、最小ランの連続を制限するコードを有する
ことを特徴とする請求項２３に記載の記録媒体。 - 基本データ長がｍビットのデータを、変換テーブルに基づいて、基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変換する変調方式により作成されたデータ列であって、
前記変調手段の変換テーブルは、
最小ランｄが１であり、
可変長構造を有し、
最小ランの連続を制限するコードを有し、
かつ、データ列の要素内の”１”の個数と、変換される符号語列の要素内の”１”の個数を、２で割った時の余りが、どちらも１あるいは０で一致するような変換規則を有す る
ことを特徴とするデータ構造を有するデータ列を記録した記録媒体。 - 前記変換テーブルでは、最大ランｋが少なくとも７とされている
ことを特徴とする請求項２８に記載の記録媒体。 - 前記変換テーブルでは、最大ランｋが７であるとき、拘束長が少なくとも４とされている
ことを特徴とする請求項２８に記載の記録媒体。 - 入力されたデータのＤＳＶが制御されたものである
ことを特徴とする請求項２８に記載の記録媒体。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34241797A JP3722331B2 (ja) | 1997-12-12 | 1997-12-12 | 変調装置および方法、並びに記録媒体 |
| EP03075532A EP1324337A3 (en) | 1997-12-12 | 1998-12-09 | Modulation device and method and distribution medium |
| US09/208,125 US6359930B1 (en) | 1997-12-12 | 1998-12-09 | Modulation device and method and distribution medium |
| DE69825551T DE69825551T2 (de) | 1997-12-12 | 1998-12-09 | Verfahren und Vorrichtung zur (d,k;m,n;r)-variablen Längenkodierung |
| EP98310098A EP0923077B1 (en) | 1997-12-12 | 1998-12-09 | Method and device for VLC (d,k;m,n;r) coding |
| EP20030075533 EP1321939A3 (en) | 1997-12-12 | 1998-12-09 | Modulation device and method and distribution medium |
| CNB981233007A CN1148744C (zh) | 1997-12-12 | 1998-12-11 | 调制设备和方法 |
| KR1019980054942A KR100597326B1 (ko) | 1997-12-12 | 1998-12-12 | 변조장치및방법과분배매체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34241797A JP3722331B2 (ja) | 1997-12-12 | 1997-12-12 | 変調装置および方法、並びに記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177432A JPH11177432A (ja) | 1999-07-02 |
| JP3722331B2 true JP3722331B2 (ja) | 2005-11-30 |
Family
ID=18353576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34241797A Expired - Lifetime JP3722331B2 (ja) | 1997-12-12 | 1997-12-12 | 変調装置および方法、並びに記録媒体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6359930B1 (ja) |
| EP (3) | EP1321939A3 (ja) |
| JP (1) | JP3722331B2 (ja) |
| KR (1) | KR100597326B1 (ja) |
| CN (1) | CN1148744C (ja) |
| DE (1) | DE69825551T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091347A (en) * | 1997-05-23 | 2000-07-18 | Sony Corporation | Device and method for modulation and transmission medium |
| JP3760961B2 (ja) * | 1997-09-11 | 2006-03-29 | ソニー株式会社 | 変調装置および変調方法、復調装置および復調方法、並びに記録媒体 |
| JP3716421B2 (ja) * | 1997-09-19 | 2005-11-16 | ソニー株式会社 | 復調装置および復調方法 |
| JP3985173B2 (ja) * | 1998-05-29 | 2007-10-03 | ソニー株式会社 | 変調装置および方法、復調装置および方法、並びにデータ格納媒体 |
| KR100372923B1 (ko) * | 2000-05-02 | 2003-02-25 | 대우전자주식회사 | 고밀도 디브이디를 위한 변조방법 |
| NZ516523A (en) * | 2000-05-10 | 2003-08-29 | Konink Philips Electronics N | Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier, method for decoding, device for decoding |
| JP4265101B2 (ja) * | 2000-12-22 | 2009-05-20 | ソニー株式会社 | デジタル変調方法、復調方法及び記録済記録媒体 |
| US6577255B2 (en) | 2001-10-29 | 2003-06-10 | Victor Company Of Japan, Ltd. | Method and apparatus for encoding digital data |
| JP4132804B2 (ja) * | 2001-12-11 | 2008-08-13 | ソニー株式会社 | 変調装置および方法、記録媒体、並びにプログラム |
| JP4178795B2 (ja) * | 2002-01-23 | 2008-11-12 | ソニー株式会社 | 変調装置および方法、ｄｓｖ制御ビット生成方法、記録媒体、並びにプログラム |
| CN100477533C (zh) * | 2002-08-15 | 2009-04-08 | 联发科技股份有限公司 | 在信号调制/编码中零数字总和变化量控制方法与装置 |
| US7212483B2 (en) * | 2002-09-25 | 2007-05-01 | Victor Company Of Japan, Limited | Modulation device, modulation method and recording medium |
| TWI225730B (en) * | 2003-12-31 | 2004-12-21 | Ind Tech Res Inst | Type-dependent coding method with type control |
| US8130124B2 (en) * | 2009-06-19 | 2012-03-06 | Analog Devices, Inc. | Method and apparatus for improving the reliability of a serial link using scramblers |
| US8108567B2 (en) * | 2009-06-19 | 2012-01-31 | Analog Devices, Inc. | Method and apparatus for connecting HDMI devices using a serial format |
| JP4919121B2 (ja) * | 2010-02-08 | 2012-04-18 | ソニー株式会社 | 変調装置、変調方法、および記録媒体 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3334810B2 (ja) | 1992-02-14 | 2002-10-15 | ソニー株式会社 | 符号化方法、再生方法、および、再生装置 |
| TW219416B (ja) | 1992-03-10 | 1994-01-21 | Sony Co Ltd | |
| JP3227901B2 (ja) * | 1993-05-21 | 2001-11-12 | ソニー株式会社 | 変調方法及び復調装置 |
| WO1996019044A1 (en) * | 1994-12-12 | 1996-06-20 | Sony Corporation | Data encoding method and data decoding method |
| JP3339539B2 (ja) * | 1995-12-13 | 2002-10-28 | 松下電器産業株式会社 | デジタル変調装置、その方法及び記録媒体 |
| JP3760961B2 (ja) * | 1997-09-11 | 2006-03-29 | ソニー株式会社 | 変調装置および変調方法、復調装置および復調方法、並びに記録媒体 |
| JP3717024B2 (ja) * | 1997-12-12 | 2005-11-16 | ソニー株式会社 | 復調装置および方法 |
-
1997
- 1997-12-12 JP JP34241797A patent/JP3722331B2/ja not_active Expired - Lifetime
-
1998
- 1998-12-09 EP EP20030075533 patent/EP1321939A3/en not_active Withdrawn
- 1998-12-09 DE DE69825551T patent/DE69825551T2/de not_active Expired - Lifetime
- 1998-12-09 EP EP03075532A patent/EP1324337A3/en not_active Withdrawn
- 1998-12-09 US US09/208,125 patent/US6359930B1/en not_active Expired - Lifetime
- 1998-12-09 EP EP98310098A patent/EP0923077B1/en not_active Expired - Lifetime
- 1998-12-11 CN CNB981233007A patent/CN1148744C/zh not_active Expired - Fee Related
- 1998-12-12 KR KR1019980054942A patent/KR100597326B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1221186A (zh) | 1999-06-30 |
| KR100597326B1 (ko) | 2006-11-30 |
| EP0923077A1 (en) | 1999-06-16 |
| EP1324337A2 (en) | 2003-07-02 |
| JPH11177432A (ja) | 1999-07-02 |
| CN1148744C (zh) | 2004-05-05 |
| KR19990063048A (ko) | 1999-07-26 |
| EP1321939A3 (en) | 2008-10-01 |
| EP1324337A3 (en) | 2008-10-01 |
| EP0923077B1 (en) | 2004-08-11 |
| EP1321939A2 (en) | 2003-06-25 |
| US6359930B1 (en) | 2002-03-19 |
| DE69825551D1 (de) | 2004-09-16 |
| DE69825551T2 (de) | 2005-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100675029B1 (ko) | 변조장치 및 방법, 복조장치 및 방법, 및 제공매체 | |
| US5748119A (en) | Devices and methods for channel-encoding and channel-decoding of digital data | |
| EP0597443A1 (en) | Modulating method, modulating device and demodulating device | |
| JP3722331B2 (ja) | 変調装置および方法、並びに記録媒体 | |
| KR20010022324A (ko) | 연속 최소 런 길이 제한이 있는 변조/복조 장치 및 방법 | |
| JP3760961B2 (ja) | 変調装置および変調方法、復調装置および復調方法、並びに記録媒体 | |
| JP3722180B2 (ja) | 変調装置および方法、並びに記録媒体 | |
| US6606038B2 (en) | Method and apparatus of converting a series of data words into modulated signals | |
| JP4839784B2 (ja) | 変調テーブル、変調装置および方法、プログラム、並びに記録媒体 | |
| JP3717024B2 (ja) | 復調装置および方法 | |
| US6091347A (en) | Device and method for modulation and transmission medium | |
| JP2004518241A (ja) | 一連のｍビットの情報ワードを被変調信号に変換する方法 | |
| JP2003288760A (ja) | 変調方法、変調装置、記録媒体、復調方法および復調装置 | |
| JP3760966B2 (ja) | 変調装置および方法、並びに記録媒体 | |
| JP2000068850A (ja) | 復調装置および方法、並びに提供媒体 | |
| JP4207073B2 (ja) | 変調装置および方法、記録媒体、並びに復調装置および方法 | |
| JP4826888B2 (ja) | 復調テーブル、復調装置および復調方法、プログラム、並びに記録媒体 | |
| JP4155312B2 (ja) | 変調装置および方法、記録媒体、並びに復調装置および方法 | |
| JP4983032B2 (ja) | 復調テーブル、復調装置および方法、プログラム、並びに記録媒体 | |
| JP4366662B2 (ja) | 変調装置、変調方法、記録媒体 | |
| JP4919121B2 (ja) | 変調装置、変調方法、および記録媒体 | |
| JP2000068847A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
| JP2000068849A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |