JP2004518241A

JP2004518241A - 一連のｍビットの情報ワードを被変調信号に変換する方法

Info

Publication number: JP2004518241A
Application number: JP2002563605A
Authority: JP
Inventors: イミンクコルネリスアーショウハマー
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2001-02-02
Filing date: 2001-02-02
Publication date: 2004-06-17
Also published as: EA005043B1; EA200300859A1; NO20024704D0; EE200200569A; IL152008A0; NO20024704L; KR20020086754A; CZ20023259A3; MXPA02009474A; US6768432B2; BG107160A; UA74412C2; US20030141996A1; PL362892A1; WO2002063774A1; BR0109726A; IL152008A; EP1360769A1; CN1422457A; TW516027B

Abstract

【課題】高い効率で低周波数成分を抑制することができ、かつこの目標を加算／比較演算などの小さな計算負荷によって達成する、デジタル変調方法を提供することと、本発明のプロセスによって変調されるデジタルデータが記録される光ディスクまたは光磁気ディスクなどの情報記録媒体を提供すること。
【解決手段】本発明は、音声またはビデオ信号、コンピュータデータなどを、光または光磁気ディスクなどの記録媒体に記録するために使用されるデジタル変調方法と装置に関する。ｍビットのデータワードが、翻訳テーブルに従って、ｎビットのコードワードに変換される。コードワードは、連続する「１」の間に並ぶ「０」の数が少なくともｄ個かつ最大でｋ個である（ｄ，ｋ）制約を満足する。ｎビットのコードワードは、マージングワードの後のコードワードにおける先頭の「１」とそのマージングワードにおける最後の「１」の間の「０」と、マージングワードの前のコードワードにおける最後の「１」とそのマージングワードにおける先頭の「１」の間の「０」が、少なくともｄ個であるように選択されるｐビットのマージングワードと、交互に並ぶ。この条件を満足するマージングワードであって、かつ、交互に並ぶコードワードとマージングワードの連鎖のモジュロ−２積分後に得られる被変調信号の直流不均衡が最低になるマージングワードが選択される。次いで、被変調信号が、モジュロ−２積分された、交互に並ぶコードワードとマージングワードの連鎖によって生成され、モジュロ−２積分においては、「１」が遷移となり、「０」が遷移なしとなる。一意の同期ワードが周期的に挿入される。
【選択図】図１

Description

【０００１】
【発明が属する技術分野】
本発明は、一連のｍビットの情報ワードを被変調信号に変換する方法と、記録担体を製造する方法と、符号化デバイスと、復号化デバイスと、記録デバイスと、読み取りデバイスと、信号と、記録担体に関する。
【０００２】
本発明は、一連のｍ（ｍは整数）ビットの情報ワードを被変調信号に変換する方法であって、受信された各情報ワードに対してｎビットのコードワードを供給し、前記供給されたコードワードを、前記被変調信号に変換されるｐビットのマージングワード（ｍｅｒｇｉｎｇｗｏｒｄ）と交互に並べ（（ｎ＋ｐ）はｍより大きい）、かつ、前記対応する被変調信号が所定の基準を満足するように、前記一連の情報ワードが、変換の規則に従って、一連の交互に並ぶコードワードとマージングワードとに変換する、方法に関する。本発明は、さらに、当該方法によって得られる信号が記録される記録担体を製造する方法にも関する。
【０００３】
本発明は、さらに、請求されている前記方法を実行するための符号化デバイスであって、当該デバイスが、前記ｍビットの情報ワードをｎビットのコードワードに変換するためのｍ−ｎビット変換器と、前記ｐビットのマージングワードを選択するための手段と、前記交互に並ぶｎビットのコードワードとｐビットのマージングワードを被変調信号に変換するための手段とを有する、符号化デバイスにも関する。
【０００４】
本発明は、さらに、このタイプの符号化デバイスが使用される記録デバイスにも関する。
【０００５】
本発明は、さらに、信号に関する。
【０００６】
本発明は、さらに、前記信号が記録される記録担体に関する。
【０００７】
本発明は、さらに、当該記録担体を製造するための装置であって、当該装置が、放射ビームによって記録担体の放射感知層を走査するための光学システムと、変調ユニットであって、前記放射感知層に前記放射ビームによって形成されるパターンが、前記変調ユニットに流される制御信号に対応するように前記放射ビームを変調するための変調ユニットとを有する、装置にも関する。
【０００８】
本発明は、さらに、前記信号を一連のｍビットの情報ワードに変換するための復号化デバイスであって、当該デバイスが、前記信号を、低いまたは高い論理値を有するビットのストリングに変換するための変換手段を有し、当該ビットストリングが、前記情報信号部分に対応するｎビットのコードワードを含み、かつ、当該デバイスが、前記一連のコードワードを前記一連の情報ワードに変換するための変換手段であって、変換される前記コードワードそれぞれに、コードワードに依存する情報ワードが割り当てられる変換手段を有する、復号化デバイスにも関する。
【０００９】
最後に、本発明は、このタイプの復号化デバイスが使用される読み取りデバイスにも関する。
【００１０】
【従来の技術】
このような方法、このようなデバイス、このような記録担体、およびこのような信号は、Ｋ．Ａ．ＳｃｈｏｕｈａｍｅｒＩｍｍｉｎｋ著の「デジタルレコーダーの符号化技術（ＣｏｄｉｎｇＴｅｃｈｎｉｑｕｅｓｆｏｒＤｉｇｉｔａｌＲｅｃｏｒｄｅｒｓ」（Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ、１９９１年、ＩＳＢＮ０−１３−１４００４７−９）の第５章から公知である。この本には、例えば、一連のｍビットの情報ワードを、２つの連続する「１」の間の「０」の数がｄとｋの間にある一連のビットに変換するために使用される符号器が、説明されている。これらの制約は、ｄおよびｋ制約、またはｄｋ制約とも呼ばれる。この特定の先行技術の方法においては（この本のｐ．１１４〜１１７を参照）、ｍビットの情報ワードが、翻訳テーブルに従ってｎビットのコードワードに変換され、ｐビットのマージングワードが、連続するコードワードの間に挿入される（ここで、ｍ、ｎ、ｐは整数で、（ｎ＋ｐ）はｍより大きく、かつｐはｄに等しいかｄより大きい）。コードワードとマージングワードは、交互に並ぶコードワードとマージングワードの連鎖のｄｋ制約が満たされるように選択される。交互に並ぶコードワードとマージングワードは、モジュロ−２積分（ｍｏｄｕｌｏ−２ｉｎｔｅｇｒａｔｉｏｎ）演算により、高いまたは低い信号値を有するビットセルによって形成される対応する信号に変換される。この場合、「１」ビットは、被変調信号において高い信号値から低い信号値、またはこの逆の変化によって表される。「０」ビットは、２つのビットセルの間に遷移において信号値が変化しないことによって表される。被変調信号の連続する遷移の間の最小距離は、ｄ＋１ビット間隔であり、被変調信号の連続する遷移の間の最大距離は、ｋ＋１ビット間隔である。システムが自己クロック式（ｓｅｌｆ−ｃｌｏｃｋｉｎｇ）であることが望ましいとき、すなわち、被変調信号における連続する遷移の間隔が離れすぎず、かつ、シンボル間干渉を制限するために被変調信号の２つの遷移間の距離が近すぎない必要があるときに、ｄｋ制約は、課せられる。さらに、被変調信号の低周波数成分は、できるだけ小さく維持する必要がある。このような信号は、直流フリー信号（ｄｃ−ｆｒｅｅｓｉｇｎａｌ）とも呼ばれる。この直流フリー信号を使用する第一の理由は、記録チャネルは通常は低周波数成分に応答しないためである。信号における低周波数成分を抑制することは、信号がトラックに記録されている光学記録担体から信号が読み取られるときにも非常に有利である。その理由は、記録されている信号によって影響されない継続的なトラッキング制御が可能であるためである。低周波数成分を良好に抑制することは、不要な可聴ノイズのより少ない、質の高いトラッキングをもたらす。
【００１１】
光学または光磁気記録担体に音声信号を記録する、または記録担体上の音声信号を読み取るためにこのような信号を使用する１つの例は、米国特許明細書第４，５０１，０００号に記載されている。この明細書には、コンパクトディスク（ＣＤ）またはミニディスク（ＭＤ）に情報を記録するために使用されるＥＦＭ変調システムが説明されている。ＥＦＭ被変調信号は、一連のｍ（＝８）ビットの情報ワードを一連のｎ（＝１４）ビットのコードワードに変換し、かつｐ（＝３）個のマージングビットを連続するコードワードの間に挿入することによって得られる。１４ビットの各コードワードは、２つの連続する「１」の間に少なくともｄ（＝２）、最大でｋ（＝１０）の「０」が配置されるという条件を満足する。コードワードの間についてもこの条件を満足させるために、３ビットのマージングワードが使用される。８個の可能な３ビットのマージングワードのうち４つの３ビットのマージングワード、すなわち「００１」、「０１０」、「０００」、「１００」を使用することができる。残りの３ビットのマージングワード、すなわち「１１１」、「０１１」、「１０１」、「１１０」は使用されない。その理由は、これらは所定のｄ（＝２）制約に違反するためである。使用できる４つのマージングワードのうちの１つの選択は、交互に並ぶコードワードとマージングワードの連鎖後に得られるビットストリングがｄｋ制約を満足し、かつ、対応するモジュロ−２積分信号においてランニングデジタル合計値（ｒｕｎｎｉｎｇｄｉｇｉｔａｌｓｕｍｖａｌｕｅ）が実質的に一定となるように、行われる。特定の瞬間におけるランニングデジタル合計値ＲＤＳは、その特定の瞬間の前に位置する被変調信号部分について計算された、高い信号値を有するビットセルの数と、低い信号値を有するビットセルの数の間の差を意味するものとする。実質的に一定のランニングデジタル合計値は、信号の周波数スペクトルが、低周波数域における周波数成分を有さないことを意味する。上記の規則に従ってマージングワードを決定することによって、被変調信号の低周波数成分を低減させることができる。３ビットのマージングワードの選択は、チャネル信号が実質的に直流フリーであり、かつ、チャネル信号のｄｋ制約も満たされるという要件に基づいて行われる。ＥＦＭ信号の復号化は、非常に単純である。３ビットのマージングワードは、復号器によってスキップされ、そして１４ビットのコードワードは、検索テーブルまたはＰＬＡなどを使用して情報バイトに翻訳される。
【００１２】
低周波数成分を抑制するための改良された方法は、Ｋ．Ａ．ＳｃｈｏｕｈａｍｅｒＩｍｍｉｎｋ、Ｕ．Ｇｒｏｓｓ著の「８−１４変調（ＥＦＭ）の低周波数特性の最適化（ＯｐｔｉｍｉｚａｔｉｏｎｏｆＬｏｗ−ｆｒｅｑｕｅｎｃｙＰｒｏｐｅｒｔｉｅｓｏｆＥｉｇｈｔ−ｔｏ−ＦｏｕｒｔｅｅｎＭｏｄｕｌａｔｉｏｎ（ＥＦＭ））」（ＲａｄｉｏａｎｄＥｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒ発行、Ｖｏｌ．５３、ｐ．６３〜６６、１９８３年）に説明されている。この記事において、著者は、ｐビットのマージングワードの選択が、次に入力される１つのコードワードに依存するのみならず、これと対照的に、次に入力されるｑ（ｑは１より大きい整数）個のコードワードを使用して選択が行われる方法について説明している。この記事から、このいわゆるルックアヘッド（ｌｏｏｋａｈｅａｄ）方式が低周波数の抑制の質を向上させると言う結論を得ることができる。この方式の重大な欠点は、加算、比較、バッファリングなどの演算の数が、選択プロセスに関与するコードワードの数とともに指数的に増加するため、実施することが困難であることである。例えば、２つのコードワードを使用するルックアヘッド方式では、４×４＝１６の加算／比較演算が必要となり、３つのコードワードを使用する方式では、４×４×４＝６４の加算／比較演算が必要となる（以下、同様）。選択回路の速度と電力消費が重要である多くの用途の場合、このルックアヘッド方式は実際には採用できない。
【００１３】
最近の記事「制約が弱いコード（Ｗｅａｋｌｙｃｏｎｓｔｒａｉｎｅｄｃｏｄｅｓ）」（ＩＥＥＥｌｅｃｔｒｏｎｉｃｓＬｅｔｔｅｒｓ発行、Ｖｏｌ．３３、Ｎｏ．２３、ｐ．１９４３〜１９４４，１９９７年１１月）において、著者Ｋ．Ａ．ＳｃｈｏｕｈａｍｅｒＩｍｍｉｎｋ氏は、「制約が弱いコード」と呼ばれる、新規の制約されるコードのタイプについて説明している。制約が弱いコードは、所定の制約が（低い）確率Ｐで違反するシーケンスを形成するため、ｄｋ制約に従うことができない。この著者は、チャネルが誤りフリーでない場合には、完全に制約されたシーケンスをチャネルに送ることは意味がないと論じている。所定のｄｋ制約に違反することにより、低周波数成分を低減させるために利用できる自由度は大きくなる。ｄ制約の違反、すなわち「０」の数がｄ未満であることは、シンボル間干渉の結果として誤りを発生させやすいことが知られている。ｋ制約の違反は、その結果として容易にクロック同期の消失をもたらし、それに起因して、誤りのバーストをもたらす。従って、この方法は、非常に効果的であるというわけではない。その理由は、ｄｋ制約の違反が、必然的に受信部におけるビット検出誤りをもたらすため、ｄｋ制約の違反の頻度が小さくなければならないためである。
【００１４】
情報の記録には、読み取り／書き込み速度を高める必要性が常に伴う。しかしながら、読み取り速度を向上させるためには、トラッキング機構のより高いサーボ帯域幅が必要となる。この結果、記録される信号における低周波数成分の抑制に対し、より厳しい制限が課せられる。低周波数成分の抑制を改良することは、トラッキング機構から発生する可聴ノイズの抑制にとっても有利である。この理由から、信号が低周波数成分を含まないようにするために、可能な限りの策を採ることが望ましい。
【００１５】
【課題を解決するための手段】
従って、本発明の目的は、高い効率で低周波数成分を抑制することができ、かつこの目標を加算／比較演算などの小さな計算負荷によって達成する、デジタル変調方法を提供することである。
【００１６】
本発明のさらなる目的は、本発明のプロセスによって変調されるデジタルデータが記録される光ディスクまたは光磁気ディスクなどの情報記録媒体を提供することである。
【００１７】
先行技術に固有な問題の１つの可能な解決策は、先行技術の方法がマージングワードの選択において過度に制限的であるという認識に基づく。なぜならこの方法においては、交互に並ぶマージングワードとコードワードが連鎖されるときに所定のｄｋ制約が満たされるマージングワードしか許可されないからである。
【００１８】
本発明の第一の観点においては、ｍビットの情報ワードをｎビットのコードワードに変換するためのデジタル変調方法であって、ｐビットのマージングワードが連続するコードワードの間に挿入され、ｍ、ｎ、ｐが整数であり、かつ（ｎ＋ｐ）がｍより大きい、変調方法が提供される。コードワードは、有効なｄ制約とｋ制約の両方に従うが、マージングワードは、このｄ制約に従う必要はない。「０」の数がｄより小さいと、シンボル間干渉に起因する誤りが発生しやすいことが知られている。しかしながら、マージングワードは受信部に情報を提供しないため、受信されるコードワードの信頼性を低下させることなくマージングワードにおけるｄ制約に違反することができる。これにより、選択できるマージングワードのセットのサイズが大きくなる結果として、被変調信号の低周波数成分を、先行技術の方法または装置の規則の元に生成される被変調信号と比較して、大きく低減させることができる。この実施例は、被変調信号における低周波数成分の存在を、先行技術の場合よりも大幅に良好に回避できるという点において有利である。
【００１９】
本発明のさらなる実施例は、同期（ｓｙｎｃ）ワードが一連のコードワードの中に挿入され、同期ワードが、交互に並ぶマージングワードとコードワードの連鎖によって形成されるビットストリームにおいて生じることのできないビットパターンを示すことを特徴とする。この選択回路は、交互に並ぶコードワードと連鎖されるときに同期パターンを生成するｐビットのマージングワードを除外する。上記の除外規則は、連続する「１」の間にｕ（ｕはｄより小さい整数）個の「０」を含むｐビットのマージングワードを、すべて「０」のワードとして扱う。この実施例は、読み取り機構が短い「０」ランレングスを、すべて「０」のワードとして検出することがある場合に、偽の同期パターンが生成されないという点において有利である。
【００２０】
本発明の上記およびその他の目的、特徴、および利点は、本発明の望ましい実施例の説明からより完全に明らかになるであろう。
【００２１】
【発明を実施するための形態】
本発明の望ましい実施例においては、連続するｎビットのコードワードは、ｐビットのマージングワードと交互に配置されている。本発明の第一の観点においては、符号器は、交互に並ぶコードワードとマージングワードから成るシーケンスが、マージングワードにおける先頭の「１」とそのマージングワードの前のコードワードにおける最後の「１」の間の「０」と、マージングワードにおける最後の「１」とそのマージングワードの後ろのコードワードにおける最初の「１」の間の「０」が少なくともｄ個であるという条件を満足するように、連続するコードワードの間での使用が許可されるｐビットのマージングワードのセットを生成する。本発明の第二の観点においては、符号器は、許可されるマージングワードの当該セットから、コードワードの連鎖におけるモジュロ−２積分後の累積直流不均衡（ｄｃｉｍｂａｌａｎｃｅ）が０に最も近くなるマージングワードを選択する。例えば、ｄ＝２、ｋ＝１０、ｎ＝１４、ｍ＝８、ｐ＝３であるＥＦＭコードにおいては、８つの可能な３ビットのマージングワードのうち許可される３ビットのマージングワードは４つであり、これらは「００１」、「０１０」、「０００」、「１００」である。本発明の実施例においては、例えば、残りの３ビットのマージングワード、すなわち「１１１」、「０１１」、「１０１」、「１１０」を使用することができる。しかしながら、３つの制限があり、第一に、交互に並ぶ１４ビットのコードワードと３ビットのマージングワードのカスケードにおいて、ｋ（＝１０）制約に違反しないこと、第二に、交互に並ぶ１４ビットのコードワードと３ビットのマージングワードのカスケードにおいて、同期パターンが生成されないこと、第三に、コードワードの信頼性を保護するため、マージングワードを結合する２つのコードワードの最初の方または後の方において連続する「０」の数が少なくともｄ（＝２）であることが必要である。表１は、許可されるマージングワードのセットの生成と、対応するＲＤＳの計算と、直流不均衡が最低となるマージングワードの選択のプロセスを概略的に示す。
【００２２】
【表１】

【００２３】
表１は、８ビットの情報ワード「０１００００００」（十進法で６４）の翻訳と、それに続く８ビットの情報ワード「０１０１１１１１」（十進法で９５）の翻訳を詳細に示す。図４Ａ〜４Ｈに示されている翻訳テーブルによると、これらの情報ワードは、それぞれ、１４ビットのコードワード「０１００１０００１００１００」と「００１００００００００１００」に翻訳される。説明の目的のために、コードワード「０１００１０００１００１００」の最後におけるＲＤＳは＋５に等しいと想定する。この特定の場合には、すべての可能な３ビットのマージングワードを、所定の制約に違反することなく使用することができる。表１は、すべての可能な３ビットのマージングワードと、マージングワードとコードワードが連鎖されてモジュロ−２積分された後の結果のＲＤＳを示す。本発明によると、符号器は、ＲＤＳが０に最も近い特定のマージングワード、すなわち「１０１」を選択する。従って、マージングワード「１０１」とコードワード「００１００００００００１００」の連鎖後のＲＤＳは、０である。この方法においては、被変調信号の直流レベルは、実質的に一定のレベルに維持され、被変調信号の周波数スペクトルは、抑制された低周波数成分を示す。ここで留意すべき点として、マージングビットが所定の（ｄ）制約に従う先行技術の符号器は、マージングワード「０００」を選択し、この場合、より大きいＲＤＳ、すなわち＋４になる。この例は、本発明の方法によって得られる信号は、先行技術の方法によって生成される信号よりも、被変調信号の直流レベルがより一定であることを示す。
【００２４】
【表２】

【００２５】
本発明のさらなる説明として、表２は、コードワード「０１００１０００１００１００」と「０１０００００１００１００１」が連鎖される場合における、すべての３ビットのマージングワードを生成するプロセスを示す。マージングワード「００１」、「０１１」、「１０１」、「１１１」は、マージングワードの最後の「１」とコードワード「０１０００００１００１００１」の最初の「１」の間の「０」の数がｄ（＝２）未満であるために、使用できない。コードワード「０１００１０００１００１００」の最後におけるＲＤＳが＋５に等しいと想定したときに、候補のマージングワードと１４ビットのコードワードが連鎖されてモジュロ−２積分された後のＲＤＳが、表２にリストされている。本発明の観点によると、符号器は、ＲＤＳが０に最も近くなるマージングワード、すなわち「１１０」を選択する。従って、マージングワード「１１０」とコードワード「０１０００００１００１００１」を連鎖した後のＲＤＳは、＋２である。ここで留意すべき点として、マージングワードが所定の（ｄ）制約に従う先行技術の符号器は、マージングワード「０００」を選択し、この場合、より大きいＲＤＳ、すなわち＋４になる。
【００２６】
上述においては、可能なｐビットのマージングワードすべてを生成するための手段を有する符号器について説明した。この符号器は、与えられた制約を満足し、かつＲＤＳの絶対値が最小となるｐビットのマージングワードを選択するための手段をさらに有する。当業者には、可能なワードのセットの中に、ｐビットのマージングワードとｎビットのコードワードの連鎖のＲＤＳの値が常に同じになるｐビットのマージングワードが存在しうることは、明らかであろう。この特性は、選択セット、従って選択回路の計算負荷および／またはハードウェア要件を低減させるために有利に利用できる。例えば、ｐ＝３のとき、マージングワード「１１１」と「０１０」が常に同じＲＤＳ値になることは、容易に確認できる。このワードのうちの１つ、例えば、「１１１」を選択セットから除外することによって、選択肢のサイズを８ワードから７ワードに小さくすることができる。また、当業者には、上述したＲＤＳ以外の基準に基づいてｐビットのマージングビットを選択できることも明らかであろう。
【００２７】
符号化された信号は、ｑ（ｑは整数）個の交互に並ぶマージングワードとコードワードを有することが望ましい。符号化された信号部分の間には、同期（ｓｙｎｃ）信号が挿入される。同期信号が、符号化された信号のシーケンス内に生じることがないことが望ましい。従来、同期パターンは、論理「０」を有する一連のｓビット（ｓはｋより大きい整数）を含むか、または、同期パターンは、論理「１」を有する１つのビットによって分けられる、論理「０」を有する２本のｋビットから成る。ｐビットのマージングワードは、交互に並ぶマージングワードとコードワードの連鎖が同期パターンに等しいパターンを含まないように、候補のマージングワードから選択される。情報は、スペースを有する連続するマークの形式に格納され、マークの長さと、連続するマークの間のスペースの長さは、連続するコードワードに従う個別の変数である。マージングワード「１１１」、「０１１」、「１０１」、「１１０」の場合、読み取りスポットのサイズに対して長さが短いマークまたはスペースが生成される。スペースとマークの長さが短いため、検出器ユニットはこれらを認識できない。このことは、マージングワード「１１１」、「０１１」、「１０１」、「１１０」は、復号器デバイスによって「０００」として検出されることを意味し、このことは、検出回路が偽の同期パターンを検出しうるか、ｋ制約の違反をもたらすことを意味する。望ましい実施例においては、マージングワードの選択回路は、同期パターンまたはｋ制約の計算においてマージングワード「１１１」、「０１１」、「１０１」、「１１０」を「０００」として扱うことによって、偽の同期パターンおよび／または偽のｋ制約違反の生成を回避することができる。例えば、ｋ＝１０ならば、選択回路は、「００００１１０００００」または「０００１０１０００００」などのシーケンスを生成するマージングワードを除外する。なぜならば、これらは偽のｋ（＝１０）制約違反をもたらす可能性があるためである。同期パターンが「１００００００００００１００００００００００１」の場合は、選択回路は、偽の同期パターンの生成をもたらす可能性がある「１００１１００００００１００００００００００１」または「１００００００００００１０００１０１００００１」などのシーケンスを生成するマージングワードを除外する。
【００２８】
以下に、本発明の実施例を図を参照して説明する。
【００２９】
図１において、参照数字１は、光ディスクまたは光磁気ディスクなどの記録媒体に記録されるデジタルデータが供給される入力端子を表し、数字２は、入力データをｍ個のパラレルビットに変換するためのシリアル − パラレル変換器を表し、数字３は、データ変換器を表す。データ変換器３には、データビットｄ１，．．．，ｄ８が供給され、かつデータ変換器３は、データビットを１７個のチャネルビットｃ１，．．．ｃ１７に変換する。１７ビットワードは、２つの部分、すなわち、チャネルビットｃ１，．．．ｃ１４を有する１４ビットのコードワードと、チャネルビットｃ１５，．．．，ｃ１７を有する３ビットのマージングワードから成る。１４ビットワードは、ＲＯＭ、ＰＬＡなどによって構成されるデータ変換器によって生成される。データ変換器は、データビットｄ１，．．．，ｄ８を、１４ビットの形式における出力チャネルビットｃ１，．．．，ｃ１４に翻訳する。図４Ａ〜４Ｈに示されているコード翻訳テーブルは、このような変調器によって得られるｎ（＝１４）コードビット（ｃ１〜ｃ１４）において、連続する「１」の間の「０」の数が少なくともｋ（＝２）かつ最大でｄ（＝１０）であるという規則に従う。クロック生成器６は、回路のクロック信号を生成する。データ変換器３は、３ビットワードｃ１５，．．．ｃ１７を生成するための追加の手段を有する。この追加の手段は、ＲＯＭ、ＰＬＡなどによって構成するか、または、前述した特定の指定が満たされるように３ビットワードを決定するようにプログラムされているコンピュータを使用して構築することができる。
【００３０】
図２は、前述した方法を実行することができる、本発明による符号化デバイスの実施例を示す。図２において、参照数字２１は、記録媒体への記録前に翻訳されるべき信号データが供給される入力端子を表し、数字２２は、入力データを８個のパラレルビットのデータに変換するためのシリアル − パラレル変換器を表し、数字２３は、データ変換器を表す。ＲＯＭ、ＰＬＡなどによって構成されるこのデータ変換器には、８ビット形式のデータビットｄ１，．．．，ｄ８が供給され、そしてこのデータ変換器は、１４ビット形式のコードワードｃ１，ｃ２，．．．，ｃ１４を供給する。変換テーブルは、図４Ａ〜４Ｈに示されていて、これらは、以前に提案されたＥＦＭ変調と同じである。１４ビットデータは、変換器２４を使用してパラレルからシリアルに変換される。結合ビット加算器（ｃｏｕｐｌｉｎｇｂｉｔａｄｄｅｒ）２６は、所定のｄｋ制約を満足するさまざまな候補のマージングワードを生成する。候補のマージングワードのセットは、ＲＯＭ、ＰＬＡなどに格納することが望ましい。選択回路２７は、候補から、ＲＤＳが０に最も近いマージングワードを選択する。選択回路は、１４ビットのコードワードによって連鎖される可能な候補のマージングワードそれぞれのＲＤＳを計算するための算術ユニットを有する。信号生成器２９は、選択回路２７のタイミング制御用の信号を生成する。端子２８と３０から取得される、交互に並ぶマージングワードとコードワードの連鎖のモジュロ−２積分後に得られる被変調信号は、記録増幅器を介して光学検出器等の記録手段に送られ、光または光磁気ディスクなどの光学担体（図示されていない）、テープ、またはその他の記録媒体に記録される。
【００３１】
図３は、ｍ（＝１４）ビットのコードワードとｐビットのマージングワードの２つの連鎖を示す。望ましい実施例においては、ｐの値は３または２である。
【００３２】
図４Ａ〜４Ｈは、８ビットのデータワードｄ１，．．．，ｄ８を、１４ビットのコードワードｃ１，．．．ｃ１４に変換するための望ましい変換テーブルを示す。この変換テーブルは、連続する「１」の間に少なくとも２つ、最大で１０の「０」が常に存在するという規則に従う。なお図４Ａ〜４Ｈに示されているものと異なるコード変換テーブルも、使用できることは、理解されるであろう。
【００３３】
上記の説明から、本発明は、ディスク形状の記録媒体におけるデジタル情報の記録、再生のための改良されたシステムを提供することが理解されるであろう。情報は、スペースを設けた連続するマークの形式に格納され、マークの長さと、連続するマークの間のスペースの長さは、連続するコードワードに従う個別の変数である。従って、デジタル情報は、記録信号の低周波数成分が従来よりも良好に抑制されて格納される。
【００３４】
本発明は、現時点において望ましい実施例を参照しながら詳しく説明されているが、当業者には、本発明の精神と範囲から逸脱することなくさまざまな変更を行うことができることは、理解されるであろう。従って、本発明は、添付されている請求項による制限を除いては制限されない。参照記号は、請求項の範囲を制限しない。語句「有する」は、請求項にリストされている以外の要素またはステップの存在を除外するものではない。要素の前に付く語句「１つの」は、そのような要素の複数の存在を除外するものではない。
【図面の簡単な説明】
【図１】本発明の実施例の単純化されたブロック線図である。
【図２】被変調データの説明に使用するための概略図である。
【図３】連続するコードワードとｐビットのマージングワードの連鎖の説明に使用するための図である。
【図４Ａ】８ビットの情報ワードを１４ビットのコードワード（およびこの逆）に変換するための変換テーブルを示す概略図である。
【図４Ａ】８ビットの情報ワードを１４ビットのコードワード（およびこの逆）に変換するための変換テーブルを示す概略図である。
【図４Ｂ】８ビットの情報ワードを１４ビットのコードワード（およびこの逆）に変換するための変換テーブルを示す概略図である。
【図４Ｃ】８ビットの情報ワードを１４ビットのコードワード（およびこの逆）に変換するための変換テーブルを示す概略図である。
【図４Ｄ】８ビットの情報ワードを１４ビットのコードワード（およびこの逆）に変換するための変換テーブルを示す概略図である。
【図４Ｅ】８ビットの情報ワードを１４ビットのコードワード（およびこの逆）に変換するための変換テーブルを示す概略図である。
【図４Ｆ】８ビットの情報ワードを１４ビットのコードワード（およびこの逆）に変換するための変換テーブルを示す概略図である。
【図４Ｇ】８ビットの情報ワードを１４ビットのコードワード（およびこの逆）に変換するための変換テーブルを示す概略図である。
【図４Ｈ】８ビットの情報ワードを１４ビットのコードワード（およびこの逆）に変換するための変換テーブルを示す概略図である。
【符号の説明】
１入力端子
２シリアル − パラレル変換器
３データ変換器
２１入力端子
２２シリアル − パラレル変換器
２３データ変換器
２４変換器
２９信号生成器
２８端子
３０端子

Claims

バイナリデータビットのシーケンスをバイナリチャネルビットのシーケンスに符号化する方法であって、ｍ個のデータビット（ｍは整数）の連続的かつ逐次のブロックを、翻訳テーブルに従って逐次のｎビットのコードワード（ｎはｍより大きい整数）に符号化し、
前記コードワードが、連続する「１」が少なくともｄ個かつ最大でｋ個の「０」によって分けられるようにｄｋ制約を満足し、かつ、当該連続するコードワードの間に、ｐビットのマージングワード（ｐは整数）を挿入し、当該交互に並ぶコードワードとマージングワードの連鎖が、前記マージングワードにおける先頭の「１」と前記マージングワードの前の前記コードワードにおける最後の「１」との間の「０」が、少なくともｄ個で、かつ前記マージングワードにおける最後の「１」と前記マージングワードの後ろの前記コードワードにおける最初の「１」の間の「０」が、少なくともｄ個であるという条件を、満足する、方法において、前記マージングワードが当該ｄ制約に従う必要のないことを特徴とする方法。
前記交互に並ぶコードワードとマージングワードの前記連鎖の連続する「１」の間の「０」の数を最大でｓに制約するために（ｓはｋに等しいかｋより大きい整数）、ｐビットのマージングワードが、動作可能である、請求項１に記載の方法。
前記交互に並ぶコードワードとマージングワードの前記連鎖のモジュロ−２積分後に生成される信号の累積直流不均衡を低減するために、ｐビットのマージングワードが動作可能である、請求項１および２に記載の方法。
ｄ＝２、ｋ＝１０、ｍ＝８、ｎ＝１４、ｐ＝３である、請求項１、２、および３によるバイナリデジタル信号を符号化する方法。
ｄ＝２、ｋ＝１０、ｎ＝１４、ｍ＝８、ｐ＝２である、請求項１、２、および３によるバイナリデジタル信号を符号化する方法。
請求項１〜５のいずれかに記載の方法によって符号化された信号を復号化するための復号器。
請求項１〜５のいずれかに記載される前記符号化の方法に応答して形成される情報構造が記録される、情報記録媒体。
当該情報媒体が光学的に読み取り可能な記録担体である、請求項７の情報記録媒体。
請求項１〜５のいずれかに記載される、バイナリデータビットのシーケンスをバイナリチャネルビットのシーケンスに符号化する前記方法を実行するための、符号化デバイス。