JP2974678B2

JP2974678B2 - データ誤り検出方式

Info

Publication number: JP2974678B2
Application number: JP63153641A
Authority: JP
Inventors: 曜一郎佐古; 博司小川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-06-23
Filing date: 1988-06-23
Publication date: 1999-11-10
Anticipated expiration: 2014-11-10
Also published as: DE68920918T2; KR0175920B1; KR900000888A; EP0347934A2; EP0347934A3; CA1323423C; JPH01321733A; DE68920918D1; US5077721A; EP0347934B1

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ｍビットのデータをこのｍビットより大き
いｎビットのデータに変換し、このｎビットのデータの
間に記録データのDSV（Digital Sum Variation）の値に
応じたビットパターンのｐビットのマージングビットを
挿入するとともに、これらのｎビットのデータおよびｐ
ビットのマージングビットの交互の連なりの中で“0"の
ビットの連続する数が所定のｄ個以上およびこのｄより
大きいｋ個以下となるように変調したデータを記録した
記録媒体から再生されるデータの誤りを検出するデータ
誤り検出方式に関し、例えば、所謂コンパクトディスク
（CD）のデータフォーマットに従ったCD−WOやCD−RAM
等のデータストレージの再生系に適用される。

〔発明の概要〕

本発明は、ｍビットのデータをこのｍビットより大き
いｎビットのデータに変換し、このｎビットのデータの
間に記録データのDSVの値に応じたビットパターンのｐ
ビットのマージングビットを挿入するとともに、これら
のｎビットのデータおよびｐビットのマージングビット
の交互の連なりの中で“0"のビットの連続する数の所定
のｄ個以上およびこのｄより大きいｋ個以下となるよう
に変調して記録媒体に記録した記録データを上記記録媒
体から復調再生する際に、上記マージングビットのビッ
トパターンが上記変調規則に適合しているか否かの判定
を行い、上記変調規則に適合しないマージングビット近
傍の再生データを誤りとする誤り検出情報を上記再生デ
ータとともに出力することによって、再生系にて得られ
る再生データの信頼性の向上を図るようにしたものであ
る。

〔従来の技術〕

従来より、音声や楽音等のオーディオ信号をデジタル
化して光ディスクに記録した所謂コンパクトディスク
（CD）を再生するCDプレーヤ等の再生専用のディスクプ
レーヤ装置が一般に提供されている。

上記コンパクトディスク（CD）では、１シンボル８ビ
ットの信号を各々14ビット（１チャンネルビット）のデ
ータに変換したEFM（Eight to Fourteen Modulation）
データとして与えられる24ビットの同期信号、14ビット
（１シンボル）のサブコード、14×32ビット（32シンボ
ル）の演奏情報等のデータおよびパリティと、各シンボ
ルの間に設けたそれぞれ３ビットのマージンビットから
成る588ビットを１フレームとし、第９図に示すよう
に、98フレームを１サブコードブロックとするデータフ
ォーマットが規格化されており、上記１サブコードブロ
ックの絶対アドレスが上記サブコードのうちのＱチャン
ネル信号にて与えられ、上記１サブコードブロック単位
でデータ処理が演奏情報等のデータに施されている。

上記コンパクトディスク（CD）におけるEFMでは、14
ビット（１シンボル）のデータおよび３ビットのマージ
ングビットの連なりの中で“0"のビットの連続する数が
２以上10以下となるように変調が行われ、また、記録デ
ータのスタート位置からDSVを連続的にカウントして、
このDSVの値に応じたビットパターンのマージングビッ
トを与えることにより、上記DSVの制御がなされてい
る。

また、上記コンパクトディスク（CD）に記録される左
右チャンネルのディジタル・オーディオ信号を１ワード
（２シンボル＝16ビット）毎に交互に連続させて１チャ
ンネルのシリアル・データ信号として取り扱い、上記CD
−ROM等では、CDのデータフォーマットにおける１サブ
コードブロックすなわち98フレーム分のデータに先行し
てヘッダ部および同期信号を付加することにより、第10
図に示すようなデータフォーマットの2Kバイトのデータ
で１セクタ（あるいは１ブロック）を構成している。

さらに、従来のCDプレーヤは再生専用であることか
ら、例えば情報の書き換え可能な光磁気記録媒体にて形
成した光磁気ディスクを使用して、記録および再生が可
能で上記CDに対して互換性を保つようなCD−WOやCD−RA
M等のデータストレージの開発が従来より進められてい
る。

〔発明が解決しようとする課題〕

上述のようにCDのデータフォーマットでは、各シンボ
ルの間に設けたそれぞれ３ビットのマージンビットを設
けて、“0"のビットが連続する数を２以上10以下とする
記録データの変調規則における最小反転間隔（T_min）お
よび最小反転間隔（T_max）を確保したり、上記記録デー
タのDSVの制御を行なっている。しかし、CDの再生系に
おいては、従来、上記マージングビットの内容を無視し
て、本来のデータだけを復調再生していたので、例え
ば、データ（4041）_ＨをEFM変調した第11図のＡに示す
ような記録データ（D_REC）に対して、上記マージングビットとデータ（41）_Ｈとの
連続部分に読み取り誤りが発生して、第11図のＢに示す
ような再生データ（D_PB1）や、第11図のＣに示すような再生データ（D_PB2）が得られた場合に、どちらの再生データ（D_PB1），（D
_PB2）もともに（40A3）_Ｈと誤った復調再生結果になっ
てしまっていた。

そこで、本発明は、上述の如き実情に鑑み、ｍビット
のデータをこのｍビットより大きいｎビットのデータに
変換し、このｎビットのデータの間に記録データのDSV
の値に応じたビットパターンのｐビットのマージングビ
ットを挿入するとともに、これらのｎビットのデータお
よびｐビットのマージングビットの交互の連なりの中で
“0"のビットの連続する数が所定のｄ個以上およびこの
ｄより大きいｋ個以下となるように変調して記録した記
録媒体から再生される再生データの読み取り誤りを上記
マージングビットを利用して検出して、再生データの信
頼性の向上を図り得るようにすることを目的としてい
る。

〔課題を解決するための手段〕

本発明に係るデータ誤り検出方式は、上述の目的を達
成するために、ｍビットのデータをこのｍビットより大
きいｎビットのデータに変換し、このｎビットのデータ
の間に記録データのDSVの値に応じたビットパターンの
ｐビットのマージングビットを挿入するとともに、これ
らのｎビットのデータおよびｐビットのマージングビッ
トの交互の連なりの中で“0"のビットの連続する数が所
定のｄ個以上およびこのｄより大きいｋ個以下となるよ
うに変調して記録媒体に記録した記録データを上記記録
媒体から復調再生する際に、上記マージングビットのビ
ットパターンが上記変調規則に適合しているか否かの判
定を行い、上記変調規則に適合しないマージングビット
近傍の再生データを誤りとする誤り検出情報を上記再生
データとともに出力することを特徴としている。

〔作用〕

本発明では、記録媒体から復調再生される再生データ
に所定の変調規則に従って挿入されているマージングビ
ットのビットパターンが上記変調規則に適合しているか
否かの判定を行うことにより、上記変調規則に適合しな
いマージングビット近傍の再生データを誤りとする誤り
検出情報を得る。上記誤り検出情報は、上記再生データ
とともに出力される。

〔実施例〕

以下、本発明の実施例について、図面を参照しながら
詳細に説明する。

以下に説明する実施例は、本発明を光ディスク記録再
生システムに適用したものである。

この実施例における記録処理系の変調回路を示す第３
図のブロック図において、（１）は図示しないCIRCエン
コーダから８ビット並列のデータ信号（Sd）が供給され
るデータ入力端子であり、また、（２）は4.3218MHzの
システムクロック信号（Sc）が供給されるクロック入力
端子であり、さらに、（３）および（４）は7.35kHzの
フレームシンク信号（Sf）および１サブコードブロック
すなわち98フレーム毎のブロックシンク信号（Sb）が供
給される各シンク入力端子である。

ここで、上記フレームシンク信号（Sf）の間には、第
４図に示すように、CIRCエンコードされた音声信号によ
る８ビット並列のデータ信号（Sd）が32個形成されると
ともに、８ビット並列のサブコード信号（SC）が形成さ
れ、上記データ信号（Sd）およびサブコード信号（SC）
が図示しないセレクタ等にて所定のタイミングで選択さ
れて上記データ入力端子（１）に供給される。

上記データ信号（Sd）は、上記データ入力端子（１）
からリードオンリーメモリ（11）に供給され、このリー
ドオンリーメモリ（11）において、所定の変換テーブル
に従って８ビットデータから14ビットデータに変換され
る。上記リードオンリーメモリー（11）にて変換された
14ビットデータに変換されたデータ信号は、レジスタ
（12），（13），（14）に順次転送される。

また、上記システムクロック信号（Sc），フレームシ
ンク信号（Sf）およびブロックシンク信号（Sb）は、上
記各入力端子（２），（３），（４）を介してシステム
制御回路（15）に供給されている。上記システム制御回
路（15）は、上記システムクロック信号（Sc），フレー
ムシンク信号（Sf）およびブロックシンク信号（Sb）に
基づいて、98フレームすなわち１サブコードブロック単
位で各回路ブロックの動作制御を行う。

ここで、CDのデータフォーマットにおいて、データ信
号中のシンクパターンは、〔10000000000100000000001
0〕の24ビットで構成されており、この実施例では、上
述のレジスタ（12），（13），（14）が14ビットのデー
タを取り扱うようになっているので、〔1000000000010
0〕の14ビットのパターンに置き換えて扱い、出力段で2
4ビットのシンクパターンに修復するようにしている。
上記14ビットのパターンデータは、上記フレームシンク
信号（Sf）に応じた上記システム制御回路（15）からの
信号によって、リードオンリーメモリ（16）でされて上
記レジスタ（12），（13），（14）に供給される。ま
た、上述のサブコード信号においても、１サブコードブ
ロックすなわち98フレーム毎に、 S₀＝〔00100000000001〕 S₁＝〔00000000010010〕の特定のパターンデータが挿入されるので、これらの信
号（S₀），（S₁）は、上記ブロックシンク信号（Sb）に
応じた上記システム制御回路（15）からの信号によっ
て、上記リードオンリーメモリ（16）で形成されて上記
レジスタ（12），（13），（14）に供給される。

これらの信号が上記レジスタ（12），（13），（14）
で順次転送されることにより、上記レジスタ（12）に保
持しているデータに対して、１つ前のデータが上記レジ
スタ（13）に保持され、２つ前のデータが上記レジスタ
（14）に保持される。

また、上記リードオンリーメモリ（11），（16）にて
形成される14ビットデータの先端の“0"の数および終端
の“0"の数は、データ信号（Sd）によって一義的に決ま
るので、これらの数値がデータ信号と同時に形成され
る。ここで、14ビットデータの先端および終端の“0"の
数は、上述の変換テーブルにおいて、９個以下に定めら
れており、４ビットで表される。なお、シンクパターン
において、14ビットの置換データの終端の“0"の数は２
個であるが、24ビットのパターンでは１個なので、この
場合の終端の“0"の数は〔0001〕にされる。これらの４
ビットづつの信号も上記レジスタ（12），（13），（1
4）にてデータ信号と同様に転送される。

上記レジスタ（12）の先端の“0"の数を示す数値
（F₁）と、上記レジスタ（13）の終端の“0"の数を示す
数値（B₂）が、３ビットのマージングビットを形成する
リードオンリーメモリ（17），（18）のアドレスに供給
される。

ここで、上記マージングビットは、上記リードオンリ
ーメモリ（17），（18）において、〔000〕，〔001〕，〔010〕，〔100〕の連続する“0"の数を２以上とする上述の規則を満たす
４通りのビットパターンが選択される。また、上記マー
ジングビットは、前後のデータ信号の間に挿入された状
態で連続する“0"の数を２以上10以下とする規則を満た
す必要があり、上述の先端の“0"の数を示す数値（F₁）
および終端の“0"の数を示す数値（B₂）をアドレスとし
て、上記規則を満足しない組み合わせを除いたビットパ
ターンが選択される。さらに、上記マージングビット
は、前後のデータ信号の間に挿入された状態で、上述の
24ビットのシンクパターンと一致させないために、前後
のデータ信号のパターンが次に示す11通りのいずれかで
あった場合に、それぞれのマージングビットの×印を付
した組み合わせが除かれる。なお、マージングビット
は、上記数値（F₁），（B₂）で選ばれる全ての場合を示
してある。

上記11通りのビットパターンは、現在のデータ,1つ前
のデータ,2つ前のデータおよび１つ前のマージングビッ
トによって、弁別することができる。この実施例では、
上記リードオンリーメモリ（17）から上記数値（F₁），
（B₂）に対して全てのマージングビットを出力し、ま
た、上記リードオンリーメモリ（18）から上述の11通り
の場合における上記数値（F₁），（B₂）に対して×印を
付した組み合わせを除いたマージングビットを出力す
る。さらに、上記レジスタ（12），（13），（14）に保
持されたデータ信号と後述するレジスタ（42）に保持さ
れる１つ前のマージングビットとが検出回路（19）に供
給されており、この検出回路（19）にて上述の11通りの
場合が検出される。上記検出回路（19）による検出信号
によって、通常時には上記リードオンリーメモリ（17）
が選択され、上述の11通りの場合には上記リードオンリ
ーメモリ（18）が選択される。

この実施例において、上記リードオンリーメモリ（1
7），（18）から出力されるマージングビットは、セレ
クタ（20）に供給されている。また、上記システム制御
回路（15）から０〜３の数値がセレクタ（21）に順次供
給されている。このセレクタ（21）は、当初上記システ
ム制御回路（15）側を選択し、上記システム制御回路
（15）から０〜３の数値を上記セレクタ（20）に与え
る。これによって、上記セレクタ（20）は、上記システ
ム制御回路（15）からの数値〔０〜３〕に応じて入力す
なわちマージングビットを選択する。

上記セレクタ（20）にて選択されたマージングビット
はリードオンリーメモリ（22）のアドレスに供給されて
おり、上記リードオンリーメモリ（22）にて上記マージ
ングビットを構成するディジタル信号のDSVと極性の信
号が形成される。また、上記レジスタ（12）のデータ信
号はリードオンリーメモリ（23）のアドレスに供給され
ており、上記リードオンリーメモリ（23）にて上記デー
タ信号を構成するディジタル信号のDSVと極性の信号が
形成される。また、このデータ信号およびマージングビ
ットのDSVと極性を示す信号は、それぞれDSVレジスタ
（24），（25）、極性レジスタ（26），（27）に供給さ
れている。

上記DSVレジスタ（24），（25）からの信号は、加減
算回路（28）の一方の入力（Ａ）に供給されている。上
記加減算回路（28）の他方の入力（Ｂ）には、累積DSV
レジスタ（29）からの信号が供給されている。さらに、
上記極性レジスタ（26），（27）からの信号と累積極性
レジスタ（30）からの信号とが組み合わせ理論回路（3
1）に供給されており、この論理回路（31）の出力にて
上記加減算回路（28）の加減算の制御が行われる。

上記加減算回路（28）の出力信号は、レジスタ（3
2），（33）に供給されるとともに、絶対値回路（34）
を介してレジスタ（35），（36）に供給されている。ま
た、上記レジスタ（36）の出力信号は、上記加減算回路
（28）の一方の入力（Ａ）に供給されている。さらに、
上記レジスタ（32），（33），（35）の出力信号は、上
記加減算回路（28）の他方の入力（Ｂ）に供給されてい
るとともに、上記累積DSVレジスタ（29）に供給されて
いる。

また、上記論理回路（31）からの信号がセレクタ（3
7）に供給されている。さらに、極性レジスタ（38）か
らの信号が上記セレクタ（37）に供給されており、この
セレクタ（37）が上記加減算回路（28）からの信号によ
って制御され、このセレクタ（37）からの信号が上記極
性レジスタ（38）に供給されている。そして、上記極性
レジスタ（38）からの信号が上記累積極性レジスタ（3
0）に供給されている。

さらに、上記システム制御回路（15）から上記セレク
タ（21）に供給される数値がセレクタ（39）にも供給さ
れている。上記セレクタ（39）は、インジケータ（40）
からの信号が供給されており、このセレクタ（39）が上
記加減算回路（38）からの信号によって制御され、この
セレクタ（39）からの信号が上記インジケータ（40）に
供給されている。さらに、上記インジケータ（40）から
の信号が上記セレクタ（21）に供給されている。

そして、これらの回路が上記システム制御回路（15）
からの信号によって制御されて、CDのデータフォーマッ
トの規則上問題となる組み合わせを除くとともに、DC成
分を抑圧するのに最適な組み合わせ状態のマージングビ
ットの選択が行われる。

ここで、14ビットのデータ信号と３ビットのマージン
グビットの１組の信号を直列に出力するには、14＋３＝
17の17クロック期間を必要とし、上述のデータを全て並
列で処理する場合には、第５図に示すように、Ａ〜Ｒの
17タイムスロットを用いて、タイミング０〜16で処理を
行い、次のタイミング０で新たな14ビットのパターンを
入力するようにする。

すなわち、先ず、タイミング０で上記レジスタ（12）
に任意の14ビットのデータをセットする。そして、期間
（Ａ）に上記各リードオンリーメモリ（17），（18），
（20），（23）をアクセスし、さらに、上記セレクタ
（20）で選択された１番目のマージングビットによって
上記リードオンリーメモリ（22）をアクセスする。

次に、タイミング１で上記リードオンリーメモリ（2
2），（23）からのデータ信号および１番目のマージン
グビットのDSVおよび極性を上記レジスタ（24），（2
7）にセットする。そして、期間（Ｂ）には、上記レジ
スタ（25），（29）の出力を選択して上記加減算回路
（28）に供給するとともに、上記論理回路（31）にて上
記レジスタ（30）の極性をそのまま取り出して上記加減
算回路（28）に供給し、極性が負（“0"）のときには加
算（Ａ＋Ｂ）を行い、極性が正（“1"）のときには減算
（Ａ−Ｂ）を行う。

上記加減算回路（28）による演算結果をタイミング２
で上記レジスタ（32）にセットするとともに、この値の
絶対値を上記レジスタ（35）にセットする。そして、期
間（Ｃ）には、上記レジスタ（32），（24）の出力を選
択して上記加減算回路（28）に供給するとともに、上記
論理回路（31）にて上記レジスタ（31），（27）の出力
の排他的論理和を取り出して、この極性にて上記加減算
回路（28）の制御を行う。

上記加減算回路（28）による演算結果および絶対値を
タイミング３で上記レジスタ（32），（35）にセット
し、上記論理回路（31）による上述の排他的論理和出力
とさらに上記レジスタ（26）の内容との排他的論理和を
取り出して上記レジスタ（38）にセットするとともに、
上記インジケータ（40）に０をセットする。

また、この期間（Ｃ）には、上記セレクタ（20）にて
２番目のマージングビットを選択し、上記リードオンリ
ーメモリ（22）の出力をタイミング３で上記レジスタ
（25），（26）にセットする。そして、期間（Ｄ）に
は、上記レジスタ（25），（29）の出力を上記加減算回
路（28）にセットして、上記レジスタ（30）の極性に応
じた演算を上記加減算回路（28）にて行う。

上記加減算回路（28）による演算結果および絶対値を
タイミング４で上記レジスタ（33），（36）にセットす
る。そして、期間（Ｅ）には、上記レジスタ（33），
（24）の出力を上記加減算回路（28）にセットして、上
記レジスタ（30），（26）の排他的論理和の極性に応じ
た演算を上記加減算回路（28）にて行う。

上記加減算回路（28）による演算結果および絶対値を
タイミング５で上記レジスタ（33），（36）にセットす
る。そして、期間（Ｆ）には、上記レジスタ（35），
（36）の出力を上記加減算回路（28）にセットして（Ｂ
−Ａ）の演算を上記加減算回路（28）にて行う。

そして、タイミング６では、上記加減算回路（28）に
よる演算結果が正であるときには上記レジスタ（32）の
内容の絶対値が上記レジスタ（33）の内容の絶対値より
も大きいことになるので、上記レジスタ（33）の内容を
上記レジスタ（32）に移し、同時に、上記レジスタ（3
0），（26）の内容の排他的論理和出力とさらに上記レ
ジスタ（27）の内容との排他的論理和を取り出して上記
レジスタ（38）にセットするとともに、上記インジケー
タ（40）に１をセットする。

また、この期間（Ｆ）には、上記セレクタ（20）にて
３番目のマージングビットを選択し、上記リードオンリ
ーメモリ（22）の出力をタイミング６で上記レジスタ
（25），（26）にセットする。

以下同様に、３番目のマージングビットに対する演算
処理を期間（Ｇ）〜（Ｉ）に行い、その演算結果をタイ
ミング９で上記インジケータ（40）にセットする。

さらに、４番目のマージングビットをタイミング９で
セットして、これに対する演算処理を期間（Ｊ）〜
（Ｌ）に行い、その演算結果をタイミング12で上記イン
ジケータ（40）にセットする。

そして、期間（Ｍ）には、上記セレクタ（21）を上記
インジケータ（40）側に切り換えて、このインジケータ
（40）の内容によって上記セレクタ（20）を切り換え、
タイミング13で選択された最適のマージングビットを上
記レジスタ（41）に供給する。また、このとき上記レジ
スタ（32），（38）の内容は、それぞれ上述の最適のマ
ージングビットに対応した累積DSVおよび極性になって
いるので、これらの値を上記レジスタ（29），（30）に
セットする。

さらに、上記レジスタ（41）の内容を次のタイミング
０で上記レジスタ（42）に移し、このレジスタ（42）の
３ビットのマージングビットと上記レジスタ（13）の14
ビットのデータ信号を結合して、17ビットの信号を並直
列変換用のシフトレジスタ（43）に供給する。上記シフ
トレジスタ（43）の内容は、上記システムクロック信号
（Sc）に従って読み出され、排他的論理和回路（44）に
てシンクパターンを修復して、フリップフロップ（45）
を介して出力端子（46）から出力される。

そして、この実施例では、上記累積DSVおよび極性を
保持する上記レジスタ（29），（30）を98フレームすな
わち１サブコードブロック毎にリセットすることによ
り、上記１サブコードブロック単位に独立したDSVの制
御を行い、このDSVの値に応じたビットパターンのマー
ジングビットを上記ｎ（ｎ＝14）ビットのデータの間に
挿入した記録データを形成している。上記記録データ
は、１サブコードブロック単位に独立したDSVの制御が
行われているので、上記１サブコードブロック単位を１
セクタとするブロックデータとして個別に管理して、記
録再生することができる。

このようにして得られる１サブコードブロック（１セ
クタ）のデータブロックは、例えば、第６図に示す如き
光ディスク（51）に記録される。

この実施例において、上記光ディスク（51）は、記録
媒体として例えば磁気光学効果を有する垂直磁化膜を透
明基板上に形成した光磁気ディスクが用いられ、第６図
に示すように、スパイラル状に形成されたプリグルーブ
（52）間のランド部を記録トラック（53）とし、上記第
３図に示した変調回路にて得られる上述のCD−ROMのデ
ータフォーマットに従った2Kバイト完結のブロックデー
タが第７図に示すように上記記録トラック（53）に光磁
気記録されるようになっている。

上記記録トラック（53）には、上記CD−ROMのデータ
フォーマットにおける同期信号（SYNC）部分あるいはエ
ラー訂正信号（ECC）部分に対応する等間隔位置に、そ
のトラック幅をバースト状に変化させたアドレス領域
（54）が設けられており、上記トラック幅の変化により
例えば19ビットのアドレス情報が各アドレス領域（54）
に予め記録されている。上記トラック幅の変化によるア
ドレス情報の信号スペクトルは、サーボ帯域より上の成
分となるようにしてある。

また、上記光ディスク（51）は、データの記録される
データ領域（56）の内周側にリードイン領域（57）が設
けてあり、上記データ領域（56）の記録状況を示すリー
ドイン情報が上記リードイン領域（57）に記録されるよ
うになっている。

上述のようにトラック幅の変化により所定ビットのア
ドレス情報が各アドレス領域（54）に予め記録された記
録トラック（53）を有する光ディスク（51）をデータス
トレージとして用いるディスク装置では、データの読み
取りを行う光学ピックアップとして、例えば、第８図に
示すような各ディテクタ（Ａ），（Ｂ），（Ｃ），
（Ｄ）にて構成される４分割ディテクタ（110）を用い
ることにより、上記各ディテクタ（Ａ），（Ｂ），
（Ｃ），（Ｄ）の各出力（S_A），（S_B），（S_C），
（S_D）を加算器（111）にて加算した加算出力信号（S_A
＋S_B＋S_C＋S_D）としてデータ信号（RF）を検出すること
ができ、また、上記記録トラック（103）の長手方向
（Ｘ−Ｘ′方向）に配列されている上記各ディテクタ
（Ａ），（Ｂ）の各出力（S_A），（S_B）の加算器（11
2）による加算出力（S_AB）と上記各ディテクイタ
（Ｃ），（Ｄ）の各出力（S_C），（S_D）の加算器（11
3）による加算出力（S_CD）とを減算器（114）にて減算
した減算出力信号（S_AB−S_CD）すなわち上記記録トラッ
ク（103）の幅方向（Ｙ−Ｙ′方向）に配列されている
上記各ディテクタ（Ａ），（Ｂ）および各ディテクタ
（Ｃ），（Ｄ）の各出力（S_A），（S_B），（S_C），
（S_D）のプッシュプル出力としてアドレス情報（ADR）
を検出することができる。

上記光学ピックアップにて上記光ディスク（51）の記
録トラック（53）から得られる再生データ信号（RF）
は、図示しないエッジ検出回路等を介して第１図に示す
如き構成の再生処理系に供給される。

この実施例における再生処理系の要部構成を示す第１
図のブロック図において、上記再生データ信号（RF）
は、入力端子からシリアル・パラレル（S/P）変換部（1
01）を介してEFM復調部（102），同期検出部（103）お
よび誤り検出部（104）に供給される。

上記EFM復調部（102）は、上記同期検出部（103）に
て検出されるシンク信号（SYNC）に基づいて、上記SP変
換部（101）にてパラレルデータに変換された14ビット
データについて元の８ビットデータに戻す復調処理を行
い、その復調出力データを誤り訂正（ECC）処理部（10
5）に供給する。このEFM復調部（102）における復調処
理では、従来と同様にマージングビットを無視して本来
のデータを８ビットデータに復調する。

また、上記誤り検出部（104）は、例えば第２図に示
すように、上記SP変換部（101）を介して供給される上
記再生データ信号（RF）についてデータ“1"を検出する
“1"検出部（106）と、上記検出部（106）がデータ“1"
を検出する毎にリセットされ上記再生データ信号（RF）
のビットクロック（BCLK）を計数する“0"カウンタ（10
7）と、上記“0"カウンタ（107）による計数出力値
〔Ａ〕が２以上10以下であるか否かの判定を行う判定部
（108）と、さらに、上記判定部（108）の判定結果を受
けて上記“0"カウンタ（107）による計数出力値〔Ａ〕
が２以上10以下でないときに誤り検出信号が出力する出
力部（109）にて構成される。

上記“0"カウンタ（107）は、上記検出部（106）がデ
ータ“1"を検出する毎にリセットされ上記再生データ信
号（RF）のビットクロック（BCLK）を計数することによ
って、上記再生データ信号（RF）のデータ“0"の数を計
数する。上記判定部（108）は、上記“0"カウンタ（10
7）による計数出力値〔Ａ〕すなわち上記再生データ信
号（RF）のデータ“0"の数が２以上10以下でないとき、
すなわち上記再生データ信号（RF）が上述のCDのデータ
フォーマットの変調規則における最小反転間隔（T_min）
あるいは最大反転間隔（T_max）を保持していないとき
に、上記出力部（109）から誤り検出信号を出力させ
る。

上記誤り検出部（104）にて得られる誤り検出信号
は、上記EFM復調部（102）による復調出力データととも
に上記ECC処理部（105）に供給される。ここで、上記誤
り検出部（104）は、上記再生データ信号（RF）のマー
ジングビットを含む全ビットについて、上述の誤り検出
処理を行い、誤り検出信号が得られる上記再生データ信
号（RF）部分近傍を上記EFM復調部（102）にて復調して
得られた復調出力データに誤りが有るとする誤り検出信
号を形成する。

そして、上記誤り検出部（104）にて得られる誤り検
出信号が上記EFM復調部（102）による復調出力データと
ともに供給される上記ECC処理部（105）では、上記誤り
検出信号にて指摘される復調出力データ近傍について誤
り状況を解析して適正な誤り訂正処理を行い、誤り訂正
処理済の復調再生データを出力する。

なお、上記誤り検出部（104）では、上記再生データ
信号（RF）のマージングビットを含む全ビットについ
て、データ“0"の数が２以上10以下であるか否かによっ
て、上記再生データ信号（RF）が上述のCDのデータフォ
ーマットの変調規則における最小反転間隔（T_min）ある
いは最大反転間隔（T_max）を保持しているか否かを判定
して、誤り検出を行っているが、例えば、上記EFM復調
部（102）による復調出力データを上述の記録処理系の
変調回路にデータ信号（Sd）として供給し、この変調回
路の上記レジスタ（42）から得られる３ビットのマージ
ングビットと上記再生データ信号（RF）に含まれている
３ビットのマージングビットとを図示しないデータ比較
器にて比較して、各マージングビットの不一致を検出す
ることにより、マージングビット自体の読み取り誤りを
検出するようにしても良い。この場合にも、上記変調規
則に適合しないマージングビット近傍の復調出力データ
を誤りとする誤り検出信号を上記復調出力データととも
に上記ECC処理部（105）に供給することにより、上記マ
ージングビットも利用した誤り訂正処理を上記ECC処理
部（105）にて上記復調出力データに施して信頼性の高
い復調再生データを得ることができる。

なお、この実施例における光ディスク（51）では、１
サブコードブロック単位に独立したDSVの制御が行われ
た記録データが記録されているので、上記１サブコード
ブロック単位を１セクタのブロックデータとして個別に
管理して上述の如き誤り訂正処理を行うことができ、１
セクタのブロックデータ毎に記録再生することができ
る。

〔発明の効果〕

本発明に係るデータ誤り検出方式では、ｍビットのデ
ータをこのｍビットより大きいｎビットのデータに変換
し、このｎビットのデータの間に記録データのDSVの値
に応じたビットパターンのｐビットのマージングビット
を挿入するとともに、これらのｎビットのデータおよび
ｐビットのマージングビットの交互の連なりの中で“0"
のビットの連続する数が所定のｄ個以上およびこのｄよ
り大きいｋ個以下となるように変調して記録した記録媒
体から再生される再生データについて、再生データに所
定の変調規則に従って挿入されているマージングビット
のビットパターンが上記変調規則に適合しているか否か
の判定を行うことにより、上記変調規則に適合しないマ
ージングビット近傍の再生データを誤りとする誤り検出
情報を得て、上記再生データとともに出力するので、上
記マージングビットを利用した誤り検出情報にて上記再
生データの誤り訂正処理等を行うことが可能になり、再
生データの信頼性の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明を適用した光ディスク記録再生システム
の再生処理系の要部構成を示すブロック図、第２図は上
記再生処理系を構成する誤り検出部の構成例を示すブロ
ック図、第３図は上記光ディスク記録再生システムの記
録処理系を構成する変調回路の構成を示すブロック図、
第４図は上記変調回路における各信号の関係を示す模式
図、第５図は同じく上記変調回路の動作を説明するため
のタイムチャート、第６図は上記光ディスク記録再生シ
ステムに用いられる光ディスクの模式的な平面、第７図
は上記光ディスクの記録トラックに対するデータの記録
状態を示す模式図、第８図は上記光ディスクに対してデ
ータの読み取りを行う光学ピックアップの構成を示す模
式図である。第９図はコンパクトディスク（CD）のデータフォーマッ
トを示す模式図であり、第10図はCD−ROMのデータフォ
ーマットを示す模式図であり、第11図はCDの再生系にお
ける読み取り誤りによる復調再生出力の誤り例を説明す
るための模式図である。 51……光ディスク 53……記録トラック 102……EFM復調部 104……誤り検出部

Claims

(57)【特許請求の範囲】

【請求項１】ｍビットのデータをこのｍビットより大き
いｎビットのデータに変換し、このｎビットのデータの
間に記録データのDSV（Digital Sum Value）の値に応じ
たビットパターンのｐビットのマージングビットを挿入
するとともに、これらのｎビットのデータおよびｐビッ
トのマージングビットの交互の連なりの中で“0"のビッ
トの連続する数が所定のｄ個以上およびこのｄより大き
いｋ個以下となる変調規則で記録媒体に記録した記録デ
ータを上記記録媒体から復調再生する際に、上記マージングビットのビットパターンが上記変調規則
に適合しているか否かの判定を行い、上記変調規則に適合していないマージングビット近傍の
再生データを誤りとする誤り検出情報を上記再生データ
とともに出力することを特徴とするデータ誤り検出方
式。