KR100597326B1 - 변조장치및방법과분배매체 - Google Patents

변조장치및방법과분배매체 Download PDF

Info

Publication number
KR100597326B1
KR100597326B1 KR1019980054942A KR19980054942A KR100597326B1 KR 100597326 B1 KR100597326 B1 KR 100597326B1 KR 1019980054942 A KR1019980054942 A KR 1019980054942A KR 19980054942 A KR19980054942 A KR 19980054942A KR 100597326 B1 KR100597326 B1 KR 100597326B1
Authority
KR
South Korea
Prior art keywords
data
string
code
conversion table
sign
Prior art date
Application number
KR1019980054942A
Other languages
English (en)
Other versions
KR19990063048A (ko
Inventor
도시유키 나카가와
요시히데 심푸쿠
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19990063048A publication Critical patent/KR19990063048A/ko
Application granted granted Critical
Publication of KR100597326B1 publication Critical patent/KR100597326B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1457—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

DSV 비트 결정 삽입 유닛에 의해 DSV 비트가 입력 데이터 스트링 내에 삽입된다. 변조 유닛은 변환 테이블을 가지며, 변환 테이블의 요소는 일의적으로 결정된 요소를 가지고, 동시에 데이터 스트링의 요소 내의 1의 개수 및 변환될 부호 워드 스트링(code word string)의 요소 내의 1의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는다. 채널 비트 스트링은 변환 테이블에 의해 변조되며, 또한 NRZI 변조 유닛에 의해 NRZI 변조된다. 따라서, 용장도(redundancy)가 감소된 DSV제어가 행해질 수 있다.

Description

변조 장치 및 방법과 분배 매체{Modulation device and method and distribution medium}
기술 분야
본 발명은 변조 장치 및 방법, 및 분포 매체에 관한 것으로, 보다 상세하게는 기록 매체로의 데이터 전송 및 기록에 적절하도록, 데이터의 변조와 동시에 DSV 제어가 가능하게 한 변조 장치 및 방법, 및 분포 매체에 관한 것이다.
배경 기술
데이터를 원하는 전송로에 전송하거나, 또는 예컨대 자기 디스크, 광 디스크, 또는 광자기 디스크 등의 기록 매체에 데이터를 기록할 때, 전송 및 기록에 적합하게 되도록 데이터 변조가 행해진다. 그러한 변조 방법의 하나로서 블록 부호가 알려져 있다. 이 블록 부호화에서는, 데이터 스트링을 m × i 비트로 구성된 단위(이하 데이터 워드라 함)로 분할하고, 이 데이터 워드를 적당한 부호 규칙에 따라 n × i 비트로 구성된 부호 워드로 변환한다. i=1인 경우, 이 부호는 고정 길이 부호가 되고, 복수개의 i 가 선택될 수 있는 경우, 즉 1 내지 i-max(최대 i)의 범위에서 미리 정해진 i를 이용하여 데이터 스트링을 변환하는 경우에는 부호가 가변 길이 부호가 된다. 이 블록 부호화된 부호는 가변 길이 부호(d, k; m, n; r)로서 표현된다.
여기서, i는 구속 길이로 불리며, i-max는 r(최대 구속 길이)이다. d는 연속하는 "1"의 사이에 삽입된 "0"의 최소 연속 개수, 예컨대 0의 최소 런(run)을 나타내고, k는 연속하는 "1"의 사이에 삽입된 "0"의 최대 연속 개수, 예컨대 0의 최대 런을 나타내고 있다.
상술한 바와 같이 얻어진 가변 길이 부호를, 예컨대 광 디스크 또는 광자기디스크에 기록할 때, 콤팩트 디스크 또는 미니디스크 등의 경우에는, 가변 길이 부호의 "1"이 반전되고 "0"이 무반전되는, NRZI(Non Return to Zero Inverted) 변조가 행해지고, NRZI 변조된 가변 길이 부호(이하, 기록 파형 스트링이라 함)에 기초하여 기록이 행해진다. 또한 대안적인 것으로, ISO 표준의 광자기 디스크와 같이,기록 변조된 비트 스트링을 NRZI 변조 없이 그대로 기록하는 시스템도 제공된다.
기록 파형 스트링의 최소 반전 간격을 Tmin으로, 기록 파형 스트링의 최대 반전 간격을 Tmax라고 가정할 때, 선속도 방향에서 고밀도의 기록을 행하기 위해서는, 보다 긴 최소 반전 간격 Tmin이 바람직하다. 즉, 보다 작은 최대 런 k가 바람직하며, 각종 변조 방법이 제안되고 있다.
상세하게는, 예컨대 광 디스크, 자기 디스크, 또는 광자기 디스크에 대해 제안된 변조 시스템으로, 가변 길이 RLL(1-7), 고정 길이 RLL(1-7), 및 가변 길이RLL(2-7) 등이 제공된다.
가변 길이 RLL(1-7)의 변환 테이블의 일예가 아래에 도시되어 있다.
<표 1>
RLL (1, 7; 2, 3; 2)
데이터 부호
i=1 11 00x
10 010
01 10x
i=2 0011 000 00x
0010 000 010
0001 100 00x
0000 100 010
변환 테이블에서 문자 x는, 후속하는 채널 비트가 0인 경우에 1이 되고, 그렇지 않으면, 후속하는 채널 비트가 1인 경우에는 문자 x는 0이 된다. 구속 길이 r은 2이다.
상기 RLL(1-7)의 파라미터는 (1, 7; 2, 3; 2)이고, 기록 파형 스트링의 비트간격을 T로 가정하였을 때, 최소 반전 간격 Tmin은 2(=l+l)T이다. 또한, 데이터 스트링의 비트 간격을 Tdata로서 가정하였을 때, 최소 반전 간격 Tmin은 33(=(2/3)× 2) Tdata이고, 최대 반전 간격 Tmax은 8T(5.33Tdata)이다. 또한, 검출 윈도우의 폭 Tw은 (m/n)× Tdata로 표현되며, 그 값은 0.67(=2/3) Tdata이다.
상기 RLL(1-7)에 따라 변조된 채널 비트 스트링은 2T즉 Tmin이 빈번히 발생하며, 3T와 4T가 그 뒤를 잇는다. 짧은 주기를 갖는 2T와 3T와 같은 에지 정보의 발생은 종종 클록 재생에 유리하나, 2T의 발생이 때로는 기록 파형의 스큐(skew)의 원인이 된다. 즉, 파형 출력이 작고 초점 착오(defocus) 및 탄젠셜(tangential) 틸트에 민감하게 된다. 또한, 고밀도로 기록하는 경우에, 최소 표시가 계속적으로 발생하는 기록은 잡음과 같은 외란에 민감하고, 데이터 재생 오류가 발생하기 쉬운 경향이 있다.
본 발명의 발명자들은 이전에 일본 특허 공개평 제 9-256745 호에서 Tmin의 연속 발생을 제한하는 부호를 제안하였다. 이 부호는 RML 부호(Repeated Minimum run-length Limited code)로 불린다.
이 제안에서, 가변 길이 부호(d, k; m, n; r)를 가변 길이 부호(1, 7; 2, 3; 3)이라고 가정하면, 즉, 0의 최소 런 d가 1 비트, 0의 최대 런 k는 7 비트, 기본 데이터 길이 m은 2 비트, 기본 부호 길이 n은 3 비트, 최대 구속 길이 r은 3이고,이 때의 변환 테이블이 아래 표 2에 도시되어 있다.
<표 2>
RLL-P (1, 7 ; 2, 3 ; 3)
데이터 부호
i=1 11 00x
10 010
01 10x
i=2 0011 000 00x
0010 000 010
0001 100 00x
0000 100 010
i=3 100110 100 000 010
여기서, 구속 길이는 3이 된다.
상술한 바와 같은 표 2에서 데이터 스트링이 "10"으로 되는 경우에, 특히 다음의 4 데이터를 참조하여 총 6 데이터 스트링이 "100110"이 되는 때, 최소 런의 반복을 제한하는 부호로서 대응하는 특별 부호가 주어짐으로써 표 2에 따라 변조에서 최소 런의 반복을 최대 5회까지로 제한할 수 있다.
이 방법을 적용함으로써, 데이터의 고선밀도의 기록/재생 처리가 안정화된다.
기록 매체에 데이터를 기록, 또는 데이터를 전송하는 경우에, 각 매체(전송)에 적합한 부호화 변조가 행해지게 되고, 이들 변조된 부호에 직류 성분이 포함된 경우에, 예컨대, 디스크 장치의 서보 제어에 있어서 트래킹 에러 등의 각종 에러 신호들의 변동이 발생하기 쉽고, 또한 지터도 발생하기 쉽다. 그러므로, 직류 성분은 가능한 포함되지 않는 것이 바람직하다.
상술한 가변 길이 RLL(1-7) 테이블과 RML(1-7) 테이블의 변조된 부호는 DSV제어 처리되지 않는다. 그러한 경우에는, 정해진 DSV 제어 비트를 정해진 간격으로 부호화된 스트링(채널 비트 스트링)에 삽입함으로써 DSV 제어가 행하여진다.
디지털 합 값(Digital Sum Value; DSV) 제어는 채널 비트 스트링을 NRZI 변조 처리(즉, 레벨 부호화)하고, 비트 스트링(데이터 심볼)의 "1"을 +1, "0"을 -1로서 간주하는 방식으로 부호를 가산하는 동작에 의해 얻어지는 총합을 의미한다. DSV는 부호 스트링의 직류 성분을 측정한 것이며, DSV의 절대값을 작게 하면, 부호스트링의 직류 성분이 억제된다.
DSV 제어 비트는 2 ×(d+l), 즉 d=1 의 경우에는, 2(1+1)=4 비트일 수 있다. 이 때, 임의 간격으로, 최소 런 및 최대 런이 유지되고, 반전과 비반전이 가능한 완전한 DSV 제어가 행해진다.
그러나, DSV 제어 비트는, 기본적으로 용장 비트(redundant bit)이다. 따라서, 부호 변환의 효율에서 고려하면, DSV 제어 비트는 가능하면 작은 것이 바람직하다.
예컨대, 제어 비트가 1 ×(d+l), 즉 d=1의 경우에, 1 × (l+l)=2 비트로 할 수가 있다. 이 경우, 임의 간격으로, 반전과 비반전이 가능한 완전한 DSV 제어가 행해진다. 그러나, 최소 런은 유지되지만, 최대 런은 (k+2)로 증가한다. 부호에 관하여, 최소 런은 반드시 유지될 필요가 있지만, 최대 런은 반드시 유지될 필요는 없다. 경우에 따라서는, 최대 런을 파괴하는 패턴을 동기 신호로 사용하는 포맷도 존재한다. 예컨대, DVD의 EFM 플러스는 최대 런이 11T 이지만, 포맷의 부합상 l4T를 허용하고 있다.
상술된 바와 같이, RLL부호들 중 DSV 제어 처리되지 않는 RLL(1-7) 부호 및RML(1-7) 부호에는, DSV 제어를 행하는 제어 비트를 임의 간격으로 삽입할 필요가 있다. 그러나, d=1의 부호에 대해서, 최소 런 및 최대 런을 유지하기 위해서는 제어 비트로서 4 비트가 필요하고, 최대 런을 유지하지 않고 제어를 행하더라도 제어비트로서 2 비트를 필요로 한다.
본 발명은 그러한 문제를 감안하여 이루어진 것으로, 본 발명의 목적은 최소 런 및 최대 런을 유지하면서, 효율적인 제어 비트에 의한 완전한 DSV 제어를 제공하는 것이다.
본 발명의 다른 목적은 보다 효율적인 데이터 변환을 제공하는 것이다.
본 발명의 또 다른 목적은 최대 런을 k=7로 하여 보다 안정한 데이터 재생을 제공하는 것이다.
본 발명의 또 다른 목적은 구속 길이 r을 증가시키지 않고서도, 최소 런의 반복이 제한된 안정한 재생을 제공하는 것이다.
청구항 1에 기재된 변조 장치는, 최소 런 d가 1이고, 가변 길이 구조를 가지며, 일의적으로 결정된 요소를 갖고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는 변조 수단의 변환 테이블을 구비하고 있다.
본 발명의 변조 방법은, 최소 런 d가 1이고, 가변 길이 구조를 가지며, 일의 적으로 결정된 요소를 갖고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는 변환 테이블을 포함한다.
본 발명의 기재된 분배(distribution) 매체는, m 비트의 기본 데이터 길이를 갖는 데이터를 변환 테이블에 기초하여 n 비트의 기본 부호 길이가 가변 길이를 갖는 부호(d, k; m, n; r)로 변환하는 컴퓨터 프로그램이며, 상기 변환 테이블은 최소 런 d가 1이고, 가변 길이 구조를 가지며, 일의적으로 결정된 요소를 갖고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는다.
청구항 8에 기재된 변조 장치는, 최소 런 d가 1이고, 가변 길이 구조를 가지며, 불확정 부호를 갖는 요소를 가지고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는 변조 수단의 변환 테이블을 갖는다.
본 발명의 변조 방법은, 최소 런 d가 1이고, 가변 길이 구조를 가지며, 불확정 부호를 갖는 요소를 가지며, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는 변환 테이블을 포함한다.
본 발명의 분배 매체는, m 비트의 기본 데이터 길이를 갖는 데이터를 변환 테이블에 기초하여 n 비트의 기본 부호 길이를 갖는 가변 길이 부호(d, k; m, n; r)로 변환하는 컴퓨터 프로그램이며, 상기 변환 테이블은 최소 런 d가 1이고, 가변길이 구조를 가지며, 불확정의 부호를 갖는 요소를 가지며, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는다.
청구항 16에 기재된 변조 장치는, 최소 런 d가 1이고, 가변 길이 구조를 가지며, 최소 런의 연속을 제한하는 부호를 가지며, 동시에 데이터 스트링의 요소 내의 "1" 의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는 변환 수단의 변환 테이블을 구비하고 있다.
본 발명의 변조 방법은, 최소 런 d가 1이고, 가변 길이 구조를 가지며, 최소 런의 연속을 제한하는 부호를 가지며, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는 변환 테이블을 포함한다.
본 발명의 분배 매체는, m 비트의 기본 데이터 길이를 갖는 데이터를 변환 테이블에 의거하여 n 비트의 기본 부호 길이를 갖는 가변 길이 부호(d, k; m, n; r)로 변환하는 컴퓨터 프로그램이며, 상기 변환 테이블은 최소 런 d가 1이고, 가변길이 구조를 가지며, 최소 런의 연속을 제한하는 부호를 가지고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는다.
청구항 1에 기재된 변조 장치, 본 발명의 변조 방법, 및 본 발명의 분배 매체에서, 변환 테이블의 요소는, 일의적으로 결정된 요소로 구성되고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1" 의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖고 있다.
청구항 8에 기재된 변조 장치, 본 발명의 변조 방법, 및 본 발명의 분배 매체에서, 변환 테이블은, 불확정의 부호로 구성되고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖고 있다.
청구항 16에 기재된 변조 장치, 본 발며의 변조 방법, 및 본 발명의 분배 매체에서, 변환 테이블은, 최소 런의 연속을 제하는 부호를 가지며, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖고 있다.
이하에서는 본 발명의 실시예를 상세하게 설명하되, 특허청구범위에 기재된 발명의 각 수단과 이하에 기술되는 실시예와의 대응 관계를 명확하게 하기 위해, 각 수단의 뒤의 괄호안에 대응하는 실시예(일예)를 부가하여, 본 발명의 특징을 기술한다. 그러나, 물론 실시예의 기재는, 각 수단을 기술된 실시예에 한정하는 것을 의미하는 것은 아니다.
청구항 1에 기재된 변조 장치는, 최소 런 d가 1이고, 가변 길이 구조를 가지며, 일의적으로 결정된 요소를 갖고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는 변조 수단(예컨대, 도 1의 변조 유닛(12))의 변환 테이블을 구비하고 있다.
청구항 4에 기재된 변조 장치는 입력 데이터의 DSV를 제어하여 이 DSV를 변조 수단에 공급하는 DSV 제어 수단(예컨대, 도 1에 도시된 DSV 비트 결정 삽입 유닛(11))을 또한 구비하고 있다.
청구항 8에 기재된 변조 장치는, 최소 런 d가 1이고, 가변 길이 구조를 가지며, 불확정 부호를 갖는 요소를 가지고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는 변조 수단(예컨대, 도 1에 도시된 변조 유닛(12))의 변환 테이블을 갖는다.
청구항 16에 기재된 변조 장치는, 최소 런 d가 1이고, 가변 길이 구조를 가지며, 최소 런의 연속을 제한하는 부호를 가지고, 동시에 데이터 스트링의 요소 내의 "1" 의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는 변조 수단(예컨대, 도 1에 도시된 변조 유닛(12))의 변환 테이블을 구비하고 있다.
청구항 19에 기재된 변조 장치는, 입력 데이터의 DSV를 제어하여 이 DSV를 변조 수단에 공급하는 DSV 제어 수단(예컨대, 도 1에 도시된 DSV 결정 삽입 유닛(11))을 또한 갖는다.
이하에서는 본 발명의 실시예를 도면을 참조하여 상세하게 설명한다. 이하에서 기술되는 실시예에서, 본 발명은 데이터를 가변 길이 부호(d, k; m, n; r)로 변환하는 변환 테이블 사용하는 변조 장치에 적용되는 것이고, 표 3 내지 표 13이 본 발명의 특징을 보여주는 테이블이다.
<표 3>
RLL (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
10 100
01 010
1110 000 100
1101 101 010
1111 001 010
1100 101 000
0010 000 010
0001 001 000
001110 001 001 010
001101 101 001 000
001111 101 001 010
001100 001 001 000
000010 000 101 010
000000 000 101 000
00000110 001 001 001 010
00000101 010 000 001 000
00000111 010 000 001 010
00000100 001 001 001 000
00001110 101 001 001 010
00001101 000 101 001 000
00001111 000 101 001 010
00001100 101 001 001 000
표 3에서, 최소 런 d=1이고, 가변 길이 구조를 갖고, 변환 테이블이 각각 일의적으로 결정된 요소를 갖고 있다(상술한 표 1 또는 2에서 x와 같은 불확정 비트를 포함하는 불확정 부호를 가지고 있지 않다). 즉, 변환 데이터 스트링의 2 비트가 표 3에서 일치하면, 바로 그 데이터는 부호 워드 스트링으로 변환된다.
표 3은 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 포함한다. 상세하게는, 데이터 스트링의 요소 "1110"는 부호 워드 스트링 "000100"에 대응하며, 데이터 스트링의 "1"의 개수는 3개, 대응하는 부호 워드 스트링의 "1"의 개수는 1개이며, 3과 1을 2로 나눌 때 얻어지는 나머지는 양쪽 모두 1로 일치하고 있다. 마찬가지로, 데이터 스트링의 요소 "1111" 는 부호 워드 스트링 "001010"에 대응하며, 데이터 스트링의 "1"의 개수는 4개, 대응하는 부호 워드 스트링의 "1"의 개수는 2개이며, 4와 2를 2로 나눌 때 얻어지는 나머지는 양쪽 모드 0으로 일치하고 있다. 표 3에서, 구속 길이 r=4 이다. 최대 런 k=7로 하기 위해서는 이 제약 길이 r은 적어도 4일 필요가 있다.
다른 예로서, 최대 런 k=8에 대한 테이블이 표 4에 도시되어 있다. 구속 길이 r=3 이다. 최대 런 k=8로 하기 위해서는, 구속 길이는 적어도 3일 필요가 있다.
<표 4>
RLL (1, 8) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 8; 2, 3; 3)
데이터 부호
10 100
01 010
1110 000 100
1101 001 000
1111 101 000
1100 001 010
0010 101 010
0001 000 010
001110 001 001 010
001101 101 001 000
001111 001 001 000
001100 101 001 010
000010 000 101 010
000001 000 001 000
000011 000 101 000
000000 000 001 010
<표 5>
RLL (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
10 100
01 010
1110 000 100
1101 101 010
1111 001 010
1100 101 000
0010 000 010
0001 001 000
001110 001 001 010
001101 101 001 000
001111 101 001 000
001100 001 001 000
000010 000 101 010
000000 000 001 000
00000110 001 001 001 010
00000101 010 000 001 000
00000111 010 000 001 010
00000100 001 001 001 000
00001110 101 001 001 010
00001101 000 101 001 000
00001111 000 101 001 010
00001100 101 001 001 000
11011101 100 000 001 000
표 5는, 최소 런 d=1 이고, 가변 길이 구조를 갖고, 변환 테이블 내에 최소 런의 연속을 제한하는 재기록 부호를 가지고 있다 즉, 데이터 변환 후의 부호 워드 스트링은 최소 런의 반복 횟수에 제한되며, 최대로 7회까지 최소 런을 반복할 수 있다.
표 5는 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나누어 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치하는 변환 규칙을 포함한다. 즉, 데이터 스트링의 요소 "1110"는 부호 워드 스트링 "000100"에 대응하고, 데이터 스트링의 "1"의 개수는 3개, 대응하는 부호 워드 스트링의 "1"의 개수는 1개이며, 3과 1을 2로 나눌 때 얻어지는 나머지는 양쪽 모두 1로 일치하고 있다. 유사하게, 데이터 스트링의 요소 "1111"는 부호 워드스트링 "001010"에 대응하며, 데이터 스트링의 "1"의 개수는 4개, 대응하는 부호 워드 스트링의 "1"의 개수는 2개이며, 4와 2를 2로 나눌 때 얻어지는 나머지는 양쪽 모두 0으로 일치하고 있다.
표 5에서, 구속 길이 r=4 이다. 최대 런 k=7로 하기 위해서는 이 제약 길이 r은 적어도 4일 필요가 있다. 최소 런의 반복을 제한하는 부호가 추가되더라도, 구속 길이는 증가하지 않는다.
<표 6>
RLL (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
11 *0* (앞에 0*=1, 1앞에 *=0)
10 010
01 001
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 000 100 000 010
00000101 000 100 000 001
00000100 000 100 100 101
00000011 010 100 100 100
00000010 010 100 000 010
00000001 010 100 000 001
00000000 010 100 000 101
표 6은 최소 런 d=1 이고, 가변 길이 구조를 갖고, 변환 테이블 내의 요소에 불확정의 부호를 가지고 있다 즉, 표 6에서 변환 데이터 스트링의 2 비트가 "11"이라면, 그 직전에 위치하는 변환 데이터 스트링에 의해 "000" 또는 "101"이 선택된다. 그 직전에 위치하는 변환 데이터 스트링이 "01", "00000101", "00000100", "00000001", 또는 "00000000"이라면, 최소 런을 유지하기 위해 데이터 "11"은 부호 "000"으로 변환된다. 그 외에는, 데이터 "11"은 부호 "101"로 변환된다.
표 6은 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나누어 얻어지는 나머지가 양쪽 모두 1 또는 0으로일치되는 변환 규칙을 포함한다. 즉, 데이터 스트링의 요소 "0011"는 부호 워드 스트링 "010100" 에 대응하고, 데이터 스트링의 "1"의 개수는 2개, 대응하는 부호 워드 스트링의 "1"의 개수는 2개이며, 2와 2를 2로 나눌 때 얻어지는 나머지는 양쪽 모두 0으로 일치하고 있다. 유사하게, 데이터 스트링의 요소 "0010"는 부호 워드 스트링 "000100"에 대응하며, 데이터 스트링의 "1"의 개수는 1개, 대응하는 부호 워드 스트링의 "1"의 개수는 1개이며, 1과 1을 2로 나눌 때 얻어지는 나머지는양쪽 모두 1로 일치하고 있다. 표 6 내 각 요소에 불확정 부호(*0*)가 2개 위치에 주어지고 있어 요소 내의 "1"의 개수를 2로 나눌 때의 나머지를 일치하게 한다.
표 6에서, 구속 길이 r=4 이다. 최대 런 k=7로 하기 위해서는 이 제약 길이 r은 적어도 4일 필요가 있다.
<표 7>
RLL (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
10 *0* (앞에 0*=1, 1전에 *=0)
01 010
01 001
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 000 100 000 010
00000101 000 100 000 001
00000100 000 100 000 101
00000011 010 100 100 100
00000010 010 100 000 010
00000001 010 100 000 001
00000000 010 100 000 101
10111011 001 000 000 010
표 7은 최소 런 d=1 이고, 가변 길이 구조를 갖고, 변환 테이블 내의 요소에 불확정의 부호와 최소 런의 계속을 제한하는 재기록 부호를 가지고 있다. 즉, 데이터 변환 후의 부호 워드 스트링은 최소 런의 반복 횟수에 제한되며 최대로 7회까지 최소 런을 반복할 수 있다.
표 7에서 변환 데이터 스트링의 2 비트가 "11"이라면, 그 직전에 위치하는 변환 데이터 스트링에 의해 "11", "000" 또는 "101"이 선택된다. 그 직전에 위치하는 변환 데이터 스트링이 "01", "00000101", "00000100", "00000001", 또는"00000000"이라면, 최소 런을 유지하기 위해 데이터 "11"는 부호 "000"으로 변환된다. 그 외에는, 데이터 "11"은 부호 "101"로 변환된다.
표 7은 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나누어 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치하는 변환 규칙을 포함한다. 즉, 데이터 스트링의 요소 "0011"는 부호 워드 스트링 "010100"에 대응하고, 데이터 스트링의 "1"의 개수는 2개, 대응하는 부호 워드 스트링의 "1"의 개수는 2개이며, 2와 2를 2로 나눌 때 얻어지는 나머지는 양쪽 모두 0으로 일치하고 있다. 유사하게, 데이터 스트링의 요소 "0010"는 부호 워드 스트링 "000100"에 대응하며, 데이터 스트링의 "1"의 개수는 1개, 대응하는 부호 워드 스트링의 "1"의 개수는 1개이며, 1과 1을 2로 나눌 때 얻어지는 나머지는 양쪽 모두 1로 일치하고 있다. 표 7 내 각 요소에 불확정 부호(*0*)가 2개 위치에 주어지고 있어 요소 내의 "1"의 개수를 2로 나눌 때의 나머지를 일치하게 한다.
표 7에서, 구속 길이 r=4 이다. 최대 런 k=7로 하기 위해서는 이 제약 길이 r은 적어도 4일 필요가 있다. 최소 런의 반복을 제한하는 부호가 추가되더라도, 구속 길이가 증가하지 않는다.
<표 8>
RLL (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
11 *0*
10 100
01 010
0011 001 010
0010 001 000
0001 000 010
000011 001 001 000
000010 001 001 010
00000111 001 001 001 000
00000110 001 001 001 010
00000101 100 000 001 000
00000100 100 000 001 010
00000011 010 000 001 000
00000010 010 000 001 010
00000001 010 000 101 000
00000000 010 000 000 100
표 8은 최소 런 d=1, 가변 길이 구조, 및 변환 테이블 내의 요소에 불확정의 부호를 가지고 있다. 즉, 표 8에서 변환 데이터 스트링의 2비트가 "11"이라면, 그 직전에 위치하는 변환 데이터 스트링에 의해 "11", "000", "101"이 선택된다. 후속하는 변환 데이터 스트링이 "10", "00000101", 또는 "00000100"이라면, 최소 런을 유지하기 위해 데이터 "11"는 부호 "000"로 변환된다. 그 외에는, 데이터 "11"는 부호 "101"로 변환된다.
표 8은 데이터 스트링의 요소 내의 1 의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나누어 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치하는 변환 규칙을 포함한다. 즉, 데이터 스트링의 요소 "0011"는 부호 워드 스트링 "001010"에 대응하고, 데이터 스트링의 "1"의 개수는 2개, 대응하는 부호 워드 스트링의 "1"의 개수는 2개이며, 2와 2를 2로 나눌 때 얻어지는 나머지는 양쪽모두 0으로 일치하고 있다. 유사하게, 데이터 스트링의 요소 "0010"는 부호 워드스트링 "001000"에 대응하며, 데이터 스트링의 "1"의 개수는 1개, 대응하는 부호 워드 스트링의 "1"의 개수는 1개이며, 1과 1을 2로 나눌 때 얻어지는 나머지는 양쪽 모두 1로 일치하고 있다.
표 8 내 각 요소에 불확정 부호(*0*)가 2개 위치에 주어지고 있어 요소 내의 "1"의 개수를 2로 나눌 때의 나머지를 일치하게 한다.
표 8에서, 구속 길이 r=4 이다. 최대 런 k=7 로 하기 위해서는 이 제약 길이 r은 적어도 4일 필요가 있다.
<표 9>
RML (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
11 *0*
10 100
01 010
0011 001 010
0010 001 000
0001 000 010
000011 001 001 000
000010 001 001 010
00000111 001 001 001 000
00000110 001 001 001 010
00000101 100 000 001 000
00000100 100 000 001 010
00000011 010 000 001 000
00000010 010 000 001 010
00000001 010 000 101 000
00000000 010 000 000 100
01110111(01) 010 000 101 001
표 9는 최소 런 d=1, 가변 길이 구조, 변환 테이블 내의 요소에 불확정의 부호, 및 최소 런의 계속을 제한하는 재기록 부호를 가지고 있다. 즉, 데이터 변환 후의 부호 워드 스트링은 최소 런의 반복 횟수에 제한되며 최대로 10회까지 최소 런을 반복할 수 있다.
표 9는 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나누어 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치하는 변환 규칙을 포함한다. 즉, 데이터 스트링의 요소 "0011"는 부호 워드 스트링 "001010"에 대응하고, 데이터 스트링의 "1"의 개수는 2개, 대응하는 부호 워드 스트링의 "1"의 개수는 2개이며, 2와 2를 2로 나눌 때 얻어지는 나머지는 양쪽 모두 0으로 일치하고 있다. 유사하게, 데이터 스트링의 요소 "0010"는 부호 워드 스트링 "001000"에 대응하며, 데이터 스트링의 "1"의 개수는 1개, 대응하는 부호 워드 스트링의 "1"의 개수는 1개이며, 1과 1을 2로 나눌 때 얻어지는 나머지는 양쪽 모두 1로 일치하고 있다. 표 7 내 각 요소에 불확정 부호(*0*)가 2개 위치에 주어지고 있어 요소 내의 "1"의 개수를 2로 나눌 때의 나머지를 일치하게 한다.
표 9에서, 구속 길이 r=4 이다. 최대 런 k=7 로 하기 위해서는 이 제약 길이 r은 적어도 4일 필요가 있다. 최소 런의 반복을 제한하는 부호가 추가되더라도, 구속 길이가 실제로 증가하지 않는다.
표 3 내지 표 9에 도시된 변환 테이블의 어느 1개를 사용하는 경우, 종래와같이 데이터 스트링이 변조되고, 변조된 채널 비트 스트링의 소정의 간격으로 종래와 같은 DSV 제어가 행해진다. 또한, 표 3 내지 표 9에 도시된 변환 테이블의 어느 1개를 사용하는 경우는, 데이터 스트링과 변환될 부호 워드 스트링간의 관계로인해 DSV 제어를 보다 효과적으로 행할 수 있다.
즉, 변환 테이블에서, 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 테이블에서 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때의 나머지가 양쪽 모두 1 또는 0 으로 되는 변환 규칙이 제공되면 상술한 바와 같이 채널비트 삽입에서 데이터 비트 스트링으로 "반전"을 표시하는 "1"을 삽입하거나 "비반전"을 표시하는 "0"을 삽입함으로써 "반전"에 대해 "1"을 삽입, "비반전"에 대해"0"을 삽입하게 된다.
예컨대, 표 7에서, 데이터 변환되는 3 비트가 "001"로서 계속될 때, 이 3 비트의 뒤에 DSV 제어 비트를 삽입하면, 데이터 변환은 "001-x"를 발생할 것이다. 여기서, x에 "1"이 주어지면, 데이터 스트링과 부호 워드 스트링은 아래 기술된 바와같이 될 것이다.
데이터 스트링 부호 워드 스트링
0011 010 100
대안적으로, x을 "0"으로 하면, 데이터 스트링과 부호 워드 스트링은 아래 기재된바와 같이 될 것이다.
데이터 스트링 부호 워드 스트링
0010 000 100
부호 워드 스트링이 NRZI 변조되면 아래 도시된 바와 같이 레벨 부호 스트링을 발생한다.
데이터 스트링 부호 워드 스트링 레벨 부호 스트링
0011 010 100 011000
0010 000 100 000111
여기서, 최종 레벨 부호 스트링이 반전되어 있다. 즉, DSV 제어 비트의 "1" 또는"0"을 선택함으로써, 데이터 스트링에서 DSV 제어가 행해지게 된다.
위에서 언급한 DSV 제어로부터, DSV 제어에 의한 용장도를 고려하면, 데이터스트링 내의 1비트에 의한 DSV 제어는 채널 비트 스트링의 표현에서 변환율 m=2, n=3에 의거한 1.5 채널 비트의 DSV 제어에 상당한다. 채널 비트 스트링에서 DSV 제어가 행해지면, 2 채널 비트로 DSV 제어가 행해지나, Tmax(최대 반전 간격)은 증가한다.
도 1은 위에서 언급한 변환 테이블을 사용하여 데이터를 변조하고 출력하는 변조 장치의 구성예를 도시하고 있다. 이 변조 장치는, 도 1에 도시된 바와 같이,데이터 스트링으로부터 소정의 간격으로 DSV 제어를 행하고, 소정의 간격으로 DSV비트인 "1" 또는 "0"을 결정 및 삽입하는 DSV 비트 결정 삽입 유닛(11), 이 DSV 비 트 결정 삽입 유닛(11)으로부터 DSV 비트가 공급된 데이터 스트링을 변조하는 변조 유닛(12), 및 변조 유닛(12)으로부터 공급된 변조 부호 스트링을 기록 파형 스트링로 변환하는 NRZI 유닛(13)을 구비한다. 또한 도시하지는 않았지만, 타이밍 신호를 생성하고 각 구성 요소에 이 타이밍 신호를 공급하여 타이밍을 관리하는 타이밍관리 유닛도 설치되어 있다.
도 2는 도 1에 도시되어 있는 DSV 비트 결정 삽입의 처리를 설명하는 도면이다. DSV 비트의 졀정 및 삽입은, 데이터 스트링 내의 임의 소정 간격마다 행해지고 있다. 도 2에 도시된 바와 같이, 먼저 DATA1과 DATA2의 사이에 DSV 제어 비트를 삽입하기 위해, DATA1부터의 누적 DSV를 계산한다. 또한, 다음 구간 DATA2의 구간(segmental) DSV를 계산한다. DSV 값은, DATA1과 DATA2를 각각 채널 비트 스트링으로 변환하고 레벨 부호로 변조(NRZI 변조)한 것을 레벨 H("1")를 +l, 레벨L("0")을 -1로 하여 누적되는 처리에 의해 얻어진다. 삽입될 DSV 제어 비트는, DATA1까지의 누적 DSV 값에 다음 DATA2의 구간 DSV을 DSV 제어 비트의 삽입에 의해 결합하는 것에 의해 누적 DSV의 절대값이 제로(zero)에 근접하도록 결정된다.
도 2 내의 DSV 비트인 "x1"에 "1"를 부여하는 것은 DATA1에 후속하는 구간DSV, 즉 DATA2의 부호를 반전하는 것을 의미하고, "0"을 부여하는 것은, 구간 DSV,즉 DATA2를 비반전하는 것을 의미한다. 상기 표 3 내지 표 9의 각 테이블 내의 요소에는 변환 규칙이 적용되어 데이터 스트링이 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나누어 구한 나머지가 양쪽 모두 1 또는 0으로 일치하도록 되어 있기 때문에, 데이터 스트링 내에 있어서, "1"을 삽입하는 것은 이어서 변환될 부호 워드 스트링에도 "1"을 삽입하는 것, 즉 반전을 의미한다.
상술한 바와 같이, 도 2에서 DATA1과 DATA2간의 DSV 제어 비트인 "x1"이 결정되고, 다음에 DATA2와 DATA3간의 DSV 제어 비트인 "x2"를 사용하여 마찬가지의DSV 제어를 행한다. 이제 그 때의 누적 DSV 값은 DATA1, x1, 및 DATA2까지의 전체DSV 값이다.
도 2에 도시된 바와 같이, 상기 DSV 비트는 미리 데이터 스트링에서 삽입되고 그 후 변조되어 채널 비트 스트링을 발생시킨다.
도 3은 도 1에 도시된 변조 장치의 변조 유닛(12)의 구성예를 설명하는 도면이다. 도 3에서, 시프트 레지스터(31)는, DSV 비트 결정 삽입 유닛(11)으로부터 공급된 DSV 제어 비트가 삽입된 데이터를 2비트씩 시프팅시키면서 구속 길이 결정 유닛(32), Tmin 반복 제한 부호 검출 유닛(33), 및 전체 변환 유닛(34-1 내지 34-r)에 삽입된 DSV 제어 비트를 갖는 데이터를 공급한다.
구속 길이 결정 유닛(32)은 데이터의 구속 길이 i 를 결정하여, 멀티플렉서(35)에 그것을 공급한다. Tmin 반복 제한 부호 검출 유닛(33)은 전용 부호를 검출할 때, 그 신호를 구속 길이 결정 유닛(32)에 공급한다.
Tmin 반복 제한 부호 검출 유닛(33)에 의해 Tmin 반복 제한 부호가 검출될 때, 구속 길이 결정 유닛(32)에서는 소정의 구속 길이를 멀티플렉서(35)에 공급한다. 이 때, 구속 길이 결정 유닛(32)에서 또 다른 구속 길이를 결정하고 있는 경우가 있지만, Tmin 반복 제한 부호 검출 유닛(33)으로부터의 출력이 있는 경우, 구속 길이 결정 유닛(32)은 전자보다는 후자를 우선으로 하여 구속 길이를 결정한다.
변환 유닛(34-1 내지 34-r)은, 내장하고 있는 변환 테이블(표 3 내지 표 7 중 어느 한 테이블)을 참조하여, 공급된 데이터에 대응하는 변환 규칙이 등록되어 있는지를 결정하고, 변환 규칙이 등록되어 있는 경우, 변환 유닛(34-1 내지 34-r)은 그 변환규칙에 따라 그 데이터의 변환을 행한 후, 변환된 부호를 멀티플렉서(35)에 공급한다. 변환 규칙이 등록되어 있지 않은 경우, 변환 유닛(34-1 내지 34-r)은 공급된 데이터를 폐기한다.
멀티플렉서(35)는 구속 길이 결정 유닛(32)으로부터 공급된 구속 길이 i 에 대응하여 변환 유닛(34-i)이 변환한 부호를 수신하여, 그 부호를 시리얼 데이터로서 버퍼(36)를 통해 공급한다.
또한 도면에 도시되지 않은 타이밍 관리 유닛은, 클록을 발생하여 클록에 동기하여 타이밍 신호를 발생하고, 각 성분에 타이밍 신호를 공급하여 타이밍 관리를 행한다.
다음에, 이 실시예의 동작에 대해 설명한다.
처음에, 시트프 레지스터(31)로부터 각 변환 유닛(34-1 내지 34-r), 구속 길이 결정 유닛(32), Tmin 반복 제한 부호 검출 유닛(33)에 데이터가 2비트 단위로 공급된다.
구속 길이 결정 유닛(32)은 예컨대 표 5에 도시한 변환 테이블을 내장하고 있고, 그 변환 테이블을 참조하여, 데이터의 구속 길이 i 를 결정하여 결정 결과 (구속 길이 i)를 멀티플렉서(35)에 공급한다.
Tmin 반복 제한 부호 검출 유닛(33)은 표 5에 도시한 변환 테이블 중 반복 제한 부호 부분(표 5의 경우, 데이터"11011101"를 변환한 부분)을 내장하고 있고, 이 변환 테이블을 참조하여 Tmin 반복을 제한하는 부호를 검출하고, 부호("11011101")를 검출한 때, 그 검출된 부호에 대응하는 구속 길이 i=4를 표현하는검출 신호를 구속 길이 결정 유닛(32)에 공급한다.
구속 길이 결정 유닛(32)이 Tmin 반복 제한 부호 검출 유닛(33)으로부터의 검출 신호를 수신하는 경우, 또 다른 구속 길이를 독립적으로 결정하더라도, 그것을 선택하지 않고, Tmin 반복 제한 부호에 의거한 구속 길이를 멀티플렉서(35)에 공급한다.
도 4는 구속 길이 결정 유닛(32) 및 Tmin 반복 제한 부호 검출 유닛(33)의 동작을 설명하는 도면이다. Tmin 반복 제한 부호 검출 유닛(33)은, 표 5에 도시한 테이블의 "11011101"의 변환 부분을 가지고 있고, 입력된 8 비트의 데이터가, 그것과 일치하는 경우, 소정의 검출 신호를 구속 길이 결정 유닛(32)에 공급한다. 또한 구속 길이 결정 유닛(32)은, 표 5에 도시한 테이블을 내장하고 있고, 입력된 데이터의 2 비트가 "10", 또는 "01" 중 어느 것에 일치하는지를 최초로 결정한다. 입력된 데이터가 "10", 또는 "01"의 어느 것에 일치하는 경우, 구속 길이 결정 유닛(32)은 구속 길이 i 가 1 인 것으로 결정한다. 한편 입력된 데이터가 "10" 또는 "01"의 어느 것에 일치하고 있지 않는 경우는, 또 2 비트가 추가되어, 총 4 비트를 참조하여 "1110", "1101", "1111", "1100', "0010" 또는 "0001"의 어느 것에 일치하는 지를 결정한다.
입력된 데이터가 "1110", "1101", "1111", "1100", "0010" 또는 "0001"의 어느 것에 일치하고 있는 경우, 구속 길이 결정 유닛(32)은 구속 길이 i 가 2인 것으로 결정한다.
입력된 데이터가 "1101"인 경우, Tmin 반복 제한 부호 검출 유닛(33)에서, 처음 4 비트 외에 또 4 비트의 앞까지 보아, 총 비트가 -11011101"(Tmin 반복 제한부호)에 일치하는지를 결정하고, 만약 입력된 8 비트가 "11011101"이 아닌 때는, 구속 길이 결정 유닛(32)는, 구속 길이 i 가 2인 것으로 결정한다. 한편, 입력된 8 비트가 "11011101"일 때는, Tmin 반복 제한 부호 검출 유닛(33)으로부터의 출력신호에 의해, 구속 길이 결정 유닛(32)는 결국 구속 길이 i = 2 대신에 구속 길이 i가 4인 것으로 결정한다. 그래서, 입력된 데이터가 상기 "1110", "1101", "1111", "1100", "0010" 또는 "0001"의 어느 한 것에 일치하지 않는 경우는, 또 2비트를 추가하여 총 6 비트를 참조한다.
이하 마찬가지로 하여, 표 5에 도시된 테이블에 따라서, 전부 8 비트까지 참조하여 전체의 "1"과 "0"의 데이터 스트링의 구속 길이를 결정한다.
구속 길이 결정 유닛(32)은, 이와 같이 하여 결정된 구속 길이 i를 멀티플렉서(35)에 공급한다.
구속 길이 결정 유닛(32)의 구속 길이 결정의 처리는, 도 4에 도시한 순서와는 다르게 가장 큰 구속 길이로부터 i=4, i=3, i=2 및 i=1의 순으로 행해지도록 하여도 좋다. 이 때도 상술한 바와 동일의 방식으로 구속 길이의 결정이 행해진다.
한편, 변환 유닛 34-i(34-1 내지 34-r)는, 각각 구속 길이 i 에 대응하는 테이블을 가지고 있고, 공급된 데이터에 대응하는 변환 규칙이 그 테이블에 등록되어 있는 경우, 그 변환 규칙을 이용하여 공급된 2×i 비트의 데이터를 3×i 비트의 부호로 변환하고, 그 부호를 멀티플렉서(35)에 공급한다.
멀티플렉서(35)는, 구속 길이 결정 유닛(32)으로부터 공급된 구속 길이 i 에 대응하는 변환 유닛(34-i)으로부터 공급된 부호를 선택하고, 그 부호를 시리얼 데이터로서, 버퍼(36)를 통해 공급한다.
여기서, 예컨대, 표 5에서, i=4 의 Tmin 반복 제한 테이블이 존재하지 않는다면, 그것은 예컨대 표 3이 된다. 그 때, 데이터로서 "1101110111011101"이 공급되면, 그 변환된 부호 워드 스트링은 최초의 "1101"을 i=2 의 데이터로 간주하여 부호("101-010")로 변환된다. 다음의 "1101", 또 그 다음의 "1101"도 마찬가지로 부호("101-010")로 변환된다.
상술한 바와 같이 발생된 부호를 예컨대 NRZI에 의해 레벨 부호로 변환하면, "1"의 타이밍에서 이 부호는 반전된 논리를 갖는 신호로 변환되기 때문에, 이 부호워드 스트링은 "110011001100110011", 즉 2T의 최소 반전 간격이 9회 연속하는 부호로 된다. 여기서, 또 데이터 스트링으로서 "1101"이 연속하여 입력되면, 2T의 최소 반전 간격이 장시간 계속된다.
한편, 표 5에서 i=4의 변환 테이블을 채택하면, 테이터 중 "11011101"이라 하는 특별 부호가 부호 "10000000100"으로 변환된다. 그 결과, 최소 반전 간격 Tmin 이 몇 회에도 계속되는 것이 방지된다. 이 표 5의 경우, 최소 반전 간격 Tmin 이 연속하는 횟수는 최대로 7회이다.
표 5는 Tmin 반복 제한 부호로서,
11011101 100 000 001 000
이 주어져 있지만, 여기서 또한 중복하지 않는 부호를 추가로 Tmin 반복 제한 부호로서 부여함으로써, 아래 기재된 2개의 Tmin 반복 제한 부호를 갖는 것이 가능하다.
11011101 100 000 001 000
00001011 100 000 001 010
이 때 표 5는 아래 기재한 표 10에 도시된 테이블로 변경된다. 그러므로 표 8의 경우 최소 반전 간격 Tmin 이 연속하는 횟수는 최대 6회까지 된다.
<표 10>
RML (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
10 100
01 010
1110 000 100
1101 101 010
1111 001 010
1100 101 000
0010 000 010
0001 001 000
001110 001 001 010
001101 101 001 000
001111 101 001 010
001100 001 001 000
000010 000 101 010
000000 000 101 000
00000110 001 001 001 010
00000101 010 000 001 000
00000111 010 000 001 010
00000100 001 001 001 000
00001110 101 001 001 010
00001101 000 101 001 000
00001111 000 101 001 010
00001100 101 001 001 000
11011101 100 000 001 000
00001011 100 000 001 010
유사하게, 표 7은 Tmin 반복 제한 부호로서,
10111011 001000000010
이 주어지지만, 또한 중복하지 않는 부호를 추가로 Tmin 반복 제한 부호로서 부가하면, 아래 기재된 2개의 Tmin 반복 제한 부호를 갖는 것이 가능하다.
10111011 001 000 000 010
11101100 001 000 000 101
이 때 표 7은 아래 기술된 표 11에 도시된 테이블로 변경된다. 표 11의 경우, 최소 반전 간격 Tmin 이 연속하는 횟수는 최대 6회까지 된다.
<표 11>
RML (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
11 *0* (앞에 0*=1, 1앞에 *=0)
10 010
01 001
0011 010 100
0010 000 010
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 000 100 000 010
00000101 000 100 000 001
00000100 000 100 000 101
00000011 010 100 100 100
00000010 010 100 000 010
00000001 010 100 000 001
00000000 010 100 000 101
10111011 001 000 000 010
11101100 001 000 000 101
도 3에 도시된 실시예는 변환 테이블 또는 역변환 테이블을 표 5에서 표 3, 표 4, 표 6 내지 표 11로 변경한다면 상술한 바와 동일한 방식으로 적용된다. 그러나, 표 3, 표 4 또는 표 8은 최소 런의 반복 제한 부호를 갖지 않기 때문에, 도 3의 Tmin 반복 제한 부호 검출 유닛(33)은 필요하지 않게 된다. 또한, 표 8 및 표 9에서, 테이블 내에 불확정 비트가 포함되어 있기 때문에, 불확정 비트의 처리를 위한 절차가 필요하다.
표 5의 예와는 다른 예로서, 표 12에 도시된 바와 같이, 부호 워드 스트링의 선두와 후미를 역으로 배열한 경우도 실현된다.
<표 12>
RML (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
10 001
01 010
1110 001 000
1101 010 101
1111 010 100
1100 000 101
0010 010 000
0001 000 100
001110 010 100 100
001101 000 100 101
001111 010 100 101
001100 000 100 100
000010 010 101 000
000000 000 101 000
00000110 010 100 100 100
00000101 000 100 000 010
00000111 010 100 000 010
00000100 000 100 100 100
00001110 010 100 100 101
00001101 000 100 101 000
00001111 010 100 101 000
00001100 000 100 100 101
11011101 000 100 000 001
마찬가지로, 표 9의 예와는 다른 예로서, 표 13에 도시된 바와 같이, 부호 워드 스트링의 선두와 후미를 역으로 배열한 경우도 실현된다.
<표 13>
RML (1, 7) 플러스 데이터-비트-DSV 제어
(d, k; m, n; r) = (1, 7; 2, 3; 4)
데이터 부호
11 *0*
10 001
01 010
0011 010 100
0010 000 100
0001 010 000
000011 000 100 100
000010 010 100 100
00000111 000 100 100 100
00000110 010 100 100 100
00000101 000 100 000 001
00000100 010 100 000 001
00000011 000 100 000 010
00000010 010 100 000 010
00000001 000 101 000 010
00000000 001 000 000 010
01110111(01) 100101000010
표 10에서는, 불확정 비트의 직전의 비트를 참조하여, 이 직전의 비트가 1이면 불확정 비트를 1로 하고, 한편 직전의 비트가 0이면 불확정 비트를 0으로 한다.
또한, 표 3 내지 표 9의 데이터 스트링, 부호 스트링의 각 구속 길이 내에 배열의 순차는 다르게 하여도 좋다. 예컨대, 표 5의 구속 길이 i=1 의 배열 순서의,
데이터 부호
i= 1 10 100
01 010
는,
데이터 부호
i= 1 10 010
01 100
일 수 있다. 그러나, 데이터 스트링의 요소의 "1"의 개수 및 부호 워드 스트링의 요소의 "1"의 개수는, 각각 2로 나눌 때의 나머지가 양쪽 모두 1 또는 0으로 일치 하도록 해야 한다.
다음에, Tmin의 연속을 제한하고, 동시에 데이터 스트링 내에 삽입된 DSV 제어 비트를 갖는 데이터 스트링을 변조하는 처리에 의해 구해진 시뮬레이션의 결과를 이하에 도시한다.
이 시뮬레이션은 변환 테이블로서 표 5를 사용하여 행해진다.
임의로 발생된 랜덤한 데이터 l3107200 비트를, 표 5의 변조 부호 테이블을 사용하여 47 데이터 비트마다 DSV 제어를 행하고 삽입된 DSV 비트를 갖는 데이터 스트링을 표 5의 테이블에 의해 변조할 때, Tmin 의 연속 분포의 시뮬레이션 결과는 이하에서와 같다. Tmin 의 반복은 최대 7회까지이며, Tmin 의 연속 반복을 효과적으로 줄일 수 있다. 또한 평균 반전 간격은, 총 채널 비트 스트링을 각 T의 총합으로 나눈 것이므로, 이 시뮬레이션에서 그 값은 3.34T 가 된다.
------------- Tmin_길이(2T)_ren --------------
1 : 880259 2 : 354047 3 : 138230 4 : 55922 5 : 17056
6 : 3717 7 : 432 8 : 0 9 : 0 10 : 0
------------ 평균 ---------------------
합 : 20079135 총계 : 6003385
***** 합/총계 : 3.3446
이러한 채널 비트 스트링의 DSV 제어에 대하여, NRZI 후의 "1"을 하이로서, NRZI 후의 "00"을 로우로서 하여 얻은 차(差) 및 DSV 값의 플러스 측의 피크 및 마이너스 측의 피크는 이하에 기재되어 있다. DSV 제어 비트가 47 데이터 스트링마다 DSV 비트로서 삽입한 경우의 용장율은 47 데이터 스트링에 대하여 1 데이터이기때문에 1/(1+47)= 2.08% 이다.
------------ DC cont -------------
하이 : 10039566 로우 : 10039569
총 : -3
피크 : 하이_피크 -> 33, 로우_피크 -> 34
DSV 제어를 실현하기 위해서는, 종래의 예컨대 RLL(1-7) 및 RML(1-7)을 사용하면 데이터 스트링 내의 DSV 제어가 불가능하기 때문에, 채널 비트 스트링 발생 후에 DSV 제어 비트가 삽입되어야 한다. 그러나, 최대 런을 유지하면서 DSV 제어를 행하기 위해서는, 4 채널 비트를 필요로 하고, 상술한 표 3 내지 표 9에 비해 효율이 나쁘다.
또한, 상술한 시뮬레이션에서, 발생된 채널 비트 스트링을 표 5에 기초하여 복조하고, 47 비트마다 DSV 비트를 추출하는 처리에 의해 얻어진 데이터 스트링은 원 랜덤 데이터와 일치하고 있음을 확인한다.
상술한 바와 같이, 본 발명에 의하면, 가변 테이블은, 일의적으로 결정한 변환 규칙을 가지며, 즉 최소 런 길이의 반복 횟수를 제한하면서, 변환 테이블의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "0"의 개수를 2로 나눈 때의 나머지가 양쪽 모드 1 또는 0으로 일치하도록 하기 때문에,
(1) DSV 제어를 감소된 용장도로 행하고,
(2) 감소된 용장도 이외에, 최소 런과 최대 런을 유지하며,
(3) 삽입된 DSV 비트는 동일 비트 수를 가지기 때문에, 에러 증가가 억제된다.
또한, 최소 런의 반복이 제한되지 않는 부호 워드 스트링과 비교하면,
(4) 고선밀도에서의 탄젠셜 틸트에 대한 허용도가 향상되고,
(5) 신호 레벨이 로우인 부분이 감소하고, AGC 및 PLL 등의 파형 처리의 정밀도가향상되고, 전체 성능이 향상되며,
(6) 종래 방법과 비교하여 비터비(Viterbi) 복호화 시의 패스 메모리 길이가 짧게 설계될 수 있고, 회로 규격을 최소로 하는 것도 가능하다.
상술한 처리를 행하는 컴퓨터 프로그램을 유저에 분배하는 분배 매체로서는,자기 디스크, CD-ROM 및 고체 메모리 등의 기록 매체 외에, 네트워크, 위성 등의 통신 매체를 사용할 수 있다.
상술한 바와 같이, 청구항 1에 기재된 변조 장치, 본 발명의 변조 방법, 및 본 발명의 분배 매체에 의하면, 변환 테이블의 요소는, 일의적으로 결정된 요소로 구성되고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치하는 변환 규칙을 갖고 있기 때문에, 데이터 스트링 내에서 DSV 제어가 행해지도록 되고, 감소된 용장도로 DSV 제어가 행해지고 동시에 최대 런 k를 적어도 7일 수 있다.
상술한 바와 같이, 청구항 8에 기재된 변조 장치, 본 발명의 변조 방법, 및 본 발명의 분배 매체에 의하면, 변환 테이블은, 불확정의 부호로 구성되고, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의"1" 의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 가지고 있기 때문에, 데이터 스트링 내에서 DSV 제어가 행해지도록 되고, 감소된 용장도로 DSV 제어가 행해지고 동시에 최대 런 k를 적어도 7일 수 있다. 또한, 변환 테이블의 구속 길이를 연장하지 않고도 최소 런의 연속을 제한할 수 있어, 에러의 전파 길이의 증가를 작게 하면서 안정한 클록 재생을 할 수 있게된다.
청구항 16에 기재된 변조 장치와, 본 발명의 변조 방법, 및 본 발명의 분배매체에 의하면, 변환 테이블은, 최소 런의 연속을 제하는 부호를 가지며, 동시에 데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소 내의"1"의 개수를 2로 나눌 때 얻어지는 나머지가 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖고 있기 때문에, 데이터 스트링 내에서 DSV 제어가 행해질 수 있고, 감소된 용장도로 DSV제어가 행해지고 동시에 최대 런 k를 적어도 7일 수 있다.
도 1은 본 발명의 변조 장치의 구조를 도시하는 블록도.
도 2는 도 1에 도시된 DSV 비트 결정 삽입 유닛의 동작을 설명하는 도면.
도 3은 도 1에 도시된 변조 유닛(12)의 구조를 도시하는 블록도.
도 4는 도 3에 도시된 구속 길이 결정 유닛(32)과 최소 런 반복 제한 부호 검출 유닛(33)의 동작을 설명하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
11 : DSV 비트 결정 삽입 유닛 12 : 변조 유닛
13 : NRZI 유닛

Claims (15)

  1. m 비트의 기본 데이터 길이를 갖는 데이터를 변환 테이블에 기초하여 n 비트의 기본 부호 길이를 갖는 가변 길이 부호(d, k; m, n; r)로 변환하는 변조 수단을 포함하는 변조 장치로서,
    상기 변조 수단의 변환 테이블은 최소 런 d가 1이고;
    가변 길이 구조를 갖고;
    일의적으로 결정되는 요소들을 가지며;
    데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지들이 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는, 변조 장치.
  2. 제 1 항에 있어서,
    상기 변환 테이블은, 최대 런 k가 적어도 7인 것을 규정하는, 변조 장치.
  3. 제 2 항에 있어서,
    상기 변환 테이블은, 상기 최대 런 k가 7일 때 구속 길이가 적어도 4인 것을 규정하는, 변조 장치.
  4. 제 1 항에 있어서,
    입력 데이터의 DSV를 제어하고 상기 변조 수단에 DSV를 공급하는 DSV 제어 수단을 더 포함하는, 변조 장치.
  5. 제 1 항에 있어서,
    상기 변환 테이블은 상기 최소 런의 연속을 제한하는 부호를 갖는, 변조 장치.
  6. m 비트의 기본 데이터 길이를 갖는 데이터를 변환 테이블에 기초하여 n 비트의 기본 부호 길이를 갖는 가변 길이 부호(d, k; m, n; r)로 변환하는 변조 장치로서,
    상기 변조 수단의 상기 변환 테이블은 최소 런 d가 1이고;
    가변 길이 구조를 갖고;
    불확정 부호를 갖는 요소들을 가지며;
    데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소내의 "1"의 개수를 2로 나눌 때 얻어지는 나머지들이 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는, 변조 장치.
  7. 제 6 항에 있어서,
    상기 불확정 부호의 성분인 불확정 비트는, 불확정 비트의 전 또는 후에 0이 연속적으로 d 비트 이상 계속되면 "1"이고 그 외에는 "0"인, 변조 장치.
  8. 제 7 항에 있어서,
    상기 변환 테이블은 동일한 변환 요소 내에 2개의 상기 불확정 비트들을 갖는, 변조 장치.
  9. 제 8 항에 있어서,
    상기 변환 테이블에서 최대 런 k가 적어도 7인, 변조 장치.
  10. 제 9 항에 있어서,
    상기 변환 테이블에서, 상기 최대 런 k가 7일 때 구속 길이는 적어도 4인, 변조 장치.
  11. 제 6 항에 있어서,
    상기 변환 테이블은 상기 최소 런의 연속을 제한하는 부호를 갖는, 변조 장치.
  12. m 비트의 기본 데이터 길이를 갖는 데이터를 변환 테이블에 기초하여 n 비트의 기본 부호 길이를 갖는 가변 길이 부호(d, k; m, n: r)로 변환하는 변조 수단을 포함하는 변조 장치로서,
    상기 변조 수단의 변환 테이블은 최소 런 d가 1이고;
    가변 길이 구조를 갖고;
    상기 최소 런의 연속을 제한하는 부호를 가지며;
    데이터 스트링의 요소 내의 "1"의 개수 및 변환될 부호 워드 스트링의 요소내의 "1" 의 개수를 2로 나눌 때 얻어지는 나머지들이 양쪽 모두 1 또는 0으로 일치되는 변환 규칙을 갖는, 변조 장치.
  13. 제 12 항에 있어서,
    상기 변환 테이블에서 최대 런 k가 적어도 7인, 변조 장치.
  14. 제 12 항에 있어서,
    상기 변환 테이블에서, 상기 최대 런 k가 7일 때 구속 길이는 적어도 4인, 변조 장치.
  15. 제 12 항에 있어서,
    입력 데이터의 DSV를 제어하고 상기 변조 수단에 DSV를 공급하는 DSV 제어 수단을 더 포함하는, 변조 장치.
KR1019980054942A 1997-12-12 1998-12-12 변조장치및방법과분배매체 KR100597326B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34241797A JP3722331B2 (ja) 1997-12-12 1997-12-12 変調装置および方法、並びに記録媒体
JP97-342417 1997-12-12

Publications (2)

Publication Number Publication Date
KR19990063048A KR19990063048A (ko) 1999-07-26
KR100597326B1 true KR100597326B1 (ko) 2006-11-30

Family

ID=18353576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980054942A KR100597326B1 (ko) 1997-12-12 1998-12-12 변조장치및방법과분배매체

Country Status (6)

Country Link
US (1) US6359930B1 (ko)
EP (3) EP1324337A3 (ko)
JP (1) JP3722331B2 (ko)
KR (1) KR100597326B1 (ko)
CN (1) CN1148744C (ko)
DE (1) DE69825551T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091347A (en) * 1997-05-23 2000-07-18 Sony Corporation Device and method for modulation and transmission medium
JP3760961B2 (ja) * 1997-09-11 2006-03-29 ソニー株式会社 変調装置および変調方法、復調装置および復調方法、並びに記録媒体
JP3716421B2 (ja) * 1997-09-19 2005-11-16 ソニー株式会社 復調装置および復調方法
JP3985173B2 (ja) * 1998-05-29 2007-10-03 ソニー株式会社 変調装置および方法、復調装置および方法、並びにデータ格納媒体
KR100372923B1 (ko) * 2000-05-02 2003-02-25 대우전자주식회사 고밀도 디브이디를 위한 변조방법
WO2001086817A1 (en) * 2000-05-10 2001-11-15 Koninklijke Philips Electronics N.V. Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier, method for decoding, device for decoding
JP4265101B2 (ja) * 2000-12-22 2009-05-20 ソニー株式会社 デジタル変調方法、復調方法及び記録済記録媒体
US6577255B2 (en) * 2001-10-29 2003-06-10 Victor Company Of Japan, Ltd. Method and apparatus for encoding digital data
JP4132804B2 (ja) * 2001-12-11 2008-08-13 ソニー株式会社 変調装置および方法、記録媒体、並びにプログラム
JP4178795B2 (ja) * 2002-01-23 2008-11-12 ソニー株式会社 変調装置および方法、ｄｓｖ制御ビット生成方法、記録媒体、並びにプログラム
US7212483B2 (en) * 2002-09-25 2007-05-01 Victor Company Of Japan, Limited Modulation device, modulation method and recording medium
TWI225730B (en) * 2003-12-31 2004-12-21 Ind Tech Res Inst Type-dependent coding method with type control
US8108567B2 (en) * 2009-06-19 2012-01-31 Analog Devices, Inc. Method and apparatus for connecting HDMI devices using a serial format
US8130124B2 (en) * 2009-06-19 2012-03-06 Analog Devices, Inc. Method and apparatus for improving the reliability of a serial link using scramblers
JP4919121B2 (ja) * 2010-02-08 2012-04-18 ソニー株式会社 変調装置、変調方法、および記録媒体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334810B2 (ja) 1992-02-14 2002-10-15 ソニー株式会社 符号化方法、再生方法、および、再生装置
TW219416B (ko) * 1992-03-10 1994-01-21 Sony Co Ltd
JP3227901B2 (ja) * 1993-05-21 2001-11-12 ソニー株式会社 変調方法及び復調装置
CA2182584A1 (en) * 1994-12-12 1996-06-20 Yoshihide Shimpuku Data encoding method and data decoding method
JP3339539B2 (ja) * 1995-12-13 2002-10-28 松下電器産業株式会社 デジタル変調装置、その方法及び記録媒体
JP3760961B2 (ja) * 1997-09-11 2006-03-29 ソニー株式会社 変調装置および変調方法、復調装置および復調方法、並びに記録媒体
JP3717024B2 (ja) * 1997-12-12 2005-11-16 ソニー株式会社 復調装置および方法

Also Published As

Publication number Publication date
JP3722331B2 (ja) 2005-11-30
DE69825551T2 (de) 2005-07-28
KR19990063048A (ko) 1999-07-26
EP1324337A2 (en) 2003-07-02
EP0923077B1 (en) 2004-08-11
EP0923077A1 (en) 1999-06-16
CN1148744C (zh) 2004-05-05
JPH11177432A (ja) 1999-07-02
US6359930B1 (en) 2002-03-19
EP1324337A3 (en) 2008-10-01
DE69825551D1 (de) 2004-09-16
EP1321939A2 (en) 2003-06-25
EP1321939A3 (en) 2008-10-01
CN1221186A (zh) 1999-06-30

Similar Documents

Publication Publication Date Title
KR100675029B1 (ko) 변조장치 및 방법, 복조장치 및 방법, 및 제공매체
KR100263689B1 (ko) 변조방법, 변조장치 및 복조장치
KR100597326B1 (ko) 변조장치및방법과분배매체
RU2153200C2 (ru) Способ преобразования последовательности м-битовых информационных слов в модулированный сигнал, способ изготовления носителя записи, устройство кодирования, записывающее устройство, сигнал, носитель записи
KR20010022324A (ko) 연속 최소 런 길이 제한이 있는 변조/복조 장치 및 방법
US6127951A (en) Modulating device, modulating device, demodulating device, demodulating device, and transmission medium run length limited coder/decoder with restricted repetition of minimum run of bit sequence
US6606038B2 (en) Method and apparatus of converting a series of data words into modulated signals
KR100954986B1 (ko) 변조 장치 및 방법
US6950042B2 (en) Modulating apparatus and method, and DSV control bit producing method
JPH11177431A (ja) 変調装置および方法、並びに提供媒体
KR100518474B1 (ko) 변조디바이스및방법과전송매체
US6313764B1 (en) Demodulating device, demodulating method and transmission medium
JP4207073B2 (ja) 変調装置および方法、記録媒体、並びに復調装置および方法
JP2000068850A (ja) 復調装置および方法、並びに提供媒体
JPH11154381A (ja) 変調装置および方法、並びに提供媒体
JP4155312B2 (ja) 変調装置および方法、記録媒体、並びに復調装置および方法
JP2000068849A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
KR20080023522A (ko) 데이터 변조 방법 및 기록 재생 장치
KR20090012422A (ko) 데이터 변조방법, 변조장치, 기록방법 및 기록장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee