JPH11177431A - 変調装置および方法、並びに提供媒体 - Google Patents

変調装置および方法、並びに提供媒体

Info

Publication number
JPH11177431A
JPH11177431A JP9342416A JP34241697A JPH11177431A JP H11177431 A JPH11177431 A JP H11177431A JP 9342416 A JP9342416 A JP 9342416A JP 34241697 A JP34241697 A JP 34241697A JP H11177431 A JPH11177431 A JP H11177431A
Authority
JP
Japan
Prior art keywords
dsv
data string
data
section
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9342416A
Other languages
English (en)
Other versions
JP3722180B2 (ja
Inventor
Toshiyuki Nakagawa
俊之 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34241697A priority Critical patent/JP3722180B2/ja
Publication of JPH11177431A publication Critical patent/JPH11177431A/ja
Application granted granted Critical
Publication of JP3722180B2 publication Critical patent/JP3722180B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 データ列内で、かつ、少ない冗長度で、DS
V制御が行えるようにする。 【解決手段】 ビット挿入部21は、入力されたデータ
列に、所定の間隔で、”0”のDSV制御ビットを挿入
し、第1のデータ列を生成し、”1”のDSV制御ビッ
トを挿入し、第2のデータ列を生成する。変調およびN
RZI化部22は、2組のデータ列の変調とNRZI化
処理を行う。DSV計算区間取り出し部23は、DSV
計算区間を取り出し、取り出しされた区間における区間
DSVが、区間DSV計算部25で計算される。累積D
SV計算およびDSVビット決定部26は、第1のデー
タ列の区間DSVと第2のデータ列の区間DSVをそれ
ぞれ、それまでの累積DSVに加算し、加算値の絶対値
が少ない方を、DSV制御データ列決定部24に選択さ
せ、出力させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、変調装置および方
法、並びに提供媒体に関し、特にデータ伝送や記録媒体
への記録に適するように、効率よくDSV制御を行いな
がらデータを変調する変調装置および方法、並びに提供
媒体に関する。
【0002】
【従来の技術】データを所定の伝送路に伝送したり、ま
たは例えば磁気ディスク、光ディスク、光磁気ディスク
等の記録媒体に記録する際、伝送や記録に適するように
データの変調が行われる。このような変調方法の1つと
して、ブロック符号が知られている。このブロック符号
は、データ列をm×iビットからなる単位(以下データ
語という)にブロック化し、このデータ語を適当な符号
則に従ってn×iビットからなる符号語に変換するもの
である。そしてこの符号は、i=1のときには固定長符
号となり、またiが複数個選べるとき、すなわち1乃至
imax(最大のi)の範囲の所定のiを選択して変換し
たときには可変長符号となる。このブロック符号化され
た符号は可変長符号(d,k;m,n;r)と表され
る。
【0003】ここでiは拘束長と称され、imaxはr
(最大拘束長)となる。またdは、連続する”1”の間
に入る、”0”の最小連続個数、例えば0の最小ランを
示し、kは連続する”1”の間に入る、”0”の最大連
続個数、例えば0の最大ランを示している。
【0004】ところで上述のようにして得られる可変長
符号を、例えば光ディスクや光磁気ディスク等に記録す
る場合、コンパクトディスクやミニディスク等では可変
長符号に対して、”1”を反転し、”0”を無反転す
る、NRZI(Non Return to Zero Inverted)変調を行
い、NRZI変調化された可変長符号(以下記録波形列
という)に基づき記録を行っている。また他にも、IS
O規格の光磁気ディスクのように、記録変調したビット
列を、NRZI変調を行なわずにそのまま記録を行なう
システムもある。
【0005】記録波形列の最小反転間隔をTminとし、
最大反転間隔をTmaxとするとき、線速方向に高密度記
録を行うためには、最小反転間隔Tminは長い方が、す
なわち最小ランdは大きい方が良く、またクロックの再
生の面からは、最大反転間隔Tmaxは短いほうが、すな
わち最大ランkは小さい方が望ましく、種々の変調方法
が提案されている。
【0006】具体的には、例えば光ディスク、磁気ディ
スク、又は光磁気ディスク等において提案されている変
調方式として、可変長RLL(1−7)、固定長RLL
(1−7)、そして可変長であるRLL(2−7)など
がある。
【0007】可変長RLL(1−7)符号の変換テーブ
ルは例えば以下の通りである。
【0008】
【0009】ここで変換テーブル内の記号xは、次に続
くチャネルビットが0であるときに1とされ、また次に
続くチャネルビットが1であるときに0とされる。拘束
長rは2である。
【0010】可変長RLL(1−7)のパラメータは
(1,7;2,3;2)であり、記録波形列のビット間
隔をTとすると、最小反転間隔Tminは2(=1+1)
Tとなる。データ列のビット間隔をTdataとすると、最
小反転間隔Tminは1.33(=(2/3)×2)Tdat
aとなる。また最大反転間隔Tmaxは8T(5.33Tda
ta)である。さらに検出窓幅Twは(m/n)×Tで表
され、その値は0.67(=2/3)Tとなる。
【0011】ところでRLL(1−7)による変調を行
ったチャネルビット列は、発生頻度としてはTminで
ある2Tが一番多く、以下3T、4Tと続く。2Tや3
Tのようなエッジ情報が早い周期で多く発生すること
は、クロック再生には有利となりうる。しかしながら2
Tが連続し続けると、むしろ記録波形に歪みが生じ易く
なってくる。すなわち2Tの波形出力は小さく、デフォ
ーカスやタンジェンシャルチルトによる影響を受け易
い。またさらに高線密度に記録する場合、最小マークの
連続した記録はノイズ等外乱の影響を受け易く、データ
再生誤りを起こし易くなる。
【0012】本出願人は、特願平9−256745号と
して、Tmin(連続ラン)の連続を制限した符号を提
案した。これをRML符号(Repeated Minimum run-len
gthLimitedcode)と呼ぶことにする。
【0013】可変長符号(d,k;m,n;r)を、例
えば可変長符号(1,7;2,3;3)であるとすると
き、すなわち0の最小ランであるdを1ビット、0の最
大ランであるkを7ビット、基本データ長であるmを2
ビット、基本符号長であるnを3ビット、最大拘束長で
あるrを3とするとき、変換テーブルは、例えば次の表
に示すような変換テーブルとされている。
【0014】 ここで、拘束長rは3である。
【0015】上記表2において、データ列が”10”と
なったとき、特に、さらに次の4データを参照し、合計
6データ列が”100110”となったとき、これは最
小ランの繰り返しを制限するコードであるとして、符
号”100000010”に変換することにより、表2
による変調では最小ランの繰り返しは最大で5回までに
することができる。
【0016】こうすることによって、高線密度記録する
場合におけるデータの記録を安定化することができる。
【0017】ところで、記録媒体への記録、または、デ
ータの伝送の際には、各媒体(伝送)に適した符号化変
調が行われるが、これら変調符号に直流成分が含まれて
いるとき、たとえばディスク装置のサーボの制御におけ
るトラッキングエラーなどの、各種のエラー信号に変動
が生じ易くなったり、あるいはジッタが発生し易くなっ
たりする。従って、直流成分はなるべく含まない方が良
い。
【0018】ここで上記した、可変長RLL(1−7)
テーブル、及び、RML(1−7)テーブルによる変調
符号は、DSV制御が行われていない。このような場合
のDSV制御は、変調後の符号化列において、所定の間
隔においてDSV制御を行い、所定のDSV制御ビット
を符号化列(チャネルビット列)内において挿入するこ
とで、行うことが出来る。
【0019】DSV(Digital Sum Value)制御とは、チ
ャネルビット列をNRZI化し(すなわちレベル符号化
し)、そのビット列(データのシンボル)の”1”を+
1、”0”を−1として符号を加算していったときの総
和を意味する。DSVは符号列の直流成分の目安とな
り、DSVの絶対値を小さくることは、符号列の直流成
分を抑制することを意味する。
【0020】この、挿入されるDSV制御ビットを、 2×(d+1) すなわち、d=1の場合では、2×(1+1)=4ビッ
トとすることができる。このとき、任意の間隔におい
て、最小ランおよび最大ランを守ることができ、かつ反
転と非反転も可能な完全なDSV制御が行われる。
【0021】しかし、DSV制御ビットは、基本的には
冗長ビットである。従って符号変換の効率から考えれ
ば、DSV制御ビットはなるべく少ない方が良い。
【0022】そこで、例えば制御ビットを、1×(d+
1)すなわち、d=1の場合では、1×(1+1)=2
ビットとすることができる。このとき、任意の間隔にお
いて、反転と非反転が可能な完全なDSV制御が行われ
る。ただし、最小ランは守られるが、最大ランは大きく
なり、(k+2)となる。符号としては、最小ランは必
ず守る必要があるが、最大ランについてはその限りでは
ない。場合によっては最大ランを破るパターンを同期信
号に用いるフォーマットも存在する。例えば、DVDの
EFMプラスは、最大ランが11Tだが、フォーマット
の都合上14Tを許している。
【0023】そしてさらに、これらのDSV制御方式よ
りも、さらに冗長度の少ない効率の良い方式として、次
のテーブルが考えられる。
【0024】<表3> RML(1,7) plus data-bit-DSV control (d,k;m,n;r)=(1,7;2,3;4) データ 符号 10 100 01 010 1110 000 100 1101 101 010 1111 001 010 1100 101 000 0010 000 010 0001 001 000 001110 001 001 010 001101 101 001 000 001111 101 001 010 001100 001 001 000 000010 000 101 010 000000 000 101 000 00000110 001 001 001 010 00000101 010 000 001 000 00000111 010 000 001 010 00000100 001 001 001 000 00001110 101 001 001 010 00001101 000 101 001 000 00001111 000 101 001 010 00001100 101 001 001 000 11011101 100 000 001 000 00001011 100 000 001 010
【0025】表3は、最小ランd=1で、可変長構造を
持ち、変換テーブル内に、最小ランの連続を制限する、
置き換えコードを持っている。すなわち、表3はTmin
繰り返し制限コードとして、 11011101 100 000 001 000 00001011 100 000 001 010 を持ち、その左側のデータを、右側の対応する符号に変
換することで、最小反転間隔Tminの繰り返しは最大で
6回までとなる。
【0026】表3は、さらに、データ列の要素内の”
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で同一となるような変換規則を持っている。例えば、デ
ータ列の要素”1110”は”000100”の符号語
列に対応しているが、それぞれ”1”の個数は、データ
列で3個、対応する符号語列では1個であり、どちらも
2で割った余りが1で一致している。同様に、データ列
の要素”1111”は”001010”の符号語列に対
応しているが、それぞれ”1”の個数は、データ列で4
個、対応する符号語列では2個であり、どちらも2で割
った余りが0で一致している。
【0027】表3では、拘束長r=4である。最大ラン
k=7を与えるためには、少なくとも拘束長rは4が必
要である。また最小ランの繰り返しを制限するコードを
付加しても拘束長は増加しない。
【0028】 <表4> RML(1,7) plus data-bit-DSV control (d,k;m,n;r)=(1,7;2,3;4) データ 符号 11 *0* (Before 0 * = 1, Before 1 :* = 0) 10 010 01 001 0011 010 100 0010 000 100 0001 010 000 000011 000 100 100 000010 010 100 100 00000111 000 100 100 100 00000110 000 100 000 010 00000101 000 100 000 001 00000100 000 100 000 101 00000011 010 100 100 100 00000010 010 100 000 010 00000001 010 100 000 001 00000000 010 100 000 101 10111011 001 000 000 010 11101100 001 000 000 101
【0029】表4は、最小ランd=1で、可変長構造を
持ち、変換テーブル内の要素に、不確定符号(*0*)を
持ち、さらに最小ランの連続を制限する、置き換えコー
ドを持っている。すなわち表4は、Tmin繰り返し制限
コードとして、 10111011 001 000 000 010 11101100 001 000 000 101 を持ち、これにより、最小反転間隔Tminの繰り返しを
最大で6回までとすることができる。
【0030】また、表4では、変換データ列の2ビット
が”11”であったとき、その直前の変換データ列によ
って”000”あるいは”101”が選択される。直前
の変換データ列が、”01”,”0000010
1”,”00000100”,”00000001”,
または”00000000”であるとき、最小ランを守
るために、”11”の変換は”000”となる。それ以
外の場合、データ”11”は符号”101”に変換され
る。
【0031】表4は、さらに、データ列の要素内の”
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で同一となるような変換規則を持っている。例えば、デ
ータ列の要素”0011”は”010100”の符号語
列に対応しているが、それぞれ”1”の個数は、データ
列で2個、対応する符号語列では2個であり、どちらも
2で割った余りが0で一致している。同様に、データ列
の要素”0010”は”000100”の符号語列に対
応しているが、それぞれ”1”の個数は、データ列で1
個、対応する符号語列では1個であり、どちらも2で割
った余りが1で一致している。
【0032】なお、表4中の不確定符号は、各要素に2
箇所与えられているが、これは、要素内の”1”の個数
を、2で割ったときの余りをそろえるためのものであ
る。
【0033】表4では、拘束長r=4である。最大ラン
k=7を与えるためには、少なくとも拘束長rは4が必
要である。また最小ランの繰り返しを制限するコードを
付加しても拘束長は増加しない。
【0034】表3、または表4のような変換テーブルを
用いた時、これまでと同様にデータ列を変調し、変調後
のチャネルビット列を、所定の間隔で、DSV制御する
ことができる。しかし、表3と表4では、データ列と、
変換される符号語列の関係を生かして、さらに効率良く
DSV制御を行うことができる。
【0035】即ち、変換テーブルが、データ列の要素内
の”1”の個数と、変換される符号語列の要素内の”
1”の個数を、2で割った時の余りが、どちらも1ある
いは0で同一となるような変換規則を持っている時、上
記のように挿入するチャネルビットで、「反転」を表
す”1”、あるいは「非反転」を表す”0”を、データ
ビット列で挿入し、「反転」するならば”1”を挾み、
「非反転」ならば”0”を挾むことと同様になる。
【0036】たとえば表4において、データ変換する3
ビットが”001”と続いた時に、その後ろにおいてD
SV制御ビットを挾むことにすると、変換後のデータ
は、”001−x”となる。ここでxに”1”を与えれ
ば、 データ列 符号語列 0011 010 100 となり、また”0”を与えれば、 データ列 符号語列 0010 000 100 となる。符号語列をNRZI化してレベル符号化する
と、たとえば データ列 符号語列 レベル符号列 0011 010 100 011000 0010 000 100 000111 となり、最後のレベル符号列が反転している。すなわ
ち、DSV制御ビットの”1”と”0”を選択すること
によって、データ列内においても、DSV制御が行える
ことになる。
【0037】このことは、DSV制御による冗長度で考
えると、データ列内の1ビットでDSV制御を行うと、
チャネルビット列で表現すれば、表4の変換率m=2、
n=3より、1.5チャネルビットでDSV制御を行っ
ていることに相当する。もしチャネルビット列において
DSV制御を行うものとすると、Tmin(最小反転間
隔)、およびTmax(最大反転間隔)を守るためには
4ビット必要であり、冗長度が大きくなる。
【0038】挿入されるDSV制御ビットとして、ビッ
ト数が1ビットのものと2ビットのものの2種類を用意
し、適応的に選択して一方を使用することで、平均的な
DSV制御ビットのビット数を、d=1の場合では、
1.5ビットとすることができる(冗長度を小さくする
ことができる)。これによって完全なDSV制御は可能
であるが、この場合においては、Tmax(最大反転間
隔)が増加する。
【0039】
【発明が解決しようとする課題】以上のように、磁気デ
ィスク、光磁気ディスク、光ディスク等の記録媒体を高
密度化して記録再生を行う場合に、RLL(1−7)符
号あるいはRML(1−7)符号等の、DSV制御の行
われていない符号においては、エラー信号の発生を抑え
たり、ジッタの発生を抑えたりするために、DSV制御
を行う必要がある。
【0040】また、これらDSV制御を行うことは、即
ち、冗長ビットを加えることを意味しており、DSV制
御はなるべく効率良く行わなければならない。
【0041】本発明は、このような状況に鑑みてなされ
たものであり、表3及び表4にあるような、データ列の
要素内の”1”の個数と、変換される符号語列の要素内
の”1”の個数を、2で割った時の余りが、どちらも1
あるいは0で同一となるような変換規則を持つ変換テー
ブルを用いて、データ変調とDSV制御を、同時に行う
ようにし、少ない冗長ビットでDSV制御を行うことが
できるようにするものである。
【0042】さらにこのような冗長度の少ないDSV制
御によって、最小ラン、最大ランを破らないようにす
る。
【0043】また本発明は、同時に行うデータ変調とD
SV制御を、データ列あるいは符号語列の入れ替えを行
わないで実現し、変換装置の構成を容易にするものであ
る。
【0044】
【課題を解決するための手段】請求項1に記載の変調装
置は、データ列に第1のDSV制御ビットを挿入した第
1のデータ列と、第2のDSV制御ビットを挿入した第
2のデータ列を生成するDSV制御ビット挿入手段と、
最小ランdが1とされ、かつ、データ列の要素内の”
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で一致するような変換テーブルを用いて、第1のデータ
列と第2のデータ列の両方を変調する変調手段と、変換
テーブルを用いて変調された第1のデータ列の第1の区
間DSVと第2のデータ列の第2の区間DSVを計算
し、それらをそれまでの累積DSVと加算した値から、
変換テーブルを用いて変調された第1のデータ列と第2
のデータ列の一方を選択して出力するDSV計算手段と
を備えることを特徴とする。
【0045】請求項7に記載の変調方法は、データ列に
第1のDSV制御ビットを挿入した第1のデータ列と、
第2のDSV制御ビットを挿入した第2のデータ列を生
成するDSV制御ビット挿入ステップと、最小ランdが
1とされ、かつ、データ列の要素内の”1”の個数と、
変換される符号語列の要素内の”1”の個数を、2で割
った時の余りが、どちらも1あるいは0で一致するよう
な変換テーブルを用いて、第1のデータ列と第2のデー
タ列の両方を変調する変調ステップと、変換テーブルを
用いて変調された第1のデータ列の第1の区間DSVと
第2のデータ列の第2の区間DSVを計算し、それらを
それまでの累積DSVと加算した値から、変換テーブル
を用いて変調された第1のデータ列と第2のデータ列の
一方を選択して出力するDSV計算ステップとを備える
ことを特徴とする。
【0046】請求項8に記載の提供媒体は、基本データ
長がmビットのデータを、変換テーブルに基づいて、基
本符号長がnビットの可変長符号(d,k;m,n;
r)に変換する変調装置に用いるコンピュータプログラ
ムであって、データ列に第1のDSV制御ビットを挿入
した第1のデータ列と、第2のDSV制御ビットを挿入
した第2のデータ列を生成するDSV制御ビット挿入ス
テップと、最小ランdが1とされ、かつ、データ列の要
素内の”1”の個数と、変換される符号語列の要素内
の”1”の個数を、2で割った時の余りが、どちらも1
あるいは0で一致するような変換テーブルを用いて、第
1のデータ列と第2のデータ列の両方を変調する変調ス
テップと、変換テーブルを用いて変調された第1のデー
タ列の第1の区間DSVと第2のデータ列の第2の区間
DSVを計算し、それらをそれまでの累積DSVと加算
した値から、変換テーブルを用いて変調された第1のデ
ータ列と第2のデータ列の一方を選択して出力するDS
V計算ステップとを備えるコンピュータプログラムを提
供することを特徴とする。
【0047】請求項1に記載の変調装置、請求項7に記
載の変調方法、および請求項8に記載の提供媒体におい
ては、第1のデータ列と第2のデータ列のそれぞれが変
調され、区間DSVが計算される。それぞれの区間DS
Vとそれまでの累積DSVを加算した値から、2組のデ
ータ列の一方が選択される。
【0048】
【発明の実施の形態】以下に本発明の実施の形態を説明
するが、特許請求の範囲に記載の発明の各手段と以下の
実施の形態との対応関係を明らかにするために、各手段
の後の括弧内に、対応する実施の形態(但し一例)を付
加して本発明の特徴を記述すると、次のようになる。但
し勿論この記載は、各手段を記載したものに限定するこ
とを意味するものではない。
【0049】請求項1に記載の変調装置は、データ列に
第1のDSV制御ビットを挿入した第1のデータ列と、
第2のDSV制御ビットを挿入した第2のデータ列を生
成するDSV制御ビット挿入手段(例えば、図1のDS
Vビット挿入部11)と、最小ランdが1とされ、か
つ、データ列の要素内の”1”の個数と、変換される符
号語列の要素内の”1”の個数を、2で割った時の余り
が、どちらも1あるいは0で一致するような変換テーブ
ルを用いて、第1のデータ列と第2のデータ列の両方を
変調する変調手段(例えば、図1の変調部12)と、変
換テーブルを用いて変調された第1のデータ列の第1の
区間DSVと第2のデータ列の第2の区間DSVを計算
し、それらをそれまでの累積DSVと加算した値から、
変換テーブルを用いて変調された第1のデータ列と第2
のデータ列の一方を選択して出力するDSV計算手段
(例えば、図1のDSV制御部13)とを備えることを
特徴とする。
【0050】以下、本発明に係る変調装置の実施の形態
を図面を参照しながら説明する。この実施の形態は本発
明を、基本データ長がmビットであるデータに、DSV
制御ビットを所定の間隔で挾み、それを可変長符号
(d,k;m,n;r)に変換する変調装置に適用した
場合のものであり、変調装置内の変換テーブルとして
は、例えば表3及び表4に示すものが用いられる。
【0051】変調装置は、図1に示すように、入力され
たデータ列に対して、所定の間隔でDSVビットとし
て、”1”または”0”を挿入するDSVビット挿入部
11を備える。このDSVビット挿入部11では、DS
Vビット”1”を挿入するデータ列と、DSVビット”
0”を挿入するデータ列とが用意される。変調部12
は、DSVビット挿入部11でDSVビットの挿入され
たデータ列を変調する。DSV制御部13は、変調部1
2で変調された符号語列をNRZI化してレベルデータ
とした後にDSV計算を行い、最終的にDSV制御の行
われた記録符号列を出力する。
【0052】図2はDSVビット挿入部11、変調部1
2、およびDSV制御部13のより詳細な構成を示すブ
ロック図である。データ列には、DSVビット挿入部1
1を構成するビット挿入部21で、まず所定の間隔(例
えば47ビット置き)に、DSVビットが挿入される。
このとき、挿入後データ列として、47ビットの間隔
で”1”を挾んだデータ列と、47ビットの間隔で”
0”を挾んだデータ列の、2組のデータ列が生成され
る。
【0053】変調部12を構成する変調およびNRZI
化部22では、ビット挿入部11より入力された2組の
DSVビットの挿入されたデータ列をそれぞれ変調し、
それをさらにNRZI化してレベルデータに変換する。
従って、チャネルビットのレベル化列も、DSVビット
として”1”を挿入したものと、”0”を挿入したもの
の、2組が生成される。
【0054】そして、DSV制御部13を構成するDS
V計算区間取り出し部23では、次のDSV計算を行う
DSV区間を取り出す処理が行われる。47ビットの間
隔で挿入されたDSVビットは、データ変調後の符号語
列においては、表3及び表4に示すように、変換規則が
可変長であることより、前方のデータと組み合わされて
データ変換される場合がある。そこで、DSV計算区間
は、その始まりとしては、任意の間隔であるn/m=
1.5倍の位置よりも、さかのぼり、また終了位置とし
ては、任意の間隔であるn/m=1.5倍の位置より
も、早く終了することにする。こうすることにより、D
SV計算区間には、1箇所のDSV制御ビットを含む、
データ変調列が必ず得られることになる。
【0055】なお、上記さかのぼるデータ列位置、及
び、早く終了する位置は、可変長データ変換の切れ目に
よって前後するが、最小で0ビット、最大でも最大拘束
長ビットまでとする。表3及び表4では、8ビットまで
となる。
【0056】DSV計算区間が確定したら、その区間の
2組のチャネルビットのレベル化列は、後のDSV制御
データ列決定部24において、どちらか一方が選択さ
れ、DSV制御された記録符号列として選ばれた方が出
力される。
【0057】また、DSV計算区間が確定したら、区間
DSV計算部25は区間DSVを計算する。区間DSV
も、これまでと同様に、2組について行われる。そして
累積DSV計算およびDSVビット決定部26におい
て、積算DSV値と、2つの区間DSV値をそれぞれ加
減算し、合計の絶対値の小さい方をDSVビットとして
決定する。絶対値の小さい方とは、言い換えれば、DS
V値がゼロに近い方のことである。最終的にDSVビッ
トが決定したら、その最後のレベル値を積算DSV計算
およびDSVビット決定部26から区間DSV計算部2
5に送り、次の区間DSV値計算に用いるようにする。
【0058】DSVビットがどちらかに決定されると、
DSV制御データ列決定部24は、積算DSV計算およ
びDSVビット決定部26から供給される決定信号に対
応して、ただ1通りのチャネルビットのレベル化列を選
択し、出力する。これは、DSV制御が行われた記録符
号列となっている。
【0059】図3は図2の例のビット挿入と変調の動作
をフローチャートにしたものである。ビット挿入部21
は、ステップS1で入力されたデータ列のビットをカウ
ントする。ステップS2では、そのカウント値が予め設
定した所定の値(いまの場合47)に達したか否かが判
定される。カウント値が47に達していない場合、ステ
ップS1に戻り、それ以降の処理が繰り返し実行され
る。ステップS2で、カウント値が47に達したと判定
された場合、ステップS3に進み、ビット挿入部21
は、入力されたデータ列に”1”を挿入して、データ
「メモリ1」を生成し、これを内蔵するメモリ1に記憶
する。さらにステップS4において、ビット挿入部21
は、入力されたデータ列に”0”を挿入して、データ
「メモリ0」を生成し、これを内蔵するメモリ0に記憶
する。
【0060】変調およびNRZI化部22は、ビット挿
入部21よりデータ「メモリ1」とデータ「メモリ0」
の供給を受け、ステップS5において、データ「メモリ
1」を内蔵する変換テーブルを参照して変調して、デー
タMOD1を生成し、これを内蔵するメモリに記憶す
る。また、このデータMOD1をさらにNRZI化し、
L−MOD1とし、これをメモリに記憶する。同様に、
ステップS6において、変調およびNRZI化部22
は、データ「メモリ0」を変換テーブルを参照して変調
し、データMOD0を生成し、これを内蔵するメモリに
記憶する。また、このデータMOD0をさらにNRZI
化し、データL−MOD0とし、これを内蔵するメモリ
に記憶する。
【0061】次に、ステップS7に進み、ビット挿入部
21は、内蔵するカウンタをリセットし、ステップS1
に戻り、それ以降の処理を繰り返し実行する。
【0062】以上のようにして、図4に示すように、ビ
ット挿入部21に入力された同図(A)に示すデータ列
に、所定の間隔(span=47ビット)毎に、DSV制御
ビットx1(x2,x3)が、同図(B)に示すように
挿入される。DSV制御ビットx1(x2,x3)とし
ては、”1”と”0”の2つが用いられる。従って、D
SV制御ビットとして”1”を含むデータ列と、”0”
を含むデータ列の、2つのデータ列が生成される。
【0063】そして、DSV制御ビットが挿入されたデ
ータ列が変調およびNRZI化部22に供給され、変調
され、さらにNRZI化されて、図4(C)に示すよう
なデータとなる。
【0064】変調およびNRZI化部22より出力され
たチャネルビットデータ列は、DSV計算区間取り出し
部23に供給され、図5のフローチャートに示すような
DSV制御処理が実行される。
【0065】すなわち、最初にステップS21におい
て、DSV計算区間取り出し部23は、内蔵するカウン
タにより、変調およびNRZI化部22より供給される
チャネルビットデータ列のビット数をカウントする。そ
して、ステップS22において、DSV区間に達したか
否かを判定する。 span+1−Rmax≦cnt となったとき、DSV計算区間に達したと判定される。
ここで、上述したように、spanは、間隔を表し(いまの
場合、47)、Rmaxは、最大拘束長(いまの場合、
8)を表す。なお、1を加算しているのは、DSV制御
ビットのビット数の分を補償するためである。
【0066】ステップS22において、DSV計算区間
に達していないと判定された場合には、ステップS21
に戻り、それ以降の処理が繰り返し実行される。ステッ
プS22において、DSV計算区間に達したと判定され
た場合、ステップS23に進み、区間DSV計算部25
は、データL−MOD1とL−MOD0の区間DSVを
計算する。それぞれのDSVは、span−DSV1、また
はspan−DSV0として、区間DSV計算部25に記憶
される。
【0067】さらに、ステップS24において、累積D
SV計算およびDSVビット決定部26は、累積DSV
(Total−DSV)をデータL−MOD1とL−M
OD0のそれぞれについて、次に示すように、それまで
の累積DSVに、区間DSVを加算して計算し、それぞ
れの値をY1,Y0として内蔵するメモリに記憶する。 Y1=(Total−DSV)+(span−DSV1) Y0=(Total−DSV)+(span−DSV0)
【0068】ステップS25において、累積DSV計算
およびDSVビット決定部26は、上述したようにして
計算した累積DSVとしてのY1,Y0の絶対値の大き
さを比較し、Y1の方がY0より大きいと判定された場
合、ステップS28に進み、L−MOD0を出力するも
のと決定し、その決定結果を、DSV制御データ列決定
部24に出力する。DSV制御データ列決定部24は、
この決定に対応して、DSV計算区間取り出し部23よ
り供給されたデータL−MOD0とL−MOD1のう
ち、データL−MOD0を選択し、出力する。
【0069】またこのとき、累積DSV計算およびDS
Vビット決定部26は、ステップS29において、新た
な累積DSVをY0に設定する。
【0070】一方、ステップS25において、Y1がY
0と等しいか、それより大きいと判定された場合、ステ
ップS26に進み、累積DSV計算およびDSVビット
決定部26は、L−MOD1を出力するものと決定し、
DSV制御データ列決定部24を制御し、DSV計算区
間取り出し部23より供給されたデータL−MOD1と
L−MOD0のうち、L−MOD1を選択し、出力させ
る。また、累積DSV計算およびDSVビット決定部2
6は、ステップS27において、新たな累積DSVとし
て、Y1を設定する。
【0071】次にステップS30に進み、カウンタを初
期化処理するなどした後、ステップS21に戻り、それ
以降の処理が繰り返し実行される。
【0072】以上のようにして、図4(B)に示すよう
に、各47ビット毎の区間に対して、DSV制御ビット
x1,x2,x3などが挿入されたデータを、同図
(C)に示すように、NRZI化したデータのビットを
カウントし、各区間の境界部(各区間のデータとDSV
制御ビットとの境界部)から所定のビット数(0乃至R
max)だけ前の位置から、次の区間の対応する位置まで
の範囲が、DSV計算区間とされる。そして、区間DS
V計算部25において、L−MOD1とL−MOD0の
両方の区間DSVが計算される。
【0073】さらに、図4(E)に示すように、累積D
SV計算およびDSVビット決定部26において、それ
までの累積DSV(Total−DSV)にデータL−
MOD1の区間DSV(span−DSV1)を加算した値
と、それまでの累積DSV(Total−DSV)にデ
ータL−MOD0の区間DSV(span−DSV0)を加
算した値の絶対値が比較される。そして、データL−M
OD1とL−MOD0のうち、その絶対値の小さい方に
対応するデータがDSV制御データ列決定部24で選択
され、出力される。
【0074】例えば、データL−MOD1が選択された
場合、図4(F)に示すように、それまでの累積DSV
に、区間DSVが加算され、新たな累積DSVとされ
る。そして、以下、同様の処理が繰り返される。
【0075】なお、cntの設定は、前に行われたDS
V計算区間が数ビットだけさかのぼっている場合があ
る。そのときはそこからスタートするようにする。この
ときcntの設定は、例えば、 cnt=0−(span−前のcnt) とする。
【0076】図4についてさらに説明すると次のように
なる。図4(A)は、元のデータ列が任意の区間(spa
n)で区切られている様子を示している。
【0077】図4(B)は、任意の区間(span)置きに
DSV制御ビットx1,x2,x3が挿入されて、デー
タ列として並んでいる様子を示している。図4(B)の
データ列(実際には、それをNRZI化したデータ列)
より、DSV計算区間を区切るのだが、図4(B)に
は、可変長テーブルによる、挿入されたDSV制御ビッ
ト近辺の様子も示されている。同図に示すように、最初
のDSV制御ビットx1付近では、区間の切れ目が、x
1の位置から0ビット乃至Rmaxビットまでさかのぼ
った位置とされている。そして次のDSVビットx2付
近では、同様に、区間の切れ目は、x2の位置から、最
大でRmaxビットまでさかのぼった位置までのどこか
にある。Rmaxビットの値は、表3あるいは表4の場
合、Rmax=8である。
【0078】区間の切れ目は、変換テーブルにしたがっ
てデータ変換していき、変換が行われるごとに生成され
る。表3あるいは表4の場合、2データ、4データ、6
データ、8データのうちいずれかごとに区切られる。つ
まり、区切られるDSV計算区間として、例えばDSV
制御ビットx1付近では、切れ目が、x1の位置から0
ビット乃至Rmaxビットまでさかのぼる位置とすれ
ば、区切られる直前までのデータ列でx1をデータ変換
することはない。
【0079】図4(C)には、各DSV計算区間として
決定したDATA1、DATA2、DATA3がある
が、始めのDATA1は初期値として特別で、以降のD
ATA2及びDATA3には、それぞれ、必ず区間の最
初の方の1箇所に、DSVビットx1及びx2が含まれ
ている。
【0080】図4(D)は、これらDSV計算区間が、
各テーブルによってデータ変換されたものを示してい
る。データの大きさは、例えばDATA1×m/n=
1.5×DATA1のように、変換率分だけ大きさが増
える。また次のDSV計算区間では、DSVビットとし
て”1”の入ったデータ列の変調列、及びDSVビット
として”0”の入ったデータ列の変調列がある。この時
のデータの大きさも、DATA2×m/n=1.5×D
ATA2となり、やはり変換率分だけ大きさが増える。
【0081】図4(E)は、上の2通りの変調列の選択
決定を行う様子を示している。図4(F)は、決定した
後の並びと、さらに次の区間DATA3のDSV制御の
準備の様子を示している。
【0082】以上のようにして、データ変調、DSV計
算区間取り出し、区間DSV計算及び、DSVビット決
定が行われる。
【0083】そしてこのような方式でDSV制御を行え
ば、同時に行われるデータ変調とDSV制御は、データ
列あるいは符号語列の入れ替えのような作業がなく、記
録符号列をすぐ決定することができる。
【0084】次に、Tminの連続を制限し、かつDSV
制御ビットを、本方式によって挿入したデータ列を変調
したシミュレーションの結果について以下に示す。
【0085】変換テーブルとしては、表3及び表4が用
いられている。
【0086】任意に作成したランダムデータ13107
200ビットを、表3及び表4の変調コードテーブルを
用いて、47データビットおきにDSV制御を行い、さ
らにDSV制御ビットを挿入したデータ列を、表3及び
表4のテーブルによって変調した際の、Tminの連続の
分布のシミュレーション結果は以下の通りである。
【0087】表3及び表4のいずれの場合も、さらにT
minの繰り返し制限を付加したので、最小ランのくり返
し回数は、最大で6回までであり、有効に短くすること
ができている。また平均反転間隔は、総チャネルビット
列を、各Tの総和で割ったもので、表3では3.35
T、また表4では3.37Tであった。
【0088】 表3の結果 ------- Tmin_length(2T)_ren -------- 1:887862 2:351056 3:140490 4: 52670 5: 15477 6: 2912 7: 0 8: 0 9: 0 10: 0 ------- average -------- sum : 20079066 total : 5993295 (sum/total: 3.3503) 表4の結果 −−−−−−− Tmin_length(2T)_ren −−−−−−−− 1:871889 2:353334 3:138795
4: 50956 5: 13517 6: 477 7: 0 8: 0
9: 0 10: 0 −−−−−−− average −−−−−−−− sum : 20079063 total : 5966689
(sum/total: 3.3652)
【0089】また同チャネルビット列のDSV制御は、
NRZI化後の”1”をhighとし、”0”をlowとした
ときの差、および、DSV値のプラス側のピーク及びマ
イナス側のピークは以下の通りである。なお、DSVビ
ットとして47データ列おきにDSV制御ビットを挿入
した場合の冗長率は、47データ列に対して1データで
あるから、1/(1+47)=2.08%である。
【0090】
【0091】なお、従来の例えばRLL(1−7)符号
やRML(1−7)符号は、データ列内のDSV制御が
出来ないので、チャネルビット列発生後にDSV制御ビ
ットを挾むことにより、DSV制御を実現する。しか
し、最大ランを守った上でDSV制御を行うためには、
4チャネルビットを必要とし、上記表3、表4に較べる
と効率が悪い。
【0092】またさらに、上記シミュレーションにおい
て、発生させたチャネルビット列をテーブル表3及び表
4に基づいて復調し、さらに47ビットおきにDSVビ
ットを抜き出したデータ列は、元のランダムデータと一
致するのを確認した。
【0093】以上のように、本発明によれば、さらに、
可変長テーブルにおいて、一意に決定する変換規則をも
ち、最小ラン長の繰り返し回数の制限を行った上に、さ
らに変換テーブルの要素内の”1”の個数と、変換され
る符号語列の要素内の”0”の個数を、2で割った時の
余りが、どちらも1あるいは0で一致するようにしたの
で、 (1)DSVの制御を少ない冗長度で行うことができ
る。 (2)冗長が少ない上に、最小ラン、最大ランを守るこ
とができる。 (3)挿入DSVビットは同一ビット数であるため、エ
ラー伝搬が起こりにくい。 さらに、最小ランの繰り返しが制限されていない符号語
列と比較すると、 (4)高線密度でのタンジェンシャルチルトに対する許
容度が向上する。 (5)信号レベルが小さい部分が減少し、AGCやPL
L等の波形処理の精度が向上し、総合特性を高めること
ができる。 (6)従来と比較して、ビタビ復号等の際のパスメモリ
長を短く設計でき、回路規模を小さくすることができ
る。
【0094】また本発明によれば、データ変調とDSV
制御を、データ列あるいは符号語列の入れ替えを行わな
いで、同時に実現したので、変換装置の構成を簡略化す
ることができる。
【0095】なお、上記したような処理を行うプログラ
ムをユーザに伝送する提供媒体としては、磁気ディス
ク、CD-ROM、固体メモリなどの記録媒体の他、ネットワ
ーク、衛星などの通信媒体を利用することができる。
【0096】
【発明の効果】以上の如く、請求項1に記載の変調装
置、請求項7に記載の変調方法、および請求項8に記載
の提供媒体によれば、2組のデータ列の変調DSV計算
をそれぞれ行うようにし、その一方を選択するようにし
たので、データ列内でDSV制御が行えるようになり、
少ない冗長度でDSV制御を行うことが可能となる。
【図面の簡単な説明】
【図1】本発明の変調装置の構成を示すブロック図であ
る。
【図2】図1の変調装置のより詳細な構成例を示すブロ
ック図である。
【図3】図2の変調装置の動作を説明するフローチャー
トである。
【図4】図2の変調装置ののDSV制御を説明する図で
ある。
【図5】図2の変調装置の動作を説明するフローチャー
トである。
【符号の説明】
11 DSVビット挿入部, 12 変調部, 13
DSV制御部, 21ビット挿入部, 22 変調およ
びNRZI化部, 23 DSV計算区間取り出し部,
24 DSV制御データ列決定部, 25 区間DS
V計算部,26 累積DSV計算およびDSVビット決
定部

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基本データ長がmビットのデータを、変
    換テーブルに基づいて、基本符号長がnビットの可変長
    符号(d,k;m,n;r)に変換する変調装置におい
    て、 データ列に第1のDSV制御ビットを挿入した第1のデ
    ータ列と、第2のDSV制御ビットを挿入した第2のデ
    ータ列を生成するDSV制御ビット挿入手段と、 最小ランdが1とされ、かつ、データ列の要素内の”
    1”の個数と、変換される符号語列の要素内の”1”の
    個数を、2で割った時の余りが、どちらも1あるいは0
    で一致するような変換テーブルを用いて、前記第1のデ
    ータ列と第2のデータ列の両方を変調する変調手段と、 前記変換テーブルを用いて変調された前記第1のデータ
    列の第1の区間DSVと第2のデータ列の第2の区間D
    SVを計算し、それらをそれまでの累積DSVと加算し
    た値から、前記変換テーブルを用いて変調された前記第
    1のデータ列と第2のデータ列の一方を選択して出力す
    るDSV計算手段とを備えることを特徴とする変調装
    置。
  2. 【請求項2】 前記第1のDSV制御ビットは、”1”
    であり、前記第2のDSV制御ビットは、”0”である
    ことを特徴とする請求項1に記載の変調装置。
  3. 【請求項3】 前記DSV計算手段は、直前の累積DS
    Vの計算の範囲を、所定の区間の境界部と、その境界部
    から前記変換テーブルで規定されている最大拘束長ビッ
    トまでさかのぼった位置の間の範囲の中の所定の位置ま
    でとすることを特徴とする請求項1に記載の変調装置。
  4. 【請求項4】 前記DSV計算手段は、累積DSVの次
    の所定の区間の区間DSVの計算の範囲を、前記所定の
    位置の次から、次の区間の前記所定の位置までの範囲と
    することを特徴とする請求項3に記載の変調装置。
  5. 【請求項5】 前記DSV計算手段は、それまでの累積
    DSV値と前記第1の区間DSVを加算した値の絶対値
    と、それまでの累積DSV値と前記第2の区間DSVを
    加算した値の絶対値を比較し、その小さい方に対応する
    データ列を選択し、出力することを特徴とする請求項1
    に記載の変調装置。
  6. 【請求項6】 前記DSV計算手段は、選択する出力が
    決定したとき、決定した方に対応する累積DSVを新た
    な累積DSVとすることを特徴とする請求項5に記載の
    変調装置。
  7. 【請求項7】 基本データ長がmビットのデータを、変
    換テーブルに基づいて、基本符号長がnビットの可変長
    符号(d,k;m,n;r)に変換する変調方法におい
    て、 データ列に第1のDSV制御ビットを挿入した第1のデ
    ータ列と、第2のDSV制御ビットを挿入した第2のデ
    ータ列を生成するDSV制御ビット挿入ステップと、 最小ランdが1とされ、かつ、データ列の要素内の”
    1”の個数と、変換される符号語列の要素内の”1”の
    個数を、2で割った時の余りが、どちらも1あるいは0
    で一致するような変換テーブルを用いて、前記第1のデ
    ータ列と第2のデータ列の両方を変調する変調ステップ
    と、 前記変換テーブルを用いて変調された前記第1のデータ
    列の第1の区間DSVと第2のデータ列の第2の区間D
    SVを計算し、それらをそれまでの累積DSVと加算し
    た値から、前記変換テーブルを用いて変調された前記第
    1のデータ列と第2のデータ列の一方を選択して出力す
    るDSV計算ステップとを備えることを特徴とする変調
    方法。
  8. 【請求項8】 基本データ長がmビットのデータを、変
    換テーブルに基づいて、基本符号長がnビットの可変長
    符号(d,k;m,n;r)に変換する変調装置に用い
    るコンピュータプログラムであって、 データ列に第1のDSV制御ビットを挿入した第1のデ
    ータ列と、第2のDSV制御ビットを挿入した第2のデ
    ータ列を生成するDSV制御ビット挿入ステップと、 最小ランdが1とされ、かつ、データ列の要素内の”
    1”の個数と、変換される符号語列の要素内の”1”の
    個数を、2で割った時の余りが、どちらも1あるいは0
    で一致するような変換テーブルを用いて、前記第1のデ
    ータ列と第2のデータ列の両方を変調する変調ステップ
    と、 前記変換テーブルを用いて変調された前記第1のデータ
    列の第1の区間DSVと第2のデータ列の第2の区間D
    SVを計算し、それらをそれまでの累積DSVと加算し
    た値から、前記変換テーブルを用いて変調された前記第
    1のデータ列と第2のデータ列の一方を選択して出力す
    るDSV計算ステップとを備えるコンピュータプログラ
    ムを提供することを特徴とする提供媒体。
JP34241697A 1997-12-12 1997-12-12 変調装置および方法、並びに記録媒体 Expired - Fee Related JP3722180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34241697A JP3722180B2 (ja) 1997-12-12 1997-12-12 変調装置および方法、並びに記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34241697A JP3722180B2 (ja) 1997-12-12 1997-12-12 変調装置および方法、並びに記録媒体

Publications (2)

Publication Number Publication Date
JPH11177431A true JPH11177431A (ja) 1999-07-02
JP3722180B2 JP3722180B2 (ja) 2005-11-30

Family

ID=18353567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34241697A Expired - Fee Related JP3722180B2 (ja) 1997-12-12 1997-12-12 変調装置および方法、並びに記録媒体

Country Status (1)

Country Link
JP (1) JP3722180B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063163A1 (fr) * 2002-01-23 2003-07-31 Sony Corporation Dispositif et procede de modulation et procede de generation de bits de commande dsv
EP1402648A1 (en) * 2001-07-05 2004-03-31 LG Electronics Inc. Method of converting a series of data words into a modulated signal
WO2004001747A3 (en) * 2002-06-20 2004-05-06 Koninkl Philips Electronics Nv Balanced disparity channel code for dc control
US7016286B2 (en) 2001-06-29 2006-03-21 Victor Company Of Japan, Limited Digital signal modulation method, digital signal modulation apparatus, encoding method, encoding apparatus, storage medium, transmission apparatus and program
JP2006236447A (ja) * 2005-02-23 2006-09-07 Fujitsu Ltd Dsv調整ビットの決定方法及びdsv調整ビットの決定装置
JP2007042250A (ja) * 2005-08-05 2007-02-15 Nec Electronics Corp Dsv制御装置およびdsv制御方法
WO2007083525A1 (ja) * 2006-01-23 2007-07-26 Rohm Co., Ltd. 符号化装置、復号装置、振幅調整装置、記録情報読取装置、信号処理装置および記憶システム
JP2007200412A (ja) * 2006-01-24 2007-08-09 Rohm Co Ltd 符号化装置、復号装置、信号処理装置、および記憶システム
US7305044B2 (en) 2002-08-20 2007-12-04 Nec Corporation Data modulation method and apparatus
US7352673B2 (en) 2004-03-18 2008-04-01 Hitachi, Ltd. Recording method and recording apparatus
JP2008198239A (ja) * 2007-02-08 2008-08-28 Rohm Co Ltd 符号化装置、復号装置、および記録情報読取装置
JP2008288674A (ja) * 2007-05-15 2008-11-27 Renesas Technology Corp 変調装置
JP2009520312A (ja) * 2005-12-19 2009-05-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ d=1,r=2の制約を有するPCWAによるコードを符号化するための符号化装置及び方法
JP2012048814A (ja) * 2011-10-28 2012-03-08 Rohm Co Ltd 符号化装置、復号装置、および記録情報読取装置
US8179292B2 (en) 2009-10-14 2012-05-15 Sony Corporation Data modulation apparatus, data modulation method, data modulation program, and recording medium
US8258989B2 (en) 2009-10-23 2012-09-04 Sony Corporation Data demodulator, data demodulation method and program thereof

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016286B2 (en) 2001-06-29 2006-03-21 Victor Company Of Japan, Limited Digital signal modulation method, digital signal modulation apparatus, encoding method, encoding apparatus, storage medium, transmission apparatus and program
EP1402648A1 (en) * 2001-07-05 2004-03-31 LG Electronics Inc. Method of converting a series of data words into a modulated signal
EP1402648A4 (en) * 2001-07-05 2008-08-13 Lg Electronics Inc METHOD FOR CONVERTING A SERIES OF DATA WORDS TO A MODULAR SIGNAL
CN1301595C (zh) * 2002-01-23 2007-02-21 索尼株式会社 调制装置和方法及dsv控制比特生成方法
KR100947070B1 (ko) * 2002-01-23 2010-03-10 소니 주식회사 변조장치 및 방법과 디지털 썸 벨류 제어비트 생성방법
EP1469473A1 (en) * 2002-01-23 2004-10-20 Sony Corporation Modulation apparatus and method, and dsv control bit generation method
EP1469473A4 (en) * 2002-01-23 2005-08-17 Sony Corp MODULATION DEVICE AND METHOD AND DSV CONTROL BIT PRODUCTION METHOD
WO2003063163A1 (fr) * 2002-01-23 2003-07-31 Sony Corporation Dispositif et procede de modulation et procede de generation de bits de commande dsv
WO2004001747A3 (en) * 2002-06-20 2004-05-06 Koninkl Philips Electronics Nv Balanced disparity channel code for dc control
US7305044B2 (en) 2002-08-20 2007-12-04 Nec Corporation Data modulation method and apparatus
US7352673B2 (en) 2004-03-18 2008-04-01 Hitachi, Ltd. Recording method and recording apparatus
JP2006236447A (ja) * 2005-02-23 2006-09-07 Fujitsu Ltd Dsv調整ビットの決定方法及びdsv調整ビットの決定装置
JP2007042250A (ja) * 2005-08-05 2007-02-15 Nec Electronics Corp Dsv制御装置およびdsv制御方法
JP4601512B2 (ja) * 2005-08-05 2010-12-22 ルネサスエレクトロニクス株式会社 Dsv制御装置およびdsv制御方法
JP2009520312A (ja) * 2005-12-19 2009-05-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ d=1,r=2の制約を有するPCWAによるコードを符号化するための符号化装置及び方法
WO2007083525A1 (ja) * 2006-01-23 2007-07-26 Rohm Co., Ltd. 符号化装置、復号装置、振幅調整装置、記録情報読取装置、信号処理装置および記憶システム
US7812745B2 (en) 2006-01-23 2010-10-12 Rohm Co., Ltd. Coding apparatus, decoding apparatus, amplitude adjustment apparatus, recorded information reader, signal processing apparatus and storage system
JP2007200412A (ja) * 2006-01-24 2007-08-09 Rohm Co Ltd 符号化装置、復号装置、信号処理装置、および記憶システム
JP2008198239A (ja) * 2007-02-08 2008-08-28 Rohm Co Ltd 符号化装置、復号装置、および記録情報読取装置
JP2008288674A (ja) * 2007-05-15 2008-11-27 Renesas Technology Corp 変調装置
US8179292B2 (en) 2009-10-14 2012-05-15 Sony Corporation Data modulation apparatus, data modulation method, data modulation program, and recording medium
US8258989B2 (en) 2009-10-23 2012-09-04 Sony Corporation Data demodulator, data demodulation method and program thereof
JP2012048814A (ja) * 2011-10-28 2012-03-08 Rohm Co Ltd 符号化装置、復号装置、および記録情報読取装置

Also Published As

Publication number Publication date
JP3722180B2 (ja) 2005-11-30

Similar Documents

Publication Publication Date Title
EP0597443B1 (en) Modulating method, modulating device and demodulating device
KR100675029B1 (ko) 변조장치 및 방법, 복조장치 및 방법, 및 제공매체
JP3722180B2 (ja) 変調装置および方法、並びに記録媒体
JPH11346154A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
US6127951A (en) Modulating device, modulating device, demodulating device, demodulating device, and transmission medium run length limited coder/decoder with restricted repetition of minimum run of bit sequence
JP3722331B2 (ja) 変調装置および方法、並びに記録媒体
JP2003217239A (ja) 変調装置および方法、dsv制御ビット生成方法、記録媒体、並びにプログラム
KR100354175B1 (ko) 데이터 변/복조방법과 이를 이용한 변/복조 장치 및 그 기록매체
JP2000149457A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
US6670896B2 (en) Method and apparatus for modulating and demodulating digital data
JP3717024B2 (ja) 復調装置および方法
EP0880234B1 (en) Data modulation and transmission
JP2000068850A (ja) 復調装置および方法、並びに提供媒体
JP3757918B2 (ja) 符号化変調方法および変調装置、復調方法および復調装置
JP4826888B2 (ja) 復調テーブル、復調装置および復調方法、プログラム、並びに記録媒体
JP4983032B2 (ja) 復調テーブル、復調装置および方法、プログラム、並びに記録媒体
JP2000068849A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP2004362684A (ja) 変調装置および変調方法
JP2000068847A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP2000068848A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP2007133981A (ja) 復調装置および復調方法、プログラム、並びに記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050906

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees