JP2009520312A - ｄ＝１，ｒ＝２の制約を有するＰＣＷＡによるコードを符号化するための符号化装置及び方法 - Google Patents

Abstract

現在知られているｄ＝１コードは、連続する２Ｔランとビット検出装置のパフォーマンスを低下させる最短の２Ｔランの出現の高い全体頻度から構成される長いトレインを有する。２のＭＴＲ制約によるコードを利用することによって、ビット検出が改良される。２のＭＴＲ制約を提供するシステマティックな方法により構成されるコードが提供される。１つのサブコードが使用され、符号化状態が符号化クラスに分割され、コードワードがコードワードタイプに分割される上記コードの変形が開示される。このとき、所与のサブコードについて、次のサブコードの以降のコードワードがＴ_ｍａｘ＋１ｔのインデックスによる符号化クラスの符号化状態の１つに属する場合、タイプｔのコードワードが次のサブコードのコードワードに連結可能である。本発明によるコードでは、コード全体は、所与のユーザコードの一部であるＤＣ制御ビットの２つの値のそれぞれについて有限状態マシーンの何れか可能な状態からスタートして同一のメッセージビットシーケンスから符号化される各チャネルビットシーケンスが、スタート状態から双方のエンコーダパスがマージする状態まで生成されるシーケンスの反対のパリティを有するという性質を有する。エンコーダパスがマージしないケースでは、このような制約はない。最終的に、以下の性質、すなわち、（ｉ）レートＲ＝２／３と両立する最も低いＭＴＲ値であるｒ＝２制約を有し、（ｉｉ）コンパクトな２−ｔｏ−３マッピングにより実際的なＳＩＳＯ−ＲＬＬ復号化を可能にし、（ｉｉｉ）新たなコードがＤＣ制御のためＰＣＷＡを利用するという性質を有する新たなｄ＝１，ｋ＝１０スライディングブロック復号可能ＲＬＬコードが開示される。

Description

本発明は、チャネルコードを用いてユーザビットストリームを符号化されたビットストリームに変換する方法、当該方法を使用する記録装置及び当該方法を使用して符号化されたユーザビットストリームを復号化する再生装置に関する。

ＲＬＬ（Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ）符号化の分野において、ＲＭＴＲ（Ｒｅｐｅａｔｅｄ Ｍｉｎｉｍｕｍ Ｔｒａｎｓｉｔｉｏｎ Ｒｕｎ）制約は、しばしばＭＴＲ制約と呼ばれる。本来、Ｊ．Ｍｏｏｎ及びＢ．Ｂｒｉｃｋｎｅｒによって“Ｍａｘｉｍｕｍ ｔｒａｎｓｉｔｉｏｎ ｒｕｎ ｃｏｄｅｓ ｆｏｒ ｄａｔａ ｓｔｏｒａｇｅ ｓｙｓｔｅｍｓ”（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍａｇｎｅｔｉｃｓ，Ｖｏｌ．３２，Ｎｏ．５，ｐｐ．３９９２−３９９４，１９９６）において紹介されているようなＭＴＲ（Ｍａｘｉｍｕｍ Ｔｒａｎｓｉｔｉｏｎ Ｒｕｎ）は、（ｄ＝０のケースに対して）ＮＲＺビットストリームにおける“１”のビットの最大連続数を規定する（ただし、“１”は、関連するバイポーラチャネルビットストリームにおける遷移を示す）。同様に、（バイポーラ）ＮＲＺＩビットストリームでは、ＭＴＲ制約は連続するＩＴランの個数を制限する。ＭＴＲ制約は、Ｂｌｕ−Ｒａｙディスク（ＢＤ）フォーマットにおいて使用される１７ＰＰコードと同様に連続する最小ランレングスの個数を制限する（ＥＰ１０００４６７）。ＭＴＲコードの利用の背後にある基本的なアイディアは、いわゆるドミナントエラーパターン（ｄｏｍｉｎａｎｔ ｅｒｒｏｒ ｐａｔｔｅｒｎ）、すなわち、高密度記録に使用されるＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）シーケンス検出装置におけるエラーの大部分を引き起こすパターンを排除することである。ｄ＝０に対して連続する遷移の個数を高々２に制限する高い効率性を有するレート１６→１７ＭＴＲコードは、Ｔ．Ｎｉｓｈｉｙａ，Ｋ．Ｔｓｕｋａｎｏ，Ｔ．Ｈｉｒａｉ，Ｔ．Ｎａｒａ，Ｓ．Ｍｉｔａによって“Ｔｕｒｂｏ−ＥＥＰＲＭＬ：Ａｎ ＥＥＰＲＭＬ ｃｈａｎｎｅｌ ｗｉｔｈ ａｎ ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｎｇ ｐｏｓｔ−ｐｒｏｓｅｓｓｏｒ ｄｅｓｉｇｎｅｄ ｆｏｒ １６／１７ ｒａｔｅ ｑｕａｓｉ ＭＴＲ ｃｏｄｅ”（Ｐｒｏｃｅｅｄｉｎｇｓ Ｇｌｏｂｅｃｏｍ ‘９８，Ｓｙｄｎｅｙ，ｐｐ．２７０６−２７１１，１９９８）に記載されている。ＲＭＴＲ制約を指示する他の主張は、Ｖｉｔｅｒｂｉ（ＰＲＭＬ）ビット検出装置のバックトラッキング深さ（又はトレースバック深さ）を制限することである。ＵＳ５，９４３，３６８の開示は、１周波数成分（長い（最小）ランレングスの繰り返しとなりうる）の生成を抑えるチャネルビットストリームにデータを符号化しようとするものである。

最近では、ＲＭＴＲ制約は、光記録の分野において再び着目されてきている。Ｋ．Ｋａｙａｎｕｍａ，Ｃ．Ｎｏｄａ及びＴ．Ｉｗａｎａｇａによる“Ｅｉｇｈｔ ｔｏ Ｔｗｅｌｖｅ Ｍｏｄｕｌａｔｉｏｎ Ｃｏｄｅ ｆｏｒ Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｏｐｔｉｃａｌ Ｄｉｓｋ”（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ＩＳＯＭ−２００３，Ｎｏｖ．３−７ ２００３，Ｎａｒａ，Ｊａｐａｎ，ｐａｐｅｒ Ｗｅ−Ｆ−４５，ｐｐ．１６０−１６１に開示されるＥＴＭコードは、ｄ＝１，ｋ＝１０及びｒ＝５の制約を有し、このｒの制約は、ｒ＝６を有する１７ＰＰのＲＭＴＲちょうど１だけ小さいものである。ｄ＝１及びＲＭＴＲ ｒ＝２に対して、理論的なＳｈａｎｎｏｎキャパシティは、

となる。

このため、２／３より良好なレートを有するコードが依然として実現可能である。よりアグレッシブなＲＭＴＲ制約ｒ＝１に対して、理論的なＳｈａｎｎｏｎキャパシティは、

となる。これは、ｒ＝２が１７ＰＰコードのものより小さくないコードレートについて可能な最小のＲＭＴＲ制約であることを示している。

最近では、Ｋ．Ａ．Ｓ．Ｓｃｈｏｕｈａｍｅｒ Ｉｍｍｉｎｋによる“Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｃｏｄｉｎｇ Ｉｎｆｏｒｍａｔｉｏｎ，Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｄｅｃｏｄｉｎｇ Ｃｏｄｅｄ Ｉｎｆｏｒｍａｔｉｏｎ，Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ ａ Ｒｅｃｏｒｄｉｎｇ Ｍｅｄｉｕｍ，ｔｈｅ Ｒｅｃｏｒｄｉｎｇ Ｍｅｄｉｕｍ ａｎｄ Ｍｏｄｕｌａｔｅｄ Ｓｉｇｎａｌ”（ＰＣＴ Ｐａｔｅｎｔ ＷＯ０２／４１５００Ａ１，国際出願日２０００年１１月１１日）と、Ｋ．Ａ．Ｓ．Ｓｃｈｏｕｈａｍｅｒ Ｉｍｍｉｎｋ，Ｊ．−Ｙ．Ｋｉｍ，Ｓ．−Ｗ．Ｓｕｈ，Ｓ．Ｋ．Ａｈｎによる“Ｅｆｆｉｃｉｅｎｔ ｄｃ−Ｆｒｅｅ ＲＬＬ Ｃｏｄｅｓ ｆｏｒ Ｏｐｔｉｃａｌ Ｒｅｃｏｒｄｉｎｇ”（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｖｏｌ．５１，Ｎｏ．３，ｐｐ．３２６−３３１，Ｍａｒｃｈ ２００３）において、Ｃ（ｄ＝１，ｋ＝∞，ｒ＝∞）＝０．６９４２により与えられるとき、ｄ＝１のＳｈａｎｎｏｎキャパシティに極めて近いコードレートを有する極めて効率的なｄ＝１コードが開示された。例えば、Ｒ＝９／１３のレートによるコードが実現され、それは、１−η＝０．２８％となるようなコード効率性η＝Ｒ／Ｃを有している。しかしながら、これらの極めて効率的なＲＬＬコードは、ＲＭＴＲ制約（ｒ＝∞）がなく、９−ｔｏ−１３のｄ＝１コードは、ｒ＝２によるｄ＝１コードによって提供される適応化されたＰＲＭＬシーケンスの検出を通じて実際的なキャパシティ効果（典型的には、５％の）をもたらすことができない。

ＲＭＴＲ制約によるパフォーマンスゲインが、Ｂｌｕ−ｒａｙディスク（ＢＤ）システムから導出される高密度光記録チャネルについて実証研究されてきた。実験は、標準的な２３．３−２５−２７ＧＢから３５ＧＢに増やされたディスクキャパシティを有する高密度化されたＢＤリライタブルシステムを用いて行われてきた。ＰＲＭＬ（Ｖｉｔｅｒｂｉ）ビット検出が利用された。

Ｖｉｔｅｒｂｉビット検出装置のパフォーマンスは、ＳＡＭ（Ｓｅｑｕｅｎｃｅｄ Ａｍｐｌｉｔｕｄｅ Ｍａｒｇｉｎ）解析に基づき測定された。約３５ＧＢのキャパシティの該当レンジでは、ＳＡＭＳＮＲの１ｄＢのゲインは、ほぼ６％のディスクキャパシティの増加を意味する。

異なるＲＭＴＲ制約による各チャネルコードが、互いに比較された。課せられたＲＭＴＲ制約によるリードチャネルパフォーマンスゲインを対応するライトチャネルゲインから区別するため、２つの異なるＶｉｔｅｒｂｉビット検出装置が利用された。１つはＲＭＴＲ制約を認識しており、他方は認識していない。第２のケースでは、パフォーマンスゲインは、ディスクに書き込まれたデータの向上したスペクトルコンテンツのみに帰属しうる（それが使用されるライトチャネルの特性により良好に一致するように）。

ＲＭＴＲ制約ｒ＝６による１７ＰＰチャネルコード（ＢＤシステムに使用されるような）が使用されるとき、ＲＭＴＲ認識及びＲＭＴＲ未認識ビット検出装置の両方について１１．６６ｄＢのＳＡＭＳＮＲが実現される。すなわち、リードチャネルにはＲＭＴＲ関連のパフォーマンスゲインは検出されない。ｒ＝２によるチャネルコードが使用されるとき、１２．５５ｄＢと１２．０７ｄＢのＳＡＭＳＮＲが、ＲＭＴＲ認識及びＲＭＴＲ未認識ビット検出装置の両方について同様に実現される。理解できるように、約０．９ｄＢのＲＭＴＲ関連ＳＡＭＳＮＲのトータルの上昇が、ｒ＝６のケースに関して取得され、これは、約５％のディスクキャパシティの向上に対応する。

Ｂｌｕ−ｒａｙディスクの２５ＧＢを大きく超えるｄ＝１に制約されたストレージシステムの極めて高い密度では（例えば、３３〜３７ＧＢの範囲の１２ｃｍのディスクのキャパシティなど）、連続する２Ｔのランがビット検出のアキレス腱となる。両側でより大きなランレングスにより限定されるこのような２Ｔランのシーケンスは、２Ｔトレインと呼ばれる。ｒ＝２に制約されたｄ＝１コードの他の効果は、最短の２Ｔランレングスの発生確率が約２０％まで減少されることである。高いストレージ密度では、最短のランレングスはより長いランレングスよりはるかにエラーを生じさせやすいため、ｒ＝２の制約は有意なパフォーマンス効果をもたらす。

現在、ブルーディスクの１７ＰＰコードは、いわゆるｒ＝６のＲＭＴＲ（Ｒｅｐｅａｔｅｄ Ｍａｘｉｍｕｍ Ｔｒａｎｓｉｔｉｏｎ Ｒｕｎｌｅｎｇｔｈ）制約を有し、それは、連続する最小ランレングスの個数が６に制限されるか、同じことであるが、２Ｔトレインの最大長が１２チャネルビットとなることを意味する。１７ＰＰコードは、ＤＣ制御のためのパリティ保存原理に基づくものである。

連続する２Ｔランから構成されるこれらの長いトレインは、最短のランレングスの全体的に高い出現頻度と共に、ビット検出装置のパフォーマンスを低下させることが、現在知られているコードの問題点となっている。ＤＣ制御のため、ＧＳ（Ｇｕｉｄｅｄ Ｓｃｒａｍｂｌｉｎｇ）又はパリティ保存（ＰＰ）原理が利用可能である。コンパクトなマッピングによるソフト復号化可能なコードについて、ブロック復号化をスライドさせるためのデコーダウィンドウが大きく増大されたため、パリティ保存コードはエラー伝搬を増大させることが示されうる。本発明の目的は、この問題を解決することであり、コンパクトなマッピングによりソフト復号化可能であり、ＤＣ制御可能であり、さらにエラー伝搬を低減させるｒ＝２ＭＴＲ制約による新たなコードのための手段を提案することである。

高いレートコードのための興味深い手段が、Ｊ．Ｊ．Ａｓｈｌｅｙ及びＢ．Ｈ．Ｍａｒｃｕｓによる“Ｔｉｍｅ−Ｖａｒｙｉｎｇ Ｅｎｃｏｄｅｒｓ ｆｏｒ Ｃｏｎｓｔｒａｉｎｅｄ Ｓｙｓｔｅｍｓ：ａｎ Ａｐｐｒｏａｃｈ ｔｏ Ｌｉｍｉｔｉｎｇ Ｅｒｒｏｒ Ｐｒｏｐａｇａｔｉｏｎ”（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ，Ｖｏｌ．４６，Ｎｏ．３，ｐｐ．１０３８−１０４３，Ｍａｙ ２０００）に提案されている。このアプローチは、Ｒ．Ｌ．Ａｄｌｅｒ，Ｄ．Ｃｏｐｐｅｒｓｍｉｔｈ及びＭ．Ｈａｓｓｎｅｒによる“Ａｌｇｏｒｉｔｈｍｓ ｆｏｒ Ｓｌｉｄｉｎｇ Ｂｌｏｃｋ Ｃｏｄｅｓ．Ａｎ Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｓｙｍｂｏｌｉｃ Ｄｙｎａｍｉｃｓ ｔｏ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ”（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ，Ｖｏｌ．ＩＴ−２９，１９８３，ｐｐ．５−２２により開示されるような周知の状態分割アルゴリズム又はＡＣＨアルゴリズムを一般化したものであり、符号化と復号化が１つのフェーズから次のフェーズに循環的に進捗する複数のフェーズにおけるいくつかのコードの連結のため効率的なスライディングブロックコードを構成するのに利用される。実際には、Ｒ＝２７／４０のレートによる新たなコードについて、コード全体は、それぞれマッピング９−ｔｏ−１３、９−ｔｏ−１３及び９−ｔｏ−１４によるＣ_１，Ｃ_２及びＣ_３で示される３つのサブコードの循環的な連結として実現可能である。

従って、本発明の課題は、ビット検出装置のパフォーマンスを、コードがコンパクトマッピングによる低いハードウェアコンプレクシティによりソフト復号化可能であるという性質と、コードがＤＣ制御可能であるという性質と、コードのエラー伝搬が低減されるという性質と共に、向上させる特に選ばれた制約によるコードを提供することである。

上記課題は、本発明によって以下のステップを実行することにより達成される。
・Ｍビット情報ワードが、Ｎビットコードワードに変換され、
・所定の繰り返し期間により循環的に繰り返される順序によりＳ個のサブコードを連結することによって、前記チャネルコード全体が実現され、各サブコードは、ｎ_ｉビットコードワードに変換されるｍ_ｉビット情報ワードを受け付ける（ｍ_ｉは各サブコードに特有の整数であり、ｎ_ｉは各サブコードに特有の整数であり、各サブコードについて、前記繰り返し期間内のすべてのサブコードのｍ_ｉ個の和がＭとなり、前記繰り返し期間内のすべてのサブコードのｎ_ｉ個の和がＮとなるように、前記特有の整数ｎ_ｉは前記特有の整数ｍ_ｉより大きい）、
・各サブコードについて、それのｎ_ｉビットコードワードがＴ_ｍａｘ個の異なるコードワードタイプに分割され、所与のサブコードについてタイプｔ（ｔは１からＴ_ｍａｘの整数である）のｎ_ｉビットコードワードが、次のサブコードの以降のコードワードがＴ_ｍａｘ＋１−ｔの符号化クラスの符号化状態の１つに属する場合、連結されたコードワードセットに連結可能となるように、それのｎ_ｉビットコードワードがＴ_ｍａｘ個の符号化状態の符号化クラスに編成され、
・第１ＤＣ制御ビットを所定の間隔で入力情報シーケンスに挿入することによって第１出力情報シーケンスを生成するステップと、前記第１ＤＣ制御ビットと異なる第２ＤＣ制御ビットを前記所定の間隔で前記入力情報シーケンスに挿入することによって第２出力情報シーケンスを生成するステップとを有する、出力情報シーケンスを生成するステップと、
・該出力情報シーケンスを生成するステップの後に、前記チャネルコード全体に従って情報シーケンス生成手段により生成される前記第１出力情報シーケンスの符号変換を実行することによって第１仮コードシーケンスを生成するステップと、前記チャネルコード全体に従って情報シーケンス生成手段により生成される前記第２出力情報シーケンスの符号変換を実行することによって第２仮コードシーケンスを生成するステップとを有する、前記チャネルコード全体により実現される第１コード変換ステップと、
を有し、
・前記第１仮コードシーケンスを生成するステップと前記第２仮コードシーケンスを生成するステップとは、所定の当初の状態からスタートして符号化された前記第１仮コードシーケンスの第１符号状態が前記所定の当初の状態からスタートして符号化された前記第２仮コードシーケンスの第２符号状態に等しくなる場合、有限状態符号変換テーブルにより符号化ルールを表す際、前記第１仮コードシーケンスに含まれる符号化ビットの和の２の補数（第１仮コードシーケンスのパリティとして知られる）が前記第２仮コードシーケンスに含まれる符号化ビットの和のさらなる２の補数（第２仮コードシーケンスのパリティとして知られる）と常に異なるものとなる符号化ルールを適用し、
前記第１仮コードシーケンスを生成するステップと前記第２仮コードシーケンスを生成するステップの後に、前記符号化ビットストリームのＤＣコンテンツに相関する少なくとも１つのパラメータの値に応じて、第１符号変換手段により生成された前記第１仮コードシーケンスと第２符号変換手段により生成された前記第２仮コードシーケンスとの何れかを選択するステップを有する。

ＵＳ６，８９１，４８３Ｂ２に開示されるようなＰＣＷＡ（Ｐａｒｉｔｙ−Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｗｏｒｄ Ａｓｓｉｇｎｍｅｎｔ）性質をｄ＝１及びｒ＝２に制約されたコードに適用することによって、ｄ＝１及びｒ＝２コードにより提供されるエンハンスされた検出を維持し、エラー伝搬を低減しながら、高いクオリティのＤＣ制御が取得される。

光記録に使用されるすべてのＲＬＬ（Ｒｕｎｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ）コードはＤＣフリーである。すなわち、それらは低周波数にほとんどコンテンツを有していない。この性質は、周波数ドメイン制約の一例である。ここで、特定周波数におけるシーケンスの時間単位毎のエネルギーコンテンツ、すなわち、シーケンスのパワースペクトル密度関数に対して制約が課される。これらの制約の大部分は、シーケンスのパワー密度関数が特定周波数において特定のオーダのゼロを有する必要があるスペクトルヌル制約のファミリに属する。ＤＣにおいてゼロを規定する制約、すなわち、ゼロ周波数はＤＣフリー制約と呼ばれる。１Ｔプリコーダにより生成されるチャネルビットｘ_ｉをバイポーラ値±１により表すことが仮定される。シーケンスｘ_１，ｘ_２，．．．は、それのＲＤＳ（Ｒｕｎｎｉｎｇ Ｄｉｇｉｔａｌ Ｓｕｍ）であるＲＤＳ_ｉ＝ｘ_１＋．．．＋ｘ_ｉが、有限に多数の異なる値しかとらない場合、ＤＣフリーと呼ばれる。この場合、パワースペクトル密度関数はＤＣにおいてゼロになる。

ＤＣフリー性質は、いくつかの理由のため光記録において必要とされる。第１に、データ信号を指紋、ちり又は欠陥などの低周波数ディスクノイズから分離することが必要である。第２に、ピットランド非対称性などの物理信号における非線形性のケースでは、スライサレベルの制御にＤＣフリー符号化が必要とされる。第３に、レーザスポットポジションのトラッキング及びフォーカシングに用いられるサーボシステムは、典型的にはＤＣフリーデータ信号を必要とする。

ここで、ＲＬＬシーケンスにおいてＤＣ制御を実現するための一般的な方法を説明することが適切である。上述されるように、ＤＣ制御は、ＲＤＳの制御を介し実行される。ここでの有用なコンセプトは、ビットシーケンスのパリティであり、“１”の個数ｍｏｄｕｌｏ２である。差動コードシーケンス（又はチャネルビットストリーム）における“１”ビットは、１Ｔプリコーダの後の（バイポーラ）ビットストリーム（ディスクに実際に書き込まれているビット）における新たなランのスタートを示すことに留意すべきである。差動ビットストリームとユニポーラチャネルビットストリームとの間の１Ｔプリコーダのため、差動ビットストリームにおける各“１”ビットは、対応するユニポーラビットストリーム（又は記号に応じてバイポーラビットストリーム）におけるポラリティを変化させる。このため、差動ビットストリームのセグメントにおける奇数個の１は当該セグメントの後にポラリティを反転させるが、偶数個の１はポラリティを変化させない。

上記観察は、以下のようにＤＣ制御に利用可能である。差動チャネルビットストリームの特定のセグメントに対して、２つの候補シーケンスの間の選択が存在し、１つはパリティ“０”であり、他方はパリティ“１”である。

このセグメントの後のバイポーラビットストリームの部分は、大きさでなく符号が２つのシーケンスの何れかが選ばれるかに依存するＲＤＳに対する貢献を有する。もちろん、最適な選択は、ＲＤＳの値を可能な限りゼロに近く維持するものである。明らかな理由のため、これらのセグメントはＤＣ制御セグメントと呼ばれる。

ＤＣ制御を実現するため、ＤＣ制御セグメントはビットストリームの規則的なポジションに挿入される。このようなポジションは、ＤＣ制御ポイントと呼ばれる。これは、ＲＬＬコードにおけるＤＣ制御の基本的なメカニズムである。

ＤＣ制御のための極めて興味深い手順クラスは、ＲＬＬ符号化前に追加的なビットがユーザビットストリームに挿入されるものである。パリティ保存（ＰＰ）原理（Ｊ．Ａ．Ｈ．Ｋａｈｌｍａｎ及びＫ．Ａ．Ｓ．Ｉｍｍｉｎｋによる米国特許第５，４７７，２２２号“Ｄｅｖｉｃｅ ｆｏｒ ｅｎｃｏｄｉｎｇ／ｄｅｃｏｄｉｎｇ Ｎ−ｂｉｔ Ｓｏｕｒｃｅ Ｗｏｒｄｓ ｉｎｔｏ Ｃｏｒｒｅｓｐｏｎｄｉｎｇ Ｍ−ｂｉｔ Ｃｈａｎｎｅｌ Ｗｏｒｄｓ，ａｎｄ ｖｉｃｅ ｖｅｒｓａ”（１９９５））は、ＤＣ制御のためのＲＬＬ符号化の一タイプである。ＰＰ原理の一般化は、ＰＣＷＡ（Ｐａｒｉｔｙ−Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｗｏｒｄ Ａｓｓｉｇｎｍｅｎｔ）のコンセプトが紹介されるＭ．Ｎｏｄａ及びＨ．Ｙａｍａｇｉｓｈｉによる米国特許６，８９１，４８３号“Ｅｎｃｏｄｉｎｇ Ａｐｐａｒａｔｕｓ ａｎｄ Ｍｅｔｈｏｄ，Ｒｅｃｏｒｄｉｎｇ Ｍｅｄｉｕｍ ａｎｄ Ｐｒｏｇｒａｍ）（２００５年５月１０日）に紹介されている。
［ＰＣＷＡ］
ＰＣＷＡの原理が、図１を用いて以下で説明される。図１のケースの５つの状態の有限マシーン（ＦＳＭ）によるスライディングブロック符号化可能コードのトレリスが示される。入力において、ユーザワードとコードのＦＳＭにおける現在状態がトレリスの各ステップと関連付けされ、エンコーダのアクションによって、出力コードワードが次のチャネルワードの符号化のためＦＳＭの次の状態と共に生成される。例えば、本発明で対象とされるｄ＝１及びｒ＝２ＲＬＬコードに対して、入力ワードは２ユーザビット長であり、コードワードは３チャネルビット長である。一般に、入力ワードはｍユーザビット長であり、出力コードワードはｎチャネルビット長である。ＤＣ制御ビットは、情報ビットストリーム又はユーザビットストリームの規定された位置に挿入される。これらの位置は、好ましくは、２つの連続するＤＣ制御ビットの間の固定数のユーザビットにより規則的に離間される。使用されるＲＬＬ−ＰＣＷＡコードに応じて、ＤＣ制御ビットがＤＣ制御ポイントの位置におけるｍビットユーザワードの規定されたポジションに配設される。例えば、２−ｔｏ−３マッピングによるコードでは、一部のＰＣＷＡコードはＤＣ制御ビットとしてユーザダイビットの第１ビットを有し、他のＰＣＷＡコードはＤＣ制御ビットとしてユーザダイビットの第２ビットを有する。簡単化のため、本記載の以降においてさらなるコード設計において、一般性を失うことなく、ＰＣＷＡコードはＤＣ制御ビットとしてユーザダイビットの第１ビットを有することが常に仮定される。ＤＣ制御ビットをユーザビットストリームに挿入することによって、出力情報シーケンスが生成される。第１仮コードシーケンスは、所定の値、すなわち、０に等しく設定されたＤＣ制御ビットによる第１コード変換手段により生成される。同様に、第２コード変換手段によって、第２仮コードシーケンスが、上記実際的なケースにおいて他の値、すなわち、１に設定されたＤＣ制御ビットにより生成される。第１仮コードシーケンスは、ＤＣ制御ビットを搬送する情報ワードが符号化される当初の状態からスタートして、トレリスの規定された符号化パスに従う。同様に、第２仮コードシーケンスは、上記と同じ当初の状態からスタートして、トレリスの他の規定されたパスに従う。第１及び第２仮コードシーケンスのエンコーダパスの双方が、図１に示されるように（図１の特定の具体例では、トレリスの４つの状態の後にマージが行われる）、トレリスの特定の段階でマージする。マージの進行の点から、第１及び第２仮コードシーケンスの双方が、トレリスを介し同じエンコーダパスに従い、この結果、当該進行するマージの点から同一のチャネルビットシーケンスと符号化状態を有することとなる（以降、マージの点での状態はマージ状態と呼ばれる）。ここで、ＰＣＷＡ性質は、両方のエンコーダパスがマージされる状態で、当初の状態からマージ状態まで計算され、ｐ_０及びｐ_１により示される両方の仮コードシーケンスのパリティが反対のバイナリ値を有することを意味する。コードシーケンスのパリティは、第１及び第２符号変換手段により生成されるとき、チャネルビットの和の２の補数となる（このため、これらのチャネルビットは、以降において実質的にインテグレータモジュロー２である１Ｔプリコーダにより情報キャリア上のマーク及び非マークを表すユニポーラ（又はバイポーラ）チャネルビットに変換される差動チャネルビットであることに留意されたい）。従って、ＰＣＷＡ性質は、エンコーダパスをマージする条件において、ｐ_０≠ｐ_１となることを指示する。１Ｔプリコーダのアクション後の双方のコードシーケンスの反対パリティのため、２つのエンコーダパスのマージポイントの後の以降のチャネルビットシーケンスがユニポーラチャネルビットストリームにおける反対のポラリティを有することとなる。この性質がＤＣ制御を実行するのに利用可能であることは周知である（上述されるように）。最終的に、ＤＣ制御エンコーダは、第１符号変換手段により生成される第１仮コードシーケンス又は第２符号変換手段により生成される第２仮コードシーケンスを選択する選択手段を有する。この選択は、例えば、ＲＤＳの分散などの両方の仮コードシーケンスのＲＤＳの評価に基づくものであり、最も低いＲＤＳの分散を有するコードシーケンスは、ＤＣ制御の観点により選択されるものとなる。

本発明によるコードでは、コード全体は、ＤＣ制御ビット（所与のユーザワードの一部である）の２つの値のそれぞれについて同じメッセージビットシーケンス（有限状態マシーンの何れか可能性のある状態からスタートして）符号化される各チャネルビットシーケンスが、スタート状態から双方のエンコーダパスがマージする状態までに生成されるシーケンスの反対のパリティを有するという性質を有する。エンコーダパスがマージしないケースでは、このような制約はない。

１７ＰＰに対するものと同じｄ＝１の制約を利用して、ｒ＝２の減少されたＲＭＴＲ制約はビット検出のより良好なパフォーマンスを可能にする。ビット検出パフォーマンスは大きく改善され、さらにｒ＝６を用いる１７ＰＰ符号化と比較して、大きなキャパシティの向上（約５％）を可能にする。

このようなコードを構成するため、コードはコード全体を構成するいくつかのサブコードに分割されてもよい。サブコードは、逐次的な順序により使用され、循環的に繰り返される。各サブコードは、受信したｍ_ｉビット情報ワードを処理し、ｎ_ｉビットコードワードに変換するのに使用される。これは、情報ワードのコードワードへのシステマティックな符号化を保証する。ｄ制約がｒ制約と共にコンパイルされることを確実にするため、ｎ_ｉビットコードワードはＴ_ｍａｘ個の異なるコードワードタイプに分割され、所与のサブコードについて、次のサブコードの以降のコードワードがインデックスＴ_ｍａｘ＋１−ｔによる符号化クラスの符号化状態の１つに属する場合、タイプｔ（ｔは１からＴ_ｍａｘまでの整数である）のｎ_ｉビットコードワードが次のサブコードのｎ_ｉ＋１ビットコードワードと連結可能となるように、Ｔ_ｍａｘ個の符号化状態符号化クラスに編成される。コードワードタイプは、何れの符号化クラスが符号化状態を選択するのに使用されるか規定する。この符号化クラスの選択を規定することによって、次のサブコードを用いた次の情報ワードのコードワードへの符号化は、現在のコードワードに添付される際、コードワードがｒ制約と共にｄ制約に従うように実行される。

本方法の実施例では、コードワードタイプは当該コードワードのいくつかのトレイリングビットにより決定される。

コードワードのトレイリングビットは、コードワードタイプを決定するのに利用可能である。コードワードのトレイリングビットは、コードワードとトレイリングビット及びコードワードのトレイリングビットに連結される次のコードワードとの連結のｄ制約及びｒ制約との準拠性に対して大きな影響を有するためである。

本方法のさらなる実施例では、コードワードタイプは、少なくとも１つの先行するコードワードのいくつかのビットと共に、当該コードワードのすべてのビットにより決定される。

コードワードのサイズがｒ制約により影響を受けるビットの個数と比較して相対的に短いとき、１つのコードワードはもはや一意的にコードワードタイプを規定するのに十分な（トレイリング）ビットを有しないかもしれない。この問題を解決するため、複数のコードワードが、アンサンブルとして一緒に考慮されてもよく、このアンサンブルのトレイリングビットが、次のコードワードを取得するのに使用される符号化クラスを決定するため、アンサンブルのコードワードタイプを規定する。

本方法のさらなる実施例では、連結されたＮビットコードワードはｄｋｒ制約を充足する。ここで、ｄ及びｋは、それぞれ符号化ビットストリームの２つの連続する１のビットの間の０のビットの最小数と最大数を表し、ｒは１のビットが先行するｄ個の０のビットの連続する最小ランの最大数を示す。

ｋ制約の導入は、例えば、タイミングリカバリに必要とされる受信機において要求される適応化のための制御ループのためなど、コードのチャネルへの適応化を向上させる。

本方法のさらなる実施例では、異なるコードワードタイプＴと非エンプティ符号化クラスの個数は、Ｔ_ｍａｘ＝１＋（ｄ＋１）×（ｒ＋１）より大きくなく、非エンプティ符号化クラスは、少なくとも１つの符号化状態を有するよう定義される。

本方法のさらなる実施例では、異なるコードワードタイプの個数Ｔと異なる非エンプティ符号化クラスの個数Ｔは、Ｔ_ｍａｘ＝１＋（ｄ＋１）×（ｒ＋１）に等しい。エンプティ符号化クラスのないコードの場合、符号化クラスの最適数Ｔについての式は、１＋（ｄ＋１）×（ｒ＋１）であり、ＴはＴ_ｍａｘに等しい。

本方法のさらなる実施例では、ｄ＝１、ｒ＝２及びＴ_ｍａｘ＝７である。

本発明によるｄ＝１及びｒ＝２の制約によるコードは、最大で７つの符号化クラスにより実現可能であり、このため、符号化及び復号化のコンプレクシティを制限するよう符号化クラスの個数が制限される。

本方法のさらなる実施例では、Ｔ＝Ｔ_ｍａｘ＝７であり、サブコードの個数Ｓ＝１である。

１つのサブコードしか使用せず７つの符号化クラスを有するコードが構成可能であることがわかった。これは再び、符号化及び復号化のコンプレクシティの制限を可能にする。

本方法のさらなる実施例では、前記１つのサブコードは、ｍ＝２及びｎ＝３によるマッピングを有する。

ｍ＝２及びｎ＝３によるマッピングは、コンプレクシティの有意な低下を構成し、限られたハードウェアコンプレクシティによるソフト・ディシジョン復号化を可能にする。

本方法のさらなる実施例では、各サブコードについて、前記符号化状態のＴ≦Ｔ_ｍａｘ個の非エンプティ符号化クラスのそれぞれは、ｐ_１，ｐ_２，．．．，ｐ_ｍａｘ符号化状態を有し、前記非エンプティ符号化クラスの非ゼロの状態数を表す各数についてｐ_１≦ｐ_２≦．．．≦ｐ_ｍａｘとなるように（ただし、ｐ_ｍａｘは対象とされる前記サブコードの符号化状態の総数を与える）、前記トリビアルなエンプティ符号化クラスが省かれ、さらに、対象とされる所与のクラス“ｉ”のｐ_ｉ個の符号化状態のそれぞれはまた、“ｉ”より大きなインデックスを有するすべてのクラスの符号化状態である。

ｄ＝１及びｒ＝２の場合の本方法のさらなる実施例では、各サブコードについて、トレイリングビットは前記異なるコードワードタイプについて以下のルールセットによって規定され、すなわち、第１タイプのｎビットコードワードは“００”により終わり、第２タイプのｎビットコードワードは“００１０”により終わり、第３タイプのｎビットコードワードは“００１０１０”により終わり、第４タイプのｎビットコードワードは“００１０１０１０”により終わり、第５タイプのｎビットコードワードは“００１”により終わり、第６タイプのｎビットコードワードは“００１０１”により終わり、第７タイプのｎビットコードワードは“００１０１０１”により終わり、前記異なる符号化クラスに属する前記コードワードのリーディングビットは、以下のルールセットにより決定され、すなわち、第１クラスの符号化状態のｎビットコードワードは“００”から始まり、第２クラスの符号化状態のｎビットコードワードは“００”又は“０１００”から始まり、第３クラスの符号化状態のｎビットコードワードは“００”、“０１００”又は“０１０１００”から始まり、第４クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”又は“０１０１０１００”から始まり、第５クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”、“０１０１０１００”又は“１００”から始まり、第６クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”、“０１０１０１００”、“１００”又は“１０１００”から始まり、第７クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”、“０１０１０１００”、“１００”、“１０１００”又は“１０１０１００”から始まる。

７つの符号化クラスを有するｄ＝１及びｒ＝２の制約によるコードを利用して情報ワードをコードワードに変換する方法は、コードワードにトレイリングビットにより規定されるコードワードタイプのセットと、当該符号化状態により生成されるコードワードのリーディングビットにより規定される符号化状態を有する符号化クラスのセットとをもたらす。

１つのサブコードと２ビット入力ワードの情報ケースによる本方法のさらなる実施例では、符号化クラス番号４がエンプティであり、ｐ_４＝０を生じさせる場合、非トリビアルな符号化クラスの個数Ｔは６であり、前記符号化状態の非トリビアル符号化クラスＴのそれぞれに対する符号化状態の各数ｐ_１，ｐ_２，ｐ_３，ｐ_５，ｐ_６，ｐ_７は、ｐ_１＝２，ｐ_２＝２，ｐ_３＝３，ｐ_５＝４，ｐ_６＝５，ｐ_７＝５である。

これは、符号化状態を有しない符号化クラス、すなわち、エンプティ符号化クラスを有する符号化方法の実現形態である。指定された符号化状態の番号により上記符号化クラスのセットを選択することは、２−ｔｏ−３マッピングによる効率的なコードを構成することを可能にする。２−ｔｏ−３マッピングは、２^ｍに等しい有限状態マシーンの各状態から出る分岐の個数に関するコンプレクシティを低下させるため、ソフト・ディシジョン検出の効率的な実現を可能にする。

本方法のさらなる実施例では、有限ｋ制約は、前記コードの基本的な２−ｔｏ−３マッピングにより有限状態マシーンに加えられる前記符号化ビットストリームに対する置換によって追加的な符号化シェルを介し実現される。

本方法のさらなる実施例では、代替的なコードワードシーケンスが当初のコードワードシーケンスを置換した前記置換は、前記当初のコードワードシーケンスの符号化ビットの和のパリティ又は２の補数に等しい符号化ビットの和のパリティ又は２の補数を有する。

本方法のさらなる実施例では、代替的なコードワードシーケンスが当初のコードワードシーケンスを置換した前記置換は、前記当初のコードワードシーケンスの符号化ビットの和のパリティ又は２の補数と反対の符号化ビットの和のパリティ又は２の補数を有する。

本方法のさらなる実施例では、ｋ＝１０の制約は、前記符号化ビットストリームに対する置換による追加的な符号化シェルを介し実現される。

本方法のさらなる実施例では、１つのサブコードが使用され、前記１つのサブコードのコードテーブルが、

により与えられる。

本方法のさらなる実施例では、前記追加的な符号化シェルにおける置換は、

により与えられる。

本発明による符号化装置は、請求項２０乃至３８に記載される。

ソフト・ディシジョン（ｓｏｆｔ−ｄｅｃｉｓｉｏｎ（ＳＩＳＯ））ビット検出とＲＬＬ（ＲｕｎｌｅｎｇｔｈＬｉｍｉｔｅｄ）符号化との合成は、Ｅ．Ｙａｍａｄａ，Ｔ．Ｉｗａｋｉ及びＴ．Ｙａｍａｇｕｃｈｉによる“Ｔｕｒｂｏ Ｄｅｃｏｄｉｎｇ ｗｉｔｈ Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ Ｃｏｄｅ ｆｏｒ Ｏｐｔｉｃａｌ Ｓｔｏｒａｇｅ”（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｐａｒｔ−１，Ｖｏｌ．４１，ｐｐ．１７５３−１７５６，２００２）に開示されている。まず簡単化のため、いわゆる独立したＳＩＳＯチャネル検出装置とＳＩＳＯ−ＲＬＬデコーダとによる２ステージアプローチによるダイレクトスキームが、図３に示されるように検討される。図３は、ソースビットを受け付け、これらのソースビットをユーザビットに符号化するＬＤＰＣエンコーダ９０を示す。その後、ユーザビットは、ＬＤＰＣエンコーダ９０によって、ユーザビットをＮＲＺチャネルビットに変換するＲＬＬエンコーダ９１に提供される。その後、これらＮＲＺチャネルビットは、チャネルを介し送信可能であるか、又は記録キャリア９３に格納可能なＮＲＺＩチャネルビットを取得するため、ＮＲＺＩエンコーダ９２（１Ｔプレコーダ）に提供される。

当該チャネル又は記録キャリア９３から抽出した後、ＳＩＳＯチャネル検出装置は、抽出されたＨＦ信号を処理し、ＨＦ信号をＮＲＺチャネルビットに変換し、ＮＲＺチャネル人をＳＩＳＯ−ＲＬＬデコーダ９５に変換する。ＳＩＳＯ−ＲＬＬデコーダ９５は、ＮＲＺチャネルビットをユーザビットに変換し、その後、ユーザビットはソースビットを取得するため、ＬＤＰＣデコーダ９６により処理される。

従来のＰＲＭＬ検出装置は、ＮＲＺチャネルビットのＬＬＲ（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ Ｒａｔｉｏ）を生成するＳＩＳＯチャネル検出装置９４に置換される。ＢＣＪＲアルゴリズムとは別に、ＮＲＺチャネルビットに関するＬＬＲソフト情報を生成するための他のアルゴリズムもまた存在する。この意味で、図３におけるＳＩＳＯチャネル検出装置９４の参照は、より広範な意味で理解されるべきであり、ＭＡＰ、Ｍａｘ−ｌｏｇ−ＭＡＰ、ＳＯＶＡなどの他のアルゴリズム（例えば、より詳細な説明のため、Ｚｉｎｉｎｇ Ｗｕによる“Ｃｏｄｉｎｇ ａｎｄ Ｉｎｔｅｒａｔｉｖｅ Ｄｅｔｅｃｔｉｏｎ ｆｏｒ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｃｈａｎｎｅｌｓ”（Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ，２０００）などを参照されたい）もまた表す。ソフト・ディシジョンビット検出装置の次のビルディングブロックは、いわゆる、ＳＩＳＯ（Ｓｏｆｔ−Ｉｎ Ｓｏｆｔ−Ｏｕｔ）ＲＬＬデコーダ９５である。それは、入力としてＮＲＺチャネルビットに関するソフト・ディシジョン情報（ＬＬＲ）を有し、出力としてユーザビットに関するソフト・ディシジョン情報（ＬＬＲ）を有する。言い換えれると、ＳＩＳＯ−ＲＬＬ検出装置９５は、ＮＲＺチャネルビットストリームｃ_ｋに適用されるソフト・ディシジョン情報をユーザビットストリームｕ_ｋに適用されるソフト・ディシジョン情報に変換する。標準的なＲＬＬデコーダは、入力としてＮＲＺチャネルビットｃ_ｋに関するハードビットディシジョンと、出力として検出された（ハード）ユーザビットｕ_ｋとを有することに留意されたい。Ｅ．Ｙａｍａｄａ，Ｔ．Ｉｗａｋｉ及びＴ．Ｙａｍａｇｕｃｈｉによる“Ｔｕｒｂｏ Ｄｅｃｏｄｉｎｇ ｗｉｔｈ Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ Ｃｏｄｅ ｆｏｒ Ｏｐｔｉｃａｌ Ｓｔｏｒａｇｅ”（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｐａｒｔ−１，Ｖｏｌ．４１，ｐｐ．１７５３−１７５６，２００２）に開示されるような上記ＳＩＳＯ−ＲＬＬデコーダ９５は、ＲＬＬコードの有限状態マシーン（ＦＳＭ）記述を必要とする。与えられたＲＬＬ−ＳＩＳＯのハードウェアコンプレクシティの良好な指標は、復号化ステップでのブランチの個数により与えられる。

１７ＰＰコードは、ＡＣＨアルゴリズムに基づいて構成されていない。それは、すべてがコードレートＲ＝２／３による異なるマッピングによるシンクロナス可変長コードである。１７ＰＰコードの実際的なマッピング（ユーザビットからチャネルビットへの）は、２−ｔｏ−３、４−ｔｏ−６、６−ｔｏ−９及び８−ｔｏ−１２である。ＢＤ規格において使用される１７ＰＰ ＲＬＬコーｄが、可変長コード構成からＦＳＭベースコード構成（復号化のためだけに）変換される際に２１の状態と７９のブランチと有する高い状態コンプレクシティを有する（トレリス状態毎にブランチに沿った３チャネルビットと２入力ビットとを有する）ことは、Ｔ．Ｍｉｙａｕｃｈｉ及びＹ．Ｉｉｄａによる“Ｓｏｆｔ−Ｏｕｔｐｕｔ Ｄｅｃｏｄｉｎｇ ｏｆ １７ＰＰ Ｃｏｄｅ”（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ＩＳＯＭ２００３（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｏｐｔｉｃａｌ Ｍｅｍｏｒｙ），Ｎａｒａ，Ｊａｐａｎ，ｐａｐｅｒ Ｗｅ−ＰＰ−１３，ｐｐ．３１４−３１５）により指摘された。後に、トレリスは１５状態５３ブランチに簡単化された。テクニカルダイジェストＩＳＯＭ２００４のＴ．Ｍｉｙａｕｃｈｉ，Ｙ．Ｓｈｉｎｏｈａｒａ，Ｙ．Ｉｉｄａ，Ｔ．Ｗａｔａｎａｂｅ，Ｙ．Ｕｒａｋａｗａ，Ｈ．Ｙａｍａｇｉｓｈｉ及びＭ．Ｎｏｄａによる“Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｔｕｒｂｏ Ｃｏｄｅｓ ｔｏ Ｈｉｇｈ−Ｄｅｎｓｉｔｙ Ｏｐｔｉｃａｌ Ｄｉｓｃ Ｓｔｏｒａｇｅ ｕｓｉｎｇ １７ＰＰ ｃｏｄｅ”（Ｔｕ−Ｃ−０３）を参照されたい。本発明で導出されるＲＬＬコードは、有意に低いハードウェアコンプレクシティを有している。

光記録でのソフト・ディシジョン復号化のためのより効果的なスキームは、Ｂｌｉｓｓスキームの適応化された形態により与えられる。このような基本的スキームに関するオリジナルのアイデアは、Ｗ．Ｇ．Ｂｌｉｓｓによる“Ｃｉｒｃｕｉｔｒｙ ｆｏｒ Ｐｅｒｆｏｒｍｉｎｇ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃａｌｃｕｌａｔｉｏｎｓ ｏｎ Ｂａｓｅｂａｎｄ Ｅｎｃｏｄｅｄ Ｄａｔａ ｔｏ Ｅｌｉｍｉｎａｔｅ Ｅｒｒｏｒ Ｐｒｏｐａｇａｔｉｏｎ”（ＩＢＭ Ｔｅｃｈｎ．Ｄｉｓｃｌ．Ｂｕｌ．，Ｖｏｌ．２３，ｐｐ．４６３３−４６３４，１９８１）に開示されている。適応化されたスキームが図５に示される。送信部（図５の上部）がまず説明される。ユーザデータはＲＬＬ符号化され、その後に、差動コードビットストリームが、ユニポーラ（又は等しくバイポーラ）コードビットストリームを生成する１Ｔプレコーダを介し供給される。これは、チャネルに入力されるコードビットストリーム全体のシステマティックパートを表す。入力においてユニポーラコードビットストリームが与えられると、システマティックＬＤＰＣエンコーダは、パリティビットを生成し、その後、パリティビットは当該パリティパートの差動コードビットストリームを生成するためＲＬＬ符号化され、その後、差動コードビットストリームは１Ｔプレコーダを介し提供され、その後、コードビットストリームのユニポーラパリティパートが、コードビットストリームのユニポーラシステマティックパートと連結され、ユニポーラコードビットストリーム全体が、“符号化データ”としてチャネルに入力される（例えば、ライトマークと非マークを光ディスクなどの情報搬送装置に書き込むためのライトチャネルなど）。次に、受信部（図５の下部）が説明される。リードアウト装置による情報搬送装置に書き込まれるデータのリードアウトは、最初にイコライザにより等化される信号波形を生成される。等化された信号波形は、ＳＩＳＯ（チャネル検出装置の入力であり、当該検出装置は、パリティパートとユニポーラコードビットストリームのシステマティックパートの両方に対して、ユニポーラコードビットストリームのレベルに関するＬＬＲの形式によるソフト・ディシジョン情報を生成する。パリティパートについて、さらにＳＩＳＯ−ＲＬＬデコーダが、入力としてユニポーラコードビットストリームのＬＬＲと、出力としてＬＤＰＣエンコーダのパリティビットのレベルのＬＬＲにより適用される。システマティックパートのユニポーラコードビットストリームのＬＬＲと、ＳＩＳＯ−ＲＬＬ復号化後のパリティパートのＬＬＲの両方がＬＤＰＣデコーダの入力となり、ＬＤＰＣデコーダは、ユニポーラコードビットストリームの訂正されたバージョンを生成し、その後、それは１Ｔプレコーダの反転と、最終的には出力としてユーザデータの復号化されたバージョンを有するハードディシジョンＲＬＬデコーダとを介しを供給される。
［ｄ及びｒの制約の何れかの組み合わせに対する汎用的構成方法］
新たなコードの基礎は、ｄ及びｒの制約の任意の組み合わせに適用可能であるという意味により、汎用的なコードを導出可能な新たなコードの構成方法である。以下のパラグラフでは、この汎用コード構成方法が説明される。

当該方法は、チャネルコード全体を用いてユーザビットストリームを符号化ビットストリーム（チャネルビットストリームとして知られる）に変換することに関する。このようなチャネルコードは、Ｍ情報ビットのグループをＮコードワードビットのグループに変換する。第１のビットグループはまた、通常は情報ワードと呼ばれ、第２のビットグループは、コードワード又はチャネルワードとして知られている。チャネルコード全体は、所定のリピート期間により循環的に繰り返される規定された順序によるＳ個のサブコードの連結を介し実現可能であり、各サブコードは入力としてｍ_ｉビット情報ワードを受け取り、それがｎ_ｉビットコードワードに変換される。ここで、ｍ_ｉ及びｎ_ｉは考えられている各サブコードに特有の整数である。さらに、各サブコードについて、第２の特性整数ｎ_ｉは、第１の特性整数ｍ_ｉより大きく、さらに、コード全体のリピート期間内のｍ_ｉ個のすべてのサブコードの和はＭに等しく、コード全体のリピート期間内のｎ_ｉ個のすべてのサブコードの和はＮに等しい。上記新たな構成方法の主要な特徴は、与えられたｉ番目のサブコードについて、タイプｔ（ｔは１〜Ｔの整数である）のｎ_ｉビットコードワードが次のサブコードのｎ_ｉ＋１ビットコードワードと、当該次のサブコードのコードワードがインデックスＴ＋１−ｔのクラスの符号化状態の１つに属する場合に連結可能となるように、ｉ番目の各サブコードについて、それのｎ_ｉビットコードワードがＴ個の異なるタイプに分割され、Ｔ個の符号化状態クラスに構成されるということである。ｄ及びｒの制約を有するＲＬＬコード構成について、
Ｔ＝１＋（ｄ＋１）×（ｒ＋１）
が導出できる。

上記に関して、まず異なるコードワードタイプの個数について説明される。コードワードタイプは、コードワードのトレイリングビットに関して規定される。さらに、小さなインデックスのコードワードタイプは、大きなインデックスのコードワードタイプより、以降のコードワードのリーディングビットの制限が少ない。コードワードタイプｎｒ．１は、以降のコードワードの何れかとの連結を可能にする。コードワードタイプ１に属するすべてのコードワードは、（ｄ＋１）個のゼロで終了する。すなわち、

である。

その後、コードワードタイプ２，３，．．．，ｒ＋２に属するコードワードはすべて１０^ｄにより終了する。このラストランが最小ランレングス（ｄ＋１チャネルビット）であることに留意されたい。このラストラン１０^ｄに先行して、ｒ＋１個のケースを区別することができる。すなわち、コードワードタイプ２は最小ランレングスより大きなランを有し、コードワードタイプ３はラストラン１０^ｄに先行するちょうど１つの最小ランレングスを有し、コードワードタイプ４はラストラン１０^ｄに先行するちょうど２つの最小ランレングスを有し、．．．、コードワードタイプｒ＋２はラストラン１０^ｄに先行するちょうどｒ個の最小ランレングスを有する。これら（ｒ＋１）個の異なるケースが以下に記載される。

次に、コードワードタイプ（ｒ＋２）＋１，（ｒ＋２）＋２，．．．，（ｒ＋２）＋（ｒ＋１）に属するコードワードはすべて１０^ｄ−１で終了する。このラストランは、それのランレングスが最小ランレングス（長さ（ｄ＋１）チャネルビットの）よりちょうど１ビット短いものであるため、完全なランとはなりえないことに留意されたい。このラストラン１０^ｄ−１に先行して、（ｒ＋１）個のケースを区別することができる。すなわち、コードワードタイプ（ｒ＋２）＋１は最小ランレングスより大きなランを有し、コードワードタイプ（ｒ＋２）＋２はラストラン１０^ｄ−１に先行するちょうど１つの最小ランレングスを有し、コードワードタイプ（ｒ＋２）＋３はラストラン１０^ｄ−１に先行するちょうど２つの最小ランレングスを有し、．．．、コードワードタイプ（ｒ＋２）＋（ｒ＋１）はラストラン１０^ｄ−１に先行するちょうどｒ個の最小ランレングスを有する。これら（ｒ＋１）個の異なるケースが以下に記載される。

異なるコードワードタイプの上記列記は、上述したものと同じラインに沿って続けられる。すなわち、各時点で、ラストランのスタートにおけるチャネルビットの個数は、ちょうど１つのチャネルビットにより減少される。所与のステージおいて、ラストランのスタートが“１０”により与えられるちょうど２つのビットを有する状況に到達する。異なるコードワードタイプの個数（ｒ＋１）が以下に記載される。

最終的に、異なるコードワードタイプの上記列記におけるラストステップは、ラストランのスタートが“１”により与えられるちょうど１つのビットを有する状況に達すると到達する。異なるコードワードタイプの個数（ｒ＋１）が以下に記載される。

合計すると、（ｄ＋１）の数え上げステップが存在する（異なるコードワードタイプを数え上げる）。すなわち、各数え上げステップについて、（ｒ＋１）個の異なるコードワードタイプが存在する。合計すると、これは上述された異なるコードワードタイプの個数になり、Ｔ＝１＋（ｄ＋１）×（ｒ＋１）となる。

符号化クラスの概念を導入する前に、リーディングビットパターンが、コードワードタイプと同様にして数え上げられる（しかし、対応するコードワードタイプのトレイリングビットパターンの右から左にミラー化されたバージョンとして取得される各リーディングビットパターンによって）。これは、可能性のあるリーディングビットパターンのカタログをもたらす。

ＲＬＬチャネルコードは、いくつかの符号化状態を有する。本発明では、各符号化状態は少なくとも１つの符号化クラスのメンバーとなる。インデックスｔの符号化クラスは、１≦ｉ≦ｔとなるようインデックスｉのリーディングビットパターンを有するすべてのコードワードを有する。一方ではコードワードタイプの構成と、他方では符号化クラスが、新たなコード構成方法に使用されるような以下の性質を導く。すなわち、コードワードタイプｔに属するコードワードは、当該コードワードが符号化クラスＴ＋１−ｔの符号化状態の１つに属する場合に限って、コードワードを後続させることができる。

さらに、上述されたようなコードワードタイプの構成と符号化状態によって、対象とされる符号化クラスｉのｐ_ｉ個の符号化状態のそれぞれがまた、ｉより大きなインデックスを有するすべての符号化クラスの符号化状態となることに留意することが有用である。

ｄ＝１及びｒ＝２のケースについて、Ｔ＝７の異なる符号化クラスとコードワードタイプが存在する。上記から、実際的なコードは、そのすべてがｄ＝１及びｒ＝２によるコンパクトな４−ｔｏ−６マッピングによるコード、バイト指向コード及び９ビット指向コードについて求めることができる。

ｄ＝２及びｒ＝２のケースについて、Ｔ＝１０の異なる符号化クラスとコードワードタイプが存在する。
［コンパクト２−ｔｏ−３マッピングによるｄ＝１及びＲＭＴＲ制約のｒ＝２によるＲＬＬコード］
ハードディシジョンビット検出に関連して、ＲＬＬエンコーダの入力における９ビットユーザについて、又はＲＬＬエンコーダの入力における８ビットユーザワード若しくはバイトについて極めて高い効率性を有するｒ＝２のＲＭＴＲ制約によるｄ＝１のＲＬＬコードが生成可能である。これらのコードは、符号化状態の個数に関して大きなコンプレクシティを有している。さらに、それらは入力において長さ８又は９ビットのユーザワードを有している。これら２つの側面は、上述した高い効率性を有するｄ＝１及びｒ＝２のＲＬＬコードをソフト・ディシジョンＲＬＬ復号化に適さないものにする。なぜなら、このようなケースにおいてハードウェアコンプレクシティを制限するため、限定された個数の符号化状態しか許容することができず、ユーザビットからチャネルビットへの正確なコードマッピングを有するべきであるためである。本発明では、次のセクションで規定されるようなすべての性質を有し、ソフト・ディシジョンＳＩＳＯ−ＲＬＬ復号化により適した新たなコードが生成される。現在の試みは、可能な最もコンパクトなマッピング、すなわち、２−ｔｏ−３マッピングによるコードに関するものである。
［ソフト・ディシジョンＲＬＬ復号化に適したｄ＝１及びｒ＝２のＲＬＬコード］
ｒ＝２のＲＬＬ制約は、チャネル検出装置（ハードディシジョンビット検出のためのＰＲＭＬビット検出装置と、ソフトディシジョンビット検出のためのＢＣＪＲチャネル検出装置又はＭａｘ−ｌｏｇ−ＭＡＰチャネル検出装置とすることが可能である）のパフォーマンスに効果的である。例えば、ハードディシジョンビット検出について、ｒ＝２の制約は、ｒ≧６の状況に対して約５％のキャパシティゲインをもたらす。このため、本発明の目的は、以下の性質を有するｄ＝１のＲＬＬコードを生成することである。すなわち、
・それは、ＲＭＴＲ制約ｒ＝２を有する。
・それは、限定数の符号化状態を有する。
・それは、極端に高い効率性を有してはならない。なぜなら、それを選択すると、コードのコンプレクシティを大きすぎるものにすることになり、これは、ソフト・ディシジョンＳＩＳＯ−ＲＬＬ復号化に適しないものとなるためにであり、Ｒ＝２／３のコードレートで十分である。
・それは、コードの各符号化状態からの分岐の展開を２^２＝４に制限する２−ｔｏ−３などの簡潔なマッピングを有する。
・さらに、それは好ましくは、ｋ制約を有する必要がある。
・それは、高いレベルのＤＣ制御性を有する必要がある。
・それは、低いエラー伝搬を有する必要がある。

上記性質のすべてが、以下のコード構成により実現された。
［一般的な特徴］
現在のコード設計の目的は、ソフト・デシジョンＳＩＳＯ−ＲＬＬデコーダのハードウェアコンプレクシティ（分岐の合計数に関する）が低く維持できるように、ユーザビットからチャネルビットへのコンパクトなマッピングによるチャネルコードを有することである。新たなコードは、ユーザビットの２−ｔｏ−３からチャネルビットへのマッピング（コードレートＲ＝２／３）を有する。上述されるように、組み合わされたＲＬＬ制約ｄ＝１及びｒ＝２のＳｈａｎｎｏｎキャパシティはＣ（ｄ＝１，ｋ＝∞，ｒ＝２）＝０．６７９２８６となる。ユーザビットから２−ｔｏ−３のチャネルビットへのマッピングによるコードは、それがレートＲ＝０．６６６７≦Ｃ（ｄ＝１，ｋ＝∞，ｒ＝２）を有するため、構成可能であるかもしれない。

スライディングブロックＲＬＬコードの構成は、Ｒ．Ｌ．Ａｄｌｅｒ，Ｄ．Ｃｏｐｐｅｒｓｍｉｔｈ及びＭ．Ｈａｓｓｎｅｒによる“Ａｌｇｏｒｉｔｈｍｓ ｆｏｒ Ｓｌｉｄｉｎｇ Ｂｌｏｃｋ Ｃｏｄｅｓ．Ａｎ Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｓｙｍｂｏｌｉｃ Ｄｙｎａｍｉｃｓ ｔｏ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ”（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ，Ｖｏｌ．１Ｔ−２９，１９８３，ｐｐ．５−２２）により開示されるようなＡＣＨアルゴリズムに関する。このアルゴリズムは、ＲＬＬ制約（ｍ−ｔｏ−ｎマッピングによるコードに対する）を記述した対応する状態遷移図（ＳＴＤ）のすべての状態ｉに対する不等式セットを充足する近似的な固有ベクトルの第ｉ成分を示すν_ｉを有する近似的な固有ベクトルを求める。

この式において、ＤはＳＴＤのための、いわゆる隣接マトリックス又は接続マトリックスを表す。すなわち、そのマトリック成分は、対応する２つのＳＴＤ状態がグラフにおいて接続されている場合には１となり、接続されていない場合にはゼロとなる。ＲＬＬ制約ｄ＝１及びｒ＝２による新たなコードに対して、当該コードはパラメータｍ＝２及びｎ＝３を有する。このことは、以下の不等式が想定される新たなコード（ＲＬＬ制約を記述した状態遷移図における状態数が７に等しい；次のサブセクションを参照されたい）に対して充足される必要があることを意味する。

［状態遷移図（ＳＴＤ）］
状態遷移図（ＳＴＤ）は、チャネルビットストリームにより充足される必要がある基本的なランレングス制約を示すことに留意すべきである。これらのランレングス制約を充足するＲＬＬコードは、ある個数の状態を有する有限状態マシーン（ＦＳＭ）に基づく。コードのＦＳＭの分岐に沿って、ＲＬＬコードのコードワードが示される。ＲＬＬエンコーダ所与のＦＳＭ状態にあるとする。２^ｍ＝４の入力ワードのそれぞれについて、当該ＦＳＭ状態から出る一意的な分岐が存在する。各分岐は、当該分岐の到着状態である“次の状態”と共にコードワードであるブランチラベルにより一意的に特徴付けされる。ＦＳＭの構成によるコードワードの連結は、ＳＴＤに概略されるようにランレングス制約を充足するチャネルビットストリームを導く。

ＲＬＬ制約ｄ＝１及びｒ＝２について、ＳＴＤが図２に示される。それは、σ_１，σ_２，．．．，σ_７により示される７つの状態を有する。このＳＴＤではｋ制約は考慮されないことに留意すべきである。

次に、各ＳＴＤ状態の展開が解析される。所与のＳＴＤ状態の展開は、当該状態から出ることができるコードワード（所与の長さの）の集合である。ＳＴＤ状態σ_ｉについて、展開はＦ_σｉにより示される。テーブル１には、７ＳＴＤ状態の展開のチャネルワードのリーディングビットがリストされている。所与のＳＴＤ状態の展開に対するコードワードの特徴的なビットパターンは、いくつかのケースでは３より多いチャネルビットを有する。このようなケースでは、所与のＳＴＤ状態の展開はまた、対象とされるＳＴＤ状態から放射された現在の３ビットコードワードの直後の３ビットコードワードの可能性を制限する。これはｒ＝２であるためである。テーブル１において、再度番号付けされたＳＴＤ状態がまたリストされ、それは、

により示される。最後に、以降に導入される異なる符号化クラスがまた、テーブル１にリストされている。完全性のため、連続する３ビットコードワードの間のワード境界は垂直線“｜”により示されることに留意すべきである。

テーブル１から、展開における以下の階層が（最大の展開を有するＳＴＤ状態σ_３による）適用されることが明らかである。

新たなＲＬＬコードは、複数の符号化状態に基づき構成される。本発明によると、これらの符号化状態は、以下のような（最大で）７つのクラスに構成される（ｄ＝１及びｒ＝２に対して７となるＴ_ｍａｘ＝１×（ｄ＋１）×（ｒ＋１））。すなわち、第１符号化状態クラスのｎビットコードワードは、

に属し、第２符号化状態クラスのｎビットコードワードは、

に属し、第３符号化状態クラスのｎビットコードワードは、

に属し、第４符号化状態クラスのｎビットコードワードは、

に属し、第５符号化状態クラスのｎビットコードワードは、

に属し、第６符号化状態クラスのｎビットコードワードは、

に属し、第７符号化状態クラスのｎビットコードワードは、

に属する。

本発明による符号化状態の上記特定の順序付けによると、符号化クラスｉの符号化状態はまた、ｉより小さくないインデックスｊ、すなわち、ｊ≧ｉによるすべての符号化クラスの符号化状態である。このため、コードワードのリーディングビットの可能なパターンを順序づけることが有用である（いくつかのケースでは、以降のコードワードの１又は２の関連するビットを示すことが要求される）。

さらに、本発明のコード構成について、テーブル３に概略されるようなトレイリングビットパターン（ＳＴＤ到着状態が示され、当初のものと番号付けが変更されたものの両方）の以下の順序付けを検討することが有用である。本発明によると、コードワードは、それらのトレイリングビットパターンにより規定されるような７つの異なるタイプに分割可能である。３ビットのみの短いコードワード長によると（２−ｔｏ−３マッピングに対する）、コードワードタイプは現在のコードワードのビットに依存すると共に、以前に放出されたコードワードの一部ビット（全てではない場合）にも依存する。

順序付けされたトレイリングビットパターン（テーブル３の）は、対応する順序付けされたリーディングビットパターン（テーブル２の）のミラー化されたバージョンであることに留意すべきである。次に、ＳＴＤ状態の上述された再番号付けが説明される。ここで、テーブル３にリストされるように、トレイリングビットパターンに関してＳＴＤの各状態を再番号付けすることが有用である。この新たな番号付けは、テーブル３の最後の２つのカラムに概略されている。新たに番号付けされた状態は、

により示される。この新たな番号付けでは、タイプｉのコードワードが、同じインデックスを有する（再番号付けされた）ＳＴＤ状態、すなわち、

に到着する。この結果、基本的なルールは、タイプｉのコードワードが、以降のコードワードとしてクラス（８−ｉ）の符号化状態に属する任意のコードワードと連結可能であるということである。

クラス（８−ｉ）の符号化状態に属するコードワードは、インデックスｌ（１≦ｌ≦８−ｉ）のリーディングビットパターン（テーブル２から）を有することに留意すべきである。例えば、タイプ３のコードワード（トレイリングビットパターン．．．００１０１０｜で終わる）は、クラス５の符号化状態からのコードワードと連結可能であり、これは、当該コードワードがリーディングビットパターン（テーブル２）ｉ＝１，ｉ＝２，．．．，ｉ＝５からスタートすることを意味する。コードワードの７つの異なるタイプのコードワードタイプへの上記分割と、符号化状態の７つの異なる符号化クラスへの編成は、さらなるコード構成の基礎となる。このようにして、ＲＬＬ制約ｄ＝１及びｒ＝２は常に、充足され続ける（コードワードの連結によっても）。テーブル３から、展開の以下の階層が再番号付けされたＳＴＤ状態について適用されることは明らかである。

から

への減少する展開に従うランキングによると、再番号付けされたＳＴＤ状態

は、すべてのうちで最大の展開を有し、

は、最小の展開を有する。再番号付けされたＳＴＤ状態と、

により示される対応して編成された接続マトリックスによると、近似的な固有ベクトルの不等式（“新たな”固有ベクトル

に対する）は、

として書き換えられる。

符号化クラス毎の符号化状態の個数は、

により示される。近似的な固有ベクトル

とそれの関係は、

により与えられる（１≦ｉ≦７による第ｉ成分に対する）。

この効果的な構成によると、符号化クラスは、再番号付けされたＳＴＤ状態のナンバリングシステムにちょうど補完的なナンバリングシステムを有することに留意されたい。これは、ＳＴＤ状態の再番号付けが言及されたが、説明はされなかったテーブル１からすでに自明であったかもしれない。さらに、再び異なる符号化クラスの特定の構成によって、以下の不等式が成り立つ。

［トリビアルな符号化クラスの概念］
上記論理付けでは、ＲＬＬエンコーダのＦＳＭコードからコードワードを放出する際、すべてのＳＴＤ状態が到着状態として訪問されることが仮定されていた。これは、それのすべての成分がゼロでない近似的な固有ベクトルの状況に対応する。しかしながら、コード構成では、いくつかのＳＴＤ状態は０に等しい近似的な固有ベクトルの成分を有することが可能である。簡単化のため、

となるように、インデックス（８−ｊ）によるＳＴＤ状態が１つしかないケース（複数のこのようなＳＴＤ状態がトリビアルな拡張となるケース）を考える。対応する符号化クラスは、ｐ_ｊ＝０となるインデックスｊを有し、すなわち、符号化状態を有していないため、符号化クラスはエンプティとなる。このようなエンプティな符号化クラスは、トリビアル符号化クラスと呼ばれる。従って、Ｎ_ｃｃにより示される非トリビアル（非エンプティ）符号化クラスの実際の個数は、

を充足する必要がある。式（９５）に概略されるような異なる符号化クラスの符号化状態の個数の階層は、非トリビアル符号化クラスにしか適用されない。これは、符号化クラスｊがトリビアル符号化クラス（ｐ_ｊ＝０）となるｄ＝１及びｒ＝２の実際的な具体例について説明される。このとき、非トリビアル符号化クラスの個数ｐ_ｉの階層は、

を読む（符号化クラスの最大数が

に等しい一般的なケースについて）。
［実際的な設計選択］
２−ｔｏ−３マッピングによるコードの上記コード構成の適用は、

により与えられる４つの可能な近似的な固有ベクトルによって、最小でも５倍の状態分割が必要とされることを示している。

有用な近似固有ベクトルとして、

又は

を選ぶことができる。符号化クラスの符号化状態の個数であるｐ_ｊに対して、

を取得することができる。１つのトリビアルエンプティ符号化クラスが存在し、すなわち、インデックスｊ＝４の符号化クラスである。このため、Ｔ又はＮ_ｃｃにより示される非トリビアル符号化クラスの個数は６となる、符号化クラスをＣＣ_ｉにより示すと、符号化クラスにおける符号化状態の以下の分布が得られる。

各符号化クラスで利用可能であるときのコードワードのリストが以下に与えられる。
［符号化クラスＣＣ_１］

記号の簡単化のため、コードの有限状態マシーンの各状態は、テーブルに使用されるような各状態Σ_１，．．．，Σ_５に対応してＳ１，．．．，Ｓ５により示される。最初の２つの状態Ｓ１及びＳ２について、“０００”（次の状態Ｓ１−Ｓ５）及び“００１”（次の状態Ｓ１−Ｓ３）により与えられる利用可能なちょうど８つのチャネルワードが存在する。ここで、所与の状態内の可能性のあるワードの順列の個数を破棄しながら、各ワードを各状態に割り当てる方法が何通り可能であるか検討される。上記８ワードから４チャネルワードの状態Ｓ１への可能な割当てと、残りの４チャネルを状態Ｓ２に割り当てることは、

である。上記チャネルワードの状態Ｓ１及びＳ２への割当て後、以降の符号化クラスの以降の状態で使用するために残されたワードはなくなる。
［符号化クラスＣＣ_２］
この符号化クラスは上記符号化クラスと同じ状態を有するため、符号化クラスＣＣ_１と比較する必要はない。
［符号化クラスＣＣ_３］

状態Ｓ３に対して、ちょうど４チャネルワードあり、これらのワードを状態Ｓ３に割り当てる方法は１つのみ可能である。
［符号化クラスＣＣ_４］
トリビアル符号化状態であるため、適用不可である。
［符号化クラスＣＣ_５］

状態Ｓ４に対して、６つの可能なチャネルワードが存在する。このため、この６ワードからの４チャネルワードの状態Ｓ４の割当ては、

通り存在し、これらの割当てのそれぞれについて残りの２チャネルワードが、状態Ｓ５におけるさらなる利用のため確保される。
［符号化状態ＣＣ_６］

各チャネルワードの状態Ｓ４への割当てにより残された２つのワードと共に、状態Ｓ５についてちょうど４つのチャネルワードが存在する。
［符号化状態ＣＣ_７］
この符号化クラスは前の符号化クラスと同じ状態を有しているため、符号化クラスＣＣ_６と比較することは不要である。
［可能な割当て及びコードグループ］
各チャネルコードから各状態への可能な割当ての総数は、７０×１５＝１０５０通りである。チャネルコードから状態へのある割当ては有効なコードでないことに留意すべきである。さらに評価すると、実際にコードを導く割当ては１４通りである。コードグループとして呼ばれる残りの割当てのそれぞれでは、所与のコードテーブル内に依然として２４通りの可能なワードの順列が存在することに留意すべきである。コードのＦＳＭには５つの状態が存在し、異なる状態の間には共通するコードワード（ビットトリプル＋次の状態）は存在しないため、これは、上記１４のコードグループのそれぞれにおいて合計で２４^５＝７９６２６２４個の可能なコードをもたらす。これら１４個の可能なコードグループについて１つのコードが、以下のテーブルに示され、ＣｏｄｅＴａｂｌｅｄ１ｋｉｎｆｒ２Ｎｒ０１．ｔｘｔ〜ＣｏｄｅＴａｂｌｅｄ１ｋｉｎｆｒ２Ｎｒ１４．ｔｘｔにより参照される。

各テーブルの各エントリについて、まずユーザシンボルをリストし（ユーザダイビット００については０、ユーザダイビット０１については１、ユーザダイビット１０については２、ユーザダイビット１１については３）、その後、３ビットトリプルにチャネルワードの次の状態が続く。

上記にリストされた１４のコードグループは、状態Ｓ１及びＳ２におけるワードの割当てに関してのみ異なることに留意すべきである。さらに、注意深く調べると、コードグループｉ（ただし、ｉ＝１，．．．，８）及び（１５−ｉ）は、状態Ｓ１及びＳ２の簡単な置換によって互いに変換可能であるため等価なものであることが明らかである。このため、最終的には、実質的に７つの異なるコードグループしか存在しない。
［ＰＣＷＡマッピングによるコード］
次に上記７つのコードグループのそれぞれについて、２４^５＝７９６２６２４個のすべてのコードマッピングのうち、ＰＣＷＡコードマッピングのみが維持され、候補コードの可能性のあるソースとしてｎｒ．８及び１４（又は等価的にはｎｒ．１及び７）の２つのコードグループしか残されない。その後、ＤＣ制御ビットの２つの可能性のある値について他の符号化パスのマージのＰＣＷＡ関連確率ｐ_Ｃを最大化するＰＣＷＡマッピングが検索される。一般性を失うことなく、ユーザダイビットの第１ビットがＤＣ制御ビットとして選択される。Ｌ＝５チャネルワードの符号化パスについて、最大化された確率はｐ_Ｃ（Ｌ＝５）＝０．９８０４となる。
［８つの実質的に異なるコード］
上記ＰＣＷＡベース基準によって、可能性のある２つの符号化グループｎｒ．８及び１４のそれぞれについて１６コードが存在し、そのうち、１６個から４個のみが真に独立したものである（各グループのその他のコードは、単にユーザダイビットの第１ビットのビットフリッピングによって、又はユーザダイビットの第２ビットのフリッピングによって、又はユーザダイビットの両方のビットのフリッピングによって、求めることができるため）。記号の簡単化のため、これら８つの実質的に異なるコードは、コードグループｎｒ．８については０８−０１，０８−０２，０８−０３及び０８−０４と、コードグループｎｒ．１４については１４−０１，１４−０２，１４−０３及び１４−０４により示される。
［コード１４−０２に対するＰＣＷＡマッピングの具体例］
ＰＣＷＡ（Ｐａｒｉｔｙ−Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｗｏｒｄ Ａｓｓｉｇｎｍｅｎｔ）によるＲＬＬコードは、ＤＣ制御ビット（所与のユーザワードの一部である）の２つの値のそれぞれについて同一のメッセージビットシーケンス（コードのＦＳＭの何れか可能性のある状態からスタートして）から符号化される各チャネルビットシーケンスが、このスタート状態から双方のエンコーダパスがマージする状態までに生成されるシーケンスの反対のパリティを有するという性質を有していることに留意されたい。エンコーダパスがマージしないケースについて、このような制約は存在しない。コード１４−０２の具体例として、ユーザビットシーケンスｃ０ ００ １１ ．．．が、第１ダイビットのＤＣ制御ビットｃにより状態Ｓ４から符号化のため抽出される。ｃ＝０に対して、符号化パスは、

に等しい。ｃ＝１に対して、符号化パスは３つのチャネルワードについて異なっており、その後に、双方のパスが状態Ｓ２において、

マージする。符号化されたシーケンスは、実際には反対の各自のパリティ（奇及び偶）を有する。ＤＣ制御ビットの２つの可能な値の代替的な符号化パスに対するマージの確率は、ＤＣ制御パフォーマンスのレベルに相関する。５ビットトリプレットの長さによる符号化パスについて、テーブル５のコードについて、ｐ_Ｃ（Ｌ＝５）＝０．９８０４により与えられる高いマージ確率が取得されると評価できる。
［チャネルビットストリームのレベルに関する置換を介したｋ制約］
上記５状態ＦＳＭについて、多すぎるゼロが出現するとすぐに有効となるいくつかの置換（コードトレリスを介し標準的な符号化パスからの“迂回（ｄｅｔｏｕｒ）”を実際に表しているため“迂回”とも呼ばれる）を介し実現される。これらの置換は、コードのＦＳＭの標準的な使用によっては出現しない特徴的なパターンを求める。このようなパターンは、２つの連続するビットトリプル１０１ ０１０により与えられる。ワード１０１は状態Ｓ５のみで使用され、可能性のある次の状態Ｓ１及びＳ２によって、そこから少なくとも２つのゼロから常に開始されるワードが残ることに留意すべきである。ｒ＝２の制約に関して、６ビット特徴パターンとその後の１ビットに先行する２ビットは何れもゼロとなる必要がある。これらのチャネル置換は、それらが置換するすべてゼロであるシーケンスと比較して、同一又は反対のパリティを有することが可能である。同一パリティは、以下の方法による置換によって実現され（ただし、“＊”のビットは０又は１の何れかでありうる）、

それは４つの連続するトリプルを伴う。もとのシーケンスと置換したシーケンスとの間の反対のパリティの場合、より低いｋ制約、すなわち、ｋ＝１０が、以下の方法により３つの連続したビットトリプルを伴う置換を介して実現可能である。

もとのシーケンスと置換されたシーケンスのビットパターンは反対のパリティを有するため、ＤＣ制御ビットの位置における置換の適用はＤＣ制御性をローカルに妨げるかもしれないことに留意すべきである。

ｋ＝１０制約によるコード（８つの実質的に異なるコードからの）に対して、状態Ｓ１からの４つと、状態Ｓ５からの４つの８つの置換が存在する。コード１４−０２は、ビットエラーレートパフォーマンスに関して、これら８つのコードのうちでベストなコードである。それのコードテーブルは、テーブル５により与えられる。

上記８つの置換は、

となる。

テーブル６の置換のうち２つについては、４番目のシンボル値が求められ（括弧により示されるユーザビットにより）、他の全ての６つの置換については、４番目のシンボル値のビットは“何れのビットでも構わない”ことを意味する（＊＊）により示される。同様に、他の全ての７つのコードの置換（又は迂回）もまた求めることが可能であり、このタイプの情報は、置換を含む以下の８つのコードテーブルにおいて一緒にされる。以下のテーブルでは、ユーザダイビットの代わりにユーザシンボルが与えられていることに留意すべきである（それが重要である場合に限って、括弧に４番目のユーザシンボルが示される）。さらに、ＤＣ制御はメッセージビットストリームに挿入されたＤＣ制御ビットを介し行われ、これらのＤＣ制御ビットがユーザダイビットの第１ビットとして配置されることに留意すべきである。

［ハードディシジョンＲＬＬ復号化］
ｋ制約の置換を含む上記コード０８−０１〜０８−０４及び１４−０１〜１４−０４について、ハードディシジョンＲＬＬ復号化は２つの方法により実行可能である。
（ｉ）

を介しまず後方置換を実行し、その後に（コードの基本的な５状態ＦＳＭから求められるような）ｋ制約のないコードに対するスライディングブロックデコーダにより実行し、又は
（ｉｉ）上記２つの処理（後方置換とＲＬＬスライディングブロック復号化）を１つの適応化されたスライディングブロックデコーダに統合する。

上記コードについて、デコーダのスライディングブロック長は５である。コード１４−０２について、ブールロジックと共に統合されたスライディングブロックデコーダが図４に示される。

図１は、各状態の関係を示す。 図２は、ｄ＝１及びｒ＝２のＲＬＬ制約の状態遷移図を示す。 図３は、ソフト・ディシジョンビット検出とＳＩＳＯ ＲＬＬデコーダを使用した記録再生システムを示す。 図４は、選択されたコードの１つ（コード１４−０２）のスライディングブロックデコーダと関連するブールロジックを示す。 図５は、光記録におけるソフト・ディシジョン復号化のためのＢｌｉｓｓスキームの好適な構成を示す。

Claims (40)

1. チャネルコード全体によりユーザビットストリームを符号化ビットストリームに変換する方法であって、
   Ｍビット情報ワードをＮビットコードワードに変換するステップと、
   所定の繰り返し期間により循環的に繰り返される順序によりＳ個のサブコードを連結することによって、前記チャネルコード全体を実現するステップであって、各サブコードは、ｎ_ｉビットコードワードに変換されるｍ_ｉビット情報ワードを受け付ける（ｍ_ｉは各サブコードに特有の整数であり、ｎ_ｉは各サブコードに特有の整数であり、各サブコードについて、前記繰り返し期間内のすべてのサブコードのｍ_ｉ個の和がＭとなり、前記繰り返し期間内のすべてのサブコードのｎ_ｉ個の和がＮとなるように、前記特有の整数ｎ_ｉは前記特有の整数ｍ_ｉより大きい）、前記チャネルコード全体を実現するステップと、
   各サブコードについて、それのｎ_ｉビットコードワードをＴ_ｍａｘ個の異なるコードワードタイプに分割し、所与のサブコードについてタイプｔ（ｔは１からＴ_ｍａｘの整数である）のｎ_ｉビットコードワードが連結されたコードワードセットに連結可能となるように、それのｎ_ｉビットコードワードをＴ_ｍａｘ個の符号化状態の符号化クラスに編成し、前記符号化ビットストリームを生成する前記チャネルコード全体のＮビットコードワードを、次のサブコードの以降のコードワードがＴ_ｍａｘ＋１−ｔの符号化クラスの符号化状態の１つに属する場合、前記次のサブコードのｎ_ｉ＋１ビットコードワードにより実現するステップと、
   第１ＤＣ制御ビットを所定の間隔で入力情報シーケンスに挿入することによって第１出力情報シーケンスを生成するステップと、前記第１ＤＣ制御ビットと異なる第２ＤＣ制御ビットを前記所定の間隔で前記入力情報シーケンスに挿入することによって第２出力情報シーケンスを生成するステップとを有する、出力情報シーケンスを生成するステップと、
   該出力情報シーケンスを生成するステップの後に、前記チャネルコード全体に従って情報シーケンス生成手段により生成される前記第１出力情報シーケンスの符号変換を実行することによって第１仮コードシーケンスを生成するステップと、前記チャネルコード全体に従って情報シーケンス生成手段により生成される前記第２出力情報シーケンスの符号変換を実行することによって第２仮コードシーケンスを生成するステップとを有する、前記チャネルコード全体により実現される第１コード変換ステップと、
   を有し、
   前記第１仮コードシーケンスを生成するステップと前記第２仮コードシーケンスを生成するステップとは、所定の当初の状態からスタートして符号化された前記第１仮コードシーケンスの第１符号状態が前記所定の当初の状態からスタートして符号化された前記第２仮コードシーケンスの第２符号状態に等しくなる場合、有限状態符号変換テーブルにより符号化ルールを表す際、前記第１仮コードシーケンスに含まれる符号化ビットの和の２の補数が前記第２仮コードシーケンスに含まれる符号化ビットの和のさらなる２の補数と常に異なるものとなる符号化ルールを適用し、
   前記第１仮コードシーケンスを生成するステップと前記第２仮コードシーケンスを生成するステップの後に、前記符号化ビットストリームのＤＣコンテンツに相関する少なくとも１つのパラメータの値に応じて、第１符号変換手段により生成された前記第１仮コードシーケンスと第２符号変換手段により生成された前記第２仮コードシーケンスとの何れかを選択するステップを有することを特徴とする方法。
2. 前記コードワードタイプは、前記コードワードのいくつかのトレイリングビットにより決定される、請求項１記載の方法。
3. 前記コードワードタイプは、前記コードワードのすべてのビットによって、先行するコードワードの少なくとも１つのビットと共に決定される、請求項１記載の方法。
4. 前記符号化ビットストリームを実現するＮビットコードワードの連結されたセットは、ｄｋｒ制約を充足する（ただし、ｄは前記符号化ビットストリームの２つの連続する“１”のビットの間の“０”のビットの最小数を表し、ｋは前記符号化ビットストリームの２つの連続する“１”のビットの間の“０”のビットの最大数を表し、ｒは“１”のビットにより先行されるｄ個の“０”ビットの連続する最小ランの最大数を示す、請求項２又は３記載の方法。
5. 異なるコードワードタイプＴと非エンプティ符号化クラスの個数は、Ｔ_ｍａｘ＝１＋（ｄ＋１）×（ｒ＋１）より大きくなく、
   非エンプティ符号化クラスは、少なくとも１つの符号化状態を有するよう定義される、請求項４記載の方法。
6. 異なるコードワードタイプの個数Ｔと異なる非エンプティ符号化クラスの個数Ｔは、Ｔ_ｍａｘ＝１＋（ｄ＋１）×（ｒ＋１）に等しい、請求項４記載の方法。
7. ｄ＝１、ｒ＝２及びＴ_ｍａｘ＝７である、請求項５又は６記載の方法。
8. Ｔ＝Ｔ_ｍａｘ＝７であり、サブコードの個数Ｓ＝１である、請求項７記載の方法。
9. 前記１つのサブコードは、ｍ＝２及びｎ＝３によるマッピングを有する、請求項８記載の方法。
10. 各サブコードについて、前記符号化状態のＴ≦Ｔ_ｍａｘ個の非エンプティ符号化クラスのそれぞれは、ｐ_１，ｐ_２，．．．，ｐ_ｍａｘ符号化状態を有し、
    前記非エンプティ符号化クラスの非ゼロの状態数を表す各数についてｐ_１≦ｐ_２≦．．．≦ｐ_ｍａｘとなるように（ただし、ｐ_ｍａｘは対象とされる前記サブコードの符号化状態の総数を与える）、前記トリビアルなエンプティ符号化クラスが省かれ、
    さらに、対象とされる所与のクラス“ｉ”のｐ_ｉ個の符号化状態のそれぞれはまた、“ｉ”より大きなインデックスを有するすべてのクラスの符号化状態である、請求項５又は６記載の方法。
11. 各サブコードについて、トレイリングビットは前記異なるコードワードタイプについて以下のルールセットによって規定され、すなわち、
    第１タイプのｎビットコードワードは“００”により終わり、第２タイプのｎビットコードワードは“００１０”により終わり、第３タイプのｎビットコードワードは“００１０１０”により終わり、第４タイプのｎビットコードワードは“００１０１０１０”により終わり、第５タイプのｎビットコードワードは“００１”により終わり、第６タイプのｎビットコードワードは“００１０１”により終わり、第７タイプのｎビットコードワードは“００１０１０１”により終わり、
    前記異なる符号化クラスに属する前記コードワードのリーディングビットは、以下のルールセットにより決定され、すなわち、
    第１クラスの符号化状態のｎビットコードワードは“００”から始まり、第２クラスの符号化状態のｎビットコードワードは“００”又は“０１００”から始まり、第３クラスの符号化状態のｎビットコードワードは“００”、“０１００”又は“０１０１００”から始まり、第４クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”又は“０１０１０１００”から始まり、第５クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”、“０１０１０１００”又は“１００”から始まり、第６クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”、“０１０１０１００”、“１００”又は“１０１００”から始まり、第７クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”、“０１０１０１００”、“１００”、“１０１００”又は“１０１０１００”から始まる、請求項７記載の方法。
12. 符号化クラス番号４がエンプティであり、ｐ_４＝０を生じさせる場合、非トリビアルな符号化クラスの個数Ｔは６であり、
    前記符号化状態の非トリビアル符号化クラスＴのそれぞれに対する符号化状態の各数ｐ_１，ｐ_２，ｐ_３，ｐ_５，ｐ_６，ｐ_７は、ｐ_１＝２，ｐ_２＝２，ｐ_３＝３，ｐ_５＝４，ｐ_６＝５，ｐ_７＝５である、請求項１０及び１１記載の方法。
13. 有限ｋ制約は、前記コードの基本的な２−ｔｏ−３マッピングにより有限状態マシーンに加えられる前記符号化ビットストリームに対する置換によって追加的な符号化シェルを介し実現される、請求項１２記載の方法。
14. 代替的なコードワードシーケンスが当初のコードワードシーケンスを置換した前記置換は、前記当初のコードワードシーケンスの符号化ビットの和のパリティ又は２の補数に等しい符号化ビットの和のパリティ又は２の補数を有する、請求項１３記載の方法。
15. 代替的なコードワードシーケンスが当初のコードワードシーケンスを置換した前記置換は、前記当初のコードワードシーケンスの符号化ビットの和のパリティ又は２の補数と反対の符号化ビットの和のパリティ又は２の補数を有する、請求項１３記載の方法。
16. ｋ＝１０の制約は、前記符号化ビットストリームに対する置換による追加的な符号化シェルを介し実現される、請求項１５記載の方法。
17. １つのサブコードが使用され、前記１つのサブコードのコードテーブルが、
    

    

    により与えられる、請求項１２記載の方法。
18. 前記追加的な符号化シェルにおける置換は、
    

    

    により与えられる、請求項１６及び１７記載の方法。
19. 請求項１８記載の方法により取得されるコードを用いて変換された符号化ビットストリームをユーザビットストリームに変換する方法であって、
    スライディングブロックデコーダを適用するステップを有し、
    チャネル置換による前記追加的な符号化シェルを含む前記コードのスライディングブロックデコーダのブール式は、
    

    

    により与えられる方法。
20. Ｍビット情報ワードをＮビットコードワードに変換することによってチャネルコード全体を用いてユーザビットストリームを符号化ビットストリームに変換する符号化装置であって、
    当該符号化装置は、サブコードを用いて所定の繰り返し期間に循環的な順序により繰り返されるサブ符号化装置を有し、
    各サブ符号化装置は、ｍ_ｉビット情報ワードを受け付けるよう構成され（ｍ_ｉは、各サブコードに特有の整数である）、前記受け付けたｍ_ｉビット情報ワードをｎ_ｉビットコードワードに変換するよう構成され（ｎ_ｉは、各サブコードに特有の整数である）、各サブコードについて、前記繰り返し期間内のすべてのサブコードのｍ_ｉ個の和はＭに等しく、前記繰り返し期間内のすべてのサブコードのｎ_ｉ個の和はＮに等しくなるように、前記特有の整数ｎ_ｉは前記特有の整数ｍ_ｉより大きく、各サブコードについて、それのｎ_ｉビットコードワードはＴ_ｍａｘ個の異なるコードワードタイプに分割され、所与のサブコードについて、タイプｔ（ｔは、１からＴ_ｍａｘの整数である）のｎ_ｉビットコードワードが連結されたコードワードセットに連結可能となるように、それのｎ_ｉビットコードワードをＴ_ｍａｘ個の符号化状態の符号化クラスに編成し、これにより、前記符号化ビットストリームを生成し、前記チャネルコード全体のＮビットコードワードを、次のサブコードの以降のコードワードがインデックスＴ_ｍａｘ＋１−ｔの前記符号化クラスの符号化状態の１つに属する場合、前記次のサブコードのｎ_ｉビットコードワードにより実現し、
    第１ＤＣ制御ビットを所定の間隔により入力情報シーケンスに挿入することにより第１出力情報シーケンスを生成し、前記第１ＤＣ制御ビットと異なる第２ＤＣ制御ビットを前記所定の間隔により前記入力情報シーケンスに挿入することによって第２出力情報シーケンスを生成する出力情報シーケンス生成手段を有し、
    さらに、それのサブコードにより前記チャネルコード全体に従って前記情報シーケンス生成手段により生成された前記第１出力情報シーケンスの符号変換を実行することによって第１仮コードシーケンスを生成し、それのサブコードにより前記チャネルコード全体に従って前記情報シーケンス生成手段により生成された前記第２出力情報シーケンスの符号変換を実行することによって第２仮コードシーケンスを生成する、前記チャネルコード全体により実現される第１符号変換手段を有し、
    さらに、前記第１及び第２符号変換手段は、所定の当初の状態からスタートして符号化された前記第１仮コードシーケンスの第１コード状態が前記所定の当初の状態からスタートして符号化された前記第２仮コードシーケンスの第２コード状態と同じ場合、符号化ルールが有限状態符号変換テーブルにより表されているとき、前記第１仮コードシーケンスに含まれる符号化ビットの和の２の補数が常に前記第２仮コードシーケンスに含まれる符号化ビットのさらなる和の２の補数と異なるように、コードワードが情報ワードに割り当てられる符号化ルールを利用し、
    さらに、前記符号化ビットストリームのＤＣコンテンツに相関する少なくとも１つのパラメータの値に応じて、前記第１符号変換手段により生成された前記第１仮コードシーケンスと前記第２符号変換手段により生成された前記第２仮コードシーケンスとの何れかを選択する選択手段を有する符号化装置。
21. 前記コードワードタイプは、前記コードワードのいくつかのトレイリングビットにより決定される、請求項２０記載の符号化装置。
22. 前記コードワードタイプは、前記コードワードのすべてのビットによって、先行するコードワードの少なくとも１つのビットと共に決定される、請求項２０記載の符号化装置。
23. 前記符号化ビットストリームを実現するＮビットコードワードの連結されたセットは、ｄｋｒ制約を充足する（ただし、ｄは前記符号化ビットストリームの２つの連続する“１”のビットの間の“０”のビットの最小数を表し、ｋは前記符号化ビットストリームの２つの連続する“１”のビットの間の“０”のビットの最大数を表し、ｒは“１”のビットにより先行されるｄ個の“０”ビットの連続する最小ランの最大数を示す、請求項２１又は２２記載の符号化装置。
24. 異なるコードワードタイプＴと非エンプティ符号化クラスの個数は、Ｔ_ｍａｘ＝１＋（ｄ＋１）×（ｒ＋１）より大きくなく、
    非エンプティ符号化クラスは、少なくとも１つの符号化状態を有するよう定義される、請求項２３記載の符号化装置。
25. 異なるコードワードタイプの個数Ｔと異なる非エンプティ符号化クラスの個数Ｔは、Ｔ_ｍａｘ＝１＋（ｄ＋１）×（ｒ＋１）に等しい、請求項２３記載の符号化装置。
26. ｄ＝１、ｒ＝２及びＴ_ｍａｘ＝７である、請求項２４又は２５記載の符号化装置。
27. Ｔ＝Ｔ_ｍａｘ＝７であり、サブコードの個数Ｓ＝１である、請求項２６記載の符号化装置。
28. 前記１つのサブコードは、ｍ＝２及びｎ＝３によるマッピングを有する、請求項２７記載の符号化装置。
29. 各サブコードについて、前記符号化状態のＴ≦Ｔ_ｍａｘ個の非エンプティ符号化クラスのそれぞれは、ｐ_１，ｐ_２，．．．，ｐ_ｍａｘ符号化状態を有し、
    前記非エンプティ符号化クラスの非ゼロの状態数を表す各数についてｐ_１≦ｐ_２≦．．．≦ｐ_ｍａｘとなるように（ただし、ｐ_ｍａｘは対象とされる前記サブコードの符号化状態の総数を与える）、前記トリビアルなエンプティ符号化クラスが省かれ、
    さらに、対象とされる所与のクラス“ｉ”のｐ_ｉ個の符号化状態のそれぞれはまた、“ｉ”より大きなインデックスを有するすべてのクラスの符号化状態である、請求項２４又は２５記載の符号化装置。
30. 各サブコードについて、トレイリングビットは前記異なるコードワードタイプについて以下のルールセットによって規定され、すなわち、
    第１タイプのｎビットコードワードは“００”により終わり、第２タイプのｎビットコードワードは“００１０”により終わり、第３タイプのｎビットコードワードは“００１０１０”により終わり、第４タイプのｎビットコードワードは“００１０１０１０”により終わり、第５タイプのｎビットコードワードは“００１”により終わり、第６タイプのｎビットコードワードは“００１０１”により終わり、第７タイプのｎビットコードワードは“００１０１０１”により終わり、
    前記異なる符号化クラスに属する前記コードワードのリーディングビットは、以下のルールセットにより決定され、すなわち、
    第１クラスの符号化状態のｎビットコードワードは“００”から始まり、第２クラスの符号化状態のｎビットコードワードは“００”又は“０１００”から始まり、第３クラスの符号化状態のｎビットコードワードは“００”、“０１００”又は“０１０１００”から始まり、第４クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”又は“０１０１０１００”から始まり、第５クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”、“０１０１０１００”又は“１００”から始まり、第６クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”、“０１０１０１００”、“１００”又は“１０１００”から始まり、第７クラスの符号化状態のｎビットコードワードは“００”、“０１００”、“０１０１００”、“０１０１０１００”、“１００”、“１０１００”又は“１０１０１００”から始まる、請求項２６記載の符号化装置。
31. 符号化クラス番号４がエンプティであり、ｐ_４＝０を生じさせる場合、非トリビアルな符号化クラスの個数Ｔは６であり、
    前記符号化状態の非トリビアル符号化クラスＴのそれぞれに対する符号化状態の各数ｐ_１，ｐ_２，ｐ_３，ｐ_５，ｐ_６，ｐ_７は、ｐ_１＝２，ｐ_２＝２，ｐ_３＝３，ｐ_５＝４，ｐ_６＝５，ｐ_７＝５である、請求項３０記載の符号化装置。
32. 前記サブ符号化装置は、前記コードの基本的な２−ｔｏ−３マッピングによる有限状態マシーンを有し、有限ｋ制約は、前記有限状態マシーンの先頭の追加的な符号化シェルを介し実現される、請求項３１記載の符号化装置。
33. 前記コードの（基本的な）２−ｔｏ−３マッピングにより有限状態マシーンに加えられる前記符号化ビットストリームに対する置換によって追加的な符号化シェルを介し有限ｋ制約を実現する手段を有する、請求項３２記載の符号化装置。
34. 前記置換は、当初のコードワードシーケンスの符号化ビットの和のパリティ又は２の補数に等しい符号化ビットの和のパリティ又は２の補数を有する代替的なコードワードシーケンスを前記当初のコードワードシーケンスと置換することを有する、請求項３３記載の符号化装置。
35. 前記置換は、当初のコードワードシーケンスの符号化ビットの和のパリティ又は２の補数と反対の符号化ビットの和のパリティ又は２の補数を有する代替的なコードワードシーケンスを前記当初のコードワードシーケンスと置換することを有する、請求項３３記載の符号化装置。
36. 前記有限ｋ制約は、ｋ＝１０の制約を有する、請求項３４又は３５記載の符号化装置。
37. 当該符号化装置は、１つのサブコードを利用する１つのサブ符号化装置を有し、
    前記１つのサブコードの変換テーブルは、
    

    

    により与えられる、請求項３２記載の符号化装置。
38. 前記追加的な符号化シェルにおける置換は、
    

    

    により与えられる、請求項３６及び３７記載の符号化装置。
39. 請求項１乃至１９何れか一項記載の方法を用いて符号化された符号化ビットストリームを有する信号を有する記録キャリア。
40. 請求項２０乃至３８何れか一項記載の符号化装置を有するレコーダ。

Images