JP2003520471A - バイナリ情報のデータビットストリームを拘束付きバイナリチャネル信号のデータビットストリームに変換する方法、拘束付きバイナリチャネル信号のデータビットストリームを備える信号、記録キャリア、符号化装置、及び復号化装置 - Google Patents

バイナリ情報のデータビットストリームを拘束付きバイナリチャネル信号のデータビットストリームに変換する方法、拘束付きバイナリチャネル信号のデータビットストリームを備える信号、記録キャリア、符号化装置、及び復号化装置

Info

Publication number
JP2003520471A
JP2003520471A JP2001552391A JP2001552391A JP2003520471A JP 2003520471 A JP2003520471 A JP 2003520471A JP 2001552391 A JP2001552391 A JP 2001552391A JP 2001552391 A JP2001552391 A JP 2001552391A JP 2003520471 A JP2003520471 A JP 2003520471A
Authority
JP
Japan
Prior art keywords
channel
bit
word
code
words
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001552391A
Other languages
English (en)
Inventor
エム イェー エム クーネ，ウィレム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003520471A publication Critical patent/JP2003520471A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4498—Finite state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dc Digital Transmission (AREA)
  • Shaping Metal By Deep-Drawing, Or The Like (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 バイナリ情報信号のデータビットストリームはｎビット情報ワードに分割される。これらの情報ワードは、チャネルコードＣ1に従いｍ1ビットチャネルワードに変換され、又はチャネルコードＣ2に従いｍ2ビットチャネルワードに変換される。ｍ1，ｍ2及びｎは整数であり、ｍ1＞ｍ2≧ｎである。ｍ2ビットチャネルワードは、少なくとも２つのｍ2ビットチャネルワードから選択され、少なくとも２つのｍ2ビットチャネルワードは、反対のパリティを有する。連結されたｍ1ビットチャネルワードとｍ2ビットチャネルワードは、バイナリチャネル信号のランレングス拘束に従う。チャネルコードＣ1の符号化状態は、先のチャネルワードの終了部分に依存して確立される。チャネルコードＣ2の符号化状態は、先のチャネルワードの終了部分に依存して確立される。

Description

【発明の詳細な説明】
【０００１】 本発明は、バイナリ情報のデータビットストリームを拘束付きバイナリチャネ
ル信号のデータビットストリームに変換する方法に関する。
【０００２】 ここでは、バイナリ情報信号のデータビットストリームがｎビット情報ワード
に分割され、該情報ワードがチャネルコードＣ1に従いｍ1ビットのチャネルワー
ドに変換されるか、チャネルコードＣ2に従いｍ2ビットのチャネルワードに変換
される。ｍ1、ｍ2及びｎは整数でありｍ2≧ｍ1≧ｎが保持される。
【０００３】 ｍ2ビットチャネルワードは、少なくとも２つのｍ2ビットチャネルワードから
選択され、該少なくとも２つのｍ2ビットチャネルワードは、反対のパリティを
有している。連結されたｍ1ビットチャネルワードとｍ2ビットチャネルワードは
バイナリチャネル信号のランレングス拘束に従う。
【０００４】 また、本発明は、バイナリ情報信号のデータビットストリームを拘束付きバイ
ナリチャネル信号のデータビットストリームに符号化するための装置に関する。
【０００５】 また、本発明は、拘束付きバイナリチャネル信号のデータビットストリームを
備える信号に関する。
【０００６】 さらに、本発明は、記録キャリア、及び拘束付きバイナリチャネル信号を復号
化するための装置に関する。
【０００７】 ［発明の背景］ 本発明はチャネル符号化に関し、特に、ランレングス制限チャネル符号化に関
する。連続した信号のトランジション間でのチャネルビットで表される時間の長
さは、通常ランレングスと呼ばれる。たとえば、ランレングス制限チャネルコー
ドのように、チャネルコードには異なる拘束を課すことができる。
【０００８】 かかるコードにおいて、チャネルワードの系列は、２つのパラメータ、ｄ-拘
束及びｋ-拘束により特徴付けられる。（ｄ，ｋ）領域において、論理「１」は
信号波形におけるトランジションを示している。（ｄ，ｋ）系列は、以下の２つ
の条件を満たす。ｄ-拘束により、２つの論理「１」は少なくともｄ個の連続し
た「０」のランにより分離される。ｋ-拘束により、２つの論理「１」は多くと
もｋ個の連続した「０」により分離される。
【０００９】 （ｄ，ｋ）系列は、１Ｔプレコーダにおける前符号化に際して、（ｄ，ｋ）領
域から、ＲＬＬ領域におけるタイプ（ｄ，ｋ）のランレングス制限（ＲＬＬ）系
列に変換される。このＲＬＬ系列は、情報信号における後続する信号の反転の間
で、最小でｄ＋１及び最大でｋ＋１の（連続するゼロの配列又は連続する１の配
列のいずれかの）ランレングスの要素を備えている。
【００１０】 （ｄ＋１）及び（ｋ＋１）の値は、系列において許容される最小及び最大ラン
レングスを示している。なお、ターム要素は、（ｄ，ｋ）系列の要素又はＲＬＬ
系列の要素の両者を示すために使用することができる。要素は、ＲＬＬ領域又は
（ｄ，ｋ）領域において、ランレングスにわたって延びていると考えることがで
きる。
【００１１】 ランレングス制限チャネル符号化において、それぞれの情報は、予め定義され
た変換ルールに従ってチャネルワードに変換され、これらチャネルワードは変調
信号を形成している。
【００１２】 Research Disclosure,January1992,page32,33340,は、ｎ,ｍ1及びｍ2が整数か
つｎ≦ｍ1≦ｍ2で、ｎビット情報ワードがｍ1ビットチャネルワードとｍ2ビット
チャネルワードに交互に変換される符号化方法を開示している。
【００１３】 それぞれのｎビットの情報ワードについて、相互に異なる相違を有して利用す
ることができる２つのｍ2ビットチャネルワードがある。チャネルワードは選択
され、チャネル信号における現在のランニングデジタル総和（running digital
sum）は、たとえばチャネル信号におけるＤＣフリー符号化のような、時間関数
としての所望のパターンに従う振る舞いをする。
【００１４】 言い換えれば、Research Disclosureに含まれる２つのチャネル符号化がある
。一方は、情報ワードからチャネルワードへのｎからｍ1へのマッピングであり
、これはメインコードＣ1として言及することができる。他方は、２つのｍ2ビッ
トチャネルワードでのｎからｍ2でのマッピングであり、これはデュアルコード
Ｃ2として言及することができる。
【００１５】 チャネル符号化の効率は、チャネルコードの（情報）レートを使用することに
より表現することができる。このレートＲは、商ｎ／ｍとして定義することがで
き、ここで、ｎバイナリユーザ（又は情報）シンボルに変換されたコードはｍバ
イナリチャネルコードになる。
【００１６】 上述されたように、ランレングス制限チャネル符号化において、チャネルワー
ドは、たとえばｄ-拘束及びｋ-拘束のようなある拘束に従わなければならない。
これらの制約により、情報ワードを表す場合があるビット結合の数は低下し、こ
れによりレートが減少する。
【００１７】 本発明の目的は、情報ワードをチャネルワードの拘束付きストリームに符号化
する効率的な方法を提供することにある。
【００１８】 ［発明の概要］ 本発明による方法は、該方法が以下の反復的及び／又は交互のステップを備え
る点で特徴付けられる。
【００１９】 ｍ1ビットチャネルワードの複数のセットのうちの１セットから該ｍ1ビットチ
ャネルワードを選択するステップ。ここで、それぞれのセットは、該ｍ1ビット
チャネルワードの開始部分の１つのサブセットのうちの開始部分を有するｍ1ビ
ットチャネルワードのみを備えている。それぞれのセットは、該チャネルコード
Ｃ1の符号化状態に関連している。符号化状態は、先のチャネルワードの終了部
分に依存して確立されている。
【００２０】 または、ｍ2ビットチャネルワードの複数のセットのうちの１セットから該ｍ2
ビットチャネルワードを選択するステップ。ここで、それぞれのセットは、該セ
ットに属している該ｍ2ビットチャネルワードの開始部分の１つのサブセットの
うちの開始部分を有するｍ2ビットチャネルワードのみを備えている。それぞれ
のセットは、該チャネルコードＣ2の符号化状態に関連している。符号化状態は
、先のチャネルワードの終了部分に依存して確立されている。
【００２１】 該チャネルコードＣ1の符号化状態における該ｍ1ビットチャネルワードの該終
了部分と、該チャネルコードＣ2の１セットにおける該ｍ2ビットチャネルワード
の該開始部分とは、該ランレングス拘束に従うように調整されている。
【００２２】 反復的に又は交互に上記ステップを実行することにより、及びチャネルコード
Ｃ1の符号化状態におけるｍ1ビットチャネルワードの終了部分と、チャネルコー
ドＣ2の符号化状態におけるｍ2ビットチャネルワードの開始部分とを調整するこ
とにより、ｍ2ビットチャネルワードの開始部分をチャネルコードＣ1の符号化状
態に加えることができ、拘束付きバイナリチャネル信号を実現することができる
。ｍ2ビットチャネルワードの終了部分とｍ1ビットチャネルワードの開始部分を
調整する時もまた同様である。
【００２３】 本発明は、チャネルコードのチャネルワードの開始部分及び終了部分調整する
ことにより、２つの異なるチャネルコードの符号化状態を結合することができる
という認識に基づいている。これにより、チャネルコードＣ1における終了部分
がｍ1ビットチャネルワードのセットの開始部分に整合し、ｍ2ビットチャネルワ
ードのセットの開始部分にも整合する。エンコーダ及びデコーダのマルチプルス
テート（multiple-state）の記載により、高効率又は高情報レートを有するチャ
ネルコードが与えられる。
【００２４】 本発明による別の方法は、チャネルコードＣ1の符号化状態の数は、チャネル
コードＣ2の符号化状態の数に等しい。
【００２５】 デュアルコードＣ2についての場合、反対のパリティを有する２つのｍ2ビット
チャネルワードは、ｎビット情報ワードのそれぞれについて使用することができ
る。バイナリチャネル信号の所定の特性に影響を与えるために、これらのチャネ
ルワードを使用することができる。
【００２６】 チャネルワードの拘束付きストリームの拘束に従うことができるようにするた
めに、チャネルコードＣ1の符号化状態におけるｍ1ビットのチャネルワードの終
了部分、及びチャネルコードＣ2の符号化状態におけるｍ2ビットチャネルワード
の開始部分は、チャネルコードＣ1の符号化状態の数がチャネルコードＣ2の符号
化状態の数に等しいように調整される。
【００２７】 このようにして、符号化テーブルを制限するとことができる。チャネルコード
Ｃ1の符号化状態の部分は、チャネルコードＣ2の符号化状態の部分に、たとえば
類似又は等しくすることができる。これにより、ハードウェア及び／又はソフト
ウェアにおいて符号化及び復号化がより容易に実現される。
【００２８】 本発明によるチャネルコードは、いわゆる有限ステートマシン（ＦＳＭ：fini
te-state-machine）の観点でユニークに記載されていてもよい。ＦＳＭの状態間
でのトランジションは、エンコーダに入力するｎビット情報ワードに従いチャネ
ルワードの発行（emission）に対応する。
【００２９】 これは、ＦＳＭのそれぞれの状態から有効なコードを有するために、ＦＳＭの
全ての状態に向けて少なくとも２ｎのトランジションが残されなければならない
ことを意味する。ＦＳＭが所定の状態にあり、所与のｎビット情報ワードは、ｍ
ビットチャネルワードを決定するだけでなく、エンコーダに入力する次のｎビッ
ト情報ワードからの次の状態が符号化される。
【００３０】 本発明による別の方法は、ｍ1ビットチャネルワードのいずれかの終了部分が
多様性（multiplicity）ｙ1を有しており、多様性ｙ1は、上記終了部分が確立す
る場合があるチャネルコードＣ1の異なる状態の数である。また、ｍ2ビットチャ
ネルワードのいずれかの終了部分が多様性ｙ2を有しており、多様性ｙ2は、上記
終了部分が確立する場合があるチャネルコードＣ2の異なる状態の数である。ｍ1
ビットチャネルワードの終了部分がｍ2チャネルビットの終了部分に等しい場合
、ｙ1＝ｙ2である。
【００３１】 ｍ1ビットチャネルワードのそれぞれの終了部分は、多様性ｙ1を有しており、
多様性ｙ1は、上記終了部分が許可されるチャネルコードＣ1の状態の数である。
ｍ2ビットチャネルワードのそれぞれの終了部分は、多様性ｙ2を有しており、多
様性ｙ2は、上記終了部分が許可されるチャネルコードＣ2の状態の数である。複
数のワードの終了部分が１００％使用される必要は無い。
【００３２】 ｍ1ビットチャネルワードの終了部分がｍ2ビットチャネルワードの終了部分に
等しい場合、ｙ1＝ｙ2であることが有利である。このようにして、チャネルコー
ドＣ1の符号化状態及びチャネルコードＣ2の符号化状態は、交互にすることがで
きる。これにより、連結されたｍ1ビットチャネルワードとｍ2ビットチャネルワ
ードを備える拘束付きバイナリチャネルは、バイナリチャネル信号の拘束に従う
ことができる。多様性を等しくすることにより、ハードウェア及び／又はソフト
ウェアにおける符号化及び復号化をより容易に実現することができる。
【００３３】 本発明による別の方法は、上記少なくとも２つのｍ2ビットチャネルワードが
同じ状態を確立することを特徴とする。
【００３４】 以下の特性を有するようにデュアルコードＣ2をさらに定義する。この特性は
、ｎからｍ2へのマッピングを有するコードであり、ここでは、少なくとも２つ
のチャネルワードにより、それぞれのｎビット情報ワードを表すことができる。
少なくとも２つのチャネルワードは反対のパリティを有している。後者の特性は
、たとえば、コードのＤＣコンテンツの制御のような、符号化されたチャネルビ
ットストリームのある計画された特性に作用するために意図されている。
【００３５】 しかし、デュアルコードＣ2の保証されたパリティ選択特性は、たとえば、所
定のパフォーマンスレベルのＤＣ制御のように、保証するには満足なものではな
い。これは、ＦＳＭにおいて、デュアルコードＣ2の両チャネルワードは異なる
次のステージを引き起こす場合があるという事実による。
【００３６】 これは、チャネルワードＣ2の２つの個別の選択について、後続する符号化パ
スが完全に異なり、デュアルコードで符号化された２つのチャネルワード間のビ
ットストリームの全体のパリティが異なってしまうことを意味する。これにより
、チャネルビットストリームの所望の特性に関して、潜在的に低いパフォーマン
スを招いて、デュアルコードＣ2のワードの決定により駆動されるＤＣ制御が無
効になる。
【００３７】 したがって、チャネルコードＣ1及びＣ2のＦＳＭの状態を設計することは有効
であり、これにより、ｎビット情報ワードを２つのｍ2ビットチャネルワードに
変換することに応じて、２つのｍ2ビットチャネルワードはＦＳＭにおける同じ
状態から離れるだけでなく、ＦＳＭにおける同じ次のステージに終わる。
【００３８】 言い換えれば、同じｎビット情報ワードに対応するチャネルワードＣ2の両者
は、同じ次の状態（same next-state）を有する。このいわゆる、デュアルコー
ドＣ2の「同じ次の状態」の特性を使用することにより、以下の利点が齎される
。Ｃ2を介した制御の上記無効が除かれる。
【００３９】 Ｃ2が情報ワードのストリームにおいて使用される連続した点間のメインコー
ドＣ1の符号化パスが完全に固定される。これにより、Ｃ2が使用される連続した
位置間で、Ｃ1で符号化されたチャネルビットストリームの同じパリティは、Ｃ2
の符号化選択に依存しない。
【００４０】 ２つのｍ2ビットチャネルワードの間の選択を有することにより、ＤＣ制御が
可能となり、いわゆるＤＣ平衡又はＤＣフリーなコードを達成することができる
。たとえば、光記録では、記録キャリア上に書込まれたデータと、レコードキャ
リア上のトラックに続くサーボシステムとの間の相互作用を陥れる又は低減する
ために、ＤＣ平衡コードが使用される。
【００４１】 デュアルコードＣ2で符号化されたバイトは、ＤＣコンテンツの制御を可能に
するチャネルビットストリームにおける点である。チャネルビットストリームの
ＤＣコンテンツの制御を別として、デュアルコードＣ2で符号化されたバイトは
、チャネルビットストリームの他の特性に作用するために使用することができる
。
【００４２】 ストレートフォワードＤＣ制御手順は、ＲＤＳに関連した基準に依存してそれ
ぞれのＤＣ制御点で判定を行う。これは、考えられるＤＣ制御点から次の制御点
まで続くチャネルビットストリームのみについて評価される。
【００４３】 かかるローカルに最適な判定方法は、チャネルコードの全てのＤＣ制御のポテ
ンシャルを利用するものではない。
【００４４】 良いアプローチは、ルックアヘッド（look-ahead）ＤＣ制御を適用することで
ある。すなわち、所定のＤＣ制御点での判定が、将来のＮ−１のＤＣ制御点での
更なる判定と結合される後続するチャネルビットストリームに関するそのインパ
クトにより判定される深さＮの判定ツリーを構築することである。
【００４５】 判定ツリーを通るそれぞれのパスは、Ｎブランチから構成される。ＲＤＳ基準
は、完全なパスについて適用される。Ｎ重のルックアヘッドＤＣ制御は、２Ｎの
符号化パスを含んでおり、それぞれのバイトが２Ｎ回符号化される必要があるた
め、より高いエンコーダの複雑さを有することになる。
【００４６】 本発明によるチャネルコードは、符号化の間にＦＳＭを通過するパスは、Ｎ重
の判定ツリーを通過する実際のパスに依存しない。これは、デュアルコードＣ2
での２つの符号化オプションの「同じ次の状態」の特性による。したがって、メ
インコードＣ1に関連する全てのバイトは、１度だけ符号化される必要があり、
デュアルコードＣ2に関連する全てのバイトは、２回符号化される必要がある。
【００４７】 これにより、符号化ツリーのハードウェアの複雑さを、更なるブランチングを
有さない簡単な連続の符号化に関連したハードウェアの複雑さよりも低減するこ
とができる。２Ｎパスに沿ったＲＤＳ基準のＮ重の判定ツリーのみが残り、低い
複雑さとなる。
【００４８】 ＲＤＳに関連した基準は、たとえば、ＲＤＳ値そのもの（１次スペクトルゼロ
）の最大の絶対値とすることができるが、また、さらには統合されたＲＤＳ値（
２次スペクトルゼロ）、又はこの両者の結合を使用することができる。また、総
和偏差値（ＳＶ：sum variance）は、基準として使用することができる。
【００４９】 本発明による別の方法は、チャネルコードＣ1のチャネルワードのセットとチ
ャネルコードＣ2の符号化状態とが、連結されたｍ1ビットチャネルワードとｍ2
ビットチャネルワードにより形成されるバイナリチャネル信号が、バイナリチャ
ネルに関して、繰返し最小ランレングス制限（Repeated-Minimum-Runlength-Lim
itation）＝６の拘束に従うように調整されることで特徴付けられる。
【００５０】 また、該拘束は、同じ長さの連続するランレングスの数を制限する。たとえば
、ｄ＝２のチャネルコードにｎのＲＭＴＲ（Repeated Minimun Transision Runl
ength）の拘束を課した場合、この拘束はチャネルワードの系列における連続す
る３Ｔランレングスの数がｎに制限されることを意味する。繰返し最小ランレン
グス制限が拘束６を実現するためには、コードテーブル設計される。該テーブル
から、ＲＭＴＲ拘束の違反を招く可能性があるチャネルワード（たとえば、ワー
ド（１００）５）が除かれる。
【００５１】 別の方法では、ＲＭＴＲ違反が生じた場合にチャネルワード又はパターンを置
換することにより、ＲＭＴＲ拘束が従われる。このＲＭＴＲ（Repeated Minimun
Transision Runlength）拘束についてのより多くの情報は、公開された特許公
報WO99/63671-A1（PHQ98.023）において見ることができる。
【００５２】 本発明による別の方法は、ｍ1ビットチャネルワードの数とｍ2ビットチャネル
ワードの数との間の割合がＤＣ制御の選択された割合（measure）に依存するこ
とで特徴付けられる。
【００５３】 なお、２つのチャネルコードＣ1及びＣ2は、それぞれ依存するコードであり、
別々に使用することができる。Ｃ1は、計画されたランレングス拘束の頂点に関
して、符号化されたチャネルビットストリームのある余分の特性を操作するため
のシステマティック構造を有さない典型的に高レートコードである。Ｃ2は、僅
かに低いコードであり、Ｃ1と比較したレート損失は、付加的に必要とされる特
性を操作することを目的とされるシステマティックな構造に使用される。
【００５４】 以下の詳細において記述されるような本発明について、Ｃ1及びＣ2は結合され
て使用され、該結合から期間結合コード（term combi-code）が導出される。し
かし、いずれの結合パターンも可能である。（デュアルコードＣ2の使用に比較
して）メインコードＣ1がより使用されれば、全体の結合コードはより高いレー
トになり、チャネルビットストリームの余分の計画された特性についてより低い
制御能力になる。
【００５５】 後者に関して、デュアルコードＣ2を使用することにより、その間ずっと最大
の制御を達成することができ、最小の制御はメインコードＣ1のみを使用した場
合である。したがって、ｍ1ビットチャネルワードの数とｍ2ビットチャネルワー
ドの数との間の割合は、ＤＣ制御の選択された割合に依存して決定されることが
わかる。
【００５６】 本発明による別の方法は、ｎビット情報ワードに依存して符号化状態はさらに
確立されることで特徴付けられる。したがって、符号化状態を検出することによ
り、このｎビット情報ワードを判別することが可能となる。
【００５７】 情報信号のレートを増加するために、符号化状態が符号化されるｎビット情報
ワードに依存することは有利なことである。結果として、同じチャネルワードを
１回以上使用することができる。このようにして、チャネルコードを構築するた
めに必要な異なるチャネルワードの数が低減され、より効率的なコードとなる。
【００５８】 チャネルコードＣ1及びＣ2の特徴付けのために、いわゆる有限ステートマシン
（ＦＳＭ：finite-state-machine）のフレームワークにおける状態を使用するこ
とにより、同じチャネルワードを異なる次の状態と複数使用することによる全体
のコードを高いレートで確立する可能性が提供される。デコーダでは、対応する
情報ワードをユニークに決定するのは、次の状態と結合されるチャネルワードで
ある。
【００５９】 本発明による別の方法は、チャネルコードＣ1の符号化状態とチャネルコード
Ｃ2の符号化状態とがさらに調整されることで特徴付けられる。ここでは、チャ
ネルワードの制限された数が他のチャネルワード又はパターンに置換され、これ
ら他のチャネルワード又はパターンはチャネルコードＣ1及びチャネルコードＣ2
のチャネルワードのセットに属している。
【００６０】 本発明による２つのコードＣ1及びＣ2の結合に基づいたチャネルコードの実際
の設計において、制限された設計についてのある余地、保証される制御の頂点に
関する確率的な制御がある。確率的制御は、この制御の実際の使用がエンコーダ
に入力する現実のデータコンテンツ（情報ワード）に依存する制御の種類である
と理解される。
【００６１】 確率的ＤＣ制御についての余地の存在は、実際のコードにおいて、ある特定の
パターンは、チャネルコードの通常の応用の下でのチャネルビットストリームに
おいて生じることはなく、これらのパターンは、他のパターンの置換パターンと
して使用することができる、という事実による。
【００６２】 チャネルワード又はパターンの制限された数を、置換前のバイナリチャネル信
号において存在するチャネルワード又はパターンに属さない他のチャネルワード
又はパターンに置換することにより、たとえば、該置換がパリティ反転を含む場
合、付加的なＤＣ制御を達成することができる。
【００６３】 上記態様において記載されるような符号化方法は、図の描写において明確にさ
れる以下の利点を有する。ｉ）保証されたＤＣ制御、ｉｉ）符号化のバイト指向
の性質のための低減された誤差伝播、ｉｉｉ）ルックアヘッドＤＣ制御で符号化
を実行するためのエンコーダの複雑さの低減を齎す簡易なシングルパス符号化ス
キーム。
【００６４】 また、本発明は符号化のための装置に関する。また、本発明は拘束付きバイナ
リチャネル信号のデータビットストリームを備える信号に関する。さらに、本発
明は記録キャリア及び復号化のための装置に関する。
【００６５】 ［発明の実施の形態］ 本発明のこれら及び他の態様は、図の描写において更に記載される。
【００６６】 図１は、符号化方法を例示している。この方法を使用することにより、バイナ
リチャネル信号の所定の特性に作用することができる。たとえば、デコーダでも
既知の交替パターンを介した２つのコードＣ1及びＣ2の交替を介しての保証され
たＤＣ制御である。
【００６７】 ２つのチャネルコードＣ1及びＣ2を考える。両コードは、ｎビットシンボルに
適用される。チャネルコードＣ1は、ｎからｍ1へのマッピングによる高レートコ
ードであり、チャネルコードＣ2は、ｎからｍ2へのマッピングによる低レートコ
ードである。この例において、ｄ＝２、ｋ＝１０についてＣ1は８から１５への
マッピングを有し、Ｃ2は８から１７へのマッピングを有する（ｎ＝８、ｍ1＝１
５、ｍ2＝１７）。
【００６８】 以下の条件が満たされた場合、保証されたＤＣ制御、すなわち情報ワードの全
ての可能な系列についてのＤＣ制御が達成される。それぞれのｎビットシンボル
について、チャネルコードＣ2は２つのチャネルワードを有する。バイナリチャ
ネル信号のＲＤＳ値に作用するために一方は偶数パリティを有し、一方は奇数パ
リティを有する。それぞれのｎビットシンボルについて、コードＣ2を表す２つ
の可能なチャネルは、同じ次の状態を有する。
【００６９】 コードＣ1及びＣ2の有限ステートマシン（ＦＳＭｓ）は、チャネルコードＣ1
及びＣ2の状態及び状態特性を示しており、状態の同じ数を有する。ＦＳＭは、
同じ近似固有ベクトル（Franazek’sの定義による。「Codes for mass data sto
rage system 」K.A.Schouhamer Immink，November1999，Shannon Foundation Pu
blishers (ISBN-90-74249-23-X)の本の§5.3.1を参照されたい。）を有する。こ
れは、チャネルワードがメインコードＣ1又はデュアルコードＣ2のいずれかから
のチャネルワードの一部であるか否かの事実に関係なく、所定のゼロの数を終了
するチャネルワードが、ある多様性を有することを意味する。この場合ｄ＝２、
ｋ＝１０である近似的な固有ベクトルは、近似的な固有ベクトルの不同さを満足
するものであり、以下である。V（ｄ＝２，ｋ＝１０）＝｛2,3,4,4,4,4,3,3,3,2
,1｝ しかし、Ｃ1についてのＦＳＭ1の状態の特徴、及びＣ2についてのＦＳＭ2の状
態の特性は、異なっていてもよい。バイナリチャネル信号に課された拘束を実現
するために、これらの状態特性が選択される。これらの拘束は、たとえば、ラン
レングス制限拘束（ｄ，ｋ）又はＲＭＴＲ拘束とすることができる。
【００７０】 このようにして、連結されたｍ1ビットチャネルワードとｍ2ビットチャネルワ
ードにより形成された、バイナリチャネル信号に課された拘束が満たされる。チ
ャネルコードＣ1をメインコードと呼び、チャネルコードＣ2をデュアルコードと
呼ぶことができる。
【００７１】 図１の上部はｎビット情報ワードを示しており、ｎビット情報ワードは、チャ
ネルコードＣ1を介してｍ1ビットチャネルワード２に変換されるか、チャネルコ
ードＣ2を介してｍ2ビットチャネルワード３に変換される。
【００７２】 図１において、２つの利用することができるｍ2ビットチャネルワードは、対
応するパリティ「０」及び「１」により示されている。この図の下部における矢
印は、情報ワードの変換の時の、有限ステートマシンＦＳＭ1及びＦＳＭ2の符号
化状態を介した「フロー」を示している。
【００７３】 情報ワードをｍ1ビットのチャネルワードに変換する時、唯一の矢印がチャネ
ルワードの符号化状態から次のチャネルワードの符号化状態までを示している。
一方、情報ワードをｍ2ビットのチャネルワードに変換する時、２つの矢印は、
２つの利用することができるｍ2ビットチャネルワード間の選択を示し、チャネ
ルワードの符号化状態から次のチャネルワードの符号化状態までを示している。
【００７４】 図１の下部は、それぞれの情報ワード（情報ワードが８ビット長、ｎ＝８の時
に２５６入力）について、２つのｍ2ビットチャネルワードを、反対のパリティ
及び同じ次の状態を有して利用することができることを示している。ｎビット情
報ワードをｍ2ビット情報ワードに変換する時、２つの利用することができるｍ2
ビットチャネルからこのｍ2ビットチャネルワードを選択することができる。こ
の例において、この選択は、ＤＣ平衡又はＤＣフリーなチャネルコードを作るた
めに使用される。
【００７５】 図２は、メインコード（チャネルコードＣ1）について使用される６ステート
の有限ステートマシンについての状態特性の例を示している。この例において、
チャネルは、ｄ＝２及びｋ＝１０に従うように拘束され、チャネルコードＣ1は
、８から１５へのマッピングを有している。
【００７６】 図３は、デュアルコード（チャネルコードＣ2）について使用される６ステー
トの有限ステートマシンの例を示している。この例において、チャネルは、ｄ＝
２及びｋ＝１０に従うように拘束され、チャネルコードＣ2は、８から１７への
マッピングを有している。
【００７７】 これらの図において、注釈「−１０２」は、メインコードの状態１における列
のワード入力において見ることができるように、終了が「１００」を有する全て
のチャネルワードを示している。同様に、「０１０１０１−」は、メインコード
の状態２の列のワード出力において見ることができるように、開始「0100000000
001」を有する全てのチャネルワードを示している。
【００７８】 コードＣ1及びＣ2の有限ステートマシン（ＦＳＭｓ）は、状態の同じ数を有し
、ＦＳＭｓは、同じ近似固有ベクトルに基づいている。所定のゼロ数を有して終
了しているチャネルワードは、メインコードＣ1からの又はデュアルコードＣ2か
らのチャネルワードの一部であるか否かという事実に関わらず、ある多様性を有
していることを示している。
【００７９】 デュアルコードＣ2のＦＳＭにおいて、ある状態を残しているそれぞれのブラ
ンチは、ｉ）反対のパリティ、ｉｉ）同じ次の状態を有して、２つの可能なチャ
ネルワード（ワードペア）に対応している。図２及び図３は、６ステートＦＳＭ
ｓにおけるチャネルワードの多様性が１と４の間に分類されることを示している
。
【００８０】 多くのチャネルワード又はワードペアは、異なる状態の間で１回以上使用され
る。適切な一致、すなわちチャネルワード又はワードペアと次の状態との同じ結
合をグルーピングして、１つの状態以上について１つのテーブルエントリにする
により、誤差伝播を低減することができる。これは、所定のチャネルワードを齎
す状態の正確な区別により、これらチャネルワード又はワードペアについて無関
係になる。実際には、コードＣ1及びＣ2により、完全に状態に独立な（full sta
te-independent）復号化が可能になる。
【００８１】 当業者であれば、有限ステートマシンを形成している、異なる状態を備えるチ
ャネルコードと親密である。状態符号化に関する詳細な情報は、文献において見
つけることができる。たとえば、欧州特許明細書EP0745254B1（PHN14.746）、又
は「Codes for mass data storage systems」,K.A.Schouhamer Immink,November
1999,Shannon Foundation Publishers（ISBN-90-74249-23-X）の本である。
【００８２】 この本の§5.3において、チャネルコードに貸される拘束に従うチャネルワー
ドの系列を構築するために、同じ又は他の初期状態を終端する少なくともＭワー
ドが、それぞれの符号化状態から発せられなければならない。したがって、符号
化状態のセットの存在は、情報ワードの特定された数についてコードの存在のた
めに必要条件である（８ビット情報ワードの場合２５６である）。
【００８３】 近似的な固有ベクトルが近似的な固有ベクトルの不同さを満足する場合、所定
の拘束を有する固定長コード、及び該コードの他のパラメータが見つけられる。
より詳細は、この本の§5.3.1及びその中の文献参照において見つけることがで
きる。
【００８４】 上述した実施の形態における発明は、パラメータｄ＝２、ｋ＝１０、ｎ＝８、
ｍ1＝１５、ｍ2＝１７での、保証されたＤＣ制御及び低減された誤差伝播を有す
るバイナリチャネル信号を実現するために、符号化の方法に限定されない。当業
者は、本発明の範囲から逸脱することなく、本発明による符号化の方法の教示を
適用することができる。たとえば、ｄ＝２、ｎ＝７又はｄ＝２、ｎ＝１３でバイ
ナリチャネル信号を生成することができる。また、たとえば、ｄ＝１拘束でバイ
ナリチャネル信号を生成することができる。
【００８５】 ｄ＝２のチャネル符号化について、結合コードのデュアルコードＣ2は、メイ
ンコードのチャネルワードと比較して（８から１７への、及び８から１５へのメ
イン及びデュアルコードのそれぞれのマッピング）、それぞれのチャネルワード
について余分な２つのチャネルビットを必要とする。
【００８６】 大まかな計算では、デュアルコードの設計のために必要とされる、チャネルビ
ットに関する余分なオーバヘッドは、チャネルコードのレートＲの逆数である。
ｄ＝２、ｋ＝１０について、最大能力（レートについての理論的な上限値）は、
0.5418に等しく、1.846「ビット」前後が必要とされ、２に丸められる。
【００８７】 ｄ＝１のチャネル符号化について、状況は全く異なる。（ｋ-拘束なしでの）
最大能力は、6.942である。これにより、通常のコードを２／３に等しいレート
で設計することができる。８から１２へのマッピングを有するバイト指向のコー
ドは、メインコードのために使用することができる。
【００８８】 デュアルコードのチャネルワードのために必要とされる「ビット」の余分の数
は、1.441「ビット」になる。２に丸めることは、デュアルコードが８から１４
へのマッピングを有することを招くが、レート損失がハーフビットとなる。これ
により、結合コードのアプローチが、能力という点で興味の無いものになる。余
分な割合は、以下において詳述されるが、上記レート損失を回避するために必要
とされる。
【００８９】 本解決は、ｄ＝１のケースについて達成された。他のｄ-拘束については、類
似の解決策が考案されている。ｄ＝１についての解決は、フルビットの観点での
共通の記載に代えて、ハーフビットの観点でチャネル符号化を記述することであ
る。ｄ＝１についての標準フルビットＦＳＭ、ハーフビットＦＳＭが図１６及び
図１７においてそれぞれ示されている。
【００９０】 ハーフビットＦＳＭにおいて、これら状態に入力されるワードが連続するゼロ
の偶数を有する偶状態（Even States）と、これら状態に入力されるワードが連
続するゼロの偶数を有する奇状態（Odd States）との間の区別をすることができ
る。偶状態は{1,3,5}に数えられ、奇状態は｛2,4,6｝に数えられる。
【００９１】 ハーフビットＦＳＭにおいて、メインコードについて８から２４へのマッピン
グを、デュアルコードについて８から２７へのマッピングを考える。メインコー
ドには２つのバージョンがある。一方は偶（Ｅ）から偶（Ｅ）への符号化であり
、これは状態｛1,3,5｝の１つから状態｛1,3,5｝の１つに動作することであり、
他方は奇（Ｏ）から奇（Ｏ）への符号化であり、これは状態｛2,4｝の１つから
状態｛2,4｝の１つに動作することである。
【００９２】 また、デュアルコードには２つのバージョンがある。一方は偶（Ｅ）から奇（
Ｏ）への符号化であり、これは状態｛1,3,5｝の１つから状態｛2,4｝の１つに動
作することであり、他方は奇（Ｏ）から偶（Ｅ）への符号化であり、これは状態
｛2,4｝の１つから状態｛1,3,5｝の１つに動作することである。
【００９３】 図１８において示されるように、Ｅ及びＯ状態からなる結合コードでの符号化
について、２つの状態ＦＳＭを考慮することは便利なことである。メインコード
での符号化は状態変化を招かない（Ｅ→Ｅ又はＯ→Ｏ）。デュアルコードでの符
号化は常に状態変化を招く（Ｅ→Ｏ又はＯ→Ｅ）。これは、デュアルコードのチ
ャネルワードにおけるハーフビットの数が奇数であるためである。
【００９４】 結合コードの連続するセグメントの符号化系列は、図１９Ａにおいて示されて
いる。セグメントは、ソースワード（バイト）の系列であり、最初のソースワー
ドはデュアルコードで符号化され、後続する全てのソースワードはメインコード
Ｃ１で符号化される。
【００９５】 ２つのメインコードについてのチャネルワードの生成のために、以下の論法を
採用する。（１２ビット長の）フルビットチャネルワードは、Ｅ状態について、
フルビットチャネルワード｜０ｎ１→１０ｍ｜が｜０２ｎ＋１１→１０２ｍ｜に
変換されることを意味する変換ルール０→００及び１→０１を介して、（２４ハ
ーフビット長の）ハーフビットチャネルワードに変換される。「１」から「１」
への矢印は、それぞれのＦＳＭｓに従ういずれか有効な系列を示している。なお
、ハーフビットＦＳＭに一致して、変換により、ハーフビットワードの２つの１
の間において奇数個のゼロのみとなる。
【００９６】 フルビットチャネルワードは、Ｏ状態について、フルビットチャネルワード｜
０ｎ１→１０ｍ｜が｜０２ｎ１→１０２ｍ＋１｜に変換されることを意味する変
換ルール０→００及び１→１０を介して、ハーフビットチャネルワードに変換さ
れる。
【００９７】 デュアルコードについてのワードの生成は、わずかにより作用される。Ｅ状態
において、１３ビットのチャネルワード｜０ｎ１→１０ｍ｜を始めに長さ２６の
ハーフビットのチャネルワードに変換し、余分なビットｘを終了に供給する｜０ ２ｎ＋１ １→１０２ｍ｜。
【００９８】 Ｅ状態について、ｘ＝０のみが許容されることが明らかである。余分なビット
ｘを連結することは、次の状態が｛1｝から｛0｝に、｛3,5｝から｛4｝に変換さ
れて、長さ２７のハーフビットチャネルワードの構築を意味する。Ｏ状態につい
て、類似の手順により、２７ハーフビットチャネルワード｜０２ｎ１→１０２ｍ ＋１ ｜ｘが導出される。ここで、ｍ≧１の場合についてのみｘ＝１であり、次い
で次の状態としての状態１になる。他の可能性ｘ＝０は常に許可されており、ｍ
が偶数の場合に次の状態としての状態３になり、ｍが奇数の場合に次の状態とし
ての状態５になる。
【００９９】 かかるコードを構築するための可能性は、容易に数えることができる。ハーフ
ビットＦＳＭの状態について、近似的な固有ベクトル｛2,2,3,4,3｝を考える。
さらに、ｎ≦５及びｍ≦５を制限する（ｋ-拘束の観点において、ＦＳＭを介し
て課されない）。最適なコードを構築することが我々の目的ではなく（ｄ＝１の
場合、ｋ-拘束の観点において）、ｄ＝１について結合コードの設計のために提
案されている手段が実施可能であることを単に示すものである。
【０１００】 メインコードについて、状態{1,3,5}、すなわちコードＣ1Ｅを有する状態Ｅに
おいて、ｎ≧１である状態１から離れるワードを有し、５１９ワードを利用する
ことができる。これは、状態１の状態の多様性が２に等しいので十分であり、５
１２ワードが必要とされる。ｎ≧０を有する状態３及び５から離れるワードを有
し、８７２ワードを利用することができる。これは、状態３及び５の状態の多様
性が３に等しいので十分であり、７６８ワードが必要とされる。
【０１０１】 メインコードについて、状態｛2,4｝、すなわちコードＣ1Ｏを有する状態Ｏに
おいて、ｎ≧１である状態２から離れるワードを有し、６３８ワードを利用する
ことができる。これは、状態２の状態の多様性が２に等しいので十分であり、５
１２ワードが必要とされる。状態４についてはｎ≧０を有し、１０７２ワードを
利用することができる。これは、状態４の状態の多様性が４に等しいので十分で
あり、１０２４ワードが必要とされる。
【０１０２】 デュアルコードについて、本発明による「同じ次の状態」特性を説明しなけれ
ばならない。デュアルコードについて、状態{1,3,5}、すなわちＣ2Ｅを有する状
態Ｅにおいて、ｎ≧１である状態１から離れるワードを有し、次の状態として状
態２を有する１３２の偶数パリティ及び１３０の奇数パリティチャネルワードが
あり、及び次の状態として状態４を有する３８４の偶数パリティ及び３８８の奇
数パリティチャネルワードがあり、デュアルコードについて、全体として５１４
の可能なエントリになる。これは、状態１の状態の多様性が２に等しいので十分
であり、５１２のエントリを必要としている。ｎ≧０を有する状態３及び５から
離れるワードを有し、次の状態として状態２を有する２２０の偶数パリティ及び
２２０の奇数パリティチャネルワードがあり、及び次の状態として状態４を有す
る６４８の偶数パリティ及び６４８の奇数パリティチャネルワードがあり、デュ
アルコードについて、全体として８６８の可能なエントリになる。これは、状態
３及び５の状態の多様性が３に等しいので十分であり、７６８のエントリを必要
としている。
【０１０３】 デュアルコードについて、状態｛2,4｝、すなわちコードＣ2Ｏを有する状態Ｏ
において、ｎ≧１である状態２から離れるワードを有し、次の状態としての状態
１を有する１９４の偶数パリティ及び１９２の奇数パリティチャネルワードがあ
り、次の状態としての状態３を有する３００の偶数パリティ及び３００の奇数パ
リティチャネルワードがあり、次の状態としての状態５を有する１８６の偶数パ
リティ及び１８６の奇数パリティチャネルワードがあり、デュアルコードについ
て全体として６７８の可能なエントリになる。これは、状態２の状態の多様性が
２に等しいので十分であり、５１２のエントリを必要としている。ｎ≧０である
状態４から離れるワードを有し、次の状態としての状態１を有する３２４の偶数
パリティ及び３２４の奇数パリティチャネルワードがあり、次の状態としての状
態３を有する５０４の偶数パリティ及び５０４の奇数パリティチャネルワードが
あり、次の状態としての状態５を有する３１２の偶数パリティ及び３１２の奇数
パリティチャネルワードがあり、デュアルコードについて全体として１１４０の
可能なエントリになる。これは、状態４の状態の多様性が４に等しいので十分で
あり、１０２４のエントリを必要としている。
【０１０４】 ｄ＝１、ｋ＝７の場合、以下の固有ベクトルは近似的な固有ベクトルの不同さ
を満たしている。Ｖ（ｄ＝１、ｋ＝７、ｓ＝１）＝｛3,4,5,6,5,6,4,6,3,3,3,3,
3,3,2,2｝ 随行する有限ステートマシンは、５ステート及び７ステートの有限
ステートマシンであり、ｄ＝１についてのハーフビット記述が図２０及び図２１
に示されている。これらの図の列のファンアウトメインコード及びファンアウト
デュアルコードにおいて、チャネルワードの数が示されている。冗長ワードの数
は、メインコード又はデュアルコードについて異なることができる。
【０１０５】 図４は、ｄ＝２、ｋ＝１０、ＲＭＴＲ＝６でのメインコード（チャネルコード
Ｃ1）のコードテーブルを示している。ここでは、エントリインデックスが８ビ
ット情報シンボル（０−２５５）のインデックスを表している。それぞれのエン
トリについて、１つの１５ビット長のチャネルワードは、対応する次の状態と共
に表に掲載されている。
【０１０６】 図５は、ｄ＝２、ｋ＝１０、ＲＭＴＲ＝６でのデュアルコードＣ2（チャネル
コードＣ1）のコードテーブルを示している。ここでは、エントリインデックス
が８ビット情報シンボル（０−２５５）のインデックスを表している。それぞれ
のエントリについて、２つの１７ビット長のチャネルワード（ワードペア）は、
対応する次の状態と共に表に掲載されている。これら次の状態は同一である。
【０１０７】 メインコードＣ1及びデュアルコードＣ2のシステマティック構造は、（ＤＣフ
リー特性のような）チャネルビットストリームの余分な所望の特性の保証された
制御を実現する。２つのコードＣ1及びＣ2の結合に基づいたチャネルコードの実
施の形態において、保証された制御の頂点に関する（制限された）確率的制御の
設計のための余地がある。確率的制御は、この制御の実際の使用がエンコーダに
入力する実際のデータコンテンツに依存する制御であると理解される。
【０１０８】 確率的ＤＣ制御のための余地の存在は、実際のコードにおいて、チャネルコー
ドの通常の応用の下でチャネルビットストリームにおいて、ある特定のパターン
が生じないという事実による。これらのパターンは、チャネルビットストリーム
において許容される他のパターンの代用パターンとして使用することができる。
【０１０９】 たとえば、代用がパリティ反転を含む場合、代用テーブルがＥＦＭパルスコー
ドに使用されるのと同じ意味として、代用は付加的なＤＣ制御に使用することが
できる。パターンが選択される評価は、たとえば、１バイトのルックアヘッドの
ようなＲＤＳに関連した基準に基づいて実行することができる。これまで記載さ
れたように本発明は、２つのコードの結合における保証された制御でチャネルコ
ードに関連しているが、本発明は、代用の制限された数におけるこの確率的制御
に関連してもいる。
【０１１０】 図４及び図５のコードテーブルに従うメインコードＣ1及びデュアルコードＣ2
についての確率的制御の幾つかの可能性（ＡからＯとして言及される）のアウト
ラインを以下に示す。ここで、実現が最も容易なものに対して制限する。メイン
及びデュアルコードの両者について、可能な置換を有する（ここでは、ブラケッ
ト間のビットは、（zu）のようにチャネルコードＣ2の１７ビットチャネルワー
ドを言及する）。
【０１１１】 Ａ． ＲＭＴＲ＝６一定が破られない場合、 ｜100 100 000 100 0xy(zu)｜ → ｜100 100 100 100 xy(zu)｜ Ｂ． ＲＭＴＲ＝６一定が破られない場合、及び現在の状態が状態３でない時、 ｜010 010 000 010 00x(yz)｜ → ｜010 010 010 010 00x(yz)｜ Ｃ． ＲＭＴＲ＝６一定が破られない場合、及び現在の状態が状態３でない時、 ｜001 001 000 001 000(yz)｜ → ｜001 001 001 001 000(xy)｜ Ｄ． チャネルワードが終了−１０３を有する場合、以下の置換を次のチャネルワード
に適用することができる。 1051- → 061- 1061- → 071- 10７1- → 081- Ｅ． チャネルワードが終了−１０３を有する場合、以下の置換を次のチャネルワード
に適用することができる。 1051- → 061- 1061- → 071- Ｆ． チャネルワードが終了−１０４を有する場合、以下の置換を次のチャネルワード
に適用することができる。 1051- → 061- Ｇ． チャネルワードが終了−１０６を有する場合、以下の置換を次のチャネルワード
に適用することができる。 1021- → 031- 1031- → 041- Ｈ． チャネルワードが終了−１０７を有する場合、以下の置換を次のチャネルワード
に適用することができる。 1021- → 031- Ｉ． チャネルワードが終了−１０９を有する場合、以下の置換を次のチャネルワード
に適用することができる。ＲＭＴＲ＝６一定が破られない場合、 01051- → 01021021- Ｊ． チャネルワードが終了−１０１０を有する場合、以下の置換を次のチャネルワー
ドに適用することができる。メインコードＣ1のみについて、余分の置換を有す
る。 1021021- → 1051- 1021031- → 1061- 1021041- → 1071- 1021071- → 10101- Ｋ． ｜102105104x｜ → ｜108104x｜ L． ｜102106102xy｜ → ｜109102xy｜ M． チャネルワードが終了−１０ｎを有する場合、以下の置換を次のチャネルワード
に適用することができる。２≦ｎ≦８の間、 ｜0210210710｜ → ｜0210210｜ Ｎ． ｜05102105x｜ → ｜05108x｜ Ｏ． ｜09102102｜ → ｜09105｜ 可能な置換（ＡからＯまで）がランレングス拘束（ｋ＝１０、ＲＭＴＲ＝６）
を破る時はいつでも、置換は実行されないことが強調されるべきである。
【０１１２】 図６では、メインコードのチャネルワードについて、次の状態がどのように復
号化されるかが示されている。図７では、デュアルコードのチャネルワードにつ
いて、次の状態がどのように復号化されるかが示されている。
【０１１３】 メインコードＣ1、又はデュアルコードＣ2のいずれかからのチャネルワードを
８ビットの情報ワードに復号化する時、現在の状態を知る必要がない。したがっ
て、この復号化は、状態に依存しない復号化と呼ばれる。
【０１１４】 一方で、次の状態を知ることは、所与のチャネルワードの複数の発生の場合に
おいて、チャネルワードをユニークに復号化することを可能にするために必要と
される。実際に、コードワードは、所与のチャネルワードによるのみでなく、チ
ャネルワードと次の状態との結合によりユニークに表される。
【０１１５】 図６及び図７において、次の状態の決定について、次のチャネルワードがメイ
ン又はデュアルコードでそれぞれ符号化される場合、デコーダが最大１２ビット
をルックアヘッドし、１４ビットを次のチャネルにする復号化窓が実行されなけ
ればならない。この最大デコーダのルックアヘッドが必要である図６及び図７の
テーブルにおけるエントリは、矢印で示されている。
【０１１６】 このデコーダのルックアヘッドは、改善されたＤＣ制御のためのルックアヘッ
ド符号化と混同されるべきではない。図６及び図７におけるアスタリスクは、課
された拘束が一致する限り、全ての可能なビット結合が許容されることを示して
いる。
【０１１７】 チャネルワードを情報ワードに復号化する時、後述されるように、いわゆるハ
ッシング技術（hashing technique）を使用することもできる。この技術を使用
することにより、ハードウェアの複雑さ、すなわち、デコーダアルゴリズムを実
現するために必要な、より少ないゲート数が低減される。
【０１１８】 より詳細において、１つの特定の実現を記述する。ハッシング技術を使用して
、メインコードのチャネルワードを復号化することは、以下のように実行される
。ｄ＝２についての計数の復号化（enumerative decoding）を介して、１５ビッ
トチャネルワードが１５から９へのマッピングにより、９ビットワードに変換さ
れる。
【０１１９】 計数の復号化は、復号化されるチャネルワードが、テーブルにおける全てのチ
ャネルワードを格納する代わりに（係数の復号化に関するより多くの情報は、「
Codes for mass data storage systems」、K.A.Schouhamer Immink,November199
9,Shannon Foundation Publishers（ISBN-90-74249-23-X）の本の第６章に記載
されている）、ｄ＝２拘束に基づいたアルゴリズムの手順により計算される復号
化である。
【０１２０】 次の状態の数は、２ビット符号化を介して２ビットに復号化される。これは、
チャネルワードの最大の多様性が４に等しいためである。９ビットワードと２ビ
ット状態ワードは、１１ビットのインデックスになる。この１１ビットインデッ
クスは、メインコードについてのハッシングテーブルで８ビット情報ワードに変
換される。
【０１２１】 ハッシングテーブルは、最大２０４８エントリ（＝２１１）を有するテーブル
を備えている（状態に独立な復号化）。デュアルモードのチャネルワードを復号
化する時、ハッシング技術は以下のように実行される。ｄ＝２についての計数の
復号化を介して、１７ビットのチャネルワードは、１７から１０へのマッピング
により、１０ビットワードに変換される。
【０１２２】 次の状態の数は、２ビット符号化を介して２ビットに復号化される。１０ビッ
トワード及び２ビット状態ワードは、１２ビットインデックスに変換される。こ
の１２ビットインデックスは、デュアルコードについてのハッシングテーブルで
８ビット情報ワードに変換される。このハッシングテーブルは、全ての６つの状
態についての１つのテーブルと、両方のパリティと、４０９６エントリ（＝２１ ２ ）を備えている。
【０１２３】 図８において、ＤＣ制御を実行するために使用されるＲＤＳツリーが示されて
いる。ＲＤＳは、ランニングデジタル総和を表しており、これはバイナリチャネ
ル信号のＤＣコンテンツの割合である。
【０１２４】 上述したように、符号化されるそれぞれのｍ2ビットチャネルワードについて
、ＤＣ制御が実行される。最も効果的なＤＣ制御を実現するために、「ルックア
ヘッド」することは得策であり、２つの利用することができるｍ2ビットチャネ
ルワードのうちからどのｍ2ビットチャネルワードを選択するかを決定すること
ができ、最良のＲＤＳ値となる。
【０１２５】 図８において見られるように、Ｎの判定をルックアヘッドすることができるた
めには、ＲＤＳツリーの２Ｎの可能なパスが計算されなければならない。Ｎ＝３
について、８個の可能なパスが計算されなければならない。計算されるパスの数
は、符号化されるｍ2ビットのチャネルワードの数にのみ依存し、ｍ1ビットチャ
ネルワードを符号化する時に付加的なパスが加わらないので、ｍ1ビットチャネ
ルワードの数は重要ではないことが明らかである。
【０１２６】 図８は、一般に、すなわち個別のパスに沿った符号化及び評価基準の両者に適
用されるような深さＮの判定ツリーを示している。図９は、大きく低減された複
雑さを有する符号化ツリーを示しており、デュアルコードＣ2の「同じ次の状態
」の特性により可能になっている。ＲＤＳ基準は個別のパスに沿って評価される
ことを必要とするが、Ｃ1でのバイトの符号化は一回のみ行われることが必要で
あり、Ｃ2でのバイトの符号化は勿論２回符号化されることを必要とする。
【０１２７】 Ｎ＊ｎＢバイトのブロックを考える。これは、デュアルコードのチャネルワー
ドに関連するＮバイトを備えており、メインコードのチャネルワードに関連する
Ｎ＊（ｎＢ−１）バイトを備えている。
【０１２８】 図８のＲＤＳツリーの場合、ルックアヘッドＤＣ制御を実行するために符号化
されるバイト数は、（２Ｎ＊ｎＢ）バイトであることが推算される。同様に、図
９の場合、ルックアヘッドＤＣ制御を実行するために符号化されるバイト数は、
Ｎ＊（ｎＢ＋１）バイトであることが推算される。
【０１２９】 結果的に、ＤＣ制御のための効率的なルックアヘッド符号化を実現するために
、本発明による符号化方法が調整される。これにより、それぞれのｎビットシン
ボルについて、コードＣ2の２つの可能なチャネル表現が同じ次の状態を有する
ことになる。
【０１３０】 図１０は、本発明による符号化のための装置を示している。この符号化装置１
００において、バイナリ情報信号１０１のデータビットストリームは、拘束付き
バイナリチャネル信号１０３のデータビットストリームに変換される。
【０１３１】 符号化装置１００は、たとえば、図４及び図５において示されるメインコード
Ｃ1とデュアルコードＣ2のコードテーブルに従う符号化方法に従い、ｎビット情
報ワードをｍ1ビットチャネルワードに変換し、及びｎビット情報ワードをｍ2ビ
ットチャネルワードに変換するためのコンバータ１０２を備えている。
【０１３２】 符号化装置１００は、ｍ1ビットチャネルワード及びｍ2ビットチャネルワード
の符号化状態を確立するための状態確立手段１０４をさらに備えている。この符
号化状態を使用することで、コンバータ１０２は、次のｎビット情報ワードを変
換することができる。
【０１３３】 図１１は、例示を通して、拘束付きバイナリチャネル信号のデータビットスト
リーム備え、本発明による方法を実行した後に得られる信号がそのトラックに記
録される記録キャリア１１０を示している。図１２は、図１１の記録キャリアの
拡大部分を示している。
【０１３４】 図示される記録キャリアは、光学的に検出可能なタイプである。また、記録キ
ャリアは、異なるタイプ、たとえば磁気的に読出し可能なタイプであってもよい
。記録キャリアは、トラック１１１において配列されている情報パターンを備え
ている。
【０１３５】 図１２は、トラック１１１の１つの拡大部分を示している。図１２において示
されるトラック部分１１２における情報パターンは、たとえば光学的に検出可能
なマークである第１セクション１１３と、たとえば該マークの間の中間エリアで
ある第２セクション１１４とを備えている。第１及び第２セクションは、トラッ
ク１１５の方向において交互になっている。第１セクション１１３は、第１の検
出可能な特性を与え、第２セクション１１４は、第１検出可能特性から区別可能
な第２特性を与える。
【０１３６】 第１セクション１１３は、たとえばロウ信号レベルＬのような１つの信号レベ
ルを有する変調されたバイナリ信号Ｓのビットセル１１６を表している。第２セ
クション１１４は、たとえばハイ信号レベルＨのような他の信号レベルを有する
ビットセル１１７を表している。
【０１３７】 記録キャリア１１０は、始めに変調されたバイナリチャネル信号を生成し、次
いで情報パターンを有する記録キャリアを提供する。記録キャリアが光学的に検
出可能である場合、当該技術分野において通常の知識を有する者に知られている
マスタリング及びレプリカ技術の手段により、記録キャリアを得ることができる
。
【０１３８】 図１３は、復号化のための装置を示している。この復号化装置１３２において
、拘束付きバイナリチャネル信号１３１のデータビットストリームは、バイナリ
情報信号１３４のデータビット信号に変換される。
【０１３９】 復号化装置１３２は、拘束付きバイナリチャネル信号１３１をバイナリ情報信
号のデータビットストリームに変換するためのコンバータを備えている。復号化
は、たとえば、図６及び図７を参照して記載されたハッシング技術を使用するこ
とにより達成することができる。
【０１４０】 バイナリチャネル信号１３１を復号化する時、図６及び図７を参照して説明さ
れたように、復号化される次のチャネルワードについての情報が必要とされる。
この情報１３３は、現在のチャネルワードを復号する前に、復号化装置１３２に
供給される。
【０１４１】 図１４は、情報を記録するための記録装置を示している。図は、情報を記録す
るための記録装置を示しており、ここでは、たとえば図１０において示される符
号化のための装置１００のような、本発明による符号化のための装置が使用され
ている。
【０１４２】 信号線１４１は、符号化される情報ワードを符号化のための装置１００に供給
する。記録装置において、変調されたバイナリチャネル信号を供給するための信
号線１４１は、書込みヘッド１４４について制御回路１４３に接続されている。
該ヘッドに沿って、書込み可能なタイプの記録キャリア１４５が移動される。
【０１４３】 書込みヘッド１４４は、慣習的なタイプであり、記録キャリア１４５に関して
検出可能な変化を有するマークを導入することを可能にしている。また、制御回
路１４３は、慣習的なタイプであり、制御回路１４３に印加される変調信号に応
答して、書込みヘッドについての制御信号を発生する。これにより、書込みヘッ
ド１４４は、変調信号に対応するマークのパターンを導入することができる。
【０１４４】 図１５は、記録キャリアを読出すための読出し装置を示している。この図は、
たとえば図１３において示される復号化装置１３２のような、本発明による復号
化のための装置が使用される読出し装置を示している。
【０１４５】 読出し装置は、慣習的なタイプであり、本発明による記録キャリア１５１を読
出すための読出しヘッド１５２を備えている。記録キャリア１５１は、本発明に
よる変調されたバイナリチャネル信号に対応する情報パターンを転送する。
【０１４６】 読出しヘッド１５２は、読出しヘッド１５２により読み出された情報パターン
に従い変調されたアナログの読出し信号を生成する。検出回路１５３は、この読
出し信号を慣習的なやり方でバイナリ信号に変換する。該バイナリ信号は、復号
化回路１３２に印加される。
【０１４７】 本発明を好適な実施の形態を参照しながら記載した。これらが限定的な例では
ないことは理解されよう。したがって、特許請求の範囲により定義されたように
、本発明の範囲から逸脱することなく様々な変更が当業者に対して明らかにされ
てもよい。
【０１４８】 たとえば、１つのメインコード及び１つのデュアルコードを使用する代わりに
、１つ以上のメインコード及び／又は１つ以上のデュアルコードの結合を使用す
ることにより、本発明の範囲を逸脱することなく、チャネルワードのストリーム
を作ることまた可能である。これらのコードを適切に混合することにより、チャ
ネルワードのストリームの拘束に従う。
【０１４９】 たとえば、本発明の範囲は、情報ワードを１つのｍ1ビットチャネルワード、
続いてｍ2ビットチャネルワードに符号化する方法に限定されない。情報ワード
をｍ2ビットチャネルワードに符号化する前に、ｍ1ビットチャネルワードに符号
化される情報ワードの数は、規定されない。
【０１５０】 たとえば、本発明の範囲は、バイナリコードに限定されない。本発明の趣旨か
ら逸脱することなく、本発明をマルチレベル（multi-level）コード、３変数を
有するコード（ternary code）、又は他のＭ関連（M-ary）コードに適用するこ
ともできる。
【０１５１】 それぞれのｎビット情報ワードについて、異なるｍ2ビットチャネルワードの
数は、少なくとも２でなければならない。有利な状況において、この数は、多値
化された（multivalued）「パリティ」パラメータの値の数に等しい。チャネル
ワードの「パリティ」は、少なくとも１回は全ての異なる値を少なくともカバー
しなければならない。３変数を有するコード（値−1，０及び１）の場合、「パ
リティ」−１，０及び１を有する少なくとも３つの異なるｍ2ビットチャネルワ
ードが（同じ次の状態を有する）チャネルコードＣ2において存在することを意
味している。
【０１５２】 さらに、本発明は、それぞれの顕著な特徴又はそれぞれの特徴の結合において
存在する。
【図面の簡単な説明】
【図１】 符号化方法の例を示す図である。
【図２】 チャネル拘束ｄ＝２，ｋ＝１０を目的とされたメインコード（チャネルコード
Ｃ1）について使用される６−ステート有限ステートマシンの例を示す図である
。
【図３】 チャネル拘束ｄ＝２，ｋ＝１０を目的とされたメインコード（チャネルコード
Ｃ2）について使用される６−ステート有限ステートマシンの例を示す図である
。
【図４】 メインコードＣ1のコードテーブルの全体を示す図である。
【図４Ａ】 メインコードＣ1のコードテーブルの一部を示す図である。
【図４Ｂ】 メインコードＣ1のコードテーブルの一部を示す図である。
【図４Ｃ】 メインコードＣ1のコードテーブルの一部を示す図である。
【図４Ｄ】 メインコードＣ1のコードテーブルの一部を示す図である。
【図４Ｅ】 メインコードＣ1のコードテーブルの一部を示す図である。
【図４Ｆ】 メインコードＣ1のコードテーブルの一部を示す図である。
【図４Ｇ】 メインコードＣ1のコードテーブルの一部を示す図である。
【図４Ｈ】 メインコードＣ1のコードテーブルの一部を示す図である。
【図４Ｉ】 メインコードＣ1のコードテーブルの一部を示す図である。
【図５】 デュアルコードＣ2のコードテーブルの全体を示す図である。
【図５Ａ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｂ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｃ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｄ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｅ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｆ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｇ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｈ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｉ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｊ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｋ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｌ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｍ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｎ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｏ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図５Ｐ】 デュアルコードＣ2のコードテーブルの一部を示す図である。
【図６】 メインコードのチャネルワードの次の状態の機能の復号化がどのように実行さ
れるかの例を示す図である。
【図７】 デュアルコードのチャネルワードの次の状態の機能の復号化がどのように実行
されるかの例を示す図である。
【図８】 ＤＣ制御を実行するために使用されるＲＤＳツリーを示す図である。
【図９】 効率的なルックアヘッド符号化を実現するために、ＤＣ制御を実行するために
使用されるバイトに基づくエンコーダパスを示す図である。
【図１０】 本発明による符号化のための装置を示す図である。
【図１１】 拘束付きバイナリチャネル信号のデータビットストリームを備え、本発明によ
る方法が実行された後に得られる信号がトラックにおいて記録される記録キャリ
アを示す図である。
【図１２】 図１１の記録キャリアの拡大部分を示す図である。
【図１３】 本発明による復号化のための装置を示す図である。
【図１４】 本発明による情報記録のための記録装置を示す図である。
【図１５】 本発明による記録キャリアを読出すための読出し装置を示す図である。
【図１６】 有限ステートマシン、ｄ＝１についてのフルビット記述を示す図である。
【図１７】 有限ステートマシン、ｄ＝１についてのハーフビット記述を示す図である。
【図１８】 ｄ＝１についての２ステート有限ステートマシンを示す図である。
【図１９】 ｄ＝１についてのチャネルコードＣ1及びチャネルコードＣ2のコード交替を示
す図である。
【図２０】 ｄ＝１についての５ステート有限ステートマシンのハーフビット記述を示す図
である。
【図２１】 ｄ＝１についての７ステート有限ステートマシンのハーフビット記述を示す図
である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5D044 BC02 CC04 DE68 GL01 GL21 GL28 (54)【発明の名称】 バイナリ情報のデータビットストリームを拘束付きバイナリチャネル信号のデータビットストリ ームに変換する方法、拘束付きバイナリチャネル信号のデータビットストリームを備える信号、 記録キャリア、符号化装置、及び復号化装置

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 バイナリ情報信号のデータビットストリームを拘束付きバイ
    ナリチャネル信号のデータビットストリームに変換する方法であって、 ｍ1、ｍ2及びｎが整数でありｍ2≧ｍ1≧ｎが保持され、前記バイナリ情報のデ
    ータビットストリームがｎビットの情報ワードに分割され、前記情報ワードがチ
    ャネルコードＣ1に従いｍ1ビットのチャネルワードに変換されるか又はチャネル
    コードＣ2に従いｍ2ビットのチャネルワードに変換され、前記ｍ2ビットチャネ
    ルワードが反対のパリティを有する少なくとも２つのｍ2ビットチャネルワード
    から選択され、連結されたｍ1ビットチャネルワードとｍ2ビットチャネルワード
    が前記バイナリチャネル信号のランレングス拘束に従い、 前記方法は反復的に及び／又は交互に、 それぞれのセットが前記チャネルコードＣ1の先のチャネルワードの終了部分
    に依存して確立されている符号化状態に関連し、前記ｍ1ビットチャネルワード
    の開始部分のサブセットのうちの開始部分を有するｍ1ビットチャネルワードの
    みを備えており、複数の前記セットのｍ1ビットチャネルワードのうちの１セッ
    トから前記ｍ1ビットチャネルワードを選択するステップと、 それぞれのセットが前記チャネルコードＣ2の先のチャネルワードの終了部分
    に依存して確立されている符号化状態に関連し、前記セットに属する前記ｍ2ビ
    ットチャネルワードの開始部分のサブセットのうちの開始部分を有するｍ2ビッ
    トチャネルワードのみを備えており、複数のセットのｍ2ビットチャネルワード
    のうちの１セットから前記ｍ2ビットチャネルワードを選択するステップとを備
    え、 前記チャネルコードＣ1の符号化状態における前記ｍ1ビットチャネルワードの
    前記終了部分と、前記チャネルコードＣ2の１セットにおける前記ｍ2ビットチャ
    ネルワードの前記開始部分とは、前記ランレングス拘束に従うように調整される
    、ことを特徴とする方法。
  2. 【請求項２】 前記チャネルコードの前記符号化状態の数は、前記チャネル
    コードＣ2の前記符号化状態の数に実質的に等しい、ことを特徴とする請求項１
    記載の方法。
  3. 【請求項３】 前記ｍ1ビットチャネルワードのいずれかの前記終了部分は
    、前記終了部分が確立する前記チャネルコードＣ1の複数の異なる状態である多
    様性ｙ1を有し、前記ｍ2ビットチャネルワードのいずれかの前記終了部分は、前
    記終了部分が確立する前記チャネルコードＣ2の複数の状態である多様性ｙ2を有
    し、前記ｍ1ビットチャネルワードの前記終了部分が前記ｍ2ビットチャネルワー
    ドの前記終了部分に等しい場合にｙ1＝ｙ2である、ことを特徴とする請求項１又
    は2記載の方法。
  4. 【請求項４】 前記少なくとも２つのｍ2ビットチャネルワードは同じ状態
    を確立する、ことを特徴とする請求項１乃至３のいずれか記載の方法。
  5. 【請求項５】 前記チャネルコードＣ1のチャネルワードの前記セットと、
    前記チャネルコードＣ2のチャネルワードの前記セットとは、前記連結されたｍ1
    ビットチャネルワードとｍ2ビットチャネルワードにより形成されたバイナリチ
    ャネル信号がｄ＝２拘束及びｋ＝１０拘束に従うように調整される、ことを特徴
    とする請求項１記載の方法。
  6. 【請求項６】 前記チャネルコードＣ1のチャネルワードの前記セットと、
    前記チャネルコードＣ2の前記符号化状態とは、前記連結されたｍ1ビットチャネ
    ルワードとｍ2ビットチャネルワードにより形成されたバイナリチャネル信号が
    前記バイナリチャネルに関する繰返し最小ランレングス制限＝６の拘束に従うよ
    うに調整される、ことを特徴とする請求項１乃至５のいずれか記載の方法。
  7. 【請求項７】 ｎ＝８、ｍ1＝１５、ｍ2＝１７である、ことを特徴とする請
    求項１記載の方法。
  8. 【請求項８】 前記ｍ1ビットチャネルワードの数と前記ｍ2ビットチャネル
    ワードの数との比は、選択されたＤＣ制御の割合に依存して決定される、ことを
    特徴とする請求項１乃至４のいずれか記載の方法。
  9. 【請求項９】 前記符号化状態は、前記ｎビット情報ワードに依存してさら
    に確立され、前記符号化状態を検出することにより該ｎビット情報を区別するこ
    とを可能にする、ことを特徴とする請求項１記載の方法。
  10. 【請求項１０】 前記チャネルコードＣ1の前記符号化状態及び前記チャネ
    ルコードＣ2の前記符号化状態は、チャネルワードの制限された数が他のチャネ
    ルワード又はパターンに置換されることでさらに調整され、前記他のチャネルワ
    ード又はパターンは、前記チャネルコードＣ1及び前記チャネルコードＣ2のチャ
    ネルワードの前記セットに属さない、ことを特徴とする請求項１乃至４のいずれ
    か記載の方法。
  11. 【請求項１１】 バイナリ情報信号のデータビットストリームを拘束付きバ
    イナリチャネル信号のデータビットストリームに符号化し、特許請求された方法
    の１つを実行するための装置であって、 ｎビット情報ワードをｍ1ビットチャネルワードに変換するためのｎからｍ1へ
    のビット変換器と、 ｎビット情報ワードをｍ2ビットチャネルワードに変換するためのｎからｍ2へ
    のビット変換器と、 前記ｍ1ビットチャネルワードと前記ｍ2ビットチャネルワードの符号化状態を
    確立する状態確率手段とを備え、 前記ｎからｍ1へのビット変換器は、先のチャネルワードの終了部分に依存す
    る前記ｍ1ビットチャネルワードを選択するためにさらに調整され、前記ｎから
    ｍ2へのビット変換器は、先のチャネルワードの終了部分に依存する前記ｍ2ビッ
    トチャネルワードを選択するためにさらに調整される、ことを特徴とする装置。
  12. 【請求項１２】 前記装置は、記録キャリア上に情報パターンを書込むため
    の書込み手段をさらに備える、ことを特徴とする請求項１１記載の符号化のため
    の装置。
  13. 【請求項１３】 特許請求された方法の１つを実行した後に得られた、拘束
    付きバイナリチャネル信号のデータビットストリームを備える信号。
  14. 【請求項１４】 特許請求された信号がトラックにおいて記録される記録キ
    ャリアであって、 情報パターンは前記信号部分を表し、前記情報パターンは、前記トラック方向
    に交互に第１及び第２部分を備えており、前記第１部分は検出可能な特性を与え
    、前記第２部分は前記第１特性と区別可能な検出可能な特性を与え、前記第１特
    性を有する部分は第１ロジック値を有するビットセルを表し、前記第２特性を有
    する部分は第２ロジック値を有するビットセルを表す、記録キャリア。
  15. 【請求項１５】 拘束付きバイナリチャネル信号のデータビットストリーム
    をバイナリ情報信号のデータビットストリームに復号化するための装置であって
    、 特許請求された、ｍ1ビットチャネルワードとｍ2ビットチャネルワードを含む
    信号を、第１及び第２値を有するビットの、ｎビット情報ワードを備えるビット
    ストリングに変換するための変換手段を備え、 前記変換手段は、前記ｍ1ビットチャネルワードと前記ｍ2ビットチャネルワー
    ドを前記ｎビット情報ワードに変換するように調整されており、１つの情報ワー
    ドは変換される１つのチャネルワードに割当てられている、ことを特徴とする復
    号化するための装置。
  16. 【請求項１６】 前記装置は、記録キャリアから情報パターンを読出すため
    の読出し手段をさらに備える、ことを特徴とする復号化するための装置。
JP2001552391A 2000-01-07 2000-12-15 バイナリ情報のデータビットストリームを拘束付きバイナリチャネル信号のデータビットストリームに変換する方法、拘束付きバイナリチャネル信号のデータビットストリームを備える信号、記録キャリア、符号化装置、及び復号化装置 Withdrawn JP2003520471A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP00200058 2000-01-07
EP00200058.6 2000-01-07
EP00200712.8 2000-03-01
EP00200712 2000-03-01
PCT/EP2000/012859 WO2001052258A1 (en) 2000-01-07 2000-12-15 Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier and device for decoding

Publications (1)

Publication Number Publication Date
JP2003520471A true JP2003520471A (ja) 2003-07-02

Family

ID=26071719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001552391A Withdrawn JP2003520471A (ja) 2000-01-07 2000-12-15 バイナリ情報のデータビットストリームを拘束付きバイナリチャネル信号のデータビットストリームに変換する方法、拘束付きバイナリチャネル信号のデータビットストリームを備える信号、記録キャリア、符号化装置、及び復号化装置

Country Status (24)

Country Link
US (3) US6469645B2 (ja)
EP (1) EP1163672A1 (ja)
JP (1) JP2003520471A (ja)
KR (1) KR100778885B1 (ja)
CN (1) CN1314045C (ja)
AR (1) AR026810A1 (ja)
AU (1) AU775020B2 (ja)
BG (1) BG105877A (ja)
BR (1) BR0008821A (ja)
CA (1) CA2363722A1 (ja)
CZ (1) CZ20013205A3 (ja)
EE (1) EE200100473A (ja)
EG (1) EG22180A (ja)
HU (1) HUP0201008A2 (ja)
IL (1) IL145264A0 (ja)
MX (1) MXPA01009040A (ja)
NZ (1) NZ513968A (ja)
PL (1) PL349792A1 (ja)
RU (1) RU2001127081A (ja)
SK (1) SK12512001A3 (ja)
TR (1) TR200102575T1 (ja)
TW (1) TW556164B (ja)
WO (1) WO2001052258A1 (ja)
YU (1) YU64201A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008514088A (ja) * 2004-09-15 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｒ＝２のｒｍｔｒ拘束条件をもつ符号のための符号器および符号化方法
JP2015534761A (ja) * 2012-09-25 2015-12-03 ポリテクニコ ディ トリノ 特にフレーム‐ヘッダのための複数のチャネルコードを生成するための方法およびシステム

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003520471A (ja) * 2000-01-07 2003-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ バイナリ情報のデータビットストリームを拘束付きバイナリチャネル信号のデータビットストリームに変換する方法、拘束付きバイナリチャネル信号のデータビットストリームを備える信号、記録キャリア、符号化装置、及び復号化装置
PL351717A1 (en) * 2000-05-10 2003-06-02 Koninkl Philips Electronics Nv Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier, method for decoding, device for decoding
AU784369B2 (en) * 2000-08-14 2006-03-16 Koninklijke Philips Electronics N.V. Method of device for adding or extracting a secondary information signal to/from a RLL code sequence
GB0202366D0 (en) * 2002-02-01 2002-03-20 Acuid Corp Ltd Means of reducing threshold offset caused by sending data at rates above the channel bandwidth
TWI267828B (en) * 2004-11-12 2006-12-01 Ind Tech Res Inst Encoding apparatus with fast look-ahead path
US20070073582A1 (en) * 2005-09-27 2007-03-29 Searete Llc Real-world incentives offered to virtual world participants
US7292161B2 (en) * 2005-05-31 2007-11-06 International Business Machines Corporation NB/MB coding apparatus and method using both disparity independent and disparity dependent encoded vectors
JP4692234B2 (ja) * 2005-11-10 2011-06-01 ソニー株式会社 変調テーブル、変調装置および方法、プログラム、並びに記録媒体
JP4839784B2 (ja) * 2005-11-10 2011-12-21 ソニー株式会社 変調テーブル、変調装置および方法、プログラム、並びに記録媒体
US8866915B2 (en) 2005-11-15 2014-10-21 Lawrence Livermore National Security, Llc High speed, real-time, camera bandwidth converter
US20070143729A1 (en) * 2005-11-15 2007-06-21 The Regents Of The University Of Ca High speed camera bandwidth converter
CN101341658B (zh) * 2005-12-19 2013-03-27 索尼公司 具有约束d=1,r=2的、具有奇偶互补字分配的码的编码器和编码方法
AU2006204634B2 (en) * 2006-08-31 2009-10-29 Canon Kabushiki Kaisha Runlength encoding of leading ones and zeros
US7405679B1 (en) 2007-01-30 2008-07-29 International Business Machines Corporation Techniques for 9B10B and 7B8B coding and decoding
US8037398B2 (en) * 2007-07-02 2011-10-11 Seagate Technology System for precoding parity bits to meet predetermined modulation constraints
US9306597B1 (en) 2015-03-30 2016-04-05 Microsoft Technology Licensing, Llc Data compression
US11113212B2 (en) 2018-10-23 2021-09-07 Micron Technology, Inc. Multi-level receiver with termination-off mode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2456968C (en) * 1994-02-15 2005-01-25 Philips Electronics N.V. Method of converting a series of m-bit information words to a modulated signal, method of producing a record carrier, coding device, decoding device, recording device, reading device, signal, as well as a record carrier
FR2718906B1 (fr) * 1994-04-13 1996-05-24 Alcatel Mobile Comm France Procédé d'adaptation de l'interface air, dans un système de radiocommunication avec des mobiles, station de base, station mobile et mode de transmission correspondants.
WO1996032780A1 (fr) * 1995-04-12 1996-10-17 Kabushiki Kaisha Toshiba Dispositif et procede de conversion-decodage de codes et support d'enregistrement
TW362305B (en) * 1996-10-18 1999-06-21 Koninkl Philips Electronics Nv Apparatus and method for converting a sequence of m-bit information words into a modulated signal
JP3985173B2 (ja) * 1998-05-29 2007-10-03 ソニー株式会社 変調装置および方法、復調装置および方法、並びにデータ格納媒体
JP2003520471A (ja) * 2000-01-07 2003-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ バイナリ情報のデータビットストリームを拘束付きバイナリチャネル信号のデータビットストリームに変換する方法、拘束付きバイナリチャネル信号のデータビットストリームを備える信号、記録キャリア、符号化装置、及び復号化装置
PL351717A1 (en) * 2000-05-10 2003-06-02 Koninkl Philips Electronics Nv Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier, method for decoding, device for decoding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008514088A (ja) * 2004-09-15 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｒ＝２のｒｍｔｒ拘束条件をもつ符号のための符号器および符号化方法
JP2015534761A (ja) * 2012-09-25 2015-12-03 ポリテクニコ ディ トリノ 特にフレーム‐ヘッダのための複数のチャネルコードを生成するための方法およびシステム

Also Published As

Publication number Publication date
AU2011701A (en) 2001-07-24
KR20020006673A (ko) 2002-01-24
US6639525B2 (en) 2003-10-28
PL349792A1 (en) 2002-09-09
IL145264A0 (en) 2002-06-30
YU64201A (sh) 2003-04-30
EP1163672A1 (en) 2001-12-19
RU2001127081A (ru) 2003-10-27
BR0008821A (pt) 2001-12-18
US20040041718A1 (en) 2004-03-04
US20010022554A1 (en) 2001-09-20
TW556164B (en) 2003-10-01
CN1349648A (zh) 2002-05-15
KR100778885B1 (ko) 2007-11-22
CN1314045C (zh) 2007-05-02
WO2001052258A1 (en) 2001-07-19
EG22180A (en) 2002-10-31
HUP0201008A2 (en) 2002-07-29
SK12512001A3 (sk) 2002-05-09
TR200102575T1 (tr) 2002-05-21
AU775020B2 (en) 2004-07-15
NZ513968A (en) 2001-09-28
WO2001052258A8 (en) 2001-12-20
CA2363722A1 (en) 2001-07-19
US7119721B2 (en) 2006-10-10
EE200100473A (et) 2002-12-16
CZ20013205A3 (cs) 2002-03-13
AR026810A1 (es) 2003-02-26
US6469645B2 (en) 2002-10-22
US20030001760A1 (en) 2003-01-02
MXPA01009040A (es) 2002-05-06
BG105877A (bg) 2002-04-30

Similar Documents

Publication Publication Date Title
JP2003520471A (ja) バイナリ情報のデータビットストリームを拘束付きバイナリチャネル信号のデータビットストリームに変換する方法、拘束付きバイナリチャネル信号のデータビットストリームを備える信号、記録キャリア、符号化装置、及び復号化装置
KR0165441B1 (ko) 디지털 데이터 채널 부호화 및 복호화방법과 그 장치
RU2153200C2 (ru) Способ преобразования последовательности м-битовых информационных слов в модулированный сигнал, способ изготовления носителя записи, устройство кодирования, записывающее устройство, сигнал, носитель записи
EP0344903A2 (en) Traversed (d, k) code translation
JP3363432B2 (ja) データ符号化システム
Horiguchi et al. An optimization of modulation codes in digital recording
JP2003533120A (ja) 二進情報信号のデータビットストリームを制限された二進チャンネル信号のデータビットストリームに変換する方法、符号化する装置、制限された二進チャンネル信号のデータビットストリームを有する信号、記録担体、復号する方法及び復号する装置
JP3306271B2 (ja) 符号化方法、符号化回路、及び復号回路
US6985320B2 (en) Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
JP3729129B2 (ja) 符号化方法、符号化装置及び記録方法
Bergmans et al. Antiwhistle codes
JPH01221923A (ja) 可変長符号変換方法
JPH01221921A (ja) 可変長符号変換方法
JP2003133960A (ja) 符号化方法、符号化装置及び記録媒体
JPH01221926A (ja) 可変長符号変換方法
JPH01221922A (ja) 可変長符号変換方法
JPH01221919A (ja) 可変長符号変換方法
JPH01221925A (ja) 可変長符号変換方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100219