MXPA01009040A - Metodo para convertir un flujo de bits de datos de una senal binaria, de informacion en un flujo de bits de datos de una senal binaria de canal artificial aparato de codificacion, senal que se compone de un flujo de bits de datos de una senal binaria - Google Patents

Abstract

La invencion se refiere a un metodo para convertir informacion binaria en una senal de canal binario artificial. La informacion binaria se convierte de acuerdo con un codigo de canal C1 y un codigo de canal C2 en palabras de canal de bit m1 y en palabras de canal de bit m2, las palabras de canal eslabonadas obedecen las coacciones de la duracion de funcionamiento de la senal de canal binario. Las palabras de canal se seleccionan de grupos de palabras de canal, cada grupo se compone solo de palabras de canal que tengan partes iniciales especificas. La invencion tambien se refiere a un aparato para codificar, una senal que se compone de una corriente de bits de datos de una senal de canal binario artificial, un portador de grabacion y un aparato para decodificar.

Description

¿p - Método para convertir un flujo de bits de datos de una señal binaria de información en un flujo de bits de datos de una señal binaria de canal artificial, aparato de codificación, señal que se compone de un flujo de bits de datos de una señal binaria de canal artificial, portador de grabación y aparato para decodificar.

La invención se refiere a un método para convertir un flujo de bits de datos de una señal binaria de información en un flujo de bits de datos de una señal binaria de canal artificial, en el que el flujo de bits de datos de una señal de información binaria se divide en palabras de información de bit n, dichas palabras de información se convierten en palabras de canal de bit m1 de acuerdo con un código de canal Ci, o palabras de canal de bit m2 de acuerdo con un código de canal C2) en donde rrp , m2 y n son integrales para las que se sostiene que n < m-\ < m2, en el que la palabra de canal de bit m2 se elige de por lo menos dos palabras de canal de bit m2, dos de los cuales tienen paridades opuestas, las palabras de canal de bit m, concatenadas y las palabras de canal de bit m2 que cumplen con una coacción de duración de funcionamiento de la señal de canal binaria. La invención también se refiere a un aparato para codificar un flujo de bits de datos de una señal de información binaria en un flujo de bits de datos de una señal de canal binario artificial. La invención también se refiere a una señal que se compone de un flujo de bits de datos de una señal de canal binario artificial. La invención también se refiere a un portador de grabación y a un aparato para decodificar la señal de canal binario artificial.

La invención es en el campo de codificación de canal, en particular en codificación de canal de duración limitada de funcionamiento. La duración de tiempo, expresada en bits de canal, entre las transiciones consecutivas de señal generalmente se conoce como duración de funcionamiento. Las diferentes coacciones pueden imponerse en un código de canal, lo que da como resultado un código de canal de duración limitada 4fc de funcionamiento. En dicho código, una secuencia de palabras de canal se caracteriza por dos parámetros, una coacción d y una coacción k. En el dominio (d, k), un "uno" lógico 5 indica una transición en la forma de onda de la señal. Una secuencia (d, k) satisface las siguientes dos condiciones: debido a la coacción d, dos "unos" lógicos están separados por una tendencia de por lo menos "ceros" consecutivos d; debido a la coacción k, dos "unos" lógicos están separados por una tendencia de no más de "ceros" consecutivos k. La secuencia (d, k) se convierte del dominio (d, k) en una secuencia (RLL) de duración de • funcionamiento limitada del tipo (d, k) en le dominio RLL al precodificar en un precodificador IT. Esta secuencia RLL se compone de elementos con duraciones de funcionamiento (ya sea una serie de ceros consecutivos o una serie de unos consecutivos) de d+1 como mínimo y k+1 como máximo entre reversas de señales subsecuentes en la señal de información. Los valores de (d+1) y (k+1) indican las 15 duraciones de funcionamiento mínima y máxima del elemento permitido en la secuencia. Hay que notar que el elemento término puede utilizarse para indicar un elemento de una secuencia (d, k) o un elemento de una secuencia RLL. Se considera que un elemento se W extiende sobre una duración de funcionamiento en el dominio RLL o un dominio (d, k). 20 Revelación de investigación (Research Disclosure), enero de 1992, página 32, 33340, describe un método ° codificación de acuerdo al cual las palabras de información de bit n se convierten alternadamente en palabras de canal de bit mi y palabras de canal de bit m2, en donde n, rti? y m2 son integrales y n < ITH < m2. Para cada palabra de información de bit n, hay dos palabras de canal de bit m2 disponibles que tienen 25 disparidades diferentes mutuas. Una palabra de canal se selecciona por lo que la suma y&+#*¿* & j^,. ^^^^^^^^^||||||||||||_______|||[|||||||||||^|| ^gig^j digital de funcionamiento actual en ia señal de canal muestra un comportamiento de acuerdo con un patrón deseado como una función de tiempo, por ejemplo, una codificación sin CC (corriente continua) en la señal de canal. En otras palabras, existen dos códigos de canal involucrados en la Revelación de investigación, uno con un mapa de n a mi de palabras de información a palabras de canal, a las que se puede hacer referencia como código principal Ci, y el otro con un mapa de n a m2 con dos palabras de canal de bit m2, a las que se puede hacer referencia como código dual C2. La eficiencia de un código de canal puede expresarse al utilizar la velocidad (de información) del código de canal. Esta velocidad R de un código de canal se define como el cociente n/m, en el que los símbolos binarios del usuario (o información) de código n trasladado a símbolos de canal binario. Como se explicó arriba, en la codificación de canal limitada de duración de funcionamiento, las palabras de canal deben cumplir con ciertas coacciones, por ejemplo, una coacción d y una coacción k. Debido a estas restricciones, el número de combinaciones de bit que puede representar las palabras de información se baja y, por consiguiente, disminuirá la velocidad.

Un objetivo de ia invención es ofrecer un método eficiente para codificar un flujo de palabras de información en un flujo artificial de palabras de canal. El método de acuerdo con la invención se caracteriza en el que el método se compone de los pasos repetitivo y/o alterno de: seleccionar la palabra de canal de bit m^ de un grupo de una pluralidad de grupos de palabras e canal de bit m)p cada grupo se compone sólo de palabras de canal de bit m^ que tiene una parte inicial fuera de un subgrupo de partes iniciales de las palabras de canal de bit m., cada grupo se asocia con " un estado de codificación del código de canal C1 f el estado de codificación se establece dependiendo de una parte final de la palabra de canal precedente, o: seleccionar la palabra de canal de bit m2 de un grupo de una pluralidad de grupos de palabras e canal de bit m2, cada grupo se compone sólo de palabras de canal de bit m2 que tiene una parte inicial fuera de un subgrupo de partes iniciales de las palabras de canal de bit m2 pertenecientes a dicho grupo, cada grupo se asocia con un estado de codificación del código de canal C2, el estado de codificación se establece dependiendo de una parte final de la palabra de canal precedente, las partes finales de las palabras de canal de bit GGH en un estado de codificación del código de canal Ci y las partes iniciales de las palabras de canal de bit m2 en un grupo de código de canal C2 arreglado para cumplir con dicha coacción de duración de funcionamiento. Al realizar de manera repetitiva o alterna dichos pasos y al arreglar las partes finales de las palabras de canal de bit mi en un estado de codificación del código de canal d y las partes iniciales de las palabras de canal de bit m2 en un estado de codificación del código de canal C2, las partes iniciales de las palabras de canal de bit m2 pueden aplicarse a los estados de codificación del código de canal Ci, por lo tanto se produce la señal de canal binario artificial; y viceversa al arreglar las partes finales de las palabras de canal de bit m2 y las partes iniciales de las palabras de canal de bit mi. La invención se basa el reconocimiento de que los estados de codificación de dos códigos de canal diferentes pueden combinarse al arreglar las partes iniciales y las partes finales de las palabras de canal de los códigos de canal, de manera que las partes finales en el código de canal Ci correspondan con las partes iniciales de tos grupos de ímm , palabras de canal de bit ITH , pero también con las partes iniciales de los grupos de palabras de canal de bit m2. Una descripción de estados múltiples del codificador y el decodificador produce códigos de canal con alta eficiencia o velocidad de información. Otro método de acuerdo con la invención se caracteriza en que el número de 5 estados de codificación del código de canal d es igual al número de estados de codificación del código de canal C2. En el caso en ei que para el código dual C2, pueden utilizarse dos palabras de canal de bit m2 con paridad opuesta para cada palabra de información de bit n, es posible utilizar estas palabras de canal para influenciar propiedades pre determinadas de la señal IJ de canal binario. Con el fin de poder cumplir con las coacciones del flujo artificial de palabras de canal, es una ventaja que las partes finales de las palabras de canal de bit rr^ en el estado de codificación del código de canal Ci y las partes iniciales de las palabras de canal de bit m en el estado de codificación del código de canal C2 están arregladas de manera que el número de los estados de codificación del código de canal Ci sea igual al 15 número de los estados de codificación del código de canal C2. De esta manera, pueden limitarse las tablas de codificación. Partes de los estados de codificación del código de canal d pueden ser similares o iguales por ejemplo a las partes de los estados de ^ codificación del código de canal C2. Esto da como resultado una implementación más fácil para codificar y decodificar en hardware y/o software. 20 Los códigos de canal de acuerdo con la invención pueden describirse únicamente en términos de la llamada máquina de estado finito (FSM, por sus siglas en inglés). Las transiciones entre los estados de la FSM corresponden a la emisión de las palabras de canal de acuerdo con las palabras de información de bit n que entra al codificador. Esto implica que - con el fin de tener un ccr go válido - desde cada estado de 25 la FSM, debe dejarse por lo menos la 2a transición hacia todos los estados de la FSM.

Con la FSM en un estado dado, una palabra de información de bit n dada no sólo determina las palabras de canal de bit m que va a codificarse, sino también el siguiente fc estado desde el cual la siguiente palabra de información de bit n entra al codificador. Otro método de acuerdo con la invención se caracteriza en que la parte final 5 de cualquier palabra de canal ^ tiene una multiplicidad y,, la multiplicidad yi es el número de estados diferentes del código de canal Ci que puede establecer dicha parte final, y que la parte final de cualquier palabra de canal C2 tiene una multiplicidad y2, la multiplicidad y2 es el número de estados diferentes del código de canal C2 que puede establecer dicha parte final y en el que yi = y si la parte final de la palabra de canal de bit m) mi es igual a la parte final de la palabra de canal de bit m2. Cada parte final de una palabra de canal de bit mi tiene una multiplicidad y1 ( la multiplicidad y, es el número de estados del código de canal Ci que dicha parte final permite en el interior y cada parte final de palabra de canal de bit m2 tiene una multiplicidad y , la multiplicidad y2 es el número de estados del código de canal C2 que 15 dicha parte final permite en el interior. No es necesario que la multiplicidad de una parte final de una palabra se utilice al 100%. Es una ventaja que y, = y2, si la parte final de una palabra de canal de bit m s igual a la parte final de la palabra de canal de bit m2. De esta manera, los estados de codificación del código de canal Ci y los estados de codificación del código de canal C2 pueden alternarse en orden de la señal de canal 20 binaria artificial, que consta de las palabras de canal de bit mi y las palabras de canal de bit m2, obedece una coacción de una señal de canal binario. El utilizar una multiplicidad igual da como resultado una implementación más fácil de codificación y decodificación en el hardware y/o software. Otro método de acuerdo con la ¡nvención se caracteriza en que por lo menos 5 dos palabras de canal de bit m2 establecen el mismo estado.

Se ha definido que el código dual C2 tiene las siguientes propiedades: es un código con cartografía de n a m2, en donde cada palabra de información de bit n puede representarse con por lo menos dos palabras de canal, entre las cuales por lo menos dos tienen paridades opuestas. Ésta última propiedad pretende influir en algunas propiedades consideradas del flujo de bits del canal codificado, por ejemplo, el control del contenido de CC del código. Sin embargo, la propiedad de selección de paridad garantizada del código dual C2 no es satisfactoria para garantizar, por ejemplo, un control de CC de un nivel de desempaño predeterminado. Esto se debe al hecho de que, en la FSM, ambas palabras de canal del código dual C2 pueden llevar a diferentes estados siguientes: esto implicaría que las trayectorias de codificación subsecuentes para las dos distintas elecciones de las palabras de canal de C2 pueden ser completamente diferentes, y que la paridad en general del flujo de bits entre las dos palabras de canal codificadas con el código dual puede ser diferente, por lo que el control de CC que se maneja por las decisiones de las palabras del código dual C2 se frustra, y lleva a un desempeño potencialmente pobre con respecto a la propiedad deseada del flujo de bits de canal. Por io tanto, es una ventaja diseñar los estados de las FSMs de los códigos de canal Ci y C2 con el fin de que, al convertir una palabra de información de bit n en las dos palabras de canal de bit m2< las dos palabras de canal de bit m2 no sólo dejan el mismo estado en la FSM, sino que también la parte final en el mismo estado siguiente en la FSM. En otras palabras, ambas palabras de canal de bit C2, correspondientes a la misma palabra de información de bit n, tienen el mismo estado siguiente. El uso de esta llamada propiedad del "mismo estado siguiente" del código dual C2 lleva a la siguiente ventaja: se elimina la frustración anterior del control vía C2: las trayectorias de codificación del código principal Ci entre puntos sucesivos en los qué se utiliza C2 en el flujo de palabras de información y está completamente fijo, lo que implica que se utiliza la misma paridad del flujo de bits de canal codificados con Ci entre locaciones sucesivas en donde se utiliza C2, fc independiente de las elecciones codificadas de C2. El elegir entre las dos palabras de canal de bit m2, permite realizar el control 5 de CC con el fin de lograr el llamado código de CC balanceada o el código sin CC. Por ejemplo, en una grabación óptica, los códigos de CC balanceada se emplean para evitar o reducir la interacción entre los datos escritos en un portador de grabación y los servosistemas que siguen una pista en el portador de grabación. Los bytes codificados con el código dual C2 son los puntos en el flujo de bits de canal que se permiten para ^K) controlar el contenido de CC. Además de controlar el contenido de CC del flujo de bits del canal, los bytes codificados con el código dual C2 pueden utilizarse para influenciar otras propiedades del flujo de bits del canal. Los procedimientos de control de CC rectos toman una decisión en cada punto de control de CC dependiendo del criterio RDS relacionado, el cual se evalúa sólo 15 para el flujo de bits del canal que va desde el punto de control de CC hasta el siguiente. Dicha estrategia de decisión óptima local no explota todo el potencial de control de CC del código de canal. Un mejor enfoque es aplicar un control de CC hacia adelante, es decir, construir un árbol de decisiones de profundidad N en el que la decisión en un punto de control de CC dado se determina también por su impacto en el flujo de bits del canal 20 subsecuente en combinación con las decisiones futuras en los puntos de control de CC N- 1. Cada trayectoria a través 1el árbol de decisiones consiste en ramas N, y el criterio RDS se aplica a la trayectoria completa. El control de CC hacia delante de doblez N implica trayectorias de codificación 2N, con el inconveniente de una mayor complejidad del codificador puesto que cada byte necesita codificarse 2N veces.

Para el código de canal de acuerdo con esta incorporación, la trayectoria que se sigue a través de la FSM durante la codificación no depende de la trayectoria actual que se sigue a través del árbol de decisiones de doblez N. Esto se debe a la propiedad de "mismo estado siguiente" de las dos opciones de codificación en el código dual C2. Por consiguiente, todos los bytes relacionados con el código principal C1 p necesitan codificarse una sola vez, mientras que todos los bytes relacionados con el código principal C2, necesitan codificarse sólo dos veces. Esto reduce la complejidad hardware del árbol de codificación con lo relacionado a una codificación en secuencia sin ramificaciones posteriores. Sólo permanece el árboi de decisiones de doblez N de criterio RDS en las trayectorias 2N, lo que da como resultado una complejidad menor. Por ejemplo, un criterio RDS relacionado puede ser el valor absoluto máximo del mismo valor RDS (cero espectral de primer orden), pero también puede utilizarse el valor RDS integrado en el tiempo (cero espectral de segundo orden) o una combinación de ambos. También puede utilizarse la variación de suma (SV) como criterio. Otro método de acuerdo con la invención se caracteriza en que los grupos de palabras de canal de código de canal Ci y los estados de codificación del código de canal C2 se arreglan de manera que la señal de canal binaria que forman las palabras de canal de bit mi eslabonadas y las palabras de canal de bit m2 cumplen con una Limitación de duración de funcionamiento mínima repetida (RMTR, por sus siglas en inglés) = coacción 6 en el canal binario. Las coacciones también pueden limitar el número de duraciones de funcionamiento consecutivas de la misma duración. Por ejemplo, al imponer una coacción RMTR (Limitación de duración de funcionamiento mínima repetida) de n en un código de canal d=2, esta coacción implica que el número de duraciones de funcionamiento 3T sucesivas en la secuencia de palabras de canal se limita a n. Con el fin de realizar una Limitación de duración de funcionamiento mínima repetida de coacción 6, las tablas de código se diseñan desde donde se eliminan posibles palabras de canal que pueden llevar a la violación de la coacción RMTR (por ejemplo, la palabra (100)5). De otra manera, la coacción RMTR también puede obedecer mediante la substitución de palabras de canal o patrones cuando se da una violación RMTR. Puede encontrarse más información acerca e esta coacción RMTR (Limitación de duración de funcionamiento mínima repetida) en la solicitud de patente publicada WO 99/63671 -A1 (PHQ 98.023) Otro método de acuerdo con la invención se caracteriza en que la porción entre el número de palabras de canal de bit mi y el número de palabras de canal de bit mi se determina dependiendo de una medida elegida de control de CC. Hay que notar que los dos códigos de canal Ci y C2 son códigos independientes uno de otro, que también pueden utilizarse por separado. Por lo general, Ci es un código de alta velocidad sin estructura sistemática para dirigir ciertas propiedades extras del flujo de bits de canal codificado en lo alto de las coacciones de duración de funcionamiento consideradas (d, k, RMTR). C2 es un código de baja velocidad y la pérdida de velocidad en comparación a Ci, se utiliza para una estructura sistemática que ayuda a dirigir las propiedades adicionales que se requieren. Para la invención que se describe detalladamente más adelante, Ci y C2 se utilizan en combinación, de donde se deriva el término código combinado, pero hay que tomar en cuenta que es posible cualquier patrón de combinación. Entre más se utilice el código principal Ci (relativo al uso del código dual C2), más alta será la velocidad del código de combinación general, pero también más baja será la capacidad de control para las propiedades consideradas extra del flujo de bits de canal. Con respecto a esto último, puede lograrse un máximo de control al utilizar el código dual C2 todo el tiempo, y un mínimo de control es el caso cuando sólo se utiliza el código principal Ci. Por io tanto, es posible entender que la porción entre el número de palabras de canal de bit rti? y el número de palabras de canal de bit mi puede determinarse dependiendo de una medida elegida de control de CC. Otro método de acuerdo con la invención se caracteriza en que el estado de codificación se establece dependiendo de la palabra de información de bit n, lo que 5 permite distinguir esta palabra de información de bit n al detectar el estado de codificación. Con el objetivo de aumentar la velocidad de la señal de información, esuna ventaja que el estado de codificación también dependa de la palabra de información de bit n que va a codificarse. Como resultado, la misma palabra de canal puede utilizarse más ^B de una vez. De esta manera, se reduce el número de diferentes palabras de canal necesarias para construir un código de canal, el resultado es un código más eficiente. Por lo tanto, el utilizar estados en la estructura de una llamada máquina de estado finito (FSM) para la caracterización de códigos de canal Ci y C2 proporciona la posibilidad de establecer un código general con alta velocidad debido al uso múltiple de la misma 15 palabra de canal con diferentes estados siguientes. En el decodificador, es la mima palabra de canal en combinación con el estado siguiente, que únicamente determina la palabra de información correspondiente. ^P Otro método de acuerdo con la invención se caracteriza en que los estados de codificación del código de canal Ci y los estados de codificación del código de canal C2 20 arreglan que un número limitado de palabras de canal se substituya por otras palabras de canal o patrones, estas otras palabras de canal o patrones no pertenecen a los grupos de palabras de canal del código de canal d y del código de canal C2. En un diseño práctico del código de canal que se basa en la combinación de dos códigos Ci y C2 de acuerdo con la invención, hay * espacio extra para el diseño del 25 control fortuito limitado en la parte alta del control garantizado. Se entiende que el control fortuito es el tipo de control en el que el uso actual de este control depende del contenido actual de datos (palabras de información) que entran al codificador. La existencia del espacio para el control de CC fortuito se debe al hecho de que - en un código práctico - algunos patrones específicos no ocurren en el flujo de bit de canal bajo una aplicación normal del código de canal; estos patrones pueden utilizarse como patrones de substitución para otros patrones que se permiten en el flujo de bits de canal. — Al substituir un número limitado de palabras de canal o patrones por otras palabras de canal o patrones que no pertenecen a las palabras de canal o patrones presentes en la señal de canal binario antes de las substituciones, puede lograrse un control de CC adicional, por ejemplo, si la substitución implica una inversión de paridad. Los métodos de codificación como se describieron en las incorporaciones anteriores tienen las siguientes ventajas, que son obvias o podrán aclararse en la descripción de las figuras, i) control de CC garantizado, ii) propagación de error reducida debido a la naturaleza de byte orientada de la codificación, iii) esquema simple de codificación de un solo pase, dando como resultado una complejidad reducida del codificador para realizar codffj^ación con control de CC ha a delante. La invención también se refiere a un aparato para codificar. La invención también se refiere a una señal que se compone de una corriente de bits de datos de una señal de canal binario artificial. La invención también se refiere a un portador de grabación y a un aparato para decodificar. r Estos y otros aspectos de la invención se describirán a continuación en la descripción de las figuras, en las que La figura 1 muestra un ejemplo del método de codificación, La figura 2 muestra un ejemplo de una máquina de estado finito de estado 6 que se utiliza para el código principal (código de canal Ci), dirigido por las coacciones de canal d=2, k=10, La figura 3 muestra un ejemplo de una máquina de estado finito de estado 6 que se utiliza para ei código dual (código de canal C2), dirigido por las coacciones de canal d=2, k=10, La figura 4 muestra las tablas de código del código principal d, La figura 5 muestra las tablas de código del código principal C2, La figura 6 muestra un ejemplo de cómo se realiza la decodificación de la función de estado siguiente de las palabras de canal del código principal, La figura 7 muestra un ejemplo de cómo se realiza la decodificación de la función de estado siguiente de las palabras de canal del código dual, La figura 8 muestra el árbol RDS que se utiliza para realizar el control de CC, La figura 9 muestra la trayectoria del codificador en una base de bytes que se utiliza para realizar el control de CC para efectuar una codificación hacia adelante eficiente, La figura 10 muestra un aparato para codificar de acuerdo con la invención, La figura 11 muestra un portador de grabación en el que se graba en una pista una señal que se compone de una comente de bits de datos de una señal de canal binario artificial, que se obtiene después de llevar a cabo un método de acuerdo con la invención, La figura 12 muestra una porción alargada del portador de grabación de la figura 11 , La figura 13 muestra un aparato para decodificar de acuerdo con la invención, La figura 14 muestra un aparato de grabación de acuerdo con la invención para grabar información, La figura 15 muestra un aparato de lectura de acuerdo con la invención para leer un portador de grabación, La figura 16 muestra una máquina de estado finito, descripción de bit completo para d=1 , La figura 17 muestra una máquina de estado finito, descripción de medio bit para d=1 , La figura 18 muestra una máquina de estado finito de estado 2 para d=1 , La figura 19 muestra una alteración de código del código de canal Ci y del código de canal C para d=1 , La figura 20 muestra una máquina de estado finito de estado 5, descripción de medio bit para d=1 , La figura 21 muestra una máquina de estado finito de estado 7, descripción de medio bit para d=1.

La figura 1 muestra de manera gráfica un ejemplo del método de codificación. Es posible influenciar el uso de las propiedades predeterminadas de este método de la señal de canal binario, por ejemplo para el control de CC garantizado vía la altemación de dos códigos Ci y C2 vía un patrón de altemación que también se conoce en el decodificador. Se consideran dos códigos de canal, d y C2. Ambos códigos se aplican en símbolos de bit n. El código de canal d es un código de alta velocidad con cartografía de n a mi , el código de canal C2 es un código de baja velocidad con cartografía de n a m . En este ejemplo, para d^2, k=10, C1 tiene una cartografía de 8 a 15, y C2 tiene una cartografía de 8 a 17 (n=8, m?=15, m2=17). El control de CC garantizado, es decir, el control de CC para cada secuencia posible de palabras de información se logra si se cumplen las siguientes condiciones: por cada símbolo de bit n, el código de canal C2 tiene dos palabras de canal, uno con paridad regular y otro con paridad irregular con el fin de influir el valor RDS de la señal de canal binario; por cada símbolo de bit n, las dos posibles representaciones de canal de código C2 tienen el mismo estado siguiente. Las Máquinas de estado finito (FSMs) de los códigos d y d> que indican los estados y las caracterizaciones del estado de los código de canal C1 y C2, tienen el mismo número de estados, y la FSM se basa en el mismo vector propio aproximado (de acuerdo con la definición de Franazek, vea d 5.3.1 del libro "Códigos para los sistemas de almacenaje de datos en masa", K. A. Schouhamer Immink, noviembre 1999, Shannon Foundation Publishers (ISBN-90-74249-23-X), que implica que las palabras de canal que terminan con un número determinado de ceros tienen una cierta multiplicidad, sin tener en cuenta el hecho de si son parte de una palabra de canal del código principal C1 ó del código dual C2. El vector propio aproximado en este caso de d=2, k=10 que satisface una desigualdad del vector propio es el siguiente: V(d=2, k=?o) = {2, 3, 4, 4, 4, 4, 3, 3, 3, 2, 1 }. Sin embargo, la caracterización de los estados de FSM1 para C1 y FSM2 para C2 puede ser diferente. Estas caracterizaciones de estado se eligen con el fin de efectuar las coacciones impuestas en la señal de canal binario. Por ejemplo, estas coacciones pueden ser coacciones que limiten la duración de funcionamiento (d, k) o una coacción RMTR. De esta manera, se satisfacen las coacciones impuestas en ia señal de canal binario, formadas por el eslabonamiento de las palabras de canal de bit mi y las palabras de canal de bit m2. Se puede llamar al código de canal C el código principal, mientras que el código de canal C2 se conoce como el código dual. La parte superior de la figura 1 describe una palabra de información de bit n 1 que se convierte en una palabra de canal de bit nr¡? 2 vía un canal d o en una palabra de canal de bit m2 3 vía un código de canal Las dos palabras de canal de bit m2 disponibles se indican en la figura 1 mediante las paridades correspondientes, "0" y "1". Las flechas en la parte inferior de esta figura describen la "corriente" a través de los estados de codificación de las Máquinas de estado finito FSMi y FSM2 al convertir las palabras de información. Puede verse que al convertir una palabra de información en una palabra de canal de bit mi, sólo hay una flecha desde el estado de codificación de la palabra de canal al estado de codificación de la siguiente palabra de canal, mientras que al convertir una palabra de información en una palabra de canal de bit m2, hay dos flechas desde el estado de codificación de la palabra de canal al estado de codificación de la siguiente palabra de canal, lo que indica la elección entre las dos palabras de canal de bit m2 disponibles. La parte inferior de la figura 1 describe que por cada palabra de información (256 entradas como las palabras de información son de 8 bits de largo, n=8) dos palabras de canal de bit m2 están disponibles con paridades opuestas y con el mismo estado siguiente. Al convertir una palabra de información de bit n en un palabra de canal de bit m2, esta palabra de canal de bit m2 puede elegirse de las dos palabras de canal de bit m2 disponibles. En este ejemplo, esta elección se utiliza para crear un código de canal de CC balanceada o sin CC. La figura 2 muestra un ejemplo de la caracterización del estado para una Máquina de estado finito de estado 6 que se utiliza para el código principal (código de canal Ci). En este ejemplo, las coacciones del canal que cumplen son d=2 y k=10 y el código de canal Ci tiene una cartografía de 8 a 15. La figura 3 muestra un ejemplo de la Máquina de estado finito de estado 6 que se utiliza para el código dual (código de canal C2). En este ejemplo, las coacciones del canal que cumplen son d=2 y k=10 y el código de canal C2 tiene una cartografía de 8 a 17. En estas figuras, una anotación de "-1O20 ', como puede encontrarse en la • columna palabras ADENTRO en el estado 1 del código principal, indica todas las palabras de canal con terminación "100". De la misma manera, " | 010101-, como puede encontrarse en la columna palabras AFUERA de estado 2 del código principal, indica todas las palabras de canal con inicio "0100000000001". Las Máquinas de estado finito (FSMs) de los códigos d y C2 tienen el mismo número de estados, y las FSMs se basan en el mismo vector propio aproximado, lo que • implica que las palabras de canal que terminan con un número determinado de ceros tiene cierta multiplicidad, sin tener en cuenta el hecho de si son parte de una palabra de canal del código principal d o del código dual C2. En la FSM del código dual C2, cada rama que deja el estado correspondiente a dos posibles palabras de canal (par de palabras) con i) paridad opuesta y ii) el mismo estado siguiente. Las figuras 2 y 3 15 muestran la multiplicidad de cualquier palabra de canal en la FSM de estado 6 que está entre 1 y 4. Muchas palabras de canal de pares de palabras se utilizan más de una vez a • través de los diferentes estados. Mediante el emparejamiento apropiado, es decir, al agrupar la misma combinación de palabras de canal o pares de palabras junto con los 20 estados siguientes a una entrada de la tabla para más de un estado, es posible reducir la propagación de error ya que una distinción precisa de los estados que llevan a la palabra de canal dada se vuelve irrelevante para estas palabras de canal o pares de palabras. De hecho, los códigos Ci y C2 permiten la decodificación completa independiente del estado.

Los expertos en la materia están familiarizados con los códigos de canal compuestos por diferentes estados, los estados que forman una Máquina de estado finito. Por ejemplo, información detallada de los estados de codificación puede encontrarse en la especificación de patente europea EP 0 745 254 B1 (PHN 14.746) o en el libre "Códigos para sistemas de almacenaje de datos en masa", K. A. Schouhamer Immink, noviembre 1999, Shannon Foundation Publishers (ISBN -90-74249-23-X) En d 5.3 de este libro se explica que con el fin de poder construir una secuencia de palabras de canal que cumpla con las coacciones impuestas en un código de canal, deben emanar desde cada estado de código por lo menos palabras M que terminen en los mismos u otros estados principales. La existencia de un grupo de estados de codificación es por consiguiente una condición necesaria para la existencia de un código para el número específico de palabras de información (256 en el caso de un palabra de información de bit 8). Puede mostrarse que si un vector propio aproximado satisface una desigualdad del vector propio aproximado, entonces pueden averiguarse el código de duración fija con las coacciones predeterminadas y otros parámetros del código. Pueden encontrarse más detalles en d 5.3.1 de este libro y en las referencias que aquí se incluyen. La invención de las incorporaciones anteriores no se limitan a un método de codificación con el fin de realizar una señal de canal binario con control de CC garantizado y propagación de error reducida, con los parámetros d=2, k=10, n=8, m?=15, ?2=17; un experto en la materia puede aplicar la enseñanza del método de codificación de acuerdo con la invención, sin apartarse del campo de la invención, para generar una señal de canal binario con, por ejemplo, d=2, n=7 o d=2 ó n=13. Por ejemplo, también puede generar una señal de canal binario con una coacción d=1.

Para la codificación de canal d=2, el código dual C2 del código combinado necesita dos bits de canal extra para cada palabra de canal, en comparación con las palabras de canal del código principal (cartografías de 8 a 17 y 8 a 17 de los códigos dual y principal, respectivamente). Como un método práctico, lo extra en términos de bits de canal que se necesitan para el diseño del código dual es el valor inverso de la velocidad R del código de canal. Para d=2, k=10 la capacidad maxentrópica (límite superior teórico para la velocidad) es igual a .5418, se necesitan alrededor de 1.846 "bits", que se redondea a 2. Para la codificación de canal d=1 , la situación es muy diferente. La capacidad maxentrópica (sin coacción k) es igual a .6942, por lo que generalmente los códigos se diseñan con una velocidad igual a 2/3. Los códigos de byte orientado con una cartografía de 8 a 12 pueden utilizarse para el código principal. El número extra de "bits" que se necesitan para las palabras de canal del código dual llega a 1.441 "bits". Redondear a 2 lleva a un código dual con una cartografía de 8 a 14, pero da como resultado una pérdida de velocidad de más de medio bit, lo que hace un enfoque de código combinado menos interesante desde el punto de vista de la capacidad. Se necesita una medida extra, que se discutirá a continuación, con el fin de evitar la pérdida de velocidad mencionada. La presente solución se lleva a cabo para el caso d=1 ; para otras coacciones d, pueden inventarse soluciones similares. La solución para d=1 es para describir la codificación de canal en términos de medios bits, en vez de la descripción de común en términos de bits completos. El bit completo estándar FSM para d=1, y el medio bit FSM se muestran en las figuras 16 y 17, respectivamente. En el medio bit FSM, puede distinguirse entre Estados regulares, en los que las palabras que entran en estos estados tienen un número regular de ceros rezagados, y Estados irregulares, en tos que las palabras que entran en estos estados tienen un número irregular de ceros rezagados. Los Estados regulares están numerados {1 , 3, 5}, los Estados irregulares están numerados {2, 4}. En el medio bit FSM, se considera una ^ cartografía de 8 a 24 para el código principal, y una cartografía de 8 a 27 para el código dual. Ahora existen dos versiones del código principal: uno con una codificación de E a E, 5 que va de uno de los estados { 1 , 3, 5} hacia uno de los estados { 1 , 3, 5} , el otro con una codificación de O a O, que va de uno de los estados {2, 4} hacia uno de los estados {2, 4}. También existen dos versiones del código dual: uno con una codificación de E a O, que va de uno de los estados { 1 , 3, 5} hacia uno de los estados {2, 4}, el otro con una ^^ codificación de O a E, que va de uno de los estados (2, 4} hacia uno de los estados { 1 , 3, 10 5}. Es conveniente considerar una FSM de dos estados para la codificación con el código combinado, que consta del estado E al O, como se muestra en la figura 18. La codificación con el código principal no lleva a un cambio de estado (E ? E ó O ? O), mientras que la codificación con el código dual siempre lleva a un cambio de estado (E ? O ó O ? E) porque el número de medios bits en una palabra de canal del código dual es 15 irregular. La secuencia de codificación para segmentos sucesivos del código combinado se muestra en la figura 19. Un segmento es una secuencia de palabras de fuente (bytes), el primero de los cuales va a codificarse con el código dual C2, y todas las palabras de fuente subsecuentes (bytes) van a codificarse con el código principal Ci. 20 Para la generación de palabras de canal para los dos códigos principales, se adopta el siguiente argumento. Una palabra de canal de bit completo (de 12 bits duración) puede convertirse en una palabra de canal de medio bit (de 24 medios bits) para el estado E vía las reglas de conversión 0 ? 00 y 1 ? 01 , lo que implica que una palabra de canal de bit completo |?p1 ? 10m | se convierte en lo2"*1! ? 102"1 ! . La flecha de "1" a "1" indica cualquier secuencia válida de acuerdo con las FSMs respectivas. Hay que notar que debido a la conversión, sólo puede haber un número irregular de ceros entre dos unos de la palabra de medio bit, de acuerdo con la FSM de medio bit. Una palabra de canal de bit completo puede convertirse en una palabra de canal de medio bit para el estado O vía las reglas de conversión 0 ? 00 y 1 ? 10, lo que implica que una palabra de canal de bit completo | ?n1 ? 10m| se convierte en J O2"! ? 10 |2m+1 La generación de palabras para los códigos duales está ligeramente más involucrada. Para el estado E, se convierte una palabra de canal de bit 13 |?n1 ? 10m | primero en una palabra de canal de medio bit de longitud 26, y suministra un bit x extra al final: | O2"""11 ? lO2™ ! . Es obvio que para el estado E, sólo se permite x=0. El eslabonamiento con el bit extra x=0 implica la construcción de una palabra de canal de medio bit de longitud 27, con los estados siguientes que se convierten de {1 } a {2}, y de {3, 5} a {4}. Para el estado O, un procedimiento similar lleva a la palabra de canal de medio bit 27 ¡Ó2"1! ? I02m+1 |x, donde x=1 sólo se permite si m > 1 , y lleva al estado 1 como estado siguiente. La otra posibilidad x=0 siempre se permite, lo que lleva al estado 3 como estado siguiente si m es regular, y ai estado 5 como estado siguiente si m es irregular. La posibilidad de construir dicho código se enumera fácilmente. Se considera el vector propio aproximado {2, 2, 3, 4, 3} para los estados de la FSM de medio bit. Además, se restringe n < 5 y m < 5 (en vista de una coacción k, que no se impone vía la FSM). Nuestra presente dirección no es construir un código más óptimo (en términos de la coacción k, dada d=1), sólo se quiere mostrar la posibilidad de las medidas propuestas para el diseño de códigos combinados para d=1.

Para el código principal, en el estado E con estados {1 , 3, 5}, es decir, código C?E, se tiene para las palabras que salen del estado 1 que n > 1 , y están disponibles 519 jf palabras, lo que es suficiente ya que la multiplicidad del estado del estado 1 es igual a 2, por lo que se necesitan 512 palabras; para las palabras que salen de los estados 3 y 5, se 5 tiene que n > 0, y están disponibles 872 palabras, lo que es sufidente ya que la multiplicidad del estado de los estados 3 y 5 son iguales a 3, por io que se necesitan 768 palabras. Para el código principal, en el estado O con estados {2, 4}, es decir, código C?°, se tiene para las palabras que salen del estado 2 que n > 1 , y están disponibles 638 fO palabras, lo que es sufidente ya que la multipliddad del estado del estado 2 es igual a 2, por lo que se necesitan 512 palabras; para el estado 4, se tiene que n > 0, y están disponibles 1072 palabras, lo que es suficiente ya que la multiplicidad del estado del estado 4 es igual a 4, por lo que se necesitan 1024 palabras. Para el código dual, se tiene que contar para la propiedad del "mismo estado 15 siguiente" de acuerdo con la presente invendón. Para el código dual, en el estado E con estados {1 , 3, 5}, es dedr, código C2E, se tiene para las palabras que salen del estado 1 que n > 1 , y que hay 132 palabras de canal de paridad regular y 130 palabras de canal de • paridad irregular con el estado 2 como el estado siguiente, y que hay 384 palabras de canal de paridad regular y 388 palabras de canal de paridad irregular con el estado 4 20 como el estado siguiente, lo que produce un total de 514 posibles entradas para el código dual, lo que es sufidente ya que la multipliddad del estado 1 es igual a 2, y se requieren 512 entradas; para las palabras que salen de los estados 3 y 5, se tiene que n > 0, y que hay 220 palabras de canal de paridad regular y 220 palabras de canal de paridad irregular con el estado 2 como el estado siguiente, y que hay 648 palabras de canal de paridad regular y 648 palabras de canal de paridad irregular con el estado 4 como el estado siguiente, lo que produce un total de 868 posibles entradas para el código dual, lo que es suficiente ya que la multipliddad de estado de los estados 3 y 5 es igual a 3, y se • requieren 768 entradas. Para el código dual, en el estado O con estados {2, 4}, es dedr, código C?0, se tiene para las palabras que salen del estado 2 que n > 1 , y que hay 194 palabras de canal de paridad regular y 192 palabras de canal de paridad irregular con el estado 1 como el estado siguiente, y que hay 300 palabras de canal de paridad regular y 300 palabras de canal de paridad irregular con el estado 3 como el estado siguiente, y que hay ^w 186 palabras de canal de paridad regular y 186 palabras de canal de paridad irregular con el estado 5 como el estado siguiente, lo que produce un total de 678 posibles entradas para el código dual, lo que es suficiente ya que la multiplicidad de estado del estado 2 es igual a 2, y se requieren 512 entradas; para las palabras que salen del estado 4, se tiene que n > 0, y que hay 324 palabras de canal de paridad regular y 324 palabras de canal de 15 paridad irregular con el estado 1 como el estado siguiente, y que hay 504 palabras de canal de paridad regular y 504 palabras de canal de paridad irregular con et estado 3 como el estado siguiente, y que hay 312 palabras de canal de paridad regular y 312 • palabras de canal de paridad irregular con el estado 5 como el estado siguiente, lo que produce un total de 1140 posibles entradas para el código dual, lo que es suficiente ya 20 que la multipliddad de estado del estado 4 es igual a 4, y se requieren 1024 entradas. En el caso de d=1, k=7, el siguiente vector propio satisface una desigualdad de vector propio aproximado: V(d=?, k=7, s=2) = {3, 4, 5, 6, 5, 6, 4, 6, 3, 3, 3, 3, 3, 3, 2, 2}. Las Máquinas de estado finito acompañantes, una Máquina de estado finito de estado 5 y de estado 7, descripción de medio bit para d=1 , se muestran en la figura 20 y la figura 21. En las columnas de código prindpal sin ventilador y código dual sin ventilador de estas figuras se indica el número de palabras de canal. Puede verse que el número de palabras 4fc redundantes puede ser diferente para el código principal o ef código dual. La figura 4 muestra las tablas de código del código prindpal (código de canal 5 Ci), d=2, k=10, RMTR=6, con el índice de entrada que representa el índice del símbolo de informadón de bit 8 (0-255). Para cada entrada, una palabra de canal de 15 bits de largo se enlista junto con el estado siguiente correspondiente. La figura 5 muestra las tablas de código del código dual (código de canal Ci), d=2, k=10, RMTR=6, con el índice de entrada que representa el índice del símbolo de fü información de bit 8 (0-255). Para cada entrada, las dos palabras de canal de 17 bits de largo (pares de palabras) se enlistan junto con los estados siguientes correspondiente.

Estos estados siguientes son idéntico.,. La estructura sistemática del código principal Ci y el código dual C2 realiza un control garantizado de las propiedades deseadas extra de la comente de bits de canal 15 (como una propiedad sin CC). En una incorporación del código de canal basado en la combinación de dos códigos Ci y C2 hay espacio extra para el diseño de control fortuito (limitado) en la parte superir; del control garantizado. Se entiende que el control fortuito ^ es el control en el que el uso actual de este control depende del contenido actual de datos que entra en el codificador. 20 La existencia de espado para control fortuito de CC se debe al hecho de que - en un código práctico - algunos patrones específicos no ocurren en la corriente de bits de canal bajo una aplicadón normal del código de canal; estos patrones pueden utilizarse como patrones de substitudón para otros patrones que se permiten en la corriente de bits / de canal. Por ejemplo, si las substituciones impl!can una inversión de paridad, entonces 25 las substituciones pueden utilizarse para el control de CC adicional, en el mismo sentido que la tabla de substituciones se utiliza en el código EFM plus. La evaluadón cuyo patrón se va a seleccionar puede realizarse en las bases de un criterio relacionado a RDS, por ejemplo, con un byte hacia adelante. Aunque la invención como se describió hasta ahora se relaciona a un código de canal con un control garantizado en la combinadón de dos códigos, la invención también se reladona a la utilización de este control fortuito en un número limitado de substituciones. A continuación resaltaremos algunas de las posibilidades (a las que se hará referencia como A a O) de control fortuito para el código principal Ci y el código dual C2 de acuerdo con las tablas de código de las figuras 4 y 5. Nos limitamos a los que son los más fádles de implementar. Tanto para el código principal como para el código dual se tienen posibles substituciones (en donde los bits entre paréntesis, como (zu), se refieren a las palabras de canal de bit 17 del código de canal C2): A. | 100 100 000 100 0 xy (zu) 100 100 100 100 0 xy (zu) si no se viola la coacción RMTR=6.

B. | 010010 00001000x (yz) ? |?1001001001000x (yz) , si no se viola la coacción RMTR=6, y cuando el estado actual no es el estado 3.

C. 1001 001 000001 000 (xy) ? 1001 001 001 001 000 (xy) , si no se viola la coacción RMTR=6, y cuando el estado actual no es el estado 3.

D. Si una palabra de canal tiene una terminación: -102, pueden aplicarse las siguientes fc substituciones en la siguiente palabra de canal: 1051- ? 061- 1061- ? 071- 1071- ? 081- E. Si una palabra de canal tiene una terminadón: -103, pueden aplicarse las siguientes substituciones en ia siguiente palabra de canal: 1051- ? 061- 1061- 071- F. Si una palabra de canal tiene una terminación: -104, pueden aplicarse las siguientes substituciones en la siguiente palabra de canal: 1051- -» 061- G. Si una palabra de canal tiene una terminación: -106, pueden aplicarse las siguientes substitudones en la siguiente ,- .labra de canal: 1021- ? 031- 1031- 041- H. Si una palabra de canal tiene una terminación: -107, pueden aplicarse las siguientes ?t substitudones en la siguiente palabra de canal: 1021- 031- Si una palabra de canal tiene una terminadón: -109, pueden aplicarse las siguientes substituciones en la siguiente palabra de canal: 01051- ? 01021021- , si no se viola la coacción RMTR=6.

J. Si una palabra de canal tiene una terminación: -102, pueden aplicarse las siguientes substituciones en la siguiente palabra de canal: 1021021- ' ? 1051- 1021031- ? 1061- K^IO !- ? 1071- • 1021071- 10101- Sólo para el código principal Ci hay unas substitudones extra: K. H?2105104x | ? | 108104X | 10210e-!02xy | lOWxyl M. Si una palabra de canal tiene una terminación: -10p, pueden aplicarse las siguientes substituciones en la siguiente palabra de canal: |o2?o2?o7?o| ? |o2?o10?o| Para 2 < n 8.

N. | ?5102105x | | ?5108x | O. | ?9102103 |o9?o5| Hay que resaltar que siempre que una posible substitudón (bajo A hasta O) viole las coacciones de duración de fundonamiento (k=10, RMTR=6), no se realiza la substitudón. En la figura 6 se muestra cómo puede hacerse la decodificación para las palabras de canal del código prindpal. En la figura 7 se muestra cómo puede hacerse la decodificación para las palabras de canal del código dual. Al decodificar una palabra de canal, ya sea del código principal Ci o del código dual C2, en una palabra de informadón de bit 8, no se necesita conocimiento del estado actual. Por lo tanto, esta decodificadón se llama decodificación de estado independiente.

Por el otro lado, es necesario el conocimiento del estado siguiente con el fin de poder decodificar únicamente las palabras de canal en el caso de ocurrencia múltiple de la palabra de canal dada. De hecho, una palabra de código está representada no sólo por la palabra de canal dada, sino por la combinación de palabra de canal y el estado siguiente. En las figuras 6 y 7 puede verse que, para la determinación del estado siguiente, debe realizarse una ventana de decodificadón con un decodificador hada adelante de un máximo de 12 bits y 14 bits en la siguiente palabra de canal, en caso de que la siguiente palabra de canal se codifique con el código principal o con el código dual, respectivamente. Las entradas en las tablas de las figuras 6 y 7, en donde es necesario este decodificador máximo, se indican con flechas. Este decodificador hada adelante no debe confundirse con la codificación hada adelante para el control de CC mejorado. Los asteriscos en las figuras 6 y 7 indican que se permiten todas las combinaciones de bit posibles, siempre que se conozcan las coacdones impuestas. Al decodificar las palabras de canal en las palabras de información, puede utilizarse una técnica de mezda, como se explicará a continuación. El utilizar esta técnica da como resultado una complejidad de hardware redudda, es decir, un número menor de puertas, necesario para implementar el algoritmo del decodificador. Se describirá una implementación particular con más detalle. La decodificación de las palabras de canal del código prindpal con la técnica de mezda se realiza de la siguiente manera. Vía la decodificación enumerativa para d=2 la palabra de canal de bit 15 se convierte en una palabra de bit 9 mediante un cartografía de 15 a 9. La decodrficación enumerativa es una decodificadón en la que las palabras de canal que van a decodificarse se computan por medio de un procedimiento algorítmico que se basa en la coacción d=2 en vez de almacenar todas las palabras de canal en una tabla (para más información acerca de la codificadón enumerativa, consulte el capítulo 6 del lib *- "Códigos para los sistemas de almacenaje de datos en masa", K. A. Schouhamer Immink, noviembre 1999, Shannon Foundation Publishers (ISBN-90-74249-23-X). El número del estado siguiente se decodifica vía la codificadón de bit 2 en 2 bits porque la multiplicidad máxima de las 4fc palabras de canal es igual a 4. La palabra de bit 9 y la palabra de estado de bit 2 da como resultado un índice de bit 11. Este índice de bit 11 se convierte en la palabra de 5 informadón de bit 8 con una tabla de mezcla para el código principal, esta tabla de mezcla se compone de una tabla con máximo 2048 entradas (=211) (decodificación de estado independiente). Al decodificar las palabras de canal del código dual, las técnica de mezda se lleva a cabo de la siguiente manera. Vía la decodificación enumerativa para d=2 la palabra ff de canal de bit 17 se convierte en una palabra de bit 10 mediante la cartografía de 17 a 10. El número del estado siguiente se decodifica vía la codíficadón de bit 2 en 2 bits. La palabra de bit 10 y I apalabra de estado de bit 2 da como resultado un índice de bit 12.

Este índice de bit 12 se convierte en la palabra de información de bit 8 con una tabla de mezcla para el código dual, esta tabla de mezda se compone de una sola tabla para 15 todos los 6 estados, ambas paridades y 4096 entradas (=212). En la figura 8 se muestra un árbol RDS que se utiliza para realizar el control de CC. RDS son las siglas He la Suma digital de fundonamiento (Running Digital Sum), f que es una medida del contenido de CC de la señal de canal binario. Como ya se dijo, por cada palabra de canal de bit m2 que se codifique, puede realizarse el control de CC. Con 20 el fin de realizar el control de CC más efectivo, es recomendable "mirar hacia adelante" con el objetivo de determinar que elección de la palabra de canal de bit m2, fuera de las dos palabras de canal de bit m2 disponibles, lo que da como resultado el mejor valor RDS.

Como puede verse en la figura 8, para poder ver las decisiones N hacia adelante, es necesario calcular las posibles trayectorias 2N del árbol RDS. Para N=3, hay que calcular 25 8 posibles trayectorias. Es daro que el número de trayectorias que va a calcularse sólo depende del número de palabras de canal de bit m2 que va a codificarse; el número de palabras de canal de bit mi no es importante mientras no se agreguen trayectorias adidonales al codificar una palabra de canal de bit rti?. La figura 8 muestra el árbol de decisiones con profundidad N, como se aplica en general, es dedr, para la codificación en las trayectorias distintas y para el criterio de evaluación. La figura 9 muestra el árbol de codificación con una complejidad muy reducida, lo que es posible debido a la propiedad del "mismo estado siguiente" del código dual C2. Aunque aún es necesario evaluar el criterio RDS en las distintas trayectorias, la codificación de bytes con Ci necesita hacerse una sola vez, mientras que los bytes que se codifican con C2, necesitan codificarse dos veces. El considerar un bloque de N * nB bytes, se compone de bytes N relacionados a una palabra de canal del código dual y de N * (nB - 1) bytes relacionados a las palabras de canal del código prindpal. Es posible calcular que, en el caso del árbol RDS de la figura 8, el número de bytes que va codificarse con el fin de realizar un control de CC hacia adelante es (2N * nB ) bytes. De manera similar puede calcularse que, en el caso del la figura 9, el número de bytes que va codificarse con el fin de realizar un control de CC hacia adelante es N * (nB+ 1) bytes. En condusión, se muestra que, con el fin de realizar un control de CC hacia delante, el método de codificación de acuerdo con la invención se arregla de manera que por cada símbolo de bit n, las dos posibles representadones de canal del código C2 tienen el mismo estado siguiente. La figura 10 muestra un aparato para codificar de acuerdo con la invención. En este aparato de codificadón 100, una comente de bits de datos de una señal de información binaria 101 se convierte en una corriente de bits de datos de una señal de canal binario artifidal 103. El aparato de codific ción 100 se compone de un convertidor 102 para convertir las palabras de información de bit n en palabras de canal de bit mi y para convertir las palabras de información de bit n en palabras de canal de bit m2, de acuerdo con el método de codificación, por ejemplo de acuerdo con la tabla de código del código principal d y del código dual C2 como se muestra en las figuras 4 y 5. El aparato de codificación 100 también se compone de medios para establecer el estado 104 para establecer un estado de codificación de las palabras de canal de bit irp y de las palabras de canal de bit m2. Al utilizar este estado de codificación, el convertidor 102 puede convertir la siguiente palabra de información de bit n. La figura 11 muestra, a manera de ejemplo, un portador de grabación 110 en el que se graba en una pista una señal que consta de una corriente de bits de datos de una señal de canal binario artificial, que se obtiene después de llevar a cabo un método de acuerdo con la invención. La figura 12 muestra una porción agrandada del portador de grabación de la figura 11. El portador de grabación que se muestra es de tipo ópticamente detectable. El portador de grabadón también puede ser de tipo diferente, por ejemplo, de tipo magnéticamente leíble. El portador de grabación se compone de patrones de información arreglados en las pistas 111. La figura 12 muestra una pordón agrandada 112 de una de las pistas 111. Ei patrón de información en la pordón de pista 112 que se muestra en la figura 12 se compone de secdones primeras 113, por ejemplo, en forma de marcas ópticamente detectables y secciones segundas 114, por ejemplo, áreas intermedias entre las marcas. Las secdones perneras y segundas alternan en una dirección de la pista 115. Las secciones primeras 113 presentan primeras propiedades detectables y las secdones segundas 114 presentan segundas propiedades que pueden distinguirse las primeras propiedades detectables. Las secdones primera 113 representan celdas de bit 116 de la señal binaria S modulada que tiene un nivel de señal, por ejemplo el bajo nivel de señal L.

Las secciones segundas 114 representan celdas de bit 117 que tienen el otro nivel de señal, por ejemplo el alto nivel de señal H. El portador de grabación 110 puede obtenerse primero mediante la generación de una señal de canal binario y después al proporcionar el portador de grabación con el patrón de información. Si el portador de grabación es de 5 tipo ópticamente detectable, el portador de grabación puede obtenerse por medio de técnicas de mando y réplica que conozca alguien experto en la materia. La figura 3 muestra un aparato para decodificar. En este aparato de decodificación 132, una corriente de bits de datos de una señal de canal binario artificial 131 se convierte en una corriente de bits de datos de una señal de información binaria 134. El aparato de decodificación 132 se compone de un convertidor para convertir la señal de canal binario artificial 131 en la corriente de bits de datos de una señal de información binaria. Por ejemplo, la decodificación puede lograrse al utilizar una técnica de mezcla como se describe en y con referencia a las figuras 6 y 7. Al decodificar la señal de canal binario 131 , es necesaria la informadón acerca de la siguiente palabra de canal 5 que va a decodificarse, como se describe en y con referencia a las figuras 6 y 7. Esta información 133 amortiguador de separadón suministra al aparato de decodificadón 132 antes de la decodificación de la palabra de canal presente. f La figura 14 muestra un aparato de grabadón para grabar información. La figura muestra un aparato de grabación para grabar informadón, en el que se utiliza el 0 aparato para codificar de acuerdo con la invendón, por ejemplo el aparato para codificar 100 que se muestra en la figura 10. Esta línea de señal 141 suministra palabras de información que van a codificarse al aparato para codificar 100. En el aparato de grabadón, la línea de señal 142 para suministrar la señal de canal binario modulado se conecta a un drcuito de control 143 para una cabeza de escritura 144 en la que se mueve un portador de grábadón 145 del tipo en el que se escribe. La cabeza de escritura 144 es del tipo habitual que es capaz de introdudr marcas que tienen cambios detectables en el portador de grabación 145. El circuito de control 143 también puede ser del tipo habitual que genera una señal de control para la cabeza de escritura en respuesta a la señal modulada que se aplica al circuito de control 143, por lo que la cabeza de escritura 144 introduce un patrón de marcas que corresponde a la señal modulada. La figura 15 muestra un aparato de lectura para leer un portador de grabación. Esta figura muestra un aparato de lectura en el que se utiliza un aparato para decodificar de acuerdo con la invención, por ejemplo, el aparato de decodificación 132 que se muestra en la figura 13. El aparato de lectura se compone de una cabeza de lectura 152 del tipo habitual para leer un portador de grabadón 151 de acuerdo con la invención, dicho portador de grabadón 151 lleva un patrón de información que corresponde a la señal de canal binario modulado de acuerdo con esta invendón. La cabeza de lectura 152 produce una señal de lectura análoga modulada de acuerdo con el patrón de informadón leído por la cabeza de lectura 152. El circuito de detección 153 convierte esta señal de lectura de modo habitual en una señal binaria, lo que se aplica al drcuito de decodificación 132. Aunque la invención se ha descrito con referencia a ¡ncorporadones preferidas, éstos no son ejemplos limitativos. Así, se harán aparentes varías modificaciones para los expertos en la materia, sin apartarse del campo de la invendón, como se define en las reivindicaciones. Por ejemplo, en vez de utilizar un código prindpal y un código dual, también es posible crear una corriente de palabras de canal, sin apartarse del campo de la invención, al utilizar una combinadón de más de un código principal y/o más de un código dual. Mediante la mezcla apropiada de estos códigos, todavía puede cumplirse con las coacdones de la corriente de palabras de canal.

Por ejemplo, el campo de la invendón no se limita a un método para codificar una palabra de información en una palabra de canal de bit mi seguida por una palabra de g^ canal de bit m2. No se prescribe el número de palabras de información que va a codificarse en las palabras de canal de bit mi antes de codificar una palabra de 5 informadón en una palabra de canal de bit m2. Por ejemplo, el campo de la invención no se limita a un código binario. Sin apartarse de la esencia de la invención, la invención puede aplicarse a códigos de nivel múltiple, códigos terceros u otros códigos ary M. el número de diferentes palabras de canal de bit m2 para cada palabra de información de bit n debe ser por lo menos 2 y, en fl) una situadón ventajosa, este número es igual al número de valores de la multi valuada "paridad" - parámetro, mientras que las "paridades" de las palabras de canal deben cubrir por lo menos todos los valores diferentes por lo menos una vez. En el caso de un código tercero (con valores -1 , 0 y 1), esto implica que por lo menos tres diferentes palabras de canal de bit m2 con "paridades" -1 , 0 y 1 están presentes en el código de canal C2 (con el 15 mismo estado siguiente). Además, la invención reside en cada una de las características o en cada una de las combinaciones de características.

Claims (16)

1. CAPITULO REIVINDICATORÍO Habiendo descrito la invención, se considera como una novedad y, por lo p tanto, se reclama lo contenido en las siguientes: 5 REIVINDICACIONES 1. Un método para convertir un flujo de bits de datos de una señal binaria de informadón en un flujo de bits de datos de una señal binaria de canal artificial, en el que el flujo de bits de datos de una señal de información binaria se divide en palabras de información de bit n, dichas palabras de información se convierten en palabras de canal de bit mi de acuerdo con un código de canal Ci , o palabras de canal de bit m2 de acuerdo con un código de canal C2, en donde rti?, m2 y n son integrales para las que se sostiene que n < mi < m2, en el que la palabra de canal de bit m2 se elige de por lo menos dos palabras de canal de bit m2, dos de les cuales tienen paridades opuestas, las palabras de canal de bit mi concatenadas y las palabras de canal de bit m2 que cumplen con una 5 coaedón de duradón de funcionamiento de la señal de canal binaria, seleccionar la palabra de canal de bit irp de un grupo de una pluralidad de grupos de palabre e canal de bit m1 t cada grupo se compone sólo de palabras de canal de bit rrt? que tiene una parte inidal fuera de un subgrupo de partes ¡nidales de las palabras de canal de bit ?ti?, cada grupo se asocia con 0 un estado de codificación del código de canal d, el estado de codificación se establece dependiendo de una parte final de la palabra de canal precedente, o: seleccionar la palabra de canal de bit m2 de un grupo de una pluralidad de grupos de palabras e canal de bit .n2, cada grupo se compone sólo de 5 palabras de canal de bit m2 que tiene una parte inidal fuera de un subgrupo de partes ¡nidales de las palabras de canal de bit m2 pertenecientes a dicho grupo, cada grupo se asoda con un estado de codificación del código de canal C2, el estado de codificación se establece dependiendo de una parte final de la • palabra de canal precedente, 5 las partes finales de las palabras de canal de bit mi en un estado de codificadón del código de canal Ci y las partes iniciales de las palabras de canal de bit m2 en un grupo de código de canal C2 arreglado para cumplir con dicha coacdón de duración de fundonamiento.
2. ^ 2. Un método de acuerdo con la reivindicación 1 , que se caracteriza en que el número de estados de codificadón del código de canal Ci es igual al número de estados de codificación del código de canal C2.
3. 3. Un método de acuerdo con la reivindicadón 1 ó 2, que se caracteriza en 15 que la parte final de cualquier palabra de canal m. tiene una multipliddad yi, la multiplicidad yi es el número de estados diferentes del código de canal Ci que puede establecer dicha parte final, y que la parte final de cualquier palabra de canal C2 tiene una ^ multiplicidad y2, la multipliddad y2 es el número de estados diferentes del código de canal C2 que puede establecer dicha parte final y en el que yi = y2 sí la parte final de la palabra 20 de canal de bit mi es igual a la parte final de la palabra de canal de bit m2.
4. 4. Un método de acuerdo con ta reivindicación 1 , 2 ó 3, que se caracteriza en que por lo menos dos palabras de canal de bit m2 establecen el mismo estado.
5. 5. Un método de acuerdo con la reivindicación 1 , que se caracteriza en que los grupos de palabras de canal del código de canal Ci y los grupos de palabras de canal del código de canal C2 están arreglados de tal manera que la señal de canal binario que se forma mediante las palabras de canal de bit rrt? y las palabras de canal de bit m2 eslabonadas cumple con una coacdón d=2 y una coacción k=10.
6. 6. Un método de acuerdo con la reivindicadón 1 ó 5, que se caracteriza en que los grupos de palabras de canal del código de canal d y los estados de codificadón del código de canal C2 están arreglados de tal manera que la señal de canal binario que se forma mediante las palabras de canal de bit mi y las palabras de canal de bit m2 eslabonadas cumple con una Limitación de duración de funcionamiento mínima repetida = coacción 6 en el canal binario.
7. 7. Un método de acuerdo con la reivindicación 1 , que se caracteriza en que n
8. 8. Un método de acuerdo con la reivindicadón 1 , 2, 3 ó 4, que se caracteriza en que la pordón entre el número de palabras de canal de bit mi y el número de palabras de canal de bit m2 se determina dependiendo de una medida elegida de control de CC.
9. 9. Un método de ?ruerdo con la reivindicadón 1, que se caracteriza en que el estado de codificadón se establece dependiendo de la palabra de información de bit n, lo que permite distinguir esta palabra de informadón de bit n al detectar el estado de codificadón. - .^i^^?^
10. 10. Un método de acuerdo con la reivindicación 1, 2, 3 ó 4, que se caracteriza en que los estados de codificación del código de canal Ci y los estados de codificación del código de canal C2 sa arreglan de manera que un número limitado de palabras de canal se sustituye por otras palabras de canal o patrones, estas otras palabras de canal o patrones no pertenecen a los grupos de palabras de canal del código de canal Ci y del código de canal C2.
11. 11. Un aparato para codificar una comente de bits de datos de una señal de información binaria en una corriente de bits de datos de una señal de canal binario artifidal, para llevar a cabo uno de los métodos de las reivindicaciones, el aparato se compone de un convertidor de bit n a pii para convertir las palabras de informadón de bit n en palabras de canal de bit mi, un convertidor de bit n a m2 para convertir las palabras de información de bit n en palabras de canal de bit m2, los medios que establecen el estado para establecer un estado de codificación de fas palabras de canal de bit rti? y de las palabras de canal de bit m2, cuyo convertidor de bit n a mt se arregla para seleccionar la palabra de canal de bit mi de pendiendo de la parte final de la palabra de canal precedente, cuyo convertidor de bit n a rra se arregla para selecdonar la palabra de canal de bit m2 de pendiendo de la parte final de la palabra de canal precedente.
12. 12. Un aparato para codificar de acuerdo con la reivindicadón 11, que se caracteriza en que el aparato consta de medios de escritura para escribir un patrón de información en un portador de grabación.
13. 13. Una señal que se compone de una corriente de bits de datos de una señal de canal binario artifidal, que se obtiene después de llevar a cabo uno de los métodos de acuerdo con las reivindicaciones.
14. 14. Un portador de grabadón en el que se graba la señal en una pista de acuerdo con las reivindicadones, en el que los patrones de información representan las porciones de la señal, dichos patrones de información se componen de partes primeras y segundas que alternan en la direcdón de la pista, las partes primeras que presentan propiedades detectables y las partes segundas que presentan propiedades detectables son distinguibles de las propiedades primeras, las partes que tienen las propiedades primeras representan celdas de bits que tienen el primer valor lógico y las partes que tienen las propiedades segundas representan las celdas de bits que tienen el segundo valor lógico.
15. 15. Un aparato para decodificar una comente de bits de datos de una señal de canal binario artificial en una corriente de bits de datos de una señal de información binaria, el aparato se compone de medios de conversión para convertir la señal de acuerdo con las reivindicaciones en una cadena bit de bits que tengan un valor primero o segundo, la señal que contiene palabras de canal de bit rrt? y palabras de canal de bit rt.2, la cadena bit consta de palabras de informadón de bit n, los medios de conversión se arreglan para convertir las palabras de canal de bit mi y las palabras de canal de bit m2 en palabras de información de bit n, en donde una palabra de informadón se asigna a una palabra de canal para la conversión. * 41
16. 16. Un aparato de decodificación de acuerdo con la reivindicación 15, que se caracteriza en que el aparato también se compone de medios de lectura para leer ^fc un patrón de información desde el portador de grabación.