JP2000341133A - 変調装置および方法、並びに記録媒体 - Google Patents

変調装置および方法、並びに記録媒体

Info

Publication number
JP2000341133A
JP2000341133A JP11151296A JP15129699A JP2000341133A JP 2000341133 A JP2000341133 A JP 2000341133A JP 11151296 A JP11151296 A JP 11151296A JP 15129699 A JP15129699 A JP 15129699A JP 2000341133 A JP2000341133 A JP 2000341133A
Authority
JP
Japan
Prior art keywords
code
data
constraint length
conversion
run
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11151296A
Other languages
English (en)
Inventor
Toshiyuki Nakagawa
俊之 中川
Yoshihide Niifuku
吉秀 新福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11151296A priority Critical patent/JP2000341133A/ja
Publication of JP2000341133A publication Critical patent/JP2000341133A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 変換テーブルの大きさと最大拘束長を小さく
することで、安定して変調できるようにする。 【解決手段】 拘束長判定部12は、シフトレジスタ1
1から供給されるデータより、拘束長iを判定する。マ
ルチプレクサ16は、変換部15−1乃至15−4より
供給される符号語の中から、拘束長判定部12より供給
される拘束長iに対応する符号語を選択し、その符号を
バッファ17に出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、変調装置および方
法、並びに記録媒体に関し、特に、データ伝送および記
録媒体への記録に適するようにデータを変調する、変調
装置および方法、並びに記録媒体に関する。
【0002】
【従来の技術】データを所定の伝送路に伝送したり、ま
たは、例えば磁気ディスク、光ディスク、および光磁気
ディスク等の記録媒体に記録する際、伝送路や記録媒体
に適するように、データの変調が行われる。このような
変調方法の1つとして、ブロック符号が知られている。
このブロック符号は、データ列をm×iビットからなる
単位(以下、データ語という)にブロック化(区分)
し、このデータ語を適当な符号則に従ってn×iビット
からなる符号語に変換するものである。そしてこの符号
は、i=1のときには固定長符号となり、またiが複数
個選べるとき、すなわち1乃至imax(最大のi)の範
囲の所定のiを選択して変換したときには可変長符号と
なる。このブロック符号化された符号は可変長符号
(d,k;m,n;r)と表される。
【0003】ここでiは拘束長と称され、imaxは最大
拘束長rとなる。また最小ランdは符号系列内の連続す
る1の間に入る0の最小連続個数を示し、最大ランkは
符号系列内の連続する1の間に入る0の最大連続個数を
示している。
【0004】コンパクトディスクおよびミニディスク等
においては、上述のようにして得られた可変長符号に対
して、1で反転、0で無反転とするNRZI(Non Return t
o Zero Inverted)変調を行い、NRZI変調された可変長
符号(以下、記録波形列という)を記録するようにして
いる。
【0005】記録波形列の最小反転間隔をTminとし、
最大反転間隔をTmaxとするとき、線速方向に高密度の
記録を行うためには、最小反転間隔Tminは長い方が、
すなわち最小ランdは大きい方が良く、またクロックの
再生の面からは、最大反転間隔Tmaxは短いほうが、す
なわち最大ランkは小さい方が望ましい。またオーバー
ライト特性を考慮する場合にはTmax/Tminの小さい方
が望ましい。さらには、ジッタやS/Nの点からは、検
出窓幅Tw=m/nが大きいことが重要になるなど、メ
ディアの条件と照らし合わせながら種々の変調方法が提
案されている。
【0006】具体的には、例えば磁気ディスクまたは光
磁気ディスク等で用いられる変調方式としてRLL(2−
7)がある。この変調方式のパラメータは(2,7;
1,2;3)であり、記録波形列のビット間隔をTとす
ると、最小反転間隔Tmin( =(d+1)T)は3(=
2+1)Tとなる。データ列のビット間隔をTdataとす
ると、この最小反転間隔Tminは1.5(=(m/n)
×Tmin=(1/2)×3)Tdataとなる。また最大反
転間隔Tmax(=(k+1)T)は8(=7+1)T
(=((m/n)×Tmax)Tdata=(1/2)×8Td
ata=4.0Tdata)となる。さらに検出窓幅Tw(=
(m/n)T)は、0.5(=1/2)Tdataとなる。
【0007】可変長RLL(2−7)符号の変換テーブル
は例えば表1で表される。その最大拘束長rは4であ
る。
【0008】 この他、例えば同様に磁気ディスクまたは光磁気ディス
ク等で用いられる変調方式としてRLL(1−7)があ
る。この変調方式のパラメータは(1,7;2,3;
2)であり、最小反転間隔Tminは2(=1+1)T
(=(2/3)×2 Tdata=1.33Tdata)とな
る。また最大反転間隔Tmaxは8(=7+1)T(=
(2/3)×8Tdata=5.33Tdata)となる。さら
に検出窓幅Twは、 0.67(=2/3)Tdataとな
る。
【0009】可変長RLL(1−7)符号の変換テーブル
は、例えば表2で表される。
【0010】 ここで変換テーブル内の記号xは、次に続くチャネルビ
ットが0であるときに1とされ、また次に続くチャネル
ビットが1であるときに0とされる不確定ビットであ
る。その最大拘束長rは2である。
【0011】さらに、より高線密度な光ピックアップに
よるデータ読み取りを考えてみる。光ピックアップの光
学的特性は、低域周波数に対し、高域周波数の出力が小
さくなる。従って、小さなピット長のデータは、再生出
力が低下し、再生が困難になる。これらの限界は、波長
と開口率(NA)により、決定される。すなわち、高NAか
つ短波長であるほど、小さいピット長のデータの読み取
りが可能になり、高線密度での再生が可能となる。
【0012】一方、同じ光学系を用いた場合、最小ラン
dが大きいものほど、大きな最小ピット長を持つ符号と
なるので、高線密度での再生が可能となる。現在、最小
ランd=4の符号として、VFM符号がある。
【0013】VFM符号の変換テーブルは、例えば表3で
表される。この変調方式のVFM符号のパラメータは
(4,22;2,5;5)であり、最小反転間隔Tmin
は5(=4+1)T(=(2/5)×5 Tdata=2.
00Tdata)となる。また最大反転間隔Tmaxは23
(=22+1)T(=(2/5)×23Tdata=9.2
0Tdata)となる。さらに、検出窓幅Twは、 0.40
(=2/5)Tdataとなる。
【0014】 [表3] VFM(4,22;2,5;5) データ 符号 i=1 11 00000 10 10000 i=2 0111 01000 00000 0110 00100 00000 0101 00010 00000 0100 00001 00000 i=3 001111 01000 01000 00000 001110 01000 00100 00000 001101 01000 00010 00000 001100 01000 00001 00000 001011 00010 00001 00000 001010 00100 00100 00000 001001 00100 00010 00000 001000 00100 00001 00000 000111 00010 00010 00000 111111 00001 00001 00000 i=4 00011011 01000 01000 01000 00000 00011010 01000 01000 00100 00000 00011001 01000 01000 00010 00000 00011000 01000 01000 00001 00000 00010111 01000 00010 00001 00000 00010110 01000 00100 00100 00000 00010101 01000 00100 00010 00000 00010100 01000 00100 00001 00000 00010011 01000 00010 00010 00000 00010010 00100 00100 00100 00000 00010001 00100 00100 00010 00000 00010000 00100 00100 00001 00000 00001111 00010 00001 00001 00000 00001110 00100 00001 00001 00000 00001101 00100 00010 00010 00000 00001100 00100 00010 00001 00000 00001011 01000 00001 00001 00000 00001010 00001 00001 00001 00000 00001001 00010 00010 00010 00000 00001000 00010 00010 00001 00000 i=5 0000011111 01000 01000 01000 01000 00000 0000011110 01000 01000 01000 00100 00000 0000011101 01000 01000 01000 00010 00000 0000011100 01000 01000 01000 00001 00000 0000011011 01000 01000 00010 00001 00000 0000011010 01000 01000 00100 00100 00000 0000011001 01000 01000 00100 00010 00000 0000011000 01000 01000 00100 00001 00000 0000010111 01000 01000 00010 00010 00000 0000010110 01000 00100 00100 00100 00000 0000010101 01000 00100 00100 00010 00000 0000010100 01000 00100 00100 00001 00000 0000010011 01000 00010 00001 00001 00000 0000010010 01000 00100 00001 00001 00000 0000010001 01000 00100 00010 00010 00000 0000010000 01000 00100 00010 00001 00000 0000001111 01000 01000 00001 00001 00000 0000001110 01000 00001 00001 00001 00000 0000001101 01000 00010 00010 00010 00000 0000001100 01000 00010 00010 00001 00000 0000001011 00100 00100 00010 00010 00000 0000001010 00100 00100 00100 00100 00000 0000001001 00100 00100 00100 00010 00000 0000001000 00100 00100 00100 00001 00000 0000000111 00100 00100 00010 00001 00000 0000000110 00100 00100 00001 00001 00000 0000000101 00100 00010 00010 00010 00000 0000000100 00100 00010 00010 00001 00000 0000000011 00100 00001 00001 00001 00000 0000000010 00010 00010 00001 00001 00000 0000000001 00010 00010 00010 00010 00000 0000000000 00010 00010 00010 00001 00000 この変換テーブルにより生成される符号は、可変長符号
となり、特に、拘束長i=3における、「111111」のデ
ータを「00001 00001 00000」の符号語列に置き換える
ことによって、最大ランが無限に続くのを制限し、最大
ランk=22となっている。
【0015】表3のVFM符号、表1のその他の最小ラン
dを持つ可変長RLL(2−7)符号、および表2のその
他の最小ランdを持つ可変長RLL(1−7)符号を比較
してみる。このとき最小ピット長は、同一線密度で規格
化したことに等しいTdataで比較する。最小ランd=1
である、表2のRLL(1−7)符号の最小ピット長が
1.33Tdata (2T)となり、また最小ランd=2
である、表1のRLL(2−7)符号の最小ピット長が
1.50Tdata(3T)となる。そして最小ランd=4
である、表3のVFM符号の最小ピット長が2.00Tdat
a(5T)となる。このことから、同じ光学系を用いた
場合には、表3のVFM符号の変換テーブルを用いると
き、最小ピット長が大きくなり、高線密度での読み取り
限界を高くすることができることが判る。
【0016】
【発明が解決しようとする課題】しかしながら、表3の
VFM符号の変換テーブルは、表1および表2の他の可変
長符号の変換テーブルと比較すると、変換テーブルが大
きく、また、最大拘束長rも大きいため、回路設計上の
ハードウエアが大きくなるという欠点を持つ。また、最
大拘束長rが大きいと、データ再生時における、ビット
シフト等のエラーに対するエラー伝搬が大きくなるとい
う欠点を持つ。
【0017】従って、磁気ディスク、光磁気ディスク、
および光ディスク等の記録媒体を高密度化していった場
合、その高密度化に対応するために、変調符号として最
小ランdの長いVFM符号を選択したとき、変換テーブル
が大きくなり、回路規模も大きくなるという課題があ
る。
【0018】また、同様にVFM符号は、最大拘束長が、
r=5であることにより、エラー伝搬特性が他のRLL符
号と比較して、必ずしも良くないという課題がある。
【0019】本発明は、このような状況に鑑みてなされ
たものであり、表3のようなVFM符号に較べて、最小ラ
ンdおよび変換率m/nはそのままでありながら、変換
テーブルの大きさは小さくし、回路規模を小さくするこ
とができ、また、最大拘束長rを小さくすることで、安
定した記録再生を行うことを可能にするものである。
【0020】
【課題を解決するための手段】請求項1に記載の変調装
置は、データ列を符号語に対応するようにmビットのデ
ータ毎に区分する区分手段と、最小ランd=4、変換率
m/n=2/5とし、mビットのデータ列を、変換テー
ブルに従って、nビットの可変長符号に変換する変換手
段とを備え、変換テーブルは、最小ランを守る置き換え
コードと、最大ランを守る置き換えコードと、それ以外
の基礎コードとを備えることを特徴とする。
【0021】請求項6に記載の変調方法は、データ列を
符号語に対応するようにmビットのデータ毎に区分する
区分ステップと、最小ランd=4、変換率m/n=2/
5とし、mビットのデータ列を、変換テーブルに従っ
て、nビットの可変長符号に変換する変換ステップとを
含み、変換テーブルは、最小ランを守る置き換えコード
と、最大ランを守る置き換えコードと、それ以外の基礎
コードとを備えることを特徴とする。
【0022】請求項7に記載の記録媒体は、データ列を
符号語に対応するようにmビットのデータ毎に区分する
区分ステップと、最小ランd=4、変換率m/n=2/
5とし、mビットのデータ列を、変換テーブルに従っ
て、nビットの可変長符号に変換する変換ステップとを
含み、変換テーブルは、最小ランを守る置き換えコード
と、最大ランを守る置き換えコードと、それ以外の基礎
コードとを含む処理を変調装置に実行させるコンピュー
タが読み取り可能なプログラムが記録されていることを
特徴とする。
【0023】請求項1に記載の変調装置、請求項6に記
載の変調方法、および請求項7に記載の記録媒体におい
ては、データ列が符号語に対応するようにmビットのデ
ータ毎に区分され、最小ランを守る置き換えコードと、
最大ランを守る置き換えコードと、それ以外の基礎コー
ドとを含む変換テーブルに従って、nビットの可変長符
号に変換される。
【0024】
【発明の実施の形態】以下、本発明に係る変調装置の実
施の形態について、図面を参照しながら説明する。この
実施の形態は、基本データ長がmビットであるデータ
を、可変長符号(d,k;m,n;r)に変換する変調
装置の一例であり、図1は、変調装置の全体の構成を表
し、図2は、変調部1の詳細な構成を表している。この
実施の形態では、基本データ長が2ビットであるデータ
が、VFM符号の、最小ランd及び最大ランkを補償する
置き換えコードを含む変換テーブルにより、符号語に変
換される。
【0025】変調部1は、所定のフォーマットにより作
成されたデータ列を、チャネルビット列化し、NRZI変調
回路2に供給する。NRZI変調回路2は、供給されたシリ
アルデータを、NRZI変調した後、記録符号列として図示
せぬ記録部に出力し、記録させる。ここで、NRZI変調と
は、チャネルビット列における1を反転、0を非反転と
し、レベルデータ列を作成することを意味する。
【0026】タイミング管理部3は、図示せぬクロック
発生部より入力されたチャネルクロックに同期したタイ
ミング信号を生成し、各部に出力している。
【0027】変調部1の詳細な構成について、図2を参
照して説明する。所定のフォーマットにより作成されデ
ータ列は、シフトレジスタ11よりデータが2ビットず
つに区分され、拘束長判定部12、最小ランを守る置換
コード検出部13、最大ランを守る置換コード検出部1
4、および、変換部15−1乃至15−4に供給され
る。
【0028】拘束長判定部12は、シフトレジスタ11
により2ビットずつに区分されたデータの拘束長iを判
定し、判定結果をマルチプレクサ16に出力する。
【0029】最小ランを守る置換コード検出部13は、
シフトレジスタ11により2ビットずつに区分されたデ
ータ中に、専用のコード(最小ランを守るための置換コ
ード)を検出したとき、その検出信号を拘束長判定部1
2に出力する。
【0030】最小ランを守る置換コード検出部13によ
り、最小ランを守る置換コードが検出されたとき、拘束
長判定部12は、そのコードに対応する拘束長iをマル
チプレクサ16に出力する。このとき、拘束長判定部1
2では、別の拘束長i´を判定している場合があるが、
最小ランを守る置換コード検出部13から検出信号が入
力されたときは、それを優先させ、拘束長を、i´では
なく、iと決定する。
【0031】最大ランを守る置換コード検出部14は、
シフトレジスタ11により2ビットずつに区分されたデ
ータ中に、専用のコード(最大ランを守るための置換コ
ード)を検出したとき、その検出信号を拘束長判定部1
2に出力する。
【0032】最大ランを守る置換コード検出部14によ
り、最大ランを守る置換コードが検出されたとき、拘束
長判定部12は、そのコードに対応する拘束長iをマル
チプレクサ16に出力する。このとき、拘束長判定部1
2では、別の拘束長i´を判定している場合があるが、
最大ランを守る置換コード検出部14からの検出信号が
入力されたときは、それを優先させ、拘束長を、i´で
はなく、iと決定する。
【0033】なお、最小ランを守る置換コード検出部1
3及び、最大ランを守る置換コード検出部14は、シフ
トレジスタ11により2ビットずつに区分されたデータ
から、それぞれの専用のコードを同時に検出し、その検
出信号を、拘束長判定部12に同時に出力することはな
い。
【0034】変換部15−1乃至15−4は、それぞれ
所定の変換テーブルを参照し、供給されたデータに対応
する変換則が登録されているか否かを判定し、登録され
ている場合は、そのデータを変換した後、変換後の符号
をマルチプレクサ16に出力する。また、データが変換
テーブルに登録されていない場合、変換部15−1乃至
15−4は、供給されたデータを破棄する。
【0035】拘束長判定部12、最小ランを守る置換コ
ード検出部13、最大ランを守る置換コード検出部1
4、並びに変換部15−1乃至15−4は変換テーブル
を有し、その変換テーブルは、例えば表4に示すような
変換テーブルとされている(但し、それぞれは、変換テ
ーブルのうちの必要な部分だけを使用する)。ここで、
可変長符号(d,k;m,n;r)を、例えば可変長符
号(4,20;2,5;4)であるとする。すなわち0
の最小ランであるdを4ビット、0の最大ランであるk
を20ビット、基本データ長であるmを2ビット、基本
符号長であるnを5ビット、最大拘束長であるrを4と
する。
【0036】 マルチプレクサ16は、拘束長判定部12より供給され
る拘束長iに対応する変換部15−iが変換した符号語
を選択し、その符号を、シリアルデータとして、バッフ
ァ17に出力する。
【0037】バッファ17は、マルチプレクサ16より
出力されたシリアルデータを記憶し、図示せぬ記録部に
出力する。
【0038】次に、図3を参照して、その動作について
説明する。所定のフォーマットにより作成されデータ列
は、シフトレジスタ11によりデータが2ビットずつに
区分され、拘束長判定部12、最小ランを守る置換コー
ド検出部13、最大ランを守る置換コード検出部14、
および、変換部15−1乃至15−4に供給される。
【0039】ステップS1において、最小ランを守る置
換コード検出部13は、入力されたデータが、「011
11111」、「01111110」、「011111
01」、または「01111100」の8ビットの最小
ランを守る置換コードのいずれかに一致するか否かを判
断し、一致するとき、拘束長iが4であると判定し、そ
の検出信号を拘束長判定部12に出力する。一致しない
とき、ステップS2に進む。
【0040】ステップS2において、最小ランを守る置
換コード検出部13は、ステップS1で拘束長iが4の
ものと一致しなかったデータが、「011100」また
は「011101」の6ビットの最小ランを守る置換コ
ードのいずれかに一致するか否かを判断し、一致すると
き、拘束長iが3であると判定し、その検出信号を拘束
長判定部12に出力する。また、最大ランを守る置換コ
ード検出部14は、ステップS1で拘束長iが4のもの
と一致しなかったデータが、「000000」の最大ラ
ンを守る置換コードに一致するか否かを判断し、一致す
るとき、拘束長iが3であると判定し、その信号検出を
拘束長判定部12に出力する。拘束長iが3の置換コー
ドが検出されないとき、ステップS3に進む。
【0041】ステップS3において、最小ランを守る置
換コード検出部13は、ステップS2で拘束長iが3の
ものと一致しなかったデータが、「0110」または
「1110」の4ビットの最小ランを守る置換コードの
いずれかに一致するか否かを判断し、一致するとき、拘
束長iが2であると判定し、その検出信号を拘束長判定
部12に出力する。一致しなかったとき、ステップS4
に進む。
【0042】ステップS1乃至S3の処理で拘束長iが
2以上のものと一致しなかったデータは、「00」、
「10」、「01」、または「11」の基礎コードのい
ずれかに分類されており、拘束長判定部12は、ステッ
プS4において、拘束長iが1であると判定する。
【0043】拘束長判定部12は、上述したようにして
判定された拘束長iを、マルチプレクサ16に出力す
る。
【0044】なお、拘束長判定部12の拘束長判定の処
理を、図3のようなi=4,i=3,i=2,i=1の
順に行う代わりに、i=1,i=2,i=3,i=4の
順に行うようにしてもよい。この場合の処理を次に説明
する。
【0045】入力された始めの2ビットのデータは「0
0」、「10」、「01」、または「11」のいずれか
に一致するので、拘束長判定部12は、拘束長iが1で
あると判定する。但し、2ビットのデータが「11」に
一致するとき、最小ランを守る置換コード検出部13
は、入力されたデータの始めの2ビットに加えてさらに
2ビット後まで見て、「1110」に一致するか否かを
判断し、一致するとき、拘束長iが2であると判定し、
その検出信号を拘束長判定部12に出力する。拘束長判
定部12は、最初の2ビットのデータで拘束長iが1と
判定しているが、検出信号が入力されてきたときは、そ
ちらを優先し、拘束長iは大きい方である2と決定す
る。すなわち、「11」と入力された場合、その後のデ
ータが「10」であれば、拘束長は2と判定され、それ
以外の場合、拘束長は1と判定される。
【0046】始めの2ビットのデータが「01」と入力
された場合、最小ランを守る置換コード検出部13は、
入力されたデータの始めの2ビットに加えてさらに2ビ
ット後まで見て、「0110」に一致するか否かを判断
し、一致するとき、拘束長iが2であると判定し、その
検出信号を拘束長判定部12に出力する。拘束長判定部
12は、最初の2ビットのデータで拘束長iが1と判定
しているが、検出信号が入力されてきたときは、そちら
を優先し、拘束長iは大きい方である2と決定する。
【0047】「0110」に一致しないとき、最小ラン
を守る置換コード検出部13は、入力されたデータの始
めの2ビットに加えてさらに4ビット後まで見て、「0
11100」または「011101」のいずれかに一致
するか否かを判断し、一致するとき、拘束長iが3であ
ると判定し、その検出信号を拘束長判定部12に出力す
る。拘束長判定部12は、最初の2ビットのデータで拘
束長iが1と判定しているが、検出信号が入力されてき
たときは、そちらを優先し、拘束長iは大きい方である
3と決定する。
【0048】「011100」または「011101」
のいずれかに一致しないとき、最小ランを守る置換コー
ド検出部13は、入力されたデータの始めの2ビットに
加えてさらに6ビット後まで見て、「0111111
1」、「01111110」、「01111101」、
または「01111100」のいずれかに一致するか否
かを判断し、一致するとき、拘束長iが4であると判定
し、その検出信号を拘束長判定部12に出力する。拘束
長判定部12は、最初の2ビットのデータで拘束長iが
1と判定しているが、検出信号が入力されてきたとき
は、そちらを優先し、拘束長iは大きい方である4と決
定する。
【0049】入力された始めの2ビットのデータが「0
1」と入力された場合、その後のデータが「10」、
「1100」、「1101」、「111111」、「1
11110」、「111101」、または「11110
0」以外の場合、拘束長は1と決定される。
【0050】入力された始めの2ビットのデータが「0
0」と入力された場合、最大ランを守る置換コード検出
部14は、入力されたデータの始めの2ビットに加えて
さらに4ビット後まで見て、「000000」に一致す
るか否かを判断し、一致するとき、拘束長iが3である
と判定し、その検出信号を拘束長判定部12に出力す
る。拘束長判定部12は、最初の2ビットのデータで拘
束長iが1と判定しているが、検出信号が入力されてき
たときは、そちらを優先し、拘束長iは大きい方である
3と決定する。このように、「00」と入力された場
合、その後のデータが「000000」であれば、拘束
長は3と判定され、それ以外の場合、拘束長は1と判定
される。
【0051】変換部15−1乃至15−4は、それぞれ
表4のi=1乃至4の場合の変換処理を行う。マルチプ
レクサ16は、変換部15−1乃至15−4のうち、拘
束長判定部12により決定された拘束長iに対応する変
換部15−iが変換した符号語を選択し、その符号を、
シリアルデータとして、バッファ17に出力する。
【0052】バッファ17は、マルチプレクサ16より
出力されたシリアルデータを記憶し、NRZI変調回路2に
供給する。NRZI変調回路2は、供給されたシリアルデー
タを、NRZI変調した後、記録符号列として図示せぬ記録
部に出力し、記録させる。
【0053】以上のようにして、生成された符号を、例
えばNRZI変調回路2で変調すると、「1」のタイミング
でその論理が反転する信号となるので、その記録符号
は、最小ランが5T、最大ランが21Tの符号となる。
【0054】なお、上記実施の形態においては、表4に
あるsmall-VFM符号のデータ変換について説明したが、
本発明は、これ以外の(d,k;m,n;r)=(4,
k;2,5;r)のパラメータを持つ符号への変調にも
適用することができる。例えば、後述する表5乃至表8
に示すような、別のsmall-VFM符号への変調を行う場
合、表5乃至表7では、変調装置の全体の構成は、図4
のように表される。また、表8では、変調装置の全体の
構成は、図1が適用される。
【0055】図4を参照して、その構成について説明す
る。変調部1(その構成は、変換テーブルを、表4か
ら、表5乃至表8に変更する点を除き、図2に示した場
合と同一となる)は、所定のフォーマットにより作成さ
れたデータ列を、チャネルビット列化し、不確定コード
処理部21に供給する。変調部1はまた、変換部15−
iに、表5乃至表8に示す各拘束長iの部分を保持さ
せ、変換後に不確定ビットxの値を1に設定する。
【0056】不確定コード処理部21は、例えば、図5
に示すように構成され、供給されたシリアルデータに、
ランレングス(連続する0の個数)が最小ランdを満た
さないような小さいランが検出されたとき、所定の不確
定ビットxの値を0に反転し、NRZI変調回路2に供給す
る。NRZI変調回路2は、供給されたシリアルデータを、
NRZI変調した後、記録符号列として図示せぬ記録部に出
力し、記録させる。
【0057】また、タイミング管理部3は、図示せぬク
ロック発生部より入力されたチャネルクロックに同期し
たタイミング信号を生成し、各部に出力している。
【0058】 この表5の変換テーブル内の不確定ビットxは、決定し
たチャネルビットの前方の4ビットと、または後方の4
ビットのいずれもが、全て0であるとき、1と決定さ
れ、それ以外であるとき、0と決定される。
【0059】図5は、不確定コード処理部21の構成例
を表しており、表5の変換テーブルを参照して説明す
る。バッファ17より供給されるシリアルデータは、メ
モリ31とアンド回路35の一方の入力に供給される。
メモリ31は、シリアルデータの1ビットを1クロック
分保持し、1クロック分遅延されたシリアルデータをメ
モリ32とアンド回路36の一方の入力に出力する。メ
モリ32は、シリアルデータの1クロック分を保持し、
1クロック分遅延されたシリアルデータをメモリ33と
アンド回路37の一方の入力に出力する。メモリ33
は、シリアルデータの1クロック分を保持し、1クロッ
ク分遅延されたシリアルデータをメモリ34とアンド回
路38の一方の入力に出力する。メモリ34は、シリア
ルデータの1クロック分を保持し、1クロック分遅延さ
れたシリアルデータをアンド回路35乃至38の他方
の、およびイクスクルーシブオア回路40の一方の入力
に供給する。
【0060】アンド回路35乃至38は、バッファ17
より供給されるシリアルデータと、メモリ31乃至34
より出力される、合計1クロック乃至4クロック分遅延
されたシリアルデータの論理積を演算し、その演算結果
をオア回路39に出力する。
【0061】アンド回路38は、メモリ34の入力と出
力が「1」のとき(シリアルデータが「11」を含むと
き)「1」を出力し、アンド回路37は、メモリ33の
入力とメモリ34の出力が「1」のとき(シリアルデー
タが「101」を含むとき)「1」を出力し、アンド回
路36は、メモリ32の入力とメモリ34の出力が
「1」のとき(シリアルデータが「1001」を含むと
き)「1」を出力し、アンド回路35は、メモリ31の
入力とメモリ34の出力が「1」のとき(シリアルデー
タが「10001」を含むとき)「1」を出力する。従
って、オア回路39は、チャネルビット列内に、「1
1」、「101」、「1001」、または「1000
1」という、不確定符号により最小ランd(=4)を守
らなくなる部分(「1」と「1」の間の「0」の連続す
る数が3個以下のデータ)を検出し、その検出信号をイ
クスクルーシブオア回路40の他方の入力に供給する。
【0062】イクスクルーシブオア回路40は、メモリ
34から供給されるシリアルデータとオア回路39より
供給される検出信号の排他的論理和を演算する(両入力
が「1」のとき、「0」を出力する)。これにより、表
5のような不確定符号を含む変換テーブルを用いた変換
において、供給されるシリアルデータが、不確定符号に
よって最小ランを守らない部分が発生したら、それを最
小ランd=4の符号(最小ランを守る符号)に補充する
ことが出来る。NRZI変調回路2は、不確定コード処理部
21より供給されたシリアルデータを、NRZI変調した
後、記録符号列として図示せぬ記録部に出力し、記録さ
せる。
【0063】なお、NRZI変調回路2は、所定の記録変調
符号に応じて、省略してもよい。すなわち、レベル符号
であるNRZI化符号で記録せず、連続する1の間に最小で
d個、最大でk個の符号が入るチャネルビット列を記録
符号とする構成であれば、NRZI変調回路2は省略され
る。
【0064】また、表5の変換テーブルの場合、データ
が入力されると、最初に、データの拘束長iが判定さ
れ、その拘束長iに対応して、符号への変換が行われ
る。この変換のとき、不確定ビットxが含まれる拘束長
iが1,2,または3の各場合、その不確定ビットxの
値は、一旦、1に設定される。そして、最小ランdより
小さいランが検出されたとき、そのランの先端に隣接す
る不確定ビットxの値を1から0に変更することで、不
確定ビットxの値が正しいものに補充される。
【0065】なお、上記例では、不確定ビットを、符号
語列に対応して決定しているが、この他に、データ列に
よって決定することも出来る。例えば、表5において、
データ語が「00」、「0110」、または「0111
0」の場合が不確定符号を含むデータ変換であるから、
続くデータ語を参照し、「011100」、「011
0」、または「00」であれば、不確定符号xを1と決
定することができ、続くデータ語が上記以外の場合、不
確定符号xを0と決定することができる。この場合の変
調装置は、不確定コード処理部21が不要になり、その
かわりに変調部1内において、不確定ビットの決定をデ
ータ列により行う機能を追加する。
【0066】図6を参照して、表5の変換テーブルを用
いた場合の動作について説明する。所定のフォーマット
により作成されたデータ列は、シフトレジスタ11によ
りデータが2ビットずつに区分され、拘束長判定部1
2、最小ランを守る置換コード検出部13、およびすべ
ての変換部15−1乃至15−3に供給される。
【0067】ステップS11において、最小ランを守る
置換コード検出部13は、入力されたデータが、「01
1100」、「011111」、または「01110
1」の6ビットの最小ランを守る置換コードのいずれか
に一致するか否かを判断し、一致するとき、拘束長iが
3であると判定し、その検出信号を拘束長判定部12に
出力する。一致しないとき、ステップS12に進む。
【0068】ステップS12において、最小ランを守る
置換コード検出部13は、ステップS11で拘束長iが
3のものと一致しなかったデータが、「0110」また
は「1110」の4ビットの最小ランを守る置換コード
のいずれかに一致するか否かを判断し、一致するとき、
拘束長iが2であると判定し、その検出信号を拘束長判
定部12に出力する。一致しないとき、ステップS13
に進む。
【0069】ステップS11またはステップS12の処
理で拘束長iが2以上のものと一致しなかったデータ
は、「00」、「10」、「01」、または「11」の
基礎コードのいずれかに分類されており、拘束長判定部
12は、ステップS13において、拘束長iが1である
と判定する。
【0070】拘束長判定部12は、上述したようにして
判定された拘束長iを、マルチプレクサ16に出力す
る。また、表5の場合は、不確定コードを与えることに
より、最大拘束長rを3にしている。さらに、不確定コ
ードを与えることにより、最大ランを守る置換コード検
出テーブルを不要としている。
【0071】 この表6の変換テーブル内の不確定ビットxも、決定し
たチャネルビットの前方の4ビットと、または後方の4
ビットのいずれもが、全て0であるとき、1と決定さ
れ、それ以外であるとき、0と決定される。
【0072】次に、図7を参照して、表6の変換テーブ
ルを用いた動作について説明する。所定のフォーマット
により作成されたデータ列は、シフトレジスタ11によ
りデータが2ビットずつに区分され、拘束長判定部1
2、最小ランを守る置換コード検出部13、最大ランを
守る置換コード検出部14、および、すべての変換部1
5−1乃至15−4に供給される。
【0073】ステップS21において、最大ランを守る
置換コード検出部14は、入力されたデータが、「01
110011」、「01110010」、または「01
110001」の最大ランを守る置換コードのいずれか
に一致するか否かを判断し、一致するとき、拘束長iが
4であると判定し、その検出信号を拘束長判定部12に
出力する。一致しないとき、ステップS22に進む。
【0074】ステップS22において、最小ランを守る
置換コード検出部13は、ステップS21で拘束長iが
4のものと一致しなかったデータが、「01110
0」、「011111」または「011101」の6ビ
ットの最小ランを守る置換コードのいずれかに一致する
か否かを判断し、一致するとき、拘束長iが3であると
判定し、その検出信号を拘束長判定部12に出力する。
一致しないとき、ステップS23に進む。
【0075】ステップS23において、最小ランを守る
置換コード検出部13は、ステップS22で拘束長iが
3のものと一致しなかったデータが、「0110」また
は「1110」の4ビットの最小ランを守る置換コード
のいずれかに一致するか否かを判断し、一致するとき、
拘束長iが2であると判定し、その検出信号を拘束長判
定部12に出力する。一致しないとき、ステップS24
に進む。
【0076】ステップS21乃至S23の処理で拘束長
iが2以上のものと一致しなかったデータは、「0
0」、「10」、「01」、または「11」の基礎コー
ドのいずれかに分類されており、拘束長判定部12は、
ステップS24において、拘束長iが1であると判定す
る。
【0077】拘束長判定部12は、上述したようにして
判定された拘束長iを、マルチプレクサ16に出力す
る。また、表6の場合は、不確定コードが与えられた表
5に基づいて、さらに最大ランを小さくするための最大
ランを守る置換コードを、拘束長i=4において設定し
ている。
【0078】図4および図5の構成に従うとき、表6中
の不確定ビットxは、全てに1を挿入して変換テーブル
に記憶させておき、不確定コード処理部21により、正
しく符号化変調を行うことができる。
【0079】 [表7] (d,k;m,n;r)=(4,20;2,5;4) r=4 データ語 符号語 i=1 00 0000x 10 10000 11 01000 01 00100 i=2 0110 00000 0000x 1110 00010 00000 i=3 011100 00010 00010 00000 011101 00010 00001 00000 i=4 01111111 00010 00010 00010 00000 01111110 00010 00010 00001 00000 01111101 00010 00001 00001 00000 01111100 00000 00000 00001 00000 この表7の変換テーブル内の不確定ビットxも、決定し
たチャネルビットの前方の4ビットと、または後方の4
ビットのいずれもが、全て0であるとき、1と決定さ
れ、それ以外であるとき、0と決定される。
【0080】次に、図8を参照して、表7の変換テーブ
ルを用いた動作について説明する。所定のフォーマット
により作成されたデータ列は、シフトレジスタ11によ
りデータが2ビットずつに区分され、拘束長判定部1
2、最小ランを守る置換コード検出部13、およびすべ
ての変換部15−1乃至15−4に供給される。
【0081】ステップS31において、最小ランを守る
置換コード検出部13は、入力されたデータが、「01
111111」、「01111110」、「01111
101」、または「01111100」の8ビットの最
小ランを守る置換コードのいずれかに一致するか否かを
判断し、一致するとき、拘束長iが4であると判定し、
その検出信号を拘束長判定部12に出力する。一致しな
いとき、ステップS32に進む。
【0082】ステップS32において、最小ランを守る
置換コード検出部13は、ステップS31で拘束長iが
4のものと一致しなかったデータが、「01110
0」、または「011101」の6ビットの最小ランを
守る置換コードのいずれかに一致するか否かを判断し、
一致するとき、拘束長iが3であると判定し、その検出
信号を拘束長判定部12に出力する。一致しないとき、
ステップS33に進む。
【0083】ステップS33において、最小ランを守る
置換コード検出部13は、ステップS32で拘束長iが
3のものと一致しなかったデータが、「0110」また
は「1110」の4ビットの最小ランを守る置換コード
のいずれかに一致するか否かを判断し、一致するとき、
拘束長iが2であると判定し、その検出信号を拘束長判
定部12に出力する。一致しないとき、ステップS34
に進む。
【0084】ステップS31乃至S33の処理で拘束長
iが2以上のものと一致しなかったデータは、「0
0」、「10」、「01」、または「11」の基礎コー
ドのいずれかに分類されており、拘束長判定部12は、
ステップS34において、拘束長iが1であると判定す
る。
【0085】拘束長判定部12は、上述したようにして
判定された拘束長iを、マルチプレクサ16に出力す
る。また、表7の場合は、不確定コードを与えられるこ
とにより、最大ランを守る置換コード検出テーブルを不
要とし、最大ランを小さくするために、最大拘束長rが
4となっている。さらに、図4および図5の構成に従う
とき、表7中の不確定ビットxは、全て1を挿入して変
換テーブルに記憶させておき、不確定コード処理部21
により、正しく符号化変調を行う。
【0086】 [表8] (d,k;m,n;r)=(4,21;2,5;4) r=4 データ語 符号語 i=1 00 00000 01 10000 10 01000 i=2 1100 00100 00000 1101 00010 00000 1110 00001 00000 1001 00100 00100 i=3 111100 00100 00010 00000 111111 00100 00001 00000 111101 00010 00010 00000 100101 00010 00001 00000 000000 00001 00001 00000 i=4 11111011 00100 00010 00010 00000 11111010 00100 00010 00001 00000 11111001 00100 00001 00001 00000 11111000 00010 00010 00010 00000 10011000 00010 00010 00001 00000 10011010 00010 00001 00001 00000 10011011 00001 00001 00001 00000 次に図9を参照して、表8の変換テーブルを用いた動作
について説明する。所定のフォーマットにより作成され
たデータ列は、シフトレジスタ11によりデータが2ビ
ットずつに区分され、拘束長判定部12、最小ランを守
る置換コード検出部13、最大ランを守る置換コード検
出部14、および、すべての変換部15−1乃至15−
4に供給される。
【0087】ステップS41において、拘束長判定部1
2は、入力されたデータが、「11111011」、
「11111010」、「11111001」、または
「11111000」の基礎コードのいずれかに一致す
るか否かを判断し、一致するとき、拘束長iが4である
と判定する。また、最小ランを守る置換コード検出部1
3は、入力されたデータが、「10011000」、
「10011010」、または「10011011」の
8ビットの最小ランを守る置換コードのいずれかに一致
するか否かを判断し、一致するとき、拘束長iが4であ
ると判定し、その検出信号を拘束長判定部12に出力す
る。拘束長iが4の基礎コードまたは置換コードが検出
されないとき、ステップS42に進む。
【0088】ステップS42において、拘束長判定部1
2は、ステップS41で拘束長iが4のものと一致しな
かったデータが、「111100」、「11111
1」、または「111101」の基礎コードのいずれか
に一致するか否かを判断し、一致するとき、拘束長iが
3であると判定する。また、最小ランを守る置換コード
検出部13は、ステップS41で拘束長iが4のものと
一致しなかったデータが、「100101」の6ビット
の最小ランを守る置換コードに一致するか否かを判断
し、一致するとき、拘束長iが3であると判定し、その
検出信号を拘束長判定部12に出力する。さらにまた、
最大ランを守るコード検出部14は、ステップS41で
拘束長iが4のものと一致しなかったデータが、「00
0000」の最大ランを守るコードに一致するか否かを
判断し、一致するとき、拘束長iが3であると判定し、
その検出信号を拘束長判定部12に出力する。拘束長i
が3の基礎コードまたは置換コードが検出されないと
き、ステップS43に進む。
【0089】ステップS43において、拘束長判定部1
2は、ステップS42で拘束長iが3のものと一致しな
かったデータが、「1100」、「1101」、または
「1110」の基礎コードのいずれかに一致するか否か
を判断し、一致するとき、拘束長iが2であると判定す
る。また、最小ランを守る置換コード検出部13は、ス
テップS42で拘束長iが3のものと一致しなかったデ
ータが、「1001」の4ビットの最小ランを守る置換
コードに一致するか否かを判断し、一致するとき、拘束
長iが2であると判定し、その検出信号を拘束長判定部
12に出力する。拘束長iが2の基礎コードまたは置換
コードが検出されないとき、ステップS43に進む。
【0090】ステップS41乃至S43の処理で拘束長
iが2以上のものと一致しなかったデータは、「0
0」、「01」または「10」の基礎コードのいずれか
に分類されており、拘束長判定部12は、ステップS4
4において、拘束長iが1であると判定する。
【0091】拘束長判定部12は、上述したようにして
判定された拘束長iを、マルチプレクサ16に出力す
る。また、表8の場合は、拘束長iが1における変換要
素が3つであり、i=1だけでは基礎コードが構成でき
ないため、基礎コードは、拘束長i=2乃至4において
も持たせるように構成される。
【0092】上記表4乃至表8の変換テーブルの各要素
は、同じ拘束長の中であれば、データ語と符号語の対応
が入れ替わっても良い。ただし、基礎コードを入れ替え
た場合は、それに対応させて、置き換えコードも入れ替
えなければならない。
【0093】次に、本発明による変調のシミュレーショ
ン結果について以下にまとめて説明する。任意に作成し
たランダムデータ999,990ビットが、変調コード
テーブルによって変調されたときの各ランの分布、およ
び各平均ラン長のシミュレーション結果を以下に示す。
【0094】まず、従来例である表3のVFM符号テーブ
ルによる変調結果を示す。最小ランは、5Tと守られる
と共に、最大ランは、23Tまでとなっている。なお、
結果中にある3Tは変調後の先頭に現れたものであるか
ら、最小ランを破ったものではない。
【0095】 処理 bit : 999,990 ==> 2,499,975 1T: 0 2T: 0 3T: 1( 0.00%) 4T: 0 5T: 66768(13.35%) 6T: 55731(13.38%) 7T: 44834(12.55%) 8T: 35079(11.23%) 9T: 26767( 9.64%) 10T: 20097( 8.04%) 11T: 15275( 6.72%) 12T: 11613( 5.57%) 13T: 8755( 4.55%) 14T: 6309( 3.53%) 15T: 4842( 2.91%) 16T: 3625( 2.32%) 17T: 2759( 1.88%) 18T: 2208( 1.59%) 19T: 1578( 1.20%) 20T: 965( 0.77%) 21T: 524( 0.44%) 22T: 284( 0.25%) 23T: 90( 0.08%) 24T: 0 ------- average -------- sum : 2499975 total : 308104 ***** sum/total: 8.1141 ***** Filesize : 2,499,975 次に、本発明の表4のsmall-VFM符号テーブルによる変
調結果を示す。最小ランは、5Tと守られると共に、最
大ランは、21Tまでとなっている。また、平均ラン長
は、最大ランが小さくなったためにやや短くなった。こ
れより、最小ランを守る置き換えコード、および最大ラ
ンを守るる置き換えコードを持つ変換テーブルは、所定
の最小ランおよび最大ランを守ることが確認された。
【0096】 処理 bit : 999,990 ==> 2,499,975 1T: 0 2T: 0 3T: 0 4T: 0 5T: 72528(14.51%) 6T: 59788(14.35%) 7T: 46239(12.95%) 8T: 35299(11.30%) 9T: 26310( 9.47%) 10T: 20144( 8.06%) 11T: 14662( 6.45%) 12T: 11102( 5.33%) 13T: 8554( 4.45%) 14T: 6415( 3.59%) 15T: 4814( 2.89%) 16T: 3656( 2.34%) 17T: 2790( 1.90%) 18T: 1653( 1.19%) 19T: 912( 0.69%) 20T: 494( 0.40%) 21T: 176( 0.15%) 22T: 0 23T: 0 24T: 0 ------- average -------- sum : 2499975 total : 315536 ***** sum/total: 7.9229 ***** Filesize : 2,499,975 次に、本発明の表5のsmall-VFM符号テーブルによる変
調結果を示す。最小ランは、5Tと守られると共に、最
大ランは25Tまでとなっている。また、平均ラン長
は、最大ランがやや大きくなったためにやや長くなっ
た。これより、最小ランを守る置き換えコード、および
最大ランを守る置き換えコードを持ち、さらに不確定コ
ード処理部を必要とする変換テーブルは、所定の最小ラ
ンおよび最大ランを守ることが確認された。
【0097】 処理 bit : 999,990 ==> 2,499,975 1T: 0 2T: 0 3T: 0 4T: 1( 0.00%) 5T: 69633(13.93%) 6T: 54719(13.13%) 7T: 44815(12.55%) 8T: 33838(10.83%) 9T: 26122( 9.40%) 10T: 19610( 7.84%) 11T: 14881( 6.55%) 12T: 11212( 5.38%) 13T: 8541( 4.44%) 14T: 6497( 3.64%) 15T: 4893( 2.94%) 16T: 3752( 2.40%) 17T: 2759( 1.88%) 18T: 2176( 1.57%) 19T: 1640( 1.25%) 20T: 1059( 0.85%) 21T: 794( 0.67%) 22T: 443( 0.39%) 23T: 235( 0.22%) 24T: 104( 0.10%) 25T: 60( 0.06%) 26T: 0 27T: 0 ------- average -------- sum : 2499975 total : 307784 ***** sum/total: 8.1225 ***** Filesize : 2499975 なお、表6および表7のテーブルによる変調結果は、そ
の構造が表4および表5と似ていることから、同様と推
定されるので、シミュレーションを省略する。
【0098】
【発明の効果】以上のように、請求項1に記載の変調装
置、請求項6に記載の変調方法、および請求項7に記載
の記録媒体によれば、データ列を符号語に対応するよう
にmビットのデータ毎に区分し、最小ランを守る置き換
えコード、最大ランを守る置き換えコード、およびそれ
以外の基礎コードとを備える変換テーブルに従って、n
ビットの可変長符号に変換するようにしたので、回路規
模を小さくすることができ、また、最大拘束長rを小さ
くすることで、安定した記録再生を行うことが可能とな
る。
【図面の簡単な説明】
【図1】本発明を適用した変調装置の構成を示すブロッ
ク図である。
【図2】図1の変調装置の変調部1の構成を示すブロッ
ク図である。
【図3】表4の変換テーブルを用いた処理を説明するフ
ローチャートである。
【図4】本発明を適用した変調装置の他の構成例を示す
ブロック図である。
【図5】図4の変調装置の不確定コード処理部21の構
成を示す回路図である。
【図6】表5の変換テーブルを用いた処理を説明するフ
ローチャートである。
【図7】表6の変換テーブルを用いた処理を説明するフ
ローチャートである。
【図8】表7の変換テーブルを用いた処理を説明するフ
ローチャートである。
【図9】表8の変換テーブルを用いた処理を説明するフ
ローチャートである。
【符号の説明】
1 変調部, 2 NRZI変調回路, 3 タイミング管
理部, 11 シフトレジスタ, 12 拘束長判定
部, 13 最小ランを守る置換コード検出部,14
最大ランを守る置換コード検出部, 15−1乃至15
−4 変換部,16 マルチプレクサ, 17 バッフ
ァ, 21 不確定コード処理部

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基本データ長がmビットのデータを、基
    本符号長がnビットの可変長符号(d,k;m,n;
    r)に変換する変調装置において、 データ列を符号語に対応するようにmビットのデータ毎
    に区分する区分手段と、 最小ランd=4、変換率m/n=2/5とし、mビット
    のデータ列を、変換テーブルに従って、nビットの可変
    長符号に変換する変換手段とを備え、 前記変換テーブルは、 最小ランを守る置き換えコードと、 最大ランを守る置き換えコードと、 それ以外の基礎コードとを含むことを特徴とする変調装
    置。
  2. 【請求項2】 前記変換テーブルは、最小データ変換要
    素数が4であるとき、 拘束長i=1において、 基礎コードを備え、 拘束長i=2以上において、 最小ランを守る置き換えコードと、 最大ランを守る置き換えコードとを備えることを特徴と
    する請求項1に記載の変調装置。
  3. 【請求項3】 前記変換テーブルは、最小データ変換要
    素数が4より少ないとき、 拘束長i=1以上において、 基礎コードを備え、 拘束長i=2以上において、 最小ランを守る置き換えコードと、 最大ランを守る置き換えコードとを基礎コードとは別に
    備えることを特徴とする請求項1に記載の変調装置。
  4. 【請求項4】 前記変換テーブルは、直前または直後の
    符号列により不確定ビットを決定する決定手段を備える
    ことを特徴とする請求項1に記載の変調装置。
  5. 【請求項5】 前記不確定ビットは、最小符号語単位で
    ある5ビットの中の所定の一ヶ所に与えられることを特
    徴とする請求項1に記載の変調装置。
  6. 【請求項6】 基本データ長がmビットのデータを、基
    本符号長がnビットの可変長符号(d,k;m,n;
    r)に変換する変調装置の変調方法において、 データ列を符号語に対応するようにmビットのデータ毎
    に区分する区分ステップと、 最小ランd=4、変換率m/n=2/5とし、mビット
    のデータ列を、変換テーブルに従って、nビットの可変
    長符号に変換する変換ステップとを含み、 前記変換テーブルは、 最小ランを守る置き換えコードと、 最大ランを守る置き換えコードと、 それ以外の基礎コードとを含むことを特徴とする変調方
    法。
  7. 【請求項7】 基本データ長がmビットのデータを、基
    本符号長がnビットの可変長符号(d,k;m,n;
    r)に変換する変調装置に、 データ列を符号語に対応するようにmビットのデータ毎
    に区分する区分ステップと、 最小ランd=4、変換率m/n=2/5とし、mビット
    のデータ列を、変換テーブルに従って、nビットの可変
    長符号に変換する変換ステップとを含み、 前記変換テーブルは、 最小ランを守る置き換えコードと、 最大ランを守る置き換えコードと、 それ以外の基礎コードとを含む処理を実行させるコンピ
    ュータが読み取り可能なプログラムが記録されているこ
    とを特徴とする記録媒体。
JP11151296A 1999-05-31 1999-05-31 変調装置および方法、並びに記録媒体 Withdrawn JP2000341133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11151296A JP2000341133A (ja) 1999-05-31 1999-05-31 変調装置および方法、並びに記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11151296A JP2000341133A (ja) 1999-05-31 1999-05-31 変調装置および方法、並びに記録媒体

Publications (1)

Publication Number Publication Date
JP2000341133A true JP2000341133A (ja) 2000-12-08

Family

ID=15515591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11151296A Withdrawn JP2000341133A (ja) 1999-05-31 1999-05-31 変調装置および方法、並びに記録媒体

Country Status (1)

Country Link
JP (1) JP2000341133A (ja)

Similar Documents

Publication Publication Date Title
KR100753966B1 (ko) 연속 최소 런 길이 제한이 있는 변조/복조 장치 및 방법
KR100263689B1 (ko) 변조방법, 변조장치 및 복조장치
EP0779623B1 (en) Digital data transmitting method
JP2000068846A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP2002271205A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
MXPA96006099A (en) Method of digital data transmission
US7339500B2 (en) Encoding method and decoding method
KR100354175B1 (ko) 데이터 변/복조방법과 이를 이용한 변/복조 장치 및 그 기록매체
JP3722331B2 (ja) 変調装置および方法、並びに記録媒体
KR100954986B1 (ko) 변조 장치 및 방법
US6950042B2 (en) Modulating apparatus and method, and DSV control bit producing method
JPH07118657B2 (ja) 2進デ−タ符号化及び復号化方式
JP2000149457A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP2002280907A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
JP3717024B2 (ja) 復調装置および方法
JP2003288760A (ja) 変調方法、変調装置、記録媒体、復調方法および復調装置
JPH11145841A (ja) 変調装置および方法、復調装置および方法、並びに伝送媒体
JP2003536315A (ja) バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス
JP3352348B2 (ja) 符号変調回路
JP2000341133A (ja) 変調装置および方法、並びに記録媒体
JPH11154381A (ja) 変調装置および方法、並びに提供媒体
JP4479855B2 (ja) 変調装置、変調方法、記録媒体
JPH06311042A (ja) デジタル変調装置
JP4366662B2 (ja) 変調装置、変調方法、記録媒体
JP4919121B2 (ja) 変調装置、変調方法、および記録媒体

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801