JP2005078687A - 変調装置及び変調方法並びに復調装置及び復調方法 - Google Patents
変調装置及び変調方法並びに復調装置及び復調方法 Download PDFInfo
- Publication number
- JP2005078687A JP2005078687A JP2003305758A JP2003305758A JP2005078687A JP 2005078687 A JP2005078687 A JP 2005078687A JP 2003305758 A JP2003305758 A JP 2003305758A JP 2003305758 A JP2003305758 A JP 2003305758A JP 2005078687 A JP2005078687 A JP 2005078687A
- Authority
- JP
- Japan
- Prior art keywords
- word
- information
- string
- code
- information word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】 4−6変調部12では、入力データ語D(k)に対し必要に応じて2つの情報語候補C(k)a,C(k)bを示し、DSVの絶対値を小さくする方の情報語の選択によってDSV制御を施した(1,7)RLL規則の情報語列を出力する。パリティ生成・挿入部13では、LDPC符号の生成行列を用いた演算で検査ビット列を求め、各検査ビットを3ビットの変換符号(1つの反転ビットを含む)へ割り当て、各変換符号を情報語列に挿入して出力する。各変換符号の符号列は4−6変調部12へ戻され、そのCDSをその時点のDSVに加算してDSVの更新を行う。
【選択図】図2
Description
この問題は、基本的にはDSVを0に収斂させることにあり、下記特許文献1では特定ビットパタンの繰り返しを防止することにより、また下記特許文献2では(1,7)RLL規則を乱さないように冗長ビットを挿入することによりDC成分を抑圧する対策が提案されている。
また、下記特許文献3では、(1,8)RLL規則による8/12変調を用いて、最長ランを(1,7)RLL規則に比べて情報語数に余裕を持たせることにより、その余裕分をDC成分の抑圧制御に用いる提案を行っている。
ここに、LDPC符号は復号特性に優れており、ターボ符号、RA符号(Repeat and Accumulate符号)と並んで符号長を長くしていくことによりシャノン限界に近い性能を発揮すること、また、ブロック誤り率特性がよく、ターボ符号などの復号特性にみられるエラーフロア現象が殆ど生じない等の利点があり、誤り訂正符号として注目を集めている。
その場合、パリティビットの極性によってはDC制御が行えない場合があり、DC制御を確実に行うためにはそれだけDC制御用ビットを多用しなければならず、結果的に記録密度(符号化レート)を上げることが難しくなるという問題点がある。
その変調装置は、入力データ語列のmビット単位(但し、mは4の自然数倍)の各データ語をnビット単位(但し、nは6の自然数倍であって、m<nとする)の各情報語に符号化し、冗長ビットも含めて(1,k)RLL規則でk=9〜12を満たす符号語列に変調して出力する変調装置であって、複数の異なる選択テーブルからなり、各選択テーブルにおいてデータ語に対する情報語と次に適用されるべき選択テーブル情報とを対応付けると共に、同一のデータ語についてCDS(Codeword Digital Sum)の極性が異なる情報語を異なる選択テーブルに配置せしめた符号化テーブルと、今回の入力データ語と1つ前のデータ語に係る情報語のLSB側のゼロラン数とその情報語に対応付けられた前記選択テーブル情報とを用いて、今回のデータ語に対する情報語を前記選択テーブル情報で特定された選択テーブルだけから選択すべきか、又は、それ以外に他の選択テーブルに存在するCDSの極性が異なる情報語も候補として選択すべきかを判定する判定手段と、前記判定手段の判定結果に基づいて、情報語が単一の選択テーブルだけから選択される場合には、その情報語を出力させると共にその情報語のCDSを演算して先行情報語列のDSVに加算し、また、複数の選択テーブルに情報語の候補がある場合には、各情報語について演算したCDSのそれぞれを先行情報語列のDSVに加算し、各加算後のDSVの絶対値が最小となる情報語を選択出力させると共に前記先行情報語列のDSVに前記選択情報語のCDSを加算するDSV制御・情報語出力手段と、前記DSV制御・情報語出力手段が出力した情報語をブロック単位で処理し、LDPC符号を1ブロックの情報語ビット列と検査ビット列とからなる組織符号として求めるための生成行列を用いて各検査ビットを求める検査ビット演算手段と、予め設定された所定条件に基づいて、前記各検査ビットに対して3ビット中に1つの反転ビットを含んだ変換符号を割り当てる符号割り当て手段と、1ブロックの情報語列の各情報語の間に前記各変換符号を挿入した符号語列、又は1ブロックの情報語列の後に前記各変換符号が連続した符号列を連結させた符号語列を構成して出力する符号語出力手段と、前記各変換符号を連続させた符号列に係るCDSを求め、前記先行情報語列のDSVに加算して更新させるDSV更新手段とを具備したことを特徴とするものである。
また、変調方法は、入力データ語列のmビット単位の各データ語をnビット単位の各情報語に符号化し、冗長ビットも含めて(1,k)RLL規則でk=9〜12を満たす符号語列に変調して出力する変調方法であって、複数の異なる選択テーブルからなり、各選択テーブルにおいてデータ語に対する情報語と次に適用されるべき選択テーブル情報とを対応付けると共に、同一のデータ語についてCDSの極性が異なる情報語を異なる選択テーブルに配置せしめた符号化テーブルを備え、今回の入力データ語と1つ前のデータ語に係る情報語のLSB側のゼロラン数とその情報語に対応付けられた前記選択テーブル情報とを用いて、今回のデータ語に対する情報語を前記選択テーブル情報で特定された選択テーブルだけから選択すべきか、又は、それ以外に他の選択テーブルに存在するCDSの極性が異なる情報語も候補として選択すべきかを判定する判定手順と、前記判定手順で得られた判定結果に基づいて、情報語が単一の選択テーブルだけから選択される場合には、その情報語を出力させると共にその情報語のCDSを演算して先行情報語列のDSVに加算し、また、複数の選択テーブルに情報語の候補がある場合には、各情報語について演算したCDSのそれぞれを先行情報語列のDSVに加算し、各加算後のDSVの絶対値が最小となる情報語を選択出力させると共に前記先行情報語列のDSVに前記選択情報語のCDSを加算するDSV制御・情報語出力手順と、前記DSV制御・情報語出力手順で出力される情報語をブロック単位で処理し、LDPC符号を1ブロックの情報語ビット列と検査ビット列とからなる組織符号として求めるための生成行列を用いて各検査ビットを求める検査ビット演算手順と、前記各検査ビットに対して3ビット中に1つの反転ビットを含んだ変換符号を割り当てる符号割り当て手順と、1ブロックの情報語列の各情報語の間に前記各変換符号を挿入した符号語列、又は1ブロックの情報語列の後に前記各変換符号が連続した符号列を連結させた符号語列を構成して出力する符号語出力手順と、前記各変換符号を連続させた符号列に係るCDSを求め、前記先行情報語列のDSVに加算して更新させるDSV更新手順とを実行することを特徴とするものである。
そして、2値情報である各検査ビットを3ビットの変換符号に割り当て、その各変換符号を情報語列に挿入するか又は情報語列の後に変換符号の符号列を連結させた符号語列を構成して出力させる。
その場合、符号語列となった状態でのDSVは情報語列だけで求められているDSVと異なるため、各変換符号を連続させた符号列に係るCDSを求め、情報語列だけで求められたDSVに対してそのCDSを加算することでDSVの更新を行う。
符号語列における実際の信号変化状態に関しても、変換符号は3ビット中に1つの反転ビットを含んでおり、また各変換符号のパターンを決定する各検査ビットは“0”と“1”をランダムにとるため、DC成分に与える影響は殆どない。
その復調装置は、1ブロック単位の入力符号語列に対して最大事後確率復号方法を適用して推定符号語ビット列を復号する第1手順と、その推定符号語ビット列を情報語列部分と各変換符号とに分離すると共に、分離した各変換符号を前記変調装置側の符号割り当て手段で適用した条件に基づいて検査ビットに復号する第2手順と、前記変調装置側で適用した生成行列とLDPC符号(前記情報語列部分と前記各検査ビット)との演算により前記第1手順で復号した推定符号語ビット列に誤りがあるか否かを判定する第3手順と、前記第3手順で誤りがあると判断された場合に前記演算結果に基づいたパラメータを生成して第1手順から第3手順を繰り返させる第4手順とを実行する符号語列復号手段と、データ語と情報語の対応関係を前記変調装置側の符号化テーブルと逆の関係で定義したテーブルであり、今回の情報語へ対応付けられる各データ語を1つ後の情報語を得る際に適用される選択テーブル別に分類し、今回の情報語と前記選択テーブル情報とから今回の情報語に対応するデータ語を一義的に読み出すことが可能な構造の復号テーブルと、今回の情報語に係るLSB側のゼロラン数と1つ後の情報語とを用い、前記変調装置側において1つ後の情報語を符号化した際の選択テーブル情報を求める選択テーブル情報解析手段と、今回の情報語と前記選択テーブル情報とを用いて、今回の情報語に対応するデータ語を前記復号テーブルから読み出して出力させるデータ語出力手段とを具備したことを特徴とするものである。
また、復調方法は、データ語と情報語の対応関係を前記変調方法で適用した符号化テーブルと逆の関係で定義したテーブルであり、今回の情報語へ対応付けられる各データ語を1つ後の情報語を得る際に適用される選択テーブル別に分類し、今回の情報語と前記選択テーブル情報とから今回の情報語に対応するデータ語を一義的に読み出すことが可能な構造の復号テーブルを備え、1ブロック単位の入力符号語列に対して最大事後確率復号方法を適用して推定符号語ビット列を復号する第1手順と、その推定符号語ビット列を情報語列部分と各変換符号とに分離すると共に、分離した各変換符号を前記変調方法における符号割り当て手順で適用した条件に基づいて検査ビットに復号する第2手順と、前記変調方法において適用した生成行列とLDPC符号(前記情報語列部分と前記各検査ビット)との演算により前記第1手順で復号した推定符号語ビット列に誤りがあるか否かを判定する第3手順と、前記第3手順で誤りがあると判断された場合に前記演算結果に基づいたパラメータを生成して第1手順から第3手順を繰り返させる第4手順とからなる符号語列復号手順と、今回の情報語に係るLSB側のゼロラン数と1つ後の情報語とを用い、前記変調方法において1つ後の情報語を符号化した際の選択テーブル情報を求める選択テーブル情報解析手順と、今回の情報語と前記選択テーブル情報とを用いて、今回の情報語に対応するデータ語を前記復号テーブルから読み出して出力させるデータ語出力手順とを実行することを特徴とするものである。
そして、データ語と情報語の対応関係を変調側の符号化テーブルと逆の関係で定義した復号テーブルを用い、データ語出力手段(手順)が今回の情報語と選択テーブル情報解析手段(手順)が求めた選択テーブル情報とを検索キーとして、今回の情報語に対応するデータ語を出力させる。
その場合、検査ビットが反転ビットであれば前後のビットを非反転ビットとし、検査ビットが非反転ビットであれば前後の何れかのビットを反転ビットとする。
第2の発明は、前記第1の発明の変調装置又は変調方法で得られる符号語列をsum-productアルゴリズムによって復号し、復号した符号語列中の情報語列を元のデータ語列に復号する。
尚、検査ビット情報は3ビット中に1つの反転ビットを含んだ変換符号とされるが、その中央のビットを前記検査ビットの2値情報と一致させておけば、復号側で変換符号を検査ビットへ戻すことが容易になる。
但し、実施例1では4ビット単位のデータ語列を(1,9)RLL規則を満たす6ビット単位の符号語列に符号化して出力する変調装置を、また実施例2では実施例1の変調装置によって得られた符号語列を元のデータ語列に復号して出力する復調装置を例にとって説明する。
先ず、変調されるべき画像や音声等のディジタル情報信号は予め離散化手段(図示せず)によってバイナリ系列に変換されており、この変調装置1に入力されると、フォーマット部11によってフォーマット化[誤り訂正符号の付加やセクタ構造化等]が施されて4ビット単位のデータ語列(ソースコード系列)となる。
前記データ語列は4−6変調部12に入力されるが、4−6変調部12では符号化テーブルを用いて4ビット単位のデータ語を(1,7)RLL規則を満たす6ビット単位の情報語に符号化してパリティ生成・挿入部13へ出力する。
その場合、1つ前のデータ語に係る情報語のLSB側のゼロラン数に応じて、その後のデータ語について選択肢がある時には2つの情報語候補を提示し、その時点でのDSVが小さくなる情報語を選択することによりDSV制御を実行する。
パリティ生成・挿入部13は、予めLDPC符号を組織符号として求めるための生成行列を用意しており、4−6変調部12が出力する情報語を1ブロック(N個の情報語)単位でセーブし、前記生成行列に対して1ブロック分の情報語ビット列とパリティに相当する未知の検査ビット列とからなる列ベクトルを乗算した演算式から各検査ビットを求める。
検査ビットの数はパリティ生成行列の構成によるが、パリティ生成・挿入部13では所定の条件で各検査ビットに対して3ビットの変換符号(1つの反転ビットを含む)を割り当て、各変換符号を各情報語の間に挿入した1ブロック分の符号語列を作成してNRZI(Non Return to Zero Inverted)変換回路14へ出力する。尚、その符号語列は(1,9)RLL規則を満たすことになる。
また、パリティ生成・挿入部13は変換符号のビット列を4−6変調部12へ戻し、4−6変調部12が1ブロック分の情報語を出力させた段階でのDSVを更新しておく。
4−6変調部12とパリティ生成・挿入部13は以上の動作を繰り返すことにより、入力データ語を1ブロック単位で前記符号語列に変換してNRZI変換回路14へ出力するが、NRZI変換回路14では前記符号語列をNRZI記録方式の信号に変換し、その変換後の信号が記録駆動回路15によって記録媒体16に記録されるか、又は伝送符号化回路17で符号化圧縮等がなされた後に伝送路へ出力される。
先ず、4−6変調部12は、情報語候補判定部21と、符号化部22と、2つの情報語メモリ26,27と、各情報語メモリ26,27と対の関係にある各DSV演算メモリ28,29と、絶対値比較部30と、メモリ制御・情報語出力部31とからなり、各部は図示するように接続されている。
また、符号化部22は、4ビット単位のデータ語D(k)を6ビット単位の情報語C(k)に変換するための符号化テーブル23と、符号化テーブルアドレス演算部24とを備えていると共に、フレーム毎に同期語を生成して挿入するための同期語生成部25も備えている。
この実施例では、(1,7)RLL規則を満たす6ビット情報語の種類として図3(A)に示す21種類の符号を採用し、符号化テーブル23ではそれらの情報語を図4に示すテーブル構造に組み込んでいる。
図4において、D(k)は入力データ語(デシマル表記)、C(k)は符号化部22から出力される情報語(デシマル及びバイナリ表記)である。
また、Snow=0〜3はテーブル番号を示し、その各テーブルにおいて情報語C(k)に対応付けられたSnextは、情報語C(k)を出力させた場合に次に参照されるべき選択テーブル情報を示している。
従って、符号化テーブル23はSnow=0〜3で示される4つの選択テーブルからなり、ある入力データ語D(k)に対応する情報語C(k)が選択テーブルSnowで求められた場合に、その選択テーブルSnowにおいて次に参照されるべき選択テーブル情報Snextが示され、次の入力データ語D(k+1)に対する情報語C(k+1)が選択テーブルSnextで求められるようになっている。
但し、図2に示すように、符号化テーブル23からは2種類の情報語C(k)a,C(k)bが選択出力される。
ここに、C(k)aは前記選択テーブル情報Snextに基づいて設定された選択テーブルSnowから求められ、C(k)bは情報語候補判定部21による判定結果が“選択肢有り”の場合に別の選択テーブルから求められるものであるが(“選択肢無し”の場合にはC(k)b=C(k)aとなる)、これらについては後述する。
この符号化テーブル23では、図3(B)の情報語パターンの内の一部を用いており、各選択テーブルSnowに対する各情報語C(k)の配置及び各情報語C(k)に対する選択テーブル情報Snextの設定の仕方によって、入力データ語系列に対して常に(1,7)RLL規則を満たす出力情報語系列が得られるように合理的に構成されている。
しかし、同一の情報語C(k)が対応付けられている異なるデータ語D(k)については選択テーブル情報Snextが異ならしめてあり、次のデータ語D(k+1)に対する情報語C(k+1)が異なる選択テーブルで求められるため、復調側では前記符号化テーブル23全体で構成されるその規則性を解析することにより、情報語C(k)を一義的にデータ語D(k)に対応付けることができる。
以下、図5のフローチャートを参照しながらその動作手順を説明する。
先ず、予め符号化部22においては符号化テーブル23の初期状態が設定され、最初のデータ語に対して何れの選択テーブルSnowを適用するかが決定される(S1)。
そして、フォーマット部11にデータ語D(1)が入力されたことが確認されると、同期語生成部25が同期語を生成して情報語メモリ26へ出力し、メモリ制御・情報語出力部31がそのまま情報語メモリ26から同期語を読み出してNRZI変換回路14へ転送する(S2,S3)。即ち、同期語についてはスルー出力させる。
次に、符号化開始時の最初のデータ語D(1)が入力されるが、図5の(注)に示すように、そのデータ語D(1)に限っては、初期設定した前記選択テーブルSnowからデータ語D(1)に対応する情報語C(1)が各情報語メモリ26,27へ出力され、各情報語メモリ26,27がその情報語C(1)をセーブすると共に、各DSV演算メモリ28,29がその情報語C(1)に係るNRZI記録方式の信号のDSVを求めてセーブする。
即ち、図5のフローチャートでは符号化開始時の最初のデータ語D(1)に係る処理はステップS2,S3以外は適用されず、前記処理がなされるだけである。
従って、ここでは「k」をブロック内でのデータ語の順番として定義し、一般的にデータ語D(k)が入力された際の処理について説明することとする。
先ず、データ語D(k)がフォーマット部11から情報語候補判定部21へ入力されるが(S4)、その時点においては1つ前のデータ語D(k-1)について符号化された情報語C(k-1)a,C(k-1)bが符号化部22から各情報語メモリ26,27へ出力されてセーブされており、また各DSV演算メモリ28,29が符号化開始時からその情報語C(k-1)a,C(k-1)bまでのDSVを求めてセーブしている。即ち、1つ前のデータ語D(k-1)は後述のステップS6〜S9で処理されており、前記状態になっている。
その具体的な処理手順は図6のフローチャートに示される。
前記情報語C(k-1)a,C(k-1)bが後述のステップS6,S7において“選択肢有り”の判定がなされたものか否かを確認し、“選択肢有り”の場合(即ち、C(k-1)a≠C(k-1)bの場合)には、絶対値比較部30で各DSV演算メモリ28,29がセーブしているDSVの絶対値を比較し、メモリ制御・情報語出力部31が小さい方の絶対値に対応する情報語を情報語メモリ26又は27から選択して出力させる(S41,S42)。
また、その場合には、非選択側となった情報語メモリ26又は27の情報語とDSV演算メモリ28又は29のDSVを、前記選択側の情報語とDSVに書き換える(S43)。
従って、DSVを小さくする方の情報語がパリティ生成・挿入部13へ出力されると共に、選択側の情報語メモリとDSV演算メモリの内容はそのままであるが、非選択側のそれらは選択側の内容と同一となる。
一方、逆に“選択肢無し”の場合(即ち、C(k-1)a=C(k-1)bの場合)には、メモリ制御・情報語出力部31が情報語メモリ26側の情報語C(k-1)aを読み出してパリティ生成・挿入部13へ出力させるだけであり、各情報語メモリ26,27及び各DSV演算メモリ28,29の内容はそのまま保持される(S41→S44)。
この情報語候補判定部21での具体的な処理手順は図7のフローチャートに示される。
その前提として、図2に示すように、情報語候補判定部21に対しては、入力データ語D(k)が入力されていると共に、1つ前のデータ語D(k-1)について符号化された情報語C(k-1)と、符号化部22が出力した選択テーブル情報Snextとが入力されている。
但し、選択テーブル情報Snextは、1つ前のデータ語D(k-1)についての情報語C(k-1)を求めた際に、図4の符号化テーブル23において選択された選択テーブルSnow内で前記データ語D(k-1)に対応したものであり、また、前記データ語D(k-1)に対して2つの異なる情報語C(k-1)a,C(k-1)bを出力していた場合には、符号化部22がメモリ制御・情報語出力部31から得た情報語C(k-1)に対応する方の選択テーブル情報Snextとされる。
そして、情報語候補判定部21では、前記選択テーブル情報Snextを今回選択されるべき第1の選択テーブルSnowとして設定した後、図7に示す解析判定手順へ移行する。
(1) 前記ゼロラン数が0,3又は6の場合には、データ語D(k)に対応して出力すべき情報語C(k)a,C(k)bは共に今回選択されるべき選択テーブルSnowだけから求められるものとし、“選択肢無し”の判定情報を符号化部22へ出力する(S21,S22)。従って、この場合には単一の選択テーブルSnowでデータ語D(k)に対応する情報語が選択されることになり、当然にC(k)a=C(k)bである。
(2) 前記ゼロラン数が4の場合には更に条件分けがなされ、今回選択されるべき選択テーブルがSnow=3であって、且つデータ語D(k)が0〜3(デシマル)のときには、もう1つの情報語の候補がSnow=1から求められるべきであるとし、“選択肢有り”の判定情報とSnow=1の情報とを符号化部22へ出力する(S23,S24,S25)。
また、今回選択されるべき選択テーブルSnow=2であって、且つデータ語D(k)が7〜15(デシマル)のときには、もう1つの情報語の候補がSnow=1から求められるべきであるとし、“選択肢有り”の判定情報とSnow=1の情報とを符号化部22へ出力する(S23,S26,S27)。
一方、前記ゼロラン数が4の場合であって、前記各条件を満たさないときには、前記(1)の場合と同様に、“選択肢無し”の判定情報を符号化部22へ出力する(S24→S22,S26→S22)。
(3) 前記ゼロラン数が5の場合にも条件分けがなされ、今回選択されるべき選択テーブルがSnow=3であって、且つデータ語D(k)が0又は1(デシマル)のときには、もう1つの情報語の候補がSnow=1から求められるべきであるとし、“選択肢有り”の判定情報とSnow=1の情報とを符号化部22へ出力する(S28,S29,S30)。
また、今回選択されるべき選択テーブルSnow=2であって、且つデータ語D(k)が10〜15(デシマル)のときには、もう1つの情報語の候補がSnow=1から求められるべきであるとし、“選択肢有り”の判定情報とSnow=1の情報とを符号化部22へ出力する(S28,S31,S32)。
一方、前記ゼロラン数が5の場合であって、前記各条件を満たさないときには、前記(1)の場合と同様に、“選択肢無し”の判定情報を符号化部22へ出力する(S29→S22,S31→S22)。
(4) 前記ゼロラン数が1又は2の場合には、今回選択されるべき選択テーブルがSnow=2であって、且つデータ語D(k)が0又は2(デシマル)のときには、もう1つの情報語の候補がSnow=0から求められるべきであるとし、“選択肢有り”の判定情報とSnow=0の情報とを符号化部22へ出力する(S33,S34,S35)。
更に、ステップ34でデータ語D(k)が0又は2(デシマル)であるという条件を満たさないときであっても、前記ゼロラン数が1であって、且つデータ語D(k)が12又は13(デシマル)のときには、今回の情報語のMSBが1になるという条件下に、もう1つの情報語の候補がSnow=0から求められるべきであるとし、“選択肢有り”の判定情報とSnow=0の情報とを符号化部22へ出力する(S34,S36〜S39)。
一方、前記ゼロラン数が1又は2の場合であって、前記各条件を満たさないときには、前記(1)の場合と同様に、“選択肢無し”の判定情報を符号化部22へ出力する(S37→S22,S38→S22)。
尚、ステップS33及びステップS36においてNOの場合には、C(k-1)がゼロラン数として取り得ないものであるためエラーとなる。
一方、“選択肢無し”の判定情報が得られた場合には、符号化部22から受けた選択テーブル情報Snextに基づいて設定される選択テーブルSnowのみを設定し、符号化テーブルアドレス演算部24がその選択テーブルSnowにおける今回のデータ語D(k)に対する情報語をアドレス指定し、その情報語をC(k)a,C(k)bとして各情報語メモリ26,27へ出力させる(S7→S9)。従って、この場合にはC(k)a=C(k)bであり、各情報語メモリ26,27へは同一の情報語が出力される。
尚、各情報語メモリ26,27には1つ前のデータ語D(k-1)に係る情報語C(k-1)a,C(k-1)bが残っているが、符号化部22から今回出力された各情報語C(k)a,C(k)bによって上書きされることになる。
その場合、各DSV演算メモリ28,29のDSVはステップS5(図6のステップS43)において同一値になっているため、各DSVは今回選択された情報語C(k)a,C(k)bのCDS分だけ増減されることになる。
従って、その繰り返し過程におけるステップS5(図6のステップS42)では、その都度、各DSV演算メモリ28,29がセーブしているDSVの絶対値が小さい方に対応する情報語メモリ26又は27の情報語がパリティ生成・挿入部13へ選択出力されることになる。
データ語D(k);4,5の状態では情報語が第1の選択テーブルSnowだけからC(k)aが選択出力されるが、次のデータ語D(k);1においては第1の選択テーブルSnow=2と第2の選択テーブルSnow'=0にそれぞれ情報語候補C(k)a;(33=“100001”),C(k)b;(9=“000001”)が存在する。
そして、C(k)aを選択した場合にはDSVが+7となり、C(k)bを選択した場合にはDSVが−3になることから、この状態ではDSVの絶対値が小さい方のC(k)b側が選択出力されることになる。
次のデータ語D(k);2,15の状態では、前記4,5の場合と同様に、第1の選択テーブルSnowだけから情報語C(k)aが選択されるが、その次のデータ語;3では再び各選択テーブルSnow=3とSnow'=1にそれぞれ情報語候補C(k)a;(37=“100101”),C(k)b;(5=“000101”)が存在する。
この場合には、C(k)aを選択した場合にはDSVが−3となり、C(k)bを選択した場合にはDSVが−5になるため、DSVの絶対値の比較によって前記とは逆にC(k)aが選択出力されることになる。
以降、同様にして、2つの情報語候補C(k)a,C(k)bが有る場合には常にDSVの小さい方の情報語が選択出力されるが、前記の各状態について情報語ビット列とNRZI記録信号波形とDSVを対照させてみると図10に示すような推移態様となる。
同図から明らかなように、パリティ生成・挿入部13へ出力された情報語ビット列は、(1,7)RLL規則を満たしていると共に、DSVの増大が抑制されてDC成分の少ない記録信号波形になるビット列として得られている。
ここで、パリティ生成・挿入部13では図8のフローチャートに示される処理手順を実行する。
但し、ここでは4−6変調部12とパリティ生成・挿入部13が312個の情報語を1ブロックとして処理するものとし、パリティ生成・挿入部13がLDPC符号を組織符号で求めるためのパリティ生成行列として、次の数式1に示す行列:Hを用意しているものとする。
また、この生成行列は、その右側の117行・117列の正方形領域における対角線に沿った成分は全て「1」であり、その正方形領域における前記対角線より右上側領域の成分は全て「0」とされていると共に、前記対角線より左側の領域については「0」又は「1」の成分が配設されるが、「1」の成分が疎な領域となっている。
尚、LDPC符号に関連した前記生成行列の構成と演算については、例えば、「低密度パリティ検査符号とその復号法」(和田山著,トリケップス刊)に詳細に記載されている。
前提として、後述するように出力符号語列を作成する際には、「i」を1〜117として、p(i)に割り当てられた変換符号pc(i)を情報語C(i)と情報語C(i+1)の間に挿入することになる。
そこで、先ず情報語C(i)のLSBが“0”か“1”の何れであるかを確認する(S53,S54)。
そして、そのLSBが“0”であってp(i)が「0」として求まっていた場合にはp(i)に対して変換符号“100”を割り当て、逆にp(i)が「1」として求まっていた場合にはp(i)に対して変換符号“010”を割り当てる(S55〜S57)。
一方、LSBが“1”であってp(i)が「0」として求まっていた場合にはp(i)に対して変換符号“001”を割り当て、逆にp(i)が「1」として求まっていた場合にはp(i)に対して変換符号“010”を割り当てる(S58〜S60)。
この手順は117個の検査ビットp(i)の全てについて実行され、117個の各変換符号:pc(1),pc(2),・・・,pc(117)が求められる(S54〜S61→S54)。
(a) 図4の符号化テーブル23と図7の解析判定手順によれば、情報語列に係るビット列[u(1),u(2),・・・・・・・,u(1872)]が(1,7)RLL規則を満たすようになっていると共に、NRZI記録方式での連続した信号反転を防止するために“1”のビットが連続しないように配慮されている。即ち、高密度記録の光ディスク等では、“1”のビットが連続して信号反転が連続すると記録信号を読み出せなくなる場合があり、これを防止するために前記配慮がなされている。
従って、もし、検査ビットp(i)をそのまま情報語C(i)と情報語C(i+1)の間に挿入すると、検査ビットp(i)が「1」である場合には後述の出力符号語列においてビット“1”の連続が頻繁に発生し、前記趣旨が完全に損なわれることになる。
(b) 検査ビットp(i)と変換符号pc(i)の関係を見れば明らかなように、変換符号pc(i)における3ビット中の中央のビットは検査ビットp(i)と共通している。
従って、後述の復調装置側で変換符号pc(i)を検出して検査ビットp(i)に戻す場合に、変換符号pc(i)の前記中央ビットを確認するだけで、直ちに検査ビットp(i)が得られるという利点がある。
(c) 変換符号は“100”,“001”,“010”の何れかになるため、図4の符号化テーブル23と図7の解析判定手順に基づいて選択された如何なる情報語が前後に位置しても、後述の出力符号語列は(1,9)RLL規則を満たすものとなる。
従って、1ブロック分について出力される符号語列は[C(1),pc(1),C(2),pc(2),・・・,C(117),pc(117),C(118),C(119),・・・・・・,C(312)]となり、各情報語C(1)〜C(117)まではその直後にそれぞれ各変換符号pc(1),pc(2),・・・,pc(117)が付加され、以降は情報語C(178),C(179),・・・・・・,C(312)が連続した構成になる。
但し、この場合において、各情報語メモリ26,27はブロックの最終情報語C(312)はそのまま保持し、変換符号:pc(1),pc(2),・・・,pc(117)のビット列を別領域にセーブする。
そして、4−6変調部12の各DSV演算メモリ28,29が前記変換符号のビット列のCDSを演算し、その時点でセーブしているDSVに加算して値を更新しておく(S64)。
その場合、実際の符号語列は前記のように個々の変換符号pc(i)[i=1〜117]が各情報語C(1)〜C(117)の直後に挿入されたものとなり、変換符号のビット列のCDSをその時点のDSVに加算した値は必ずしも正確なDSVを反映することにはならない。
しかしながら、上記数式2から求められる検査ビットp(i)[i=1〜117]は一般的に「1」と「0」をランダムにとること、及び前記のように各変換符号pc(i)[i=1〜117]は“100”,“001”,“010”の何れかであって、NRZI記録方式では3ビット内に反転ビット“1”を含むことから、DC成分に与える影響は殆どなく(ビットパタンによって生じるDSVの誤差は±1である)、前記問題は無視し得る。
尚、パリティ生成・挿入部13が各DSV演算メモリ28,29へ前記CDSを直接出力できる回路構成としておき、各DSV演算メモリ28,29が加算による更新だけを実行するようにしてもよい。
また、データ語D(N)がフレームの最終符号語であって、符号化処理を終了しない場合には、ステップS2に戻って新たに同期語を生成した後、前記のステップS4〜S16を繰り返すことになる(S16→S18→S2〜S16)。
この場合にも、(1,9)RLL規則は満たされ、DSVについてはむしろ誤差のない制御が可能になるが、情報語列部分C(1),C(2),C(3),・・・,C(312)と変換符号列部分pc(1),pc(2),・・・,pc(117)とで信号反転間隔が異なり、特に変換符号列部分で短周期での信号反転が集中的に発生するという問題がある。
特に、この実施例による符号化とパリティ生成・挿入とDSV制御に係る基本的構成は、符号化レートを低下させても問題がないような場合には、Blue-ray Discフォーマットで用いている17pp符号(「Blue-ray Disc System Description Blue-ray Disc Rewritable Format Part 1」に記載)に対しても適用できる。
この問題については、LDPC符号の生成行列の作成の仕方によって改善させることが可能であり、復調側も含めたシステム全体の特性を考慮して最適なLPDC行列を用意すればよい。
尚、この実施形態では同期語に対してパリティ演算を行っていないが、情報語の場合と同様にパリティ演算を行ってパリティビットを付加してもよい。
この実施例の復調装置は、前記記録媒体16から再生した符号語列、又は伝送路を介して受信した圧縮データを伸長処理した後の符号語列を、ブロック単位で元のデータ語列へ復号するものであり、その基本的構成は図12に示される。
先ず、1ブロック分の符号語ビット列がMAP(Maximum A Posteriori Probability)復号部51に入力されると、同復号部51では事後確率最大復号法による演算で符号語ビット推定値を求め、それをパリティ復号部52へ出力する(S71,S72)。
この符号語ビット推定値は、変調装置1側で符号化した1ブロック分の符号語ビット列[C(1),pc(1),C(2),pc(2),・・・,C(117),pc(117),C(118),C(119),・・・・・・,C(312)]が2223ビットであることから、同ビット数のビット列[b(1),b(2),・・・・・・,b(2223)]となる。
具体的には、b(9w+1)〜b(9w+6)[但し、w=0〜116]及びb(1054)〜b(2223)が情報語部分のビット:u'(1),u'(2),・・・・・・,u'(1872)に相当し、各変換符号はb(9w+7)〜b(9w+9)からなる3ビットであるが、その各変換符号における中央のビット[即ち、b(9w+8)]がそのまま検査ビットに対応し、b(8),b(17),・・・・,b(1044)をそれぞれ検査ビットp'(1),p'(2),・・・・,p'(117)とする。
これは、実施例1の変調装置1における検査ビットp(i)に対する変換符号の割り当て手順(図8のステップS54〜S61)で、変換符号の中央のビットが検査ビットと一致するように設定されていることに基づく。
この演算結果が0でない場合には、LDPC復号部53はMAP復号部51へ繰り返し復号のためのパラメータを出力し、MAP復号部51がそのパラメータに基づいて誤り訂正を実行することにより再び符号語ビット推定値を求める(S75→S76→S72)。
また、その符号語ビット推定値について再び前記ステップS73,S74の処理が実行され、以降、ステップS74の演算結果が0になるまで、MAP復号部51とパリティ復号部52とLDPC復号部53での処理が繰り返される。
同期検出回路54は同期語の信号検出に基づいてワードクロックをシリアル/パラレル変換器55へ出力し、シリアル/パラレル変換器55がビット列:u(1),u(2),・・・・・・,u(1872)を6ビット単位の情報語C(1),C(2),C(3),・・・・・・,C(312)へ順次変換してゆく(S77)。
先ず、情報語はワードレジスタ56へ出力されて1ワード遅延処理がなされる。
ここでは、先に出力されてワードレジスタ56にセーブされている情報語をC(k-1)とし、その次の情報語C(k)がシリアル/パラレル変換器55で変換された段階を想定する。
ワードレジスタ56の情報語C(k-1)はアドレス生成部57と判定情報検出部58へ出力されるが、判定情報検出部58では図14に示す判定テーブルを用いて判定情報を出力させる(S78)。
その判定情報は、情報語C(k-1)のゼロラン数に応じて、次の情報語C(k)がどの符号化テーブルによって符号化されたものであるかを示すものであり、3種の情報(「0」,「1」,「2」)のいずれかが出力される。
≪プログラム≫
if (判定情報== 0)[
if (C(k)がSnow=0にある符号語)
S(k)=0;
else if (C(k)がSnow=1にある符号語)
S(k)=1;]
if (判定情報== 1)[
if (C(k)がSnow=1にある符号語)
S(k)=1;
else if (C(k)がSnow=2にある符号語)
S(k)=2;
else if (C(k)がSnow=3にある符号語||1)
S(k)=3;
else if (C(k)==0&&C(k-1)==32)
S(k)=3;
else if (C(k)==0&&C(k-1)==42)
S(k)=2;]
if (判定情報== 2)[
if (C(k)がSnow=3にある符号語||9||5||2)
S(k)=3;
else if (C(k)がSnow=2にある符号語||4||10||8)
S(k)=2;
else if (C(k)==21)
S(k)=0;]
ここで、復号テーブル60は、図15に示すように、情報語C(k-1)と状態S(k)によってデータ語D(k)が一義的に特定される構成を有しており、前記アドレスデータを受けたデータ出力部61が復号テーブル60のデータ語D(k-1)を読み出して出力させることになる(S80)。
そして、1ブロック分の情報語C(1),C(2),C(3),・・・・・・,C(312)について前記ステップS78〜S80の手順を繰り返して実行することにより1ブロック分のデータ語D(1),D(2),D(3),・・・・・・,D(312)を復号する(S81→S82→S78〜S80)。
また、後続するブロックについてもステップS71〜S83の手順を繰り返すことで入力された符号語ビット列を連続的にデータ語へ復号してゆく(S83→S71〜S82)。
先ず、C(k-1)=010000に係る判定情報はそのLSB側のゼロラン数が4であることから「2」となる。
前記プログラムによれば、判定情報が2であって次の情報語C(k)が001001(デシマルで9)の場合には状態S(k)=3として求まる。
従って、図15の復号テーブル60においてC(k-1)=010000で状態S(k)=3に該当するデータ語D(k-1)として15が求まることになる。
同様にして、001001のゼロラン数は0であって判定情報は「0」となり、後続する情報語000001(デシマルで1)は符号化テーブルでSnow=0にあるためS(k)=0となって、001001に係る符号語として0が求まる。また、000001,000101についても同様の手順でそれぞれデータ語1,2が求まる。
その場合、変調装置1側の符号化段階で“選択肢有り”の判定がなされてDSV制御の対象となった情報語についても正常に復号できることは当然である。
Claims (8)
- 入力データ語列のmビット単位(但し、mは4の自然数倍)の各データ語をnビット単位(但し、nは6の自然数倍であって、m<nとする)の各情報語に符号化し、冗長ビットも含めて(1,k)RLL(Run Length Limited)規則でk=9〜12を満たす符号語列に変調して出力する変調装置であって、
複数の異なる選択テーブルからなり、各選択テーブルにおいてデータ語に対する情報語と次に適用されるべき選択テーブル情報とを対応付けると共に、同一のデータ語についてCDS(Codeword Digital Sum)の極性が異なる情報語を異なる選択テーブルに配置せしめた符号化テーブルと、
今回の入力データ語と1つ前のデータ語に係る情報語のLSB側のゼロラン数とその情報語に対応付けられた前記選択テーブル情報とを用いて、今回のデータ語に対する情報語を前記選択テーブル情報で特定された選択テーブルだけから選択すべきか、又は、それ以外に他の選択テーブルに存在するCDSの極性が異なる情報語も候補として選択すべきかを判定する判定手段と、
前記判定手段の判定結果に基づいて、情報語が単一の選択テーブルだけから選択される場合には、その情報語を出力させると共にその情報語のCDSを演算して先行情報語列のDSV(Digital Sum Value)に加算し、また、複数の選択テーブルに情報語の候補がある場合には、各情報語について演算したCDSのそれぞれを先行情報語列のDSVに加算し、各加算後のDSVの絶対値が最小となる情報語を選択出力させると共に前記先行情報語列のDSVに前記選択情報語のCDSを加算するDSV制御・情報語出力手段と、
前記DSV制御・情報語出力手段が出力した情報語をブロック単位で処理し、LDPC(Low Density Parity Check)符号を1ブロックの情報語ビット列と検査ビット列とからなる組織符号として求めるための生成行列を用いて各検査ビットを求める検査ビット演算手段と、
予め設定された所定条件に基づいて、前記各検査ビットに対して3ビット中に1つの反転ビットを含んだ変換符号を割り当てる符号割り当て手段と、
1ブロックの情報語列の各情報語の間に前記各変換符号を挿入した符号語列、又は1ブロックの情報語列の後に前記各変換符号が連続した符号列を連結させた符号語列を構成して出力する符号語出力手段と、
前記各変換符号を連続させた符号列に係るCDSを求め、前記先行情報語列のDSVに加算して更新させるDSV更新手段と
を具備したことを特徴とする変調装置。 - 前記符号割り当て手段が検査ビットに対して割り当てる変換符号は、3ビット中に1つの反転ビットを含むと共に、その中央のビットを前記検査ビットの2値情報と一致させたものである請求項1に記載の変調装置。
- 入力データ語列のmビット単位の各データ語をnビット単位の各情報語に符号化し、冗長ビットも含めて(1,k)RLL規則でk=9〜12を満たす符号語列に変調して出力する変調方法であって、
複数の異なる選択テーブルからなり、各選択テーブルにおいてデータ語に対する情報語と次に適用されるべき選択テーブル情報とを対応付けると共に、同一のデータ語についてCDSの極性が異なる情報語を異なる選択テーブルに配置せしめた符号化テーブルを備え、
今回の入力データ語と1つ前のデータ語に係る情報語のLSB側のゼロラン数とその情報語に対応付けられた前記選択テーブル情報とを用いて、今回のデータ語に対する情報語を前記選択テーブル情報で特定された選択テーブルだけから選択すべきか、又は、それ以外に他の選択テーブルに存在するCDSの極性が異なる情報語も候補として選択すべきかを判定する判定手順と、
前記判定手順で得られた判定結果に基づいて、情報語が単一の選択テーブルだけから選択される場合には、その情報語を出力させると共にその情報語のCDSを演算して先行情報語列のDSVに加算し、また、複数の選択テーブルに情報語の候補がある場合には、各情報語について演算したCDSのそれぞれを先行情報語列のDSVに加算し、各加算後のDSVの絶対値が最小となる情報語を選択出力させると共に前記先行情報語列のDSVに前記選択情報語のCDSを加算するDSV制御・情報語出力手順と、
前記DSV制御・情報語出力手順で出力される情報語をブロック単位で処理し、LDPC符号を1ブロックの情報語ビット列と検査ビット列とからなる組織符号として求めるための生成行列を用いて各検査ビットを求める検査ビット演算手順と、
前記各検査ビットに対して3ビット中に1つの反転ビットを含んだ変換符号を割り当てる符号割り当て手順と、
1ブロックの情報語列の各情報語の間に前記各変換符号を挿入した符号語列、又は1ブロックの情報語列の後に前記各変換符号が連続した符号列を連結させた符号語列を構成して出力する符号語出力手順と、
前記各変換符号を連続させた符号列に係るCDSを求め、前記先行情報語列のDSVに加算して更新させるDSV更新手順と
を実行することを特徴とする変調方法。 - 前記符号割り当て手順で検査ビットに対して割り当てる変換符号は、3ビット中に1つの反転ビットを含むと共に、その中央のビットを前記検査ビットの2値情報と一致させたものである請求項3に記載の変調方法。
- 請求項1又は請求項2の変調装置によって得られた符号語列をデータ語列に復調する復調装置であって、
1ブロック単位の入力符号語列に対して最大事後確率復号方法を適用して推定符号語ビット列を復号する第1手順と、その推定符号語ビット列を情報語列部分と各変換符号とに分離すると共に、分離した各変換符号を前記変調装置側の符号割り当て手段で適用した条件に基づいて検査ビットに復号する第2手順と、前記変調装置側で適用した生成行列とLDPC符号(前記情報語列部分と前記各検査ビット)との演算により前記第1手順で復号した推定符号語ビット列に誤りがあるか否かを判定する第3手順と、前記第3手順で誤りがあると判断された場合に前記演算結果に基づいたパラメータを生成して第1手順から第3手順を繰り返させる第4手順とを実行する符号語列復号手段と、
データ語と情報語の対応関係を前記変調装置側の符号化テーブルと逆の関係で定義したテーブルであり、今回の情報語へ対応付けられる各データ語を1つ後の情報語を得る際に適用される選択テーブル別に分類し、今回の情報語と前記選択テーブル情報とから今回の情報語に対応するデータ語を一義的に読み出すことが可能な構造の復号テーブルと、
今回の情報語に係るLSB側のゼロラン数と1つ後の情報語とを用い、前記変調装置側において1つ後の情報語を符号化した際の選択テーブル情報を求める選択テーブル情報解析手段と、
今回の情報語と前記選択テーブル情報とを用いて、今回の情報語に対応するデータ語を前記復号テーブルから読み出して出力させるデータ語出力手段と
を具備したことを特徴とする復調装置。 - 請求項2の変調装置によって得られた符号語列をデータ語列に復調する場合において、前記符号語列復号手段が実行する第2手順では、各変換符号の中央のビットの2値情報をそのまま検査ビットとして復号することとした請求項5に記載の復調装置。
- 請求項3又は請求項4の変調方法によって得られた符号語列をデータ語列に復調する復調方法であって、
データ語と情報語の対応関係を前記変調方法で適用した符号化テーブルと逆の関係で定義したテーブルであり、今回の情報語へ対応付けられる各データ語を1つ後の情報語を得る際に適用される選択テーブル別に分類し、今回の情報語と前記選択テーブル情報とから今回の情報語に対応するデータ語を一義的に読み出すことが可能な構造の復号テーブルを備え、
1ブロック単位の入力符号語列に対して最大事後確率復号方法を適用して推定符号語ビット列を復号する第1手順と、その推定符号語ビット列を情報語列部分と各変換符号とに分離すると共に、分離した各変換符号を前記変調方法における符号割り当て手順で適用した条件に基づいて検査ビットに復号する第2手順と、前記変調方法において適用した生成行列とLDPC符号(前記情報語列部分と前記各検査ビット)との演算により前記第1手順で復号した推定符号語ビット列に誤りがあるか否かを判定する第3手順と、前記第3手順で誤りがあると判断された場合に前記演算結果に基づいたパラメータを生成して第1手順から第3手順を繰り返させる第4手順とからなる符号語列復号手順と、
今回の情報語に係るLSB側のゼロラン数と1つ後の情報語とを用い、前記変調方法において1つ後の情報語を符号化した際の選択テーブル情報を求める選択テーブル情報解析手順と、
今回の情報語と前記選択テーブル情報とを用いて、今回の情報語に対応するデータ語を前記復号テーブルから読み出して出力させるデータ語出力手順と
を実行することを特徴とする復調方法。 - 請求項4の変調方法によって得られた符号語列をデータ語列に復調する場合において、前記符号語列復号手順における第2手順では、各変換符号の中央のビットの2値情報をそのまま検査ビットとして復号することとした請求項7に記載の復調方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305758A JP4123109B2 (ja) | 2003-08-29 | 2003-08-29 | 変調装置及び変調方法並びに復調装置及び復調方法 |
US10/885,320 US6940431B2 (en) | 2003-08-29 | 2004-07-07 | Method and apparatus for modulating and demodulating digital data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305758A JP4123109B2 (ja) | 2003-08-29 | 2003-08-29 | 変調装置及び変調方法並びに復調装置及び復調方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005078687A true JP2005078687A (ja) | 2005-03-24 |
JP4123109B2 JP4123109B2 (ja) | 2008-07-23 |
Family
ID=34214069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003305758A Expired - Fee Related JP4123109B2 (ja) | 2003-08-29 | 2003-08-29 | 変調装置及び変調方法並びに復調装置及び復調方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6940431B2 (ja) |
JP (1) | JP4123109B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140462A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 誤り訂正処理装置及び誤り訂正処理方法 |
US7535384B2 (en) | 2006-06-29 | 2009-05-19 | Kabushiki Kaisha Toshiba | Encoding apparatus, decoding apparatus, encoding method, decoding method, and information recording and playback apparatus |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7453853B2 (en) | 2003-10-09 | 2008-11-18 | Ericsson Technology Licensing Ab | Adaptive correlation of access codes in a packet-based communication system |
JP3969399B2 (ja) * | 2004-03-18 | 2007-09-05 | 株式会社日立製作所 | 記録方法及び記録装置 |
US7395490B2 (en) * | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
US7603362B2 (en) * | 2004-08-20 | 2009-10-13 | Microsoft Corporation | Ordered list management |
US7900127B2 (en) * | 2005-01-10 | 2011-03-01 | Broadcom Corporation | LDPC (Low Density Parity Check) codes with corresponding parity check matrices selectively constructed with CSI (Cyclic Shifted Identity) and null sub-matrices |
US7958133B2 (en) * | 2005-04-27 | 2011-06-07 | At&T Intellectual Property Ii, L.P. | Application conversion of source data |
US7283069B2 (en) * | 2006-03-16 | 2007-10-16 | Harris Corporation | Method for encoded or encrypted bit stream synchronization |
US7461106B2 (en) * | 2006-09-12 | 2008-12-02 | Motorola, Inc. | Apparatus and method for low complexity combinatorial coding of signals |
US7405678B2 (en) * | 2006-09-25 | 2008-07-29 | International Business Machines Corporation | Method of retrieving data from a storage device using a recovered read-back parameter |
US8576096B2 (en) * | 2007-10-11 | 2013-11-05 | Motorola Mobility Llc | Apparatus and method for low complexity combinatorial coding of signals |
US8209190B2 (en) * | 2007-10-25 | 2012-06-26 | Motorola Mobility, Inc. | Method and apparatus for generating an enhancement layer within an audio coding system |
US20090234642A1 (en) * | 2008-03-13 | 2009-09-17 | Motorola, Inc. | Method and Apparatus for Low Complexity Combinatorial Coding of Signals |
US7889103B2 (en) * | 2008-03-13 | 2011-02-15 | Motorola Mobility, Inc. | Method and apparatus for low complexity combinatorial coding of signals |
US8639519B2 (en) | 2008-04-09 | 2014-01-28 | Motorola Mobility Llc | Method and apparatus for selective signal coding based on core encoder performance |
US8175888B2 (en) * | 2008-12-29 | 2012-05-08 | Motorola Mobility, Inc. | Enhanced layered gain factor balancing within a multiple-channel audio coding system |
US8219408B2 (en) * | 2008-12-29 | 2012-07-10 | Motorola Mobility, Inc. | Audio signal decoder and method for producing a scaled reconstructed audio signal |
US8200496B2 (en) * | 2008-12-29 | 2012-06-12 | Motorola Mobility, Inc. | Audio signal decoder and method for producing a scaled reconstructed audio signal |
US8140342B2 (en) * | 2008-12-29 | 2012-03-20 | Motorola Mobility, Inc. | Selective scaling mask computation based on peak detection |
US8149144B2 (en) * | 2009-12-31 | 2012-04-03 | Motorola Mobility, Inc. | Hybrid arithmetic-combinatorial encoder |
US8428936B2 (en) * | 2010-03-05 | 2013-04-23 | Motorola Mobility Llc | Decoder for audio signal including generic audio and speech frames |
US8423355B2 (en) * | 2010-03-05 | 2013-04-16 | Motorola Mobility Llc | Encoder for audio signal including generic audio and speech frames |
US8614963B2 (en) * | 2010-06-15 | 2013-12-24 | Silverplus, Inc. | Wireless system protocols for power-efficient implementation of star and mesh wireless networks with local and wide-area coverage |
US9129600B2 (en) | 2012-09-26 | 2015-09-08 | Google Technology Holdings LLC | Method and apparatus for encoding an audio signal |
KR102178262B1 (ko) | 2014-07-08 | 2020-11-12 | 삼성전자주식회사 | 패리티 검사 행렬 생성 방법, 그를 이용한 부호화 장치, 부호화 방법, 복호화 장치 및 복호화 방법 |
CN106685432A (zh) * | 2017-01-03 | 2017-05-17 | 重庆邮电大学 | 一种基于完备循环差集的大围长Type‑II QC‑LDPC码构造方法 |
CN106899310A (zh) * | 2017-02-23 | 2017-06-27 | 重庆邮电大学 | 一种利用完备差集构造原模图qc‑ldpc码的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG85049A1 (en) * | 1992-02-19 | 2001-12-19 | Mitsubishi Electric Corp | Data conversion method and recording/reproducing apparatus using the same |
JP2768174B2 (ja) | 1992-10-13 | 1998-06-25 | 日本電気株式会社 | 記録符号変調装置 |
JPH10340543A (ja) | 1997-04-08 | 1998-12-22 | Sony Corp | エンコード装置、デコード装置、エンコード方法、及びデコード方法 |
JP2000105981A (ja) | 1998-09-29 | 2000-04-11 | Toshiba Corp | データ変換方法および装置 |
JP2002261619A (ja) * | 2001-02-28 | 2002-09-13 | Toshiba Corp | データ符号化方法、データ符号化装置及び記憶媒体 |
JP2002271205A (ja) * | 2001-03-09 | 2002-09-20 | Victor Co Of Japan Ltd | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 |
CN100456640C (zh) * | 2001-06-07 | 2009-01-28 | 日本胜利株式会社 | 调制和解调方法与装置、信息传输方法和装置 |
CN100428633C (zh) * | 2001-06-29 | 2008-10-22 | 日本胜利株式会社 | 数字信号的调制方法及调制装置 |
JP3757918B2 (ja) * | 2002-08-20 | 2006-03-22 | 日本電気株式会社 | 符号化変調方法および変調装置、復調方法および復調装置 |
-
2003
- 2003-08-29 JP JP2003305758A patent/JP4123109B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-07 US US10/885,320 patent/US6940431B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535384B2 (en) | 2006-06-29 | 2009-05-19 | Kabushiki Kaisha Toshiba | Encoding apparatus, decoding apparatus, encoding method, decoding method, and information recording and playback apparatus |
JP2008140462A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 誤り訂正処理装置及び誤り訂正処理方法 |
JP4672641B2 (ja) * | 2006-11-30 | 2011-04-20 | 株式会社東芝 | 誤り訂正処理装置及び誤り訂正処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US6940431B2 (en) | 2005-09-06 |
US20050046602A1 (en) | 2005-03-03 |
JP4123109B2 (ja) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4123109B2 (ja) | 変調装置及び変調方法並びに復調装置及び復調方法 | |
JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
KR101244580B1 (ko) | 코더, 및 제약 d=1,r=2를 갖는 패리티 상보적 워드할당에 의한 코드의 코딩방법 | |
KR100352353B1 (ko) | 신호변조방법,신호변조장치,신호복조방법및신호복조장치 | |
JP2004147318A (ja) | Ldpc復号化装置及びその方法 | |
JP2000332613A (ja) | 変調装置、復調装置 | |
JP4839784B2 (ja) | 変調テーブル、変調装置および方法、プログラム、並びに記録媒体 | |
JP4692234B2 (ja) | 変調テーブル、変調装置および方法、プログラム、並びに記録媒体 | |
JP3664091B2 (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置 | |
KR100513328B1 (ko) | 일련의 데이터 워드를 변조신호로 변환하는 장치 및 방법 | |
US6559779B2 (en) | Data encoding method, apparatus, and storage medium | |
WO2020090457A1 (ja) | 記録装置、記録方法、再生装置、再生方法、記録媒体、符号化装置、及び、復号装置 | |
US6670896B2 (en) | Method and apparatus for modulating and demodulating digital data | |
JP2005332567A (ja) | 光ディスクのコピープロテクト方法及びコピープロテクトされた光ディスク | |
JP4059252B2 (ja) | 変復調方法、及び変復調装置 | |
JP4059253B2 (ja) | 変調方法、変調装置および情報記録媒体 | |
JP3692974B2 (ja) | 符号化方法、符号化装置、記録媒体及びプログラム | |
KR100945183B1 (ko) | 정보어의 신호로의 변환 시스템 | |
JP4059210B2 (ja) | 情報記録媒体 | |
JP4059254B2 (ja) | 復調方法及び復調装置 | |
JP2006166484A (ja) | 復号装置および復号方法、並びに、記録媒体 | |
JP4059212B2 (ja) | 変調方法、および変調装置 | |
JP3835100B2 (ja) | 信号変調装置、復調装置及び記録媒体 | |
JP4224825B2 (ja) | デジタルデータ変調装置 | |
JP4124263B2 (ja) | 信号変調方法及び装置、信号復調装置及び方法、記録媒体及び記録媒体の製造方法並びに製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4123109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |