JP2768174B2 - 記録符号変調装置 - Google Patents
記録符号変調装置Info
- Publication number
- JP2768174B2 JP2768174B2 JP4274675A JP27467592A JP2768174B2 JP 2768174 B2 JP2768174 B2 JP 2768174B2 JP 4274675 A JP4274675 A JP 4274675A JP 27467592 A JP27467592 A JP 27467592A JP 2768174 B2 JP2768174 B2 JP 2768174B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- recording code
- randomizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ディジタルＶＴＲ、
ディジタル画像記録光ディスク装置等のディジタル画像
記録装置における記録符号変調装置に関する。
ディジタル画像記録光ディスク装置等のディジタル画像
記録装置における記録符号変調装置に関する。
【０００２】
【従来の技術】１，７変調方式は、ディジタルＶＴＲ、
ディジタル画像記録光ディスク装置等においてよく使わ
れている符号である。１，７変調符号変換表の一例を図
５に示す。入力したデータ「データビット」として、図
５に従って２ビットないし４ビットごとに区切られてい
き、「チャンネルビット」という３ビットないし６ビッ
トのデータに変換される。また、図５における”Ｘ”
は、次のチャンネルビットが”０”のときＸ＝”１”で
あり、次のチャンネルビットが”１”のときＸ＝”０”
であることが決まっている。さらに、チャンネルビット
は、最終的にＮＲＺ／ＮＲＺＩ変換されて記録される。
これにより、１，７符号の特徴は、最短記録幅Ｔm i n
＝１．３３Ｔ（Ｔは変調前のビット幅）と小さく、最長
記録幅Ｔm ax ＝５．３３Ｔと大きいという長所がある
一方、検出窓幅Ｔw i n ＝０．６７Ｔと小さい、ＤＣフ
リーでない、という欠点を持つ。
ディジタル画像記録光ディスク装置等においてよく使わ
れている符号である。１，７変調符号変換表の一例を図
５に示す。入力したデータ「データビット」として、図
５に従って２ビットないし４ビットごとに区切られてい
き、「チャンネルビット」という３ビットないし６ビッ
トのデータに変換される。また、図５における”Ｘ”
は、次のチャンネルビットが”０”のときＸ＝”１”で
あり、次のチャンネルビットが”１”のときＸ＝”０”
であることが決まっている。さらに、チャンネルビット
は、最終的にＮＲＺ／ＮＲＺＩ変換されて記録される。
これにより、１，７符号の特徴は、最短記録幅Ｔm i n
＝１．３３Ｔ（Ｔは変調前のビット幅）と小さく、最長
記録幅Ｔm ax ＝５．３３Ｔと大きいという長所がある
一方、検出窓幅Ｔw i n ＝０．６７Ｔと小さい、ＤＣフ
リーでない、という欠点を持つ。
【０００３】この中で特にＤＣフリーでないという欠点
に関しては、特定のデータビットの繰り返しが連続する
と大きい直流成分が発生し、ビットエラーレートが大幅
に劣化する場合があり、大きな問題点となっている。例
えば、図５のデータビットにおいて「１１１０」が連続
したとき、チャンネルビットにおいて「１０００１０」
が連続し、その結果、大きい直流成分が発生する。
に関しては、特定のデータビットの繰り返しが連続する
と大きい直流成分が発生し、ビットエラーレートが大幅
に劣化する場合があり、大きな問題点となっている。例
えば、図５のデータビットにおいて「１１１０」が連続
したとき、チャンネルビットにおいて「１０００１０」
が連続し、その結果、大きい直流成分が発生する。
【０００４】
【発明が解決しようとする課題】このように、１，７符
号はよく使われている優秀な記録符号方式であるにもか
かわらずＤＣフリーでないという欠点を持っているた
め、ディジタルＶＴＲ、ディジタル画像記録光ディスク
装置等での実用化を考えたとき、何らかの方法でＤＣ成
分を低減する必要がある。これが可能になれば、さらに
１，７符号の長所を生かした高密度、低エラーレート記
録を実現することができる。
号はよく使われている優秀な記録符号方式であるにもか
かわらずＤＣフリーでないという欠点を持っているた
め、ディジタルＶＴＲ、ディジタル画像記録光ディスク
装置等での実用化を考えたとき、何らかの方法でＤＣ成
分を低減する必要がある。これが可能になれば、さらに
１，７符号の長所を生かした高密度、低エラーレート記
録を実現することができる。
【０００５】
【課題を解決するための手段】第１の発明の記録符号変
換装置は、同期信号、ＩＤ信号及びデータ信号から成る
シンクブロックを入力し、前記データ信号、又は前記Ｉ
Ｄ信号と前記データ信号を偶数シンボルと奇数シンボル
に分け、前記偶数シンボルと前記奇数シンボルの一方を
１バイトごとに全ビット正転し、他方を１バイトごとに
全ビット反転して出力する正転／反転回路と、前記正転
／反転回路から出力される信号を並／直列変換する並／
直列変換回路と、前記並／直列変換回路から出力される
信号を１，７変調する１，７変調回路とを備え、前記
１，７変調回路から出力される信号のＤＣ成分を低減し
たことを特徴とする。
換装置は、同期信号、ＩＤ信号及びデータ信号から成る
シンクブロックを入力し、前記データ信号、又は前記Ｉ
Ｄ信号と前記データ信号を偶数シンボルと奇数シンボル
に分け、前記偶数シンボルと前記奇数シンボルの一方を
１バイトごとに全ビット正転し、他方を１バイトごとに
全ビット反転して出力する正転／反転回路と、前記正転
／反転回路から出力される信号を並／直列変換する並／
直列変換回路と、前記並／直列変換回路から出力される
信号を１，７変調する１，７変調回路とを備え、前記
１，７変調回路から出力される信号のＤＣ成分を低減し
たことを特徴とする。
【０００６】第２の発明の記録符号変換装置は、同期信
号、ＩＤ信号及びデータ信号から成るシンクブロックを
入力し、前記データ信号、又は前記ＩＤ信号と前記デー
タ信号を生成多項式によりランダマイズするランダマイ
ズ回路と、前記ランダマイズ回路から出力される信号を
１，７変調する１，７変調回路とを備え、前記１，７変
調回路から出力される信号のＤＣ成分を低減したことを
特徴とする。
号、ＩＤ信号及びデータ信号から成るシンクブロックを
入力し、前記データ信号、又は前記ＩＤ信号と前記デー
タ信号を生成多項式によりランダマイズするランダマイ
ズ回路と、前記ランダマイズ回路から出力される信号を
１，７変調する１，７変調回路とを備え、前記１，７変
調回路から出力される信号のＤＣ成分を低減したことを
特徴とする。
【０００７】
【作用】この発明は、符号化時に、プリアンブル、ポス
トアンブル等のオーバーヘッド、及び同期、ＩＤ信号を
除くデータ部分、ないし同期を除くＩＤ信号＋データ部
分を１シンクブロックにおける偶数シンボル、奇数シン
ボルに分け、偶数シンボル、奇数シンボルどちからかを
全ビット反転した後、ＩＤ信号、データ部分を１，７変
調する、或いは、プリアンブル、ポストアンブル等のオ
ーバーヘッド、及び同期、ＩＤ信号を除くデータ部分、
ないし同期を除くＩＤ信号＋データ信号１シンクブロッ
ク単位にランダマイズした後、ＩＤ信号、データ部分を
１，７変調することにより、ＤＣ成分の低減を実現する
という作用を持つ。
トアンブル等のオーバーヘッド、及び同期、ＩＤ信号を
除くデータ部分、ないし同期を除くＩＤ信号＋データ部
分を１シンクブロックにおける偶数シンボル、奇数シン
ボルに分け、偶数シンボル、奇数シンボルどちからかを
全ビット反転した後、ＩＤ信号、データ部分を１，７変
調する、或いは、プリアンブル、ポストアンブル等のオ
ーバーヘッド、及び同期、ＩＤ信号を除くデータ部分、
ないし同期を除くＩＤ信号＋データ信号１シンクブロッ
ク単位にランダマイズした後、ＩＤ信号、データ部分を
１，７変調することにより、ＤＣ成分の低減を実現する
という作用を持つ。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は、第１の発明の一実施例を示すブロ
ック図である。
ック図である。
【００１０】図３にはシンクブロックを示してある。こ
の例では、１シンクブロックは１７４バイトであり、同
期２バイト、ＩＤ２バイト、データ１７０バイトから成
る。
の例では、１シンクブロックは１７４バイトであり、同
期２バイト、ＩＤ２バイト、データ１７０バイトから成
る。
【００１１】２１にデータ部分のみを正転／反転制御す
る場合を示し、２２にそのときの偶数シンボル／奇数シ
ンボル選択信号を示す。また、２３にＩＤ＋データ部分
を正転／反転制御する場合を示し、２４にそのときの偶
数シンボル／奇数シンボル選択信号を示す。２１、２３
において”正”が正転、”反”が反転を示している。図
示したように、２１ではデータ部の奇数シンボルを反転
させており、２３ではＩＤ＋データ部の奇数シンボルを
反転させている。
る場合を示し、２２にそのときの偶数シンボル／奇数シ
ンボル選択信号を示す。また、２３にＩＤ＋データ部分
を正転／反転制御する場合を示し、２４にそのときの偶
数シンボル／奇数シンボル選択信号を示す。２１、２３
において”正”が正転、”反”が反転を示している。図
示したように、２１ではデータ部の奇数シンボルを反転
させており、２３ではＩＤ＋データ部の奇数シンボルを
反転させている。
【００１２】図１において、３１からシンクブロックデ
ータが入力し、３２の偶数シンボル／奇数シンボル選択
信号と３３でＭＯＤ−２加算した後、３４で並／直列変
換し、３５で図５に示した１，７変換を行い、３６でラ
ッチし、最後に３７へ出力する。本回路によりデータ
部、ないしＩＤ＋データ部を１シンボルごとに反転した
後、１，７変調することができ、ＤＣ成分の低減が実現
できる。
ータが入力し、３２の偶数シンボル／奇数シンボル選択
信号と３３でＭＯＤ−２加算した後、３４で並／直列変
換し、３５で図５に示した１，７変換を行い、３６でラ
ッチし、最後に３７へ出力する。本回路によりデータ
部、ないしＩＤ＋データ部を１シンボルごとに反転した
後、１，７変調することができ、ＤＣ成分の低減が実現
できる。
【００１３】図２は、第２の発明の一実施例を示すブロ
ック図である。
ック図である。
【００１４】図４にはシンクブロックを示してある。こ
の例では、１シンクブロックは１７４バイトであり、同
期２バイト、ＩＤ２バイト、データ１７０バイトから成
る。
の例では、１シンクブロックは１７４バイトであり、同
期２バイト、ＩＤ２バイト、データ１７０バイトから成
る。
【００１５】４１にデータ部分のみをランダマイズする
場合を示し、４２にそのときのランダマイズ回路のプリ
セット信号をアクティブ”Ｌ”で示す。４５にランダマ
イズを強制的にストップするストップ信号を示す。ま
た、４３にＩＤ＋データ部分をランダマイズする場合を
示し、４４にそのときのランダマイズ回路のプリセット
信号をアクティブ”Ｌ”で示す。４６にランダマイズを
強制的にストップするストップ信号を示す。図示したよ
うに、４１ではデータ部をランダマイズ＋１，７符号化
しており、４３ではＩＤ＋データ部をランダマイズ＋
１，７符号化している。
場合を示し、４２にそのときのランダマイズ回路のプリ
セット信号をアクティブ”Ｌ”で示す。４５にランダマ
イズを強制的にストップするストップ信号を示す。ま
た、４３にＩＤ＋データ部分をランダマイズする場合を
示し、４４にそのときのランダマイズ回路のプリセット
信号をアクティブ”Ｌ”で示す。４６にランダマイズを
強制的にストップするストップ信号を示す。図示したよ
うに、４１ではデータ部をランダマイズ＋１，７符号化
しており、４３ではＩＤ＋データ部をランダマイズ＋
１，７符号化している。
【００１６】図２において、ランダマイズは生成多項
式、 ｇ（Ｘ）＝Ｘ8 ＋Ｘ4 ＋Ｘ3 ＋Ｘ2 ＋１ により行うものとし、また、レジスタは同期信号ないし
ＩＤ信号終了時、ＡＬＬ”１”にプリセットするものと
する。ただし、生成多項式は既約多項式であれば上式に
限るものではなく、またプリセットデータもＡＬＬ”
１”に限るものではない。
式、 ｇ（Ｘ）＝Ｘ8 ＋Ｘ4 ＋Ｘ3 ＋Ｘ2 ＋１ により行うものとし、また、レジスタは同期信号ないし
ＩＤ信号終了時、ＡＬＬ”１”にプリセットするものと
する。ただし、生成多項式は既約多項式であれば上式に
限るものではなく、またプリセットデータもＡＬＬ”
１”に限るものではない。
【００１７】ランダマイズ回路は４２、４４に従い、プ
リセット回路５１でＡＬＬ”１”にプリセットされる。
その後、５２からシンクブロックデータがシリアルで入
力し、５３のランダマイズ回路出力と５４でＭＯＤ−２
加算を行い、５５で図５に示した１，７交換を行い、５
６でラッチし、最後に５７へ出力する。ただし４５、４
６に従い、４５では同期信号とＩＤ信号においてランダ
マイスを強制的にストップし、４６では同期信号におい
てランダマイズを強制的にストップする。本回路により
データ部、ないしＩＤ＋データ部をランダマイズした
後、１，７変調することができ、ＤＣ成分の低減が実現
できる。
リセット回路５１でＡＬＬ”１”にプリセットされる。
その後、５２からシンクブロックデータがシリアルで入
力し、５３のランダマイズ回路出力と５４でＭＯＤ−２
加算を行い、５５で図５に示した１，７交換を行い、５
６でラッチし、最後に５７へ出力する。ただし４５、４
６に従い、４５では同期信号とＩＤ信号においてランダ
マイスを強制的にストップし、４６では同期信号におい
てランダマイズを強制的にストップする。本回路により
データ部、ないしＩＤ＋データ部をランダマイズした
後、１，７変調することができ、ＤＣ成分の低減が実現
できる。
【００１８】
【発明の効果】最短記録幅Ｔm i n ＝１．３３Ｔ、最長
記録幅Ｔm a x ＝５．３３Ｔ、検出窓幅Ｔw i n ＝０．
６７Ｔという１，７符号の特性を持ち、かつ、符号化時
に、プリアンブル、ポストアンブル等のオーバーヘッ
ド、及び同期、ＩＤ信号を除くデータ部分、ないし同期
を除くＩＤ信号＋データ部分を１シンクブロックにおけ
る偶数シンボル、奇数シンボルに分け、、偶数シンボ
ル、奇数シンボルどちらかを全ビット反転した後、ＩＤ
信号、データ部分を１，７変調する、或いは、プリアン
ブル、ポストアンブル等のオーバーヘッド、及び同期、
ＩＤ信号を除くデータ部分、ないし同期を除くＩＤ信号
＋データ部分を１シンクブロック単位にランダマインズ
した後、ＩＤ信号、データ部分を１，７変調することに
より、統計的にＤＣフリー近くまでＤＣ成分の低減を実
現できるという効果を持つ。
記録幅Ｔm a x ＝５．３３Ｔ、検出窓幅Ｔw i n ＝０．
６７Ｔという１，７符号の特性を持ち、かつ、符号化時
に、プリアンブル、ポストアンブル等のオーバーヘッ
ド、及び同期、ＩＤ信号を除くデータ部分、ないし同期
を除くＩＤ信号＋データ部分を１シンクブロックにおけ
る偶数シンボル、奇数シンボルに分け、、偶数シンボ
ル、奇数シンボルどちらかを全ビット反転した後、ＩＤ
信号、データ部分を１，７変調する、或いは、プリアン
ブル、ポストアンブル等のオーバーヘッド、及び同期、
ＩＤ信号を除くデータ部分、ないし同期を除くＩＤ信号
＋データ部分を１シンクブロック単位にランダマインズ
した後、ＩＤ信号、データ部分を１，７変調することに
より、統計的にＤＣフリー近くまでＤＣ成分の低減を実
現できるという効果を持つ。
【図１】第１の発明の一実施例を示すブロツク図であ
る。
る。
【図２】第２の発明の一実施例を示すブロック図
【図３】シンクブロック
【図４】シンクブロック
【図５】１，７符号変調テーブル
２１ 正転／反転制御表示１ ２２ 偶数シンボル／奇数シンボル選択信号１ ２３ 正転／反転制御表示２ ２４ 偶数シンボル／奇数シンボル選択信号２ ３１ 入力信号 ３２ 偶数シンボル／奇数シンボル選択信号 ３３ ＭＯＤ−２加算器 ３４ 並直列変換回路 ３５ １，７変換回路 ３６ Ｄ−フリップフロップ ３７ 出力信号 ４１ ランダマイズ領域表示１ ４２ ランダマイズ回路プリセット信号１ ４３ ランダマイズ領域表示２ ４４ ランダマイズ回路プリセット信号２ ４５ ストップ信号１ ４６ ストップ信号２ ５１ プリセット回路 ５２ 入力信号 ５３ ランダマイズ回路出力 ５４ ＭＯＤ−２加算器 ５５ １，７変換回路 ５６ Ｄ−フリップフロップ ５７ 出力信号 ５８ ストップ信号
Claims (2)
- 【請求項１】 同期信号、ＩＤ信号及びデータ信号から
成るシンクブロックを入力し、前記データ信号、又は前
記ＩＤ信号と前記データ信号を偶数シンボルと奇数シン
ボルに分け、前記偶数シンボルと前記奇数シンボルの一
方を１バイトごとに全ビット正転し、他方を１バイトご
とに全ビット反転して出力する正転／反転回路と、前記正転／反転回路から出力される信号を並／直列変換
する並／直列 変換回路と、前記並／直列変換回路から出力される 信号を１，７変調
する１，７変調回路とを備え、 前記１，７変調回路から出力される信号のＤＣ成分を低
減した ことを特徴とする記録符号変調装置。 - 【請求項２】 同期信号、ＩＤ信号及びデータ信号から
成るシンクブロックを入力し、前記データ信号、又は前
記ＩＤ信号と前記データ信号を生成多項式によりランダ
マイズするランダマイズ回路と、前記ランダマイズ回路から出力される 信号を１，７変調
する１，７変調回路とを備え、 前記１，７変調回路から出力される信号のＤＣ成分を低
減した ことを特徴とする記録符号変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4274675A JP2768174B2 (ja) | 1992-10-13 | 1992-10-13 | 記録符号変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4274675A JP2768174B2 (ja) | 1992-10-13 | 1992-10-13 | 記録符号変調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06195887A JPH06195887A (ja) | 1994-07-15 |
| JP2768174B2 true JP2768174B2 (ja) | 1998-06-25 |
Family
ID=17545002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4274675A Expired - Fee Related JP2768174B2 (ja) | 1992-10-13 | 1992-10-13 | 記録符号変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768174B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3551359B2 (ja) | 1999-05-25 | 2004-08-04 | 日本ビクター株式会社 | 変調装置、復調装置 |
| JP3664091B2 (ja) | 2001-01-12 | 2005-06-22 | 日本ビクター株式会社 | 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置 |
| US6853320B2 (en) | 2001-01-16 | 2005-02-08 | Victor Company Of Japan, Ltd. | Modulation system |
| JP2002271205A (ja) | 2001-03-09 | 2002-09-20 | Victor Co Of Japan Ltd | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 |
| CN100456640C (zh) | 2001-06-07 | 2009-01-28 | 日本胜利株式会社 | 调制和解调方法与装置、信息传输方法和装置 |
| JP2004213767A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | データ変換装置及びデータ変換方法 |
| JP4123109B2 (ja) | 2003-08-29 | 2008-07-23 | 日本ビクター株式会社 | 変調装置及び変調方法並びに復調装置及び復調方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57200916A (en) * | 1981-06-02 | 1982-12-09 | Matsushita Electric Ind Co Ltd | Recording and reproducing device for digital signal |
| JPS58162176A (ja) * | 1982-03-23 | 1983-09-26 | Hitachi Denshi Ltd | デイジタル映像信号の記録方法 |
| JPS62164279A (ja) * | 1986-01-13 | 1987-07-20 | Matsushita Electric Ind Co Ltd | 符号変換装置 |
| JPS62252575A (ja) * | 1986-04-24 | 1987-11-04 | Matsushita Electric Ind Co Ltd | デイジタルデ−タの記録再生装置 |
| JPH033169A (ja) * | 1989-05-31 | 1991-01-09 | Nec Corp | 磁気ディスク記憶装置の１―７ｒｌｌコード・デコーダ回路 |
-
1992
- 1992-10-13 JP JP4274675A patent/JP2768174B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06195887A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775985A (en) | Method of dc-free 8/9 nrz coding using a unique sync word pattern | |
| JP3334810B2 (ja) | 符号化方法、再生方法、および、再生装置 | |
| JP3227901B2 (ja) | 変調方法及び復調装置 | |
| JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| JP2768174B2 (ja) | 記録符号変調装置 | |
| EP1081865B1 (en) | Apparatus and method for encoding of a matched spectral null (MSN) code for recording | |
| KR950009538A (ko) | 자기기록 재생 장치 및 방법 | |
| JP3127655B2 (ja) | 変調装置及び復調装置 | |
| JP3976343B2 (ja) | デジタル情報信号の送信、記録及び再生 | |
| JP2002280907A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| JP3848163B2 (ja) | 情報をコーディングする装置及びその方法、そのコーディングされせた情報をデコーディングする装置及びその方法、記録媒体への変調信号の記録方法、記録媒体並びに変調信号の変換方法 | |
| JP3453084B2 (ja) | パンクチャード最大遷移コードを供給する装置および方法 | |
| JP2003536315A (ja) | バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス | |
| JPS628861B2 (ja) | ||
| JPH09148944A (ja) | ビタビ復号器および情報再生装置 | |
| JPH08235785A (ja) | 記録信号変調装置、記録信号復調装置、記録信号変調方法および記録信号復調方法 | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 | |
| JP3492512B2 (ja) | ディジタル変調装置 | |
| JPS60201729A (ja) | 電子機器 | |
| JP3140018B2 (ja) | デイジタル信号の記録変調方式 | |
| KR950003636B1 (ko) | 디지탈 변/복조 부호 룩업 테이블 | |
| JPS60248025A (ja) | ２進デ−タ変換・復号方式 | |
| JP3840806B2 (ja) | 符号化・復号化装置 | |
| JPH0416979B2 (ja) | ||
| JP2794719B2 (ja) | 符号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980310 |
|
| LAPS | Cancellation because of no payment of annual fees |