JP2004213767A

JP2004213767A - データ変換装置及びデータ変換方法

Info

Publication number: JP2004213767A
Application number: JP2002382261A
Authority: JP
Inventors: Chosaku Nodan; 長作能弾; Hideo Ando; 秀夫安東
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-12-27
Filing date: 2002-12-27
Publication date: 2004-07-29
Also published as: CN1307802C; US20040183704A1; US6903667B2; CN1534873A

Abstract

【課題】変換後のデータ列中の“０”の最小連続回数１を許容する変換であって変換処理を単純化することが可能なデータ変換方法を提供すること。
【解決手段】第１及び第２の変換テーブル（ＳＴＡＴＥ１、ＳＴＡＴＥ２）のどちらか一方の変換テーブルにより、所定の４ビットデータを６ビットデータに変換する。これらテーブルは、ビット“１”と“１”との間のビット“０”の最小連続個数１を許容する６ビットデータに変換する。これらテーブルの中の変換コードのうちの少なくとも一つの変換コードの最後尾のコードは、ＤＣ抑圧のための反転ビット（＊）である。反転ビットは、条件に応じて、“１”又は“０”を選択する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は、ｍビットのデータをｎビットのデータに変換するデータ変換装置及びデータ変換方法に関する。
【０００２】
【従来の技術】
一般に、光ディスクに記録されるバイナリーデータは、ＤＣ成分が抑圧されたコードに変換（変調）されている。この変換後（変調後）のコード列において“０”が連続して繰り返される最小回数をｄ、最大回数をｋの組で表し、変調に用いられるコードを（ｄ，ｋ）コードと呼んでいる。
【０００３】
現行のＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｋ）においては、変調に（２，１０）コードが採用されている。近年、光ディスクからのデータ再生技術が向上し、ＰＲＭＬ（ＰａｒｔｉａｌＲｅｓｐｏｎｓｅＭａｘｉｍｕｍＬｉｋｅｌｉｈｏｏｄ）技術を採用することで高密度化に適した“ｄ＝１”の変調コードの採用が検討されるようになって来た。
【０００４】
例えば、上記した“ｄ＝１”の変調コードの採用に加えて、変換後のコードの最後尾にＤＣ抑圧用反転ビットを持たせる技術が知られている（特許文献１）。
【０００５】
また、上記した“ｄ＝１”の変調コードを採用し、４ビットを６ビットに変換する技術も知られている（特許文献２）。
【０００６】
【特許文献１】
特開２０００−１０５９８１
【０００７】
【特許文献２】
特開２０００−３３２６１３
【０００８】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された技術では、８ビットを１２チャネルビットに変換するため、変換パターンが２の８乗である２５６種類以上必要とされる。その結果、変換テーブルのサイズが大きくなり変復調処理（変換処理）が複雑になると言う問題が生じる。
【０００９】
また、上記特許文献２に開示された技術では、４ビットを６チャネルビットに変換するため変換パターンが２の４乗である１６種類程度ですむ。その結果、変換テーブルのサイズは小さいが、変換テーブルとして４ステート必要であるため、変復調処理が複雑であると言う問題は解決されない。
【００１０】
この発明の目的は、変換後のデータ列中の“０”の最小連続回数１を許容する変換であって変換処理を単純化することが可能なデータ変換装置及びデータ変換方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、この発明のデータ変換装置及びデータ変換方法は、以下のように構成されている。
【００１２】
（１）この発明は、所定の４ビットデータを６ビットデータに変換するデータ変換装置であって、所定の４ビットデータを６ビットデータに変換する第１及び第２の変換テーブルを記憶する記憶手段と、前記記憶手段により記憶された前記第１及び第２の変換テーブルのどちらか一方の変換テーブルにより所定の４ビットデータを６ビットデータに変換する変換手段とを備え、前記第１及び第２の変換テーブルは、夫々が、１６通り存在する４ビットデータを１６通りの６ビットデータに変換するための１６個の６ビット変換コードを含み、前記第１及び第２の変換テーブルの前記６ビット変換コードは、４ビットデータをビット“１”と“１”との間のビット“０”の最小連続個数１を許容した６ビットデータに変換するコードであり、前記第１及び第２の変換テーブルの全ての６ビット変換コードのうちの、少なくとも一つの６ビット変換コードの最後尾のコードは、ＤＣ抑圧のための反転ビットであり、前記反転ビットは、所定の条件に応じて“０”及び“１”のどちらかを選択する。
【００１３】
（２）この発明は、所定の４ビットデータを６ビットデータに変換するデータ変換方法であって、第１及び第２の変換テーブルのどちらか一方の変換テーブルにより所定の４ビットデータを６ビットデータに変換し、前記第１及び第２の変換テーブルは、夫々が、１６通り存在する４ビットデータを１６通りの６ビットデータに変換するための１６個の６ビット変換コードを含み、前記第１及び第２の変換テーブルの前記６ビット変換コードは、４ビットデータをビット“１”と“１”との間のビット“０”の最小連続個数１を許容した６ビットデータに変換するコードであり、前記第１及び第２の変換テーブルの全ての６ビット変換コードのうちの、少なくとも一つの６ビット変換コードの最後尾のコードは、ＤＣ抑圧のための反転ビットであり、前記反転ビットは、所定の条件に応じて“０”及び“１”のどちらかを選択する。
【００１４】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１５】
図１は、この発明のデータ変換装置及びデータ変換方法によるデータ変換に使用される変換テーブルの一例を示す図である。即ち、この発明のデータ変換方法及びデータ変換装置は、ビット“１”と“１”との間のビット“０”の最小連続個数１を許容し（ｄ＝１）、４ビットを６ビットに変換する固定長ブロックコードを含む変換テーブルを二つ（２ステート）使用し、４ビットデータを６ビットデータに変換する。変換後のコードの内、少なくとも１コードの最後尾は、ＤＣ抑圧用反転ビット＊を有する。また、図１に示した変換コードは、ビット“１”と“１”との間のビット“０”の最小連続個数ｋ＝８から構成できる。
【００１６】
図１に示す変換テーブルにより、４ビットデータを６ビットデータに変換することにより、この発明のデータ変換方法及びデータ変換装置は、以下の作用効果を得ることができる。
【００１７】
（１）固定長ブロックコード方式を採用し、変調復調処理の簡素化を図ることができる。
【００１８】
（２）固定長ブロックコードにおける変換単位を、４ビット→６チャネルビットと小さく設定し、更に変換後の状態を２ステートのみにする事で変換テーブルの縮小化を実現し、変調復調処理の簡略化を図ることができる。
【００１９】
（３）一部の変換コードの最終チャネルビットに、“反転ビット＊”を設定し、この“反転ビット＊”のビットを制御する事により（“反転ビット＊”＝“０”又は“１”とする）比較的簡単にＤＣ制御を行うことが可能となる。
【００２０】
（４）変換後の特定パターンに対してパターン置換処理を施すことで変換後コード中の２Ｔ繰り返し頻度を制限することが可能となる。
【００２１】
図１は、“４−６変換”の変換テーブルの一例を示す図である。変換前の４ビットデータは１６通りのパターンが存在し得る。この１６通りのパターンに対して２種類の変換状態（ＳＴＡＴＥ）が存在する。それぞれの変換コードには次のＳＴＡＴＥ番号が割り振られており、次に来るデータに対する変換はどちらの状態（ＳＴＡＴＥ）を選択するかを指定する構造になっている。
【００２２】
変換コードの最終チャネルビットの一部には、“反転ビット＊”が設定されている。この“反転ビット＊”の値は変換後のチャネルビットデータ列に対するＤＳＶ（ＤｉｇｉｔａｌＳｕｍＶａｌｕｅ）値が“０”に近づくように選択される。この方法により本発明ではＤＣ制御が可能となる（詳細は後述する）。また“反転ビット＊”は、常に変換後のコードの最終チャネルビット位置に存在する。常に“反転ビット＊”が存在し得る場所が決まっているため、“反転ビット＊”の値の確定処理が比較的容易に行える。
【００２３】
図１に示す変換テーブルは、以下の特徴を持つ。
【００２４】
（Ａ）変換後のコードとして先頭が“０”で、かつ先頭からの“０”が連続するチャネルビット数が３チャネルビット以下のコードをグルーピングしてＳＴＡＴＥ１としている。
【００２５】
（Ｂ）上記（Ａ）以外のコード、すなわち先頭が“１”で始まるコードまたは先頭が“０”で始まるが先頭を含めて“０”が連続するチャネルビット数が４チャネルビット以上のコードをグルーピングしてＳＴＡＴＥ０としている。
【００２６】
（Ｃ）変換後のコードの最後のチャネルビットが“１”の時は、必ず次のＳＴＡＴＥはＳＴＡＴＥ１を選択させる構造になっている。
【００２７】
前述したように本発明ではｄ＝１の条件を満たす変調（変換）方式を前提としている。ｄ＝１の変換コード（変調方式）では変調（変換）後のコード列として“１”が連続して並ぶ事を禁止しており、“１”と“１”の間には必ず“０”が１個以上入る変調方式になっている。上記構造では（Ｃ）のように変換後コードの最後のチャネルビットに“１”が来た場合には、（Ａ）に示したように次の変換コードの先頭に必ず“０”が来るＳＴＡＴＥ１を選択させる事で自動的にｄ＝１の変換規則を満たすような構造になっている。従って本発明では“１”が連続して並ぶ事を禁止するための新たな仕組みを組み込む事無く、（Ａ）〜（Ｃ）の特徴を持たせるだけでｄ＝１の変換規則を満たす事が出来る。このため、変換処理の簡素化が可能となる。
【００２８】
更に図１に示す変換テーブルは、以下の特徴を持つ。
【００２９】
（Ｄ）反転ビットの直前のチャネルビットが必ず“０”になっている。そのため、仮に反転ビットとして“１”が選択された場合でも、その反転ビットの直前のチャネルビットを含めて“１”が２回連続して並ぶ事が防止される。従って“１”が連続して並ぶ事を禁止するための新たな仕組みを組み込む事無く、ｄ＝１の変換規則を満たす事が出来る。このため、変換処理の簡素化が可能となる。
【００３０】
（Ｅ）反転ビット直前の“０”の連続個数が３個以下の場合には、次はＳＴＡＴＥ０を選択させ、“０”の連続個数を増加させる仕組みを組み込んでいる。
【００３１】
（Ｆ）反転ビット直前の“０”の連続個数が４個以上の場合はどちらのＳＴＡＴＥも選べるようになっている。
【００３２】
上記（Ｅ）、（Ｆ）の特徴によりＤＣ制御の効果を向上させることができる。
【００３３】
光ディスク上に記録されたデータの中で“２Ｔ”が繰り返して記録されている場所は、局所的な記録密度が高いことになる。このため、“２Ｔ”が繰り返して記録されている場所から再生される再生信号の振幅は非常に小さく、信号検出エラーが発生し易くなる。信号検出の信頼性を向上させるため、本発明では図２に示すように変調後のチャネルビット列内での“２Ｔ”信号の繰り返し発生頻度を制限する工夫がなされている。すなわち変換後の特定パターンに対してパターン置換処理を行い、変換後コード中の２Ｔ繰り返し頻度を制限する。
【００３４】
図１において変換前のデータ“６”に対してＳＴＡＴＥ０を採用する場合、および変換前のデータ“５”に対してＳＴＡＴＥ１を採用した場合には、変換後のデータは“２Ｔ”の繰り返しとなる。図１に示す変換テーブルのＳＴＡＴＥ０を採用し、変換前のデータ“６”が２回続くデータを変換すると、変換後のコードは“１０１０１０１０１０１０”となる。図１に示す変換テーブルのＳＴＡＴＥ１を採用し、変換前のデータ“５”が２回続くデータを変換すると、変換後のコードは“０１０１０１０１０１０１”となる。これらの場合には、変換後の１２チャネルビットのコードの中で、“１”が６回発生している。このように“１”の発生頻度が多くなるようなケースでは、図２に示すように別の変換コードを割り当てる。
【００３５】
つまり、変換前のデータ“６”が２回続くデータは、本来“１０１０１０１０１０１０”に変換されるところを、“１００１００”＋“０００００＊”に置換する。しかも、この後のＳＴＡＴＥは、ＳＴＡＴＥ０を指定する。変換前のデータ“５”が２回続くデータは、本来“０１０１０１０１０１０１”に変換されるところを、“０１０１００”＋“０００００＊”に置換する。しかも、この後のＳＴＡＴＥは、ＳＴＡＴＥ１を指定する。
【００３６】
図１に示した変換テーブルにおける一部の変換コードの最後尾に存在するＤＣ抑圧用反転ビット＊は、所定の条件に応じて“０”及び“１”のどちらかを選択する。以下、この選択の手法について説明する。
【００３７】
本発明のデータ変換装置及びデータ変換方法により変換されたデータは、ＴｒａｃｅＢａｃｋ方法によりＤＣ成分が抑圧される。まず、図３を参照して、ＴｒａｃｅＢａｃｋＤＣＣ制御方法に関する各種記号を定義する。
【００３８】
１、記号の定義
ＤＣＣｎ：現在位置（最新のコード）を基準としたｎ個前のＤＣＣコード位置
ＤＳＶ：現在位置におけるＤＳＶ値
ＰＯＬ：現在位置における反転状態（反転回数の偶奇）
ＤＳＶＰｎ：現在位置からＤＣＣｎ＋１までの正のＤＳＶのピーク値
ＤＳＶＭｎ：現在位置からＤＣＣｎ＋１までの負のＤＳＶのピーク値
ＤＳＶＳｎ：ＤＣＣｎ＋１を基準としたＤＣＣｎまでの区間のＤＳＶ値
ＤＳＶＳＰｎ：ＤＣＣｎ＋１を基準としたＤＣＣｎまでの区間の正のＤＳＶピーク値
ＤＳＶＳＭｎ：ＤＣＣｎ＋１を基準としたＤＣＣｎまでの区間の負のＤＳＶピーク値
ＤＣＣＩｎ：ＤＣＣｎの反転／非反転の状態
２、区間値の算出方法
区間値はＤＣＣビットの極性を固定して算出するのが簡単であるが、現在のプログラムでは先読み無しのＤＣＣ処理後の状態を基準として算出している。
【００３９】
ＤＳＶの計算はＤＣＣコード（ＳＹＮＣを含む）ではＤＣＣビット位置、その他のコードではＬＳＢの位置で行っている。しかしＤＣＣビットはＬＳＢで固定されているため補正処理は容易に可能。ピーク値のホールドも同じ基準で計算している。
【００４０】
次に図３を用いてＴｒａｃｅＢａｃｋＤＣＣ制御方法の手順の説明を行う。
【００４１】
３、ＴｒａｃｅＢａｃｋＤＣＣ制御方法の手順
（１）ＤＣＣ０からＤＣＣ２までの区間のＤＳＶピーク値（ＤＳＶＰ１，ＤＳＶＭ１）を求める
ＤＳＶとＰＯＬを基準として遡るようにピーク計算を行う。つまり、ＤＳＶＳ０，ＤＳＶＳ１，ＤＳＶＰＳ０，ＤＳＶＰＳ１，ＤＣＣＩ０，ＤＣＣＩ１からＤＳＶＰ１を求める。ＤＳＶＳ０，ＤＳＶＳ１，ＤＳＶＭＳ０，ＤＳＶＭＳ１，ＤＣＣＩ０，ＤＣＣＩ１からＤＳＶＭ１を求める。
【００４２】
（２）ＤＣＣ２とＤＣＣ１を同時に反転した状態のＤＳＶピーク値を求める
ＤＣＣ２とＤＣＣ１の区間が、区間値を算出した場合と同じ反転状態の場合、ＤＳＶＰ１とＤＳＶＭ１から２×ＤＳＶＳ１を引くことによりピーク値を求める。ＤＣＣ２とＤＣＣ１の区間が、区間値を算出した場合と逆の反転状態の場合、ＤＳＶＰ１とＤＳＶＭ１に２×ＤＳＶＳ１を加えることによりピーク値を求める。
【００４３】
（３）４個のＤＳＶピーク値から同時反転処理の実行を判定する
４個のＤＳＶピーク値の絶対値を計算して比較する。
【００４４】
最も絶対値が大きいピークを排除するように同時反転処理を選択する。
【００４５】
（４）選択結果に応じてＤＳＶ、ＤＣＣＩ１、ＤＣＣＩ２を更新する
（５）次にＤＣＣ０からＤＣＣ３までの区間に対してＤＳＶＰ２とＤＳＶＭ２を同様に求める
（６）ＤＣＣ３とＤＣＣ２を同時に反転した状態のＤＳＶピーク値と比較する
（７）同時反転処理の実行を判定する
（８）選択結果に応じてＤＳＶ、ＤＣＣＩ２、ＤＣＣＩ３を更新する
（９）以下同様に所定のＤＣＣコード数まで計算区間を長くしながら繰り返す
以上の処理をＤＣＣコードまたはＳＹＮＣが見つかる毎に実行する。
【００４６】
４、ＤＣＣ処理の例
上記処理による効果の一例を図４に示す。
【００４７】
図４に示すＤＳＶ変化１は、先読みを行わないＤＣＣ処理の場合のＤＳＶ変化を示している。このＤＳＶ変化に対してＴｒａｃｅＢａｃｋＤＣＣ処理を行うと次の動作をする。
【００４８】
（１）ＤＣＣ２とＤＣＣ１の同時反転状態のチェック
同時反転後に正のＤＳＶピークが大きくなるため、同時反転処理は行わない。
【００４９】
（２）ＤＣＣ３とＤＣＣ２の同時反転状態のチェック
ＤＳＶピーク値に変化は無いので同時反転処理はどちらでも良い。ここでは同時反転を行わないとする。
【００５０】
（３）ＤＣＣ４とＤＣＣ３の同時反転状態のチェック
同時反転処理を行わない場合の正のＤＳＶピークが最も大きくなる。従ってＤＣＣ４とＤＣＣ３の同時反転処理を行う。ＤＣＣ４とＤＣＣ３の区間のＤＳＶ変化のみ反転する（図４に示すＤＳＶ変化２）。ＤＣＣ３以降のＤＳＶが全体に２×ＤＳＶＳ３だけ負の方向にシフトする（図４に示すＤＳＶ変化３）。
【００５１】
以上の結果ＤＳＶのピーク値が抑圧される。
【００５２】
５、回路構成例
図５は、この発明のデータ変換装置の概略構成を示すブロック図である。言い換えると、このデータ変換装置は、ＴｒａｃｅＢａｃｋＤＣＣに必要な回路を備えている。図５に示すように、データ変換装置は、コードテーブル／同期テーブル１、変調／同期挿入処理部２、フレームバッファ３、ビット反転処理部４、ＮＲＺＩ処理部５、区間ＤＳＶ／区間ピーク算出部６、ＤＣＣバッファ７、ＴｒａｃｅＢａｃｋ判定部８を備えている。
【００５３】
コードテーブル／同期テーブル１は、図１に示す変換テーブル及び同期コードを記憶する。変調／同期挿入処理部２は、図１に記憶された変換テーブルに基づき入力データを変換（変調）する。つまり、変調／同期挿入処理部２は、入力４ビットデータを６ビットデータに変換し、さらに所定のデータ長毎に同期コードを挿入する。また、コードテーブル／同期テーブル１は、図２に示す“２Ｔ”信号の繰り返し発生頻度を制限する情報も記憶されている。この情報により、“２Ｔ”信号の繰り返し発生頻度が制限される。
【００５４】
フレームバッファ３は、例えば、数個の同期フレームをバッファリングできるものとする。１同期フレームは、同期コードと変換されたデータで構成される。フレームバッファ３に記憶するデータは、仮判定後の１つの系列のみである。フレームバッファ３の容量を節約する場合には、Ｔｒａｃｅｂａｃｋする区間に最大フレーム数の制限を加えても良い。
【００５５】
区間ＤＳＶ／区間ピーク算出部６は、上記説明しように区間ＤＳＶ及び区間ピークを算出する。ＤＣＣバッファ７は、ＤＣＣ位置や反転状態、及び区間値などを記憶する。ＴｒａｃｅＢａｃｋ判定部８は、ＤＣＣバッファ７に記憶された情報に基づき、ＴｒａｃｅＢａｃｋ判定を行う。つまり、ＴｒａｃｅＢａｃｋ判定部８は、ＤＣＣバッファ７内の各値に対する加減算と絶対値比較を行う。
【００５６】
ビット反転処理部４は、ＴｒａｃｅＢａｃｋ判定部８のＴｒａｃｅｂａｃｋ判定結果に応じて、ＤＣ抑圧用反転ビット＊のビット反転を行う。つまり、ＤＣ抑圧用反転ビット＊が、“１”ｏｒ“０”のいずれか一方となる。ＴｒａｃｅＢａｃｋ判定後の反転処理には変調テーブルは不要である。
【００５７】
ＮＲＺＩ処理部５は、ビット“１”で出力を反転し、ビット“０”で出力を保持するＮＲＺＩパターンを出力する。
【００５８】
図６は、この発明のデータ変換方法により変換されたデータにおけるランの発生頻度を説明するための図である。図６に示すように、発生頻度は最も２Ｔが高く、３Ｔが続いている。図６に示す発生頻度の分布は、図２に示した２Ｔの繰り返し制御後の結果である。この制御を行った結果、２Ｔの占有率（２２．５％）が、３Ｔの占有率（２２．１％）に近づくように下がっている。
【００５９】
図７は、この発明のデータ変換方法により変換されたデータにおける細密パターン（２Ｔ）の繰り返し回数の評価結果を示す図である。図２に示した２Ｔの繰り返しの制御を行った結果、１回の２Ｔ繰り返し発生頻度（６０．４％）に比べて２Ｔの２回の繰り返し発生頻度（２４．５％）が大幅に低下していることが分かる。
【００６０】
図８及び図９は、この発明のデータ変換方法により変換されたデータのＤＳＶ特性評価結果を示す図である。上述したＴｒａｃｅＢａｃｋＤＣＣ制御を行うことで分散が小さい状態でＤＳＶ＝０に収れんしている事が分かる。
【００６１】
以上説明したように、この発明は、ｄ＝１の変調方法を採用し、以下の作用効果が得られる。
【００６２】
（１）変換テーブルの簡素化を図り（変換テーブルのサイズを小さくし）、変換処理を容易にできる。しかも、変換テーブルが簡素なので、高速変換が可能となる。
【００６３】
（２）簡単な方法でＤＣ制御を可能にできる。よって、高精度な再生が可能となる。
【００６４】
（３）２Ｔの繰り返し頻度を制限し、再生信号検出の安定化を図ることができる。よって、高精度な再生が可能となる。
【００６５】
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６６】
【発明の効果】
この発明によれば、変換後のデータ列中の“０”の最小連続回数１を許容する変換であって変換処理を単純化することが可能なデータ変換方法及びデータ変換装置を提供できる。
【図面の簡単な説明】
【図１】この発明のデータ変換方法及びデータ変換装置によるデータ変換に使用されるデータ変換テーブルの一例を示す図である。
【図２】この発明のデータ変換方法及びデータ変換装置によるデータ変換時の特例の制御を説明するための図である。
【図３】この発明に適用されるＴｒａｃｅＢａｃｋＤＣＣ制御に関する各種記号を説明するための図である。
【図４】この発明に適用されるＴｒａｃｅＢａｃｋＤＣＣ制御による効果を説明するめの図である。
【図５】この発明のデータ変換装置の一例を示す概略ブロック図である。
【図６】この発明のデータ変換方法及びデータ変換装置により変換されたデータにおけるランの発生頻度を説明するための図である。
【図７】この発明のデータ変換方法及びデータ変換装置により変換されたデータにおける細密パターン（２Ｔ）の繰り返し回数の評価結果を示す図である。
【図８】この発明のデータ変換方法及びデータ変換装置により変換されたデータのＤＳＶ特性評価結果を示す図である。
【図９】図８のＤＳＶ特性評価結果をまとめた図である。
【符号の説明】
１…コードテーブル／同期テーブル、２…変調／同期挿入処理部、３…フレームバッファ、４…ビット反転処理部、５…ＮＲＺＩ処理部、６…区間ＤＳＶ／区間ピーク算出部、７…ＤＣＣバッファ、８… ＴｒａｃｅＢａｃｋ判定部

Claims

所定の４ビットデータを６ビットデータに変換する第１及び第２の変換テーブルを記憶する記憶手段と、
前記記憶手段により記憶された前記第１及び第２の変換テーブルのどちらか一方の変換テーブルにより所定の４ビットデータを６ビットデータに変換する変換手段とを備え、
前記第１及び第２の変換テーブルは、夫々が、１６通り存在する４ビットデータを１６通りの６ビットデータに変換するための１６個の６ビット変換コードを含み、
前記第１及び第２の変換テーブルの前記６ビット変換コードは、４ビットデータをビット“１”と“１”との間のビット“０”の最小連続個数１を許容した６ビットデータに変換するコードであり、
前記第１及び第２の変換テーブルの全ての６ビット変換コードのうちの、少なくとも一つの６ビット変換コードの最後尾のコードは、ＤＣ抑圧のための反転ビットであり、
前記反転ビットは、所定の条件に応じて“０”及び“１”のどちらかを選択する、
ことを特徴とするデータ変換装置。
前記記憶手段に記憶される前記第１及び第２の変換テーブルは、６ビット変換コード毎に次のデータ変換に使用する変換テーブルを指定するための情報を含むことを特徴とする請求項１に記載のデータ変換装置。
ｍビットデータをｎビットデータに変換する変換テーブルを記憶する記憶手段と、
前記記憶手段により記憶された前記変換テーブルによりｍビットデータをｎビットデータに変換する変換手段とを備え、
前記変換テーブルは、ｍビットデータをｎビットデータに変換するための複数個のビット変換コードを含み、
前記ビット変換コードは、ｍビットデータをビット“１”と“１”との間のビット“０”の最小連続個数ｄを許容したｎビットデータに変換するコードであり、
少なくとも一つのビット変換コードの最後尾のコードは、ＤＣ抑圧のための反転ビットであり、
前記反転ビットは、所定の条件に応じて“０”及び“１”のどちらかを選択する、
ことを特徴とするデータ変換装置。
所定の４ビットデータを６ビットデータに変換するデータ変換方法であって、
第１及び第２の変換テーブルのどちらか一方の変換テーブルにより所定の４ビットデータを６ビットデータに変換し、
前記第１及び第２の変換テーブルは、夫々が、１６通り存在する４ビットデータを１６通りの６ビットデータに変換するための１６個の６ビット変換コードを含み、
前記第１及び第２の変換テーブルの前記６ビット変換コードは、４ビットデータをビット“１”と“１”との間のビット“０”の最小連続個数１を許容した６ビットデータに変換するコードであり、
前記第１及び第２の変換テーブルの全ての６ビット変換コードのうちの、少なくとも一つの６ビット変換コードの最後尾のコードは、ＤＣ抑圧のための反転ビットであり、
前記反転ビットは、所定の条件に応じて“０”及び“１”のどちらかを選択する、
ことを特徴とするデータ変換方法。
前記第１及び第２の変換テーブルは、６ビット変換コード毎に次のデータ変換に使用する変換テーブルを指定するための情報を含むことを特徴とする請求項４に記載のデータ変換方法。
ｍビットデータをｎビットデータに変換するデータ変換方法であって、
変換テーブルによりｍビットデータをｎビットデータに変換し、
前記変換テーブルは、ｍビットデータをｎビットデータに変換するための複数個のビット変換コードを含み、
前記ビット変換コードは、ｍビットデータをビット“１”と“１”との間のビット“０”の最小連続個数ｄを許容したｎビットデータに変換するコードであり、
少なくとも一つの前記ビット変換コードの最後尾のコードは、ＤＣ抑圧のための反転ビットであり、
前記反転ビットは、所定の条件に応じて“０”及び“１”のどちらかを選択する、
ことを特徴とするデータ変換方法。